CN112670225B - 晶圆支撑结构 - Google Patents

晶圆支撑结构 Download PDF

Info

Publication number
CN112670225B
CN112670225B CN202010690857.6A CN202010690857A CN112670225B CN 112670225 B CN112670225 B CN 112670225B CN 202010690857 A CN202010690857 A CN 202010690857A CN 112670225 B CN112670225 B CN 112670225B
Authority
CN
China
Prior art keywords
wafer
layer
thermal expansion
support structure
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010690857.6A
Other languages
English (en)
Other versions
CN112670225A (zh
Inventor
池昭贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112670225A publication Critical patent/CN112670225A/zh
Application granted granted Critical
Publication of CN112670225B publication Critical patent/CN112670225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Micromachines (AREA)

Abstract

晶圆支撑结构。根据本公开的一方面的晶圆支撑结构包括：支撑体；第一应变层，其设置在支撑体的上部上并具有第一热膨胀率；以及第二应变层，其设置在支撑体的下部上并且具有与第一热膨胀率不同的第二热膨胀率。第一应变层和第二应变层中的一个被配置为在其上接纳加工晶圆。

Description

晶圆支撑结构
技术领域
本公开总体上涉及晶圆支撑结构，更具体地，涉及支撑在其上执行半导体工艺的加工晶圆(working wafer)的晶圆支撑结构。
背景技术
在最近的半导体工艺中，引入了晶圆支撑系统(WSS)以通过将加工晶圆临时结合至载体晶圆而形成层叠结构，以便在薄的加工晶圆上有效地进行后续工艺。
通过使用晶圆支撑系统，可以更轻松地处理薄的加工晶圆。另外，通过在期望的半导体工艺完成之后将载体晶圆再次与加工晶圆分离，可以在薄的加工晶圆上有效地获得半导体工艺的结果。
发明内容
根据本公开的一方面的晶圆支撑结构包括：支撑体；第一应变层，其设置在支撑体上并具有第一热膨胀率；以及第二应变层，其设置在支撑体之下并且具有与第一热膨胀率不同的第二热膨胀率。第一应变层和第二应变层中的一个被配置为在其上接纳加工晶圆。
根据本公开的另一方面的晶圆支撑结构包括：支撑体；第一聚合物层，其设置在支撑体的上部上；以及第二聚合物层，其设置在支撑体的下部上。第一聚合物层包括具有第一量的填料的环氧树脂，并且第二聚合物层包括具有与第一量不同的第二量的填料的环氧树脂。第一聚合物层和第二聚合物层之一被配置为在其上接纳加工晶圆。
附图说明
图1、图2、图3和图4是示意性地例示了根据本公开的一个实施方式的使用晶圆支撑结构的半导体工艺的图。
图5A是示意性地例示了根据本公开的一个实施方式的晶圆支撑结构的立体图。
图5B是沿着图5A的晶圆支撑结构的线A-A′截取的截面图。
图5C是根据本公开的一个实施方式的晶圆支撑结构和加工晶圆联接的层叠结构的截面图。
图6A是示意性地例示了根据本公开的另一实施方式的晶圆支撑结构的立体图。
图6B是沿着图6A的晶圆支撑结构的线B-B′截取的截面图。
图6C是根据本公开的另一实施方式的晶圆支撑结构和加工晶圆联接的层叠结构的截面图。
图7A是示意性地例示了根据本公开的又一实施方式的晶圆支撑结构的立体图。
图7B是图7A的晶圆支撑结构的区域“P”的放大平面图。
图7C是沿着图7A的晶圆支撑结构的线C-C′截取的截面图。
图7D是根据本公开的又一实施方式的晶圆支撑结构和加工晶圆联接的层叠结构的截面图。
图8是例示了比较例和根据本公开的实施方式的示例的样本的翘曲度的模拟结果的图。
具体实施方式
本文所使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词，并且术语的含义可以根据实施方式所属领域的普通技术人员而解释为不同。如果详细定义了术语，则可以根据定义来解释术语。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常所理解的含义相同的含义。
将理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开，而不用于仅定义元件本身或表示特定顺序。还应理解，当元件或层被称为在另一元件或层“上”、“上方”、“之下”、“下方”或“外部”时，该元件或层可以与另一元件或层直接接触，或者可以存在中间元件或层。
在整个说明书中，相同的附图标记指代相同的元件。即使在相应附图中未提及或描述附图标记，也可以参考其它附图来描述相同或相似的附图标记。而且，尽管未指示附图标记，但是可以参考其它附图来描述这些附图标记。
在本说明书中，加工晶圆是在其上执行半导体工艺的对象，并且可以指包括由半导体材料制成的基板以及形成在该基板上的导电层和绝缘层的基板结构。
本公开的实施方式提供了具有应变层的晶圆支撑结构，该应变层具有不同的热膨胀率。晶圆支撑结构可以在晶圆支撑结构上接纳加工晶圆以形成层叠结构。随后，可以在层叠结构的形式的加工晶圆上执行后续的半导体工艺。
本公开的各种实施方式可以提供一种晶圆支撑结构，该晶圆支撑结构能够控制在半导体热处理期间发生的加工晶圆的翘曲。
图1至图4是示意性地例示了根据本公开的一个实施方式的使用晶圆支撑结构的加工晶圆的半导体工艺的图。参照图1，制备晶圆支撑结构10和加工晶圆20。在实施方式中，加工晶圆20可以具有100μm以下的厚度。晶圆支撑结构10和加工晶圆20可以在平面上具有相同的形状。
加工晶圆20可以具有第一表面20S1和第二表面20S2。第一表面20S1和第二表面20S2中的一个可以是在其上执行半导体工艺的加工面，而另一个可以是面对晶圆支撑结构的接合面。类似地，晶圆支撑结构10可以具有第一表面10S1和第二表面10S2。第一表面10S1和第二表面10S2中的一个可以面对加工晶圆20的接合面。
参照图2，晶圆支撑结构10和加工晶圆20接合以形成层叠结构1。如上所述，晶圆支撑结构10和加工晶圆20在平面上具有基本相同的形状，使得晶圆支撑结构10和加工晶圆20可以彼此交叠地接合。
在实施方式中，可以在晶圆支撑结构10和加工晶圆20之间设置接合结构30。接合结构30可以包括薄膜，诸如用于将晶圆支撑结构10和加工晶圆20彼此粘合的粘合层、用于在预定的半导体工序后将晶圆支撑结构10和加工晶圆20分离的离型层(release layer)、以及用于保护加工晶圆20的保护层等。如本文中针对参数所使用的词“预定”(诸如预定的半导体工艺、方向或厚度)是指在工艺或算法中使用该参数之前确定该参数的值。对于一些实施方式，在工艺或算法开始之前确定参数的值。在其它实施方式中，在工艺或算法期间但在工艺或算法中使用该参数之前确定参数的值。
例如，晶圆支撑结构10的第一表面10S1和第二表面10S2中的任何一个与加工晶圆20的接合面可以布置成彼此面对，然后可以使用接合结构30将晶圆支撑结构10和加工晶圆20彼此接合。作为示例，如图2所示，接合结构30可以设置在晶圆支撑结构10的第一表面10S1与加工晶圆20的第二表面20S2之间，以形成层叠结构1。
此后，可以针对加工晶圆20的加工面执行半导体工艺。半导体工艺可以包括例如通过沉积或镀覆的薄膜形成工艺、光致抗蚀剂图案层形成工艺、通过蚀刻或抛光的薄膜图案化工艺等。
参照图3，在将已经完成半导体工艺的层叠结构1设置在工作台40上之后，可以将加工晶圆20和晶圆支撑结构10彼此分离。在实施方式中，可以通过物理地或化学地去除接合结构30的至少一部分来将加工晶圆20与晶圆支撑结构10分离。作为示例，通过去除接合结构30的离型层，可以将加工晶圆20与晶圆支撑结构10分离。
参照图4，可以清洁分离后的加工晶圆20。在实施方式中，可以通过向工作台40上的加工晶圆20提供清洗液50来湿清洗加工晶圆20。
在上述方法中，可以使用晶圆支撑结构10来有效地处理薄的加工晶圆20并有效地执行加工晶圆20的半导体工艺。此外，随着在加工晶圆20上依次执行多个不同的半导体工艺，可以在加工晶圆20上形成具有不同热膨胀率的多个材料层。因此，当对包括多个材料层的加工晶圆20进行热处理时，依据热处理的类型和多个材料层的热膨胀的大小，在加工晶圆20中可能发生诸如翘曲之类的变形。如稍后将描述的，本公开的实施方式提供了具有能够控制加工晶圆20在涉及热处理的半导体工艺期间发生的翘曲的新结构的晶圆支撑结构10a、10b和10c。
图5A是示意性地例示了根据本公开的一个实施方式的晶圆支撑结构的立体图。图5B是沿着图5A的晶圆支撑结构的线A-A′截取的截面图。图5C是根据本公开的一个实施方式的晶圆支撑结构和加工晶圆结合的层叠结构的截面图。
参照图5A和图5B，晶圆支撑结构10a包括支撑体110a、设置在支撑体110a的上部上的第一应变层120a以及设置在支撑体110a的下部上的第二应变层130a。
支撑体110a可以包括刚度比第一应变层120a和第二应变层130a的刚度大的材料。支撑体110a可以对应于支撑晶圆支撑结构10a的主体部分。作为示例，支撑体110a可以是具有预定厚度的板状结构。作为示例，支撑体110a可以包含硅或氧化硅。
第一应变层120a和第二应变层130a可以包含聚合物材料。在实施方式中，第一应变层120a和第二应变层130a可以具有不同的热膨胀率。第一应变层120a可以包括其中分散有第一量的二氧化硅填料的环氧树脂。第一应变层120a可以是具有第一热膨胀率的第一聚合物层。第二应变层130a可以包括其中分散有具有与第一量不同的第二量的二氧化硅填料的环氧树脂。第二应变层130a可以是具有第二热膨胀率的第二聚合物层。随着环氧树脂中二氧化硅填料的量增加，第一应变层120a和第二应变层130a的热膨胀率可以分别降低。
参照图5A和图5B，第一应变层120a可以设置为接合至支撑体110a的上表面110S1，并且第二应变层130a可以设置为接合至支撑体110a的下表面110S2。在实施方式中，支撑体110a、第一应变层120a和第二应变层130a可以具有基本相同的厚度。包括支撑体110a、第一应变层120a和第二应变层130a的晶圆支撑结构10a整体上可以具有750μm至780μm的厚度。在实施方式中，如下所述，第一应变层120a和第二应变层130a中的一个被配置为在其上接纳加工晶圆。
参照图5C，可以在晶圆支撑结构10a上设置其中接合结构30和加工晶圆20依次层叠的层叠结构。如图所示，加工晶圆20的第一表面20S1可以设置为在其上执行半导体工艺的加工面，并且第二表面20S2可以设置为接合面。如关于图2所描述的，由于加工晶圆20包括具有不同热膨胀率的材料层，因此加工晶圆20在接合面20S2上的热膨胀率和加工晶圆20在加工面20S1上的热膨胀率可以彼此不同。
在实施方式中，当加工晶圆20在接合面20S2上的热膨胀率大于加工晶圆20在加工面20S1上的热膨胀率时，晶圆支撑结构10a的设置成面对接合面20S2的第一应变层120a的热膨胀率可以大于第二应变层130a的热膨胀率。换句话说，可以选择晶圆支撑结构10a的第一应变层120a和第二应变层130a中的具有高热膨胀率的任何一个并将其设置为面对接合面20S2。如上所述，当加工晶圆20在接合面20S2上的热膨胀率大于加工晶圆20在加工面20S1上的热膨胀率时，可以从加工晶圆20向层叠结构1a施加产生“U”形式的翘曲的力。另一方面，当晶圆支撑结构10a的接合至加工晶圆20的第一应变层120a的热膨胀率被配置为大于第二应变层130a的热膨胀率时，可以从晶圆支撑结构10a向层叠结构1a施加产生与“U”形式相反的“∩”形式的翘曲的力。结果，在对层叠结构1a执行半导体热处理期间，可以抵消在加工晶圆20中产生的生成“U”形式的翘曲的力。结果，在半导体工艺期间能够抑制层叠结构1a的翘曲。
在另一实施方式中，当加工晶圆20在接合面20S2上的热膨胀率小于加工晶圆20在加工面20S1上的热膨胀率时，晶圆支撑结构10a的设置成面对接合面20S2的第一应变层120a的热膨胀率可以小于第二应变层130a的热膨胀率。换句话说，可以选择晶圆支撑结构10a的第一应变层120a和第二应变层130a中的具有低热膨胀率的任何一个并将其设置为面对接合面20S2。如上所述，当加工晶圆20在接合面20S2上的热膨胀率小于加工晶圆20在加工面20S1上的热膨胀率时，可以从加工晶圆20向层叠结构1a施加产生“∩”形式的翘曲的力。另一方面，当晶圆支撑结构10a的接合至加工晶圆20的第一应变层120a的热膨胀率被配置为小于第二应变层130a的热膨胀率时，可以从晶圆支撑结构10a向层叠结构1a施加产生与“∩”形式相反的“U”形式的翘曲的力。结果，在对层叠结构1a执行半导体热处理期间，可以抵消在加工晶圆20中产生的生成“∩”形式的翘曲的力。结果，在半导体工艺期间能够抑制层叠结构1a的翘曲。
图6A是示意性地例示了根据本公开的另一实施方式的晶圆支撑结构的立体图。图6B是沿着图6A的晶圆支撑结构的线B-B′截取的截面图。图6C是根据本公开的另一实施方式的晶圆支撑结构和加工晶圆联接的层叠结构的截面图。
参照图6A和图6B，晶圆支撑结构10b包括支撑体110b、设置在支撑体110b的上部上的第一应变层120b以及设置在支撑体110b的下部上的第二应变层130b。此外，第一应变层120b和第二应变层130b覆盖支撑体110b的侧部。与图5A和图5B的晶圆支撑结构10a相比，晶圆支撑结构10b在第一应变层120b和第二应变层130b的布置方面可以不同。除了布置之外，第一应变层120b和第二应变层130b的配置与以上参照图5A和图5B描述的第一应变层120a和第二应变层130a的配置基本相同。支撑体110b的配置与以上参考照图5A和图5B描述的支撑体110a的配置基本相同。
参照图6A和图6B，第一应变层120b和第二应变层130b可以设置为掩埋支撑体110b。在实施方式中，第一应变层120b可以设置为覆盖支撑体110b的上表面110bS1并覆盖支撑体110b的第一侧表面110bS3和第二侧表面110bS4的一部分。第二应变层130b可以设置为覆盖支撑体110b的下表面110bS2并覆盖支撑体110b的第一侧表面110bS3和第二侧表面110bS4的其余部分。在未示出的另一实施方式中，第一应变层120b可以设置为覆盖支撑体110b的上表面110bS1并覆盖整个第一侧表面110bS3和整个第二侧表面110bS4。第二应变层130b可以设置为覆盖支撑体110b的下表面110bS2。在未示出的另一实施方式中，第一应变层120b可以设置为覆盖支撑体110b的上表面110bS1，并且第二应变层130b可以设置为覆盖支撑体110b的下表面110bS2以及整个第一侧表面110bS3和整个第二侧表面110bS4。
参照图6C，可以在晶圆支撑结构10b上设置其中接合结构30和加工晶圆20依次层叠的层叠结构1b。如图所示，加工晶圆20的第一表面20S1可以设置为在其上执行半导体工艺的加工面，并且第二表面20S2可以设置为接合面。如上所述，加工晶圆20在接合面20S2上的热膨胀率和加工晶圆20在加工面20S1上的热膨胀率可以彼此不同。
在实施方式中，当加工晶圆20在接合面20S2上的热膨胀率大于加工晶圆20在加工面20S1上的热膨胀率时，设置为面向接合面20S2的第一应变层120b的热膨胀率可以大于第二应变层130b的热膨胀率。在另一实施方式中，当加工晶圆20在接合面20S2上的热膨胀率小于加工晶圆20在接合面20S1上的热膨胀率时，设置为面向接合面20S2的第一应变层120b的热膨胀率可以小于第二应变层130b的热膨胀率。因此，在半导体热处理期间，第一应变层120b和第二应变层130b具有与以上参照图5C描述的第一应变层120a和第二应变层130a基本相同的功能，从而抑制层叠结构1b的翘曲。
图7A是示意性地例示了根据本公开的又一实施方式的晶圆支撑结构的立体图。图7B是图7A的晶圆支撑结构的区域“P”的放大平面图。图7C是沿图7A的晶圆支撑结构的线C-C′截取的截面图。图7D是根据本公开的又一实施方式的晶圆支撑结构和加工晶圆联接的层叠结构的截面图。
参照图7A至图7C，晶圆支撑结构10c可以包括支撑体110c、形成在支撑体110c的上部中的第一沟槽7U和形成在支撑体110c的下部中的第二沟槽7L。另外，晶圆支撑结构10c可以包括填充第一沟槽7U的第一应变层120c和填充第二沟槽7L的第二应变层130c。结果，晶圆支撑结构10c可以包括在支撑体110c的上部上的第一应变层120c和在支撑体110c的下部上的第二应变层130c。第一应变层120c的上表面U120c可以设置在与支撑体110c的上表面U110c相同的水平上。第二应变层130c的下表面L130c可以设置在与支撑体110c的下表面L110c相同的水平上。因此，支撑体110c和第一应变层120c可以暴露在晶圆支撑结构10c的上表面上。另外，支撑体110c和第二应变层130c可以暴露在晶圆支撑结构10c的下表面上。即，第一应变层120c和第二应变层130c可以在晶圆支撑结构10c的上表面和下表面上以图案的形式设置。除了图案的形式之外，第一应变层120c和第二应变层130c的包括热膨胀率的材料性质与以上参照图5A和图5B描述的第一应变层120a和第二应变层130a的材料性质基本相同。支撑体110c的材料性质与以上参照图5A和图5B描述的支撑体110a的材料性质基本相同。
参照图7A和图7B，第一应变层120c可以包括多个子图案层122c，该多个子图案层122c在支撑体110c上在彼此间隔开的同时沿预定方向布置。同样地，参照图7C，第二应变层130c可以包括多个子图案层132c，该多个子图案层132c在支撑体110c之下彼此间隔开的同时沿预定方向布置。在实施方式中，第一应变层120C的第一热膨胀率可以不同于第二应变层130C的第二热膨胀率。在实施方式中，第一应变层120c的多个子图案层122c中的每一个可以具有矩形形状，该矩形形状具有第一宽度W1和第二宽度W2。另外，一个子图案层122c可以设置为在第一方向上以第一间隔S1与其它子图案层122c间隔开并且在垂直于第一方向的第二方向上以第二间隔S2与其它子图案层122c间隔开。第二应变层130c的子图案层132c的配置可以与第一应变层120c的子图案层122c的配置基本相同。
参照图7C，当支撑体110c具有预定厚度t时，第一沟槽7U可以形成为具有从支撑体110c的上表面向内的第一距离d1。因此，子图案层122c可以具有与从支撑体110c的上表面向内的第一距离d1相对应的厚度。另外，第二沟槽7L可以形成为具有从支撑体110c的下表面向内的第二距离d2。因此，子图案层132c可以具有与从支撑体110c的下表面向内第二距离d2相对应的厚度。支撑体110c可以在第一沟槽7U的底表面和第二沟槽7L的底表面之间间隔开第三距离d3。在实施方式中，支撑体110c整体上可以具有750μm至780μm的厚度t。在实施方式中，第一距离d1和第二距离d2可以具有基本相同的大小。即，子图案层122c的厚度可以与子图案层132c的厚度基本相同。在实施方式中，第一距离d1至第三距离d3可以具有基本相同的大小。
参照图7D，可以在晶圆支撑结构10c上设置其中接合结构30和加工晶圆20依次层叠的层叠结构1c。如图所示，加工晶圆20的第一表面20S1可以设置为在其上执行半导体工艺的加工面，并且第二表面20S2可以设置为接合面。如上所述，加工晶圆20在接合面20S2上的热膨胀率和加工晶圆20在加工面20S1上的热膨胀率可以不同。
在实施方式中，当加工晶圆20在接合面20S2上的热膨胀率大于加工晶圆20在加工面20S1上的热膨胀率时，设置为面对接合面20S2的多个子图案层122c中的每一个的热膨胀率可以大于多个子图案层132c中的每一个的热膨胀率。在另一实施方式中，当加工晶圆20在接合面20S2上的热膨胀率小于加工晶圆20在加工面20S1上的热膨胀率时，布置为面对接合面20S2的多个子图案层122c中的每一个的热膨胀率可以小于多个子图案层132c中的每一个的热膨胀率。因此，在半导体热处理期间，具有多个子图案层122c的第一应变层120c和具有多个子图案层132c的第二应变层130c可以具有与以上参照图5C描述的第一应变层120a和第二应变层130a基本相同的功能，从而抑制层叠结构1c的翘曲。
在下文中，提供了用于描述本公开的技术思想的示例。然而，这样的示例仅表示技术思想，并且本公开的范围不限于以上实施方式。
示例
通过将加工晶圆接合到形状与以上参照图7A至图7C描述的实施方式基本相同的晶圆支撑结构来形成层叠结构。然后，模拟了由对层叠结构的热处理引起的翘曲发生的程度。
晶圆支撑结构的支撑体110c由硅材料制成。支撑体110c被配置为具有775微米(μm)的厚度，第一沟槽7U的第一距离d1被配置为250μm，并且第二沟槽7L的第二距离d2被配置为250μm。晶圆支撑结构被配置为具有300mm直径的圆形平面形状的晶圆。另外，第一应变层120c和第二应变层130c被配置为分别包括具有相同尺寸的多个子图案层122c和132c，并且子图案层122c和132c被配置为分别在晶圆支撑结构的上表面和下表面上具有7.5mm的第一宽度W1和7.5mm的第二宽度W2。另外，相邻的子图案层被配置为具有2.5mm的第一间隔S1和2.5mm的第二间隔S2。
施加到第一应变层120c或第二应变层130c的聚合物材料被配置为环氧树脂，在环氧树脂中分散有预定量的二氧化硅(SiO2)材料的填料。此时，根据分散在环氧树脂中的填料的量，在表1中将环氧树脂材料分类为样品1至样品6。此外，在表1中，一起示出了样品1至样品6的环氧树脂的杨氏模量。杨氏模量是在25℃下测量的。
[表1]
表2的示例样本1至样本3被制备为用于将样品1至样品6施加至第一应变层120c或第二应变层130c的晶圆支撑结构。
[表2]
第一应变层 第二应变层
示例样本1 样品1 样品2
示例样本2 样品3 样品4
示例样本3 样品5 样品6
与示例样本1至示例样本3一起，作为比较例样本，构造了仅包括由硅制成的厚度为775μm的支撑体而没有第一应变层和第二应变层的晶圆支撑结构。将比较例样本、示例样本1至示例样本3分别附接到相同的加工晶圆上，以形成与比较例样本、示例样本1至示例样本3相对应的各个层叠结构。在将层叠结构在150℃下热处理1小时并冷却至室温后，模拟室温下每个层叠结构的翘曲度。在分别接合至示例样本1至示例样本3的加工晶圆中，在具有第一应变层120c的接合面处的热膨胀率被配置为大于加工面处的热膨胀率。
当层叠结构放置在平坦的参考平面上时，翘曲度被推导为距参考平面的最大高度。即，最大高度越低，翘曲度越低。
图8是例示了比较例和根据本公开的实施方式的示例的样本的翘曲度的模拟结果的图。在下文中，为了便于描述，将通过将比较例样本和加工晶圆接合而制造的层叠结构称为比较例，并且将通过将示例样本1至示例样本3和加工晶圆接合而制造的层叠结构分别称为示例1至示例3。
参照图8，在比较例中，示出了4mm的高度。对于示例1、示例2和示例3，高度分别为2.9mm、3.0mm和3.3mm。
与比较例相比，可以认识到示例1至示例3的翘曲减小。另外，可以看出，第一应变层120c和第二应变层130c之间的填料量的差异越大，即，杨氏模量之差越大，层叠结构的翘曲越小。
如上所述，出于示例性目的，以上已经公开了本文的概念的实施方式。本领域普通技术人员将理解，在不脱离所附权利要求中所公开的概念的范围和精神的情况下，可以进行各种修改、添加和替换。
相关申请的交叉引用
本申请要求于2019年10月15日提交的韩国专利申请No.10-2019-0128090的优先权，该韩国专利申请的全部内容通过引用合并于本文中。

Claims (19)

1.一种晶圆支撑结构，该晶圆支撑结构包括：
支撑体；
第一应变层，该第一应变层被设置在所述支撑体的上部上并且具有第一热膨胀率；以及
第二应变层，该第二应变层被设置在所述支撑体的下部上并且具有与所述第一热膨胀率不同的第二热膨胀率，
其中，所述第一应变层和所述第二应变层中的一个被配置为在其上接纳加工晶圆，
其中，所述加工晶圆具有与所述第一应变层或所述第二应变层接触的接合面以及与所述接合面相对的加工面，并且
其中，所述加工晶圆在所述接合面上的热膨胀率大于所述加工晶圆在所述加工面上的热膨胀率，并且所述第一应变层和所述第二应变层中的具有较大热膨胀率的一个接合至所述接合面。
2.根据权利要求1所述的晶圆支撑结构，
其中，所述支撑体包括刚度大于所述第一应变层的刚度的材料，并且
其中，所述支撑体的所述材料的刚度大于所述第二应变层的刚度。
3.根据权利要求2所述的晶圆支撑结构，其中，所述支撑体包括硅和氧化硅中的任何一种。
4.根据权利要求1所述的晶圆支撑结构，其中，所述第一应变层包括其中分散有第一量的二氧化硅填料的环氧树脂，并且
其中，所述第二应变层包括其中分散有与所述第一量不同的第二量的二氧化硅填料的环氧树脂。
5.根据权利要求1所述的晶圆支撑结构，其中，所述第一应变层接合到所述支撑体的上表面，所述第二应变层接合到所述支撑体的下表面，并且所述支撑体、所述第一应变层和所述第二应变层具有相同的厚度。
6.根据权利要求1所述的晶圆支撑结构，其中，所述第一应变层和第二应变层被设置为掩埋所述支撑体。
7.根据权利要求1所述的晶圆支撑结构，该晶圆支撑结构还包括分别形成于所述支撑体的所述上部和所述下部中的第一沟槽和第二沟槽，
其中，所述第一应变层被设置为填充所述第一沟槽，并且所述第二应变层被设置为填充所述第二沟槽。
8.根据权利要求7所述的晶圆支撑结构，其中，所述第一应变层的上表面被设置在与所述支撑体的上表面相同的水平上，并且所述第二应变层的下表面被设置在与所述支撑体的下表面相同的水平上。
9.根据权利要求7所述的晶圆支撑结构，其中，所述第一应变层包括多个子图案层，所述多个子图案层在所述支撑体中彼此间隔开的同时沿预定方向布置，并且
其中，所述第二应变层包括多个子图案层，所述多个子图案层在所述支撑体中彼此间隔开的同时沿预定方向布置。
10.根据权利要求9所述的晶圆支撑结构，其中，所述第一应变层的所述多个子图案层以预定间隔彼此间隔开，并且所述第二应变层的所述多个子图案层以预定间隔彼此间隔开。
11.根据权利要求9所述的晶圆支撑结构，其中，所述第一应变层的所述多个子图案层具有与从所述支撑体的上表面向内的距离相对应的第一厚度，并且所述第二应变层的所述多个子图案层具有与从所述支撑体的下表面向内的距离相对应的第二厚度，并且
其中，所述第一厚度与所述第二厚度相同。
12.一种晶圆支撑结构，该晶圆支撑结构包括：
支撑体；
第一应变层，该第一应变层被设置在所述支撑体的上部上并且具有第一热膨胀率；以及
第二应变层，该第二应变层被设置在所述支撑体的下部上并且具有与所述第一热膨胀率不同的第二热膨胀率，
其中，所述第一应变层和所述第二应变层中的一个被配置为在其上接纳加工晶圆，
其中，所述加工晶圆具有与所述第一应变层或所述第二应变层接触的接合面以及与所述接合面相对的加工面，并且
其中，所述加工晶圆在所述接合面上的热膨胀率小于所述加工晶圆在所述加工面上的热膨胀率，并且所述第一应变层和所述第二应变层中的具有较低热膨胀率的一个接合到所述接合面。
13.一种晶圆支撑结构，该晶圆支撑结构包括：
支撑体；
第一聚合物层，该第一聚合物层被设置在所述支撑体的上部上；以及
第二聚合物层，该第二聚合物层被设置在所述支撑体的下部上；
其中，所述第一聚合物层包括具有第一量的填料的环氧树脂，所述第二聚合物层包括具有与所述第一量不同的第二量的所述填料的环氧树脂，并且
其中，所述第一聚合物层和所述第二聚合物层中的一个被配置为在其上接纳加工晶圆，
其中，所述加工晶圆具有与所述第一聚合物层或所述第二聚合物层接触的接合面以及与所述接合面相对的加工面，并且
其中，所述加工晶圆在所述接合面上的热膨胀率大于所述加工晶圆在所述加工面上的热膨胀率，并且所述第一聚合物层和所述第二聚合物层中的具有较大热膨胀率的一个接合至所述接合面。
14.根据权利要求13所述的晶圆支撑结构，其中，所述第一聚合物层和所述第二聚合物层具有不同的热膨胀率。
15.根据权利要求14所述的晶圆支撑结构，其中，所述支撑体包括硅和氧化硅中的任何一种。
16.根据权利要求13所述的晶圆支撑结构，其中，所述支撑体、所述第一聚合物层和所述第二聚合物层具有相同的厚度。
17.根据权利要求13所述的晶圆支撑结构，其中，所述第一聚合物层和所述第二聚合物层掩埋所述支撑体。
18.根据权利要求13所述的晶圆支撑结构，该晶圆支撑结构还包括分别形成于所述支撑体的所述上部和所述下部中的第一沟槽和第二沟槽，
其中，所述第一聚合物层被设置为填充所述第一沟槽，并且所述第二聚合物层被设置为填充所述第二沟槽。
19.一种晶圆支撑结构，该晶圆支撑结构包括：
支撑体；
第一聚合物层，该第一聚合物层被设置在所述支撑体的上部上；以及
第二聚合物层，该第二聚合物层被设置在所述支撑体的下部上；
其中，所述第一聚合物层包括具有第一量的填料的环氧树脂，所述第二聚合物层包括具有与所述第一量不同的第二量的所述填料的环氧树脂，并且
其中，所述第一聚合物层和所述第二聚合物层中的一个被配置为在其上接纳加工晶圆，
其中，所述加工晶圆具有与所述第一聚合物层或所述第二聚合物层接触的接合面以及与所述接合面相对的加工面，并且
其中，所述加工晶圆在所述接合面上的热膨胀率小于所述加工晶圆在所述加工面上的热膨胀率，并且所述第一聚合物层和所述第二聚合物层中的具有较低热膨胀率的一个接合至所述接合面。
CN202010690857.6A 2019-10-15 2020-07-17 晶圆支撑结构 Active CN112670225B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0128090 2019-10-15
KR1020190128090A KR20210044654A (ko) 2019-10-15 2019-10-15 웨이퍼 지지 구조체

Publications (2)

Publication Number Publication Date
CN112670225A CN112670225A (zh) 2021-04-16
CN112670225B true CN112670225B (zh) 2024-02-06

Family

ID=75383189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010690857.6A Active CN112670225B (zh) 2019-10-15 2020-07-17 晶圆支撑结构

Country Status (4)

Country Link
US (1) US11322382B2 (zh)
KR (1) KR20210044654A (zh)
CN (1) CN112670225B (zh)
TW (1) TWI838539B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230326767A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Wafer shape control for w2w bonding

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863843A (en) * 1996-07-31 1999-01-26 Lucent Technologies Inc. Wafer holder for thermal processing apparatus
JP2007042959A (ja) * 2005-08-05 2007-02-15 Sumitomo Electric Ind Ltd ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
CN103426724A (zh) * 2012-05-18 2013-12-04 台湾积体电路制造股份有限公司 用于调整晶圆翘曲的方法和装置
CN103871837A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 改善晶圆翘曲度的方法
CN107104070A (zh) * 2016-02-19 2017-08-29 三星电子株式会社 支撑基底以及使用支撑基底制造半导体封装件的方法
CN108604572A (zh) * 2015-12-16 2018-09-28 奥斯坦多科技公司 用于改善晶片平面度的方法和由该方法制成的接合晶片组件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888253B1 (en) 2004-03-11 2005-05-03 Northrop Grumman Corporation Inexpensive wafer level MMIC chip packaging
KR101939236B1 (ko) * 2011-11-10 2019-01-16 삼성전자 주식회사 기판 및 이를 포함하는 전자 장치
TWI476841B (zh) 2012-03-03 2015-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR20140029987A (ko) * 2012-08-31 2014-03-11 삼성디스플레이 주식회사 캐리어 기판, 이의 제조방법 및 이를 이용한 플렉서블 디스플레이 장치의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863843A (en) * 1996-07-31 1999-01-26 Lucent Technologies Inc. Wafer holder for thermal processing apparatus
JP2007042959A (ja) * 2005-08-05 2007-02-15 Sumitomo Electric Ind Ltd ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
CN103426724A (zh) * 2012-05-18 2013-12-04 台湾积体电路制造股份有限公司 用于调整晶圆翘曲的方法和装置
CN103871837A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 改善晶圆翘曲度的方法
CN108604572A (zh) * 2015-12-16 2018-09-28 奥斯坦多科技公司 用于改善晶片平面度的方法和由该方法制成的接合晶片组件
CN107104070A (zh) * 2016-02-19 2017-08-29 三星电子株式会社 支撑基底以及使用支撑基底制造半导体封装件的方法

Also Published As

Publication number Publication date
US11322382B2 (en) 2022-05-03
CN112670225A (zh) 2021-04-16
TW202117910A (zh) 2021-05-01
KR20210044654A (ko) 2021-04-23
US20210111060A1 (en) 2021-04-15
TWI838539B (zh) 2024-04-11

Similar Documents

Publication Publication Date Title
KR102289163B1 (ko) 실리콘 웨이퍼의 제조 방법
US7591958B2 (en) Thin glass chip for an electronic component and manufacturing method
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US7514286B2 (en) Method for forming individual semi-conductor devices
US8124455B2 (en) Wafer strength reinforcement system for ultra thin wafer thinning
KR102205044B1 (ko) 칩 적층 패키지 및 그 제조방법
US8455983B2 (en) Microelectronic device wafers and methods of manufacturing
CN111542910A (zh) 键合晶圆中的应力补偿和释放
US6734040B2 (en) Method of manufacturing semiconductor devices
JP2006196899A (ja) ダイの反りが抑制された半導体素子及びその製造方法
US8030180B2 (en) Method of manufacturing a semiconductor device
CN112670225B (zh) 晶圆支撑结构
US7488993B2 (en) Semiconductor device and method of manufacturing the same
US7998834B2 (en) Substrate level bonding method and substrate level package
US9806034B1 (en) Semiconductor device with protected sidewalls and methods of manufacturing thereof
CN110634807B (zh) 半导体分隔装置
CN110660722B (zh) 一种临时键合结构及临时键合方法
KR101675737B1 (ko) 지지대를 이용한 박형 칩 적층방법
KR100513412B1 (ko) 지지체에접착된기판을구비하는반도체장치
TW201909391A (zh) 矽晶圓
JP2018078149A (ja) 半導体ウエハおよびその製造方法
EP1283549A1 (en) Semiconductor device with mechanical stress protection during wafer cutting, and manufacturing process thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant