KR102612937B1 - 복합기판 및 그 제조방법 - Google Patents

복합기판 및 그 제조방법 Download PDF

Info

Publication number
KR102612937B1
KR102612937B1 KR1020210073850A KR20210073850A KR102612937B1 KR 102612937 B1 KR102612937 B1 KR 102612937B1 KR 1020210073850 A KR1020210073850 A KR 1020210073850A KR 20210073850 A KR20210073850 A KR 20210073850A KR 102612937 B1 KR102612937 B1 KR 102612937B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
adhesive layer
metal
adhesive
Prior art date
Application number
KR1020210073850A
Other languages
English (en)
Other versions
KR20220029342A (ko
Inventor
훙-정 리
Original Assignee
아조텍 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아조텍 컴퍼니 리미티드 filed Critical 아조텍 컴퍼니 리미티드
Publication of KR20220029342A publication Critical patent/KR20220029342A/ko
Application granted granted Critical
Publication of KR102612937B1 publication Critical patent/KR102612937B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02Physical, chemical or physicochemical properties
    • B32B7/025Electric or magnetic properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/18Layered products comprising a layer of metal comprising iron or steel
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202Conductive
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/30Properties of the layers or laminate having particular thermal properties
    • B32B2307/304Insulating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

본 개시물은 제1 금속 베이스 재료, 제1 접착층 및 제2 금속 베이스 재료를 포함하는 복합기판에 관한 것이다. 제1 금속 베이스 재료는 제1 금속층 및 제1 절연층을 포함하고, 제1 절연층은 제1 금속층 상에 배치된다. 제1 접착층은 제1 절연층 상에 배치되고, 제1 접착층의 유전상수는 3 미만이고, 제1 접착층의 유전정접은 0.005 미만이다. 제2 금속 베이스 재료는 제2 금속층 및 제2 절연층을 포함하고, 제2 절연층은 제1 접착층 상에 배치되며 제2 금속층은 제2 절연층 상에 배치된다. 본 개시물에 복합기판 제조방법이 더 제공된다.

Description

복합기판 및 그 제조방법{COMPOSITE SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 출원은 2020.9.1.자로 출원된 대만 출원번호 제109129949호에 대한 우선권을 주장하는 바이며, 대만 출원번호 제109129949호는 전체가 참조에 의해 본 명세서에 편입된다.
본 개시물은 복합기판 및 그 제조방법에 관한 것이다. 특히, 본 개시물은 더 낮은 온도에서 각 층의 두께 및 각 층의 접착력(adhesion)을 유연성 있게 조정할 수 있는 복합기판의 제조방법에 관한 것이다.
인쇄회로보드는 전자제품들에서 필수불가결한 도구이고, 소비자 전자제품들에 대한 수요가 성장함에 따라 인쇄회로보드에 대한 수요가 또한 날이 갈수록 증가한다. 유연성 인쇄회로보드들은 유연성, 3차원 와이어링 등의 특성들을 갖기 때문에, 그것들은 경량화(lightness), 경박화(thinness), 단소화(shortness) 및 유연성을 강조하는 과학적인 전자제품들의 개발 경향 하에 있는 컴퓨터, 통신 제품 및 소비자 전자제품에 현재 널리 사용된다.
오늘날 현재의 전자제품들의 증가하는 사양 요구조건들의 관점에서, 다양화될 수 있고 조정될 수 있는 고주파수 회로들 및 회로보드들은 점점 더 중요해지고 있다. 따라서 저항 능력(resistance capacity)의 지연을 감소시키고 신호 감쇠를 감소시키며 중간층 구성(interlayer configuration)의 두께 유연성(thickness flexibility)과 수율(yield)을 개선하는 복합기판의 제조방법을 제공하는 것이 필요하다.
본 개시물의 일 양상은 제1 금속 베이스 재료, 제1 접착층, 제2 금속 베이스 재료, 제4 절연층, 제3 접착층 및 제3 금속 베이스 재료를 포함하는 복합기판을 제공한다. 상기 제1 금속 베이스 재료는 제1 금속층 및 제1 절연층을 포함하고, 상기 제1 절연층은 제1 표면 및 상기 제1 표면과 대향하는 제2 표면을 포함한다. 상기 제1 절연층의 상기 제1 표면은 아래를 향하며 상기 제1 금속층 상에 배치된다. 상기 제1 접착층은 상기 제1 절연층의 상기 제2 표면 상에 배치되고, 상기 제1 접착층의 유전상수는 3 미만이고, 상기 제1 접착층의 유전정접(dissipation factor)은 0.005 미만이고, 상기 제1 접착층의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮고, 상기 제1 접착층의 재료는 부티랄 페놀 수지(butyral phenolic resin), 실리콘 고무 수지(silicone rubber resin), 파릴렌 수지(parylene resin), 우레탄 수지(urethane resin), 또는 이들의 조합을 포함한다. 상기 제2 금속 베이스 재료는 제2 금속층 및 제2 절연층을 포함하고, 상기 제2 절연층은 제3 표면 및 상기 제3 표면과 대향하는 제4 표면을 포함하며, 상기 제2 절연층의 상기 제3 표면은 아래를 향하며 상기 제1 접착층 상에 배치되고, 상기 제2 금속층은 상기 제2 절연층의 상기 제4 표면 상에 배치된다. 상기 제4 절연층은 상기 제2 금속층 상에 배치된다. 상기 제3 접착층은 상기 제4 절연층 상에 배치된다. 상기 제3 접착층의 유전상수는 3 미만이고, 상기 제3 접착층의 유전정접은 0.005 미만이고, 상기 제3 접착층은 부티랄 페놀 수지, 실리콘 고무 수지, 파릴렌 수지, 우레탄 수지, 및 이들의 조합으로 이루어진 군으로부터 선택되고, 상기 제3 접착층의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮다. 상기 제3 금속 베이스 재료는 제3 금속층 및 제3 절연층을 포함한다. 상기 제3 절연층은 제5 표면 및 상기 제5 표면과 대향하는 제6 표면을 포함하고, 상기 제3 절연층의 상기 제5 표면은 아래를 향하며 상기 제3 접착층 상에 배치되고, 상기 제3 금속층은 상기 제3 절연층의 상기 제6 표면 상에 배치된다.
일부 실시예들에서, 상기 제1 금속층 및 상기 제2 금속층의 재료는 Cu, Al, Au, Ag, Sn, Pb, Sn-Pb 합금, Fe, Pd, Ni, Cr, Mo, W, Zn, Mn, Co, 스테인리스 스틸 또는 이들의 조합을 포함한다.
일부 실시예들에서, 상기 제1 금속층 및 상기 제2 금속층 중 적어도 하나는 패터닝된 금속층이다.
일부 실시예들에서, 상기 제1 절연층 및 상기 제2 절연층의 재료는 폴리이미드(Polyimide), 폴리에틸렌 테레프탈레이트(Polyethylene Terephthalate), 테프론(Teflon), 액정 폴리머(Liquid Crystal Polymer), 폴리에틸렌(Polyethylene), 폴리프로필렌(Polypropylene), 폴리스티렌(Polystyrene), 폴리염화비닐(Polyvinyl Chloride), 나일론(Nylon), 아크릴(Acrylic), 아크릴로니트릴-부타디엔-스티렌(Acrylonitrile-Butadiene-Styrene), 페놀 수지(Phenolic Resins), 에폭시(Epoxy), 폴리에스테르(Polyester), 실리콘(Silicone), 폴리우레탄(Polyurethane), 폴리아미드-이미드(polyamide-imide), 또는 이들의 조합을 포함한다.
일부 실시예들에서, 상기 제1 절연층이나 상기 제2 절연층, 또는 상기 제1 절연층과 상기 제2 절연층 둘 다 변성 절연 재료(modified insulation material)이다.
일부 실시예들에서, 상기 제1 접착층의 재료는 폴리에스테르 수지(polyester resin), 에폭시 수지(epoxy resin), 부티랄 페놀 수지(butyral phenolic resin), 페녹시 수지(phenoxy resin), 아크릴 수지(acrylic resin), 폴리우레탄 수지(polyurethane resin), 실리콘 고무 수지(silicone rubber resin), 파릴렌 수지(parylene resin), 비스말레이미드 수지(bismaleimide resin), 폴리이미드 수지(polyimide resin), 우레탄 수지(urethane resin), 실리콘 다이옥사이드 수지(silicon dioxide resin), 플루온 수지(fluon resin), 또는 이들의 조합을 포함한다.
일부 실시예들에서, 상기 복합기판은 상기 제1 접착층 및 상기 제2 금속 베이스 재료 사이에 배치되는 접착 구조를 더 포함하고, 상기 접착 구조는 제5 접착층을 포함한다.
일부 실시예들에서, 상기 접착 구조는 복수 개의 제5 절연층들 및 복수 개의 제5 접착층들을 더 포함하고, 상기 복수 개의 제5 절연층들 중 어느 하나는 상기 복수 개의 제5 접착층들 중 어느 하나와 라미네이팅되며, 상기 복수 개의 제5 절연층들 중 가장 아래의 제5 절연층은 상기 제1 접착층 상에 배치되고, 상기 복수 개의 제5 접착층들 중 가장 위의 제5 접착층은 상기 제2 절연층 아래에 배치된다.
본 개시물의 또 다른 양상은 이하의 단계들을 포함하는 복합기판 제조방법을 제공한다: 제1 금속층 및 제1 절연층을 포함하는 제1 금속 베이스 재료를 제공하는 단계 ― 상기 제1 절연층은 상기 제1 금속층 상에 배치됨 ―; 제2 금속층, 제2 절연층 및 제4 절연층을 포함하는 제2 금속 베이스 재료를 제공하는 단계 ― 상기 제2 절연층은 상기 제2 금속층 아래에 배치되고, 상기 제4 절연층은 상기 제2 금속층 상에 배치됨 ―; 제1 접착층을 제공하는 단계 ― 상기 제1 접착층의 유전상수는 3 미만이고, 상기 제1 접착층의 유전정접은 0.005 미만이며, 상기 제1 접착층의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮고, 상기 제1 접착층의 재료는 부티랄 페놀 수지(butyral phenolic resin), 실리콘 고무 수지(silicone rubber resin), 파릴렌 수지(parylene resin), 우레탄 수지(urethane resin), 또는 이들의 조합을 포함함 ―; 상기 제1 금속 베이스 재료와 상기 제2 금속 베이스 재료 사이에 상기 제1 접착층을 배치하는 단계 ― 상기 제1 접착층은 상기 제1 절연층 및 상기 제2 절연층에 부착됨 ―; 제3 금속층 및 제3 절연층을 포함하는 제3 금속 베이스 재료를 제공하는 단계 ― 상기 제3 절연층은 상기 제3 금속층 아래에 배치됨 ―; 제3 접착층을 제공하는 단계 ― 상기 제3 접착층의 유전상수는 3 미만이고, 상기 제3 접착층의 유전정접은 0.005 미만이며, 상기 제3 접착층의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮고, 상기 제3 접착층의 재료는 부티랄 페놀 수지(butyral phenolic resin), 실리콘 고무 수지(silicone rubber resin), 파릴렌 수지(parylene resin), 우레탄 수지(urethane resin), 또는 이들의 조합을 포함함 ―; 및 상기 제2 금속 베이스 재료와 상기 제3 금속 베이스 재료 사이에 상기 제3 접착층을 배치하는 단계 ― 상기 제3 접착층은 상기 제4 절연층 및 상기 제3 절연층에 부착됨 ―.
일부 실시예들에서, 상기 복합기판 제조방법은 상기 제1 접착층과 상기 제2 금속 베이스 재료 사이에 접착 구조를 형성하는 단계를 더 포함하고, 상기 접착 구조는 제5 접착층을 포함한다.
일부 실시예들에서, 상기 제1 금속 베이스 재료와 상기 제2 금속 베이스 재료 사이에 상기 제1 접착층을 배치하는 단계는 상기 제1 금속 베이스 재료와 상기 제2 금속 베이스 재료 사이에 상기 제1 접착층을 부착하기 위하여 280℃보다 낮은 온도에서 상기 제1 접착층을 가열하는 단계를 포함한다.
본 개시물의 내용에 대한 여러 다양한 양상들은 첨부 도면들과 함께 읽었을 때 이하의 상세한 설명으로부터 가장 잘 이해될 수 있다.
도 1a 내지 도 1c는 본 개시물의 일부 실시예들에 따른 복합기판을 제조하는 공정 흐름의 단면도들을 개략적으로 도시한다.
도 2는 본 개시물의 다른 실시예들에 따른 복합기판의 단면도를 개략적으로 도시한다.
도 3은 본 개시물의 다른 실시예들에 따른 복합기판의 단면도를 개략적으로 도시한다.
도 4a 내지 도 4d는 본 개시물의 다른 실시예들에 따른 복합기판을 제조하는 공정 흐름의 단면도들을 개략적으로 도시한다.
이하의 개시물은 본 발명의 상이한 특징들을 구현하기 위한 다수의 상이한 실시예들 또는 예시들을 제공한다. 컴포넌트들 및 배열들의 특정 예들이 본 개시물을 단순화하기 위해 이하에 설명된다. 이것들은 물론 단지 예일 뿐이며, 제한하는 것으로 의도되지 않는다. 예를 들어, 이하의 설명에서 제2 특징부 위에 또는 제2 특징부 상에 제1 특징부를 형성하는 것은 제1 특징부 및 제2 특징부가 직접 접촉하여 형성되는 실시예들을 포함할 수도 있고, 또한 제1 특징부와 제2 특징부 사이에 부가적인 특징부들이 형성되어 제1 특징부와 제2 특징부가 직접 접촉하지 않는 실시예들도 포함할 수도 있다. 아울러, 본 개시물은 여러 다양한 예시들에 참조 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 단순성 및 명확성을 목적으로 한 것이고, 그 자체로 논의된 여러 다양한 실시예들 및/또는 구성들 간의 관계를 드러내지는 않는다.
본 개시물에 사용된 용어들은 일반적으로 당해 분야에서, 그리고 그것들이 사용되는 맥락에서 일반적인 의미를 갖는다. 본 명세서에 논의된 임의의 용어들의 예들을 포함하여 본 개시물에 사용된 예들은 단지 예시적이고, 본 개시물 또는 임의의 전형적인 용어들의 범위 및 의미를 제한하지 않는다. 마찬가지로, 본 개시물은 본 개시물에 제공된 일부 실시예들로 제한되지 않는다.
여러 다양한 구성요소들을 기술하기 위하여 본 명세서에서 용어들 "제1", "제2" 등이 사용될 수 있음에도 불구하고 이러한 구성요소들은 이러한 용어들에 제한되지 않아야 함이 이해될 것이다. 이러한 용어들은 하나의 구성요소를 다른 구성요소와 구분하기 위해 사용된다. 예를 들어, 제1 구성요소는 제2 구성요소로서 언급될 수 있고, 유사하게, 실시예의 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로서 언급될 수 있다.
본 명세서에서 사용되는 바와 같이, 용어 "및/또는"은 하나 또는 여러 다양한 연관된 열거 항목들 중 임의의 조합과 모든 조합들을 포함한다.
본 명세서에서 사용되는 바와 같이, 용어들 "포함한다" 및/또는 "포함하는", "포괄한다" 및/또는 "포괄하는", 또는 "갖다" 및/또는 "갖는" 등은 개방 타입으로서, 즉, 포함하지만 제한되지 않는 것으로 이해되어야 한다.
도 1a 내지 도 1c는 본 개시물의 일부 실시예들에 따른 복합기판을 제조하는 공정 흐름의 단면도들을 개략적으로 도시한다. 우선, 도 1a를 참조하면, 제1 금속층(112) 및 제1 절연층(122)을 포함하는 제1 금속 베이스 재료가 제공되는데, 여기서, 제1 절연층(122)은 제1 금속층(112) 상에 배치된다.
일부 실시예들에서, 제1 금속층(112)의 재료는 Cu, Al, Au, Ag, Sn, Pb, Sn-Pb 합금, Fe, Pd, Ni, Cr, Mo, W, Zn, Mn, Co, 스테인리스 스틸, 또는 이들의 조합을 포함한다.
일부 실시예들에서, 제1 절연층(122)의 재료는 폴리이미드(Polyimide; PI), 폴리에틸렌 테레프탈레이트(Polyethylene Terephthalate; PET), 테플론(Teflon), 액정 폴리머(Liquid Crystal Polymer; LCP), 폴리에틸렌(Polyethylene; PE), 폴리프로필렌(Polypropylene; PP), 폴리스티렌(Polystyrene; PS), 폴리염화비닐(Polyvinyl Chloride; PVC), 나일론(Nylon) 또는 폴리아미드(Polyamides), 아크릴(Acrylic), 아크릴로니트릴-부타디엔-스티렌(Acrylonitrile-Butadiene-Styrene; ABS), 페놀 수지(Phenolic Resin), 에폭시(Epoxy), 폴리에스테르(Polyester), 실리콘(Silicone), 폴리우레탄(Polyurethane; PU), 폴리아미드-이미드(polyamide-imide; PAI), 또는 이들의 조합을 포함한다. 일 실시예에서, 절연 재료들(예를 들어, LCP) 중 일부 종류는 제1 금속층(112)의 형성 기반(formation basis) 없이 독립적으로 제1 절연층(122)을 형성할 수 있고, 형성된 제1 절연층(122)은 280℃와 동일한 또는 그보다 높은 온도에서 가열되면서 접착제의 지원 없이 제1 금속층(112)에 부착될 수 있다. 일 실시예에서, 제1 절연층(122)은 변성 절연 재료, 예컨대, 변성 폴리이미드(modified polyimide; MPI) 또는 가용성 액정 폴리머이다. 가용성 액정 폴리머는 액정 폴리머들의 작용기(functional group)들을 변형시킴으로써 형성된다. 예를 들어, 액정 폴리머들의 작용기들은 첨가(addition) 또는 대체(substitution)에 의해 변형될 수 있다. 작용기 변형 이후의 가용성 액정 폴리머들은 아래 기술되는 바와 같은 작용기들, 예컨대, 아미노기(amino group), 카르복사미도기(carboxamido group), 이미도기(imido group) 또는 이미노기(imino group), 아미디노기(amidino group), 아미노카르보닐아미노기(aminocarbonylamino group), 아미노티오카르보닐기(aminothiocarbonyl group), 아미노카르보닐옥시기(aminocarbonyloxy group), 아미노술포닐기(aminosulfonyl group), 아미노술포닐옥시기(aminosulfonyloxy group), 아미노술포닐아미노기(aminosulfonylamino group), 카르복실 에스테르기(carboxyl ester group), (카르복실 에스테르)아미노기((carboxyl ester)amino group), (알콕시카르보닐)옥시기((alkoxycarbonyl)oxy group), 알콕시카르보닐기(alkoxycarbonyl group), 하이드록시아미노기(hydroxyamino group), 알콕시아미노기(alkoxyamino group), 시아네이트기(cyanate group), 이소시아네이토기(isocyanato group) 또는 이들의 조합을 가질 수 있으나, 이에 제한되는 것은 아니다. 가용성 액정 폴리머들의 용해도는 특정 용매들에서 작용기 변형이 없는 액정 폴리머들보다 더 높다.
그 다음, 도 1b를 참조하면, 제1 접착층(bonding layer)(132)이 제공되는데, 여기서, 제1 접착층(132)의 유전상수(dielectric constant)는 3 미만이고, 예컨대, 1.5, 1.6, 1.7, 1.8, 1.9, 2.0, 2.1, 2.2, 2.3, 2.4 또는 2.5이고, 제1 접착층(132)의 유전정접(dissipation factor)은 0.005 미만이고, 예컨대, 0.0015, 0.0016, 0.0017, 0.0018, 0.0019, 0.002, 0.0021, 0.0022, 0.0023, 0.0024, 0.0025, 0.0026, 0.0027, 0.0028, 0.0029, 0.003, 0.0031, 0.0032, 0.0033, 0.0034, 또는 0.0035이다. 아울러, 제1 접착층(132)의 열팽창 계수 및 물 흡수 계수가 일반적으로 사용되는 접착제들보다 더 낮다는 것은 언급할 만한 가치가 있는데, 여기서, 제1 접착층(132)의 열팽창 계수는 적어도 50 ㎛/m/℃보다 낮고, 제1 접착층(132)의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮다. 그 다음, 제1 접착층(132)은 제1 절연층(122)에 부착되도록 제1 금속 베이스 재료 상에 배치된다. 일부 실시예들에서, 제1 접착층(132)의 재료는 폴리에스테르 수지(polyester resin), 에폭시 수지(epoxy resin), 부티랄 페놀 수지(butyral phenolic resin), 페녹시 수지(phenoxy resin), 아크릴 수지(acrylic resin), 폴리우레탄 수지(polyurethane resin), 실리콘 고무 수지(silicone rubber resin), 파릴렌 수지(parylene resin), 비스말레이미드(bismaleimide resin), 폴리이미드 수지(polyimide resin), 우레탄 수지(urethane resin), 실리콘 다이옥사이드 수지(silicon dioxide resin), 플루온 수지(fluon resin), 또는 이들의 조합을 포함한다.
계속하여 도 1c를 참조하면, 제2 금속 베이스 재료가 제공되는데, 그 제조방법 및 그 재료들은 제1 금속 베이스 재료를 참고할 수 있다. 여기서, 제2 금속 베이스 재료는 제2 금속층(114) 및 상기 제2 금속층(114) 아래에 배치된 제2 절연층(124)을 포함한다. 그 다음, 제2 금속 베이스 재료는 제2 절연층(124)을 제1 접착층(132)에 부착하도록 제1 접착층(132) 상에 배치된다. 즉, 제1 접착층(132)이 제1 절연층(122) 및 제2 절연층(124)에 부착되어, 복합기판(상기 도면에서 이중-층 보드로도 언급될 수 있음)을 획득한다.
일부 실시예들에서, 제1 금속 베이스 재료와 제2 금속 베이스 재료 사이에 제1 접착층(132)을 배치하는 단계는 제1 금속 베이스 재료와 제2 금속 베이스 재료 사이에 제1 접착층(132)을 부착하기 위하여 280℃보다 낮은 온도에서 제1 접착층(132)을 가열하는 단계를 포함한다. 즉, 획득된 복합기판은 제1 접착층(132)을 제1 절연층(122) 및 제2 절연층(124)에 부착함으로써 형성된다. 일 실시예에서, 280℃보다 낮은 온도에서 제1 접착층(132)을 가열하는 단계는 2개의 가열 스테이지를 포함하는데, 여기서, 제1 가열 스테이지의 온도는 100℃ 내지 150℃이고(예를 들어, 100℃, 110℃, 120℃, 130℃, 140℃, 150℃ 또는 상술한 간격 내의 임의의 값), 제2 가열 스테이지의 온도는 250℃ 내지 280℃이다(예를 들어, 250℃, 260℃, 270℃, 275℃ 또는 상술한 간격 내의 임의의 값).
종래의 이중-층 보드 제조 공정 동안에, 예컨대, 절연층이 액정 폴리머인 경우 유리 전이 온도와 용융 온도 사이의 온도로 절연층을 가열함에 의해 금속 보드에 부착되는 것은 절연층 내 분자들을 재배열함으로써 야기되는데, 280℃보다 높은 고온에서 이중-층 금속 보드 및 상기 이중-층 금속 보드 사이에 개재된 절연층을 라미네이션(lamination)하는 것은 종종 절연층과 금속층들 간의 불균등한 접착, 유동가능한 상태에 의해 야기된 불량한 정렬 또는 심지어 금속 보드 수축과 같은 부정적인 효과들을 야기할 수 있다는 것이 강조되어야 한다. 아울러, 절연층의 제한된 두께, 예컨대, 단일-층 MPI의 두께는 125㎛ 미만이고, 이것은 종래 이중-층 보드의 두께를 제한한다. 만약 절연층 및 금속 보드가 일반적인 접착제들에 의해 부착된다면, 절연층과 금속 보드가 지속적으로 부착되는 상술한 접착 효과는 거의 달성될 수 없다.
이와 비교하여, 본 개시물의 일부 실시예들에서, 제1 금속 베이스 재료 및 제2 금속 베이스 재료는 제1 금속 베이스 재료의 제1 절연층(122)과 제2 금속 베이스 재료의 제2 절연층(124) 사이에 제1 접착층(132)을 배치함으로써 280℃보다 낮은 온도에서 제1 접착층(132)에 의해 부착될 수 있고, 이중-층 보드의 두께는 층 수(layer amount) 또는 접착층의 두께를 조절함으로써 신호 전송에 영향을 주지 않고 신호 손실 및 보드 변형을 야기하지 않으면서 요구조건들에 따라 조절될 수 있으며, 접착층 특성들 중 낮은 유전상수 및 낮은 유전손실(dielectric loss)의 이익을 얻는다. 고온 라미네이션에 의해 야기된 공지된 악영향들은 개선될 수 있고, 제품 품질이 증가할 수 있으며, 심지어 이중-층 보드의 두께 유연성도 증가할 수 있다. 부가적으로, 제1 접착층(132)의 특성들 중 낮은 열팽창 계수 및 낮은 물 흡수 계수는 금속 베이스 재료 및 절연층의 접착 안정성 및 신뢰성을 더 증가시킬 수 있다.
이제 다시 도 1c를 참조한다. 본 개시물의 일부 실시예들에서 제1 금속 베이스 재료, 제1 접착층(132) 및 제2 금속 베이스 재료를 포함하는 복합기판이 제공된다. 제1 금속 베이스 재료는 제1 금속층(112) 및 제1 절연층(122)을 포함하고, 여기서, 제1 절연층(122)은 제1 표면 및 상기 제1 표면과 대향하는 제2 표면을 포함하며, 제1 절연층(122)의 제1 표면은 아래를 향하여 제1 금속층(112) 상에 배치된다. 제1 접착층(132)은 제1 절연층(122)의 제2 표면 상에 배치되고, 여기서, 제1 접착층(132)의 유전상수는 3 미만이고, 제1 접착층(132)의 유전정접은 0.005 미만이다. 제2 금속 베이스 재료는 제2 금속층(114) 및 제2 절연층(124)을 포함하고, 여기서, 제2 절연층(124)은 제3 표면 및 상기 제3 표면과 대향하는 제4 표면을 포함하며, 제2 절연층(124)의 제3 표면은 아래를 향하고 제1 접착층(132) 상에 배치되며, 제2 금속층(114)은 제2 절연층(124)의 제4 표면 상에 배치된다.
일부 실시예들에서, 금속층들의 일 부분 또는 전체 금속층들은 패터닝된 금속층들이고, 도 2를 참조한다. 도 2는 예컨대, 패터닝된 제1 금속층(142) 및 패터닝된 제2 금속층(144)과 같이, 본 개시물의 다른 실시예들에 따른 복합기판의 단면도를 개략적으로 예시한다. 일부 실시예들에서, 패터닝된 금속층의 표면은 회로 구조를 포함한다.
일부 실시예들에서, 접착층의 일부 접착 구조들은 제1 접착층(132)과 제2 금속 베이스 재료 사이에 배치될 수 있다. 따라서, 이중-층 보드의 두께는 절연층의 두께를 제한하지 않고 요구조건들에 따라 유연성 있게 증가할 수 있다. 도 3을 참조한다. 도 3은 본 개시물의 다른 실시예들에 따른 복합기판의 단면도를 개략적으로 도시하고, 여기서 접착 구조는 복수 개의 제3 절연층(126) 및 복수 개의 제2 접착층(134)을 포함하며, 제3 절연층(126)은 제2 접착층(134)과 라미네이팅되고, 가장 아래의 제3 절연층(126)은 제1 접착층(132) 상에 배치되며, 가장 위의 제2 접착층(134)은 제2 절연층(124) 아래에 배치된다.
일부 실시예들에서, 다층 보드들이 이중-층 보드들의 제조 기반으로 더 형성이 될 수 있고, 예컨대, 도 4a 내지 도 4d는 본 개시물의 다른 실시예들에 따라 복합기판을 제조하는 공정 흐름의 단면도들을 개략적으로 도시한다. 먼저, 도 4a를 참조한다. 제4 절연층(128)이 도 1c의 제2 금속층(114) 상에 배치된다. 그 다음, 도 4b 내지 도 4c를 참조한다. 제3 접착층(136)이 제2 금속 베이스 재료 상에 배치되고, 그 다음 제3 금속 베이스 층이 제3 접착층(136) 상에 배치되며, 제3 금속 베이스 재료는 제3 금속층(116) 및 제3 절연층(126)을 포함하고, 제3 접착층(136)은 3-층 보드를 획득하기 위해 제3 절연층(126) 및 제4 절연층(128)에 부착된다. 상기 공정에서 재료들, 파라미터들 등의 설명은 요구조건들에 따라 상술한 도 1b 내지 도 1c를 참고하여 조절될 수 있고, 본 명세서에서 반복되지 않을 것이다. 추가로, 도 4d를 참조한다. 금속 베이스 재료들의 상이한 층들을 구비한 복합기판은 복합기판에 요구되는 금속 베이스 재료들의 층 수에 따라 도 4a 내지 도 4c의 제조 공정을 반복함으로써 획득될 수 있다. 일부 실시예들에서, 다층 보드의 중간층들의 두께는 상술한 도 3의 접착 구조와 협력하여 조절될 수 있다. 다층 보드 제조 공정의 본 개시물은 신호 전송에 영향을 주지 않고 신호 손실을 야기하지 않으면서 고온 라미네이션에 의해 야기된 불균등한 접착, 불량한 정렬 또는 보드 수축 및 변형과 같은 악영향들을 개선하며, 금속층들의 타입들이 증가할 수 있다(예컨대, 층 수 및 중간층들의 두께의 변화들).
일부 예들에서, 다수 금속층들(예컨대, 제1 금속층(112), 제2 금속층(114) 및 제3 금속층(116))의 재료들은 동일하거나 상이할 수 있다. 다수 접착층들(예컨대, 제1 접착층(132), 제2 접착층(134) 및 제3 접착층(136))의 재료들은 동일하거나 상이할 수 있다.
일부 실시예들에서, 복합기판은 금속층들, 절연층들 및 접착층들을 관통하는 하나의 또는 복수 개의 전도성 홀(conductive hole)을 더 포함할 수 있고, 전도성 홀에 충전된 재료들은 금속층들의 재료와 동일하거나 상이할 수 있다.
게다가, 본 개시물의 복합기판은 더 두꺼운 회로보드를 형성하도록 결합될 수 있다. 예컨대, 절연층은 2개보다 많은 개수의 액정 폴리머 층들을 포함할 수 있으나, 이에 제한되는 것은 아니고, 층 수, 재료들, 단일 층의 두께는 복합기판의 표면 상의 회로들 또는 지지되는 와이어들의 배열(disposition)과 협력하도록 상이한 설계 요건들에 따라 조정될 수 있다.
마지막으로 강조할 것은 본 개시물의 일부 실시예들에서의 낮은 유전상수 및 낮은 유전 손실을 가진 접착층들의 적용이 생산자로 하여금 설계 요건을 만족시키고 고온에 의해 야기된 불균등한 접착, 불량한 정렬 또는 보드 수축 및 변형 등을 포함한 악영향들 없이 상이한 두께의 중간층들을 가진 복합기판을 획득하기 위해 금속층들 사이의 간격을 조정하게 하고, 복합기판의 신호 전송 및 신호 손실은 접착층들의 설계에 의해 영향을 받지 않을 것이며, 설계 유연성 및 생산 수율이 증가될 수 있다.
비록 본 개시물은 특정 실시예들을 참고하여 상당히 상세히 기술되었지만, 다른 실시예들이 가능하다. 따라서 첨부된 특허 출원의 청구항의 사상 및 범위는 본 명세서에 포함된 실시예들의 설명에 제한되지 않아야 한다.

Claims (11)

  1. 복합기판으로서,
    제1 금속층 및 제1 절연층을 포함하는 제1 금속 베이스 재료 ― 상기 제1 절연층은 제1 표면 및 상기 제1 표면과 대향하는 제2 표면을 포함하고, 상기 제1 절연층의 상기 제1 표면은 아래를 향하며 상기 제1 금속층 상에 배치됨 ―;
    상기 제1 절연층의 상기 제2 표면 상에 배치된 제1 접착층 ― 상기 제1 접착층의 유전상수는 3 미만이고, 상기 제1 접착층의 유전정접(dissipation factor)은 0.005 미만이고, 상기 제1 접착층의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮고, 상기 제1 접착층의 재료는 부티랄 페놀 수지(butyral phenolic resin), 실리콘 고무 수지(silicone rubber resin), 파릴렌 수지(parylene resin), 우레탄 수지(urethane resin), 또는 이들의 조합을 포함함 ―;
    제2 금속층 및 제2 절연층을 포함하는 제2 금속 베이스 재료 ― 상기 제2 절연층은 제3 표면 및 상기 제3 표면과 대향하는 제4 표면을 포함하고, 상기 제2 절연층의 상기 제3 표면은 아래를 향하며 상기 제1 접착층 상에 배치되고, 상기 제2 금속층은 상기 제2 절연층의 상기 제4 표면 상에 배치됨 ―;
    상기 제2 금속층 상에 배치된 제4 절연층;
    상기 제4 절연층 상에 배치된 제3 접착층 ― 상기 제3 접착층의 유전상수는 3 미만이고, 상기 제3 접착층의 유전정접은 0.005 미만이고, 상기 제3 접착층은 부티랄 페놀 수지, 실리콘 고무 수지, 파릴렌 수지, 우레탄 수지, 및 이들의 조합으로 이루어진 군으로부터 선택되고, 상기 제3 접착층의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮음 ―; 및
    제3 금속층 및 제3 절연층을 포함하는 제3 금속 베이스 재료 ― 상기 제3 절연층은 제5 표면 및 상기 제5 표면과 대향하는 제6 표면을 포함하고, 상기 제3 절연층의 상기 제5 표면은 아래를 향하며 상기 제3 접착층 상에 배치되고, 상기 제3 금속층은 상기 제3 절연층의 상기 제6 표면 상에 배치됨 ―;
    를 포함하는
    복합기판.
  2. 제1항에 있어서,
    상기 제1 금속층 및 상기 제2 금속층의 재료는 Cu, Al, Au, Ag, Sn, Pb, Sn-Pb 합금, Fe, Pd, Ni, Cr, Mo, W, Zn, Mn, Co, 스테인리스 스틸 또는 이들의 조합을 포함하는
    복합기판.
  3. 제1항에 있어서,
    상기 제1 금속층 및 상기 제2 금속층 중 적어도 하나는 패터닝된 금속층인,
    복합기판.
  4. 제1항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층의 재료는 폴리이미드(Polyimide), 폴리에틸렌 테레프탈레이트(Polyethylene Terephthalate), 테프론(Teflon), 액정 폴리머(Liquid Crystal Polymer), 폴리에틸렌(Polyethylene), 폴리프로필렌(Polypropylene), 폴리스티렌(Polystyrene), 폴리염화비닐(Polyvinyl Chloride), 나일론(Nylon), 아크릴(Acrylic), 아크릴로니트릴-부타디엔-스티렌(Acrylonitrile-Butadiene-Styrene), 페놀 수지(Phenolic Resins), 에폭시(Epoxy), 폴리에스테르(Polyester), 실리콘(Silicone), 폴리우레탄(Polyurethane), 폴리아미드-이미드(polyamide-imide), 또는 이들의 조합을 포함하는
    복합기판.
  5. 제1항에 있어서,
    상기 제1 절연층이나 상기 제2 절연층, 또는 상기 제1 절연층과 상기 제2 절연층 둘 다 변성 절연 재료(modified insulation material)인
    복합기판.
  6. 제1항에 있어서,
    상기 복합기판은 상기 제1 접착층 및 상기 제2 금속 베이스 재료 사이에 배치되는 접착 구조를 더 포함하고, 상기 접착 구조는 제5 접착층을 포함하는
    복합기판.
  7. 제6항에 있어서,
    상기 접착 구조는 복수 개의 제5 절연층들 및 복수 개의 제5 접착층들을 더 포함하고, 상기 복수 개의 제5 절연층들 중 어느 하나는 상기 복수 개의 제5 접착층들 중 어느 하나와 라미네이팅되며, 상기 복수 개의 제5 절연층들 중 가장 아래의 제5 절연층은 상기 제1 접착층 상에 배치되고, 상기 복수 개의 제5 접착층들 중 가장 위의 제5 접착층은 상기 제2 절연층 아래에 배치되는
    복합기판.
  8. 복합기판 제조방법으로서,
    제1 금속층 및 제1 절연층을 포함하는 제1 금속 베이스 재료를 제공하는 단계 ― 상기 제1 절연층은 상기 제1 금속층 상에 배치됨 ―;
    제2 금속층, 제2 절연층 및 제4 절연층을 포함하는 제2 금속 베이스 재료를 제공하는 단계 ― 상기 제2 절연층은 상기 제2 금속층 아래에 배치되고, 상기 제4 절연층은 상기 제2 금속층 상에 배치됨 ―;
    제1 접착층을 제공하는 단계 ― 상기 제1 접착층의 유전상수는 3 미만이고, 상기 제1 접착층의 유전정접은 0.005 미만이며, 상기 제1 접착층의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮고, 상기 제1 접착층의 재료는 부티랄 페놀 수지(butyral phenolic resin), 실리콘 고무 수지(silicone rubber resin), 파릴렌 수지(parylene resin), 우레탄 수지(urethane resin), 또는 이들의 조합을 포함함 ―;
    상기 제1 금속 베이스 재료와 상기 제2 금속 베이스 재료 사이에 상기 제1 접착층을 배치하는 단계 ― 상기 제1 접착층은 상기 제1 절연층 및 상기 제2 절연층에 부착됨 ―;
    제3 금속층 및 제3 절연층을 포함하는 제3 금속 베이스 재료를 제공하는 단계 ― 상기 제3 절연층은 상기 제3 금속층 아래에 배치됨 ―;
    제3 접착층을 제공하는 단계 ― 상기 제3 접착층의 유전상수는 3 미만이고, 상기 제3 접착층의 유전정접은 0.005 미만이며, 상기 제3 접착층의 물 흡수 계수는 24시간 내 25℃의 온도에서 0.5%보다 낮고, 상기 제3 접착층의 재료는 부티랄 페놀 수지(butyral phenolic resin), 실리콘 고무 수지(silicone rubber resin), 파릴렌 수지(parylene resin), 우레탄 수지(urethane resin), 또는 이들의 조합을 포함함 ―; 및
    상기 제2 금속 베이스 재료와 상기 제3 금속 베이스 재료 사이에 상기 제3 접착층을 배치하는 단계 ― 상기 제3 접착층은 상기 제4 절연층 및 상기 제3 절연층에 부착됨 ―;
    를 포함하는
    복합기판 제조방법.
  9. 제8항에 있어서,
    상기 복합기판 제조방법은 상기 제1 접착층과 상기 제2 금속 베이스 재료 사이에 접착 구조를 형성하는 단계를 더 포함하고, 상기 접착 구조는 제5 접착층을 포함하는
    복합기판 제조방법.
  10. 제8항에 있어서,
    상기 제1 금속 베이스 재료와 상기 제2 금속 베이스 재료 사이에 상기 제1 접착층을 배치하는 단계는 상기 제1 금속 베이스 재료와 상기 제2 금속 베이스 재료 사이에 상기 제1 접착층을 부착하기 위하여 280℃보다 낮은 온도에서 상기 제1 접착층을 가열하는 단계를 포함하는
    복합기판 제조방법.
  11. 삭제
KR1020210073850A 2020-09-01 2021-06-08 복합기판 및 그 제조방법 KR102612937B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109129949A TWI807216B (zh) 2020-09-01 2020-09-01 複合基板及其製造方法
TW109129949 2020-09-01

Publications (2)

Publication Number Publication Date
KR20220029342A KR20220029342A (ko) 2022-03-08
KR102612937B1 true KR102612937B1 (ko) 2023-12-13

Family

ID=80358168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210073850A KR102612937B1 (ko) 2020-09-01 2021-06-08 복합기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20220063247A1 (ko)
JP (1) JP7120508B2 (ko)
KR (1) KR102612937B1 (ko)
CN (1) CN114126203A (ko)
TW (1) TWI807216B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018130959A (ja) * 2017-02-16 2018-08-23 佳勝科技股▲ふん▼有限公司 高周波複合基板及び液晶組成物

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209792A (ja) * 1990-01-11 1991-09-12 Nitsukan Kogyo Kk 両面金属張りフレキシブル印刷配線基板およびその製造方法
JP3209792B2 (ja) 1992-05-13 2001-09-17 三菱化学株式会社 ポリアミド樹脂組成物の製造方法及びその方法により得られたポリアミド樹脂組成物
TWI243751B (en) * 2003-10-21 2005-11-21 Park Electrochemical Corp Laminates having a low dielectric, low dissipation factor bond core and method of making same
CN101683005B (zh) * 2007-04-11 2012-12-05 环球产权公司 电路材料、多层电路及其制造方法
TWI490115B (zh) * 2014-03-07 2015-07-01 Azotek Co Ltd 金屬基板及其製作方法
TWI488549B (zh) * 2014-03-07 2015-06-11 Azotek Co Ltd 金屬基板及其製作方法
JP6686619B2 (ja) * 2015-03-30 2020-04-22 荒川化学工業株式会社 ポリイミド系接着剤、フィルム状接着材、接着層、接着シート、銅張積層板及びプリント配線板、並びに多層配線板及びその製造方法
TW201706689A (zh) * 2015-08-12 2017-02-16 佳勝科技股份有限公司 軟板結構及其製作方法
US20170332479A1 (en) * 2016-05-12 2017-11-16 Titanium Falcon Inc. Multi-flex printed circuit board for wearable system
US11044802B2 (en) * 2017-02-16 2021-06-22 Azotek Co., Ltd. Circuit board
KR102494182B1 (ko) 2017-07-07 2023-01-31 에이지씨 가부시키가이샤 적층체의 제조 방법, 적층체, 및 플렉시블 프린트 기판의 제조 방법
CN110662348A (zh) 2018-06-28 2020-01-07 昆山雅森电子材料科技有限公司 具有高Dk和低Df特性的复合式高频基板及制备方法
JP2020056011A (ja) * 2018-09-28 2020-04-09 日鉄ケミカル&マテリアル株式会社 樹脂フィルム、カバーレイフィルム、回路基板、樹脂付銅箔、金属張積層板、多層回路基板、ポリイミド及び接着剤樹脂組成物
JP7446741B2 (ja) * 2018-09-28 2024-03-11 日鉄ケミカル&マテリアル株式会社 金属張積層板及び回路基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018130959A (ja) * 2017-02-16 2018-08-23 佳勝科技股▲ふん▼有限公司 高周波複合基板及び液晶組成物

Also Published As

Publication number Publication date
TW202210291A (zh) 2022-03-16
CN114126203A (zh) 2022-03-01
TWI807216B (zh) 2023-07-01
JP7120508B2 (ja) 2022-08-17
JP2022041804A (ja) 2022-03-11
KR20220029342A (ko) 2022-03-08
US20220063247A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
KR102069418B1 (ko) 전자파 차폐 필름 및 차폐 필름을 포함한 회로기판의 제작 방법
CN108454192B (zh) Pi型高频高速传输用双面铜箔基板及其制备方法
US20110114371A1 (en) Composite double-sided copper foil substrates and flexible printed circuit board structures using the same
KR102176155B1 (ko) 고주파 복합 기판 및 그것의 절연 구조물
KR20070084635A (ko) 다층 프린트 배선 기판 및 그 제조 방법
CN1163958C (zh) 多层印刷电路中的层压品
US20190281707A1 (en) Method for manufacturing an embedded flexible circuit board
KR102612937B1 (ko) 복합기판 및 그 제조방법
JP2013541856A (ja) 新規なプリント回路基板及びその製造方法
CN110366330B (zh) 基于高频frcc与高频双面板的fpc多层板及工艺
JP4004139B2 (ja) 多層積層板とその製造方法および多層実装回路基板
US7282797B2 (en) Graded liquid crystal polymer package
TWI722309B (zh) 高頻高傳輸雙面銅箔基板、用於軟性印刷電路板之複合材料及其製法
CN110062520B (zh) 复合式氟系聚合物高频高传输双面铜箔基板及制备方法
KR101012919B1 (ko) 접착제가 없는 연성금속 적층판 및 그 제조방법
KR20120068112A (ko) 고 접착력 연성금속적층판의 제조방법
TWI737057B (zh) 軟硬結合板的製作方法及軟硬結合板
CN110366309B (zh) 基于高频frcc与fccl单面板的fpc及工艺
KR102543589B1 (ko) 유연 동박 적층 기판용 유전층 소재 및 이의 제조방법
KR101867913B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR20160089797A (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
CN112048240A (zh) 底漆组成物、金属积层板及其制法
CN214727054U (zh) 高频传输复合式铜箔基板
KR20190041215A (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN112261779A (zh) 氟系聚合物高频基板、覆盖膜和粘结片及其制备方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)