KR102598117B1 - 에어갭이 형성된 알에프 스위치 소자 및 제조방법 - Google Patents

에어갭이 형성된 알에프 스위치 소자 및 제조방법 Download PDF

Info

Publication number
KR102598117B1
KR102598117B1 KR1020180059548A KR20180059548A KR102598117B1 KR 102598117 B1 KR102598117 B1 KR 102598117B1 KR 1020180059548 A KR1020180059548 A KR 1020180059548A KR 20180059548 A KR20180059548 A KR 20180059548A KR 102598117 B1 KR102598117 B1 KR 102598117B1
Authority
KR
South Korea
Prior art keywords
metal
air gap
sacrificial layer
drain
source
Prior art date
Application number
KR1020180059548A
Other languages
English (en)
Other versions
KR20190134203A (ko
Inventor
구태규
정진효
김용진
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020180059548A priority Critical patent/KR102598117B1/ko
Publication of KR20190134203A publication Critical patent/KR20190134203A/ko
Application granted granted Critical
Publication of KR102598117B1 publication Critical patent/KR102598117B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 에어갭이 형성된 알에프 스위치 소자 및 제조방법에 관한 것으로, 더욱 상세하게는 소스 메탈 및 드레인 메탈 간 이격 공간 사이에 저 유전상수를 가지는 공기로 이루어지는 에어갭을 형성함으로써 소스 메탈 및 드레인 메탈 간 커플링에 의하여 발생하는 기생 커패시턴스 성분 감소 및 지연 상수 감소로 반도체 칩의 신호 전달 속도 저하를 방지할 수 있도록 하는 스위치 소자 및 그 제조방법에 관한 것이다.

Description

에어갭이 형성된 알에프 스위치 소자 및 제조방법{RF SWITCH DEVICE WITH AN AIR-GAP AND METHOD OF MANUFACTURING THE SAME}
본 발명은 에어갭이 형성된 알에프 스위치 소자 및 제조방법에 관한 것으로, 더욱 상세하게는 소스 메탈 및 드레인 메탈 간 이격 공간 사이에 저 유전상수를 가지는 공기로 이루어지는 에어갭을 형성함으로써 소스 메탈 및 드레인 메탈 간 커플링에 의하여 발생하는 기생 커패시턴스 성분 감소 및 지연 상수 감소로 반도체 칩의 신호 전달 속도 저하를 방지할 수 있도록 하는 스위치 소자 및 그 제조방법에 관한 것이다.
반도체 소자는 고집적화 되어가는 추세에 있으며 이에 따라 동일 레벨(LEVEL)에 형성되는 소스 메탈 및 드레인 메탈 간 이격 거리가 가까워져, 상호 인접한 측에 위치하는 추세에 있다. 다만, 이와 같이 소스 메탈 및 드레인 메탈이 인접한 측에 위치할수록 인접한 메탈들 간에 크로스토크(CROSS-TALK)가 발생하며 기생 커패시턴스가 증가되는 문제가 발생한다.
즉, 반도체 소자의 사이즈가 소형화됨으로써 소스 메탈 및 드레인 메탈 간의 커플링을 통한 기생 커패시턴스가 반도체 소자 제조 공정 중에 자연스럽게 발생하며, 이러한 기생 커패시턴스의 증가는 신호 전달 속도와 반비례 관계를 가지는 지연상수(DELAY CONSTANT; RC)의 크기를 증가시킨다. 결국, 기생 커패시턴스의 증가는 결국 소자의 전체 신호 전달 속도를 감소시켜 반도체 소자 특성을 저하시킨다.
이러한 문제는 알에프(Radio Frequency; RF) 스위치 소자에도 마찬가지로 발생한다. 즉, 온저항(Rsp)과 기생 커패시턴스의 곱으로 수치화되는, 알에프 스위치 소자의 성능지수(Figure On Merits; FOM)가 커질 수밖에 없다.
그러므로 이와 같이 기생 커패시턴스 증가에 따른 소자 특성 저하 문제점을 해결하기 위하여 다양한 시도가 진행 중에 있다.
도 1은 종래의 스위치 소자에 대한 부분 단면도이다.
이하에서는 종래의 스위치 소자(900)의 구조에 대하여 첨부된 도면을 참고하여 설명하도록 한다.
도 1을 참조하면, 종래의 스위치 소자(900)는 기판(902) 표면 상측에 형성되는 게이트 구조물(910), 상기 기판(902) 표면에 인접하여 상호 이격 형성되는 소스 영역(920) 및 드레인 영역(930)으로 이루어진다.
또한, 소스 영역(920) 상에는 소스 메탈 컨택(940)이 형성되고 상기 소스 메탈 컨택(940) 상에 소스 메탈(950)이 형성되어 상호 전기적으로 연결될 수 있도록 한다. 그리고 드레인 영역(930) 상에는 드레인 메탈 컨택(960)이 형성되고 상기 드레인 메탈 컨택(960) 상에 드레인 메탈(970)이 형성되어 상호 전기적으로 연결될 수 있도록 한다.
이 때, 소자의 집적화에도 불구하고 상기 소스 메탈(950) 및 드레인 메탈(970)은 일반적으로 절연물질이 용이하게 침투되어, 양 메탈(950, 970) 간 이격 공간 사이에 에어갭이 형성되지 않을 정도로 충분한 거리를 가지고 형성되도록 하는 것이 일반적이다. 에어갭이 형성되는 경우 상기 소스 메탈(950) 및 드레인 메탈(970)의 상측으로 적층되는 구성들(예를 들어, 절연막 등)의 피지컬이 불안정해질 수 있으며, 예를 들어 에어갭 내측으로 금속 물질 침투시 원치 않는 메탈 돌기 등이 형성될 수 있기 때문이다.
해당 메탈 돌기가 인접한 메탈(950, 970)과 접촉하는 경우 전기적으로 연결되어 전체적인 소자 오작동의 원인이 되기도 한다.
전술한 문제점들은 해결하기 위하여, 본 발명의 발명자는 소스 메탈 및 드레인 메탈 간 이격 공간 사이에 에어갭을 형성하여 양 메탈 간 커플링에 따른 기생 커패시턴스 증가를 방지함으로써 소자의 품질을 향상시킬 수 있도록 하는 알에프 스위치 소자 및 그 제조방법에 대하여 개시하고자 한다.
한국공개특허 KR 제10-2002-0078310호 "반도체 소자의 메탈 컨택 형성 방법"
앞서 본 종래 기술의 문제점을 해결하기 위하여 안출된 것으로,
본 발명은 드레인 메탈과 소스 메탈을, 양 메탈들 간의 이격 공간 내에 하부 절연층이 전부 침투하지 못하여 저 유전상수 값을 가지는 공기로 이루어지는 에어갭을 형성할 수 있도록 하는데 적합한 이격 거리로 배치하여 상기 드레인 메탈 및 소스 메탈 간 크로스토크 발생 및 기생 커패시턴스의 증가를 방지하고, 지연상수의 크기를 감소시킴으로써 전체 신호 전달 속도를 향상시킬 수 있도록 하는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 에어갭이 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않는 위치에 형성될 수 있도록 하여, 에어갭 발생 공간 내에 침투할 가능성이 있는 금속물질 등이 소스 메탈 및 드레인 메탈과의 접촉에 의해 크로스토크 발생 등 소자 특성을 저하시키는 것을 미연에 방지할 수 있도록 하는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 소스 메탈 및 드레인 메탈 사이 이격 공간에 더미 메탈을 추가로 형성하여, 상기 더미 메탈과 인접한 소스 메탈, 그리고 인접한 드레인 메탈 사이 이격 공간에 각각의 에어갭을 형성함으로써 크로스토크 발생 및 기생 커패시턴스 증가를 더욱 용이하게 차단하여 제품 품질 향상을 도모할 수 있도록 하는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 소스 메탈 및 드레인 메탈 간 이격 거리 조절만으로 별도의 추가 공정 없이 에어갭이 형성되도록 하여 공정 속도 및 경제성에 영향을 미치지 않도록 하는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 더미 메탈을 소스 메탈 및 드레인 메탈과 동일 재질로 동일 공정 상에서 형성되도록 하여 추가 공정을 필요로 하지 않는 에어갭이 형성된 스위치 소자 및 제조방법을 제공하는데 그 목적이 있다.
본 발명은 앞서 상술한 목적을 달성하기 위하여 다음과 같은 구성을 가진 실시예에 의하여 구현될 수 있다.
본 발명의 일 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자는 반도체 기판 상에 형성되는 BOX층; 상기 BOX층 상에 형성되는 반도체층; 상기 반도체층 상에 형성되며 멀티 핑거 구조를 가지는 복수의 전계 효과 트랜지스터; 상기 반도체층 상세 순차적으로 형성되는 하부 절연층 및 상부 절연층; 상기 하부 절연층을 관통하여 소스 영역 상에 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제1 메탈컨택; 상기 하부 절연층을 관통하여 드레인 영역 상에 형성되며, 상기 제1 메탈컨택과 수평 방향으로 이격되고 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제2 메탈컨택; 상기 제1 메탈컨택 상에 형성되는 소스 메탈; 상기 제2 메탈컨택 상에 상기 소스 메탈과 수평 방향으로 이격 형성되는 드레인 메탈; 및 상기 소스 메탈 및 드레인 메탈의 이격 공간에 형성되는 에어갭;을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 에어갭은 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않도록 위치하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 소스 메탈 및 드레인 메탈 사이 이격 공간에 인접한 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 더미 메탈은 소스 메탈 및 드레인 메탈과 동일 재질로 형성되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 더미 메탈은 플로팅 도체인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 에어갭은 더미 메탈과 인접한 소스 메탈 사이 이격 공간 내에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 이격 공간 내에 각각 형성되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자는 반도체 기판 상에 형성되는 하부 절연층; 상기 하부 절연층 상에 형성되는 상부 절연층; 상기 하부 절연층을 관통하여 소스 영역 상에 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제1 메탈컨택; 상기 하부 절연층을 관통하여 드레인 영역 상에 형성되며, 상기 제1 메탈컨택과 수평 방향으로 이격되고 그 상단부가 상기 상부 절연층의 하면과 실질적으로 일치하도록 형성되는 제2 메탈컨택; 상기 제1 메탈컨택 상에 형성되는 소스 메탈; 상기 제2 메탈컨택 상에 상기 소스 메탈과 수평 방향으로 이격 형성되는 드레인 메탈; 상기 소스 메탈 및 드레인 메탈 사이 이격 공간에 인접한 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈; 및 더미 메탈과 인접한 소스 메탈 사이 이격 공간 내에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 이격 공간 내에 각각 형성되며 인접한 소스 메탈 또는 드레인 메탈, 그리고 더미 메탈과 접촉되지 않도록 형성되는 에어갭;을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 더미 메탈은 소스 메탈 및 드레인 메탈과 동일 재질로 이루어져 상기 소스 메탈 및 드레인 메탈 제조시 함께 제조될 수 있는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 더미 메탈은 플로팅 도체인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 에어갭의 깊이는 소스 메탈 및/또는 드레인 메탈의 형성 두께보다 작은 크기로 형성되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자에 형성되는 상기 에어갭의 최상부는 소스 메탈 및/또는 드레인 메탈의 최상 측보다 낮은 위치에, 그 최하부는 소스 메탈 및/또는 드레인 메탈의 최하 측보다 높은 위치에 형성되는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법은 반도체 기판 상에 제1 희생층을 증착하는 단계; 제1 및 제2 메탈컨택이 배치될 위치와 대응하는 위치가 개방되도록 상기 제1 희생층 상에 포토레지스트 패턴을 형성하는 단계; 식각 마스크로 상기 제1 희생층을 식각하여 제1 컨택홀 및 제2 컨택홀을 형성하는 단계; 상기 제1 희생층 상에 제1 금속층을 형성하여 상기 제1 및 제2 컨택홀을 따라 제1 및 제2 메탈컨택을 형성하는 단계; 상기 제1 희생층 제거 후 하부 절연층을 증착하는 단계; 상기 하부 절연층 상에 제2 희생층을 증착하는 단계; 상기 소스 메탈 및 드레인 메탈이 형성될 위치와 대응하는 위치가 개방되도록 상기 제2 희생층 상에 포토레지스트 패턴을 형성하는 단계; 상기 제2 희생층 상에 제2 금속층을 형성하여 소스 메탈과, 상기 소스 메탈과 수평 방향으로 이격되는 드레인 메탈을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법은 상기 제2 희생층 제거 후 상부 절연층을 증착하는 단계;를 추가로 포함하고, 상기 소스 메탈 및 드레인 메탈은 상기 소스 메탈 및 드레인 메탈의 이격 공간 사이에 상부 절연층이 전부 침투하지 못하여 저 유전물질로 이루어지는 에어갭을 형성하기 위한 적합한 거리를 가지고 형성되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 에어갭은 인접한 소스 메탈 및 드레인 메탈의 일 측과 접촉하지 않도록 위치하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 제2 희생층 상에 포토레지스트 패턴 형성시 소스 메탈 및 드레인 메탈의 이격 공간 사이에 추가로 형성되는 더미 메탈을 형성하기 위하여, 상기 더미 메탈이 형성될 위치와 대응하는 위치가 추가로 개방되도록 제2 희생층 상에 포토레지스트 패턴을 형성하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 에어갭은 더미 메탈과 인접한 소스 메탈 사이 공간에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 공간에 각각 형성되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법은 반도체 기판 상에 제1 희생층을 증착하는 단계; 제1 및 제2 메탈컨택이 배치될 위치와 대응하는 위치가 개방되도록 상기 제1 희생층 상에 포토레지스트 패턴을 형성하는 단계; 식각 마스크로 상기 제1 희생층을 식각하여 제1 컨택홀 및 제2 컨택홀을 형성하는 단계; 상기 제1 희생층 상에 제1 금속층을 형성하여 상기 제1 및 제2 컨택홀을 따라 제1 및 제2 메탈컨택을 형성하는 단계; 상기 제1 희생층 제거 후 하부 절연층을 증착하는 단계; 상기 하부 절연층 상에 제2 희생층을 증착하는 단계; 상기 소스 메탈, 드레인 메탈, 그리고 더미 메탈이 형성될 위치와 대응하는 위치가 개방되도록 상기 제2 희생층 상에 포토레지스트 패턴을 형성하는 단계; 상기 제2 희생층 상에 제2 금속층을 형성하여 소스 메탈, 상기 소스 메탈과 수평 방향으로 이격되는 드레인 메탈 및 상기 소스 메탈과 드레인 메탈 사이의 이격 공간 내에 상기 소스 메탈 및 드레인 메탈과 이격 형성되는 더미 메탈을 형성하는 단계; 및 상기 제2 희생층 제거 후 상부 절연층을 증착하는 단계;를 추가로 포함하고, 상기 더미 메탈과 인접한 소스 메탈, 그리고 더미 메탈과 인접한 드레인 메탈은 상부 절연층이 전부 침투하지 못하여 저 유전물질로 이루어지는 에어갭을 형성하기 위한 적절한 이격 거리를 가지고 형성되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 더미 메탈은 플로팅 도체인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 에어갭은 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않도록 형성되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 에어갭이 형성된 스위치 소자 제조방법에서 상기 에어갭의 깊이는 소스 메탈 및/또는 드레인 메탈의 형성 두께보다 작은 크기로 형성되는 것을 특징으로 한다.
본 발명은 앞서 본 구성에 의하여 다음과 같은 효과를 가진다.
본 발명은 드레인 메탈과 소스 메탈을, 양 메탈들 간의 이격 공간 내에 하부 절연물질이 전부 침투하지 못하여 저 유전상수 값을 가지는 공기로 이루어지는 에어갭을 형성할 수 있도록 하는데 적합한 거리로 배치하여 상기 드레인 메탈 및 소스 메탈 간 크로스토크 발생 및 기생 커패시턴스의 증가를 방지하고, 지연상수의 크기를 감소시킴으로써 전체 신호 전달 속도를 향상시킬 수 있도록 하는 효과가 있다.
또한, 본 발명은 에어갭이 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않는 위치에 형성될 수 있도록 하여, 에어갭 발생 공간 내에 침투할 가능성이 있는 금속물질 등이 소스 메탈 및 드레인 메탈과의 접촉에 의해 크로스토크 발생 등 소자 특성을 저하시키는 것을 미연에 방지할 수 있도록 하는 효과가 도출된다.
또한, 본 발명은 소스 메탈 및 드레인 메탈 사이 이격 공간에 더미 메탈을 추가로 형성하여, 상기 더미 메탈과 인접한 소스 메탈, 그리고 인접한 드레인 메탈 사이 이격 공간에 각각의 에어갭을 형성함으로써 크로스토크 발생 및 기생 커패시턴스 증가를 더욱 용이하게 차단하여 제품 품질 향상을 도모할 수 있도록 하는 효과를 가진다.
또한, 본 발명은 소스 메탈 및 드레인 메탈 간 이격 거리 조절만으로 별도의 추가 공정 없이 에어갭이 형성되도록 하여 공정 속도 및 경제성에 영향을 미치지 않도록 하는 효과를 보인다.
또한, 본 발명은 더미 메탈을 소스 메탈 및 드레인 메탈과 동일 재질로 동일 공정 상에서 형성되도록 하여 추가 공정을 필요로 하지 않는 효과가 도출될 수 있다.
한편, 여기에서 명시적으로 언급되지 않은 효과라하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급됨을 첨언한다.
도 1은 종래의 스위치 소자에 대한 부분 단면도이고;
도 2는 본 발명의 일 실시예에 따른 에어갭이 형성된 스위치 소자에 대한 부분 단면도이고;
도 3 내지 도 7은 본 발명의 일 실시예에 따른 에어갭이 형성된 스위치 소자 제조방법을 보여주는 참고도이고;
도 8은 소스 메탈, 드레인 메탈 및 더미 메탈 간 이격 공간 사이에 에어갭이 형성된 것을 보여주는 참고도이다.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형할 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것으로 해석되어서는 안 되며 청구범위에 기재된 사항을 기준으로 해석되어야 한다. 또한, 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 참고적으로 제공되는 것일 뿐이다.
이하 명세서 내용에있어서, 일 구성요소가 타 구성요소의 "위(On)", "상", "상측" 또는 "상부"에 배치 또는 위치한다고 지칭하는 것은, 일 구성요소가 타 구성요소의 상부 표면에 접촉되어 위치하는 것과 아울러, 타 구성요소 층과 일정 거리 이격되어 배치되는 것을 모두 포함하는 개념이다. 그리고 일 구성요소가 타 구성요소와 이격되어 배치되는 경우에는 양 구성요소들 사이에 또 다른 구성요소가 더 배치될 수 있다. 또한, 일 구성요소가 "타 구성요소 상에 직접" 배치되는 경우 또는 "바로 위"에 배치되는 경우에는 양 구성요소들 사이에 또 다른 구성요소가 배치될 수 없다.
그리고다양한 요소들, 영역들 및/또는 부분들과 같은 다양한 항목을 설명하기 위하여 제1, 제2, 제3 등의 용어가 사용될 수 있으나, 상기 항목들은 이들 용어에 의하여 한정되는 것은 아니며, 제2의 구성이 제1의 구성을 전제로 하는 것이 아님에 유의하여야 한다.
도 2는 본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 스위치 소자에 대한 부분 단면도이고; 도 8은 소스 메탈, 드레인 메탈 및 더미 메탈 간 이격 공간 사이에 에어갭이 형성된 것을 보여주는 참고도이다.
그러면, 이하에서 본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 스위치 소자 및 제조방법에 대하여 상세히 설명하도록 한다.
도 2를 참고하면, 본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 스위치 소자(100)의 하측에는 기판(101)이 형성되며 예를 들어 P형으로 도핑된 기판일 수도, 기판 내에 배치되는 P형 확산 영역일 수도, 또는 기판 상에 에픽택셜 성장된 P형 에피택셜층일 수도 있으며 이에 별도의 제한이 있는 것은 아니다.
또한 기판(101) 상에는 절연층으로써 BOX층(102)이 형성된다. 또한 BOX층 (102) 상에는 반도체층(103)이 형성되며, 이러한 반도체층(103)은 후술할 소자분리막(150)에 의하여 한정되어 반도체층(103)에 형성되는 개별 소자들이 분리 구동되도록 할 수 있다. 상기 소자분리막(140)은 예를 들어 좁은 트렌치 격리(Shallow Trench Isolation; STI) 공정을 통하여 형성될 수 있다.
또한, 반도체층(103) 상에는 상기 반도체층(103)에 형성되는 소자를 구동하기 위하여 하부 절연층(104)이, 상기 하부 절연층(104) 상에는 상부 절연층(105)이 형성됨으로써, 반도체층(103), 하부 절연층(104) 및 상부 절연층(105) 순서대로 적층되는 구조로 형성된다.
그리고 반도체층(103) 상에는 복수의 트랜지스터를 포함하며, 예를 들어 전계 효과 트랜지스터가 형성될 수 있고, 상기 트랜지스터는 하기 상세히 설명할 게이트 전극(110), 소스 영역(122) 및 드레인 영역(134) 등을 포함할 수 있다. 또한, 스위치 소자(100)는 트랜지스터들이 전기적으로 서로 연결된 멀티 핑거 구조를 가질 수 있다.
반도체층(103)의 표면 상부에 게이트 전극(110)이 형성되며, 상기 게이트 전극(110)의 양 측면을 따라 게이트 절연막(112)이 형성된다. 구체적으로, 상기 게이트 전극(110)의 일 단은 후술할 소스 영역(122)의 상 측에, 상기 소스 영역(122)과 일부 중첩된 위치에 형성될 수 있으며, 게이트 전극(110)의 타 단은 후술할 드레인 영역(134)의 일 단 상 측에, 상기 드레인 영역(134)과 일부 중첩된 위치에 형성될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
게이트 전극(110)은 일반적으로 도전성 폴리실리콘, 금속, 도전성 금속 질화물 및 이들의 조합 중 어느 하나로 이루어질 수 있고, CVD, PVC, ALD, MOALD, 또는 MOCVD 공정 등 다양한 공지된 또는 공지될 임의의 공정을 통해 형성될 수 있으며 별도의 제한이 있는 것은 아니다.
또한, 게이트 전극(110) 및 게이트 절연막(112)의 외측면에는 예를 들어 산화막, 질화막 및 이들의 조합 중 어느 하나로 이루어질 수 있는 게이트 스페이서(114)가 형성될 수 있고, 상기 게이트 스페이서(114)는 게이트 전극(110) 및 게이트 절연막(112)의 일 측면에만 형성될 수도, 또는 양 측면에 모두 형성될 수도 있으며 이에 별도의 제한이 있는 것은 아니다.
또한, BOX층(102)의 표면 부위와 인접한 측에 바디 영역(120)이 형성된다. 또한, 바디 영역(120) 내에 제2 도전형의 소스 영역(122)이 위치한다. 그리고 상기 하부 절연층(105)을 관통하여 소스 영역(122) 상에 제1 메탈컨택(124)을 형성한다. 상기 제1 메탈컨택(124)은 그 상단부가 상기 상부 절연층(106)의 하면과 실질적으로 일치하도록 형성된다. 추가로 소스 영역(122)과 인접한 위치에 제1 도전형의 바디 컨택 영역(미도시)이 추가로 형성될 수 있다. 바디 컨택 영역은 고농도 불순물 영역으로 소스 컨택을 개선하고 알에프 스위치 소자(100)의 전압 강하를 감소시키는 역할을 할 수 있다.
그리고 상기 제1 메탈컨택(124) 상에 소스 메탈(126)을 형성하여 상기 제1 메탈컨택(124)과 소스 메탈(126)이 상호 전기적으로 연결될 수 있도록 한다.
또한 BOX층(102)의 표면 부위와 인접한 측에 제2 도전형의 드리프트 영역(130)이 형성된다. 상기 드리프트 영역(130)은 게이트 전극(110)을 기준으로 상기 바디 영역(120)과 일정 거리 이격되어 형성되는 것이 일반적이다. 드리프트 영역(130) 내 도핑 농도가 일정 수준 이하인 경우 온 저항(Rsp) 특성이 나빠지며, 이와 반대로 도핑 농도를 일정 수준 이상으로 증가시키는 경우 온 저항(Rsp) 특성이 개선되나 브레이크다운 전압 특성이 나빠지므로 해당 특성을 고려한 적정한 수준의 도핑 농도를 가지는 불순물 영역이 형성되도록 하는 것이 바람직하다.
상기 드리프트 영역(130) 내에는 게이트 전극(110)과 일정 거리 이격되어 드레인 영역(134)이 형성된다. 또한, 상기 하부 절연층(104) 을 관통하여 드레인 영역(134) 상에 제2 메탈컨택(136)이 형성된다. 상기 제2 메탈컨택(136) 상에 드레인 메탈(138)을 형성하여 상기 제2 메탈컨택(136) 및 드레인 메탈(138)이 상호 전기적으로 연결될 수 있도록 한다. 상기 제2 메탈컨택(126)은 제1 메탈컨택과(124)과 수평 방향으로 일정 거리 이격 형성된다. 또한, 상기 제2 메탈컨택(136)은, 상기 제1 메탈컨택(124)과 마찬가지로, 그 상단부가 상기 상부 절연층(106)의 하면과 실질적으로 일치하도록 형성된다.
상기 소스 메탈(126) 및 드레인 메탈(138)은 예를 들어 알루미늄(ALUMINIUM; Al)과 같은 금속재질로 이루어질 수 있으며, 상기 소스 메탈(126) 및 드레인 메탈(138)의 두께는 온저항(Rsp) 크기와 반비례 관계이므로 상기 메탈들(126, 138)의 두께를 일정 크기 이상으로 형성하여 스위치 소자의 집적화에 문제되지 않는 범위 내에서 온저항 특성을 개선시키는 것이 바람직하다.
이하에서는 본 발명의 핵심적 특징은 소스 메탈(126) 및 드레인 메탈(138) 사이에 형성되는 에어갭(150) 및 더미 메탈(160)을 설명하기에 앞서, 종래의 알에프 스위치 소자 구조의 문제점에 대하여 설명한다.
현재, 알에프 스위 소자는 고집적화 되어가는 추세에 있으며 이에 따라 동일 레벨(LEVEL)에 형성되는 소스 메탈(950) 및 드레인 메탈(970)의 이격 거리가 점차 가까워져 상호 인접한 측에 위치할 수밖에 없다. 다만, 이와 같이 소스 메탈(950) 및 드레인 메탈(970)이 인접한 측에 위치할수록 인접한 메탈들(950, 970) 간에 크로스토크(CROSS-TALK)가 발생하고 기생 커패시턴스가 증가되는 문제가 있다. 이러한 기생 커패시턴스의 증가는 지연상수(DELAY CONSTANT; RC)의 크기를 증가시키며, 지연상수는 신호 전달 속도와 반비례한 관계를 가진다. 따라서, 기생 커패시턴스의 증가는 결국 칩(CHIP)의 전체 신호 전달 속도를 감소시켜 소자 특성을 저하시킨다. 따라서, 알에프(Radio Frequency; RF) 스위치에 있어서, 온저항(Rsp)과 오프 커패시턴스의 곱으로 수치화되는 성능지수(Figure On Merits; FOM)가 커질 수밖에 없다. 이러한 오프 커패시턴스 값을 낮추기 위해서는 저 유전율을 가지는 물질을 사용하는 경우를 상정해볼 수 있으나 상대적으로 경제성 측면에서 비효율적일 수 있다.
따라서 이와 같은 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 스위치 소자(100)는 소스 메탈(126) 및 드레인 메탈(138) 사이의 이격 공간에 에어갭(150)을 형성하는 것에 그 특징이 있다. 즉, 상기 소스 메탈(126) 및 드레인 메탈(138) 사이 공간에 유전상수가 작은 물질인 공기로 채워진 공간을 형성하여 양 메탈들(126, 138) 간 기생 커패시턴스 성분이 증가되는 것을 방지할 수 있다(도 8 참조).
구체적으로, 소스 메탈(126) 및 드레인 메탈(138)이 위치한 층의 상부 절연층(105)의 유전상수 역시 지연상수 값에 영향을 미친다. 즉, 상부 절연층(105)의 유전상수가 크면 지연 상수 역시 큰 값을 가지며, 반대로 상부 절연층(105)의 유전상수가 작으면 지연 상수 역시 작은 값을 가진다. 그러므로, 소스 메탈(126) 및 드레인 메탈(138) 사이에 작은 유전상수 값을 가지는 공기로 이루어진 에어갭(150)을 형성함으로써 기생 커패시턴스 성분의 크기 증가를 방지할 수 있다.
또한, 이러한 에어갭(150)은 후술할 제조공정에서 상세히 설명하겠지만, 별도의 에어갭(150) 형성 공정을 필요로 하지 않으며, 단지 소스 메탈(126) 및 드레인 메탈(138) 사이의 이격 거리를 좁게 하여 상부 절연층(105)이 사이 공간에 채워지지 못하게 함으로써 자연스럽게 형성될 수 있도록 한다. 그러므로, 추가 공정 없이 형성되어 공정 속도 및 경제성 저하의 문제가 발생하지 않는다.
다만, 상기 형성된 에어갭(150)을 소스 메탈(126) 및/또는 드레인 메탈(138)의 일 측에 접촉되지 않도록 하는데 적합하도록, 상기 메탈들(126, 138)의 이격 거리를 적절히 조절하여야 하는 것은 물론이다. 상기 에어갭(150)에 금속물질 등이 침투하는 경우 소스 메탈(126) 및 드레인 메탈(138)과의 접촉에 의하여 크로스토크 발생 등 소자 특성을 저하시킬 염려가 있기 때문이다.
또한, 에어갭(150)의 형성 깊이가 깊을수록 소자(100) 전체에 있어 구조적 불안정성이 유발될 수 있으므로, 전체 깊이가 소스 메탈(126) 및/또는 드레인 메탈(138)의 형성 두께보다 작은 크기로 형성되는 것이 바람직하다. 더욱 상세하게는, 에어갭(150)의 최상부가 소스 메탈(126) 및/또는 드레인 메탈(138)의 최상 측보다 낮은 위치에, 그리고 상기 에어갭(150)의 최하부가 소스 메탈(126) 및/또는 드레인 메탈(138)의 최하 측보다 높은 위치에 형성되도록 하는 것이 더욱 바람직하다.
추가로, 본 발명의 일 실시예에 따른 알에프 스위치 소자(100)는 상기 소스 메탈(126) 및 드레인 메탈(138) 사이 이격 공간에 별도의 더미 메탈(160)을 형성할 수 있다. 이러한 경우, 상기 소스 메탈(126) 및 더미 메탈(160) 사이의 이격 공간에, 그리고 상기 더미 메탈(160) 및 드레인 메탈(138) 사이의 이격 공간에 각각 에어갭(150)이 형성될 수 있다(도 8 참조). 따라서, 양 메탈(126, 138) 간 크로스토크 발생을 미연에 차단함으로써 기생 커패시턴스 성분을 더욱 줄일 수 있다. 이 때, 더미 메탈(160)은 플로팅된 도체이므로 인접한 소스 메탈(126) 및 드레인 메탈(138)과 커플링되어 기생 커패시턴스 성분의 크기를 증가시키는 문제를 발생시키지 않는다.
또한, 이와 같이 더미 메탈(160) 형성시, 에어갭(150)을 형성하기 위하여 소스 메탈(126) 및 드레인 메탈(138) 간 이격 거리를 지나치게 좁게 형성해야 하는 문제가 발생하지 않는다. 예를 들어, 상기 더미 메탈(160)의 존재로 소스 메탈(126) 및 드레인 메탈(138)의 이격 거리를 이등분하는 효과를 보임으로써, 소스 메탈(126)의 드레인 메탈(138)의 이격 거리를 사실상 좁혀주는 역할을 할 수 있기 때문이다.
상기 더미 메탈(160)은 소스 메탈(126) 및 드레인 메탈(138)과 동일 재질로 상기 메탈들(126, 138)의 형성 공정에서 함께 형성되어 별도의 추가 공정을 필요로 하지 않는다.
상기 더미 메탈(160)이 형성된 경우에도, 상기 형성된 에어갭(150)을 소스 메탈(126) 및/또는 드레인 메탈(138) 및/또는 더미 메탈(160)의 일 측에 접촉되지 않도록 하는데 적합하도록 상기 메탈들(126, 138, 160)의 이격 거리를 적절히 조절하여야 하는 것은 물론이다.
여기에서 더미 메탈(160)의 두께는 에어갭(150)의 형성 깊이보다 크게 형성되는 것이 바람직하다. 더욱 상세하게는, 에어갭(150)의 최상부가 더미 메탈(160)의 최상 측보다 낮은 위치에, 그리고 상기 에어갭(150)의 최하부가 더미 메탈(160)의 최하 측보다 높은 위치에 형성되도록 하는 것이 더욱 바람직하다.
본 발명의 일 실시예에 따른 에어갭이 형성된 알에프 소자 제조방법에 대하여 상세히 설명하도록 한다.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 에어갭이 형성된 스위치 소자 제조방법을 보여주는 참고도이다.
도 3을 참조하면, 먼저, 기판(102)의 표면 부위에 웰 영역 형성을 위하여 포토레지스트 패턴(미도시)이 형성되며, 상기 포토레지스트 패턴을 이온주입 마스크로 이용하는 이온 주입 공정을 통해 웰 영역이 형성된다. 그 후, 상기 웰 영역을 활성화시키기 위한 열처리 공정이 수반될 수 있다.
그 후, 상기 포토레지스트 패턴을 예를 들어 애싱/스트립 공정을 이용하여 제거하고, 소자분리막(140)을 형성하여 활성 영역을 규정한다. 상기 소자분리막(140)은 예를 들어 좁은 트렌치 격리 공정을 통해 형성될 수 있다.
또한, 상기 기판(102) 상의 액티브 영역에는 전술한 소스 영역(126) 및 드레인 영역(138)이 형성될 수 있으나, 상기 구성들의 형성 공정에 대한 상세한 설명은 생략하도록 한다.
그리고 나서, 도 4를 참조하면, 상기 기판(102) 상에 제1 희생층(170)을 증착시킨다. 상기 제1 희생층(170) 상에 제1 및 제2 메탈컨택(124, 136)의 위치와 대응하는 위치가 개방되도록 상기 제1 희생층(170) 상에 포토레지스트 패턴(미도시)을 형성한 이후, 예를 들어 식각 마스크로 상기 희생층(170)을 식각하여 제1 및 제2 컨택홀을 형성한다.
상기 제1 컨택홀 및 제2 컨택홀 내에는 예를 들어 구리, 알루미늄, 또는 텅스텐과 같은 금속물질로 이루어지는 제1 메탈 컨택(124) 및 제2 메탈 컨택(136)이 형성된다. 이러한 제1 및 제2 메탈 컨택(124, 136)을 형성하기 위하여 제1 희생층(170) 상에 제1 금속층(180)을 형성한다. 따라서, 상기 제1 및 제2 컨택홀 내에 제1 금속층(180)에 따른 금속 물질이 채워져, 제1 및 제2 메탈컨택(124, 136)이 형성될 수 있다.
이 때 상기 메탈 컨택들(124, 136)은 제1 및 제2 금속 메탈들(126, 138) 사이에 에어갭(150)이 형성될 수 있도록 하는데 적합한 이격 거리로 형성되는 것이 바람직하다.
그 후, 상기 제1 희생층(170)을 예를 들어 식각공정을 통해 제거한 이후 상기 기판(102) 상에 하부 절연층(104)을 형성한다. 상기 하부 절연층(104)은 예를 들어 산화막과 질화막이 적층된 적층막, 산화막과 탄소가 함유된 막이 적층된 적층막 등으로 형성될 수도 있으며 본 발명의 범위가 특정 예시에 의하여 제한되는 것은 아니다.
그리고 나서, 도 5를 참조하면 평탄화 공정을 통해 상기 제1 메탈 컨택(124) 및 제2 메탈 컨택(136)의 표면을 노출시킬 수 있다. 평탄화 공정은, 예를 들어 CMP(CHEMICAL MECHANICAL PLANARIZATION) 공정일 수 있다.
이후, 도 6을 참조하면, 하부 절연층(104) 상에 제2 희생층(190)을 증착시킨 이후, 상기 제2 희생층(190) 상에 소스 메탈(126) 및 드레인 메탈(138), 그리고 필요에 따라 추가적으로 더미 메탈(160)이 형성될 위치와 대응하는 위치가 개방되도록 포토레지스트 패턴(미도시)을 형성한 이후, 예를 들어 식각 마스크로 상기 제2 희생층(190)을 식각할 수 있다.
이 때 상기 제1 및 제2 희생층(170, 190)은 예를 들어 탄소 또는 CH3를 베이스로 하는 저유전 물질로 형성될 수 있다.
그리고 나서 제2 희생층(190) 상에 제2 금속층(192)을 형성하고 상기 제2 금속층(192)에 대한 평탄화 공정을 수행하여 소스 메탈(126) 및 드레인 메탈(138)을 형성하며, 더미 메탈(160) 역시 추가로 형성할 수도 있다. 상기 제2 금속층(192)은 알루미늄, 텅스텐, 구리 등과 같은 금속물질 중 어느 하나로 이루어질 수 있으며 이에 대하여 별도의 제한이 있는 것은 아니다.
그 후, 도 7을 참조하면, 하부 절연층(104) 상에 상부 절연층(106)을 형성하며, 상기 상부 절연층(106) 역시 상기 하부 절연층(104)은 예를 들어 산화막과 질화막이 적층된 적층막, 산화막과 탄소가 함유된 막이 적층된 적층막 등으로 형성될 수도 있으며 본 발명의 범위가 특정 예시에 의하여 제한되는 것은 아니다.
이 때 전술한 바와 같이, 소스 메탈(126) 및 드레인 메탈(138) 간의 이격 거리가 충분히 좁은 경우 상부 절연층(106)이 이격 공간 사이에 침투하지 못하여 자연스럽게 에어갭(150)이 형성될 수 있다. 또한, 양 메탈들(126, 138) 간 이격 공간 사이에 더미 메탈(160)이 추가로 형성된 경우, 상부 절연층(106)의 침투가 더욱 어려워져 에어갭(150)의 용이한 형성 및 상기 더미 메탈(160)의 좌우 측에 각각 한 개의 에어갭(150)이 형성됨으로써 소스 메탈(126) 및 드레인 메탈(138) 간의 커플링을 물리적, 전기적으로 더욱 쉽게 방지할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다.
100 : 알에프 스위치 소자
101 : 기판 102 : BOX층
103 : 반도체층 104 : 하부 절연층
106 : 상부 절연층
110 : 게이트 전극 112 : 게이트 절연막
114 : 게이트 스페이서
120 : 바디 영역 122 : 소스 영역
124 : 제1 메탈 컨택 126 : 소스 메탈
130 : 드리프트 영역 134 : 드레인 영역
136 : 제2 메탈 컨택 138 : 드레인 메탈
140 : 소자 분리막 150 : 에어갭
160 : 더미 메탈 170 : 제1 희생층
180 : 제1 금속층 190 : 제2 희생층
192 : 제2 금속층

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 반도체 기판 상에 제1 희생층을 증착하는 단계;
    제1 및 제2 메탈컨택이 배치될 위치와 대응하는 위치가 개방되도록 상기 제1 희생층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 제1 희생층을 식각하여 제1 컨택홀 및 제2 컨택홀을 형성하는 단계;
    상기 제1 희생층 상에 제1 금속층을 형성하여 상기 제1 및 제2 컨택홀을 따라 제1 및 제2 메탈컨택을 형성하는 단계;
    상기 제1 희생층 제거 후 하부 절연층을 증착하는 단계;
    상기 하부 절연층 상에 제2 희생층을 증착하는 단계;
    소스 메탈 및 드레인 메탈이 형성될 위치와 대응하는 위치가 개방되도록 상기 제2 희생층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 제2 희생층 상에 제2 금속층을 형성하여 소스 메탈과, 상기 소스 메탈과 수평 방향으로 이격되는 드레인 메탈을 형성하는 단계; 및
    상기 제2 희생층 제거 후 상기 하부 절연층 상에 상부 절연층을 증착하는 단계;를 포함하며,
    상기 소스 메탈은 제1 메탈컨택 상에서 상기 제1 메탈컨택과 전기적으로 연결되고,
    상기 드레인 메탈은 제2 메탈컨택 상에서 상기 제2 메탈컨택과 전기적으로 연결되며,
    상기 소스 메탈 및 드레인 메탈은 상기 소스 메탈 및 드레인 메탈의 이격 공간 사이에 상부 절연층이 전부 침투하지 못하여 저 유전물질로 이루어지는 에어갭을 형성하기 위한 적합한 거리를 가지고 형성되는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
  13. 삭제
  14. 제12항에 있어서,
    상기 에어갭은 인접한 소스 메탈 및 드레인 메탈의 일 측과 접촉하지 않도록 위치하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
  15. 제14항에 있어서,
    상기 제2 희생층 상에 포토레지스트 패턴 형성시 소스 메탈 및 드레인 메탈의 이격 공간 사이에 추가로 형성되는 더미 메탈을 형성하기 위하여, 상기 더미 메탈이 형성될 위치와 대응하는 위치가 추가로 개방되도록 제2 희생층 상에 포토레지스트 패턴을 형성하는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
  16. 제15항에 있어서,
    상기 에어갭은 더미 메탈과 인접한 소스 메탈 사이 공간에, 그리고 더미 메탈과 인접한 드레인 메탈 사이 공간에 각각 형성되는 것을 특징으로 하는 알에프 스위치 소자 제조방법.
  17. 반도체 기판 상에 제1 희생층을 증착하는 단계;
    제1 및 제2 메탈컨택이 배치될 위치와 대응하는 위치가 개방되도록 상기 제1 희생층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 제1 희생층을 식각하여 제1 컨택홀 및 제2 컨택홀을 형성하는 단계;
    상기 제1 희생층 상에 제1 금속층을 형성하여 상기 제1 및 제2 컨택홀을 따라 제1 및 제2 메탈컨택을 형성하는 단계;
    상기 제1 희생층 제거 후 하부 절연층을 증착하는 단계;
    상기 하부 절연층 상에 제2 희생층을 증착하는 단계;
    소스 메탈, 드레인 메탈, 그리고 더미 메탈이 형성될 위치와 대응하는 위치가 개방되도록 상기 제2 희생층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 제2 희생층 상에 제2 금속층을 형성하여 소스 메탈, 상기 소스 메탈과 수평 방향으로 이격되는 드레인 메탈 및 상기 소스 메탈과 드레인 메탈 사이의 이격 공간 내에 상기 소스 메탈 및 드레인 메탈과 이격 형성되며 플로팅된 더미 메탈을 형성하는 단계; 및
    상기 제2 희생층 제거 후 상부 절연층을 증착하는 단계;를 추가로 포함하고,
    상기 더미 메탈과 인접한 소스 메탈, 그리고 더미 메탈과 인접한 드레인 메탈은 상부 절연층이 전부 침투하지 못하여 저 유전물질로 이루어지는 에어갭을 형성하기 위한 적절한 이격 거리를 가지고 형성되며,
    상기 소스 메탈은 제1 메탈컨택 상에서 상기 제1 메탈컨택과 전기적으로 연결되고,
    상기 드레인 메탈은 제2 메탈컨택 상에서 상기 제2 메탈컨택과 전기적으로 연결되는 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
  18. 제17항에 있어서,
    상기 더미 메탈은 플로팅 도체인 것을 특징으로 하는 에어갭이 형성된 알에프 스위치 소자 제조방법.
  19. 제17항에 있어서,
    상기 에어갭은 인접한 소스 메탈 및/또는 드레인 메탈의 일 측과 접촉하지 않도록 형성되는 것을 특징으로 하는 알에프 스위치 소자 제조방법.
  20. 제17항에 있어서,
    상기 에어갭의 깊이는 소스 메탈 및/또는 드레인 메탈의 형성 두께보다 작은 크기로 형성되는 것을 특징으로 하는 알에프 스위치 소자 제조방법.
KR1020180059548A 2018-05-25 2018-05-25 에어갭이 형성된 알에프 스위치 소자 및 제조방법 KR102598117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180059548A KR102598117B1 (ko) 2018-05-25 2018-05-25 에어갭이 형성된 알에프 스위치 소자 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180059548A KR102598117B1 (ko) 2018-05-25 2018-05-25 에어갭이 형성된 알에프 스위치 소자 및 제조방법

Publications (2)

Publication Number Publication Date
KR20190134203A KR20190134203A (ko) 2019-12-04
KR102598117B1 true KR102598117B1 (ko) 2023-11-02

Family

ID=69004626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180059548A KR102598117B1 (ko) 2018-05-25 2018-05-25 에어갭이 형성된 알에프 스위치 소자 및 제조방법

Country Status (1)

Country Link
KR (1) KR102598117B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335638B2 (en) * 2020-04-15 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing RC delay in semiconductor devices
CN114678330A (zh) * 2020-12-24 2022-06-28 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207640A (ja) * 2014-04-18 2015-11-19 ソニー株式会社 電界効果トランジスタおよびその製造方法
US20170330832A1 (en) * 2016-05-12 2017-11-16 Globalfoundries Inc. Air gap over transistor gate and related method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382738B1 (ko) 2001-04-09 2003-05-09 삼성전자주식회사 반도체 소자의 메탈 컨택 형성 방법
KR100872990B1 (ko) * 2007-03-19 2008-12-08 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조 방법
KR101382564B1 (ko) * 2008-05-28 2014-04-10 삼성전자주식회사 에어갭을 갖는 층간 절연막의 형성 방법
KR20110013162A (ko) * 2009-07-31 2011-02-09 주식회사 하이닉스반도체 반도체 장치 제조 방법
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207640A (ja) * 2014-04-18 2015-11-19 ソニー株式会社 電界効果トランジスタおよびその製造方法
US20170330832A1 (en) * 2016-05-12 2017-11-16 Globalfoundries Inc. Air gap over transistor gate and related method

Also Published As

Publication number Publication date
KR20190134203A (ko) 2019-12-04

Similar Documents

Publication Publication Date Title
KR100351899B1 (ko) 저저항 게이트 트랜지스터 및 그의 제조 방법
TW201743445A (zh) 高壓電晶體裝置及其製造方法
KR20120124788A (ko) 반도체 소자
CN101740623A (zh) 具有槽屏蔽电极结构的半导体器件
US8889518B2 (en) LDMOS transistor with asymmetric spacer as gate
US20200058789A1 (en) Semiconductor structure and associated fabricating method
CN101740612A (zh) 用于具有槽屏蔽电极的半导体器件的接触结构和方法
JP2006186303A (ja) 非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ及びその製造方法
KR20090096885A (ko) 국부적 매립 절연막을 구비하는 반도체 장치 및 그 제조방법
KR102598117B1 (ko) 에어갭이 형성된 알에프 스위치 소자 및 제조방법
CN100452437C (zh) 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管
US11594631B2 (en) LDMOS transistor and manufacture thereof
KR100900232B1 (ko) 반도체 소자 및 그의 제조방법
KR101698271B1 (ko) 반도체 디바이스 구조물 및 그 형성 방법
KR20150112495A (ko) 핀 구조의 채널을 갖는 반도체 장치 및 그 제조 방법
KR20200140976A (ko) 반도체 소자
US11316043B2 (en) Semiconductor transistor device and method of manufacturing the same
US20230187267A1 (en) Semiconductor device and method for manufacturing same
US20230187534A1 (en) Semiconductor device and method for manufacturing same
US11575009B2 (en) Semiconductor device having high voltage transistors
US20240063221A1 (en) Semiconductor device
KR20070028068A (ko) 반도체 소자의 제조방법
KR19980067670A (ko) 더블 게이트 트랜지스터 제조방법
KR20020020175A (ko) 반도체 장치 및 그 제조 방법
TW202410396A (zh) 半導體元件

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant