KR102561245B1 - 칩, 회로 기판 및 전자 디바이스 - Google Patents

칩, 회로 기판 및 전자 디바이스 Download PDF

Info

Publication number
KR102561245B1
KR102561245B1 KR1020210035300A KR20210035300A KR102561245B1 KR 102561245 B1 KR102561245 B1 KR 102561245B1 KR 1020210035300 A KR1020210035300 A KR 1020210035300A KR 20210035300 A KR20210035300 A KR 20210035300A KR 102561245 B1 KR102561245 B1 KR 102561245B1
Authority
KR
South Korea
Prior art keywords
pad
chip
edge
inclination angle
predetermined inclination
Prior art date
Application number
KR1020210035300A
Other languages
English (en)
Other versions
KR20220006453A (ko
Inventor
진푸 장
윈쥔 화
Original Assignee
베이징 시아오미 모바일 소프트웨어 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 시아오미 모바일 소프트웨어 컴퍼니 리미티드 filed Critical 베이징 시아오미 모바일 소프트웨어 컴퍼니 리미티드
Publication of KR20220006453A publication Critical patent/KR20220006453A/ko
Application granted granted Critical
Publication of KR102561245B1 publication Critical patent/KR102561245B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905—Shape
    • H01L2224/09051—Bonding areas having different shapes
    • H01L2224/09055—Bonding areas having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 칩, 회로 기판 및 전자 디바이스에 관한 것이다. 칩은 칩 기판과, 칩 기판 상에 진열되어 구비된 복수의 패드를 포함한다. 칩 상의 패드는 다각형 패드로 구비되고, 패드의 형태의 변화는 인접한 패드 사이의 간격을 짧게 하는 데 도움이 되며, 따라서 칩의 크기가 줄어든다. 또한, 다각형 패드 어레이의 직선 변은 패드가 응력에 저항하는 능력을 강화하고, 패드 자체의 구조적 강도 및 패드와 솔더볼 사이의 납땜 강도를 높이며, 시험 및 사용 중에 패드 및 솔더볼이 충돌, 낙하 등에 의해 파괴되는 것을 방지하고, 칩, 회로 기판 및 전자 디바이스의 가벼움과 얇음이 개선된다.

Description

칩, 회로 기판 및 전자 디바이스{CHIP, CIRCUIT BOARD AND ELECTRONIC DEVICE}
본 발명은 전자 기술 분야에 관한 것으로서, 특히 칩, 회로 기판 및 전자 디바이스에 관한 것이다.
본　출원은 출원번호가 2020106539336이며, 출원일이 2020년7월8일자 인 중국특허출원을 기초로 우선권을 주장하고, 이 중국특허출원의 전체 내용은 본원 발명에 원용된다.
관련 기술에서, 예를 들어 휴대 전화 등 전자 디바이스의 내부에는 일반적으로 다양한 기능을 구현하기 위한 칩이 탑재되어 있으며, 칩 상의 전자 부품 및 제어 회로는 패드 및 패드 상에 납땜된 솔더볼에 의해 패키징된다. 그러나, 칩 기능이 점차 충실해짐에 따라 단위 크기 당 칩 패키지 회로가 점점 복잡해지고 있으며, 칩의 전체 크기가 커지고 칩 및 전자 디바이스의 전체 가벼움과 얇음에 영향을 주고 있다.
본 발명은 패드의 강도 및 솔더볼의 납땜 강도를 보장하는 전제 하에 칩 및 전자 디바이스의 가벼움과 얇음을 개선하기 위한 칩, 회로 기판 및 전자 디바이스를 제공한다.
본 발명의 제 1 양태에 따르면, 칩이 제공되며, 상기 칩은 칩 기판과, 상기 칩 기판 상에 구비된 복수의 패드를 포함하고,
복수의 상기 패드는 상기 칩 기판 상에 진열되어 구비되며, 적어도 하나의 상기 패드는 다각형 패드이다.
선택적으로, 상기 다각형 패드는 사각형 패드, 오각형 패드, 육각형 패드 및 팔각형 패드 중 적어도 하나를 포함한다.
선택적으로, 상기 다각형 패드는 사각형 패드이고,
상기 사각형 패드의 적어도 하나의 변은 상기 칩 기판의 에지에 평행하거나 수직이며, 및/또는, 상기 사각형 패드의 적어도 하나의 변은 상기 칩 기판의 에지와 제 1 소정의 경사각을 이루고, 상기 제 1 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같다다.
선택적으로, 상기 제 1 소정의 경사각은 45°이다.
선택적으로, 상기 사각형 패드는 정사각형 패드이고, 상기 정사각형 패드의 변의 길이는 0.18mm이다.
선택적으로, 상기 패드의 적어도 일부의 진열 방향은 상기 칩 기판의 에지에 평행하고,
및/또는, 상기 패드의 적어도 일부의 진열 방향은 상기 칩 기판의 에지와 제 2 소정의 경사각을 이루며, 상기 제 2 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같다.
선택적으로, 상기 제 2 소정의 경사각은 45°이다.
선택적으로, 상기 다각형 패드는 제 1 패드 및 제 2 패드를 포함하고,
상기 칩 기판은 중심 영역과 에지 영역을 포함하며, 상기 제 1 패드는 상기 에지 영역에 구비되고, 상기 제 2 패드는 상기 중심 영역에 구비된다.
선택적으로, 상기 에지 영역은 상기 칩 기판의 에지에 인접하게 구비되고, 상기 에지 영역은 상기 중심 영역을 둘러 싼다.
선택적으로, 상기 제 1 패드는 오각형 패드이고, 상기 제 2 패드는 사각형 패드이며, 상기 오각형 패드는 상기 칩 기판의 에지에 인접하고 평행한 적어도 하나의 제 1 변을 포함하고, 상기 사각형 패드는 상기 칩 기판의 에지와 제 3 소정의 경사각을 이루는 적어도 하나의 제 2 변을 포함하며, 상기 제 3 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같다.
선택적으로, 상기 제 3 소정의 경사각은 45°이다.
선택적으로, 상기 제 1 패드의 진열 방향은 상기 칩 기판의 에지에 평행하고, 상기 제 2 패드의 진열 방향은 상기 칩 기판의 에지와 제 4 소정의 경사각을 이루며, 상기 제 4 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같다.
선택적으로, 상기 제 4 소정의 경사각은 45°이다.
선택적으로, 상기 제 1 패드와 상기 제 2 패드의 면적은 동일하다.
선택적으로, 인접한 상기 패드의 중심 사이의 거리는 0.3mm이다.
본 발명의 제 2 양태에 따르면, 회로 기판이 제공되며, 상기 회로 기판은 PCB 기판과, 상기 PCB 기판 상에 구비된 복수의 패드를 포함하고,
복수의 상기 패드는 상기 PCB 기판 상에 진열되어 구비되며, 적어도 하나의 상기 패드는 다각형 패드이다.
선택적으로, 상기 다각형 패드는 사각형 패드, 오각형 패드, 육각형 패드 및 팔각형 패드 중 적어도 하나를 포함한다.
선택적으로, 상기 다각형 패드는 사각형 패드이며,
상기 사각형 패드의 적어도 하나의 변은 상기 PCB 기판의 에지에 평행하거나 수직이며, 및/또는, 상기 사각형 패드의 적어도 하나의 변은 상기 PCB 기판의 에지와 제 5 소정의 경사각을 이루고, 상기 제 5 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같다.
선택적으로, 상기 제 5 소정의 경사각은 45°이다.
선택적으로, 상기 사각형 패드는 정사각형 패드이고, 상기 정사각형 패드의 변의 길이는 0.2mm이다.
선택적으로, 패드의 적어도 일부의 진열 방향은 상기 PCB 기판의 에지에 평행하고,
및/또는, 상기 패드의 적어도 일부의 진열 방향은 상기 PCB 기판의 에지와 제 6 소정의 경사각을 이루며, 상기 제 6 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같다.
선택적으로, 상기 제 6 소정의 경사각은 45°이다.
선택적으로, 상기 다각형 패드는 제 3 패드 및 제 4 패드를 포함하고,
상기 PCB 기판은 중심 영역과 에지 영역을 포함하며, 상기 제 3 패드는 상기 에지 영역에 구비되고, 상기 제 4 패드는 상기 중심 영역에 구비된다.
선택적으로, 상기 에지 영역은 상기 PCB 기판의 에지에 인접하게 구비되고, 상기 에지 영역은 상기 중심 영역을 둘러 싼다.
선택적으로, 상기 제 3 패드는 오각형 패드이고, 상기 제 4 패드는 사각형 패드이며, 상기 오각형 패드는 상기 PCB 기판의 에지에 인접하고 평행한 적어도 하나의 제 1 변을 포함하고, 상기 사각형 패드는 상기 PCB 기판의 에지와 제 7 소정의 경사각을 이루는 적어도 하나의 제 2 변을 포함하며, 상기 제 7 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같다.
선택적으로, 상기 제 7 소정의 경사각은 45°이다.
선택적으로, 상기 제 3 패드의 진열 방향은 상기 PCB 기판의 에지에 평행하고, 상기 제 4 패드의 진열 방향은 상기 PCB 기판의 에지와 제 8 소정의 경사각을 이루며, 상기 제 8 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같다.
선택적으로, 상기 제 8 소정의 경사각은 45°이다.
선택적으로, 상기 제 3 패드와 상기 제 4 패드의 면적은 동일하다.
선택적으로, 인접한 상기 패드의 중심 사이의 거리는 0.3mm이다.
본 발명의 제 3 양태에 따르면, 전자 디바이스가 제공되며, 상기 전자 디바이스는 상기 칩 및 상기 회로 기판을 포함한다.
본 발명이 제공한 기술 방안에 따르면 하기와 같은 기술효과를 가져올 수 있다.
본 발명에 따르면, 칩 상의 패드는 다각형 패드로 구비되고, 패드의 형태의 변화는 인접한 패드 사이의 간격을 짧게 하는 데 도움이 되며, 따라서 칩의 크기를 줄일 수 있다. 또한, 다각형 패드 어레이의 직선 변은 패드가 응력에 저항하는 능력을 강화하고, 패드 자체의 구조적 강도 및 패드와 솔더볼 사이의 납땜 강도를 높이며, 시험 및 사용 중에 패드 및 솔더볼이 충돌, 낙하 등에 의해 파괴되는 것을 방지하고, 칩, 회로 기판 및 전자 디바이스의 가벼움과 얇음이 개선된다.
상기 일반적인 서술 및 하기 세부적인 서술은 단지 예시적이고 해석적이며, 본 발명을 한정하려는 것이 아님이 이해되어야 한다.
하기의 도면은 명세서에 병합되어 본 명세서의 일부를 구성하고 본 발명에 부합하는 실시예를 표시하며 명세서와 함께 본 발명의 원리를 해석한다.
도 1은 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜한 후 칩의 부분적인 입체 구조 개략도이다.
도 2는 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜하기 전의 칩의 평면 구조 개략도 1이다.
도 3은 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜하기 전의 칩의 평면 구조 개략도 2이다.
도 4는 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜하기 전의 칩의 평면 구조 개략도 3이다.
도 5는 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜한 후 회로 기판의 부분적인 입체 구조 개략도이다.
도 6은 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜하기 전의 회로 기판의 평면 구조 개략도 1이다.
도 7은 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜하기 전의 회로 기판의 평면 구조 개략도 2이다.
도 8은 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜하기 전의 회로 기판의 평면 구조 개략도 3이다.
도 9는 본 발명의 일 예시적인 실시예에서의 전자 디바이스의 단면 구조 개략도이다.
여기서, 예시적인 실시예에 대하여 상세하게 설명하고, 그 사례를 도면에 표시한다. 하기의 서술이 도면에 관련될 때, 달리 명시하지 않는 경우, 서로 다른 도면에서의 동일한 부호는 동일한 구성 요소 또는 유사한 구성 요소를 나타낸다. 하기의 예시적인 실시예에서 서술한 실시예는 본 발명에 부합되는 모든 실시 방식을 대표하는 것이 아니며, 실시예들은 다만 첨부된 특허청구의 범위에 기재한 본 발명의 일부측면에 부합되는 장치 및 방법의 예이다.
관련 기술에서, 예를 들어 휴대 전화 등 전자 디바이스의 내부에는 일반적으로 다양한 기능을 구현하기 위한 칩이 탑재되어 있으며, 칩 상의 전자 부품 및 제어 회로는 패드 및 패드 상에 납땜된 솔더볼에 의해 패키징된다. 그러나, 관련 기술에서의 칩 상의 인접한 패드의 중심 사이의 거리는 0.8mm, 0.5mm, 0.4mm 및 0.35mm를 포함하며 모두 0.35mm 이상이다.
칩 기능이 점차 충실해짐에 따라 단위 크기 당 칩 패키지 회로가 점점 복잡해지고 있으며, 칩의 전체 크기가 커지고 칩 및 전자 디바이스의 전체 가벼움과 얇음에 영향을 주고 있다. 또한, 칩의 내부 웨이퍼 패키징은 일괄 7nm로 개선되었으며, 칩과 조립되는 회로 기판의 내부 배선에 의해 mSAP 패키징이 열리면서 전체 산업 체인에서 칩과 PCB 사이의 패드 패키징 프로세스 링크가 병목 현상이 되고 있다.
도 1은 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜한 후 칩의 부분적인 입체 구조 개략도이고, 도 2는 본 발명의 일 예시적인 실시예에서 솔더볼을 납땜하기 전의 칩(1)의 평면 구조 개략도이다. 도 1 및 도 2에 나타낸 바와 같이, 본 발명은 칩(1)을 제공하며, 칩(1)은 칩 기판(11)과, 칩 기판(11) 상에 구비된 복수의 패드(12)를 포함한다. 복수의 패드(12)는 칩 기판(11) 상에 진열되어 구비되고, 적어도 하나의 패드(12)는 다각형 패드이다.
칩(1) 상의 패드(12)는 다각형 패드로 구비되고, 패드(12)의 형태의 변화는 인접한 패드(12) 사이의 간격을 짧게 하는 데 도움이 되며, 따라서 칩(1)의 크기를 줄일 수 있다. 또한, 다각형 패드 어레이의 직선 변은 패드(12)가 응력에 저항하는 능력을 강화하고, 패드(12) 자체의 구조적 강도를 높인다. 각 패드 상에 솔더볼(13)이 납땜될 수 있으며, 상기 구조 배치는 또한 패드(12)와 솔더볼(13) 사이의 납땜 강도를 높이고, 패드(12) 및 솔더볼(13)이 시험 및 사용 중에 충돌, 낙하 등에 의해 파괴되는 것을 방지하며, 칩(1)의 가벼움과 얇음이 개선된다.
일부 실시예에서, 상기 구조 배치를 통해 인접한 패드(12)의 중심 사이의 거리(d)를 0.3mm로 설정할 수 있다. 상기 칩(1) 상의 패드(12)는 다각형 패드이며, 패드(12)의 형태를 변화함으로써 인접한 패드(12) 사이의 거리(d)가 0.3mm로 단축되고, 따라서 칩(1)의 크기가 축소된다. 여기서, 패드(12)가 다각형 패드인 경우, 다각형 패드의 에지는 직선 변이며, 직선 변은 우수한 응력 완충 효과를 갖는다. 패드(12)가 충분한 응력 저항 강도에 도달하고 인접한 패드(12) 사이에 땜납 이음 등의 단락의 문제가 발생하지 않도록 보장하는 조건에서 다각형 패드의 면적은 원형 패드의 면적에 비해 감소할 수 있으나, 인접한 패드(12)의 에지 사이의 거리는 변하지 않으며, 예를 들어, 인접한 패드(12)의 에지 사이의 거리는 0.12mm이며, 다각형 패드를 사용한 칩(1)의 전체 크기가 축소된다.
또한, 상기 복수의 패드(12)에는 적어도 하나의 다각형 패드 및 일부 다른 형태의 패드 구조가 포함될 수 있다. 또는, 상기 복수의 패드(12)는 모든 다각형 패드이다. 칩(1) 상의 패드(12)는 칩(1)이 충격 등을 받았을 때의 변형에 의해 발생하는 법선 변형력을 견디므로, 패드(12)는 다각형 구조로 설계되어 있으며, 패드(12)가 외력을 견디는 영역은 호의 정점에서 다각형 패드의 에지로 변화하고, 외력을 견디는 다각형 에지의 총 땜납 길이가 변의 길이에 점하는 비율이 33%에서 60%로 증가한다. 그리피스 파괴 기준에 따르면, 정적 조건에서 취성 파괴가 발생하는 데 필요한 조건은 파괴 영역에서 방출되는 에너지가 균열 면적을 형성하는 데 필요한 에너지와 동일하다는 것이다. 즉, 외부 변형력에 의해 생성된 에너지가 균열을 생성하는 경우, 외부 변형력에 의해 생성되는 에너지는 균열 면적을 형성하는 데 필요한 에너지보다 커야 한다. 또한, 형성된 균열 면적을 하나의 장방형으로 근사 계산하면, 균열 깊이가 같은 경우 균열이 길수록 균열 면적이 커지고 균열 발생 표면의 폭이 넓을수록 균열 길이가 짧아지며, 균열 깊이가 같은 경우에는 균열 면적이 작아지는 것을 알 수 있다. 즉, 균열이 발생할 수 있는 표면의 폭이 넓어지면 이 표면에 작용하는 응력을 효과적으로 분해할 수 있으며, 동일한 변형력을 가한 조건에서 칩(1)의 외면의 납땜 접합부의 폭이 넓을수록 발생하는 균열의 깊이가 얕아지므로 칩(1)의 외면이 넓은 패드(12)일수록 칩(1) 외측의 법선 변형력을 견디는 능력이 강해지고, 따라서 다각형 패드 어레이의 직선 변은 패드(12)가 응력에 저항하는 능력을 강화한다.
상기 실시예에서, 다각형 패드는 사각형 패드, 오각형 패드, 육각형 패드 및 팔각형 패드 중 적어도 하나를 포함할 수 있다. 정점 위치에서의 응력 집중에 의한 다각형 패드의 파괴 등의 손상을 방지하기 위해, 상기 다각형 패드의 각 정점 위치에 호형 또는 선형 모따기를 마련하여 모따기를 포함한 다각형 패드 구조를 형성할 수 있다. 일부 실시예에서, 패드(12)의 적어도 일부의 진열 방향은 칩 기판의 에지(111)에 평행하고, 및/또는, 패드(12)의 적어도 일부의 진열 방향은 칩 기판의 에지(111)와 제 2 소정의 경사각을 이루며, 제 2 소정의 경사각은 30°보다 크거나 같고, 60°보다 작거나 같을 수 있다. 일 실시예에서, 패드(12)의 진열 방향을 통해 다양한 방향의 응력에 대해 우수한 완충 효과를 형성하기 위해, 제 2 소정의 경사각은 45°일 수 있다.
일부 실시예에서, 다각형 패드는 사각형 패드일 수 있으며, 예를 들어, 도 2에 나타낸 바와 같이, 다각형 패드는 정사각형 패드이고, 정사각형 패드의 변은 칩 기판의 에지(111)에 평행하거나 수직이며, 정사각형 패드의 진열 방향은 칩 기판의 에지(111)에 평행한다. 어레이의 정사각형 패드는 단순한 구조를 가지고 있으며, 정사각형 패드의 네 변이 칩 기판의 에지(111)에 평행하거나 수직인 경우, 칩(1) 외측의 법선 변형력에 저항하는 능력이 강화된다.
다른 실시예에서, 사각형 패드의 적어도 하나의 변은 칩 기판의 에지(111)와 제 1 소정의 경사각을 이루고, 제 1 소정의 경사각은 30°보다 크거나 같고, 60°보다 작거나 같을 수 있다. 도 3에 나타낸 바와 같이, 다각형 패드는 정사각형 패드이고, 정사각형 패드의 변은 상기 칩 기판의 에지(111)와 45°의 경사각을 이루며, 정사각형 패드의 진열 방향은 칩 기판의 에지(111)와 45°의 경사각을 이룬다. 어레이의 정사각형 패드는 단순한 구조를 가지고 있으며, 정사각형 패드의 네 변이 칩 기판의 에지(111)와 45°의 경사각을 이루는 경우, 칩(1) 외측의 법선 변형력을 견디는 힘을 얻을 수 있을 뿐만 아니라 상기 법선 변형력과 일정한 각도를 이루는 변형력에 견디는 힘도 얻을 수 있으며, 변형력에 저항하는 패드(12)의 종합적인 능력을 개선시킨다. 또한, 정사각형 패드의 진열 방향이 칩 기판의 에지(111)와 45°의 경사각을 이루는 경우, 특정 진열 방향을 따라 구비된 각 정사각형 패드의 대응하는 변은 일직선 상에 있으며, 동일 직선 상에 있는 각 변은 균일한 응력 저항 방향을 형성하고, 패드(12)가 응력에 저항하는 능력을 높인다.
또한, 상기 사각형 패드는 정사각형 패드일 수 있으며, 정사각형 패드의 변의 길이는 0.18mm일 수도 있고, 0.16mm - 0.2mm 사이의 임의의 값일 수도 있으며, 본 발명은 이에 대해 한정하지 않는다. 인접한 패드 간의 구조적인 간섭이나 단락의 위험을 피하기 위해, 인접한 정사각형 패드의 인접한 변 사이의 거리를 0.12mm로 유지할 수 있다. 패드(12)의 가공 공정에서는 스틸 메쉬 및 SMT 인쇄 기술을 통해 패드(12)의 가공을 실현할 필요가 있으며, 기존의 프로세스 스틸 메쉬는 FG와 나노 복합 재료로 이루어져 있고, 스틸 메쉬의 두께는 0.08mm 이며, 솔더 페이스트 5# 분말을 인쇄에 사용하여 패드(12)를 형성한다. 상기 스틸 메쉬 개구부의 폭 대 두께의 비는 1.5보다 크고, 면적비는 0.54보다 크게 할 필요가 있다. 여기서, 상기 폭 대 두께의 비는 스틸 메쉬 개구부의 가장 좁은 부분과 스틸 메쉬의 두께의 비일 수 있으며, 스틸 메쉬 개구부의 가장 좁은 부분은 0.12mm 이상이다. 상기 면적비는 스틸 메쉬 개구부의 측벽 면적과 스틸 메쉬 개구부의 바닥면의 비일 수 있다. 데이터 검증 결과, 상기 방법으로 가공된 변의 길이가 0.18mm인 정사각형 패드는 땜납이 떨어지는 높이, 땜납이 떨어지는 면적 및 땜납이 떨어지는 부피 등의 땜납이 떨어지는 성형 효과의 측면에서 생산 수요를 충족시킨다.
동일한 칩(1) 크기의 2 개의 칩(1) 패드(12)의 면적에 따라 단위 면적당 솔더볼(13)이 견디는 칩(1)의 무게 비율을 계산하며, 예를 들어, 동일한 크기 10mm * 10mm의 칩(1)의 경우, 제 1 칩(1) 상의 2 개의 인접한 패드(12)의 중심 사이의 거리는 0.3mm이며, 0.3mm Pitch로 표시되고, 제 2 칩(1) 상의 2 개의 인접한 패드(12)의 중심 사이의 거리는 0.35mm이며, 0.35mm Pitch로 표시된다. 솔더볼(13)의 성형에 미치는 열 응력 변형의 영향은 주로 단위 면적 당 솔더볼(13)이 견디는 칩(1)의 무게와 칩(1) 자체의 패키지 재료에 의존하며, 아래 표의 데이터에 따르면, 제 1 칩(1) 솔더볼(13)이 견디는 무게는 제 2 칩(1) 솔더볼(13)이 견디는 무게보다 가볍다.
또한, 정사각형 패드의 모서리에 있는 땜납의 양이 충분하지 않으므로 전자 이동된 은 금속의 원자량을 지원하지 못하며, 납땜 후 패드(12)의 외측에 플럭스 층이 감겨 전자 이동을 효과적으로 피할 수 있고, 나아가 전자 이동으로 인한 단락의 위험을 피할 수 있다. 여기서, 상기 플럭스는 솔더 페이스트에 포함 된 FLUS 재료이다.
또 다른 실시예에서, 다각형 패드는 제 1 패드(121) 및 제 2 패드(122)를 포함하고, 제 1 패드(121)의 직선 변의 수는 제 2 패드(122)의 직선 변의 수보다 많다. 칩 기판(11)은 중심 영역(113) 및 에지 영역(112)을 포함하며, 제 1 패드(121)는 에지 영역(112)에 구비되고 제 2 패드(122)는 상기 중심 영역(113)에 구비된다. 칩 기판(11)의 부동한 영역의 응력에 저항하기 위해 부동한 종류의 다각형을 사용하는 것은 패드(12)의 전체적인 강도를 개선하는데 도움이 된다. 칩(1)이 충격을 받으면 칩 기판(11)의 에지 영역(112)의 응력은 칩 기판의 에지(111)에서 오므로 칩 기판의 에지(111)에서 오는 응력은 칩 기판(11)의 중심 영역(113)에 작용하는 응력보다 복잡하며, 따라서 제 1 패드(121)의 직선 변의 수가 제 2 패드(122)의 직선 변의 수보다 많으면 에지 영역(112)에서 응력에 저항하는 효과를 강화하는 데 도움이 된다.
상기 실시예에서, 에지 영역(112)은 칩 기판의 에지(111)에 인접하게 구비 될 수 있으며, 에지 영역(112)은 중심 영역(113)을 둘러 쌀 수 있다.
제 1 패드(121)는 오각형 패드일 수 있고 제 2 패드(122)는 사각형 패드일 수 있으며, 오각형 패드는 칩 기판의 에지(111)에 인접하고 평행한 적어도 하나의 제 1 변(1211)을 포함하고, 사각형 패드는 칩 기판의 에지(111)와 제 3 소정의 경사각을 이루는 적어도 하나의 제 2 변(1221)을 포함하며, 제 3 소정의 경사각은 30°보다 크거나 같고, 60°보다 작거나 같을 수 있다. 일 실시예에서, 사각형 패드의 설정 각도를 통해 중심 영역(113)에 위치하는 패드(12)의 응력 완충 효과를 개선하기 위해, 제 3 소정의 경사각은 45°일 수 있다.
예를 들어, 도 4에 나타낸 바와 같이, 오각형 패드의 제 1변(1211)은 제 1 변(1211)에 인접한 칩 기판의 에지(111)에 평행하고, 오각형 패드의 제 3 변(1212) 및 제 5변(1213)은 이 칩 기판의 에지(111)에 수직이며, 오각형 패드의 제 7변(1214) 및 제 9변(1215)은 이 칩 기판의 에지(111)와 45°의 경사각을 이룬다. 사각형 패드는 정사각형 패드이며, 오각형 패드의 각 변 및 정사각형 패드의 각 변을 통해 칩 기판(11)의 중심 영역(113) 및 에지 영역(112)에 작용하는 응력에 저항하기 위해, 정사각형 패드의 모든 변은 이 칩 기판의 에지(111)와 45°의 경사각을 이룬다.
예를 들어, 도 4에 나타낸 바와 같이, 제 1 패드(121)의 진열 방향은 칩 기판(11)의 에지 영역(112)에 분산되도록 칩 기판의 에지(111)에 평행일 수 있다. 제 2 패드(122)의 진열 방향은 칩 기판(11)의 중심 영역(113)에 분산되도록 칩 기판의 에지(111)와 제 4 소정의 경사각을 이룬다. 제 4 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같을 수 있다. 일부 실시예에서, 제 2 패드(122)의 진열 방향을 통해 다양한 방향의 응력에 대해 우수한 완충 효과를 형성하기 위해, 상기 제 4 소정의 경사각은 45°일 수 있다. 또는, 상기 제 1 패드(121) 및 제 2 패드(122)는 또한 다른 방향에 따라 대응하는 위치에 배열될 수도 있으며, 본 발명은 이에 대해 한정하지 않는다. 제 1 패드(121)는 1 열, 2 열 또는 그 이상의 열의 어레이 효과를 형성하기 위해 칩 기판(11)을 1 회, 2 회 또는 그 이상으로 둘러쌀 수 있다.
또한, 상기 사각형 패드 정사각형 패드일 수도 있고, 마름모 꼴 패드 또는 다른 사각형 패드일 수도 있으며, 본 발명은 이에 대해 한정하지 않는다. 또한, 솔더볼(13)에 동일한 양의 납땜이 실시되는 것을 보장하고 제 1 패드(121) 및/또는 제 2 패드(122)의 구조, 형태의 개선으로 인한 납땜 프로세스에 대한 간섭과 영향을 피하기 위해, 제 1 패드(121)와 제 2 패드(122)의 면적은 동일할 수 있다. 또는, 다른 실시예에서, 제 1 패드는 삼각형 패드, 사각형 패드, 육각형 패드 등 다른 다각형 패드 중의 하나 또는 복수일 수 있고, 제 2 패드는 삼각형 패드, 오각형 패드, 육각형 패드 등 다른 다각형 패드 중의 하나 또는 복수일 수 있으며, 본 발명은 이에 대해 한정하지 않는다.
본 발명은 회로 기판을 더 제공하고, 도 5 및 도 6에 나타낸 바와 같이, 회로 기판(2)은 PCB 기판(21)과, PCB 기판(21) 상에 구비된 복수의 패드(22)를 포함한다. 복수의 패드(22)는 PCB 기판(21) 상에 진열되어 구비되고, 패드(22)는 다각형 패드이다.
회로 기판(2) 상의 패드(22)는 다각형 패드로 구비되고, 패드(22)의 형태의 변화는 인접한 패드(22) 사이의 간격을 짧게 하는 데 도움이 되며, 따라서 회로 기판(2)의 크기를 줄일 수 있다. 또한, 다각형 패드 어레이의 직선 변은 패드(22)가 응력에 저항하는 능력을 강화하고, 패드(22) 자체의 구조적 강도를 높인다. 각 패드 상에 솔더볼(23)이 납땜될 수 있으며, 상기 구조 배치는 또한 패드(22)와 솔더볼(23) 사이의 납땜 강도를 높이고, 패드(22) 및 솔더볼(23)이 시험 및 사용 중에 충돌, 낙하 등에 의해 파괴되는 것을 방지하며, 회로 기판(2)의 가벼움과 얇음이 개선된다.
일부 실시예에서, 상기 구조 배치를 통해 인접한 패드(22)의 중심 사이의 거리(d)를 0.3mm로 설정할 수 있다. 상기 회로 기판(2) 상의 패드(22)는 다각형 패드이며, 패드(22)의 형태를 변화함으로써 인접한 패드(22) 사이의 거리(d)가 0.3mm로 단축되고, 따라서 회로 기판(2)의 크기가 축소된다. 여기서, 패드(22)가 다각형 패드인 경우, 다각형 패드의 에지는 직선 변이며, 직선 변은 우수한 응력 완충 효과를 갖는다. 패드(22)가 충분한 응력 저항 강도에 도달하고 인접한 패드(22) 사이에 땜납 이음 등의 단락의 문제가 발생하지 않도록 보장하는 조건에서 다각형 패드의 면적은 원형 패드의 면적에 비해 감소할 수 있으나, 인접한 패드(22)의 에지 사이의 거리는 변하지 않으며, 예를 들어, 인접한 패드(22)의 에지 사이의 거리는 0.12mm이며, 다각형 패드를 사용한 회로 기판(2)의 전체 크기가 축소된다.
또한, 상기 복수의 패드(22)에는 적어도 하나의 다각형 패드 및 일부 다른 형태의 패드 구조가 포함될 수 있다. 또는, 상기 복수의 패드(22)는 모든 다각형 패드이다. 회로 기판(2) 상의 패드(22)는 회로 기판(2)이 충격 등을 받았을 때의 변형에 의해 발생하는 법선 변형력을 견디므로, 패드(22)는 다각형 구조로 설계되어 있으며, 패드(22)가 외력을 견디는 영역은 호의 정점에서 다각형 패드의 에지로 변화하고, 외력을 견디는 다각형 에지의 총 땜납 길이가 변의 길이에 점하는 비율이 33%에서 60%로 증가한다. 그리피스 파괴 기준에 따르면, 정적 조건에서 취성 파괴가 발생하는 데 필요한 조건은 파괴 영역에서 방출되는 에너지가 균열 면적을 형성하는 데 필요한 에너지와 동일하다는 것이다. 즉, 외부 변형력에 의해 생성된 에너지가 균열을 생성하는 경우, 외부 변형력에 의해 생성되는 에너지는 균열 면적을 형성하는 데 필요한 에너지보다 커야 한다. 또한, 형성된 균열 면적을 하나의 장방형으로 근사 계산하면, 균열 깊이가 같은 경우 균열이 길수록 균열 면적이 커지고 균열 발생 표면의 폭이 넓을수록 균열 길이가 짧아지며, 균열 깊이가 같은 경우에는 균열 면적이 작아지는 것을 알 수 있다. 즉, 균열이 발생할 수 있는 표면의 폭이 넓어지면 이 표면에 작용하는 응력을 효과적으로 분해할 수 있으며, 동일한 변형력을 가한 조건에서 회로 기판(2)의 외면의 납땜 접합부의 폭이 넓을수록 발생하는 균열의 깊이가 얕아지므로 회로 기판(2)의 외면이 넓은 패드(22)일수록 회로 기판(2) 외측의 법선 변형력을 견디는 능력이 강해지고, 따라서 다각형 패드 어레이의 직선 변은 패드(22)가 응력에 저항하는 능력을 강화한다.
상기 실시예에서, 다각형 패드는 사각형 패드, 오각형 패드, 육각형 패드 및 팔각형 패드 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 패드(22)의 적어도 일부의 진열 방향은 PCB 기판의 에지(211)에 평행하고, 및/또는, 패드(22)의 적어도 일부의 진열 방향은 PCB 기판의 에지(211)와 제 6 소정의 경사각을 이루며, 제 6 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같을 수 있다. 일 실시예에서, 패드(22)의 진열 방향을 통해 다양한 방향의 응력에 대한 우수한 완충 효과를 형성하기 위해, 제 6 소정의 경사각은 45°일 수 있다.
일부 실시예에서, 다각형 패드는 사각형 패드일 수 있고, 예를 들어, 도 6에 나타낸 바와 같이, 다각형 패드는 정사각형 패드이고, 정사각형 패드의 변은 PCB 기판의 에지(211)에 평행하거나 수직이며, 정사각형 패드의 진열 방향은 PCB 기판의 에지(211)에 평행하다. 어레이의 정사각형 패드는 간단한 구조를 가지고 있으며, 정사각형 패드의 네 변이 PCB 기판의 에지(211)에 평행하거나 수직인 경우, 회로 기판(2) 외측의 법선 변형력에 저항하는 능력이 강화된다.
다른 실시예에서, 사각형 패드의 적어도 하나의 변은 PCB 기판의 에지(211)와 제 5 소정의 경사각을 이루고, 제 5 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같을 수 있다. 도 7에 나타낸 바와 같이, 다각형 패드는 정사각형 패드이고, 정사각형 패드의 변은 상기 PCB 기판의 에지(211)와 45°의 경사각을 이루며, 정사각형 패드의 진열 방향은 PCB 기판의 에지(211)와 45°의 경사각을 이룬다. 어레이의 정사각형 패드는 단순한 구조를 가지고 있으며, 정사각형 패드의 네 변이 PCB 기판의 에지(211)와 45°의 경사각을 이루는 경우, 회로 기판(2) 외측의 법선 변형력을 견디는 힘을 얻을 수 있을 뿐만 아니라 상기 법선 변형력과 일정한 각도를 이루는 변형력에 견디는 힘도 얻을 수 있으며, 변형력에 저항하는 패드(22)의 종합적인 능력을 개선시킨다. 또한, 정사각형 패드의 진열 방향이 PCB 기판의 에지(211)와 45°의 경사각을 이루는 경우, 특정 진열 방향을 따라 구비된 각 정사각형 패드의 대응하는 변은 일직선 상에 있으며, 동일 직선상에 있는 각 변은 균일한 응력 저항 방향을 형성하고, 패드(22)가 응력에 저항하는 능력을 높인다.
또한, 상기 사각형 패드는 정사각형 패드일 수 있으며, 칩(1) 상의 정사각형 패드의 변의 길이가 0.18mm인 경우, 상기 회로 기판(2) 상의 정사각형 패드의 변의 길이는 0.2mm일 수 있고, 인접한 패드 간의 구조적인 간섭이나 단락의 위험을 피하기 위해, 회로 기판(2) 상의 인접한 정사각형 패드의 인접한 변 사이의 거리를 0.12mm로 유지할 수 있다. 납땜 포로세스의 실현을 용이하게 하기 위해, 칩(1) 상의 정사각형 패드의 변의 길이가 0.16mm - 0.2mm의 범위 내에서 변화하는 경우, 회로 기판(2) 상의 정사각형 패드의 크기를 0.16mm - 0.22mm의 범위 내에서 상응하게 조정할 수 있으며, 회로 기판(2) 상의 패드의 크기는 칩(1) 상의 패드의 크기와 같거나 그 보다 약간 더 크게 할 수 있다. 패드(22)의 가공 공정에서는 스틸 메쉬 및 SMT 인쇄 기술을 통해 패드(22)의 가공을 실현할 필요가 있으며, 기존의 프로세스 스틸 메쉬는 FG와 나노 복합 재료로 이루어져 있고, 스틸 메쉬의 두께는 0.08mm이며, 솔더 페이스트 5# 분말을 인쇄에 사용하여 패드(22)를 형성한다. 상기 스틸 메쉬 개구부의 폭 대 두께의 비는 1.5보다 크고, 면적비는 0.54보다 크게 할 필요가 있다. 여기서, 상기 폭 대 두께의 비는 스틸 메쉬 개구부의 가장 좁은 부분과 스틸 메쉬의 두께의 비일 수 있으며, 스틸 메쉬 개구부의 가장 좁은 부분은 0.12mm 이상이다. 상기 면적비는 스틸 메쉬 개구부의 측벽 면적과 스틸 메쉬 개구부의 바닥면의 비일 수 있다. 데이터 검증 결과, 상기 방법으로 가공된 변의 길이가 0.2mm인 정사각형 패드는 땜납이 떨어지는 높이, 땜납이 떨어지는 면적 및 땜납이 떨어지는 부피 등의 땜납이 떨어지는 성형 효과의 측면에서 생산 수요를 충족시킨다.
또한, 정사각형 패드의 모서리에 있는 땜납의 양이 충분하지 않으므로 전자 이동된 은 금속의 원자량을 지원하지 못하며, 납땜 후 패드(22)의 외측에 플럭스 층이 감겨 전자 이동을 효과적으로 피할 수 있고, 나아가 전자 이동으로 인한 단락의 위험을 피할 수 있다. 여기서, 상기 플럭스는 솔더 페이스트에 포함 된 FLUS 재료이다.
칩이 회로 기판(2)에 납땜되지 않은 경우, 칩 상의 정사각형 패드의 크기는 0.18mm * 0.18mm, 대각선 허용 오차는 ±7%일 수 있으며, 칩 정사각형 패드 상의 단일 패드(22) 솔더볼(23)의 직경은 0.215mm(±5%), 단일 패드(22) 솔더볼(23)의 높이는 0.15mm(±5%), 단일 패드(22) 솔더볼(23)의 부피는 0.0041mm³(±10%)이다. 칩이 회로 기판(2)에 납땜된 후, 칩 상의 정사각형 패드의 크기는 0.18mm * 0.18mm, 대각선 허용 오차는 ±7%일 수 있으며, 중간의 가장 넓은 영역의 솔더볼(23)의 직경은 0.225mm(±10%), 회로 기판(2) 패드(22)의 크기는 0.20mm * 0.20mm(±10%), 회로 기판(2) 패드(22)의 구리 포장 크기는 0.26mm * 0.26mm(±5%), 솔더볼(23)의 높이는 0.14mm(+10% - 15%), 솔더볼(23)의 부피는 0.0052 mm³(±10%)이다.
또 다른 실시예에서, 다각형 패드는 제 3 패드(221) 및 제 4 패드(222)를 포함하고, 제 3 패드(221)의 직선 변의 수는 제 4 패드(222)의 직선 변의 수보다 많다. PCB 기판(21)은 중심 영역(213) 및 에지 영역(212)을 포함하며, 제 3 패드(221)는 에지 영역(212)에 구비되고 제 4 패드(222)는 상기 중심 영역(213)에 구비된다. PCB 기판(21)의 부동한 영역의 응력에 저항하기 위해 부동한 종류의 다각형을 사용하는 것은 패드(22)의 전체적인 강도를 개선하는 데 도움이 된다. 회로 기판(2)이 충격을 받으면 PCB 기판(21)의 에지 영역(212)의 응력은 칩 기판의 에지(211)에서 오므로 칩 기판의 에지(211)에서 오는 응력은 PCB 기판(21)의 중심 영역(213)에 작용하는 응력보다 복잡하며, 따라서 제 3 패드(221)의 직선 변의 수가 제 4 패드(222)의 직선 변의 수보다 많으면 에지 영역(212)에서 응력에 저항하는 효과를 강화하는 데 도움이 된다.
상기 실시예에서, 에지 영역(212)은 칩 기판의 에지(211)에 인접하게 구비 될 수 있으며, 에지 영역(212)은 중심 영역(213)을 둘러 쌀 수 있다.
제 3 패드(221)는 오각형 패드일 수 있고 제 4 패드(222)는 사각형 패드일 수 있으며, 오각형 패드는 칩 기판의 에지(211)에 인접하고 평행한 적어도 하나의 제 1 변(2211)을 포함하고, 사각형 패드는 칩 기판의 에지(211)와 제 7 소정의 경사각을 이루는 적어도 하나의 제 2 변(2221)을 포함하며, 제 7 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같을 수 있다. 일 실시예에서, 사각형 패드의 설정 각도를 통해 중심 영역(213)에 위치하는 패드(22)의 응력 완충 효과를 개선하기 위해, 제 7 소정의 경사각은 45°일 수 있다.
예를 들어, 도 8에 나타낸 바와 같이, 오각형 패드의 제 1변(2211)은 제 1 변(2211)에 인접한 PCB 기판의 에지(211)에 평행하고, 오각형 패드의 제 3 변(2212) 및 제 5변(2213)은 이 PCB 기판의 에지(211)에 수직이며, 오각형 패드의 제 7변(2214) 및 제 9변(2215)은 이 PCB 기판의 에지(211)와 45°의 경사각을 이룬다. 사각형 패드는 정사각형 패드이며, 오각형 패드의 각 변 및 정사각형 패드의 각 변을 통해 PCB 기판(21)의 중심 영역(213) 및 에지 영역(212)에 작용하는 응력에 저항하기 위해, 정사각형 패드의 모든 변은 이 PCB 기판의 에지(211)와 45°의 경사각을 이룬다.
예를 들어, 도 8에 나타낸 바와 같이, 제 3 패드(221)의 진열 방향은 PCB 기판(21)의 에지 영역(212)에 분산되도록 PCB 기판의 에지(211)에 평행일 수 있다. 제 4 패드(222)의 진열 방향은 PCB 기판(21)의 중심 영역(213)에 분산되도록 PCB 기판의 에지(211)와 제 8 소정의 경사각을 이룬다. 제 8 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같을 수 있다. 일부 실시예에서, 제 4 패드(222)의 진열 방향을 통해 다양한 방향의 응력에 대해 우수한 완충 효과를 형성하기 위해, 상기 제 8 소정의 경사각은 45°일 수 있다. 또는, 상기 제 3 패드(221) 및 제 4 패드(222)는 또한 다른 방향에 따라 대응하는 위치에 배열될 수도 있으며, 본 발명은 이에 대해 한정하지 않는다. 제 3 패드(221)는 1 열, 2 열 또는 그 이상의 열의 어레이 효과를 형성하기 위해 PCB 기판(21)을 1 회, 2 회 또는 그 이상으로 둘러쌀 수 있다.
또한, 상기 사각형 패드 정사각형 패드일 수도 있고, 마름모 꼴 패드 또는 다른 사각형 패드일 수도 있으며, 본 발명은 이에 대해 한정하지 않는다. 또한, 솔더볼(23)에 동일한 양의 납땜이 실시되는 것을 보장하고 제 3 패드(221) 및/또는 제 4 패드(222)의 구조, 형태의 개선으로 인한 납땜 프로세스에 대한 간섭과 영향을 피하기 위해, 제 3 패드(221)와 제 4 패드(222)의 면적은 동일할 수 있다. 또는, 다른 실시예에서, 제 3 패드는 삼각형 패드, 사각형 패드, 육각형 패드 등 다른 다각형 패드 중의 하나 또는 복수일 수 있고, 제 4 패드는 삼각형 패드, 오각형 패드, 육각형 패드 등 다른 다각형 패드 중의 하나 또는 복수일 수 있으며, 본 발명은 이에 대해 한정하지 않는다.
본 발명은 전자 디바이스를 더 제공하고, 도 9에 나타낸 바와 같이, 전자 디바이스(3)는 상기 칩(1) 및 상기 회로 기판(2)을 포함한다. 칩(1)의 다각형 패드는 솔더볼 납땜을 통해 회로 기판(2)의 다각형 패드와의 1 대 1 대응하는 전도성 연결을 실현할 수 있다. 칩(1)의 다각형 패드에 제 1 패드(121) 및 제 2 패드(122)가 포함되고 회로 기판(2)의 다각형 패드에 제 3 패드(221) 및 제 4 패드(222)가 포함된 경우, 칩의 제 1 패드(121) 및 회로 기판(2)의 제 3 패드(221)는 솔더볼 납땜을 통해 전도성 연결을 실현할 수 있으며, 칩(1)의 제 2 패드(122)와 회로 기판(2)의 제 4 패드(222)는 솔더볼 납땜을 통해 전도성 연결을 실현할 수 있다.
본 발명에 따르면, 칩(1) 또는 회로 기판(2) 상의 패드는 다각형 패드로 구비되고, 패드의 형태를 변화함으로써 인접 패드 사이의 거리(d)가 0.3mm로 단축되고, 따라서 칩(1) 및 회로 기판(2)의 크기가 축소된다. 또한, 다각형 패드 어레이의 직선 변은 패드(22)가 응력에 저항하는 능력을 강화하고, 패드 자체의 구조적 강도 및 패드와 솔더볼 사이의 납땜 강도를 높이며, 시험 및 사용 중에 패드 및 솔더볼이 충돌, 낙하 등에 의해 파괴되는 것을 방지하고, 구조의 신뢰성을 향상시키며, 디스펜스를 통해 칩(1)과 회로 기판(2)을 고정하는 비용을 절감하고, 칩(1), 회로 기판(2) 및 전자 디바이스(3)의 전체 비용도 절감하며, 칩(1), 회로 기판(2) 및 전자 디바이스(3)의 가벼움과 얇음이 개선된다.
또한, 상기 전자 디바이스(3)는 휴대 전화, 태블릿 PC, 차량 탑재 단말기 또는 의료 단말기 등일 수 있으며, 본 발명은 이에 대해 한정하지 않는다.
통상의 지식을 가진 자는 명세서에 대한 이해 및 명세서에 기재된 발명에 대한 실시를 통해 본 발명의 다른 실시방안을 용이하게 얻을 수 있다. 당해 출원의 취지는 본 발명에 대한 임의의 변형, 용도 또는 적응적인 변화를 포함하고, 이러한 변형, 용도 또는 적응적 변화는 본 발명의 일반적인 원리에 따르고, 당해 출원이 공개하지 않은 본 기술 분야의 공지기술 또는 통상의 기술수단을 포함한다. 명세서 및 실시예는 단지 예시적인 것으로서, 본 발명의 진정한 범위와 취지는 다음의 특허청구 범위에 의해 결정된다.
본 발명은 상기에 서술되고 도면에 도시된 특정 구성에 한정되지 않고 그 범위를 이탈하지 않는 상황에서 다양한 수정 및 변경을 실시할 수 있음에 이해되어야 한다. 본 발명의 범위는 단지 첨부된 특허청구 범위에 의해서만 한정된다.

Claims (31)

  1. 칩 기판과, 상기 칩 기판 상에 구비된 복수의 패드를 포함하고,
    상기 복수의 패드는 상기 칩 기판 상에 진열되어 구비되며, 적어도 하나의 상기 패드는 다각형 패드이고,
    상기 다각형 패드는 제 1 패드와 제 2 패드를 포함하고, 상기 제 1 패드의 직선 변의 수는 상기 제 2 패드의 직선 변의 수보다 많고,
    상기 칩 기판은 중심 영역과 에지 영역을 포함하며, 상기 제 1 패드는 상기 에지 영역에 구비되고, 상기 제 2 패드는 상기 중심 영역에 구비되는
    것을 특징으로 하는 칩.
  2. 제1항에 있어서,
    상기 다각형 패드는 사각형 패드, 오각형 패드, 육각형 패드 및 팔각형 패드 중 적어도 하나를 포함하는
    것을 특징으로 하는 칩.
  3. 제2항에 있어서,
    상기 다각형 패드는 사각형 패드이고,
    상기 사각형 패드의 적어도 하나의 변은 상기 칩 기판의 에지에 평행하거나 수직이며, 및/또는, 상기 사각형 패드의 적어도 하나의 변은 상기 칩 기판의 에지와 제 1 소정의 경사각을 이루고, 상기 제 1 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같은
    것을 특징으로 하는 칩.
  4. 제3항에 있어서,
    상기 제 1 소정의 경사각은 45°인
    것을 특징으로 하는 칩.
  5. 제3항에 있어서,
    상기 사각형 패드는 정사각형 패드이고, 상기 정사각형 패드의 변의 길이는 0.18mm인
    것을 특징으로 하는 칩.
  6. 제1항에 있어서,
    상기 패드의 적어도 일부의 진열 방향은 상기 칩 기판의 에지에 평행하고,
    및/또는, 상기 패드의 적어도 일부의 진열 방향은 상기 칩 기판의 에지와 제 2 소정의 경사각을 이루며, 상기 제 2 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같은
    것을 특징으로 하는 칩.
  7. 제6항에 있어서,
    상기 제 2 소정의 경사각은 45°인
    것을 특징으로 하는 칩.
  8. 삭제
  9. 제1항에 있어서,
    상기 에지 영역은 상기 칩 기판의 에지에 인접하게 구비되고, 상기 에지 영역은 상기 중심 영역을 둘러 싸는
    것을 특징으로 하는 칩.
  10. 제1항에 있어서,
    상기 제 1 패드는 오각형 패드이고, 상기 제 2 패드는 사각형 패드이며, 상기 오각형 패드는 상기 칩 기판의 에지에 인접하고 평행한 적어도 하나의 제 1 변을 포함하고, 상기 사각형 패드는 상기 칩 기판의 에지와 제 3 소정의 경사각을 이루는 적어도 하나의 제 2 변을 포함하며, 상기 제 3 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같은
    것을 특징으로 하는 칩.
  11. 제10항에 있어서,
    상기 제 3 소정의 경사각은 45°인
    것을 특징으로 하는 칩.
  12. 제1항에 있어서,
    상기 제 1 패드의 진열 방향은 상기 칩 기판의 에지에 평행하고, 상기 제 2 패드의 진열 방향은 상기 칩 기판의 에지와 제 4 소정의 경사각을 이루며, 상기 제 4 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같은
    것을 특징으로 하는 칩.
  13. 제12항에 있어서,
    상기 제 4 소정의 경사각은 45°인
    것을 특징으로 하는 칩.
  14. 제1항에 있어서,
    상기 제 1 패드와 상기 제 2 패드의 면적은 동일한
    것을 특징으로 하는 칩.
  15. 제1항에 있어서,
    인접한 상기 패드의 중심 사이의 거리는 0.3mm인
    것을 특징으로 하는 칩.
  16. PCB 기판과, 상기 PCB 기판 상에 구비된 복수의 패드를 포함하고,
    복수의 상기 패드는 상기 PCB 기판 상에 진열되어 구비되며, 적어도 하나의 상기 패드는 다각형 패드이고,
    상기 다각형 패드는 제 3 패드와 제 4 패드를 포함하고, 상기 제 3 패드의 직선 변의 수는 상기 제 4 패드의 직선 변의 수보다 많고,
    상기 PCB 기판은 중심 영역과 에지 영역을 포함하며, 상기 제 3 패드는 상기 에지 영역에 구비되고, 상기 제 4 패드는 상기 중심 영역에 구비되는
    것을 특징으로 하는 회로 기판.
  17. 제16항에 있어서,
    상기 다각형 패드는 사각형 패드, 오각형 패드, 육각형 패드 및 팔각형 패드 중 적어도 하나를 포함하는
    것을 특징으로 하는 회로 기판.
  18. 제17항에 있어서,
    상기 다각형 패드는 사각형 패드이며,
    상기 사각형 패드의 적어도 하나의 변은 상기 PCB 기판의 에지에 평행하거나 수직이며, 및/또는, 상기 사각형 패드의 적어도 하나의 변은 상기 PCB 기판의 에지와 제 5 소정의 경사각을 이루고, 상기 제 5 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같은
    것을 특징으로 하는 회로 기판.
  19. 제18항에 있어서,
    상기 제 5 소정의 경사각은 45°인
    것을 특징으로 하는 회로 기판.
  20. 제18항에 있어서,
    상기 사각형 패드는 정사각형 패드이고, 상기 정사각형 패드의 변의 길이는 0.2mm인
    것을 특징으로 하는 회로 기판.
  21. 제16항에 있어서,
    상기 패드의 적어도 일부의 진열 방향은 상기 PCB 기판의 에지에 평행하고,
    및/또는, 상기 패드의 적어도 일부의 진열 방향은 상기 PCB 기판의 에지와 제 6 소정의 경사각을 이루며, 상기 제 6 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같은
    것을 특징으로 하는 회로 기판.
  22. 제21항에 있어서,
    상기 제 6 소정의 경사각은 45°인
    것을 특징으로 하는 회로 기판.
  23. 삭제
  24. 제16항에 있어서,
    상기 에지 영역은 상기 PCB 기판의 에지에 인접하게 구비되고, 상기 에지 영역은 상기 중심 영역을 둘러 싸는
    것을 특징으로 하는 회로 기판.
  25. 제16항에 있어서,
    상기 제 3 패드는 오각형 패드이고, 상기 제 4 패드는 사각형 패드이며, 상기 오각형 패드는 상기 PCB 기판의 에지에 인접하고 평행한 적어도 하나의 제 1 변을 포함하고, 상기 사각형 패드는 상기 PCB 기판의 에지와 제 7 소정의 경사각을 이루는 적어도 하나의 제 2 변을 포함하며, 상기 제 7 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같은
    것을 특징으로 하는 회로 기판.
  26. 제25항에 있어서,
    상기 제 7 소정의 경사각은 45°인
    것을 특징으로 하는 회로 기판.
  27. 제16항에 있어서,
    상기 제 3 패드의 진열 방향은 상기 PCB 기판의 에지에 평행하고, 상기 제 4 패드의 진열 방향은 상기 PCB 기판의 에지와 제 8 소정의 경사각을 이루며, 상기 제 8 소정의 경사각은 30°보다 크거나 같고 60°보다 작거나 같은
    것을 특징으로 하는 회로 기판.
  28. 제27항에 있어서,
    상기 제 8 소정의 경사각은 45°인
    것을 특징으로 하는 회로 기판.
  29. 제16항에 있어서,
    상기 제 3 패드와 상기 제 4 패드의 면적은 동일한
    것을 특징으로 하는 회로 기판.
  30. 제16항에 있어서,
    인접한 상기 패드의 중심 사이의 거리는 0.3mm인
    것을 특징으로 하는 회로 기판.
  31. 제1항 내지 제7항 및 제9항 내지 제15항 중 어느 한 항에 기재된 칩과,
    제16항 내지 제22항 및 제24항 내지 제30항 중 어느 한 항에 기재된 회로 기판을 포함하는
    것을 특징으로 전자 디바이스.
KR1020210035300A 2020-07-08 2021-03-18 칩, 회로 기판 및 전자 디바이스 KR102561245B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010653933.6A CN113921491A (zh) 2020-07-08 2020-07-08 芯片、电路板及电子设备
CN202010653933.6 2020-07-08

Publications (2)

Publication Number Publication Date
KR20220006453A KR20220006453A (ko) 2022-01-17
KR102561245B1 true KR102561245B1 (ko) 2023-07-31

Family

ID=75223036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210035300A KR102561245B1 (ko) 2020-07-08 2021-03-18 칩, 회로 기판 및 전자 디바이스

Country Status (5)

Country Link
US (1) US20220013484A1 (ko)
EP (1) EP3937229A1 (ko)
JP (1) JP7174095B2 (ko)
KR (1) KR102561245B1 (ko)
CN (1) CN113921491A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114889316B (zh) * 2022-06-17 2023-04-14 珠海格力电器股份有限公司 一种钢网开孔结构、金属化半孔模块钢网装置和印刷设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054969A (ja) * 2007-08-29 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010287758A (ja) * 2009-06-12 2010-12-24 Panasonic Corp 半導体集積回路装置及びその設計方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166810A (ja) * 1991-12-11 1993-07-02 Mitsubishi Electric Corp 半導体装置
JPH10335796A (ja) * 1997-05-29 1998-12-18 Canon Inc 回路基板と電子回路装置、及びその製造方法、及びその接合部の検査方法
JP2000031631A (ja) * 1998-07-13 2000-01-28 Nec Corp プリント配線板
GB2344550A (en) 1998-12-09 2000-06-14 Ibm Pad design for electronic package
JP2000269271A (ja) 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
JP3334798B2 (ja) 1999-11-01 2002-10-15 日本電気株式会社 Ｂｇａ型半導体装置
US6429390B1 (en) 2001-03-12 2002-08-06 International Business Machines Corporation Structure and method for forming the same of a printed wiring board having built-in inspection aids
US20030054589A1 (en) 2001-09-17 2003-03-20 Sony Corporation Method of improving mount assembly in a multilayer PCB's
JP2005026312A (ja) * 2003-06-30 2005-01-27 Hitachi Metals Ltd 高周波電子部品およびその実装方法
JP2006210851A (ja) 2005-01-31 2006-08-10 Toshiba Corp 回路基板
WO2012107978A1 (ja) * 2011-02-09 2012-08-16 パナソニック株式会社 半導体装置
KR102354030B1 (ko) * 2015-10-23 2022-01-20 동우 화인켐 주식회사 전극 접속 패드 및 이를 포함하는 전자 소자
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
KR102523281B1 (ko) * 2018-03-09 2023-04-18 삼성전자주식회사 3차원 이미지 센서
CN111863759A (zh) * 2020-03-26 2020-10-30 北京小米移动软件有限公司 芯片、电路板、电路板组件及电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054969A (ja) * 2007-08-29 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010287758A (ja) * 2009-06-12 2010-12-24 Panasonic Corp 半導体集積回路装置及びその設計方法

Also Published As

Publication number Publication date
US20220013484A1 (en) 2022-01-13
CN113921491A (zh) 2022-01-11
KR20220006453A (ko) 2022-01-17
JP7174095B2 (ja) 2022-11-17
EP3937229A1 (en) 2022-01-12
JP2022016281A (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
US7071574B1 (en) Semiconductor device and its wiring method
EP1760478A1 (en) Low height vertical sensor pckaging
EP3890004A1 (en) Chip, circuit board and electronic device
US9406600B2 (en) Printed circuit board and stacked semiconductor device
JP6750872B2 (ja) プリント配線板、プリント回路板及び電子機器
US7368666B2 (en) Surface-mounting type electronic circuit unit without detachment of solder
KR102561245B1 (ko) 칩, 회로 기판 및 전자 디바이스
US10517177B2 (en) On-vehicle electronic circuit mounting board
CN207116412U (zh) 电子封装件及其封装基板
CN212303654U (zh) 芯片、电路板及电子设备
CN111653543A (zh) 具有经修改的占据面积的球栅格阵列及焊盘栅格阵列
CN103050449A (zh) 封装件及其制法
KR100314773B1 (ko) 반도체 칩 패키지 및 이에 사용되는 리드프레임
US10256181B2 (en) Package substrates
CN110648992A (zh) 基板、芯片、电路板和超算设备
CN213907043U (zh) 一种印制电路板
CN207818554U (zh) 封装基板及集成电路封装件
CN113284856B (zh) 封装结构及其形成方法
CN211090151U (zh) Lga焊盘封装结构
TWI825804B (zh) 電子裝置、其電路板及電子裝置之製造方法
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
CN208111431U (zh) 一种芯片封装结构
KR101983176B1 (ko) 양면 실장 모듈, 양면 실장 모듈이 실장된 인쇄회로기판 및 양면 실장 모듈 제조 방법
JP2012009778A (ja) 配線構造及び電子部品パッケージ
JP2009266994A (ja) 半導体装置およびその実装構造

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant