KR102554977B1 - 광전변환 소자 및 고체 촬상 장치 - Google Patents

광전변환 소자 및 고체 촬상 장치 Download PDF

Info

Publication number
KR102554977B1
KR102554977B1 KR1020197014416A KR20197014416A KR102554977B1 KR 102554977 B1 KR102554977 B1 KR 102554977B1 KR 1020197014416 A KR1020197014416 A KR 1020197014416A KR 20197014416 A KR20197014416 A KR 20197014416A KR 102554977 B1 KR102554977 B1 KR 102554977B1
Authority
KR
South Korea
Prior art keywords
semiconductor material
organic semiconductor
group
photoelectric conversion
organic
Prior art date
Application number
KR1020197014416A
Other languages
English (en)
Other versions
KR20190084989A (ko
Inventor
유타 하세가와
마사시 반도
신타로우 히라타
히데아키 모기
이와오 야기
야스하루 우지이에
유키 네기시
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Priority to KR1020237022645A priority Critical patent/KR20230109770A/ko
Priority claimed from PCT/JP2017/042885 external-priority patent/WO2018101354A1/en
Publication of KR20190084989A publication Critical patent/KR20190084989A/ko
Application granted granted Critical
Publication of KR102554977B1 publication Critical patent/KR102554977B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211Fullerenes, e.g. C60
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30Coordination compounds
    • H10K85/321Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/322Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising boron
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/655Aromatic compounds comprising a hetero atom comprising only sulfur as heteroatom
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/657Polycyclic condensed heteroaromatic hydrocarbons
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/657Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Nanotechnology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

촬상 장치 및 촬상 장치를 포함하는 전자 기기를 제공하며, 상기 촬상 장치는, 제1의 전극; 제2의 전극; 상기 제1의 전극과 상기 제2의 전극 사이에 배치되고, 제1의 유기 반도체 재료, 제2의 유기 반도체 재료, 및 제3의 유기 반도체 재료를 구비하는 광전변환층을 포함하고, 상기 제2의 유기 반도체 재료는 서브프탈로시아닌 재료를 구비하고, 상기 제2의 유기 반도체 재료는 -6eV 내지 -6.7eV 범위의 최고준위 점유 분자궤도 준위를 갖는다.

Description

광전변환 소자 및 고체 촬상 장치
본 개시는, 유기 반도체를 사용한 광전변환 소자 및 이것을 구비한 고체 촬상 장치에 관한 것이다.
<관련 출원의 상호 참조>
본 출원은 2016년 11월 30일에 출원된 일본 우선권 특허출원 JP2016-232961, 및 2017년 11월 14일에 출원된 일본 우선권 특허출원 JP2017-219374의 이익을 주장하고, 그 전체 내용은 본원에 참고로서 인용된다.
근래, CCD(Charge Coupled Device) 이미지 센서, 또는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 장치에서는, 화소 사이즈의 축소화가 진행되고 있다. 이에 의해, 단위화소에 입사하는 포톤수가 감소하기 때문에 감도가 저하됨과 함께, S/N비의 저하가 생기고 있다. 또한, 컬러화를 위해, 적, 녹, 청의 원색 필터를 2차원 배열하여 이루어지는 컬러 필터를 사용한 경우, 적 화소에서는, 녹과 청의 광이 컬러 필터에 의해 흡수되기 때문에, 감도의 저하를 초래하고 있다. 또한, 각 색 신호를 생성할 때에, 화소 사이에서 보간 처리를 행하기 때문에, 이른바 위색이 발생한다.
그래서, 예를 들면, 특허문헌 1에서는, 청색광(B)에 감도를 갖는 유기 광전변환막, 녹색광(G)에 감도를 갖는 유기 광전변환막, 적색광(R)에 감도를 갖는 유기 광전변환막이 순차적으로 적층된 다층 구조의 유기 광전변환막을 사용한 이미지 센서가 개시되어 있다. 이 이미지 센서에서는, 1화소로부터, B/G/R의 신호를 제각기 취출함으로써, 감도 향상이 도모되어 있다. 특허문헌 2에서는, 1층의 유기 광전변환막을 형성하고, 이 유기 광전변환막으로 1색의 신호를 취출하고, 실리콘(Si) 벌크 분광으로 2색의 신호를 취출하는 촬상 소자가 개시되어 있다.
일본 특개2003-234460호 공보 일본 특개2005-303266호 공보
그런데, 촬상 소자로서 사용하는 광전변환 소자에는, 암전류의 발생을 억제할 것이 요구되고 있다.
암전류 특성을 개선하는 것이 가능한 광전변환 소자 및 고체 촬상 장치를 제공하는 것이 바람직하다.
다양한 실시의 형태는, 제1의 전극; 제2의 전극; 상기 제1의 전극과 상기 제2의 전극 사이에 배치되고, 제1의 유기 반도체 재료, 제2의 유기 반도체 재료, 및 제3의 유기 반도체 재료를 포함하는 광전변환층을 포함하고, 상기 제2의 유기 반도체 재료는 서브프탈로시아닌 재료를 구비하고, 상기 제2의 유기 반도체 재료는 -6eV 내지 -6.7eV 범위의 최고준위 점유 분자궤도 준위를 갖는 촬상 장치에 관한 것이다.
추가적인 실시의 형태는, 렌즈; 신호 처리 회로; 및 촬상 장치를 포함하고, 상기 촬상 장치는, 제1의 전극; 제2의 전극; 상기 제1의 전극과 상기 제2의 전극 사이에 배치되고, 제1의 유기 반도체 재료, 제2의 유기 반도체 재료, 및 제3의 유기 반도체 재료를 구비하는 광전변환층을 포함하고, 상기 제2의 유기 반도체 재료는 서브프탈로시아닌 재료를 구비하고, 상기 제2의 유기 반도체 재료는 -6eV 내지 -6.7eV 범위의 최고준위 점유 분자궤도 준위를 갖는 전자 기기에 관한 것이다.
상술한 효과는 예시적인 것이며 반드시 한정되는 것이 아니다. 본 개시의 실시의 형태에 의해 달성되는 효과는 본 개시에 설명된 효과 중 임의의 것일 수 있다.
상술한 일반적인 설명 및 다음의 상세한 설명은 예시적인 것이며, 청구된 기술의 추가적인 설명을 위해 제공되는 것으로 이해하여야 한다.
본 개시의 한 실시 형태의 광전변환 소자 및 한 실시 형태의 고체 촬상 장치에 의하면, 서로 다른 모골격을 갖는 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료를 사용하여 광전변환층을 형성하도록 하였다. 광전변환층을 구성하는 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료 중, 제1 유기 반도체 재료는 플러렌 또는 플러렌 유도체이고, 제3 유기 반도체 재료는, 가장 얕고, 또한, 제1 유기 반도체 재료의 HOMO 준위와의 차가 0.9eV보다도 작은 HOMO 준위를 갖는 것이다. 따라서, 광전변환층 내에서, 제1 유기 반도체 재료와 제3 유기 반도체 재료 사이 및 제2 유기 반도체 재료와 제3 유기 반도체 재료 사이에서의 암전류의 발생이 억제되고, 암전류 특성을 개선하는 것이 가능해진다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
첨부된 도면은 본 기술의 더 많은 이해를 제공하기 위하여 포함되고, 통합되어 본 명세서의 일부를 구성한다. 도면은 예시적인 실시의 형태를 도시하고, 본 명세서와 함께 본 기술의 다양한 원리를 설명하기 위해 제공된다.
도 1은 본 개시의 한 실시의 형태에 관한 광전변환 소자의 개략 구성을 도시하는 단면도.
도 2a는 유기 광전변환층을 구성하는 3종의 재료의 에너지 준위의 한 예를 도시하는 도면.
도 2b는 유기 광전변환층을 구성하는 3종의 재료의 에너지 준위의 다른 예를 도시하는 도면.
도 2c는 유기 광전변환층을 구성하는 3종의 재료의 에너지 준위의 구체적인 한 예를 도시하는 도면.
도 2d는 유기 광전변환층을 구성하는 3종의 재료의 에너지 준위의 구체적인 다른 예를 도시하는 도면.
도 3은 유기 광전변환층, 보호막(상부 전극) 및 콘택트 홀의 형성 위치 관계를 도시하는 평면도.
도 4a는 무기 광전변환부의 한 구성례를 도시하는 단면도.
도 4b는 도 4a에 도시한 무기 광전변환부의 다른 단면도.
도 5는 유기 광전변환부의 전하(전자) 축적층의 구성(하부측 전자 취출)을 도시하는 단면도.
도 6a는 도 1에 도시한 광전변환 소자의 제조 방법을 설명하기 위한 단면도.
도 6b는 도 6a에 계속된 공정을 도시하는 단면도.
도 7a는 도 6b에 계속된 공정을 도시하는 단면도.
도 7b는 도 7a에 계속된 공정을 도시하는 단면도.
도 8a는 도 7b에 계속된 공정을 도시하는 단면도.
도 8b는 도 8a에 계속된 공정을 도시하는 단면도.
도 8c는 도 8b에 계속된 공정을 도시하는 단면도.
도 9는 도 1에 도시한 광전변환 소자의 작용을 설명하는 주요부 단면도.
도 10은 도 1에 도시한 광전변환 소자의 작용을 설명하기 위한 모식도.
도 11은 도 1에 도시한 광전변환 소자를 화소로서 사용한 고체 촬상 장치의 기능 블록도.
도 12는 도 11에 도시한 고체 촬상 장치를 사용한 전자 기기의 개략 구성을 도시하는 블록도.
도 13은 체내 정보 취득 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 14는 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도.
도 15는 촬상부의 설치 위치의 한 예를 도시하는 설명도.
도 16은 제2 유기 반도체 재료와 제1 유기 반도체 재료와의 LUMO 준위차 및 제2 유기 반도체 재료의 LUMO 준위와, 암전류와의 관계를 도시하는 특성도.
도 17은 제3 유기 반도체 재료와 제1 유기 반도체 재료와의 HOMO 준위차 및 제3 유기 반도체 재료의 HOMO 준위와, 암전류와의 관계를 도시하는 특성도.
도 18은 실험례 23에서의 유기 광전변환층의 X선 회절의 측정 결과.
도 19는 실험례 24에서의 유기 광전변환층의 X선 회절의 측정 결과.
도 20은 실험례 25에서의 유기 광전변환층의 X선 회절의 측정 결과.
도 21은 실험례 26에서의 유기 광전변환층의 X선 회절의 측정 결과.
도 22는 실험례 27에서의 유기 광전변환층의 X선 회절의 측정 결과.
도 23은 실험례 28에서의 유기 광전변환층의 X선 회절의 측정 결과.
도 24는 실험례 29에서의 유기 광전변환층의 X선 회절의 측정 결과.
이하, 본 개시에서의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 이하의 설명은 본 개시의 한 구체례로서, 본 개시는 이하의 양태로 한정되는 것이 아니다. 또한, 본 개시는, 각 도면에 도시하는 각 구성 요소의 배치나 치수, 치수비 등에 관해서도, 그들로 한정되는 것이 아니다. 또한, 설명하는 순서는, 하기한 바와 같다.
1. 실시의 형태(유기 광전변환층을 3종류의 재료에 의해 형성한 예)
1-1. 광전변환 소자의 구성
1-2. 광전변환 소자의 제조 방법
1-3. 작용·효과
2. 적용례
3. 실시례
<1. 실시의 형태>
도 1은, 본 개시의 한 실시의 형태의 광전변환 소자(광전변환 소자(10))의 단면 구성을 도시한 것이다. 광전변환 소자(10)는, 예를 들면, CCD 이미지 센서 또는 CMOS 이미지 센서 등의 고체 촬상 장치(고체 촬상 장치(1), 도 11)에서 하나의 화소(단위화소(P))를 구성하는 것이다. 광전변환 소자(10)는, 반도체 기판(11)의 표면(수광면(면(S1))과는 반대측의 면(S2))측에, 화소 트랜지스터(후술하는 전송 트랜지스터(Tr1 내지 Tr3)를 포함한다)가 형성됨과 함께, 다층 배선층(다층 배선층(51))을 갖는 것이다.
본 실시의 형태의 광전변환 소자(10)는, 각각 다른 파장역의 광을 선택적으로 검출하여 광전변환을 행하는 하나의 유기 광전변환부(11G)와, 2개의 무기 광전변환부(11B, 11R)가 종방향으로 적층된 구조를 가지며, 유기 광전변환부(11G)는, 3종류의 유기 반도체 재료를 포함하여 구성된 것이다.
(1-1. 광전변환 소자의 구성)
광전변환 소자(10)는, 하나의 유기 광전변환부(11G)와, 2개의 무기 광전변환부(11B, 11R)와의 적층 구조를 갖고 있고, 이에 의해, 하나의 소자에서 적(R), 녹(G), 청(B)의 각 색 신호를 취득하도록 되어 있다. 유기 광전변환부(11G)는, 반도체 기판(11)의 이면(면(S1))상에 형성되고, 무기 광전변환부(11B, 11R)는, 반도체 기판(11) 내에 매입하여 형성되어 있다. 이하, 각 부분의 구성에 관해 설명한다.
(유기 광전변환부(11G))
유기 광전변환부(11G)는, 유기 반도체를 사용하여, 선택적인 파장역의 광(여기서는 녹색광)을 흡수하여, 전자-정공 쌍(對)을 발생시키는 유기 광전변환 소자이다. 유기 광전변환부(11G)는, 신호 전하를 취출하기 위한 한 쌍의 전극(하부 전극(15a), 상부 전극(18)) 사이에 유기 광전변환층(17)을 끼워 넣은 구성을 갖고 있다. 하부 전극(15a) 및 상부 전극(18)은, 후술하는 바와 같이, 배선층(13a, 13b, 15b)이나 콘택트 메탈층(20)을 통하여, 반도체 기판(11) 내에 매설된 도전성 플러그(120a1, 120b1)에 전기적으로 접속되어 있다.
구체적으로는, 유기 광전변환부(11G)에서는, 반도체 기판(11)의 면(S1)상에, 층간 절연막(12, 14)이 형성되고, 층간 절연막(12)에는, 후술하는 도전성 플러그(120a1, 120b1)의 각각과 대향하는 영역에 관통구멍이 마련되고, 각 관통구멍에 도전성 플러그(120a2, 120b2)가 매설되어 있다. 층간 절연막(14)에는, 도전성 플러그(120a2, 120b2)의 각각과 대향하는 영역에, 배선층(13a, 13b)이 매설되어 있다. 이 층간 절연막(14)상에, 하부 전극(15a)이 마련됨과 함께, 이 하부 전극(15a)과 절연막(16)에 의해 전기적으로 분리된 배선층(15b)이 마련되어 있다. 이 중, 하부 전극(15a)상에, 유기 광전변환층(17)이 형성되고, 유기 광전변환층(17)을 덮도록 상부 전극(18)이 형성되어 있다. 상세는 후술하지만, 상부 전극(18)상에는, 그 표면을 덮도록 보호층(19)이 형성되어 있다. 보호층(19)의 소정의 영역에는 콘택트 홀(H)이 마련되고, 보호층(19)상에는, 콘택트 홀(H)을 매입하고, 또한 배선층(15b)의 상면까지 연재된 콘택트 메탈층(20)이 형성되어 있다.
도전성 플러그(120a2)는, 도전성 플러그(120a1)와 함께 커넥터로서 기능하는 것이다. 또한, 도전성 플러그(120a2)는, 도전성 플러그(120a1) 및 배선층(13a)과 함께, 하부 전극(15a)으로부터 후술하는 녹용 축전층(110G)에의 전하(전자)의 전송 경로를 형성하는 것이다. 도전성 플러그(120b2)는, 도전성 플러그(120b1)와 함께 커넥터로서 기능하는 것이다. 또한, 도전성 플러그(120b2)는, 도전성 플러그(120b1), 배선층(13b), 배선층(15b) 및 콘택트 메탈층(20)과 함께, 상부 전극(18)으로부터의 전하(정공)의 배출 경로를 형성하는 것이다. 도전성 플러그(120a2, 120b2)는, 차광막으로서도 기능시키기 위해, 예를 들면, 티탄(Ti), 질화티탄(TiN) 및 텅스텐 등의 금속재료의 적층막에 의해 구성되는 것이 바람직하다. 또한, 이와 같은 적층막을 사용함에 의해, 도전성 플러그(120a1, 120b1)를 n형 또는 p형의 반도체층으로서 형성한 경우에도, 실리콘과의 콘택트를 확보할 수 있기 때문에 바람직하다.
층간 절연막(12)은, 반도체 기판(11)(실리콘층(110))과의 계면 준위를 저감시킴과 함께, 실리콘층(110)과의 계면으로부터의 암전류의 발생을 억제하기 위해, 계면 준위가 작은 절연막으로 구성되는 것이 바람직하다. 이와 같은 절연막으로서는, 예를 들면, 산화하프늄(HfO2)막과 산화실리콘(SiO2)막과의 적층막을 사용할 수 있다. 층간 절연막(14)은, 예를 들면, 산화실리콘, 질화실리콘 및 산질화실리콘(SiON) 등 중의 1종으로 이루어지는 단층막이나, 또는 이 중의 2종 이상으로 이루어지는 적층막에 의해 구성되어 있다.
절연막(16)은, 예를 들면, 산화실리콘, 질화실리콘 및 산질화실리콘(SiON) 등 중의 1종으로 이루어지는 단층막이나, 또는 이 중의 2종 이상으로 이루어지는 적층막에 의해 구성되어 있다. 절연막(16)은, 예를 들면, 그 표면이 평탄화되어 있고, 하부 전극(15a)과 거의 단차가 없는 형상 및 패턴을 갖고 있다. 이 절연막(16)은, 광전변환 소자(10)가, 고체 촬상 장치(1)의 단위화소(P)로서 사용되는 경우에, 각 화소의 하부 전극(15a) 사이를 전기적으로 분리하는 기능을 갖고 있다.
하부 전극(15a)은, 반도체 기판(11) 내에 형성된 무기 광전변환부(11B, 11R)의 수광면에 대향하고, 이들의 수광면을 덮는 영역에 마련되어 있다. 이 하부 전극(15a)은, 광투과성을 갖는 도전막에 의해 구성되고, 예를 들면, ITO(인듐주석산화물)에 의해 구성되어 있다. 단, 하부 전극(15a)의 구성 재료로서는, 이 ITO 외에도, 도펀트를 첨가한 산화주석(SnO2)계 재료, 또는 알루미늄아연산화물에 도펀트를 첨가하여 이루어지는 산화아연계 재료를 사용하여도 좋다. 산화아연계 재료로서는, 예를 들면, 도펀트로서 알루미늄(Al)을 첨가한 알루미늄 아연산화물(AZO), 갈륨(Ga) 첨가의 갈륨아연산화물(GZO), 인듐(In) 첨가의 인듐아연산화물(IZO)을 포함할 수 있다. 또한, 이 밖에도, CuI, InSbO4, ZnMgO, CuInO2, MgIN2O4, CdO, ZnSnO3 등이 사용되어도 좋다. 또한, 본 실시의 형태에서는, 하부 전극(15a)으로부터 신호 전하(전자)의 취출이 이루어지기 때문에, 광전변환 소자(10)를 단위화소(P)로서 사용한 후술하는 고체 촬상 장치(1)에서는, 이 하부 전극(15a)은 화소마다 분리되어 형성된다.
유기 광전변환층(17)은, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 3종류를 포함하여 구성된 것이다. 유기 광전변환층(17)은, p형 반도체 및 n형 반도체 중의 일방 또는 양방을 포함하여 구성되어 있는 것이 바람직하고, 상기 3종류의 유기 반도체 재료의 어느 일방은, p형 반도체 또는 n형 반도체이다. 유기 광전변환층(17)은, 선택적인 파장역의 광을 광전변환하는 한편, 다른 파장역의 광을 투과시키는 것이고, 본 실시의 형태에서는, 예를 들면, 450㎚ 이상 650㎚ 이하의 범위에서 극대 흡수 파장을 갖는 것이다.
제1 유기 반도체 재료로서는, 높은 전자 수송성을 갖는 재료인 것이 바람직하고, 예를 들면, 하기 식(1)으로 표시한 C60 플러렌(fullerene) 또는 그 유도체, 또는, 하기 식(2)으로 표시한 C70 플러렌 또는 그 유도체를 포함할 수 있다. 또한, 본 실시의 형태에서는, 플러렌은, 유기 반도체 재료로서 취급한다.
[화학식 1]
Figure 112019051184755-pct00001
(R1 및 R2은, 각각 독립하여 수소 원자, 할로겐 원자, 직쇄(直鎖), 분기(分岐) 또는 환상(環狀)의 알킬기, 페닐기, 직쇄 또는 축환(縮環)한 방향족 화합물을 갖는 기(基, group), 할로겐화물을 갖는 기, 파셜플루오로알킬기, 퍼플루오로알킬기, 실릴알킬기, 실릴알콕시기, 아릴실릴기, 아릴술파닐기, 알킬술파닐기, 아릴술포닐기, 알킬술포닐기, 아릴술피드기, 알킬술피드기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 카르보닐기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기, 니트로기, 칼코겐화물을 갖는 기, 포스핀기, 포스폰기 또는 그들의 유도체이고, 각각의 "n" 및 "m"은 0 또는 1 이상의 정수이다.)
제1 유기 반도체 재료의 구체례로서는, 식(1-1)으로 표시한 C60 플러렌 및 식(2-1)으로 표시한 C70 플러렌 외에, 그들의 유도체로서, 예를 들면, 이하의 식(1-2), (1-3) 및 (2-2) 등의 화합물을 포함할 수 있다.
[화학식 2]
Figure 112019051184755-pct00002
표 1은, C60 플러렌(식(1-1)), C70 플러렌(식(2-1)) 및 상기 식(1-2), (1―3) 및 (2-2)으로 표시한 플러렌 유도체의 전자 이동도를 정리한 것이다. 높은 전자 이동도, 바람직하게는, 10-7㎠/Vs 이상, 보다 바람직하게는, 10-4㎠/Vs 이상을 갖는 유기 반도체 재료를 사용함에 의해, 여기자(勵起子, exciton)가 전하로 분리한 결과 생기는 전자의 이동도가 개선되고, 유기 광전변환부(11G)의 응답성이 향상한다.
[표 1]
Figure 112019051184755-pct00003
제2 유기 반도체 재료로서는, 제1 유기 반도체 재료의 최저준위 비점유 분자궤도(lowest Unoccupied Molecular Orbital(LUMO)) 준위보다도 얕은(shallow) LUMO 준위를 갖는 것이 바람직하다. 나아가서는, 제2 유기 반도체 재료는, 제1 유기 반도체 재료의 LUMO 준위보다도 0.2eV 이상 얕은 LUMO 준위를 갖는 재료인 것이 바람직하다. 이에 의해, 유기 광전변환층(17) 내에서, 제2 유기 반도체 재료와 제3 유기 반도체 재료 사이에서의 암전류의 발생이 억제된다. 제2 유기 반도체 재료의 구체적인 LUMO 준위로서는, 예를 들면, -4.5eV보다도 얕은 것이 바람직하고, 또한 -4.3eV 이상인 것이 바람직하다. 상세는 후술하지만, 이에 의해, 암전류의 발생을 억제하는 것이 가능해진다.
또한, 제2 유기 반도체 재료는, 단층막으로서 형성한 상태에서, 제1 유기 반도체 재료의 단층막 및 후술하는 제3 유기 반도체 재료의 단층막보다도 가시광 영역에서 극대 흡수 파장(maximal absorption wavelength)의 선흡수(線吸收) 계수(linear absorption coefficient)가 높은 것이 바람직하다. 다양한 실시의 형태에서, 제1, 제2, 및 제3 유기 반도체 재료는 본원에 기재된 장치에 사용되는 경우 단층막으로서 서로 비교하여 이러한 특성을 가질 수 있다. 예를 들면, 제1, 제2, 및 제3 유기 반도체 재료는 단층막 이외의 것으로 본원에 기재된 장치에 사용될 수 있으나, 단층막으로서 서로 비교하여 이러한 특성을 가질 수 있다. 다른 말로, 제1, 제2, 및 제3 유기 반도체 재료는 단층막의 상태로 측정될 때 이러한 특성을 가질 수 있으나, 이러한 측정된 특성을 갖는 이들 제1, 제2, 및 제3 유기 반도체 재료는 여기서는 비단층막(non-single layer film)으로 장치에 사용될 수 있다. 이에 의해, 유기 광전변환층(17)의 가시광 영역의 광의 흡수능을 높일 수 있고, 또한 분광 형상을 샤프하게 하는 것도 가능해진다. 특히, 유기 광전변환부(11G)가 녹색광을 흡수하는 본 실시의 형태에서는, 제2 유기 반도체 재료는, 500㎚ 이상 600㎚ 이하의 파장 영역에서 극대 흡수 파장을 갖는 것이 바람직하다. 또한, 여기서, 가시광 영역이란, 450㎚ 이상 800㎚ 이하의 범위로 한다. 여기서, 단층막이란, 1종류의 유기 반도체 재료로 구성된 것이다. 이하의 제2 유기 반도체 재료 및 제3 유기 반도체 재료에서의 단층막에 대해서도 마찬가지이다.
또한, 유기 광전변환부(11G)가 녹색광을 흡수하는 본 실시의 형태에서는, 제2 유기 반도체 재료는, 예를 들면 530㎚ 이상 580㎚ 이하의 파장 영역에서 극대 흡수 파장을 갖는 것이 바람직하다.
제2 유기 반도체 재료의 구체적인 재료로서는, 하기 식(3)으로 표시한 서브프탈로시아닌 및 그 유도체를 포함할 수 있다.
[화학식 3]
Figure 112019051184755-pct00004
(식(3)에서, R3 내지 R14은, 각각 독립하여, 수소 원자, 할로겐 원자, 직쇄, 분기, 또는 환상 알킬기, 티오알킬기, 티오아릴기, 아릴술포닐기, 알킬술포닐기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 페닐기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기 및 니트로기로 이루어지는 군에서 선택되고, 인접하는 임의의 R3 내지 R14은 축합 지방족환 또는 축합 방향환의 일부라도 좋고 축합 지방족환 또는 축합 방향환은, 탄소 이외의 1 또는 복수의 원자를 포함하고 있어도 좋고, M은 붕소 및 2가 또는 3가의 금속 중 하나이고, X는 아니온(anion)성 기이다.)
식(3)으로 표시한 서브프탈로시아닌 유도체의 구체적이지만 비제한적인 예로서는, 이하의 식(3-1) 내지 식(3-23) 등의 화합물을 포함할 수 있다. 식(3-1) 내지 식(3-23) 중에서도, 식(3-1) 내지 식(3-18)으로 표시한, R4, R5, R8, R9, R12 및 R13이 불소(F)로 치환되어 있는 F6 서브프탈로시아닌(F6SubPc) 유도체가 바람직하다. 또한, 식(3-2) 내지 식(3-5), 식(3-8), 식(3-9), 식(3-11) 내지 식(3-15)으로 표시한, 붕소(B)에 대해 -OPh기가 액셜 결합한(axially bound) F6SubPc 유도체가 보다 바람직하고, 특히, 식(3-2), 식(3-3), 식(3-5), 식(3-8), 식(3-9), 식(3-11) 내지 식(3-13), 식(3-15)으로 표시한, B에 대해 액셜 결합한 -OPh기의 수소(H)가 1 이상 4 이하의 불소(F)로 치환되어 있는 F6SubPc 유도체가 바람직하다.
이것은, 식(3)으로 표시한 서브프탈로시아닌 유도체의 M이 붕소(B)로 있는 경우, 이 B와 결합하는 X 내의 원자가 염소(Cl)나 브롬(Br) 등의 할로겐 원자인 경우, B와의 결합력이 비교적 약하여, 열이나 광 등의 부하에 의해 X가 서브프탈로시아닌 골격으로부터 이탈할 우려가 있기 때문이다. B와의 결합력이 높은 원자로서는, 상기 -OPh기의 산소(O) 외에, 질소(N) 및 탄소(C)를 포함할 수 있다.
[화학식 4]
Figure 112019051184755-pct00005
[화학식 5]
Figure 112019051184755-pct00006
제3 유기 반도체 재료로서는, 높은 정공 수송성을 갖는 것이 바람직하다. 구체적으로는, 단층막으로서 형성한 상태에서의 정공의 이동도가 제2 유기 반도체 재료의 단층막에서의 정공의 이동도보다도 높아지는 재료인 것이 바람직하다. 다양한 실시의 형태에서, 제2 및 제3 유기 반도체 재료는 본원에 기재된 장치에 사용되는 경우 단층막으로서 서로 비교하여 이러한 특성을 가질 수 있다. 예를 들면, 제, 및 제3 유기 반도체 재료는 단층막 이외의 것으로 본원에 기재된 장치에 사용될 수 있으나, 단층막으로서 서로 비교하여 이러한 특성을 가질 수 있다. 다른 말로, 제2 및 제3 유기 반도체 재료는 단층막의 상태로 측정될 때 이러한 특성을 가질 수 있으나, 이러한 측정된 특성을 갖는 이들 제2 및 제3 유기 반도체 재료는 여기에서 비단층막으로 장치에 사용될 수 있다. 또한, 제3 유기 반도체 재료는, 제1 유기 반도체 재료 및 제2 유기 반도체 재료의 최고준위 점유 분자궤도(Highest Occupied Molecular Orbital(HOMO)) 준위보다도 얕은 HOMO 준위를 갖는 것이 바람직하다. 구체적으로는, 제3 유기 반도체 재료의 HOMO 준위는, 제1 유기 반도체 재료의 HOMO 준위와의 차가 0.9eV보다도 작은 재료인 것이 바람직하다. 이에 의해, 유기 광전변환층(17) 내에서, 제1 유기 반도체 재료와 제3 유기 반도체 재료 사이에서 암전류의 발생이 억제된다.
또한, 제1 유기 반도체 재료의 HOMO 준위와의 차는, 보다 바람직하게는, 0.7eV 미만이다. 이에 의해, 유기 광전변환층(17) 내에서의 제1 유기 반도체 재료와 제3 유기 반도체 재료 사이의 암전류의 발생이 안정되게 억제된다. 또한, 제1 유기 반도체 재료의 HOMO 준위와, 제1 유기 반도체 재료의 HOMO 준위와의 차이를 0.5eV 이상 0.7eV 미만으로 함으로써, 암전류의 발생의 억제에 더하여, 광전변환 효율을 향상시키는 것이 가능해진다.
제3 유기 반도체 재료의 구체적인 HOMO 준위로서는, 예를 들면, -5.4eV보다도 깊은(deep) 것이 바람직하고, 또한, -5.6eV보다도 깊은 것이 바람직하다.
제3 유기 반도체 재료는, 제2 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 것이 바람직하다. 또한, 제3 유기 반도체 재료는, 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 것이 바람직하다. 즉, 제3 유기 반도체 재료는, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료 중에서 가장 얕은 LUMO 준위를 갖는 재료인 것이 바람직하다.
또한, 제3 유기 반도체 재료는, 유기 광전변환층(17) 내에서 결정성을 나타내는 재료인 것이 바람직하고, 그 결정 성분의 입경은, 예를 들면, 6㎚ 이상 12㎚ 이하인 것이 바람직하다. 특히, 제3 유기 반도체 재료는, 유기 광전변환층(17) 내에서 헤링본(herringbone)형(型)의 결정 구조를 취하는 재료인 것이 바람직하다. 이에 의해, 유기 광전변환층(17) 내에서, 제1 유기 반도체 재료와 제3 유기 반도체 재료와의 접촉면적이 작아져서, 제1 유기 반도체 재료와 제3 유기 반도체 재료 사이의 암전류의 발생이 억제된다. 또한, 유기 광전변환층(17) 내에서, 제2 유기 반도체 재료와 제3 유기 반도체 재료와의 접촉면적이 작아져서, 제2 유기 반도체 재료와 제3 유기 반도체 재료 사이의 암전류의 발생이 억제된다. 또한, 결정성을 가짐으로써, 제3 유기 반도체 재료의 정공 수송성이 향상하고, 광전변환 소자(10)의 응답성이 향상한다.
또한, 유기 광전변환부(11G)가 녹색광을 흡수하는 본 실시의 형태에서는, 제3 유기 반도체 재료는, 500㎚보다 긴 파장 영역에 흡수를 갖지 않고, 500㎚ 이하의 영역에만 흡수를 갖는 것이 바람직하다. 나아가서는, 제3 유기 반도체 재료는, 450㎚보다도 긴 파장 영역에 흡수를 갖지 않고, 450㎚ 이하의 영역에만 흡수를 갖는 것이 바람직하다.
제3 유기 반도체 재료의 구체적이지만 비제한적인 예로서는, 하기 식(4) 및 하기 식(5)으로 표시한 화합물을 포함할 수 있다.
[화학식 6]
Figure 112019051184755-pct00007
(A1 및 A2는, 각각, 공역(共役) 방향환, 축합 방향환, 헤테로 원소를 포함하는 축합 방향환, 올리고티오펜, 티오펜이고, 이들은 또한, 할로겐 원자, 직쇄, 분기 또는 환상의 알킬기, 티오알킬기, 티오아릴기, 아릴술포닐기, 알킬술포닐기, 알킬술포닐기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기, 및 니트로기에 의해 치환되어 있어도 좋고, R15 내지 R58은, 각각 독립하여, 수소 원자, 할로겐 원자, 직쇄, 분기 또는 환상의 알킬기, 티오알킬기, 아릴기, 티오아릴기, 아릴술포닐기, 알킬술포닐기, 알킬술포닐기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 페닐기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기, 및 니트로기로 이루어지는 군에서 선택되고, 인접하는 임의의 R15 내지 R23, 인접하는 임의의 R24 내지 R32, 인접하는 임의의 R33 내지 R45 및 인접하는 임의의 R46 내지 R58은, 각각, 서로 결합하여 축합 방향환을 형성하고 있어도 좋다.)
식(4) 및 식(5)으로 표시한 화합물 중에서도, A1 및 A2는, 치환기를 포함하지 않는 것이 바람직하다. R15 내지 R58은, 수소 원자인 것이 바람직하다. 또한, 식(4)으로 표시한 화합물 및 식(5)으로 표시한 화합물은, 각각, A1 및 A2를 중심으로 대칭 구조를 갖는 것이 바람직하다. 식(4)으로 표시한 화합물의 A1에 결합한 2개의 비페닐(biphenyl) 및 식(5)으로 표시한 화합물의 A2에 결합한 2개의 터페닐(terphenyl)은, 각각 같은 화학 구조를 갖는 것이 바람직하다.
식(4)으로 표시한 화합물의 구체적이지만 비제한적인 예로서는, 이하의 식(4-1) 내지 (4-11)으로 표시되는 화합물을 포함할 수 있다.
[화학식 7]
Figure 112019051184755-pct00008
식(5)으로 표시한 화합물의 구체적이지만 비제한적인 예로서는, 이하의 식(5-1) 내지 (5-6)으로 표시되는 화합물을 포함할 수 있다.
[화학식 8]
Figure 112019051184755-pct00009
앞에서, 제2 유기 반도체 재료는, 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 것이 바람직하다고 말하였지만, 이것은, 제3 유기 반도체 재료의 HOMO 준위와 제2 유기 반도체 재료의 LUMO 준위 사이의 에너지 레벨의 차가 커지기 때문이다. 도 2a는, C60, F6-SubPc-OC6F5 및 제3 유기 반도체 재료의 에너지 준위를 도시한 것이다. 도 2b는, C60, F6-SubPc-OPh2,6F2 및 제3 유기 반도체 재료의 에너지 준위를 도시한 것이다. 도 2c는, 제3 유기 반도체 재료로서, 식(4-1)으로 표시한 BP-2T를 사용한 경우의, C60, F6-SubPc-OPh2,6F2 및 제3 유기 반도체 재료의 에너지 준위를 도시한 것이다. 도 2d는, 제3 유기 반도체 재료로서, 식(4-3)으로 표시한 BP-rBDT를 사용한 경우의, C60, F6-SubPc-OPh2,6F2 및 제3 유기 반도체 재료의 에너지 준위를 도시한 것이다.
도 2b로 부터 알 수 있는 바와 같이, 제2 유기 반도체 재료로서, LUMO 준위가 제1 유기 반도체 재료(C60)의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 서브프탈로시아닌 유도체(F6-SubPc-OPh2,6F2)를 사용함에 의해, 제2 유기 반도체 재료의 에너지의 하단이 제1 유기 반도체 재료의 에너지의 하단보다도 높은 위치가 된다. 즉, 제3 유기 반도체 재료의 HOMO와 제2 유기 반도체 재료의 LUMO 사이의 에너지 레벨의 차가 커진다. 이와 같이, 높은 정공 수송성을 갖는 제3 유기 반도체 재료의 HOMO와 제2 유기 반도체 재료의 LUMO 사이의 에너지 레벨의 차를 크게 함으로써, 제3 유기 반도체 재료의 HOMO로부터 제2 유기 반도체 재료의 LUMO로의 암전류의 발생이 억제된다.
또한, 상술한 조건을 충족시키는 것이면, 상기 식(4) 및 식(5)으로 표시한 화합물 이외의 것을 제3 유기 반도체 재료로서 사용할 수 있다. 상기 화합물 이외의 제3 유기 반도체 재료의 구체적이지만 비제한적인 예로서는, 하기 식(6)으로 표시한 퀴나크리돈 및 그 유도체, 식(7)으로 표시한 트리알릴아민 및 그 유도체, 및 (8)으로 표시한 벤조티에노벤조티오펜 및 그 유도체를 포함할 수 있다.
[화학식 9]
Figure 112019051184755-pct00010
(식(6)에서, R59 및 R60은 각각 독립하여 수소 원자, 알킬기, 아릴기, 및 복소환기 중 하나이고, R61 및 R62은 어떠한 것이라도 좋고, 특히 제한은 없지만, 예를 들면, R61 및 R62은 각각 독립하여 알킬쇄(鎖), 알켄일기, 알킨일기, 아릴기, 시아노기, 니트로기, 및 실릴기 중 하나이고, 2개 이상의 R61 또는 2개 이상의 R62이 공동으로 환(環)을 형성하여도 좋고, n1 및 n2은, 각각 독립한 0 또는 1 이상 정수이다.)
[화학식 10]
Figure 112019051184755-pct00011
(식(7)에서, R63 내지 R66은 각각 독립하여, 식(7')으로 표시되는 치환기이고, R67 내지 R71은 각각 독립하여, 수소 원자, 할로겐 원자, 아릴기, 방향족 탄화수소환기(環基), 알킬쇄 또는 치환기를 갖는 방향족 탄화수소환기, 방향족 복소환기, 및 알킬쇄 또는 치환기를 갖는 방향족 복소환기 중 하나이고, R67 내지 R71 중인접한 것은, 서로 결합하여 환을 형성하는 포화 또는 불포화의 2가의 기(基)라도 좋다.)
[화학식 11]
Figure 112019051184755-pct00012
(식(8)에서, R72 및 R73은, 각각 독립하여 수소 원자 또는 식(8')으로 표시되는 치환기이고, R74은, 방향환기 및 치환기를 갖는 방향환기 중 하나이다.)
식(6)으로 표시한 퀴나크리돈 유도체의 구체적이지만 비제한적인 예로서는, 이하의 식(6-1) 내지 (6-3) 등의 화합물을 포함할 수 있다.
[화학식 12]
Figure 112019051184755-pct00013
식(7)으로 표시한 트리알릴아민 유도체의 구체적이지만 비제한적인 예로서는, 이하의 식(7-1) 내지 (7-13)의 화합물을 포함할 수 있다.
[화학식 13]
Figure 112019051184755-pct00014
또한, 트리알릴아민 유도체를 제3 유기 반도체 재료로서 사용하는 경우에는, 상기 식(7-1) 내지 (7-13)으로 표시한 화합물로 한하지 않고, 제2 유기 반도체 재료 이상의 HOMO 준위를 갖는 것이면 좋다. 또한, 트리알릴아민 유도체는 단층막의 형태(예를 들면, 단층막)에서의 정공 이동도가, 제2 유기 반도체 재료의 단층막에서의 정공 이동도보다도 높은 것이면 좋다.
식(8)으로 표시한 벤조티에노벤조티오펜 유도체의 구체적이지만 비제한적인 예로서는, 이하의 식(8-1) 내지 (8-6)으로 표시한 화합물을 포함할 수 있다.
[화학식 14]
Figure 112019051184755-pct00015
제3 유기 반도체 재료의 비제한적인 예로서는, 상기 퀴나크리돈 및 그 유도체, 트리알릴아민 및 그 유도체, 벤조티에노벤조티오펜 및 그 유도체 외에, 하기 식(9)으로 표시한 루브렌 및 상기 식(7-2)으로 표시한 N,N'-디(1-나프틸)-N,N'-디페닐벤지딘(αNPD) 및 그 유도체를 포함할 수 있다. 단, 제3 유기 반도체 재료로서는, 그 분자 내에, 탄소(C) 및 수소(H) 이외의 헤테로 원자를 포함하고 있는 것이 보다 바람직하다. 헤테로 원자의 비제한적인 예는, 질소(N), 인(P) 및 산소(O), 유황(S), 및 셀렌(Se) 등의 칼코겐 원소이다.
[화학식 15]
Figure 112019051184755-pct00016
표 2 및 표 3은, 제2 유기 반도체 재료로서 사용하는 것이 가능한 재료의 한 예로서, 식(3-19)으로 표시되는 SubPcOC6F5 및 식(3-17)으로 표시되는 F6SubPcCl, 제3 유기 반도체 재료로서 사용하는 것이 가능한 재료의 한 예로서, 식(6-1)으로 표시되는 퀴나크리돈(QD), 식(6-2)으로 표시되는 부틸퀴나크리돈(BQD), 식(7-2)으로 표시되는 αNPD, 식(8-1)으로 표시되는 [1]벤조티에노[3,2-b][1]벤조티오펜(BTBT), 식(9)으로 표시되는 루브렌, 및 참고로서 Du-H의 HOMO 준위(표 2) 및 정공 이동도(표 3)를 정리한 것이다. 제3 유기 반도체 재료로서는, 제2 유기 반도체 재료 이상의 HOMO 준위를 갖는 것이 바람직하다. 또한, 제3 유기 반도체 재료로서는, 단층막에서의 정공의 이동도가, 제2 유기 반도체 재료의 단층막에서의 정공의 이동도보다도 높은 것이 바람직하다. 제3 유기 반도체 재료의 바람직한 HOMO 준위는, 예를 들면, 10-7㎠/Vs 이상이고, 보다 바람직하게는 10-4㎠/Vs 이상이다. 이와 같은 유기 반도체 재료를 사용함에 의해, 여기자가 전하로 분리한 결과 생기는 정공의 이동도가 개선된다. 이것에 따라, 제1 유기 반도체 재료에 의해 담지되는 높은 전자 수송성과의 밸런스가 취하여지고, 유기 광전변환부(11G)의 응답성이 향상한다. 또한, QD의 HOMO 준위 -5.5eV와, F6SubPcOCl의 HOMO 준위 -6.3eV에서는, QD의 쪽이, F6SubPcOCl보다도 HOMO 준위가 높고 얕다.
또한, 표 2에 표시한 HOMO 준위 및 표 3에 표시한 정공 이동도는, 이하의 산출 방법에 의해 얻어진 것이다. HOMO 준위는, 표 2에 표시한 각 유기 반도체 재료의 단층막(막두께 20㎚)을 성막하고, 21.23eV의 자외광을 조사하여 샘플 표면부터 방출되는 전자의 운동 에너지 분포를 취득하고, 그 스펙트럼의 에너지폭을, 조사한 자외광의 에너지값으로부터 뺌으로써 얻었다. 정공 이동도는, 각 유기 반도체 재료의 단층막을 구비한 광전변환 소자를 제작하고, 반도체 파라미터 애널라이저를 이용하여 산출하였다. 구체적으로는, 전극 사이에 인가되는 바이어스 전압을 0V부터 -5V까지 소인(掃引, sweep)하여, 전류―전압 곡선을 얻은 후, 이 곡선을 공간전하 제한 전류 모델에 따라 피팅(fitting)함으로써, 이동도와 전압의 관계식을 구하여 얻었다. 또한, 표 3에 표시한 정공 이동도는, -1V에서의 것이다.
[표 2]
Figure 112019051184755-pct00017
[표 3]
Figure 112019051184755-pct00018
또한, 제2 유기 반도체 재료로서 사용하는 것이 가능한 서브프탈로시아닌 유도체는, 식(3)으로 표시한 X를 변화시킴에 의해 HOMO 준위를 변화시킬 수 있다(표 5 참조). 후술하는 표 5는, 상기 식(3-1) 내지 (3-15)으로 표시한 화합물의 HOMO 준위, LUMO 준위, 극대 흡수 파장 및 극대 선흡수 계수를 정리한 것이다. 표 5로부터 알 수 있는 바와 같이, X를 구성하는 -OPh기가 F 또는 F를 포함하는 치환기로 치환된 화합물의 HOMO 준위는, -6.0eV 내지 -6.7eV의 값을 나타낸다. 또한, M과 직접 결합하는 원자로서 N 또는 C를 갖는 화합물이라도, 마찬가지의 값을 나타내고 있다. 상기 중에서도, 제2 유기 반도체 재료로서는, -6.5eV 이상의 HOMO 준위를 갖는 것이 바람직하고, 또한 -6.3eV 이상인 것이 바람직하다. HOMO 준위가 -6.5eV 이상의 제2 유기 반도체 재료를 사용하는 것이라도, 암전류의 발생을 억제하는 것이 가능해진다. 이것은, 제2 유기 반도체 재료의 HOMO 준위를 -6.5eV 이상으로 함에 의해, 제2 유기 반도체 재료와 제3 유기 반도체 재료 사이의 암전류의 발생이 억제되기 때문에라고 생각된다.
또한, 본 실시의 형태의 유기 광전변환층(17)은, 제2 유기 반도체 재료로서, 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 것, 및 -6.58eV 이상의 HOMO 준위를 갖는 것의 적어도 일방을 사용함으로써 암전류의 발생을 억제하는 것이 가능해진다. 또한, 제2 유기 반도체 재료는, 상기 2개의 특성(제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 가짐과 함께, -6.5eV 이상의 HOMO 준위를 갖는)을 양방 구비한 것이라도 좋다.
유기 광전변환층(17)을 구성하는 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 함유률은, 이하의 범위인 것이 바람직하다. 제1 유기 반도체 재료는, 예를 들면, 10체적% 이상 35체적% 이하인 것이 바람직하고, 제2 유기 반도체 재료는, 예를 들면, 30체적% 이상 80체적% 이하인 것이 바람직하고, 제3 유기 반도체 재료는, 예를 들면, 10체적% 이상 60체적% 이하인 것이 바람직하다. 또한, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료가 개략 같은 양씩 함유되어 있는 것이 바람직하다. 제1 유기 반도체 재료가 너무 적은 경우는, 유기 광전변환층(17)의 전자 수송 성능이 저하되기 때문에 응답성이 악화한다. 너무 많은 경우에는, 분광 형상이 악화할 우려가 있다. 제2 유기 반도체 재료가 너무 적은 경우에는, 가시광 영역의 광흡수능 및 분광 형상이 악화할 우려가 있다. 너무 많은 경우에는, 전자 및 정공의 수송 성능이 저하된다. 제3 유기 반도체 재료가 너무 적은 경우에는, 정공 수송성이 저하되기 때문에 응답성이 악화한다. 너무 많은 경우에는, 가시광 영역의 광흡수능 및 분광 형상이 악화할 우려가 있다.
유기 광전변환층(17)과 하부 전극(15a)과의 사이, 및 상부 전극(18)과의 사이에는, 도시하지 않은 다른 층이 마련되어 있고 좋다. 예를 들면, 하부 전극(15a)측부터 차례로, 언더코트막(undercoat film), 정공 수송층, 전자 블로킹막, 유기 광전변환층(17), 정공 블로킹막, 버퍼막, 전자 수송층 및 일함수 조정막이 적층되어 있어도 좋다.
상부 전극(18)은, 하부 전극(15a)과 같은 광투과성을 갖는 도전막에 의해 구성되어 있다. 광전변환 소자(10)를 화소로서 사용한 고체 촬상 장치에서는, 이 상부 전극(18)이 화소마다 분리되어 있어도 좋고, 각 화소에 공통의 전극으로서 형성되어 있어도 좋다. 상부 전극(18)의 두께는, 예를 들면, 10㎚ 내지 200㎚이다.
보호층(19)은, 광투과성을 갖는 재료에 의해 구성되고, 예를 들면, 산화실리콘, 질화실리콘 및 산질화실리콘 등 중의 어느 하나로 이루어지는 단층막, 또는 그들 중의 2종 이상으로 이루어지는 적층막이다. 이 보호층(19)의 두께는, 예를 들면, 100㎚ 내지 30000㎚이다.
콘택트 메탈층(20)은, 예를 들면, 티탄(Ti), 텅스텐(W), 질화티탄(TiN) 및 알루미늄(Al) 등의 어느 하나, 또는 그들 중의 2종 이상으로 이루어지는 적층막에 의해 구성되어 있다.
상부 전극(18) 및 보호층(19)은, 예를 들면, 유기 광전변환층(17)을 덮도록 마련되어 있다. 도 3은, 유기 광전변환층(17), 보호층(19)(상부 전극(18)) 및 콘택트 홀(H)의 평면 구성을 도시한 것이다.
구체적으로는, 보호층(19)(상부 전극(18)도 마찬가지)의 주연부(e2)는, 유기 광전변환층(17)의 주연부(e1)보다도 외측에 위치하고 있고, 보호층(19) 및 상부 전극(18)은, 유기 광전변환층(17)보다도 외측에 비어져나와 형성되어 있다. 상세하게는, 상부 전극(18)은, 유기 광전변환층(17)의 상면 및 측면을 덮음과 함께, 절연막(16) 위까지 연재되도록 형성되어 있다. 보호층(19)은, 그러한 상부 전극(18)의 상면을 덮고, 상부 전극(18)과 동 등의 평면 형상으로 형성되어 있다. 콘택트 홀(H)은, 보호층(19) 중의 유기 광전변환층(17)에 비 대향의 영역(주연부(e1)보다도 외측의 영역)에 마련되고, 상부 전극(18)의 표면의 일부를 노출시키고 있다. 주연부(e1), e2 사이의 거리는, 특히 한정되는 것이 아니다만, 예를 들면, 1㎛ 내지 500㎛이다. 또한, 도 3에서는, 유기 광전변환층(17)의 단변에 따라 하나의 사각형상의 콘택트 홀(H)을 마련하고 있지만, 콘택트 홀(H)의 형상이나 개수는 이것으로 한정되지 않고, 다른 형상(예를 들면, 원형, 정방형 등)라도 좋고, 복수 마련되어 있고 좋다.
보호층(19) 및 콘택트 메탈층(20)상에는, 전면을 덮도록, 평탄화층(21)이 형성되어 있다. 평탄화층(21)상에는, 온 칩 렌즈(22)(마이크로 렌즈)가 마련되어 있다. 온 칩 렌즈(22)는, 그 위쪽에서 입사한 광을, 유기 광전변환부(11G), 무기 광전변환부(11B, 11R)의 각 수광면에 집광시키는 것이다. 본 실시의 형태에서는, 다층 배선층(51)이 반도체 기판(11)의 면(S2)측에 형성되어 있는 것으로, 유기 광전변환부(11G), 무기 광전변환부(11B, 11R)의 각 수광면을 서로 접근하고 배치할 수 있고, 온 칩 렌즈(22)의 F값에 의존하고 생기는 각 색간의 감도의 편차를 저감할 수 있다.
또한, 본 실시의 형태의 광전변환 소자(10)에서는, 하부 전극(15a)으로부터 신호 전하(전자)를 취출하기 때문에, 이것을 화소로서 사용하는 고체 촬상 장치에서는, 상부 전극(18)을 공통 전극으로 하여도 좋다. 이 경우에는, 상술한 콘택트 홀(H), 콘택트 메탈층(20), 배선층(15b, 13b), 도전성 플러그(120b1, 120b2)로 이루어지는 전송 경로는, 전 화소에 대해 적어도 1개소에 형성되면 좋다.
반도체 기판(11)은, 예를 들면, n형의 실리콘(Si)층(110)의 소정의 영역에, 무기 광전변환부(11B, 11R)와 녹용 축전층(110G)이 매입 형성된 것이다. 반도체 기판(11)에는, 또한, 유기 광전변환부(11G)로부터의 전하(전자 또는 정공)의 전송 경로가 되는 도전성 플러그(120a1, 120b1)가 매설되어 있다. 본 실시의 형태에서는, 이 반도체 기판(11)의 이면(면(S1))이 수광면으로 되어 있다. 반도체 기판(11)의 표면(면(S2))측에는, 유기 광전변환부(11G), 무기 광전변환부(11B, 11R)의 각각에 대응하는 복수의 화소 트랜지스터(전송 트랜지스터(Tr1 내지 Tr3)를 포함한다)가 형성됨과 함께, 로직 회로 등으로 이루어지는 주변 회로가 형성되어 있다.
화소 트랜지스터로서는, 예를 들면, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터를 들 수 있다. 이들의 화소 트랜지스터는, 모두 예를 들면, MOS 트랜지스터에 의해 구성되고, 면(S2)측의 p형 반도체웰 영역에 형성되어 있다. 이와 같은 화소 트랜지스터를 포함하는 회로가, 적, 녹, 청의 광전변환부마다 형성되어 있다. 각 회로에서는, 이들의 화소 트랜지스터 중, 예를 들면, 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터로 이루어지는, 합계 3개의 트랜지스터를 포함하는 3트랜지스터 구성을 갖고 있어도 좋고, 이것에 선택 트랜지스터를 가한 4트랜지스터 구성이라도 좋다. 여기서는, 이들의 화소 트랜지스터 중, 전송 트랜지스터(Tr1 내지 Tr3)에 관해서만 도시 및 설명을 행하고 있다. 또한, 전송 트랜지스터 이외의 다른 화소 트랜지스터에 관해서는, 광전변환부 사이 또는 화소 사이에서 공유할 수도 있다. 또한, 플로팅 디퓨전을 공유하는, 이른바 화소 공유 구조를 적용할 수도 있다.
전송 트랜지스터(Tr1 내지 Tr3)는, 게이트 전극(게이트 전극(TG1 내지 TG3))과, 플로팅 디퓨전(FD(113, 114, 116))을 포함하여 구성되어 있다. 전송 트랜지스터(Tr1)는, 유기 광전변환부(11G)에서 발생하고, 녹용 축전층(110G)에 축적된, 녹색에 대응하는 신호 전하(본 실시의 형태에서는 전자)를, 후술하는 수직 신호선(Lsig)에 전송하는 것이다. 전송 트랜지스터(Tr2)는, 무기 광전변환부(11B)에서 발생하고, 축적된, 청색에 대응하는 신호 전하(본 실시의 형태에서는 전자)를, 후술하는 수직 신호선(Lsig)에 전송하는 것이다. 마찬가지로, 전송 트랜지스터(Tr3)는, 무기 광전변환부(11R)에서 발생하고, 축적된, 적색에 대응하는 신호 전하(본 실시의 형태에서는 전자)를, 후술하는 수직 신호선(Lsig)에 전송하는 것이다.
무기 광전변환부(11B, 11R)는 각각, pn 접합을 갖는 포토 다이오드(Photo Diode)이고, 반도체 기판(11) 내의 광로상에서, 면(S1)측부터 무기 광전변환부(11B, 11R)의 순서로 형성되어 있다. 이들 중, 무기 광전변환부(11B)는, 청색광을 선택적으로 검출하여 청색에 대응하는 신호 전하를 축적시키는 것이고, 예를 들면, 반도체 기판(11)의 면(S1)에 따른 선택적인 영역부터, 다층 배선층(51)과의 계면 부근의 영역에 걸쳐서 연재되어 형성되어 있다. 무기 광전변환부(11R)는, 적색광을 선택적으로 검출하여 적색에 대응하는 신호 전하를 축적시키는 것이고, 예를 들면, 무기 광전변환부(11B)보다도 하층(면(S2)측)의 영역에 걸쳐서 형성되어 있다. 또한, 청(B)은, 예를 들면, 450㎚ 내지 495㎚의 파장역, 적(R)은, 예를 들면, 620㎚ 내지 750㎚의 파장역에 각각 대응하는 색이고, 무기 광전변환부(11B, 11R)는 각각, 각 파장역 중의 일부 또는 전부의 파장역의 광을 검출 가능하도록 되어 있으면 좋다.
도 4a는, 무기 광전변환부(11B, 11R)의 상세 구성례를 도시한 것이다. 도 4b는, 도 4a의 다른 단면에서의 구성에 상당하는 것이다. 또한, 본 실시의 형태에서는, 광전변환에 의해 생기는 전자 및 정공의 쌍 중, 전자를 신호 전하로서 판독하는 경우(n형 반도체 영역을 광전변환층으로 하는 경우)에 관해 설명을 행한다. 또한, 도면 중에서, "p" 또는 "n"에 윗첨자로 기재한 "+(플러스)"는, p형 또는 n형의 불순물 농도가 높은 것을 나타내고 있다. 또한, 화소 트랜지스터 중, 전송 트랜지스터(Tr2, Tr3)의 게이트 전극(TG2, TG3)에 대해서도 나타내고 있다.
무기 광전변환부(11B)는, 예를 들면, 정공 축적층이 되는 p형 반도체 영역(이하, 단지 p형 영역이라고 한다, n형의 경우에 대해서도 마찬가지.)(111p)과, 전자 축적층이 되는 n형 광전변환층(n형 영역)(111n)을 포함하여 구성되어 있다. p형 영역(111p) 및 n형 광전변환층(111n)은 각각, 면(S1) 근방의 선택적인 영역에 형성됨과 함께, 그 일부가 굴곡하고, 면(S2)과의 계면에 달하도록 연재 형성되어 있다. p형 영역(111p)은, 면(S1)측에서, 도시하지 않은 p형 반도체웰 영역에 접속되어 있다. n형 광전변환층(111n)은, 청색용의 전송 트랜지스터(Tr2)의 FD(113)(n형 영역)에 접속되어 있다. 또한, p형 영역(111p) 및 n형 광전변환층(111n)의 면(S2)측의 각 단부와 면(S2)과의 계면 근방에는, p형 영역(113p)(정공 축적층)이 형성되어 있다.
무기 광전변환부(11R)는, 예를 들면, p형 영역(112p1, 112p2)(정공 축적층) 사이에, n형 광전변환층(112n)(전자 축적층)을 끼워 넣고서 형성되어 있다(p-n-p의 적층 구조를 갖는다). n형 광전변환층(112n)은, 그 일부가 굴곡하고, 면(S2)과의 계면에 달하도록 연재 형성되어 있다. n형 광전변환층(112n)은, 적색용의 전송 트랜지스터(Tr3)의 FD(114)(n형 영역)에 접속되어 있다. 또한, 적어도 n형 광전변환층(111n)의 면(S2)측의 단부와 면(S2)과의 계면 근방에는 p형 영역(113p)(정공 축적층)이 형성되어 있다.
도 5는, 녹용 축전층(110G)의 상세 구성례를 도시한 것이다. 또한, 여기서는, 유기 광전변환부(11G)에 의해 생기는 전자 및 정공의 쌍 중, 전자를 신호 전하로서, 하부 전극(15a)측부터 판독하는 경우에 관해 설명을 행한다. 또한, 도 5에는, 화소 트랜지스터 중, 전송 트랜지스터(Tr1)의 게이트 전극(TG1)에 대해서도 나타내고 있다.
녹용 축전층(110G)은, 전자 축적층이 되는 n형 영역(115n)을 포함하여 구성되어 있다. n형 영역(115n)의 일부는, 도전성 플러그(120a1)에 접속되어 있고, 하부 전극(15a)측부터 도전성 플러그(120a1)를 통하여 전송되는 전자를 축적하도록 되어 있다. 이 n형 영역(115n)은, 또한, 녹색용의 전송 트랜지스터(Tr1)의 FD(116)(n형 영역)에 접속되어 있다. 또한, n형 영역(115n)과 면(S2)과의 계면 부근에는, p형 영역(115p)(정공 축적층)이 형성되어 있다.
도전성 플러그(120a1, 120b1)는, 후술하는 도전성 플러그(120a2, 120b2)와 함께, 유기 광전변환부(11G)와 반도체 기판(11)과의 커넥터로서 기능함과 함께, 유기 광전변환부(11G)에서 생긴 전자 또는 정공의 전송 경로가 되는 것이다. 본 실시의 형태에서는, 도전성 플러그(120a1)는, 유기 광전변환부(11G)의 하부 전극(15a)과 도통하고 있고, 녹용 축전층(110G)과 접속되어 있다. 도전성 플러그(120b1)는, 유기 광전변환부(11G)의 상부 전극(18)과 도통하고 있고, 정공을 배출하기 위한 배선으로 되어 있다.
이들의 도전성 플러그(120a1, 120b1)는 각각, 예를 들면, 도전형의 반도체층에 의해 구성되고, 반도체 기판(11)에 매입 형성된 것이다. 이 경우, 도전성 플러그(120a1)는 n형으로 하고(전자의 전송 경로가 되기 때문에), 도전성 플러그(120b1)는, p형으로 하면(정공의 전송 경로가 되기 때문에) 좋다. 또는, 도전성 플러그(120a1, 120b1)는, 예를 들면, 관통 비아에 텅스텐(W) 등의 도전막 재료가 매설된 것이라도 좋다. 이 경우, 예를 들면, 실리콘(Si)과의 단락을 억제하기 위해, 산화실리콘(SiO2) 또는 질화실리콘(SiN) 등의 절연막으로 비아 측면이 덮여 있는 것이 바람직하다.
반도체 기판(11)의 면(S2)상에는, 다층 배선층(51)이 형성되어 있다. 다층 배선층(51)에서는, 복수의 배선(51a)이 층간 절연막(52)을 통하여 배설되어 있다. 이와 같이, 광전변환 소자(10)에서는, 다층 배선층(51)이 수광면과는 반대측에 형성되어 있고, 이른바 이면 조사형의 고체 촬상 장치를 실현 가능하도록 되어 있다. 이 다층 배선층(51)에는, 예를 들면, 실리콘(Si)으로 이루어지는 지지 기판(53)이 맞붙여져 있다.
(1-2.광전변환 소자의 제조 방법)
광전변환 소자(10)는, 예를 들면, 다음과 같이 하여 제조할 수 있다. 도 6a 내지 도 8c는, 광전변환 소자(10)의 제조 방법을 공정 순서로 도시한 것이다. 또한, 도 8a 내지 도 8c에서는, 광전변환 소자(10)의 주요부 구성만을 나타내고 있다.
우선, 반도체 기판(11)을 형성한다. 구체적으로는, 실리콘 기체(基體)(1101)상에 실리콘 산화막(1102)을 통하여, 실리콘층(110)이 형성된, 이른바 SOI 기판을 준비한다. 또한, 실리콘층(110)의 실리콘 산화막(1102)측의 면이 반도체 기판(11)의 이면(면(S1))이 된다. 도 6a, 도 6b에서는, 도 1에 도시한 구조와 상하를 역전시킨 상태에서 도시하고 있다. 계속해서, 도 6a에 도시한 바와 같이, 실리콘층(110)에, 도전성 플러그(120a1, 120b1)를 형성한다. 이때, 도전성 플러그(120a1, 120b1)는, 예를 들면, 실리콘층(110)에 관통 비아를 형성한 후, 이 관통 비아 내에, 상술한 바와 같은 질화실리콘 등의 배리어 메탈과, 텅스텐을 매입함에 의해 형성할 수 있다. 또는, 예를 들면, 실리콘층(110)에의 이온 주입에 의해 도전형 불순물 반도체층을 형성하여도 좋다. 이 경우, 도전성 플러그(120a1)를 n형 반도체층, 도전성 플러그(120b1)를 p형 반도체층으로서 형성한다. 이후, 실리콘층(110) 내의 깊이가 다른 영역에(서로 중첩하도록), 예를 들면, 도 4a에 도시한 바와 같은 p형 영역 및 n형 영역을 각각 갖는 무기 광전변환부(11B, 11R)를, 이온 주입에 의해 형성한다. 또한, 도전성 플러그(120a1)에 인접하는 영역에는, 녹용 축전층(110G)을 이온 주입에 의해 형성한다. 이와 같이 하여, 반도체 기판(11)이 형성된다.
뒤이어, 반도체 기판(11)의 면(S2)측에, 전송 트랜지스터(Tr1 내지 Tr3)를 포함하는 화소 트랜지스터와, 로직 회로 등의 주변 회로를 형성한 후, 도 6b에 도시한 바와 같이, 반도체 기판(11)의 면(S2)상에, 층간 절연막(52)을 통하여 복수층의 배선(51a)을 형성함에 의해, 다층 배선층(51)을 형성한다. 계속해서, 다층 배선층(51)상에, 실리콘으로 이루어지는 지지 기판(53)을 부착한 후, 반도체 기판(11)의 면(S1)측부터, 실리콘 기체(1101) 및 실리콘 산화막(1102)을 박리하여, 반도체 기판(11)의 면(S1)을 노출시킨다.
다음에, 반도체 기판(11)의 면(S1)상에, 유기 광전변환부(11G)를 형성한다. 구체적으로는, 우선, 도 7a에 도시한 바와 같이, 반도체 기판(11)의 면(S1)상에, 상술한 바와 같은 산화하프늄막과 산화실리콘막과의 적층막으로 이루어지는 층간 절연막(12)을 형성한다. 예를 들면, ALD(atomic layer deposition : 원자층 퇴적)법에 의해 산화하프늄막을 성막한 후, 예를 들면, 플라즈마 CVD(Chemical Vapor Deposition : 화학 기상 성장)법에 의해 산화실리콘막을 성막한다. 이후, 층간 절연막(12)의 도전성 플러그(120a1, 120b1)에 대향하는 위치에, 콘택트 홀(H1a, H1b)을 형성하고, 이들의 콘택트 홀(H1a, H1b)을 각각 매입하도록, 상술한 재료로 이루어지는 도전성 플러그(120a2, 120b2)를 형성한다. 이때, 도전성 플러그(120a2, 120b2)를, 차광하고 싶은 영역까지 비어져 나와(차광하고 싶은 영역을 덮도록) 형성하여도 좋고, 도전성 플러그(120a2, 120b2)와는 분리한 영역에 차광층을 형성하여도 좋다.
계속해서, 도 7b에 도시한 바와 같이, 상술한 재료로 이루어지는 층간 절연막(14)을, 예를 들면, 플라즈마 CVD법에 의해 성막한다. 또한, 성막 후, 예를 들면, CMP(Chemical Mechanical Polishing : 화학 기계 연마)법에 의해, 층간 절연막(14)의 표면을 평탄화하는 것이 바람직하다. 뒤이어, 층간 절연막(14)의 도전성 플러그(120a2, 120b2)에 대향하는 위치에, 콘택트 홀을 각각 개구하고, 상술한 재료를 매입함에 의해, 배선층(13a, 13b)을 형성하다. 또한, 이 후, 예를 들면, CMP법 등을 이용하여, 층간 절연막(14)상의 잉여의 배선층 재료(텅스텐 등)를 제거하는 것이 바람직하다. 뒤이어, 층간 절연막(14)상에 하부 전극(15a)을 형성한다. 구체적으로는, 우선, 층간 절연막(14)상의 전면에 걸쳐서, 예를 들면, 스퍼터법에 의해, 상술한 투명 도전막을 성막한다. 이 후, 포토 리소그래피법을 이용하여(포토레지스트막의 노광, 현상, 포스트 베이크 등을 행하고), 예를 들면, 드라이 에칭 또는 웨트 에칭을 이용하여, 선택적인 부분을 제거함에 의해, 하부 전극(15a)을 형성한다. 이때, 하부 전극(15a)을, 배선층(13a)에 대향하는 영역에 형성한다. 또한, 투명 도전막의 가공일 때에는, 배선층(13b)에 대향하는 영역에도 투명 도전막을 잔존시킴에 의해, 정공의 전송 경로의 일부를 구성하는 배선층(15b)을, 하부 전극(15a)과 함께 형성한다.
계속해서, 절연막(16)을 형성한다. 이때, 우선 반도체 기판(11)상의 전면에 걸쳐서, 층간 절연막(14), 하부 전극(15a) 및 배선층(15b)을 덮도록, 상술한 재료로 이루어지는 절연막(16)을, 예를 들면, 플라즈마 CVD법에 의해 성막한다. 이후, 도 8a에 도시한 바와 같이, 성막한 절연막(16)을, 예를 들면, CMP법에 의해 연마함에 의해, 하부 전극(15a) 및 배선층(15b)을 절연막(16)으로부터 노출시킴과 함께, 하부 전극(15a) 및 절연막(16) 사이의 단차를 완화한다(또는, 제거한다).
다음에, 도 8b에 도시한 바와 같이, 하부 전극(15a)상에 유기 광전변환층(17)을 형성한다. 이때, 상술한 재료로 이루어지는 3종의 유기 반도체 재료를, 예를 들면, 진공 증착법에 의해 패턴 형성하다. 또한, 상술한 바와 같이, 유기 광전변환층(17)의 상층 또는 하층에, 다른 유기층(전자 블로킹층 등)을 형성할 때에는, 진공(眞空) 공정에서 연속적으로(진공 일관 프로세스로(in-situ vacuum process)) 형성하는 것이 바람직하다. 또한, 유기 광전변환층(17)의 성막 방법으로서는, 반드시 상기한 바와 같은 진공 증착법을 이용한 수법에 한정되지 않고, 다른 수법, 예를 들면, 프린트 기술 등을 이용하여도 상관없다.
계속해서, 도 8c에 도시한 바와 같이, 상부 전극(18) 및 보호층(19)을 형성한다. 우선, 상술한 투명 도전막으로 이루어지는 상부 전극(18)을 반도체 기판(11) 전면에 걸쳐서, 예를 들면, 진공 증착법 또는 스퍼터법에 의해, 유기 광전변환층(17)의 상면 및 측면을 덮도록 성막한다. 또한, 유기 광전변환층(17)은, 수분, 산소, 수소 등의 영향을 받아 특성이 변동하기 쉽기 때문에, 상부 전극(18)은, 유기 광전변환층(17)과 진공 일관 프로세스에 의해 성막하는 것이 바람직하다. 이 후(상부 전극(18)을 패터닝하기 전에), 상부 전극(18)의 상면을 덮도록, 상술한 재료로 이루어지는 보호층(19)을, 예를 들면, 플라즈마 CVD법에 의해 성막한다. 뒤이어, 상부 전극(18)상에 보호층(19)을 형성한 후, 상부 전극(18)을 가공한다.
이후, 포토 리소그래피법을 이용한 에칭에 의해, 상부 전극(18) 및 보호층(19)의 선택적인 부분을 일괄 제거한다. 계속해서, 보호층(19)에, 콘택트 홀(H)을, 예를 들면, 포토 리소그래피법을 이용한 에칭에 의해 형성한다. 이때, 콘택트 홀(H)은, 유기 광전변환층(17)과 비대향(非對向)의 영역에 형성하는 것이 바람직하다. 이 콘택트 홀(H)의 형성 후에서도, 상기와 마찬가지로 포토레지스트를 박리하고, 약액을 사용한 세정을 행하기 때문에, 콘택트 홀(H)에 대향하는 영역에서는, 상부 전극(18)이 보호층(19)으로부터 노출하게 된다. 이 때문에, 핀 정공의 발생을 고려하면, 유기 광전변환층(17)의 형성 영역을 피하고, 콘택트 홀(H)이 마련되는 것이 바람직하다. 계속해서, 상술한 재료로 이루어지는 콘택트 메탈층(20)을, 예를 들면, 스퍼터법 등을 이용하여 형성한다. 이때, 콘택트 메탈층(20)은, 보호층(19)상에, 콘택트 홀(H)을 매입하고, 또한 배선층(15b)의 상면까지 연재되도록 형성한다. 마지막으로, 반도체 기판(11) 상의 전면에 걸쳐서, 평탄화층(21)을 형성한 후, 이 평탄화층(21)상에 온 칩 렌즈(22)를 형성함에 의해, 도 1에 도시한 광전변환 소자(10)가 완성된다.
상기한 바와 같은 광전변환 소자(10)에서는, 예를 들면, 고체 촬상 장치(1)의 단위화소(P)로서, 다음과 같이 하여 신호 전하가 취득된다. 즉, 도 9에 도시한 바와 같이, 광전변환 소자(10)에, 온 칩 렌즈(22)(도 9에는 도시 생략)를 통하여 광(L)이 입사하면, 광(L)은, 유기 광전변환부(11G), 무기 광전변환부(11B, 11R)의 순서로 통과하고, 그 통과 과정에서 적, 녹, 청의 색광마다 광전변환된다. 도 10에, 입사광에 의거한 신호 전하(전자) 취득의 흐름을 모식적으로 도시한다. 이하, 각 광전변환부에서의 구체적인 신호 취득 동작에 관해 설명한다.
(유기 광전변환부(11G)에 의한 녹색 신호의 취득)
광전변환 소자(10)에 입사한 광(L) 중, 우선, 녹색광(Lg)이, 유기 광전변환부(11G)에서 선택적으로 검출(흡수)되어, 광전변환된다. 이에 의해, 발생한 전자-정공 쌍 중의 전자(Eg)가 하부 전극(15a)측부터 취출된 후, 전송 경로(A)(배선층(13a) 및 도전성 플러그(120a1), 120a2)를 통하여 녹용 축전층(110G)에 축적된다. 축적된 전자(Eg)는, 판독 동작일 때에 FD(116)에 전송된다. 또한, 정공(Hg)은, 상부 전극(18)측부터 전송 경로(B)(콘택트 메탈층(20), 배선층(13b, 15b) 및 도전성 플러그(120b1, 120b2))를 통하여 배출된다.
구체적으로는, 다음과 같이 하여 신호 전하를 축적한다. 즉, 본 실시의 형태에서는, 하부 전극(15a)에, 예를 들면, 소정의 부의 전위 VL(<0V)가 인가되고, 상부 전극(18)에는, 전위 VL보다도 낮은 전위 VU(<VL)가 인가된다. 또한, 전위 VL는, 예를 들면, 다층 배선층(51) 내의 배선(51a)으로부터, 전송 경로(A)를 통하여, 하부 전극(15a)에 주어진다. 전위 VL는, 예를 들면, 다층 배선층(51) 내의 배선(51a)으로부터, 전송 경로(B)를 통하여, 상부 전극(18)에 주어진다. 이에 의해, 전하 축적 상태(도시하지 않은 리셋 트랜지스터 및 전송 트랜지스터(Tr1)의 오프 상태)에서는, 유기 광전변환층(17)에서 발생한 전자-정공 쌍 중, 전자가, 상대적으로 고전위로 되어 있는 하부 전극(15a)측으로 인도된다(정공은 상부 전극(18)측으로 인도된다). 이와 같이 하여, 하부 전극(15a)으로부터 전자(Eg)가 취출되고, 전송 경로(A)를 통하여 녹용 축전층(110G)(상세하게는, n형 영역(115n))에 축적된다. 또한, 이 전자(Eg)의 축적에 의해, 녹용 축전층(110G)과 도통하는 하부 전극(15a)의 전위 VL도 변동한다. 이 전위 VL의 변화량이 신호 전위(여기서는, 녹색 신호의 전위)에 상당한다.
그리고, 판독 동작일 때에는, 전송 트랜지스터(Tr1)가 온 상태가 되어, 녹용 축전층(110G)에 축적된 전자(Eg)가, FD(116)에 전송된다. 이에 의해, 녹색광(Lg)의 수광량에 의거한 녹색 신호가, 도시하지 않은 다른 화소 트랜지스터를 통하여 후술하는 수직 신호선(Lsig)에 판독된다. 이 후, 도시하지 않은 리셋 트랜지스터 및 전송 트랜지스터(Tr1)가 온 상태가 되어, n형 영역인 FD(116)와, 녹용 축전층(110G)의 축전 영역(n형 영역(115n))이, 예를 들면, 전원 전압(VDD)으로 리셋된다.
(무기 광전변환부(11B, 11R)에 의한 청색 신호, 적색 신호의 취득)
계속해서, 유기 광전변환부(11G)를 투과한 광 중, 청색광은 무기 광전변환부(11B), 적색광은 무기 광전변환부(11R)에서, 각각 차례로 흡수되어, 광전변환된다. 무기 광전변환부(11B)에서는, 입사한 청색광에 대응한 전자(Eb)가 n형 영역(n형 광전변환층(111n))에 축적되고, 축적된 전자(Ed)는, 판독 동작일 때에 FD(113)로 전송된다. 또한, 정공은, 도시하지 않은 p형 영역에 축적된다. 마찬가지로, 무기 광전변환부(11R)에서는, 입사한 적색광에 대응한 전자(Er)가 n형 영역(n형 광전변환층(112n))에 축적되고, 축적된 전자(Er)는, 판독 동작일 때에 FD(114)로 전송된다. 또한, 정공은, 도시하지 않은 p형 영역에 축적된다.
전하 축적 상태에서는, 상술한 바와 같이, 유기 광전변환부(11G)의 하부 전극(15a)에 부의 전위 VL가 인가되기 때문에, 무기 광전변환부(11B)의 정공 축적층인 p형 영역(도 3의 p형 영역(111p))의 정공 농도가 증가하는 경향이 된다. 이 때문에, p형 영역(111p)과 층간 절연막(12)과의 계면에서의 암전류의 발생을 억제할 수 있다.
판독 동작일 때에는, 상기 유기 광전변환부(11G)와 마찬가지로 전송 트랜지스터(Tr2, Tr3)가 온 상태가 되어, n형 광전변환층(111n, 112n)에 각각 축적된 전자(Eb, Er)가, FD(113, 114)에 전송된다. 이에 의해, 청색광(Lb)의 수광량에 의거한 청색 신호와, 적색광(Lr)의 수광량에 의거한 적색 신호가 각각, 도시하지 않은 다른 화소 트랜지스터를 통하여 후술하는 수직 신호선(Lsig)에 판독된다. 이 후, 도시하지 않은 리셋 트랜지스터 및 전송 트랜지스터(Tr2, 3)가 온 상태가 되어, n형 영역인 FD(113, 114)가, 예를 들면, 전원 전압(VDD)으로 리셋된다.
이처럼, 종방향으로 유기 광전변환부(11G)를, 무기 광전변환부(11B, 11R)를 적층함에 의해, 컬러 필터를 마련하는 일 없이, 적, 녹, 청의 색광을 분리하여 검출하고, 각 색의 신호 전하를 얻을 수 있다. 이에 의해, 컬러 필터의 색광 흡수에 기인하는 광손실(감도 저하)이나, 화소 보간 처리에 수반하는 위색의 발생을 억제할 수 있다.
(1-3. 작용·효과)
전술한 바와 같이, 근래, CCD 이미지 센서, 또는 CMOS 이미지 센서 등의 고체 촬상 장치에서는, 높은 색 재현성, 고프레임 레이트 및 고감도가 요구되고 있다. 이들을 실현하기 위해서는, 우수한 분광 형상, 높은 응답성 및 높은 외부 양자 효율(EQE(external quantum efficiency))이 요구된다. 유기 재료로 구성된 광전변환부(유기 광전변환부)와 Si 등의 무기물 재료로 구성된 광전변환부(무기 광전변환부)가 적층되고, 유기 광전변환부에서 1색의 신호를, 무기 광전변환부에서 2색의 신호를 취출하는 고체 촬상 장치에서는, 유기 광전변환부에는, p형 유기 반도체 재료와 n형 유기 반도체 재료를 공증착함으로써 전하 분리 계면을 늘리고 변환 효율을 향상시키는 것이 가능한 벌크 헤테로 구조가 사용되고 있다. 이 때문에, 일반적인 고체 촬상 장치에서는, 2종류의 재료를 사용하여 유기 광전변환부의 분광 형상, 응답성 및 EQE의 향상이 도모되어 있다. 2종류의 재료(2원계)로 이루어지는 유기 광전변환부에는, 예를 들면, 플러렌류(類)와 퀴나크리돈류 또는 서브프탈로시아닌류, 퀴나크리돈류와 서브프탈로시아닌류 등이 사용되고 있다.
그렇지만, 일반적으로, 고체막에서 샤프한 분광 형상을 갖는 재료는, 높은 전하 수송 특성을 갖지 않는 경향이 있다. 분자성 재료를 사용하여 높은 전하 수송 특성을 발현하려면, 각 분자끼리가 구성하고 있는 궤도가, 고체상태에서 겹쳐짐을 가질 것이 요구되는데, 이 궤도 사이의 상호작용이 발현한 경우, 고체상태에서의 흡수 스펙트럼의 형상은 브로드화(broaden)하여 버린다. 예를 들면, 디인데노페릴렌(diindenoperylene)류는, 그 고체막에서 최대로 10-2㎠/Vs 정도의 높은 정공 이동도를 갖는다. 특히, 기판 온도를 90℃에 올려서 성막된 디인데노페릴렌류의 고체막은, 높은 정공 이동도를 갖는다. 이것은, 디인데노페릴렌류의 결정성 및 배향성이 변화하기 때문으로, 기판 온도 90℃로 성막한 경우에는, 분자 사이 상호작용의 1종이다 π-스태킹이 형성되는 방향으로 전류를 흘리기 쉬운 고체막이 성막되기 때문이다. 이와 같이, 고체막 중에서 보다 강한 분자 사이의 상호작용을 갖는 재료는, 보다 높은 전하 이동도를 발현하기 쉽다.
한편, 디인데노페릴렌류의 흡수 스펙트럼은, 디클로로메탄 등의 유기 용매에 용해한 경우에는, 샤프한 형상의 흡수 스펙트럼을 갖는 것이지만, 고체막에서는 브로드한 흡수 스펙트럼을 나타내는 것이 알려져 있다. 이것은, 용액 중에서는, 디인데노페릴렌류는 디클로로메탄에 의해 희석되어 있기 때문에 단분자(單分子) 상태이지만, 고체막에서는, 분자 사이 상호작용이 발현하기 때문에라고 이해된다. 이와 같이, 샤프한 분광 형상을 가지며, 또한, 높은 전하 수송 특성을 갖는 고체막을 형성하는 것은, 원리적인 곤란을 수반함을 알았다.
또한, 2원계의 벌크 헤테로 구조를 갖는 유기 광전변환부에서는, 고체막 내에서의 P/N 계면에서 발생한 전하(정공 및 전자)는 각각, 정공은 p형 유기 반도체 재료에 의해, 전자는 n형 유기 반도체 재료에 의해 수송된다. 이 때문에, 높은 응답성을 실현하기 위해서는, p형 유기 반도체 재료 및 n형 유기 반도체 재료의 양방이 높은 전하 수송 특성을 갖을 필요가 있다. 따라서, 우수한 분광 형상과 높은 응답성을 양립하기 위해서는, p형 유기 반도체 재료 및 n형 유기 반도체 재료의 어느 일방은, 샤프한 분광 특성 및 높은 전하 이동도의 양방을 갖을 필요가 있다. 그렇지만, 상술한 이유로부터 샤프한 분광 형상을 가지며, 또한, 높은 전하 수송 특성을 갖는 재료를 준비하는 것은 곤란하고, 2종류의 재료에 의해 우수한 분광 형상, 높은 응답성 및 높은 EQE를 실현하는 것은 곤란하였다.
이에 대해, 유기 광전변환층을, 서로 다른 모골격(母骨格)을 갖는 3종류의 유기 반도체 재료(3원계)를 사용하여 형성함으로써, 샤프한 분광 형상, 높은 응답성 및 높은 외부 양자 효율을 실현하는 것이 가능해진다. 이것은, 2원계에서 p형 반도체 및 n형 반도체의 적어도 일방에서 구하여지는, 샤프한 분광 형상 및 높은 전하 이동도 중, 그 일방을 타재료에 맡기는 것이 가능해저서, 우수한 분광 형상, 높은 응답성 및 고EQE를 실현할 수 있기 때문이다. 이 3종류의 유기 반도체 재료를 사용하여 형성된 유기 광전변환층에서는, 광흡수 재료(예를 들면, 본 실시의 형태에서의 제2 유기 반도체 재료)가 광을 흡수함으로써 발생한 여기자는, 3종류의 유기 반도체 재료 중의 2개로부터 선택된 유기 반도체 재료의 계면에서 분리된다.
상기한 바와 같은 3원계의 광전변환 소자 및 이것을 촬상 소자로서 구비한 고체 촬상 장치에서는, 더욱 정세(精細)한 화상을 얻기 위해, 암전류의 발생을 억제하는 것이 요구되고 있다. 또한, 암전류의 발생의 억제는, 2원계의 광전변환 소자에도 요구되는 것이다.
이에 대해, 본 실시의 형태의 광전변환 소자에서는, 유기 광전변환층(17)을, 서로 다른 모골격을 갖는 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료를 사용하여 형성하도록 하였다. 여기서, 제1 유기 반도체 재료는, 플러렌 또는 플러렌 유도체이다. 제3 유기 반도체 재료는, 제1 유기 반도체 재료 및 제2 유기 반도체 재료의 HOMO 준위보다도 얕고, 제1 유기 반도체 재료의 HOMO 준위와의 차가, 0.9eV보다도 작은 HOMO 준위를 갖는 것이다. 이에 의해, 유기 광전변환층(17) 내에서, 제1 유기 반도체 재료와 제3 유기 반도체 재료 사이 및 제2 유기 반도체 재료와 제3 유기 반도체 재료 사이에서의 암전류의 발생을 억제하는 것이 가능해진다.
이상, 본 실시의 형태에서는, 유기 광전변환층(17)을 상기 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 3종류를 사용하여 형성하도록 하고, 제1 유기 반도체 재료로서 플러렌 또는 플러렌 유도체를 사용하도록 하였다. 제3 유기 반도체 재료로서는, 제1 유기 반도체 재료 및 제2 유기 반도체 재료의 HOMO 준위보다도 얕고, 제1 유기 반도체 재료의 HOMO 준위와의 차가 0.9eV보다도 작은 HOMO 준위를 갖는 유기 반도체 재료를 사용하도록 하였다. 이에 의해, 유기 광전변환층(17) 내에서, 제1 유기 반도체 재료와 제3 유기 반도체 재료 사이 및 제2 유기 반도체 재료와 제3 유기 반도체 재료 사이에서의 암전류의 발생이 억제되고, 암전류 특성을 개선하는 것이 가능해진다.
<2. 적용례>
(적용례 1)
도 11은, 상기 실시의 형태에서 설명한 광전변환 소자(10)를 단위화소(P)에 사용한 고체 촬상 장치(고체 촬상 장치(1))의 전체 구성을 도시한 것이다. 이 고체 촬상 장치(1)는, CMOS 이미지 센서이고, 반도체 기판(11)상에, 촬상 에어리어로서의 화소부(1a)를 가짐과 함께, 이 화소부(1a)의 주변 영역에, 예를 들면, 행주사부(131), 수평 선택부(133), 열주사부(134) 및 시스템 제어부(132)로 이루어지는 주변 회로부(130)를 갖고 있다.
화소부(1a)는, 예를 들면, 행렬형상으로 2차원 배치된 복수의 단위화소(P)(광전변환 소자(10)에 상당)를 갖고 있다. 이 단위화소(P)에는, 예를 들면, 화소행마다 화소 구동선(Lread)(구체적으로는 행선택선 및 리셋 제어선)이 배선되고, 화소열마다 수직 신호선(Lsig)이 배선되어 있다. 화소 구동선(Lread)은, 화소로부터의 신호 판독을 위한 구동 신호를 전송하는 것이다. 화소 구동선(Lread)의 일단은, 행주사부(131)의 각 행에 대응한 출력단에 접속되어 있다.
행주사부(131)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소부(1a)의 각 단위화소(P)를, 예를 들면, 행 단위로 구동하는 화소 구동부이다. 행주사부(131)에 의해 선택 주사된 화소행의 각 단위화소(P)로부터 출력되는 신호는, 수직 신호선(Lsig)의 각각을 통하여 수평 선택부(133)에 공급된다. 수평 선택부(133)는, 수직 신호선(Lsig)마다 마련된 앰프나 수평 선택 스위치 등에 의해 구성되어 있다.
열주사부(134)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 수평 선택부(133)의 각 수평 선택 스위치를 주사하면서 순번대로 구동하는 것이다. 이 열주사부(134)에 의한 선택 주사에 의해, 수직 신호선(Lsig)의 각각을 통하여 전송되는 각 화소의 신호가 순번대로 수평 신호선(135)에 출력되고, 당해 수평 신호선(135)을 통하여 반도체 기판(11)의 외부에 전송된다.
행주사부(131), 수평 선택부(133), 열주사부(134) 및 수평 신호선(135)으로 이루어지는 회로 부분은, 반도체 기판(11)상에 직접적으로 형성되어 있어도 좋고, 또는 외부 제어 IC에 배설된 것이라도 좋다. 또한, 그들의 회로 부분은, 케이블 등에 의해 접속된 다른 기판에 형성되어 있어도 좋다.
시스템 제어부(132)는, 반도체 기판(11)의 외부로부터 주어지는 클록이나, 동작 모드를 지령하는 데이터 등을 수취하고, 또한, 고체 촬상 장치(1)의 내부 정보 등의 데이터를 출력하는 것이다. 시스템 제어부(132)는 또한, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터를 가지며, 당해 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 행주사부(131), 수평 선택부(133) 및 열주사부(134) 등의 주변 회로의 구동 제어를 행한다.
(적용례 2)
상술한 고체 촬상 장치(1)는, 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 카메라 시스템이나, 촬상 기능을 갖는 휴대 전화 등, 촬상 기능을 구비한 모든 타입의 전자 기기에 적용할 수 있다. 도 12에, 그 한 예로서, 전자 기기(2)(카메라)의 개략 구성을 도시한다. 이 전자 기기(2)는, 예를 들면, 정지화 또는 동화를 촬영 가능한 비디오 카메라이고, 고체 촬상 장치(1)와, 광학계(광학 렌즈)(310)와, 셔터 장치(311)와, 고체 촬상 장치(1) 및 셔터 장치(311)를 구동하는 구동부(313)와, 신호 처리부(312)를 갖는다.
광학계(310)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(1)의 화소부(1a)에 유도하는 것이다. 이 광학계(310)는, 복수의 광학 렌즈로 구성되어 있어도 좋다. 셔터 장치(311)는, 고체 촬상 장치(1)에의 광조사 기간 및 차광 기간을 제어하는 것이다. 구동부(313)는, 고체 촬상 장치(1)의 전송 동작 및 셔터 장치(311)의 셔터 동작을 제어하는 것이다. 신호 처리부(312)는, 고체 촬상 장치(1)로부터 출력된 신호에 대해, 각종의 신호 처리를 행하는 것이다. 신호 처리 후의 영상 신호(Dout)는, 메모리 등의 기억 매체에 기억되든지, 또는, 모니터 등에 출력된다.
또한, 상기 고체 촬상 장치(1)는, 하기 전자 기기(캡슐형상 내시경(10100) 및 차량 등의 이동체)에도 적용하는 것이 가능하다.
(적용례3)
<체내 정보 취득 시스템에의 응용례>
도 13은, 본 개시에 관한 기술(본 기술)이 적용될 수 있는, 캡슐형상 내시경을 이용한 환자의 체내 정보 취득 시스템의 개략적인 구성의 한 예를 도시하는 블록도이다.
체내 정보 취득 시스템(10001)은, 캡슐형상 내시경(10100)과, 외부 제어 장치(10200)로 구성된다.
캡슐형상 내시경(10100)은, 검사시에, 환자에 의해 삼켜진다. 캡슐형상 내시경(10100)은, 촬상 기능 및 무선 통신 기능을 가지며, 환자로부터 자연 배출될 때까지의 사이, 위나 장 등의 장기의 내부를 연동운동 등에 의해 이동하면서, 당해 장기의 내부의 화상(이하, 체내 화상이라고도 한다)을 소정의 간격으로 순차적으로 촬상하고, 그 체내 화상에 관한 정보를 체외의 외부 제어 장치(10200)에 순차적으로 무선 송신한다.
외부 제어 장치(10200)는, 체내 정보 취득 시스템(10001)의 동작을 통괄적으로 제어한다. 또한, 외부 제어 장치(10200)는, 캡슐형상 내시경(10100)으로부터 송신되어 오는 체내 화상에 관한 정보를 수신하고, 수신한 체내 화상에 관한 정보에 의거하여, 표시 장치(도시 생략)에 당해 체내 화상을 표시하기 위한 화상 데이터를 생성한다.
체내 정보 취득 시스템(10001)에서는, 이와 같이 하여, 캡슐형상 내시경(10100)이 삼켜지고부터 배출될 때까지의 사이, 환자의 체내의 양상을 촬상한 체내 화상을 수시로 얻을 수 있다.
캡슐형상 내시경(10100)과 외부 제어 장치(10200)의 구성 및 기능에 관해 보다 상세히 설명한다.
캡슐형상 내시경(10100)은, 캡슐형의 몸체(10101)를 가지며, 그 몸체(10101) 내에는, 광원부(10111), 촬상부(10112), 화상 처리부(10113), 무선 통신부(10114), 급전부(10115), 전원부(10116), 및 제어부(10117)가 수납되어 있다.
광원부(10111)는, 예를 들면 LED(light emitting diode) 등의 광원으로 구성되고, 촬상부(10112)의 촬상 시야(視野)에 대해 광을 조사한다.
촬상부(10112)는, 촬상 소자, 및 당해 촬상 소자의 전단에 마련된 복수의 렌즈로 이루어지는 광학계로 구성된다. 관찰 대상인 체조직에 조사된 광의 반사광(이하, 관찰광이라고 한다)은, 당해 광학계에 의해 집광되고, 당해 촬상 소자에 입사한다. 촬상부(10112)에서는, 촬상 소자에서, 그곳에 입사한 관찰광이 광전변환되고, 그 관찰광에 대응한 화상 신호가 생성된다. 촬상부(10112)에 의해 생성된 화상 신호는, 화상 처리부(10113)에 제공된다.
화상 처리부(10113)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등의 프로세서에 의해 구성되고, 촬상부(10112)에 의해 생성된 화상 신호에 대해 각종의 신호 처리를 행한다. 화상 처리부(10113)는, 신호 처리를 시행한 화상 신호를, RAW 데이터로서 무선 통신부(10114)에 제공한다.
무선 통신부(10114)는, 화상 처리부(10113)에 의해 신호 처리가 시행된 화상 신호에 대해 변조 처리 등의 소정의 처리를 행하고, 그 화상 신호를, 안테나(10114A)를 사용하여 외부 제어 장치(10200)에 송신한다. 또한, 무선 통신부(10114)는, 외부 제어 장치(10200)로부터, 캡슐형상 내시경(10100)의 구동 제어에 관한 제어 신호를, 안테나(10114A)를 통하여 수신한다. 무선 통신부(10114)는, 외부 제어 장치(10200)로부터 수신한 제어 신호를 제어부(10117)에 제공한다.
급전부(10115)는, 수전용의 안테나 코일, 당해 안테나 코일에 발생한 전류로부터 전력을 재생하는 전력 재생 회로, 및 승압 회로 등으로 구성된다. 급전부(10115)에서는, 이른바 비접촉 충전의 원리를 이용하여 전력이 생성된다.
전원부(10116)는, 2차 전지에 의해 구성되고, 급전부(10115)에 의해 생성된 전력을 축전한다. 도 13에서는, 도면이 복잡해지는 것을 피하기 위해, 전원부(10116)로부터의 전력의 공급처를 나타내는 화살표 등의 도시를 생략하고 있지만, 전원부(10116)에 축전된 전력은, 광원부(10111), 촬상부(10112), 화상 처리부(10113), 무선 통신부(10114), 및 제어부(10117)에 공급되고, 이들의 구동에 이용될 수 있다.
제어부(10117)는, CPU 등의 프로세서에 의해 구성되고, 광원부(10111), 촬상부(10112), 화상 처리부(10113), 무선 통신부(10114), 및, 급전부(10115)의 구동을, 외부 제어 장치(10200)로부터 송신되는 제어 신호에 따라 적절히 제어한다.
외부 제어 장치(10200)는, CPU, GPU 등의 프로세서, 또는 프로세서와 메모리 등의 기억 소자가 혼재된 마이크로컴퓨터 또는 제어 기판 등으로 구성된다. 외부 제어 장치(10200)는, 캡슐형상 내시경(10100)의 제어부(10117)에 대해 제어 신호를, 안테나(10200A)를 통하여 송신함에 의해, 캡슐형상 내시경(10100)의 동작을 제어한다. 캡슐형상 내시경(10100)에서는, 예를 들면, 외부 제어 장치(10200)로부터의 제어 신호에 의해, 광원부(10111)에서의 관찰 대상에 대한 광의 조사 조건이 변경될 수 있다. 또한, 외부 제어 장치(10200)로부터의 제어 신호에 의해, 촬상 조건(예를 들면, 촬상부(10112)에서의 프레임 레이트, 노출치 등)이 변경될 수 있다. 또한, 외부 제어 장치(10200)로부터의 제어 신호에 의해, 화상 처리부(10113)에서의 처리의 내용이나, 무선 통신부(10114)가 화상 신호를 송신하는 조건(예를 들면, 송신 간격, 송신 화상수 등)이 변경되어도 좋다.
또한, 외부 제어 장치(10200)는, 캡슐형상 내시경(10100)으로부터 송신되는 화상 신호에 대해, 각종의 화상 처리를 시행하고, 촬상된 체내 화상을 표시 장치에 표시하기 위한 화상 데이터를 생성한다. 당해 화상 처리로서는, 예를 들면 현상 처리(디모자이크 처리), 고화질화 리(대역 강조 처리, 초해상 처리, NR(Noise reduction) 처리 및/또는 손떨림 보정 처리 등), 및/또는 확대 처리(전자 줌 처리) 등, 각종의 신호 처리를 행할 수가 있다. 외부 제어 장치(10200)는, 표시 장치의 구동을 제어하고, 생성한 화상 데이터에 의거하여 촬상된 체내 화상을 표시시킨다. 또는, 외부 제어 장치(10200)는, 생성한 화상 데이터를 기록 장치(도시 생략)에 기록시키거나, 인쇄 장치(도시 생략)에 인쇄 출력시켜도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 체내 정보 취득 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 예를 들면, 촬상부(10112)에 적용될 수 있다. 이에 의해, 정세한 시술부(術部) 화상을 얻을 수 있기 때문에, 검사의 정밀도가 향상한다.
(적용례 4)
<이동체에의 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재된 장치로서 실현되어도 좋다.
도 14는, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)을 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 14에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052), 및 차량탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하여, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출하여도 좋고, 운전자가 앉아서 졸고 있지 않은지를 판별하여도 좋다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차량 속도 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고서 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득된 차외의 정보에 의거하여, 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 14의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 15는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 15에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프론트유리의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실내의 프론트유리의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프론트유리의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 15에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 겹쳐짐에 의해, 차량(12100)을 상방에서 본 부감(俯瞰) 화상(bird's-eye image)을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행노상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차의 내차와의 사이에 미리 확보하여야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고서 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이들의 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어하여도 좋다.
<3. 실시례>
다음에, 본 개시의 실시례에 관해 상세히 설명한다. 실험 1에서는, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 에너지 준위의 산출 및 분광 특성의 평가를 행하였다. 실험 2에서는, 본 개시의 광전변환 소자를 제작하고, 그 전기 특성을 평가하였다. 실험 3에서는, 본 개시의 유기 광전변환층에서의 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 X선 회절법에 의한 회절 피크 위치, 결정입경(結晶粒徑) 및 결정성을 평가하였다.
(실험 1 : 에너지 준위의 산출 및 분광 특성의 평가)
우선, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 분광 특성에 관해, 이하의 방법을 이용하여 샘플을 제작하여 평가하였다.
UV/오존 처리로 세정한 그 유리 기판상에, 유기 증착 장치를 이용하여, 1×10-5㎩ 이하의 진공하에서 기판 홀더를 회전시키면서 저항 가열법에 의해 플러렌 C60(식(1-1))를 증착하였다. 증착 속도는 0.1㎚/초로 하고, 이것을 분광 특성용 샘플로 하였다. 이 밖에, 플러렌 C60(식(1-1)) 대신에, 식(3-1) 내지 식(3-15), 식(4-1) 내지 식(4-6), 식(5-1) 및 식(6-1)으로 표시한 유기 반도체 재료를 사용한 분광 특성용 샘플을 각각 제작하고, 각 샘플의 분광 특성을 평가하였다. 또한, 각 유기 반도체 재료로 이루어지는 단층막의 막두께는 50㎚로 하였다.
분광 특성은, 자외 가시 분광 광도계를 이용하여, 300㎚ 내지 800㎚의 파장 영역에서 파장마다의 투과율과 반사율을 측정하고, 각 단층막에서 흡수된 광흡수율(%)을 구하였다. 이 광흡수율 및 단층막의 막두께를 파라미터로 하여, 램버트비어의 법칙(Lambert-Beer law)으로부터, 각 단층막에서의 파장마다의 선흡수 계수(α)(㎝-1)를 평가하였다. 선흡수 계수의 파장 의존성으로부터, 가시 영역의 극대 흡수 파장, 극대 흡수 파장에서의 선흡수 계수(극대 선흡수 계수) 및 스펙트럼의 흡수단(吸收端, absorption end)(광흡수단(light absoption end))을 산출하였다.
계속해서, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 HOMO 준위 및 LUMO 준위를 산출하였다.
각 유기 반도체 재료의 HOMO 준위는, 이하의 방법을 이용하여 산출하였다. 우선, HOMO 준위 측정용 샘플은, 상기 분광 특성용 샘플과 같은 방법을 이용하여 제작하였다. 또한, 각 유기 반도체 재료로 이루어지는 단층막의 막두께는 20㎚로 하였다. 계속해서, 얻어진 HOMO 준위 측정용 샘플에 21.23eV의 자외광을 조사하여 샘플 표면에서 방출되는 전자의 운동 에너지 분포를 취득하고, 그 스펙트럼의 에너지폭을, 조사한 자외광의 에너지값으로부터 뺀 값을, 그 유기 반도체 재료의 HOMO 준위로 하였다. 유기 반도체 재료는, 제1 유기 반도체로서 플러렌 C60(식(1-1))을, 제2 유기 반도체 재료로서, 식(3-1) 내지 식(3-15)으로 표시한 서브프탈로시아닌 유도체를, 제3 유기 반도체 재료로서, 식(4-1) 내지 식(4-6), 식(5-1) 및 식(6-1)으로 표시한 퀴나크리돈(QD)을 사용하였다.
각 유기 반도체 재료의 LUMO 준위는, 분광 특성 평가로 얻어진 광흡수단의 에너지값을 HOMO 준위에 가한 값으로서 산출하였다.
[표 4]
Figure 112019051184755-pct00019
[표 5]
Figure 112019051184755-pct00020
[표 6]
Figure 112019051184755-pct00021
표 4는, 제1 유기 반도체 재료로서 사용된 플러렌 C60(식(1-1))의 HOMO 준위 및 LUMO 준위를 표시한 것이다. 표 5는, 제2 유기 반도체 재료로서 사용되는 식(3-1) 내지 식(3-15)의 HOMO 준위, LUMO 준위 및 단층막의 가시 영역의 극대 흡수 파장 및 극대 선흡수 계수를 정리한 것이다. 표 6은, 제3 유기 반도체 재료로서 사용된 식(4-1) 내지 식(4-6) 및 식(5-1)으로 표시한 화합물 및 식(6-1)으로 표시한 QD의 HOMO 준위, LUMO 준위 및 그들 단층막의 광흡수단을 정리한 것이다.
식(3-1) 내지 식(3-15)으로 표시한 서브프탈로시아닌 유도체는, 녹색광을 선택적으로 흡수한 색소이다. 이들 서브프탈로시아닌 유도체는, 표 5에 표시한 바와 같이, 500 내지 600㎚의 영역에 극대 흡수 파장을 가지며, 그 극대 선흡수 계수는 200000㎝-1보다도 높고, 플러렌 C60(식(1-1)) 및 식(4-1) 내지 식(4-6) 및 식(5-1)으로 표시한 화합물 등보다도 가시 영역에서 높은 극대 선흡수 계수를 갖고 있다. 이들의 것으로부터, 서브프탈로시아닌 유도체를 제2 유기 반도체 재료로서 사용함에 의해, 소정 영역의 파장을 선택적으로 흡수하는 광전변환 소자를 제작할 수 있음을 알았다.
또한, 표 6으로부터, 식(4-1) 내지 식(4-6) 및 식(5-1)으로 표시한 화합물은, 500㎚ 이후의 파장 영역에 흡수를 갖지 않고, 480㎚ 이하에 광흡수단을 갖는 것을 알았다. 환언하면, 식(4-1) 내지 식(4-6) 및 식(5-1)으로 표시한 화합물은, 청색광에 대한 광투과성이 높음을 알았다. 즉, 상기한 바와 같은 유기 반도체 재료를 제3 유기 반도체 재료로서 사용함에 의해, 본 개시의 광전변환 소자에서 제3 유기 반도체 재료가 R, G, B의 분리를 방해하지 않음을 알았다.
(실험 2 : 전기 특성의 평가)
이하의 방법을 이용하여 전기 특성 평가용 샘플을 제작하고, 그 외부 양자 효율(EQE), 암전류 특성 및 응답성을 평가하였다.
우선, 샘플 1(실험례 1)로서, 막두께 50㎚의 ITO 전극이 마련된 유리 기판을 UV/오존 처리로 세정한 후, 유기 증착 장치를 이용하여, 1×10-5㎩ 이하의 진공하에서 기판 홀더를 회전시키면서 저항 가열법에 의해, 제1 유기 반도체 재료로서 C60(식(1-1)), 제2 유기 반도체 재료로서 식(3-1)으로 표시한 서브프탈로시아닌 유도체, 제3 유기 반도체 재료로서 식(4-3)으로 표시한 화합물(BP-rBDT)을 동시 증착하여 유기 광전변환층을 성막하였다. 증착 속도는, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료에 대해, 각각 0.025㎚/초, 0.050㎚/초, 0.050㎚/초로 하여, 합계 200㎚의 두께로 성막하였다. 이에 의해, 조성비(組成比) 20vol%(제1 유기 반도체 재료) : 40vol%(제2 유기 반도체 재료) : 40vol%(제3 유기 반도체 재료)의 유기 광전변환층을 얻었다. 계속해서, 정공 블로킹층으로서, 하기 식(10)으로 표시한 B4PyMPM을 증착 속도 0.5Å/sec로 5㎚의 두께가 되도록 성막하였다. 다음에, 이 정공 블로킹층상에, AlSiCu막을 증착법으로 막두께 100㎚로 성막하고, 이것을 상부 전극으로 하였다. 이상에 의해, 1㎜×1㎜의 광전변환 영역을 갖는 광전변환 소자를 제작하였다.
[화학식 16]
Figure 112019051184755-pct00022
이 밖에, 실험례 2 내지 실험례 15로서, 제2 유기 반도체 재료로서 식(3-1)으로 표시한 서브프탈로시아닌 유도체 대신에, 식(3-2) 내지 식(3-15)으로 표시한 서브프탈로시아닌 유도체를 사용한 이외는, 샘플 1과 같은 방법을 이용한 샘플 2 내지 샘플 15를 제작하였다. 또한, 실험례 16 내지 실험례 22로서, 제2 유기 반도체 재료로서 식(3-2)으로 표시한 서브프탈로시아닌 유도체를, 제3 유기 반도체 재료로서 식(4-1), 식(4-2), 식(5-1), 식(4-4) 내지 식(4-6), 식(6-1)으로 표시한 화합물을 사용한 이외는, 샘플 1과 같은 방법을 이용한 샘플 16 내지 샘플 22를 제작하였다.
(EQE 및 암전류 특성의 평가 방법)
EQE 및 암전류 특성의 평가는, 반도체 파라미터 애널라이저를 이용하여 행하였다. 구체적으로는, 필터를 통하여 광원으로부터 광전변환 소자에 조사되는 광의 광량을 1.62㎼/㎠로 하고, 전극 사이에 인가된 바이어스 전압을 -2.6V로 한 경우의 전류치(명전류치(bright current value)) 및 광의 광량을 0㎼/㎠로 한 경우의 전류치(암전류치)를 각각 측정하고, 이들의 값으로부터, EQE 및 암전류 특성을 산출하였다.
(응답성의 평가 방법)
응답성의 평가는, 반도체 파라미터 애널라이저를 이용하여 광조사시에 관측되는 명전류치가, 광조사를 멈추고 나서 하강하는 속도를 기초로 행하였다. 구체적으로는, 필터를 통하여 광원으로부터 광전변환 소자에 조사되는 광의 광량을 1.62㎼/㎠로 하고, 전극 사이에 인가된 바이어스 전압을 -2.6V로 하였다. 이 상태에서 정상 전류를 관측한 후, 광조사를 멈추어, 전류가 감쇠하여 가는 양상을 관측하였다. 계속해서, 얻어진 전류-시간 곡선으로부터 암전류치를 공제함으로써 얻어지는 전류-시간 곡선을 이용하여, 광조사를 멈추고 나서의 전류치가, 정상 상태에서 관측되는 전류치가 3%까지 감쇠하는데 필요로 하는 시간을 응답성의 지표로 하였다.
[표 7]
Figure 112019051184755-pct00023
[표 8]
Figure 112019051184755-pct00024
표 7은, 실험례 1 내지 실험례 15에서의 유기 광전변환층의 구성, EQE, 암전류 특성, 응답성, 제1 유기 반도체 재료 및 제2 유기 반도체 재료의 LUMO 준위 및 그 차 및 유기 광전변환층 중에서의 제3 유기 반도체 재료의 결정성에 관해 정리한 것이다. 또한, 유기 광전변환층 중에서의 제3 유기 반도체 재료의 결정성의 상세에 관해서는 후술한다(실험 3). 표 8은, 실험례 2, 실험례 16 내지 실험례 22에서의 유기 광전변환층의 구성, EQE, 암전류 특성, 응답성, 제1 유기 반도체 재료 및 제3 유기 반도체 재료의 HOMO 준위 및 그 차 및 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 LUMO 준위를 정리한 것이다. 도 16은, 제2 유기 반도체 재료 및 제1 유기 반도체 재료의 LUMO 준위차 및 제2 유기 반도체 재료의 LUMO 준위와, 암전류와의 관계를 도시한 것이다. 도 17은, 제3 유기 반도체 재료 및 제1 유기 반도체 재료의 HOMO 준위차 및 제3 유기 반도체 재료의 HOMO 준위와, 암전류와의 관계를 도시한 것이다.
또한, 표 7에 기재되어 있는 EQE, 암전류 특성 및 응답성의 수치는, 실험례 15의 값을 기준(1.0)으로 한 경우의 상대치이다. 표 8에 기재되어 있는 EQE, 암전류 특성 및 응답성의 수치는, 실험례 16의 값을 기준(1.0)으로 한 경우의 상대치이다. 또한, 실험례 1 내지 실험례 15에서의 이용한 제3 유기 반도체 재료(식(4-3))의 HOMO 준위는, -5.64eV였다.
표 7 및 도 16으로부터는, 제2 유기 반도체 재료로서 -4.50eV 이상의 LUMO 준위를 갖는 유기 반도체 재료(식(3-1) 내지 식(3-14) ; 실험례 1 내지 14)를 사용함으로써, -4.50eV보다도 깊은 LUMO 준위를 갖는 유기 반도체 재료(식(3-15) ; 실험례 15)와 비교하여, 우수한 암전류 특성을 얻을 수 있음을 알았다. 또한, 표 7 및 도 16으로부터는, 제1 유기 반도체 재료와 제2 유기 반도체 재료와의 LUMO 준위의 차가 0.0eV를 경계로, 우수한 암전류 특성을 얻을 수 있음을 알았다. 이것은, 제3 유기 반도체 재료의 HOMO로부터 제2 유기 반도체 재료의 LUMO로의 암전류의 발생이 억제되었기 때문에라고 생각된다. 즉, 제2 유기 반도체 재료로서, 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 유기 반도체 재료를 사용하는 것이 바람직함을 알았다.
표 8 및 도 17로부터는, 제1 유기 반도체 재료와 제3 유기 반도체 재료와의 HOMO 준위의 차가 1eV 미만으로 함으로써 우수한 암전류 특성을 얻을 수 있음을 알았다. 또한, 표 8 및 도 17로부터는, 제1 유기 반도체 재료와 제3 유기 반도체 재료의 HOMO 준위와의 차가 0.9eV를 경계로, 보다 우수한 암전류 특성을 얻을 수 있음을 알았다. 이것은, 제3 유기 반도체 재료의 HOMO로부터 제1 유기 반도체 재료의 LUMO로의 암전류의 발생이 억제되었기 때문에라고 생각된다. 즉, 제3 유기 반도체 재료로서, 제1 유기 반도체 재료의 HOMO 준위와, 제3 유기 반도체 재료의 HOMO 준위와의 차가 0.9eV보다도 작은 유기 반도체 재료를 사용하는 것이 바람직함을 알았다.
또한, 표 7 및 도 16으로부터, 제2 유기 반도체 재료 및 제1 유기 반도체 재료의 LUMO 준위의 차가 0.2eV를 경계로, 더욱 우수한 암전류 특성이 안정되게 얻어짐을 알았다. 예를 들면, 실험례 15와 실험례 7을 비교한 경우, 그 효과는 10배 이상에 이른다. 이것으로부터, 제2 유기 반도체 재료로서는, 제1 유기 반도체 재료의 LUMO 준위보다도 0.2eV 이상 얕은 LUMO 준위를 갖는 유기 반도체 재료를 사용하는 것이 보다 바람직함을 알았다.
또한, 제2 유기 반도체 재료가 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 실험례 1 내지 13은, 실험례 14, 15와 비교하여 제3의 유기 반도체 재료의 결정성이 향상하고 있음을 알았다. 암전류 특성이 우수한 이유는, 제3 유기 반도체 재료의 HOMO로부터 제2 유기 반도체 재료의 LUMO로의 암전류의 발생이 억제된 것이 생각되지만, 이에 덧붙여, 제3 유기 반도체 재료의 결정성의 향상이 생각된다. 제3 유기 반도체 재료는, 제2 유기 반도체 재료가 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 경우, 유기 광전변환층 내에서 결정성이 향상한다. 이에 의해, 제3 유기 반도체 재료와 제1 유기 반도체 재료와의 접촉면적이 보다 작아져서, 암전류의 발생이 억제되었다고 생각된다. 또한, 제3 유기 반도체 재료와 제2 유기 반도체 재료와의 접촉면적이 보다 작아져서, 암전류의 발생이 억제되었다고 생각된다.
또한, 표 7 및 도 16으로부터, 제2 유기 반도체 재료가 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 경우, 우수한 암전류 특성에 더하여, 높은 응답성을 얻을 수 있음을 알았다. 이것은, 상기한 바와 같이, 실험례 14, 15와 비교하여, 제2 유기 반도체 재료가 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 실험례 1 내지 13에서의 제3의 유기 반도체 재료의 결정성이 향상함에 의해, 정공 캐리어의 수송을 보다 고속으로 행할 수 있도록 되었기 때문에라고 생각된다.
또한, 표 8 및 도 17로부터, 제3 유기 반도체 재료 및 제1 유기 반도체 재료의 HOMO 준위의 차가 0.7eV를 경계로, 더욱 우수한 암전류 특성이 안정되게 얻어짐을 알았다. 예를 들면, 실험례 16과 실험례 19를 비교한 경우, 그 효과는 100배 이상에 이른다. 이것으로부터, 제3 유기 반도체 재료로서는, 제1 유기 반도체 재료의 HOMO 준위와의 차가 0.7eV보다 작은 LUMO 준위를 갖는 유기 반도체 재료를 사용하는 것이 보다 바람직함을 알았다.
또한, 표 8 및 도 17로부터, 제3 유기 반도체 재료 및 제1 유기 반도체 재료의 HOMO 준위의 차를 0.5eV 이상으로 함으로써, 양호한 EQE를 얻을 수 있음을 알았다. 즉, 제3 유기 반도체 재료의 HOMO 준위와 제1 유기 반도체 재료의 HOMO 준위와의 차를 0.5eV 이상 0.7eV 미만이 되는 제3 유기 반도체 재료를 사용함에 의해, 매우 우수한 암전류 특성 및 양호한 EQE를 양립할 수 있음을 알았다.
더욱 또한, 표 7 및 표 8 내지 도 16 및 도 17로부터, 제1 유기 반도체 재료로서, HOMO 준위 -6.33eV 및 LUMO 준위 -4.50eV의 C60 플러렌(식(1-1))을 사용한 경우, 제2 유기 반도체 재료의 LUMO 준위 및 제3 유기 반도체 재료의 HOMO 준위는, 이하의 수치 범위를 취함으로써, 우수한 암전류 특성을 얻을 수 있음을 알았다. 예를 들면, 제2 유기 반도체 재료로서, -4.50eV보다도 얕은 LUMO 준위를 갖는 유기 반도체 재료를 사용함으로써, 우수한 암전류 특성을 얻을 수 있고, 또한, -4.3eV 이상의 LUMO 준위를 갖는 유기 반도체 재료를 사용함으로써, 더욱 우수한 암전류 특성을 얻을 수 있음을 알았다. 예를 들면, 제3 유기 반도체 재료로서, -5.4eV보다도 깊은 HOMO 준위를 갖는 유기 반도체 재료를 사용함으로써, 우수한 암전류 특성을 얻을 수 있고, 또한, -5.6eV보다도 깊은 HOMO 준위를 갖는 유기 반도체 재료를 사용함으로써, 더욱 우수한 암전류 특성을 얻을 수 있음을 알았다.
또한, 제3 유기 반도체 재료는, 제2 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 것이 바람직하다. 이와 같은 에너지 준위 관계로 함으로써, 여기자 분리에 의해, 전자가 제3 유기 반도체 재료 내에 발생하는 것이 억제되어, 전하(전자 및 정공)의 재결합에 의한 EQE의 저하를 막는 것이 가능해진다고 생각된다.
또한, 제3 유기 반도체 재료는, 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 것이 바람직하다. 이와 같은 에너지 준위 관계로 함으로써, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료의 HOMO 준위 중, 적어도 하나의 HOMO 준위로부터 제3 유기 반도체 재료의 LUMO 준위에의 암전류의 발생을 억제하는 것이 가능해진다고 생각된다.
이상의 것으로부터, 제3 유기 반도체 재료는, 제2 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO 준위를 갖는 것이 바람직하다고 말할 수 있다. 또한, 제3 유기 반도체 재료는, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료 중에서 가장 얕은 LUMO 준위를 갖는 것이 바람직하다고 말할 수 있다.
또한, 본 실험 결과로부터, 제2 유기 반도체 재료로서는, 상기 화학시 4 및 화학식 5에서 든 식(3-1) 내지 식(3-23) 중에서도, 식(3-1) 내지 식(3-13)으로 표시한 서브프탈로시아닌 유도체를 사용하는 것이 바람직하고, 보다 바람직하게는, 식(3-1) 내지 식(3-8)으로 표시한 서브프탈로시아닌 유도체라고 말할 수 있다.
(실험 3 : X선 회절법에 의한 회절 피크 위치, 결정입경 및 결정성의 평가)
이하의 방법을 이용하여 결정성 평가용 샘플을 제작하고, 그 회절 피크 위치, 결정입경 및 결정성을 평가하였다.
우선, 샘플 23(실험례 23)으로서, 막두께 50㎚의 ITO 전극이 마련된 유리 기판을 UV/오존 처리로 세정한 후, 유기 증착 장치를 이용하여, 1×10-5㎩ 이하의 진공하에서 기판 홀더를 회전시키면서 저항 가열법에 의해, 제1 유기 반도체 재료로서 C60(식(1-1)), 제2 유기 반도체 재료로서 식(3-2)으로 표시한 서브프탈로시아닌 유도체, 제3 유기 반도체 재료로서 식(4-3)으로 표시한 화합물(BP-rBDT)을 동시 증착하여 유기 광전변환층을 성막하였다. 증착 속도는, 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료에 대해, 각각 0.025㎚/초, 0.050㎚/초, 0.050㎚/초, 합계 200㎚의 두께로 성막하고, 이것을 결정 평가용 샘플로 하였다. 이 밖에, 식(4-3)으로 표시한 BP-rBDT 대신에, 식(4-1), 식(4-2), 식(5-1) 및 식(4-4) 내지 식(4-6)으로 표시한 유기 반도체 재료를 사용한 결정 평가용 샘플(샘플 24(실험례 24) 내지 샘플 29(실험례 29))을 각각 제작하였다.
이들 샘플 23 내지 샘플 29에 대해, CuKα를 X선의 발생원으로 한 X선 회절 장치를 이용하여, 각각에 X선을 조사하고, 사입사법을 이용하여 면외(out-of-plane) 방향의 X선 회절 측정을 2θ=2° 내지 35°의 범위에서 행하여, 피크 위치, 결정입경 및 결정성을 평가하였다. 또한, 식(3-2)으로 표시한 서브프탈로시아닌 유도체 대신에, 식(3-1), 식(3-3) 내지 식(3-15)으로 표시한 서브프탈로시아닌 유도체를 사용한 결정 평가용 샘플도 제작하고, 그 결정성을 평가하였다. 또한, 실험례 23 내지 실험례 29로 성막한 유기 광전변환층은, 각각, 실험례 16, 17, 18, 2, 19, 20, 21에서의 유기 광전변환층과 같은 구성을 갖는다.
도 18 내지 도 24는, 각각, 실험례 23 내지 실험례 29에서의 유기 광전변환층의 X선 회절의 측정 결과를 도시한 것이다. 도 18 내지 도 24에서는, 횡축을 2θ로 하고, 종축에 각 결정성 평가용 샘플 23 내지 29의 X선 회절 강도를 플롯하고, 좌측에 측정전 범위(2θ=2° 내지 35°)의 특성도를, 우측에 2θ=14° 내지 30°의 범위의 확대를 나타낸 특성도를 도기하였다. 확대도에서 피크의 위치를 알기 어려운 경우에는, 화살표로 피크의 위치를 나타내었다.
어느 실험례에서도 X선 회절 스펙트럼에서 브래그각(Bragg angle)(2θ) 18° 내지 21°, 22° 내지 24°, 26° 내지 30°의 영역에, 각각 1개 이상의 회절 피크를 확인할 수 있었다. 이들의 피크를 차례로, 제1, 제2, 제3의 피크로 기재한다. 표 9는, 실험례 23 내지 실험례 29에서의 유기 광전변환층의 구성, 제1, 제2, 제3의 피크 위치 및 결정입경에 관해 정리한 것이다. 또한, 2θ=30° 내지 31°에 항상 관측된 하나의 피크는, 유기 광전변환층에 유래한 피크가 아니라, 기판에 배치된 ITO에 유래하는 것이다.
[표 9]
Figure 112019051184755-pct00025
(피크 위치 및 결정입경의 평가 방법)
제1, 제2, 제3의 피크 위치는, 각각, 백그라운드 감산 후의 스펙트럼으로부터 PearsonⅦ 함수를 이용하여 각 피크를 피팅하여 구하였다. 결정입경은, PearsonⅦ 함수를 이용하여 제2의 피크를 피팅하고, 그 반치폭(半値幅, half width)을 구하고, 셰러의 식(Scherrer equation)에 대입함으로써 구하였다. 그때, 셰러 정수(Scherrer constant)(K)는 0.94를 이용하였다.
(결정성의 평가 방법)
결정성에 관해서는, 백그라운드 감산 후의 스펙트럼으로부터 PearsonⅦ 함수를 이용하여 제1의 피크를 피팅하여, 그 면적을 구하고, 결정성(결정화의 정도)를 나타내는 지표로 하였다.
도 18 내지 24에서, 브래그각(2θ) 18° 이상에 확인할 수 있는 피크는, 유기 광전변환층 내에서 제3 유기 반도체 재료가 결정성을 나타내고, 그 분자간 거리가 4.9Å 이하가 될 수 있는 것을 의미하고 있다. 분자간 거리가 짧아질수록, 분자간의 궤도의 중복이 커지고, 정공의 수송을 보다 고속으로 행할 수 있도록 된다고 기대된다.
도 18 내지 24에의서, 브래그각(2θ) 18 내지 21°, 22 내지 24°, 26 내지 30°의 영역에 각각 확인할 수 있는 3개의 회절 피크(제1, 제2, 제3의 피크)는, 유기 광전변환층 내에서 제3 유기 반도체 재료가 결정성을 나타내고 있는 것을 의미하고 있다. 더하여, 제3의 유기 반도체 재료가, 유기 광전변환층 내에서 헤링본 구조라고 불리는 패킹 양식(packing mode)을 취하고 있는 것을 의미하고 있다.
예를 들면, 문헌 등에서 개시되어 있는 BP-2T(식(4-3))의 결정 구조 데이터를 이용하면, CuKα를 X선원으로 한 경우, 19.5°, 23.4°, 28.2°의 3개소에 강한 회절 피크를 나타내는 것이 용이하게 추측된다. 이들 3개의 회절 피크 중, 19.5°의 피크는, 면방위(plane orientation) (110) 및 (11-2)로부터의 회절 피크에 상당한다. 23.4°의 피크는 면방위 (200)로부터의 회절 피크에 상당하고, 28.2°의 피크는 면방위 (12-1)로부터의 회절 피크에 상당한다. 이들의 회절 피크는 모두 헤링본 구조의 형성을 나타내는 중요한 피크이다. 또한, BP-2T의 결정 구조 데이터에 의하면, BP-2T의 공간군(空間群, space group)은 P21/c이다.
그런데, BP-4T(식(4-1)으로 표시되는 BP-2T의 티오펜환(環)의 수가 4개가 된 것)는, 문헌 등에 개시되어 있는 결정 구조 데이터를 이용하여, BP-2T의 경우와 마찬가지로 하여, CuKα를 X선원으로 한 경우, BP-4T는, 헤링본 구조의 형성을 나타내는 19.5°, 23.4°, 28.3°의 3개소에 강한 회절 피크를 나타내는 것이 용이하게 추측된다. BP-4T의 공간군은 P21/n이다. 이상의 것으로부터, 제3의 유기 반도체 재료는, 공간군에 관계없이, 또한, 피크 위치의 시프트를 고려하여, 브래그각(2θ±0.2°) 18° 내지 21°, 22° 내지 24°, 26° 내지 30°의 영역에 각각 확인할 수 있는 3개의 회절 피크로써, 유기 광전변환층 내에서 헤링본 구조라고 불리는 패킹 양식을 취하고 있는 것을 의미함을 알았다.
본 실험에서는, 표 9 및 도 18에 도시한 바와 같이, 제3 유기 반도체 재료로서 BP-2T(식 4-1)를 사용한 실험례 23에서, 각각 19.7°, 23.3°, 28.2°의 위치에 제1, 제2, 제3의 회절 피크를 확인할 수 있었다. 이것은, 상기한 문헌의 회절 피크의 위치와 개략 동일하다. 즉, 실험례 23에서 사용한 제3 유기 반도체 재료는, 유기 광전변환층 내에서 결정성을 나타내고, 헤링본 구조를 취함을 알았다.
마찬가지로, 표 9 및 도 19 내지 도 24에서도, 제1, 제2, 제3의 피크가 확인되었다. 즉, 식(4-1)으로 표시한 BP-2T 이외에도, 식(4-2), 식(5-1), 식(4-3) 내지 식(4-6)으로 표시한 화합물도 유기 광전변환층 내에서 결정성을 나타내고, 헤링본 구조를 취함을 알았다.
제3 유기 반도체 재료의 결정성 및 헤링본 구조의 유무에 의한 광전변환 소자의 전기 특성에의 영향은, 예를 들면, 실험 2에서의 실험례 2 및 실험례 22의 결과(표 8 참조)로부터 확인할 수 있다. 제3 유기 반도체 재료로서 식(4-3)(BP-rBDT) 사용한 실험례 2 및 식(6-1)(QD)을 사용한 실험례 22에서는, 각각, -5.64eV 및 -5.58eV로 가까운 HOMO 준위를 갖지만, 실험례 2의 쪽이 우수한 암전류 특성 및 응답성이 얻어졌다. BP-rBDT는, 도 21에서, 브래그각(2θ) 18° 내지 21°, 22° 내지 24°, 26° 내지 30°의 영역에, 각각 1개 이상의 회절 피크가 확인될 수 있었기 때문에, 유기 광전변환층 내에서 결정성을 나타냄과 함께, 헤링본 구조를 취함을 알고 있다. QD는, 여기서는 나타내고 있지 않지만, X선 회절 스펙트럼에서 브래그각(2θ) 18° 내지 21°, 22° 내지 24°, 26° 내지 30°의 영역에, 회절 피크가 확인되지 않았기 때문에, QD는 유기 광전변환층 내에서 결정성을 나타내지 않고, 헤링본 구조도 취하지 않는다고 추찰된다. 이것으로부터, 실험례 2 및 실험례 22의 암전류 특성 및 응답성의 차는, 유기 광전변환층중에서의 제3 유기 반도체 재료의 결정성의 유무 및 헤링본 구조를 취하는지 취하지 않는지의 차에 의한 것이라고 생각된다. 즉, 실험례 2에서는, BP-rBDT가 유기 광전변환층 내에서 결정성을 나타냄과 함께, 헤링본 구조를 취함으로써, 제1 유기 반도체 재료와의 접촉면적이 작아지고, 이에 의해 암전류의 발생이 억제된 것은 아닐까 하고 추찰된다. 응답성에 관해서는, BP-rBDT가 유기 광전변환층 내에서 결정성을 나타냄과 함께, 헤링본 구조를 취함으로써, 정공의 수송을 보다 고속으로 행할 수 있도록 되었기 때문이 아닌가로 추찰된다.
또한, 표 7에 표시한 결정성의 평가 결과로부터, 제2 유기 반도체 재료로서 제1 유기 반도체 재료의 LUMO 준위보다도 얕은 LUMO를 갖는 유기 반도체 재료를 사용함으로써, 제3 유기 반도체 재료의 유기 광전변환층 내에서의 결정성이 향상함을 알았다. 이것은, 제2 유기 반도체 재료의 에너지 준위에 응하여 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 3 유기 반도체 재료의 각각 사이의 상호작용이 변화한 결과, 제3 유기 반도체 재료의 결정성에 차이가 나타난 것이라고 추찰된다. 이에 의해, 보다 우수한 암전류 특성 및 응답성이 얻어지는 것이라고 추측된다.
또한, 표 7에 표시한 결정입경의 평가 결과로부터, 제3 유기 반도체 재료의 결정입경은 6㎚ 이상 12㎚ 이하가 바람직함을 알았다. 즉, 제3의 유기 반도체 재료가 6㎚ 내지 12㎚의 결정입경을 가짐에 의해, 상술한 우수한 암전류 특성과 응답성을 얻을 수 있음을 알았다.
또한, 어떠한 이유로 브래그각(2θ) 18° 내지 21°, 22° 내지 24°, 26° 내지 20°의 영역에, 헤링본 구조를 취하고 있는 것을 나타내는 회절 피크를 확인할 수 없는 경우에는, 상기한 바와 같이, 제3 유기 반도체 재료의 결정 구조 데이터의 결과와, 상기 방법을 이용하여 측정된 X선 회절 스펙트럼을 대조함으로써 확인할 수 있다. 또한, X선 회절 측정에는, 제3 유기 반도체 재료의 단층막을 이용하여도 좋다. 그와 관련하여, 여기서 확인할 수 없다는 것은, 예를 들면, 각 영역에 각 많은 피크가 검출되고 있는 경우 등이 생각된다.
이상, 실시의 형태, 변형례 및 실시례를 들어 설명하였지만, 본 개시 내용은 상기 실시의 형태 등으로 한정되는 것이 아니고, 여러 가지 변형이 가능하다. 예를 들면, 상기 실시의 형태에서는, 광전변환 소자(고체 촬상 장치)로서, 녹색광을 검출하는 유기 광전변환부(11G)와, 청색광, 적색광을 각각 검출하는 무기 광전변환부(11B, 11R)를 적층시킨 구성으로 하였지만, 본 개시 내용은 이와 같은 구조로 한정되는 것이 아니다. 즉, 유기 광전변환부에서 적색광 또는 청색광을 검출하도록 하여도 좋고, 무기 광전변환부에서 녹색광을 검출하도록 하여도 좋다.
또한, 이들의 유기 광전변환부 및 무기 광전변환부의 수나 그 비율도 한정되는 것이 아니고, 2 이상의 유기 광전변환부를 마련하여도 좋고, 유기 광전변환부만으로 복수색의 색 신호가 얻어지도록 하여도 좋다. 또한, 유기 광전변환부 및 무기 광전변환부를 종방향으로 적층시키는 구조로 한하지 않고, 기판면에 따라 병렬시켜도 좋다.
더욱 또한, 상기 실시의 형태에서는, 이면 조사형의 고체 촬상 장치의 구성을 예시하였지만, 본 개시 내용은 표면 조사형의 고체 촬상 장치에도 적용 가능하다. 또한, 본 개시의 고체 촬상 장치(광전변환 소자)에서는, 상기 실시의 형태로 설명한 각 구성 요소를 전부 구비하고 있을 필요는 없고, 또한 역으로 다른 층을 구비하고 있어도 좋다.
또한, 본 명세서 중에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 또한, 다른 효과가 있어도 좋다.
또한, 본 개시는, 이하와 같은 구성이라도 좋다.
(1)
대향 배치된 제1 전극 및 제2 전극과,
상기 제1 전극과 상기 제2 전극 사이에 마련됨과 함께, 서로 다른 모골격(母骨格)을 갖는 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료를 포함하는 광전변환층을 구비하고,
상기 제1 유기 반도체 재료는, 플러렌 및 플러렌 유도체 중 하나이고,
상기 제3 유기 반도체 재료는, 상기 제1 유기 반도체 재료의 최고준위 점유 분자궤도 준위 및 상기 제2 유기 반도체 재료의 최고준위 점유 분자궤도 준위보다도 얕고, 상기 제1 유기 반도체 재료의 최고준위 점유 분자궤도 준위와의 차가 0.9eV보다도 작은 최고준위 점유 분자궤도 준위를 갖는 광전변환 소자.
(2)
상기 제2 유기 반도체 재료의 최저준위 비점유 분자궤도 준위는, 상기 제1 유기 반도체 재료의 최저준위 비점유 분자궤도 준위보다도 얕은, 상기 (1)에 기재된 광전변환 소자.
(3)
상기 제2 유기 반도체 재료의 최저준위 비점유 분자궤도 준위는, 상기 제1 유기 반도체 재료의 최저준위 비점유 분자궤도 준위보다도 0.2eV 이상 얕은, 상기 (1) 또는 (2)에 기재된 광전변환 소자.
(4)
상기 제3 유기 반도체 재료의 최고준위 점유 분자궤도 준위와, 상기 제1 유기 반도체 재료의 최고준위 점유 분자궤도 준위와의 차는, 0.7eV 미만인, 상기 (1) 내지 (3) 중의 어느 하나에 기재된 광전변환 소자.
(5)
상기 제3 유기 반도체 재료의 최고준위 점유 분자궤도 준위와, 상기 제1 유기 반도체 재료의 최고준위 점유 분자궤도 준위와의 차는, 0.5eV 이상 0.7eV 미만인, 상기 (1) 내지 (4) 중의 어느 하나에 기재된 광전변환 소자.
(6)
상기 제3 유기 반도체 재료는, 상기 제1 유기 반도체 재료의 최저준위 비점유 분자궤도 준위보다도 얕은 최저준위 비점유 분자궤도 준위를 갖는, 상기 (1) 내지 (5) 중의 어느 하나에 기재된 광전변환 소자.
(7)
상기 제3 유기 반도체 재료는 결정성을 갖는, 상기 (1) 내지 (6) 중의 어느 하나에 기재된 광전변환 소자.
(8)
상기 제3 유기 반도체 재료의 결정 성분의 입경은, 6㎚ 이상 12㎚ 이하인, 상기 (1) 내지 (7) 중의 어느 하나에 기재된 광전변환 소자.
(9)
상기 제3 유기 반도체 재료는, X선 회절 스펙트럼에서, 브래그각(2θ±0.2°) 18° 이상의 영역에 적어도 하나의 회절 피크를 갖는, 상기 (1) 내지 (8) 중의 어느 하나에 기재된 광전변환 소자.
(10)
상기 제3 유기 반도체 재료는, X선 회절 스펙트럼에서, 브래그각(2θ±0.2°) 18° 이상 21° 이하, 22° 이상 24° 이하 및 26° 이상 30° 이하의 영역에 각각 적어도 하나의 회절 피크를 갖는, 상기 (1) 내지 (9) 중의 어느 하나에 기재된 광전변환 소자.
(11)
상기 플러렌 및 상기 플러렌 유도체는, 하기 식(1) 및 식(2) 중 하나로 표시되는, 상기 (1) 내지 (10) 중의 어느 하나에 기재된 광전변환 소자.
[화학식 1]
Figure 112019051184755-pct00026
(R1 및 R2은, 각각 독립하여 수소 원자, 할로겐 원자, 직쇄, 분기 또는 환상의 알킬기, 페닐기, 직쇄 또는 축환한 방향족 화합물을 갖는 기, 할로겐화물을 갖는 기, 파셜플루오로알킬기, 퍼플루오로알킬기, 실릴알킬기, 실릴알콕시기, 아릴실릴기, 아릴술파닐기, 알킬술파닐기, 아릴술포닐기, 알킬술포닐기, 아릴술피드기, 알킬술피드기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 카르보닐기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기, 니트로기, 칼코겐화물을 갖는 기, 포스핀기, 포스폰기 및 그들의 유도체 중 하나이고, 각각의 "n" 및 "m"은 0 또는 1 이상의 정수이다.)
(12)
상기 제2 유기 반도체 재료의 최저준위 비점유 분자궤도 준위는, -4.5eV보다도 얕은, 상기 (1) 내지 (11) 중의 어느 하나에 기재된 광전변환 소자.
(13)
상기 제2 유기 반도체 재료의 최저준위 비점유 분자궤도 준위는, -4.3eV 이상인, 상기 (1) 내지 (12) 중의 어느 하나에 기재된 광전변환 소자.
(14)
상기 제3 유기 반도체 재료의 최고준위 점유 분자궤도 준위는, -5.4eV보다도 깊은, 상기 (1) 내지 (13) 중의 어느 하나에 기재된 광전변환 소자.
(15)
상기 제3 유기 반도체 재료의 최고준위 점유 분자궤도 준위는, -5.6eV보다도 깊은, 상기 (1) 내지 (14) 중의 어느 하나에 기재된 광전변환 소자.
(16)
상기 제2 유기 반도체 재료는, 하기 식(3)으로 표시되는 서브프탈로시아닌 또는 서브프탈로시아닌 유도체인, 상기 (1) 내지 (15) 중의 어느 하나에 기재된 광전변환 소자.
[화학식 2]
Figure 112019051184755-pct00027
(R3 내지 R14은, 각각 독립하여, 수소 원자, 할로겐 원자, 직쇄, 분기, 또는 환상 알킬기, 티오알킬기, 티오아릴기, 아릴술포닐기, 알킬술포닐기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 페닐기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기 및 니트로기로 이루어지는 군에서 선택되고, 인접하는 임의의 R3 내지 R14은 축합 지방족환 또는 축합 방향환의 일부라도 좋고, 상기 축합 지방족환 또는 축합 방향환은, 탄소 이외의 1 또는 복수의 원자를 포함하고 있어도 좋고, M은 붕소 및 2가 또는 3가의 금속 중 하나이고, X는 아니온성 기이다.)
(17)
상기 제3 유기 반도체 재료는, 하기 식(3) 및 하기 식(4) 중 하나로 표시되는 화합물인, 상기 (1) 내지 (16) 중의 어느 하나에 기재된 광전변환 소자.
[화학식 3]
Figure 112019051184755-pct00028
(A1 및 A2는, 각각, 공역 방향환, 축합 방향환, 헤테로 원소를 포함하는 축합 방향환, 올리고티오펜 및 티오펜 중 하나이고, 이들은 할로겐 원자, 직쇄, 분기 또는 환상의 알킬기, 티오알킬기, 티오아릴기, 아릴술포닐기, 알킬술포닐기, 알킬술포닐기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기, 및 니트로기 중 하나에 의해 치환되어 있어도 좋고, R15 내지 R58은, 각각 독립하여, 수소 원자, 할로겐 원자, 직쇄, 분기 또는 환상의 알킬기, 티오알킬기, 아릴기, 티오아릴기, 아릴술포닐기, 알킬술포닐기, 알킬술포닐기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 페닐기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기, 및 니트로기로 이루어지는 군에서 선택되고, 인접하는 임의의 R15 내지 R23, 인접하는 임의의 R24 내지 R32, 인접하는 임의의 R33 내지 R45 및 인접하는 임의의 R46 내지 R58은, 각각, 서로 결합하여 축합 방향환을 형성하여도 있어도 좋다.)
(18)
상기 제3 유기 반도체 재료는, 500㎚ 이상의 파장 영역에 흡수를 갖지 않는, 상기 (1) 내지 (17) 중의 어느 하나에 기재된 광전변환 소자.
(19)
상기 제2 유기 반도체 재료는, 500㎚ 이상 600㎚ 이하의 파장 영역에 극대 흡수 파장을 갖는, 상기 (1) 내지 (18) 중의 어느 하나에 기재된 광전변환 소자.
(20)
각 화소가 1 또는 복수의 유기 광전변환부를 포함하고,
상기 유기 광전변환부는,
대향 배치된 제1 전극 및 제2 전극과,
상기 제1 전극과 상기 제2 전극 사이에 마련됨과 함께, 서로 다른 모골격을 갖는 제1 유기 반도체 재료, 제2 유기 반도체 재료 및 제3 유기 반도체 재료를 포함하는 광전변환층을 포함하고,
상기 제1 유기 반도체 재료는, 플러렌 및 플러렌 유도체 중 하나이고,
상기 제3 유기 반도체 재료는, 상기 제1 유기 반도체 재료 및 상기 제2 유기 반도체 재료의 최고준위 점유 분자궤도 준위보다도 얕고, 상기 제1 유기 반도체 재료의 최고준위 점유 분자궤도 준위와의 차가 0.9eV보다도 작은 최고준위 점유 분자궤도 준위를 갖는 고체 촬상 장치.
(A1)
제1의 전극; 제2의 전극; 상기 제1의 전극과 상기 제2의 전극 사이에 배치되고, 제1의 유기 반도체 재료, 제2의 유기 반도체 재료, 및 제3의 유기 반도체 재료를 포함하는 광전변환층을 포함하고, 상기 제2의 유기 반도체 재료는 서브프탈로시아닌 재료를 포함하고, 상기 제2의 유기 반도체 재료는 -6eV 내지 -6.7eV 범위의 최고준위 점유 분자궤도 준위를 갖는 촬상 장치.
(A2)
상기 제2의 유기 반도체 재료의 최저준위 비점위 분자궤도 준위는 상기 제1의 유기 반도체 재료의 최저준위 비점위 분자궤도 준위보다 낮은 상기 (A1)에 기재된 촬상 장치.
(A3)
상기 제2의 유기 반도체 재료는 -6eV 내지 -6.5eV 범위의 최고준위 점유 분자궤도 준위를 갖는 상기 (A1) 내지 (A2) 중의 어느 하나에 기재된 촬상 장치.
(A4)
상기 제2의 유기 반도체 재료는 -6eV 내지 -6.3eV 범위의 최고준위 점유 분자궤도 준위를 갖는 상기 (A1) 내지 (A3) 중의 어느 하나에 기재된 촬상 장치.
(A5)
상기 제2의 유기 반도체 재료의 단층막은, 상기 제1의 유기 반도체 재료의 단층막 및 상기 제3의 유기 반도체 재료의 단층막보다도 가시광 영역에서 극대 흡수 파장의 선흡수 계수가 높은 상기 (A1) 내지 (A4) 중의 어느 하나에 기재된 촬상 장치.
(A6)
각각의 상기 제1의 유기 반도체 재료, 상기 제2의 유기 반도체 재료, 및 상기 제3의 유기 반도체 재료는, 독립하여 한 종류의 유기 반도체 재료인 상기 (A1) 내지 (A5) 중의 어느 하나에 기재된 촬상 장치.
(A7)
상기 제3의 유기 반도체 재료는, 상기 제2의 유기 반도체 재료의 최고준위 점유 분자궤도 준위 이상의 값을 갖는 상기 (A1) 내지 (A6) 중의 어느 하나에 기재된 촬상 장치.
(A8)
상기 서브프탈로시아닌 재료는, 하기 식(6)으로 표시되는 것 또는 그 유도체인 상기 (A1) 내지 (A7) 중의 어느 하나에 기재된 촬상 장치.
Figure 112019051184755-pct00029
(R8 내지 R19은, 각각 독립하여, 수소 원자, 할로겐 원자, 직쇄, 분기, 또는 환상 알킬기, 티오알킬기, 티오아릴기, 아릴술포닐기, 알킬술포닐기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 페닐기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기 및 니트로기로 이루어지는 군에서 선택되고, M은 붕소 및 2가 또는 3가의 금속 중 하나이고, X는 아니온성 기이다.)
(A9)
R8 내지 R19 중 인접하는 것은, 축합 지방족환 또는 축합 방향환의 일부인 상기 (A1) 내지 (A8) 중의 어느 하나에 기재된 촬상 장치.
(A10)
상기 축합 지방족환 또는 상기 축합 방향환은, 탄소 이외의 1 또는 복수의 원자를 포함하는 상기 (A1) 내지 (A9) 중의 어느 하나에 기재된 촬상 장치.
(A11)
상기 서브프탈로시아닌 재료의 상기 유도체는,
Figure 112019051184755-pct00030
Figure 112019051184755-pct00031
Figure 112019051184755-pct00032
Figure 112019051184755-pct00033
Figure 112019051184755-pct00034
로 이루어지는 군에서 선택되는 상기 (A1) 내지 (A10) 중의 어느 하나에 기재된 촬상 장치.
(12)
상기 제3의 유기 반도체 재료의 단층막은, 상기 제2의 유기 반도체 재료의 단층막의 정공의 이동도보다도 높은 정공 이동도를 갖는 상기 (A1) 내지 (A11) 중의 어느 하나에 기재된 촬상 장치.
(13)
상기 제3의 유기 반도체 재료는, 하기 식(3)으로 표시되는 퀴나크리돈 또는 그 유도체, 하기 식(4)로 표시되는 트리알릴아민 또는 그 유도체, 및 하기 식(5)로 표시되는 벤조티에노벤조티오펜 또는 그 유도체로 이루어지는 군에서 선택되는 상기 (A1) 내지 (A12) 중의 어느 하나에 기재된 촬상 장치.
Figure 112019051184755-pct00035
; 하기 식(3)으로 표시되는 퀴나크리돈 또는 그 유도체, 하기 식(4)로 표시되는 트리알릴아민 또는 그 유도체, 및 하기 식(5)로 표시되는 벤조티에노벤조티오펜 또는 그 유도체
Figure 112019051184755-pct00036
; 및
Figure 112019051184755-pct00037
(A14)
렌즈; 신호 처리 회로; 및 촬상 장치를 포함하고, 상기 촬상 장치는, 제1의 전극; 제2의 전극; 상기 제1의 전극과 상기 제2의 전극 사이에 배치되고, 제1의 유기 반도체 재료, 제2의 유기 반도체 재료, 및 제3의 유기 반도체 재료를 구비하는 광전변환층을 포함하고, 상기 제2의 유기 반도체 재료는 서브프탈로시아닌 재료를 포함하고, 상기 제2의 유기 반도체 재료는 -6eV 내지 -6.7eV 범위의 최고준위 점유 분자궤도 준위를 갖는 전자 기기.
다양한 수정, 조합, 하위 조합 및 변경은 관련 기술분야의 기술자의 설계의 요구 및 첨부된 청구항과 그 균등물 범위 내에 있는 다른 요인에 의하여 발생할 수 있음을 이해해야 한다.

Claims (14)

  1. 제1의 전극;
    제2의 전극;
    상기 제1의 전극과 상기 제2의 전극 사이에 배치되고, 서로 다른 모골격을 갖는 제1의 유기 반도체 재료, 제2의 유기 반도체 재료, 및 제3의 유기 반도체 재료를 구비하는 광전변환층을 구비하고,
    상기 제1의 유기 반도체 재료는 플러렌 및 플러렌 유도체 중 하나이고,
    상기 제2의 유기 반도체 재료는 서브프탈로시아닌 재료를 구비하고,
    상기 제3의 유기 반도체 재료는 상기 제1의 유기 반도체 재료의 최고준위 점유 분자궤도 준위 및 상기 제2의 유기 반도체 재료의 최고준위 점유 분자궤도 준위보다도 얕고,
    상기 제1의 유기 반도체 재료의 최고준위 점유 분자궤도 준위와의 차가 0.9eV보다도 작은 최고준위 점유 분자궤도 준위를 갖고,
    X선 회절 스펙트럼에서 브래그각(2θ±0.2°) 18°이상의 영역에 적어도 하나의 회절 피크를 갖고,
    상기 제2의 유기 반도체 재료는 -6eV 내지 -6.7eV 범위의 최고준위 점유 분자궤도 준위를 갖고,
    상기 제2의 유기 반도체 재료의 단층막은, 상기 제1의 유기 반도체 재료의 단층막 및 상기 제3의 유기 반도체 재료의 단층막보다도 가시광 영역에서 극대 흡수 파장의 선흡수 계수가 높은 것을 특징으로 하는 촬상 장치.
  2. 제1항에 있어서,
    상기 제2의 유기 반도체 재료의 최저준위 비점위 분자궤도 준위는 상기 제1의 유기 반도체 재료의 최저준위 비점위 분자궤도 준위보다 낮은 것을 특징으로 하는 촬상 장치.
  3. 제1항에 있어서,
    상기 제2의 유기 반도체 재료는 -6eV 내지 -6.5eV 범위의 최고준위 점유 분자궤도 준위를 갖는 것을 특징으로 하는 촬상 장치.
  4. 제3항에 있어서,
    상기 제2의 유기 반도체 재료는 -6eV 내지 -6.3eV 범위의 최고준위 점유 분자궤도 준위를 갖는 것을 특징으로 하는 촬상 장치.
  5. 삭제
  6. 제1항에 있어서,
    각각의 상기 제1의 유기 반도체 재료, 상기 제2의 유기 반도체 재료, 및 상기 제3의 유기 반도체 재료는, 독립하여 한 종류의 유기 반도체 재료인 것을 특징으로 하는 촬상 장치.
  7. 제1항에 있어서,
    상기 제3의 유기 반도체 재료는, 상기 제2의 유기 반도체 재료의 최고준위 점유 분자궤도 준위 이상의 값을 갖는 것을 특징으로 하는 촬상 장치.
  8. 제1항에 있어서,
    상기 서브프탈로시아닌 재료는, 하기 식(6)으로 표시되는 것 또는 그 유도체인 것을 특징으로 하는 촬상 장치.
    Figure 112019051184755-pct00038

    (R8 내지 R19은, 각각 독립하여, 수소 원자, 할로겐 원자, 직쇄, 분기, 또는 환상 알킬기, 티오알킬기, 티오아릴기, 아릴술포닐기, 알킬술포닐기, 아미노기, 알킬아미노기, 아릴아미노기, 히드록시기, 알콕시기, 아실아미노기, 아실옥시기, 페닐기, 카르복시기, 카르복시아미드기, 카르보알콕시기, 아실기, 술포닐기, 시아노기 및 니트로기로 이루어지는 군에서 선택되고, M은 붕소 및 2가 또는 3가의 금속 중 하나이고, X는 아니온성 기이다.)
  9. 제8항에 있어서,
    R8 내지 R19 중 인접하는 것은, 축합 지방족환 또는 축합 방향환의 일부인 것을 특징으로 하는 촬상 장치.
  10. 제9항에 있어서,
    상기 축합 지방족환 또는 상기 축합 방향환은, 탄소 이외의 1 또는 복수의 원자를 포함하는 것을 특징으로 하는 촬상 장치.
  11. 제8항에 있어서,
    상기 서브프탈로시아닌 재료의 상기 유도체는,
    Figure 112019051184755-pct00039

    Figure 112019051184755-pct00040

    Figure 112019051184755-pct00041


    Figure 112019051184755-pct00042

    로 이루어지는 군에서 선택되는 것을 특징으로 하는 촬상 장치.
  12. 제1항에 있어서,
    상기 제3의 유기 반도체 재료의 단층막은, 상기 제2의 유기 반도체 재료의 단층막의 정공의 이동도보다도 높은 정공 이동도를 갖는 것을 특징으로 하는 촬상 장치.
  13. 제1항에 있어서,
    상기 제3의 유기 반도체 재료는, 하기 식(3)으로 표시되는 퀴나크리돈 또는 그 유도체, 하기 식(4)로 표시되는 트리알릴아민 또는 그 유도체, 및 하기 식(5)로 표시되는 벤조티에노벤조티오펜 또는 그 유도체로 이루어지는 군에서 선택되는 것을 특징으로 하는 촬상 장치.
    Figure 112019051184755-pct00043

    ; 하기 식(3)으로 표시되는 퀴나크리돈 또는 그 유도체, 하기 식(4)로 표시되는 트리알릴아민 또는 그 유도체, 및 하기 식(5)로 표시되는 벤조티에노벤조티오펜 또는 그 유도체
    Figure 112019051184755-pct00044

    ; 및
    Figure 112019051184755-pct00045
  14. 렌즈;
    신호 처리 회로; 및
    촬상 장치를 구비하고,
    상기 촬상 장치는,
    제1의 전극;
    제2의 전극;
    상기 제1의 전극과 상기 제2의 전극 사이에 배치되고, 서로 다른 모골격을 갖는 제1의 유기 반도체 재료, 제2의 유기 반도체 재료, 및 제3의 유기 반도체 재료를 구비하는 광전변환층을 구비하고,
    상기 제1의 유기 반도체 재료는 플러렌 및 플러렌 유도체 중 하나이고,
    상기 제2의 유기 반도체 재료는 서브프탈로시아닌 재료를 구비하고,
    상기 제3의 유기 반도체 재료는 상기 제1의 유기 반도체 재료의 최고준위 점유 분자궤도 준위 및 상기 제2의 유기 반도체 재료의 최고준위 점유 분자궤도 준위보다도 얕고,
    상기 제1의 유기 반도체 재료의 최고준위 점유 분자궤도 준위와의 차가 0.9eV보다도 작은 최고준위 점유 분자궤도 준위를 갖고,
    X선 회절 스펙트럼에서 브래그각(2θ±0.2°) 18°이상의 영역에 적어도 하나의 회절 피크를 갖고,
    상기 제2의 유기 반도체 재료는 -6eV 내지 -6.7eV 범위의 최고준위 점유 분자궤도 준위를 갖고,
    상기 제2의 유기 반도체 재료의 단층막은, 상기 제1의 유기 반도체 재료의 단층막 및 상기 제3의 유기 반도체 재료의 단층막보다도 가시광 영역에서 극대 흡수 파장의 선흡수 계수가 높은 것을 특징으로 하는 전자 기기.
KR1020197014416A 2016-11-30 2017-11-29 광전변환 소자 및 고체 촬상 장치 KR102554977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237022645A KR20230109770A (ko) 2016-11-30 2017-11-29 광전변환소자 및 고체촬상장치

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016232961 2016-11-30
JPJP-P-2016-232961 2016-11-30
JPJP-P-2017-219374 2017-11-14
JP2017219374A JP7013805B2 (ja) 2016-11-30 2017-11-14 光電変換素子および固体撮像装置
PCT/JP2017/042885 WO2018101354A1 (en) 2016-11-30 2017-11-29 Photoelectric conversion element and solid-state imaging device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237022645A Division KR20230109770A (ko) 2016-11-30 2017-11-29 광전변환소자 및 고체촬상장치

Publications (2)

Publication Number Publication Date
KR20190084989A KR20190084989A (ko) 2019-07-17
KR102554977B1 true KR102554977B1 (ko) 2023-07-14

Family

ID=62566354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197014416A KR102554977B1 (ko) 2016-11-30 2017-11-29 광전변환 소자 및 고체 촬상 장치

Country Status (6)

Country Link
US (1) US20190371863A1 (ko)
EP (1) EP3549183A1 (ko)
JP (1) JP7013805B2 (ko)
KR (1) KR102554977B1 (ko)
CN (1) CN109997239B (ko)
TW (1) TWI803473B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007088B2 (ja) * 2016-12-07 2022-01-24 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子および電子機器
US20200274077A1 (en) * 2017-11-08 2020-08-27 Sony Corporation Photoelectric conversion element and imaging apparatus
TW202406182A (zh) * 2018-07-26 2024-02-01 日商索尼股份有限公司 光電轉換元件
JP7428131B2 (ja) 2018-09-04 2024-02-06 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
US20220037602A1 (en) * 2018-09-28 2022-02-03 Sony Corporation Image pickup element, stacked image pickup element, and solid-state image pickup apparatus
JPWO2020195935A1 (ko) * 2019-03-28 2020-10-01
JP2021044310A (ja) * 2019-09-09 2021-03-18 キヤノン株式会社 半導体装置
JP7454655B2 (ja) 2020-04-30 2024-03-22 富士フイルム株式会社 光電変換素子、撮像素子、光センサ、化合物
KR20230042456A (ko) * 2020-07-31 2023-03-28 소니그룹주식회사 광전 변환 소자 및 촬상 장치
WO2023085188A1 (ja) * 2021-11-10 2023-05-19 ソニーセミコンダクタソリューションズ株式会社 有機半導体膜および光電変換素子ならびに撮像装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233117A (ja) * 2014-05-13 2015-12-24 ソニー株式会社 光電変換膜、固体撮像素子、および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089331B2 (ja) * 2001-07-25 2008-05-28 東レ株式会社 発光素子
JP2003234460A (ja) 2002-02-12 2003-08-22 Nippon Hoso Kyokai <Nhk> 積層型光導電膜および固体撮像装置
JP2005303266A (ja) 2004-03-19 2005-10-27 Fuji Photo Film Co Ltd 撮像素子、その電場印加方法および印加した素子
JP5677890B2 (ja) * 2010-09-30 2015-02-25 富士フイルム株式会社 光電変換素子、光電変換素子の製造方法、及び撮像素子
US20130206218A1 (en) * 2012-02-13 2013-08-15 Regents Of The University Of Minnesota Photovoltaic Devices with Enhanced Exciton Diffusion
CN104584237B (zh) * 2012-08-29 2017-03-08 三菱电机株式会社 光生伏打元件及其制造方法
CN102863448B (zh) * 2012-09-19 2015-10-07 中国科学院长春应用化学研究所 一种可溶性酞菁化合物、其制备方法及一种有机薄膜晶体管
TWI613833B (zh) * 2012-11-09 2018-02-01 Sony Corp 光電變換元件、固體攝像裝置及電子機器
CN103972412A (zh) * 2013-01-31 2014-08-06 海洋王照明科技股份有限公司 有机电致发光器件及其制备方法
KR102314128B1 (ko) 2014-08-07 2021-10-18 삼성전자주식회사 유기 광전 소자, 이미지 센서 및 전자 장치
KR102540846B1 (ko) 2014-11-25 2023-06-07 삼성전자주식회사 유기 광전 소자용 화합물, 및 이를 포함하는 유기 광전 소자, 이미지 센서 및 전자 장치
JP6721980B2 (ja) 2014-12-19 2020-07-15 三星電子株式会社Samsung Electronics Co.,Ltd. 有機光電素子、並びにイメージセンサー及びこれを備える電子装置
US10374015B2 (en) 2015-05-29 2019-08-06 Sony Semiconductor Solutions Corporation Photoelectric conversion element and solid-state imaging device
JP2018014396A (ja) * 2016-07-20 2018-01-25 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233117A (ja) * 2014-05-13 2015-12-24 ソニー株式会社 光電変換膜、固体撮像素子、および電子機器

Also Published As

Publication number Publication date
TWI803473B (zh) 2023-06-01
EP3549183A1 (en) 2019-10-09
KR20190084989A (ko) 2019-07-17
CN109997239A (zh) 2019-07-09
TW201826582A (zh) 2018-07-16
US20190371863A1 (en) 2019-12-05
JP7013805B2 (ja) 2022-02-01
JP2018093191A (ja) 2018-06-14
CN109997239B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
KR102554977B1 (ko) 광전변환 소자 및 고체 촬상 장치
JP7107217B2 (ja) 光電変換素子および固体撮像装置
US11355555B2 (en) Solid-state imaging element having a photoelectric conversion layer and a pair of electrodes
US10886313B2 (en) Solid-state imaging element and solid-state imaging apparatus
KR20200085732A (ko) 광전변환 소자 및 촬상 장치
US20220407019A1 (en) Photoelectric conversion element and imaging device
JP7363935B2 (ja) 光電変換素子および固体撮像装置
JP6827735B2 (ja) 光電変換素子および撮像装置
CN117546627A (zh) 半导体元件和半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant