KR102493216B1 - 고체 촬상 소자 및 제조 방법, 및 전자 기기 - Google Patents

고체 촬상 소자 및 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR102493216B1
KR102493216B1 KR1020197005817A KR20197005817A KR102493216B1 KR 102493216 B1 KR102493216 B1 KR 102493216B1 KR 1020197005817 A KR1020197005817 A KR 1020197005817A KR 20197005817 A KR20197005817 A KR 20197005817A KR 102493216 B1 KR102493216 B1 KR 102493216B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
electrode
imaging device
support substrate
wiring layer
Prior art date
Application number
KR1020197005817A
Other languages
English (en)
Other versions
KR20190045187A (ko
Inventor
나오키 코마이
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20190045187A publication Critical patent/KR20190045187A/ko
Application granted granted Critical
Publication of KR102493216B1 publication Critical patent/KR102493216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 개시는, 칩 사이즈의 소형화를 더욱 도모할 수 있도록 하는 고체 촬상 소자 및 제조 방법, 및 전자 기기에 관한 것이다. 고체 촬상 소자는, 복수의 화소가 평면적으로 배치된 화소 영역이 설치되는 반도체 기판과, 반도체 기판에 대해 적층되어 복수의 화소에 접속되는 배선이 설치되는 배선층과, 배선층에 대해 접합되어 반도체 기판을 지지하는 지지 기판을 구비한다. 그리고, 배선층에는, 반도체 기판을 평면적으로 보았을 때 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 사용되는 복수의 전극 패드가 배치되고 지지 기판에는, 복수의 전극 패드에 대응되는 개소에 관통공이 설치된다. 본 기술은, 예를 들면, 웨이퍼 레벨 CSP의 이면 조사형 CMOS 이미지 센서에 적용할 수 있다.

Description

고체 촬상 소자 및 제조 방법, 및 전자 기기
본 개시는, 고체 촬상 소자 및 제조 방법, 및 전자 기기에 관한 것으로, 특히, 칩 사이즈의 소형화를 더욱 도모할 수 있도록 한 고체 촬상 소자 및 제조 방법, 및 전자 기기에 관한 것이다.
종래, 디지털 스틸 카메라나 디지털 비디오 카메라 등 촬상 기능을 구비한 전자 기기에서는, 예를 들면, CCD(Charge Coupled Device)나 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등 고체 촬상 소자가 사용되고 있다. 고체 촬상 소자는, 광전 변환을 행하는 포토 다이오드와 복수의 트랜지스터가 조합된 화소를 갖고 있고, 피사체의 상이 결상되는 상면에 배치된 복수의 화소로부터 출력되는 화소 신호에 기초하여 화상이 구축된다.
또한, 고체 촬상 소자의 구조로서 포토 다이오드가 형성되는 반도체 기판의 표면에 광이 조사되는 표면 조사형 및 포토 다이오드가 형성되는 반도체 기판의 이면에 광이 조사되는 이면 조사형이 있다. 이면 조사형 고체 촬상 소자는, 수광면에 대해 반대측에 배선층이 설치되는 구조이기 때문에, 보다 많은 광을 포토 다이오드가 수광할 수 있다.
또한, 고체 촬상 소자의 실장 방법으로서 예를 들면, 반도체 기판의 화소 영역의 외측에 전극 패드를 설치하고, 와이어를 사용하여 외부와 전기적으로 접속하는 와이어 본딩이나, 솔더 볼을 사용하여 외부와 전기적으로 접속하는 플립 칩 본딩 등이 있다.
예를 들면, 특허문헌 1에는, 컬러 필터 및 온 칩(on-chip) 렌즈가 형성된 반도체 기판의 수광면에 글래스를 맞붙이고, 반도체 기판의 이면측으로부터 전극 패드를 향하여 관통공을 형성한 후, 전극 패드로부터 수광면의 반대 측에 재배선을 형성하여, 솔더 볼을 탑재한 구조의 고체 촬상 소자가 개시되어 있다.
일본특허공개공보 제2009-158862호
그런데, 표면 조사형 고체 촬상 장치에 있어서 이면에 인출 전극을 형성하는 경우, 배선층까지 반도체 기판을 관통하도록 전극을 형성할 필요가 있다. 따라서, 이 경우, 고체 촬상 장치의 화소 영역을 제외한 개소에 전극 패드를 배치하고, 그 전극 패드까지 반도체 기판을 관통하는 관통공을 이면 측으로부터 형성하는 구성이 된다.
그러나, 이러한 구성은, 화소 영역의 외측에 전극 패드를 형성하기 때문에, 외부와의 접속에 필요한 개수의 전극 패드의 배치에 필요한 면적만큼, 칩 사이즈가 커지게 된다. 이에 따라, 이면으로 전극을 취출하는 실장 방법은, 와이어 본드에 의해 전극을 취출하는 실장 방법과 비교하여 고체 촬상 소자의 칩 사이즈를 작게 할 수 있지만, 고체 촬상 소자의 칩 사이즈를 큰 폭으로 작게 하는 것은 곤란하였다.
본 개시는, 이러한 상황을 감안하여 이루어진 것으로, 칩 사이즈를 더욱 소형화할 수 있도록 한 것이다.
본 개시의 일 측면의 고체 촬상 소자는, 복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 반도체 기판과, 상기 반도체 기판에 대해 적층되어, 복수의 상기 화소에 접속되는 배선이 설치되는 배선층과, 상기 배선층에 대해 접합되어, 상기 반도체 기판을 지지하는 지지 기판을 구비하고, 상기 배선층에는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 사용되는 복수의 전극 패드가 배치되고, 상기 지지 기판에는, 복수의 상기 전극 패드에 대응되는 개소에 관통공이 설치된다.
본 개시의 일 측면의 제조 방법은, 복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 반도체 기판과, 상기 반도체 기판에 대해 적층되어 복수의 상기 화소에 접속되는 배선이 설치되는 배선층과, 상기 배선층에 대해 접합되어 상기 반도체 기판을 지지하는 지지 기판을 구비하는 고체 촬상 소자의 제조 방법에 있어서, 상기 배선층에, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 사용되는 복수의 전극 패드를 형성하고, 상기 지지 기판에, 복수의 상기 전극 패드에 대응하는 개소에 관통공을 형성하는 공정을 포함한다.
본 개시의 일 측면의 전자 기기는, 복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 반도체 기판과, 상기 반도체 기판에 대해 적층되어 복수의 상기 화소에 접속되는 배선이 설치되는 배선층과, 상기 배선층에 대해 접합되어 상기 반도체 기판을 지지하는 지지 기판을 가지고, 상기 배선층에는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 이용되는 복수의 전극 패드가 배치되며, 상기 지지 기판에는, 복수의 상기 전극 패드에 대응하는 개소에 관통공이 설치되는 고체 촬상 소자를 구비한다.
본 개시의 일 측면에 있어서, 배선층에는, 반도체 기판을 평면적으로 보았을 때 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 이용되는 복수의 전극 패드가 배치되고, 지지 기판에는, 복수의 전극 패드에 대응하는 개소에 관통공이 설치된다.
본 개시의 일 측면에 의하면, 칩 사이즈를 더 소형화할 수 있다.
[도 1] 본 기술을 적용한 촬상 소자의 제1 실시형태의 구성예를 나타내는 도면이다.
[도 2] 촬상 소자를 평면적으로 보았을 때의 구성예를 나타내는 도면이다.
[도 3] 촬상 소자의 제2 실시형태의 구성예를 나타내는 도면이다.
[도 4] 촬상 소자의 제1 제조 방법을 설명하는 도면이다.
[도 5] 촬상 소자의 제1 제조 방법을 설명하는 도면이다.
[도 6] 촬상 소자의 제3 실시형태의 구성예를 나타내는 도면이다.
[도 7] 촬상 소자의 제2 제조 방법을 설명하는 도면이다.
[도 8] 촬상 소자의 제의 제조 방법을 설명하는 도면이다.
[도 9] 도 3의 촬상 소자의 변형예를 나타내는 도면이다.
[도 10] 촬상 소자의 제4 실시형태의 구성예를 나타내는 도면이다.
[도 11] 촬상 소자의 제5 실시형태의 구성예를 나타내는 도면이다.
[도 12] 촬상 소자의 제3 제조 방법을 설명하는 도면이다.
[도 13] 촬상 소자의 제3 제조 방법을 설명하는 도면이다.
[도 14] 촬상 소자의 제3 제조 방법을 설명하는 도면이다.
[도 15] 촬상 소자의 제3 제조 방법의 제1 변형예를 설명하는 도면이다.
[도 16] 촬상 소자의 제3 제조 방법의 제2 변형예를 설명하는 도면이다.
[도 17] 촬상 소자의 제3 제조 방법의 제3 변형예를 설명하는 도면이다.
[도 18] 촬상 소자의 제3 제조 방법의 제3 변형예를 설명하는 도면이다.
[도 19] 촬상 소자의 제3 제조 방법의 제3 변형예를 설명하는 도면이다.
[도 20] 촬상 소자의 제3 제조 방법의 제3 변형예를 설명하는 도면이다.
[도 21] 촬상 소자의 제6 실시형태의 구성예를 나타내는 도면이다.
[도 22] 촬상 소자의 제4 제조 방법을 설명하는 도면이다.
[도 23] 촬상 소자의 제4 제조 방법을 설명하는 도면이다.
[도 24] 촬상 소자의 제4 제조 방법을 설명하는 도면이다.
[도 25] 촬상 소자의 제4 제조 방법을 설명하는 도면이다.
[도 26] 촬상 소자의 제4 제조 방법을 설명하는 도면이다.
[도 27] 촬상 소자의 제7 구성예에 대해 설명하는 도면이다.
[도 28] 촬상 소자의 제7 구성예에 대해 설명하는 도면이다.
[도 29] 촬상 장치의 구성예를 나타내는 블록도이다.
[도 30] 이미지 센서를 사용하는 사용예를 나타내는 도면이다.
이하, 본 기술을 적용한 구체적인 실시형태에 대하여, 도면을 참조하면서 상세하게 설명한다.
＜촬상 소자의 제1 구성예＞
도 1은, 본 기술을 적용한 촬상 소자의 제1 실시형태의 구성예를 나타내는 도면이다.
도 1에서는, 촬상 소자(11)의 개략적인 단면 구성을 나타내고 있다. 촬상 소자(11)는, 도 1의 아래쪽으로부터 차례로, 지지 기판(12), 다층 배선층(13), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17), 및 글래스 보호 기판(18)이 적층되어 구성된다. 예를 들면, 촬상 소자(11)는, 반도체 기판(14)에 형성되는 화소에, 반도체 기판(14)의 이면측(도 1의 위쪽)으로부터 광이 조사되는 이면 조사형 고체 촬상 소자이다.
지지 기판(12)은, 이면측으로부터 조사되는 광을 화소에 의해 수광 가능하게 하기 위해 얇게 형성된 반도체 기판(14)을 지지하기 위한 기판이다.
다층 배선층(13)은, 반도체 기판(14)에 형성된 화소에 접속되는 배선이 다층 구조로 형성되는 배선층이다. 도 1의 예에서, 다층 배선층(13)은, 반도체 기판(14)측으로부터 제1 배선층(21-1) 및 제2 배선층(21-2)이 적층된 2층 구조로 되어 있고, 각각을 구성하는 배선은, 예를 들면, 구리 등 도전성을 구비한 접속 도체에 의해 형성된다. 또한, 다층 배선층(13)에서는, 제1 배선층(21-1) 및 제2 배선층(21-2) 보다 지지 기판(12) 측에 전극 패드층(22)이 설치된다. 또한, 다층 배선층(13)은, 제1 배선층(21-1), 제2 배선층(21-2), 전극 패드층(22), 및, 각각의 층을 접속하는 관통 전극이, 층간 절연막(23)에 의해 절연 되도록 구성되어 있다.
또한, 전극 패드층(22)을 구성하는 복수의 전극 패드(24)는, 예를 들면, 알루미늄 등 도전성을 구비한 접속 도체에 의해 형성되어 있고, 각각에 대응하는 개소의 지지 기판(12)에는, 지지 기판(12)을 관통하도록 형성된 관통공(25)이 설치되어 있다. 이에 의해, 전극 패드(24)는, 관통공(25)에 의해 개구됨으로써, 촬상 소자(11)의 외부와의 전기적인 접속에 이용 가능하게 된다. 도 1의 예에서는, 전극 패드층(22)에는, 3개의 전극 패드(24-1 내지 24-3)가 배치되어 있고, 지지 기판(12)에는, 전극 패드(24-1 내지 24-3) 각각에 대응한 3개의 관통공(25-1 내지 25-3)이 형성되어 있다.
반도체 기판(14)은, 예를 들면, 단결정 실리콘 등의 소재를 얇게 형성한 웨이퍼이다. 반도체 기판(14)에는, 복수의 화소가 행렬 형상으로 배치된다.
컬러 필터층(15)은, 반도체 기판(14)에 배치된 복수의 화소 마다, 각각의 화소가 수광하는 색(예를 들면, 적, 녹, 및 청의 삼원색)의 광을 투과하기 위한 필터가 평면적으로 배치되어 구성된다. 온 칩 렌즈층(16)은, 반도체 기판(14)에 배치되는 복수의 화소 마다, 각각의 화소에 광을 집광하기 위한 마이크로 렌즈가 평면적으로 배치되어 구성된다.
글래스 씰 수지층(17)은, 반도체 기판(14)에 글래스 보호 기판(18)을 캐비티리스(cavity-less)로 접합하기 위한 투명한 수지로 이루어진 층이다. 글래스 보호 기판(18)은, 촬상 소자(11)의 수광면을 보호하기 위한 투명한 글래스에 의해 형성되는 기판이다.
이와 같이 구성되는 촬상 소자(11)는, 반도체 기판(14)에 화소가 형성되는 화소 영역의 바로 아래쪽에, 즉, 촬상 소자(11)를 평면적으로 보았을 때에 화소 영역과 겹쳐지는 배치로, 전극 패드(24)가 형성된 구조로 되어 있다.
여기서, 도 2에서는, 촬상 소자(11)를 지지 기판(12)측에서 본 개략적인 구성을 나타내고 있다.
도 2에 도시한 것처럼, 촬상 소자(11)는, 평면적으로 보았을 때, 중앙의 거의 모든 범위가 화소 영역(31)으로 되어 있고, 화소 영역(31)의 측방에, 옵티컬 블랙 영역(32)이 설치된 구성으로 되어 있다.
화소 영역(31)은, 반도체 기판(14)에서, 촬상 소자(11)에 의해 촬상되는 화상을 구성하는 화소 신호를 출력하는 화소가 형성되는 영역이며, 화소 영역(31)에는, 복수의 화소가 평면적으로 배치된다. 옵티컬 블랙 영역(32)은, 광학적으로 차광 되고 있고, 촬상 소자(11)에 의해 촬상되는 화상을 구축할 때, 흑색의 기준으로서 사용되는 화소 신호를 출력하는 화소가 배치되는 영역이다.
또한, 촬상 소자(11)에서는, 도시한 것처럼, 복수의 전극 패드(24)가, 화소 영역(31)과 겹쳐지는 위치에서 격자 형상으로 배치되어 있다. 이와 같이, 촬상 소자(11)는, 평면적으로 보았을 때, 화소 영역(31)과 서로 겹치도록 복수의 전극 패드(24)가 배치됨으로써, 칩 사이즈의 소형화를 도모할 수 있다.
예를 들면, 종래의 촬상 소자에서는, 화소 영역과 겹치지 않도록, 평면적으로 보았을 때 화소 영역의 외측에 전극 패드가 배치되고 있었기 때문에, 전극 패드를 화소 영역의 외측에 형성하는데 필요한 면적만큼, 칩 사이즈를 크게 설계할 필요가 있었다.
이에 대하여, 촬상 소자(11)는, 도 1에서 도시한 것처럼, 알루미늄에 의해 구성되는 전극 패드(24)를, 다층 배선층(13)의 지지 기판(12) 측에 설치하고, 전극 패드(24)까지 개구되도록 관통공(25)을 형성함으로써, 화소 영역(31)의 바로 아래에 전극 패드(24)를 배치할 수 있다. 이에 의해, 촬상 소자(11)는, 화소 영역(31)에 배치되는 화소에 악영향을 미치지 않고, 즉, 촬상 소자(11)에 의해 촬상되는 화상에 악영향을 주는 일 없이, 종래보다 칩 사이즈를 소형으로 형성할 수 있다.
즉, 촬상 소자(11)는, 화소 영역(31)의 횡방향으로 배선을 인출하는 구성과 비교하여, 화소 영역(31)의 바로 아래 방향으로 배선을 인출할 수 있는 결과, 예를 들면, 동일한 화각의 촬상 소자보다, 소형화를 실현할 수 있다. 또한 촬상 소자(11)는, 배선을 짧게 할 수 있으므로, 전원의 안정화를 도모함과 함께, 저소비 전력화가 가능해진다. 또한, 촬상 소자(11)는, 화소의 바로 아래에서, 칩 사이즈가 다른 상이한 기판(예를 들면, 후술 하는 도 28의 논리 회로 기판(62))에 플립 칩을 실장하는 것이 가능하게 되어, 칩 사이즈를 크게 하지 않으면서, 고기능화를 도모할 수 있다.
또한, 도 2에서 나타낸 예에서는, 거의 모든 전극 패드(24)가, 화소 영역(31)과 겹치는 위치에 배치되고 있지만, 예를 들면, 일부의 전극 패드(24)는, 화소 영역(31)의 외측에 배치되고 있어도 된다. 즉, 복수의 전극 패드(24) 중 , 적어도 일부의 전극 패드(24)가, 화소 영역(31)과 겹치는 위치에 배치되어 구성됨으로써, 촬상 소자(11)의 칩 사이즈를 소형화할 수 있다.
또한 도 1에서 나타낸 촬상 소자(11)에서, 전극 패드(24)는, 제1 배선층(21-1) 및 제2 배선층을 구성하는 배선과 달리, 알루미늄을 채용하고 있다. 이에 대하여, 예를 들면, 촬상 소자(11)의 전극 패드로서 제1 배선층(21-1) 및 제2 배선층을 구성하는 배선과 같은 구리를 채용해도 된다.
＜촬상 소자의 제2 구성예＞
도 3은, 촬상 소자(11)의 제2 구성예를 나타내는 단면도이다. 또한 도 3에 나타낸 촬상 소자(11A)에서, 도 1의 촬상 소자(11)와 공통되는 구성에 대해서는, 동일한 부호를 부여하고, 그 상세한 설명은 생략 한다.
도 3에 도시한 것처럼, 촬상 소자(11A)는, 도 3의 아래쪽으로부터 차례대로, 지지 기판(12), 다층 배선층(13A), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17), 및 글래스 보호 기판(18)이 적층되어 구성된다.
다층 배선층(13A)은, 제1 배선층(21-1) 및 제2 배선층(21-2)이 형성되는 한편, 도 1에 도시한 전극 패드층(22)이 설치되지 않은 구성으로 되어 있다. 또한, 다층 배선층(13A)에서는, 제2 배선층(21-2)의 일부에 전극 패드(26-1 내지 26-3)가 배치되어 있다. 예를 들면, 전극 패드(26-1 내지 26-3)는, 제2 배선층(21-2)을 구성하는 배선을 패터닝하는 것과 동시에 형성할 수 있어 제2 배선층(21-2)을 구성하는 배선과 같은 구리가 사용된다.
또한, 촬상 소자(11A)에서는, 도 1의 촬상 소자(11)와 마찬가지로, 전극 패드(26-1 내지 26-3)가 개구되도록, 지지 기판(12)을 관통하는 관통공(25-1 내지 25－3)이 형성되어 있다. 또한, 전극 패드(26)는, 도 2에 도시한 전극 패드(24)와 마찬가지로, 화소 영역(31)에 겹치는 위치에서 격자 형상으로 배치되고 있다.
이와 같이, 촬상 소자(11A)는, 다층 배선층(13A)에, 외부와의 전기적인 접속에 이용하기 위한 전극 패드층(22)(도 1)을 설치하지 않고, 예를 들면, 지지 기판(12)에 가장 가까운 배선층(21)의 일부를, 전극 패드(26)로서 이용하는 구조로 되어 있다. 또한 예를 들면, 다층 배선층(13A)에 다층 구조로 적층되는 배선층(21) 중, 지지 기판(12)에 가장 가까운 배선층(21) 이외의 배선층(21)의 일부를 전극 패드(26)로서 이용하여도 되고, 이 경우, 그 전극 패드(26)까지 개구되도록 관통공(25)이 형성된다.
이와 같이 구성되는 촬상 소자(11A)는, 도 1의 촬상 소자(11)와 마찬가지로, 반도체 기판(14)의 화소 영역(31)(도 2)의 바로 아래 측에 전극 패드(26)를 배치하는 구조에 의해, 종래보다 칩 사이즈의 소형화를 도모할 수 있다.
＜촬상 소자의 제1 제조 방법＞
도 4 및 도 5를 참조하여, 도 3의 촬상 소자(11A)의 제조 방법에 대하여 설명한다.
우선, 제1 공정에서, 반도체 기판(14)의 표면에 다층 배선층(13A)을 적층하고, 다층 배선층(13A)을 거쳐 반도체 기판(14)의 상측에서부터 지지 기판(12)을 맞붙인다. 여기서, 다층 배선층(13A)에 형성되는 복수의 전극 패드(26)는, 제조 시에는, 반도체 기판(14)의 화소 영역(31)(도 2)의 바로위가 되는 배치로, 화소 영역(31)과 겹치도록 형성된다. 또한, 지지 기판(12), 다층 배선층(13A) 및 반도체 기판(14)으로 이루어진 중간 구조체를 반전시키고, 반도체 기판(14)을 이면측에서부터 두께를 얇게한다. 그 후, 도 4의 제1단에 도시한 것처럼, 반도체 기판(14)의 이면에 컬러 필터층(15) 및 온 칩 렌즈층(16)을 적층한다.
제2 공정에서, 온 칩 렌즈층(16)을 포함하여 반도체 기판(14)의 이면 측의 전면에 글래스 씰 수지층(17)이 되는 접착제를 도포하여, 글래스 보호 기판(18)을 접착한다. 이에 의해, 도 4의 제2단에 도시한 것처럼, 글래스 보호 기판(18)과 반도체 기판(14)이 글래스 씰 수지층(17)을 통해 캐비티리스 구조로 접합된다.
제3 공정에서, 도 4의 제3단에 도시한 것처럼, 지지 기판(12), 다층 배선층(13A), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17) 및 글래스 보호 기판(18)으로 이루어진 중간 구조체를 반전시킨다.
제4 공정에서, 도 5의 제1단에 도시한 것처럼, 연삭이나 연마 등에 의한 백 그라인딩(grinding) 기술을 사용하여, 예를 들면, 지지 기판(12)을 100㎛ 정도로 두께를 얇게 한다.
제5 공정에서, 도 5의 제2단에 도시한 것처럼, 지지 기판(12)에 레지스트 패턴(33)을 형성한다. 예를 들면, 레지스트 패턴(33)은, 지지 기판(12)의 전면에 레지스트를 성막한 후, 전극 패드(26-1 내지 26-3)에 대응하는 개소가 개구하도록 패터닝을 행함으로써 형성된다.
제6 공정에서, 예를 들면, 드라이 에칭법 등을 사용하여 지지 기판(12)에 대한 가공을 행하고, 전극 패드(26-1 내지 26－3)에 대응하는 개소에서, 다층 배선층(13A)까지 지지 기판(12)을 관통하도록 구멍을 형성한다. 또한, 지지 기판(12)을 마스크로 하여 다층 배선층(13A)의 층간 절연막(23)의 일부를 제거함으로써, 도 5의 제3단에 도시한 것처럼, 전극 패드(26-1 내지 26-3)까지 관통하는 관통공(25-1 내지 25-3)을 형성한다.
그 후, 레지스트 패턴(33)을 제거하고, 규정의 외형 형상이 되도록 잘라 냄으로써, 도 3에 도시한 바와 같은 촬상 소자(11A)가 제조된다.
이상과 같이, 촬상 소자(11A)는, 반도체 기판(14)의 수광면 측에 컬러 필터층(15) 및 온 칩 렌즈층(16)을 적층한 후에, 지지 기판(12)에 관통공(25)을 형성하는 제조 방법에 따라 제조할 수 있다.
또한 예를 들면, 반도체 기판(14)과 지지 기판(12) 사이에 존재하는 다층 배선층(13A)에 전극 패드(26-1 내지 26-3)를 형성하는 형성 방법에 대하여는, 일본특허공개공보 제2009－277732호의 제15 단락 내지 제21 단락에서 상세하게 설명하고 있다. 마찬가지로, 예를 들면, 이면 조사형의 촬상 소자(11A)에서 컬러 필터층(15) 및 온 칩 렌즈층(16)을 형성하는 형성 방법에 대하여도, 일본특허공개공보 제2009－277732호의 제22 단락 내지 제30 단락에서 상세하게 설명하고 있다.
＜촬상 소자의 제3 구성예＞
도 6은, 촬상 소자(11)의 제3 구성예를 나타내는 단면도이다. 또한, 도 6에 도시한 촬상 소자(11B)에서, 도 3의 촬상 소자(11A)와 공통되는 구성에는, 동일한 부호를 부여하고, 그 상세한 설명은 생략 한다.
도 6에 도시한 것처럼, 촬상 소자(11B)는, 도 3의 촬상 소자(11A)와 마찬가지로, 지지 기판(12), 다층 배선층(13A), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17) 및 글래스 보호 기판(18)이 적층되어 구성된다. 또한, 촬상 소자(11B)는, 도 3의 촬상 소자(11A)와 마찬가지로, 전극 패드(26-1 내지 26-3)가 다층 배선층(13A)에 배치되고, 전극 패드(26-1 내지 26-3)가 개구되도록 관통공(25-1 내지 25-3)이 지지 기판(12)에 형성되어 있다.
또한, 촬상 소자(11B)는, 관통공(25)의 측면 및 지지 기판(12)의 상면의 전체에 절연막(41)이 성막 되고, 절연막(41)에 의해 지지 기판(12)에 대해 절연됨과 함께, 전극 패드(26-1 내지 26-3)와 전기적으로 접속되는 관통 전극(42-1 내지 42-3)이 설치된 구성으로 되어 있다.
절연막(41)은, 예를 들면, 절연성을 구비한 SiO2막이나 SiN막 등에 의해 구성되고, 지지 기판(12)과 관통 전극(42-1 내지 42-3)을 절연한다.
관통 전극(42)은, 관통공(25)의 저면 부분에서 전극 패드(26-1 내지 26-3)로 전기적으로 접속되고, 관통공(25)을 통해 지지 기판(12)의 상면까지 연장되도록 형성된다. 예를 들면, 관통 전극(42)의 지지 기판(12)의 상면 측의 부분은, 촬상 소자(11B)의 외부와의 전기적인 접속에 이용된다.
이와 같이 구성되는 촬상 소자(11B)는, 도 3의 촬상 소자(11A)와 마찬가지로, 반도체 기판(14)의 화소 영역(31)(도 2)의 바로 아래 측에 전극 패드(26) 및 관통 전극(42)을 배치하는 구조에 의해, 종래보다 칩 사이즈의 소형화를 도모할 수 있다.
＜촬상 소자의 제2 제조 방법＞
도 7 및 도 8을 참조하여, 도 6의 촬상 소자(11B)의 제조 방법에 대하여 설명한다.
우선, 상술한 도 4 및 도 5를 참조하여 설명한 제1 내지 제6 공정과 마찬가지의 공정을 행하고, 이에 의해, 전극 패드(26-1 내지 26-3)가 개구되도록 지지 기판(12)에 관통공(25-1 내지 25-3)이 형성된 상태의 중간 구조체가 제조된다.
계속해서, 제11 공정에 있어, 도 7의 제1단에 도시한 것처럼, 관통공(25)의 저면 및 측면을 포함하는 지지 기판(12)의 상면 전체에, 예를 들면, 플라스마 CVD(Chemical Vapor Deposition)법에 의해 절연막(41)을 성막한다.
제12 공정에 있어, 도 7의 제2단에 도시한 것처럼, 예를 들면, 에치백(etch back)법을 사용하여, 관통공(25) 저면의 절연막(41)을 제거함으로써, 전극 패드(26)가 노출된 상태로 된다.
제13 공정에 있어, 도 7의 제3단에 도시한 것처럼, 예를 들면, 스퍼터링법을 사용하며, 관통공(25)의 저면 및 측면을 포함하는 지지 기판(12) 상면 전체에 배리어 메탈막(도시하지 않음)을 성막하고, 계속해서, 시드층(43)을 성막한다.
여기서, 배리어 메탈막은, 접속 도체(촬상 소자(11B)의 구성예에서는, 관통 전극(42)을 형성하는 구리)의 확산을 방지하기 위해 성막된다. 배리어 메탈막으로는, 예를 들면, 티탄(Ti) 또는 텅스텐(W)이나, 티탄 또는 텅스텐의 산화막 등을 사용할 수 있다. 또한, 배리어 메탈막으로 이들의 합금을 사용해도 된다. 또한 촬상 소자(11B)에서는, 배리어 메탈막으로 티탄을 사용하는 것이 적합하다. 시드층(43)은, 예를 들면, 전계 도금법에 의해 접속 도체를 설치할 때 전극으로 사용된다.
제14 공정에 있어, 도 8의 제1단에 도시한 것처럼, 시드층(43)의 상면에 있어 관통 전극(42-1 내지 42-3)이 형성되지 않는 소정의 영역에, 레지스트 패턴(33)이 형성된다.
제15 공정에 있어, 도 8의 제2단에 도시한 것처럼, 관통 전극(42)의 두께로 될 때까지 접속 도체를 전계 도금함으로써, 레지스트 패턴(33)이 형성되지 않은 개소의 시드층(43)에 도금층(44)이 형성된다.
제16 공정에 있어, 레지스트 패턴(33)을 제거한 후, 예를 들면, Ÿ‡ 에칭(wet etching)에 의해, 레지스트 패턴(33)의 하부에 형성되어 있던 시드층(43) 및 배리어 메탈막(도시하지 않음)을 제거한다. 이에 의해, 시드층(43)에 의해 연속적으로 되어 있던 도금층(44)이 독립하고, 도 8의 제3단에 도시한 것처럼, 관통 전극(42-1 내지 42-3)이 형성된다. 이 때, 지지 기판(12)의 상면에서 재배선도 형성된다.
그 후, 규정의 외형 형상이 되도록 잘라 냄으로써, 도 6에 도시한 바와 같은 촬상 소자(11B)가 제조된다.
이상과 같이, 촬상 소자(11B)는, 반도체 기판(14)의 수광면 측에 컬러 필터층(15) 및 온 칩 렌즈층(16)을 적층한 후에, 지지 기판(12)에 관통공(25)을 형성하고, 그 후, 관통 전극(42)을 형성하는 제조 방법에 의해 제조할 수 있다.
또한, 촬상 소자(11B)는, 도 6에 도시한 바와 같은 구성 상태로 이용할 수 있으나, 필요에 따라서는, 관통 전극(42)에 대해, 솔더 볼이 설치된 구성으로 하여 사용해도 된다.
예를 들면, 도 9에는, 촬상 소자(11B)의 변형예를 나타내고 있다. 도 9A에 도시한 것처럼, 감광성 솔더레지스트(34)를 도포한 후, 노광 및 현상을 행함으로써, 관통 전극(42)의 지지 기판(12)의 상면 측에 있는 일부분을, 솔더 볼을 탑재하기 위한 랜드부로서 개구한다. 그리고, 예를 들면, 볼 진입 방법을 사용하여, 도 9B에서 도시한 것처럼, 솔더 볼(35-1 내지 35-3)을 랜드부에 탑재하고, 각각 관통 전극(42-1 내지 42-3)으로 전기적으로 접속한다.
＜촬상 소자의 제4 구성예＞
도 10은, 촬상 소자(11)의 제4 구성예를 나타낸 단면도이다. 또한 도 10에서 나타낸 촬상 소자(11C)에서, 도 6의 촬상 소자(11B)와 공통되는 구성에 대하여, 동일한 부호를 부여하고, 그 상세한 설명은 생략 한다.
도 10에 도시한 것처럼, 촬상 소자(11C)는, 도 6의 촬상 소자(11B)와 마찬가지로, 지지 기판(12), 다층 배선층(13A), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17), 및 글래스 보호 기판(18)이 적층되어 구성된다. 또한, 촬상 소자(11C)는, 도 6의 촬상 소자(11B)와 마찬가지로, 전극 패드(26-1 내지 26-3)가 다층 배선층(13A)에 배치되고, 전극 패드(26-1 내지 26-3)가 개구하도록 관통공(25-1 내지 25-3)이 지지 기판(12)에 형성되며, 절연막(41)이 성막되어 있다.
그리고, 촬상 소자(11C)는, 관통공(25)의 내부에 매립형 관통 전극(45)이 형성된 구성으로 되어 있다. 예를 들면, 매립형 관통 전극(45)은, 상술한 제15 공정(도 8의 2단째)에서 전계 도금을 행할 때, 관통공(25)을 접속 도체로 매립함으로써 형성할 수 있다.
이와 같이 구성되는 촬상 소자(11C)는, 도 6의 촬상 소자(11B)와 마찬가지로, 반도체 기판(14)의 화소 영역(31)(도 2)의 바로 아래쪽에 전극 패드(26) 및 매립형 관통 전극(45)을 배치하는 구조에 의해, 종래보다 칩 사이즈의 소형화를 도모할 수 있다.
＜촬상 소자의 제5 구성예＞
도 11은, 촬상 소자(11)의 제6 구성예를 나타내는 단면도이다. 또한 도 11에서 나타낸 촬상 소자(11D)에서, 도 3의 촬상 소자(11A)와 공통되는 구성에 대하여, 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
도 11에 도시한 것처럼, 촬상 소자(11D)는, 지지 기판(12D), 다층 배선층(13D), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17), 및 글래스 보호 기판(18)이 적층되어 구성된다.
촬상 소자(11D)는, 제2 배선층(21-2)에 설치되는 전극 패드(26-1 내지 26-6)가, 다층 배선층(13D)의 표면에 노출되도록 형성된 구성으로 되어 있다. 그리고, 전극 패드(26-1 내지 26-6)에 대하여, 지지 기판(12D)을 관통하도록 형성된 관통 전극(46-1 내지 46-6)이, 지지 기판(12D)과 다층 배선층(13D)의 접합면에서 접속된다. 예를 들면, 촬상 소자(11D)는, 도시되지 않은 절연막을 통해 관통공에 관통 전극(46-1 내지 46-6)이 매립되어 있는 지지 기판(12D)과 다층 배선층(13D)을 하이브리드 본딩함으로써 구성된다.
또한, 촬상 소자(11D)는, 지지 기판(12D)의 전면에 성막된 절연막(51)에 매립되도록, 관통 전극(46-1 내지 46-6)에 대응하는 지지 기판(12D)의 표면에, 매립 전극 패드(52-1 내지 52-6)가 형성된 구성으로 되어 있다.
이와 같이 구성되는 촬상 소자(11D)는, 도 3의 촬상 소자(11A)와 마찬가지로, 반도체 기판(14)의 화소 영역(31)(도 2)의 바로 아래쪽에 전극 패드(26) 및 매립 전극 패드(52)를 배치하는 구조에 의해, 종래보다 칩 사이즈의 소형화를 도모할 수 있다.
＜촬상 소자의 제3 제조 방법＞
도 12 내지 도 14를 참조하여, 도 11의 촬상 소자(11D)의 제조 방법에 대하여 설명한다.
우선, 제21 공정에 있어, 도 12의 1단째에서 도시한 것처럼, 지지 기판(12D)에 대해, 지지 기판(12D)을 관통하지 않는 길이의 비관통 비어(47-1 내지 47-6)를 형성한다.
예를 들면, 2.0㎛ 내지 10.0㎛ 정도 직경의 개구부가 설치될 수 있는 레지스트 패턴을 지지 기판(12D)의 상면에 형성하고, 그 레지스트 패턴을 마스크로 하여 드라이 에칭을 행함으로써, 30㎛ 내지 80㎛ 정도 깊이의 비어를 형성한다. 그리고, 레지스트 패턴을 제거한 후, 확산로에서 열산화막을 형성하거나, 또는, CVD 장치로 LP-SiN막을 형성한다. 계속해서, 스퍼터링법에 의해, 예를 들면, 텅스텐계의 배리어 메탈막을 성막하고, 구리의 시드층을 성막한 후, 전계 도금법을 사용하여 비어를 구리로 충전한다. 그 후, CMP(Chemical Mechanical Polishing)법에 의해 잉여의 구리를 제거하고, 하이브리드 본딩용 패드를 형성함과 동시에 평탄화를 행한다. 이러한 방법에 의해, 지지 기판(12D)에 비관통 비어(47-1 내지 47-6)를 형성할 수 있다.
한편, 반도체 기판(14)의 다층 배선층(13D)에는, 지지 기판(12D)의 비관통 비어(47-1 내지 47-6)와 접속하는 전극 패드(26-1 내지 26-6)가, 반도체 기판(14)의 화소 영역(31)의 바로 아래(공정에서는 바로 위)가 되는 위치에, 다마신법(damascene method)을 사용하여 형성된다.
제22 공정에 있어, 도 12의 2단째에서 도시한 것처럼, 반도체 기판(14)에 적층된 다층 배선층(13D)에 대하여, 지지 기판(12D)을 접합한다. 이 때, 다층 배선층(13D)의 전극 패드(26-1 내지 26-6)와 지지 기판(12D)의 비관통 비어(47-1 내지 47-6)를 동일한 도체끼리 접합(Cu-Cu접합)함과 동시에, 지지 기판(12D) 및 층간 절연막(23)의 면끼리 접합하는 하이브리드 본딩을 행한다.
제23 공정에 있어, 도 12의 3단째에서 도시한 것처럼, 지지 기판(12D), 다층 배선층(13D), 및 반도체 기판(14)으로 이루어진 중간 구조체를 반전시킨다.
제24 공정에 있어, 도 12의 4단째에서 도시한 것처럼, 반도체 기판(14)을 이면측에서부터 두께를 얇게 한다.
제25 공정에 있어, 도 13의 1단째에서 도시한 것처럼, 반도체 기판(14)의 이면에 컬러 필터층(15) 및 온 칩 렌즈층(16)을 적층한다.
제26 공정에 있어, 도 13의 2단째에서 도시한 것처럼, 온 칩 렌즈층(16)을 포함하여 반도체 기판(14)의 이면측의 전면에 글래스 씰 수지층(17)이 되는 접착제를 도포하고, 글래스 보호 기판(18)을 접착한다. 이에 의해, 글래스 보호 기판(18)과 반도체 기판(14)이 글래스 씰 수지층(17)을 통해 캐비티리스 구조로 접합된다.
제27 공정에 있어, 도 13의 3단째에서 도시한 것처럼, 지지 기판(12D), 다층 배선층(13D), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17) 및 글래스 보호 기판(18)으로 이루어진 중간 구조체를 반전시킨다.
제28 공정에 있어, 연삭이나 연마 등에 의한 백 그라인딩 기술을 사용하여 지지 기판(12D)을 두께를 얇게 하고, 비관통 비어(47-1 내지 47-6)의 머리 부분을 노출시키고, 나아가 Ÿ‡ 에칭법 또는 드라이 에칭법으로 지지 기판(12D)의 전면에 새긴다. 이에 의해, 비관통 비어(47-1 내지 47-6)가 지지 기판(12D)를 관통하여, 도 14의 1단째에서 도시한 것처럼, 관통 전극(46-1 내지 46-6)이 된다. 또한 관통 전극(46-1 내지 46-6)의 선단은, 지지 기판(12D)에서 돌출하도록 형성해도 된다.
제29 공정에 있어, 도 14의 2단째에서 도시한 것처럼, 지지 기판(12D)의 전면에 대하여 절연막(51)을 성막한다. 이 때, 예를 들면, 컬러 필터층(15)에 손상이 발생하지 않는 정도인 200℃ 이하의 저온 CVD법을 이용하여 절연막(51)을 형성한다.
제30 공정에 있어, 매립 전극 패드(52-1 내지 52-6)를 형성하기 위해, 절연막(51)에 대하여 레지스트 패턴을 형성하고, 드라이 에칭법에 의해 절연막(51)에 홈 가공(grooving process)을 실시한다. 그리고, 다마신법과 마찬가지로, 스퍼터링법에 의해 배리어 메탈막 및 시드층을 형성한 후, 전해 도금법 및 CMP법을 사용하여, 도 14의 3단째에서 도시한 것처럼, 매립 전극 패드(52-1 내지 52-6)를 형성한다.
그 후, 규정의 외형 형상이 될 수 있도록 잘라 냄으로써, 도 11에서 나타낸 것과 같은 촬상 소자(11D)가 제조된다.
이상과 같이, 촬상 소자(11D)는, 관통 전극(46)이 되는 비관통 비어(47)가 형성된 지지 기판(12D)을 반도체 기판(14)에 접합한 후에, 반도체 기판(14)의 수광면 측에 컬러 필터층(15) 및 온 칩 렌즈층(16)을 적층하는 제조 방법에 의하여 제조할 수 있다. 이에 의해, 촬상 소자(11D)는, 관통 전극(46)이 되는 비관통 비어(47)를 형성할 때, 고온 프로세스를 적용할 수 있으며, 보다 신뢰성을 향상시킬 수 있다.
즉, 일반적으로, 컬러 필터층(15)을 구비한 구성에서는, 컬러 필터층(15)을 형성한 후는 프로세스 온도의 제약이 있어, 이면측의 전극을 형성하는 프로세스에서, 250℃ 이하의 저온을 유지할 필요가 있다. 이 때문에, 지지 기판(12)을 관통하는 관통공의 내부를 절연하기 위해서 치밀한 산화막을 성막하는 것이 곤란하고, 신뢰성이 저하되는 일이 있었다.
이에 대하여, 촬상 소자(11D)는, 컬러 필터층(15)을 형성하기 전에, 관통 전극(46)이 되는 비관통 비어(47)가 형성되기 때문에, 지지 기판(12D)에 대해 관통 전극(46)을 절연시키기 위한 절연막을, 고온 프로세스로 성막할 수 있다. 예를 들면, 촬상 소자(11D)에서는, 컬러 필터층(15)의 내열성보다 높은 온도로 절연막(실리콘 분리막(silicon isolation film))을 성막할 수 있다. 따라서, 촬상 소자(11D)는, 절연 내성이 높은 절연막을 형성함으로써, 지지 기판(12D)에 대한 관통 전극(46)의 절연성이 양호해지고, 그 결과, 신뢰성이 저하하는 것을 회피할 수 있다.
또한, 촬상 소자(11D)의 제조 방법은, 도 12 내지 도 14를 참조하여 설명한 것과 같은 공정으로 한정되지 않는다.
도 15를 참조하여, 촬상 소자(11D)의 제조 방법의 제1 변형예에 대하여 설명한다.
예를 들면, 상술한 제28 공정(도 14의 1단째)에서 지지 기판(12D)을 두께를 얇게(박육화) 할 때, 비관통 비어(47-1 내지 47-6)의 머리 부분을 노출시키기 전에 박육화를 정지시킨다.
그리고, 제41 공정에 있어, 매립 전극 패드(52-1 내지 52-6)에 대응되도록 개구부가 설치된 레지스트 패턴(33)을 지지 기판(12D)에 대하여 형성하고, 지지 기판(12D)을 드라이 에칭으로 새긴다. 또한 이 때, 비관통 비어(47-1 내지 47-6)는, 산화에 의해 보호되고 있다. 또한 컬러 필터층(15)에 손상이 발생하지 않는 200℃ 이하의 저온 CVD법을 이용하여 절연막(도시하지 않음)을 형성한다. 계속해서, 지지 기판(12D)의 표면의 산화막이 없어지지 않는 범위에서 전면 에치백을 행함으로써, 비관통 비어(47-1 내지 47-6)가 지지 기판(12D)를 관통하여, 도 15의 위쪽에 도시한 것처럼, 관통 전극(46-1 내지 46-6)이 된다.
계속해서, 제42 공정에 있어, 다마신법과 마찬가지로, 스퍼터링법에 따라 배리어 메탈막 및 시드층을 형성한 후, 전해 도금법 및 CMP법을 사용하여, 지지 기판(12D)에 매립되도록 매립 전극 패드(52-1 내지 52-6)를 형성한다. 그 후, 레지스트 패턴(33)을 제거함으로써, 도 15의 아래쪽에 도시한 것처럼, 지지 기판(12D)에 매립 전극 패드(52-1 내지 52-6)가 매립된 구조를 형성할 수 있다.
이와 같은 제조 방법에 의해, 촬상 소자(11D)를 제조할 수 있다.
도 16을 참조하여, 촬상 소자(11D)의 제조 방법의 제2 변형예 대하여 설명한다.
예를 들면, 상술한 제28 공정(도 14의 1단째)에서 지지 기판(12D)을 두께를 얇게(박육화)할 때, 비관통 비어(47-1 내지 47-6)의 머리 부분을 노출시키기 전에 박육화를 정지시킨다.
그리고, 제51 공정에서, 예를 들면, Ÿ‡ 에칭에 의해 지지 기판(12D)을 전면 에치백함으로써, 비관통 비어(47-1 내지 47-6)가 지지 기판(12D)을 관통하여, 도 16의 위쪽에서 도시한 것처럼, 관통 전극(46-1 내지 46-6)이 된다. 이 때, 관통 전극(46-1 내지 46-6)은, 산화에 의해 보호되고 있고, 그 선단이, 지지 기판(12D)에서 돌출되도록 에칭이 행해진다.
계속해서, 제52 공정에 있어, 도 16의 중앙에서 도시한 것처럼, 지지 기판(12D)의 전면에, 예를 들면, 솔더 레지스트 등의 유기 수지로 이루어진 절연막(53)을 형성한다.
그 후, CMP법, 백 그라인딩 법, 또는 표면 플래너(surface planar)(바이트연삭) 법에 의해 절연막(53)을 박막화함으로써, 도 16의 아래쪽에서 도시한 것처럼, 관통 전극(46-1 내지 46-6)의 머리 부분 노출을 행한다. 이와 같이, 관통 전극(46-1 내지 46-6)의 선단면을 절연막(53)으로부터 노출시킨 상태로, 그 선단면을 전극 패드로서 이용하는 것과 같은 구조를 형성할 수 있다.
이와 같은 제조 방법에 의해, 촬상 소자(11D)를 제조할 수 있다.
도 17 내지 도 20을 참조하여, 촬상 소자(11D)의 제조 방법의 제3 변형예에 대하여 설명한다.
예를 들면, 제61 공정에 있어, 도 17의 제1단에 도시한 것처럼, 상술한 제22 공정(도 12의 2단째)과 마찬가지로, 반도체 기판(14)에 적층된 다층 배선층(13D)에 대하여 지지 기판(12D)을 접합한다.
제62 공정에 있어, 도 17의 제2단에 도시한 것처럼, 지지 기판(12D)을 두께를 얇게 하고, 비관통 비어(47-1 내지 47-6)가 노출되기 전에 두께를 얇게 하기를 정지시킨다. 또한, 비관통 비어(47-1 내지 47-6)가 노출된 타이밍에서, 두께를 얇게 하기를 정지시켜도 된다.
제63 공정에 있어, 비관통 비어(47-1 내지 47-6)에 대응하도록 개구부가 설치된 레지스트 패턴(33)을 지지 기판(12D)에 대해 형성하고, 레지스트 패턴(33)을 마스크로서 사용하여, 지지 기판(12D)에 대한 홈 가공을 행한다. 이에 의해, 비관통 비어(47-1 내지 47-6)가 지지 기판(12D)을 관통하고, 도 17의 3단째에서 도시한 것처럼, 관통 전극(46-1 내지 46-6)이 된다.
제64 공정에 있어, 레지스트 패턴(33)을 제거한 후, 지지 기판(12D)에 대하여 절연막(51)을 성막한다. 이 때, 컬러 필터층(15)이 형성되기 전이기 때문에, 예를 들면, 일반적인 구리 배선 형성시 사용하는 400℃ 정도의 온도로 절연막(51)을 형성할 수 있다. 그 후, 지지 기판(12D)의 표면이 노출되지 않는 정도로 전면 에치백을 행하여, 도 17의 4단째에서 도시한 것처럼, 관통 전극(46-1 내지 46-6)을 노출시킨다.
제65 공정에 있어, 다마신법과 마찬가지로, 스퍼터링법에 의해 배리어 메탈막 및 시드층을 형성한 후, 전해 도금법 및 CMP법을 사용하여, 지지 기판(12D)에 매립되도록 매립 전극 패드(52-1 내지 52-6)를 형성함과 함께 평탄화를 행한다. 계속해서, 도 18의 1단째에서 도시한 것처럼, 절연막(51)으로 매립 전극 패드(52-1 내지 52-6)를 캡(cap)한다.
제66 공정에 있어, 도 18의 제2단에 도시한 것처럼, 절연막(51)에 대해, 예를 들면, 실리콘으로 이루어진 가 기판(54)을 접합한다.
제67 공정에 있어, 도 18의 제3단에 도시한 것처럼, 지지 기판(12D), 다층 배선층(13D), 반도체 기판(14), 절연막(51), 및 가 기판(54)으로 이루어진 중간 구조체를 반전시킨다.
제68 공정에 있어, 도 19의 제1단에 도시한 것처럼, 반도체 기판(14)을 이면측으로부터 두께를 얇게 한다.
제69 공정에 있어, 도 19의 제2단에 도시한 것처럼, 반도체 기판(14)의 이면에 컬러 필터층(15) 및 온 칩 렌즈층(16)을 적층한다.
제70 공정에 있어, 도 19의 제3단에 도시한 것처럼, 온 칩 렌즈층(16)을 포함하여 반도체 기판(14)의 이면측의 전면에 글래스 씰 수지층(17)이 되는 접착제를 도포하고, 글래스 보호 기판(18)을 접착한다. 이에 의해, 글래스 보호 기판(18)과 반도체 기판(14)이, 글래스 씰 수지층(17)을 통해 캐비티리스 구조로 접합된다.
제71 공정에 있어, 도 20의 제1단에 도시한 것처럼, 중간 구조체로부터 가 기판(54)을 떼어낸다.
제72 공정에 있어, 도 20의 제2단에 도시한 것처럼, 지지 기판(12D), 다층 배선층(13D), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17), 글래스 보호 기판(18), 및 절연막(51)으로 이루어진 중간 구조체를 반전시킨다.
제73 공정에 있어, 도 20의 제3단에 도시한 것처럼, 매립 전극 패드(52-1 내지 52-6)가 노출되도록, 절연막(51)에 대하여 레지스트 패턴을 형성하고, 드라이 에칭법에 의해 절연막(51)에 홈 가공을 행한다. 또한, 절연막(51)에 대하여 전면 에치백을 행함으로써, 매립 전극 패드(52-1 내지 52-6)를 노출시켜도 된다.
이와 같은 제조 방법에 의해, 촬상 소자(11D)를 제조할 수 있다. 또한, 이 제조 방법에서는, 상술한 것처럼, 관통 전극(46-1 내지 46-3)의 주위에 고온 프로세스를 적용할 수 있어 촬상 소자(11D)의 신뢰성을 향상시킬 수가 있다.
＜촬상 소자의 제6 구성예＞
도 21은, 촬상 소자(11)의 제6 구성예를 나타내는 단면도이다. 또한 도 11에서 나타낸 촬상 소자(11E)에서, 도 3의 촬상 소자(11A)와 공통되는 구성에 대하여, 동일한 부호를 부여하고, 그 상세한 설명은 생략 한다.
도 21에서 도시한 것처럼, 촬상 소자(11E)는, 지지 기판(12E), 다층 배선층(13A), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17), 및 글래스 보호 기판(18)이 적층되어 구성된다.
촬상 소자(11E)는, 지지 기판(12E)의 표면에 노출되도록 전극 패드(55-2 및 55-3)가 형성되어 있고, 전극 패드(55-2)는 관통 전극(46-2)과 전기적으로 접속되며, 전극 패드(55-3)는 관통 전극(46-3)과 전기적으로 접속된 구성으로 되어 있다.
그리고, 촬상 소자(11E)는, 지지 기판(12E)의 전면에 성막된 절연막(51)으로부터 돌출되도록, 솔더 볼(56-1 내지 56-3)이 형성된 구성으로 되어 있다. 솔더 볼(56-1)은 관통 전극(46-1)과 전기적으로 접속되고, 솔더 볼(56-2)은 전극 패드(55-2)와 전기적으로 접속되며, 솔더 볼(56-3)은 전극 패드(55-3)와 전기적으로 접속되어 있다. 즉, 촬상 소자(11D)에서는, 전극 패드(26-1 내지 26-3)가, 솔더 볼(56-1 내지 56-3)을 통해, 각각 외부와 접속된다.
이와 같이 구성되는 촬상 소자(11D)는, 도 3의 촬상 소자(11A)와 마찬가지로, 반도체 기판(14)의 화소 영역(31)(도 2)의 바로 아래쪽에 전극 패드(26) 및 솔더 볼(56-1 내지 56-3)을 배치하는 구조에 의해, 종래보다 칩 사이즈의 소형화를 도모할 수 있다. 예를 들면, 촬상 소자(11D)는, 솔더 볼(56-1 내지 56-3)을 이용하여, 다른 기판에 대하여 플립 칩 본딩에 의해 실장할 수 있다.
＜촬상 소자의 제4 제조 방법＞
도 22 및 도 26을 참조하여, 도 21의 촬상 소자(11E)의 제조 방법에 대하여 설명한다.
우선, 제81 공정에 있어서 도 22의 제1단에 도시한 것처럼, 반도체 기판(14)의 표면에 다층 배선층(13A)을 적층한다.
제82 공정에 있어, 도 22의 제2단에 도시한 것처럼, 다층 배선층(13A)을 거쳐 반도체 기판(14)의 위쪽에서부터 지지 기판(12E)을 맞붙인다.
제83 공정에 있어, 연삭이나 연마 등에 의한 백 그라인딩 기술을 사용하여, 예를 들면, 지지 기판(12E)을 100㎛ 정도로 두께를 얇게 한다. 또한, 도 22의 3단째에서 도시한 것처럼, 전극 패드(26-1 내지 26-3)에 대응하는 개소의 지지 기판(12E)에 관통공을 형성하여 관통 전극(46-1 내지 46-3)을 매립함과 함께, 지지 기판(12E)의 표면을 홈 가공하여 전극 패드(55-2 및 55-3)를 형성한다.
제84 공정에 있어, 도 23의 제1단에 도시한 것처럼, 지지 기판(12E)의 전면에 대하여 절연막(51)을 성막한다. 이 때, 컬러 필터층(15)이 형성되기 전이기 때문에, 예를 들면, 일반적인 구리 배선 형성 시 사용하는 400℃ 정도의 온도로 절연막(51)을 형성할 수 있다.
제85 공정에 있어, 도 23의 제2단에 도시한 것처럼, 이후 공정에서 솔더 볼(56-1 내지 56-3)을 탑재하는 랜드부를 설치하도록 절연막(51)에 개구부를 형성하고, 관통 전극(46-1) 및 전극 패드(55-2 및 55-3)를 노출시킨다.
제86 공정에 있어, 도 23의 제3단에 도시한 것처럼, 랜드부가 매립되도록 절연막(51)의 전면에 실리콘 산화막(57)을 성막하고, 그 표면을 평탄화한다.
제87 공정에 있어, 도 24의 제1단에 도시한 것처럼, 실리콘 산화막(57)에 대하여, 예를 들면, 실리콘 기판으로 이루어진 가 기판(54)을 접합한다.
제88 공정에 있어, 도 24의 제2단에 도시한 것처럼, 지지 기판(12E), 다층 배선층(13A), 반도체 기판(14), 절연막(51), 실리콘 산화막(57) 및 가 기판(54)으로 이루어진 중간 구조체를 반전시킨다.
제89 공정에 있어, 도 24의 제3단에 도시한 것처럼, 반도체 기판(14)을 이면 측으로부터 두께를 얇게 한다.
제90 공정에 있어, 도 25의 제1단에 도시한 것처럼, 반도체 기판(14)의 이면에 컬러 필터층(15) 및 온 칩 렌즈층(16)을 적층한다.
제91 공정에 있어, 도 25의 제2단에 도시한 것처럼, 온 칩 렌즈층(16)을 포함하여 반도체 기판(14)의 이면측의 전면에 글래스 씰 수지층(17)이 되는 접착제를 도포하고, 글래스 보호 기판(18)을 접착한다. 이에 의해, 글래스 보호 기판(18) 및 반도체 기판(14)이, 글래스 씰 수지층(17)을 통해 캐비티리스 구조로 접합된다.
제92 공정에 있어, 도 25의 제3단에 도시한 것처럼, 중간 구조체로부터 가 기판(54)을 떼어낸다.
제93 공정에 있어, 도 26의 제1단에 도시한 것처럼, 지지 기판(12E), 다층 배선층(13A), 반도체 기판(14), 컬러 필터층(15), 온 칩 렌즈층(16), 글래스 씰 수지층(17), 글래스 보호 기판(18), 절연막(51) 및 실리콘 산화막(57)으로 이루어진 중간 구조체를 반전시킨다.
제94 공정에 있어, 도 26의 제2단에 도시한 것처럼, 실리콘 산화막(57)을 제거하고, 랜드부를 개구시킨다.
제95 공정에 있어, 도 26의 제3단에 도시한 것처럼, 관통 전극(46-1) 및 전극 패드(55-2 및 55-3) 각각에 전기적으로 접속되도록, 솔더 볼(56-1 내지 56-3)을 형성한다.
그 후, 규정의 외형 형상이 되도록 잘라 냄으로써, 도 21에서 나타낸 것과 같은 촬상 소자(11E)가 제조된다.
이상과 같이, 촬상 소자(11E)가, 지지 기판(12E)을 관통하도록 관통 전극(46-1 내지 46-3)을 형성한 후에, 반도체 기판(14)의 수광면측에 컬러 필터층(15) 및 온 칩 렌즈층(16)을 적층하는 제조 방법에 의해 제조할 수 있다. 이 때, 촬상 소자(11E)는, 상술한 것처럼, 관통 전극(46-1 내지 46-3)의 주위에 고온 프로세스를 적용할 수 있어 보다 신뢰성을 향상시킬 수 있다.
＜촬상 소자의 제7 구성예＞
도 27 및 도 28을 참조하여, 촬상 소자(11)의 제7 구성예에 대하여 설명한다.
예를 들면, 촬상 소자(11)는, 논리 회로나 메모리 회로 등이 형성된 반도체 기판에, 칩 온 웨이퍼(Chip on Wafer)로 적층한 웨이퍼 레벨 CSP(Chip Size Package)를 구성할 수 있다.
예를 들면, 도 27의 상단에서 도시한 것처럼, 도 21의 촬상 소자(11E)와 마찬가지로, 솔더 볼(56-1 내지 56－6)을 구비하고, 지지 기판(12), 다층 배선층(13A), 반도체 기판(14), 컬러 필터층(15-1 및 15-2), 온 칩 렌즈층(16-1 및 16－2), 글래스 씰 수지층(17), 및 글래스 보호 기판(18)으로 이루어진 중간 구조체가 형성된다.
또한, 도 27의 하단에서 도시한 것처럼, 다이싱됨으로써, 촬상 소자로서 사용되는 2개의 칩(61-1 및 61-2)로 분리됨과 함께, 규정의 외형 형상이 되도록 잘라 내어진다. 여기서, 컬러 필터층(15-1 및 15-2) 및 온 칩 렌즈층(16-1 및 16-2)은, 이와 같이 분리될 수 있는 개소에서 불연속이 되도록 형성되어 있다.
다음으로, 도 28의 상단에서 도시한 것처럼, 논리 회로 기판(62)에 칩(61-1)이 탑재된다. 예를 들면, 논리 회로 기판(62)은, 논리 회로가 형성되는 반도체 기판(71)에 다층 배선층(72)이 적층되고, 다층 배선층(72)의 표면에 전극 패드(73-1 내지 73-6)가 형성된 구성으로 되어 있다. 또한, 칩(61-1)은, 논리 회로 기판(62)의 전극 패드(73-1 내지 73-3)에 대해 솔더 볼(56-1 내지 56-3)을 사용하여, 예를 들면, 플립 칩 본딩됨으로써, 논리 회로 기판(62)에 탑재된다.
그 후, 도 28의 하단에서 도시한 것처럼, 논리 회로 기판(62)에 칩(61-2)이 탑재된다. 예를 들면, 칩(61-2)은, 논리 회로 기판(62)의 전극 패드(73-4 내지 73-6)에 대해 솔더 볼(56-4 내지 56-6)을 사용하여, 예를 들면, 플립 칩 본딩됨으로써, 논리 회로 기판(62)에 탑재된다.
이에 의해, 논리 회로 기판(62)에 칩(61-1 및 61-2)이 탑재된 구성의 웨이퍼 레벨 CSP(81)가 제조된다.
또한 웨이퍼 레벨 CSP(81)로서는, 예를 들면, 논리 회로 기판(62) 대신에, 메모리 회로가 형성된 메모리 회로 기판에 칩(61-1 및 61-2)을 탑재한 구성을 채용해도 된다. 또한, 예를 들면, 촬상 소자(11)보다 작은 논리 회로 기판이나 메모리 회로 기판 등을, 촬상 소자(11)에 탑재함으로써, 웨이퍼 레벨 CSP가 구성되도록 해도 된다.
또한 상술한 도 2에서 도시한 것처럼, 복수의 전극 패드(24)를 격자 형상으로 배치함으로써, 실장을 용이하게 행할 수 있음과 함께, 언더필 주입의 용이성을 더할 수 있다. 이 때문에, 전극 패드(24)가 배치되는 피치(pitch)는, 0.5mm 이상인 것이 바람직하다. 또한, 매립형 관통 전극의 바로 위에 전극 패드를 배치하는 구성에서는, 그 관통 전극의 직경보다 큰 면적의 전극 패드를 사용하는 것이 바람직하다. 또한, 비매립형 관통 전극을 사용하는 구성에서는, 그 관통 전극의 옆이나, 재배선에 전극 패드를 형성하는 것이 바람직하다.
또한, 지지 기판(12)에 논리 소자 또는 메모리 소자를 갖는 구성으로 된 적층형의 촬상 소자(11)에서는, 예를 들면, 일본특허공개공보 제2004－335647호의 제17 단락 내지 제30 단락에 개시된 것과 마찬가지의 방법을 사용할 수 있다. 즉, 소자를 형성한 후, 화소의 패드에 대향하도록 관통 전극이 될 수 있는 비어(예를 들면, φ가 2~5㎛이고 깊이가 30㎛)를 형성하여 둠으로써, 화소 영역(31)의 바로 아래에 관통 전극(46)을 형성할 수 있다. 이 경우, 관통 전극(46)은, 지지 기판(12)에 있는 소자에 악영향을 미치지 않도록, 소자를 비어로부터 수 ㎛ 떨어진 곳에 배치할 필요가 있다. 또한, 이 비어는, 소자 형성과 배선 형성의 사이에 형성되는 것으로 설명하였지만, 소자 지지 기판의 배선층 형성 후에, 관통 전극으로 사용될 수 있는 비어를 형성해도 된다.
또한, 전극 패드(26)는, 지지 기판(12)에 가장 가까운 층에 배치되어 있지 않아도 되며, 다층 배선층(13)의 어느 배선층(21)에 형성되어 있으면 된다. 또한 2개 이상의 배선이 적층되도록 전극 패드(26)가 형성되어 있어도 된다. 예를 들면, 전극 패드(26)로는, 알루미늄 배선과 텅스텐 플러그의 조합이나, 알루미늄 배선과 구리 배선의 조합, 구리 배선과 구리 배선의 조합 등, 이들에 한정되지 않고 여러가지 조합을 사용할 수 있다.
또한 관통 전극(46)은, 비저항이 작고, 실장 기판과의 접속이 용이한 구리를 사용하는 것이 바람직하지만, 그 외, 금(Au), 알루미늄(Al), 텅스텐(W), 니켈(Ni), 주석(Sn)이나, 이들의 합금 등을 사용해도 된다. 또한 관통공(25) 또는 관통 전극(46)이 형성된 구조의 경우, 화소 어레이면에 접착제를 통해, 글래스가 형성되어 있는 구조이어도 좋다.
또한, 반도체 기판(14)과 접속되는 공정에서, 지지 기판(12)에는, 화소를 구동시키는 주변 회로 소자나, 메모리 소자 등을 포함하고 있어도 된다.
또한 상술한 것처럼 촬상 소자(11)는, 예를 들면, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 시스템, 촬상 기능을 구비한 휴대전화기, 또는, 촬상 기능을 구비한 다른 기기와 같은 각종 전자 기기에 적용될 수 있다.
＜촬상 장치의 구성예＞
도 29는, 전자 기기에 탑재되는 촬상 장치의 구성예를 나타내는 블록도이다.
도 29에서 도시한 것처럼, 촬상 장치(101)는, 광학계(102), 촬상 소자(103), 신호 처리 회로(104), 모니터(105), 및 메모리(106)를 구비하여 구성되며, 정지화상 및 동화상을 촬상 가능하다.
광학계(102)는, 1매 또는 복수매의 렌즈를 가진 구성이며, 피사체로부터의 상광(像光)(입사광)을 촬상 소자(103)로 유도하여, 촬상 소자(103)의 수광면(센서부)에 결상시킨다.
촬상 소자(103)로서는, 상술한 촬상 소자(11)가 적용된다. 촬상 소자(103)에는, 광학계(102)를 통해 수광면에 결상되는 상에 따라, 일정 기간, 전자가 축적된다. 또한, 촬상 소자(103)에 축적된 전자에 대응한 신호가 신호 처리 회로(104)에 공급된다.
신호 처리 회로(104)는, 촬상 소자(103)로부터 출력된 화소 신호에 대하여 각종의 신호 처리를 행한다. 신호 처리 회로(104)가 신호 처리를 행함으로써 얻어진 화상(화상 데이터)은, 모니터(105)에 공급되어 표시되거나 메모리(106)에 공급되어 기억(기록) 된다.
이와 같이 구성되어 있는 촬상 장치(101)는, 상술한 촬상 소자(11)를 적용함으로써, 예를 들면, 더욱 소형화를 도모할 수 있다.
＜이미지 센서의 사용예＞
도 30은, 상술한 이미지 센서를 사용하는 사용예를 나타내는 도면이다.
상술한 이미지 센서는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱 하는 다양한 케이스에 사용할 수 있다.
· 디지털 카메라나, 카메라 기능이 구비된 휴대 기기 등과 같이 감상용으로 사용되는 화상을 촬영하는 장치
· 자동 정지 등 안전 운전이나, 운전자 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량간 등의 측거를 행하는 측거 센서 등, 교통용으로 제공되는 장치
· 유저의 제스처를 촬영하고, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어컨 등의 가전에 제공되는 장치
· 내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등과 같이 의료나 헬스케어용으로 제공되는 장치
· 방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등과 같이 시큐리티용으로 제공되는 장치
· 피부를 촬영하는 피부 측정기나, 두피를 촬영하는 현미경 등의 미용용으로 제공되는 장치
· 스포츠 용도 등의 액션 카메라나 웨어러블 카메라 등과 같이 스포츠용으로 제공되는 장치
· 밭이나 작물 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
또한 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 반도체 기판과,
상기 반도체 기판에 대해 적층되어, 복수의 상기 화소에 접속되는 배선이 설치되는 배선층과,
상기 배선층에 대해 접합되어, 상기 반도체 기판을 지지하는 지지 기판
을 구비하고,
상기 배선층에는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐치는 위치에서, 외부와의 전기적인 접속에 이용되는 복수의 전극 패드가 배치되며,
상기 지지 기판에는, 복수의 상기 전극 패드에 대응하는 개소에 관통공이 설치되는
고체 촬상 소자.
(2)
상기 (1)에 있어서,
상기 배선층에는, 상기 배선이 다층 구조로 형성되어 있고, 상기 배선보다 상기 지지 기판측에 복수의 상기 전극 패드가 배치되는 전극 패드층이 설치되는
고체 촬상 소자.
(3)
상기 (1) 또는 (2)에 있어서,
상기 전극 패드는, 상기 배선과 다른 도체에 의해 형성되는
고체 촬상 소자.
(4)
상기 (1)에 있어서,　
상기 전극 패드는, 상기 배선층에 다층 구조로 형성되는 상기 배선의 일부로서, 상기 배선과 동일한 층에 형성되는
고체 촬상 소자.
(5)
상기 (1) 또는 (4)에 있어서,
상기 전극 패드는, 상기 배선과 동일한 도체에 의해 형성되는
고체 촬상 소자.
(6)
상기 (1) 내지 (5) 중 어느 하나에 있어서,　
상기 관통공의 저면에서 상기 전극 패드와 전기적으로 접속되고, 상기 관통공을 통과해 상기 지지 기판의 상면까지 연장되는 관통 전극을 더 구비하는
고체 촬상 소자.
(7)
상기 (6)에 있어서,
상기 관통 전극은, 상기 관통공을 도체로 매립함으로써 형성되는
고체 촬상 소자.
(8)
상기 (1) 내지 (7) 중 어느 하나에 있어서,
상기 관통공에 절연막을 거쳐 관통 전극으로 되는 도체가 미리 매립되어 있는 상기 지지 기판과 상기 배선층이 서로의 면끼리 접합됨과 함께, 상기 관통 전극과 상기 전극 패드가 동일한 도체끼리 접합되는
고체 촬상 소자.
(9)
상기 (8)에 있어서,　
상기 지지 기판을 관통하지 않는 깊이로 형성된 비어에 상기 도체가 매립되고, 상기 지지 기판을 두께를 얇게 하여 상기 도체의 머리 부분을 노출시킴으로써 상기 관통 전극이 형성되는
고체 촬상 소자.
(10)
상기 (8) 또는 (9)에 있어서,
상기 관통 전극에 대응하는 상기 지지 기판의 표면에 전극 패드가 배치되는
고체 촬상 소자.
(11)
상기 (1) 내지 (10) 중 어느 하나에 있어서,　
상기 전극 패드에 전기적으로 접속되도록 상기 지지 기판의 표면에 형성되는 솔더 볼을 이용하여, 다른 기판에 대하여 플립 칩 본딩되는
고체 촬상 소자.
(12)
상기 (1) 내지 (11) 중 어느 하나에 있어서,　
상기 지지 기판을 관통하여 상기 전극 패드에 접속되는 관통 전극을 형성한 후에, 상기 반도체 기판에 대해 컬러 필터층이 적층되는
고체 촬상 소자.
(13)
상기 (1) 내지 (12) 중 어느 하나에 있어서,　
복수의 상기 전극 패드는, 상기 반도체 기판을 평면적으로 보았을 때 격자 형상으로 배치되는
고체 촬상 소자.
(14)
상기 (1) 내지 (12) 중 어느 하나에 있어서,
상기 반도체 기판의 이면측으로부터, 상기 화소가 수광하는 광이 조사되는 이면 조사형인
고체 촬상 소자.
(15)
복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 반도체 기판과,
상기 반도체 기판에 대해 적층되어, 복수의 상기 화소에 접속되는 배선이 설치되는 배선층과,
상기 배선층에 대해 접합되어, 상기 반도체 기판을 지지하는 지지 기판
을 구비하는 고체 촬상 소자의 제조 방법에 있어서,
상기 배선층에, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 이용되는 복수의 전극 패드를 형성하고,
상기 지지 기판에, 복수의 상기 전극 패드에 대응하는 개소에 관통공을 형성하는
공정을 포함하는, 제조 방법.
(16)
복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 반도체 기판과,
상기 반도체 기판에 대해 적층되어, 복수의 상기 화소에 접속되는 배선이 설치되는 배선층과,
상기 배선층에 대해 접합되어, 상기 반도체 기판을 지지하는 지지 기판
을 구비하고,
상기 배선층에는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 이용되는 복수의 전극 패드가 배치되고,
상기 지지 기판에는, 복수의 상기 전극 패드에 대응하는 개소에 관통공이 설치되는
고체 촬상 소자를 구비하는, 전자 기기.
또한 본 실시형태는, 상술한 실시형태에 한정되는 것이 아니라, 본 개시의 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
11:　촬상 소자,
12:　지지 기판,
13:　다층 배선층,
14:　반도체 기판,
15:　컬러 필터층,
16:　온 칩 렌즈층,
17:　글래스 씰 수지층,
18:　글래스 보호 기판,
21－1:　제1 배선층,
21－2:　제2 배선층,
22:　전극 패드층,
23:　층간 절연막,
24:　전극 패드,
25:　관통공,
26:　전극 패드 2,
31:　화소 영역,
32:　옵티컬 블랙 영역,
33:　레지스트 패턴,
34:　감광성 솔더레지스트,
35:　솔더 볼,
41:　절연막,
42:　관통 전극,
43:　시드층,
44:　도금층,
45:　매립형 관통 전극,
46:　관통 전극,
47:　비관통 비어,
51:　절연막,
52:　매립 전극 패드,
53:　절연막,
54:　가 기판,
55:　전극 패드,
56:　솔더 볼,
57:　실리콘 산화막,
61:　칩,
62:　논리 회로 기판,
71:　반도체 기판,
72:　다층 배선층,
73:　전극 패드,
81:　웨이퍼 레벨 CSP

Claims (16)

  1. 반도체 기판의 표면측에 제1 화소를 포함하는 복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 상기 반도체 기판과,
    상기 반도체 기판의 상기 표면에 대해 적층되어, 상기 제1 화소와 전기적으로 접속되는 제1 배선을 포함하는 복수의 배선이 설치되는 배선층과,
    상기 배선층에 대해 접합되어, 상기 반도체 기판을 지지하는 지지 기판
    을 구비하고, 상기 반도체 기판의 이면측으로부터 상기 화소가 수광하는 광이 조사되는 이면조사형의 고체 촬상 소자로서,
    상기 배선층에는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 이용되는 제1 전극 패드를 포함하는 복수의 전극 패드가 배치되며,
    상기 지지 기판에는, 복수의 상기 전극 패드에 대응하는 개소에 관통공이 설치되고,
    상기 제1 배선은, 상기 제1 화소와 상기 제1 전극 패드의 사이에 배치되고,
    상기 제1 배선과, 그에 대응하는 상기 제1 전극 패드는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서 전기적으로 접속되고,
    상기 고체 촬상 소자는,
    상기 관통공의 저면에서 상기 전극 패드와 전기적으로 접속되고, 상기 관통공을 통과해 상기 지지 기판의 상면까지 연장되는 관통 전극을 더 구비하고,
    상기 관통공에 절연막을 거쳐 상기 관통 전극으로 되는 도체가 미리 매립되어 있는 상기 지지 기판과 상기 배선층이 서로의 면끼리 접합됨과 함께, 상기 관통 전극과 상기 전극 패드가 동일한 도체끼리 접합되는,
    고체 촬상 소자.
  2. 제1항에 있어서,
    상기 배선층에는, 상기 배선이 다층 구조로 형성되어 있고, 상기 배선보다 상기 지지 기판측에 복수의 상기 전극 패드가 배치되는 전극 패드층이 설치되는
    고체 촬상 소자.
  3. 제2항에 있어서,
    상기 전극 패드는, 상기 배선과 다른 도체에 의해 형성되는
    고체 촬상 소자.
  4. 제1항에 있어서,
    상기 전극 패드는, 상기 배선층에 다층 구조로 형성되는 상기 배선의 일부로서, 상기 배선과 동일한 층에 형성되는
    고체 촬상 소자.
  5. 제4항에 있어서,
    상기 전극 패드는, 상기 배선과 동일한 도체에 의해 형성되는
    고체 촬상 소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 지지 기판을 관통하지 않는 깊이로 형성된 비어에 상기 도체가 매립되고, 상기 지지 기판을 두께를 얇게 하여 상기 도체의 머리 부분을 노출시킴으로써 상기 관통 전극이 형성되는
    고체 촬상 소자.
  10. 제1항에 있어서,
    상기 관통 전극에 대응하는 상기 지지 기판의 표면에 전극 패드가 배치되는
    고체 촬상 소자.
  11. 제1항에 있어서,
    상기 전극 패드에 전기적으로 접속되도록 상기 지지 기판의 표면에 형성되는 솔더 볼(solder ball)을 이용하여, 다른 기판에 대하여 플립 칩 본딩되는
    고체 촬상 소자.
  12. 제1항에 있어서,
    상기 지지 기판을 관통하여 상기 전극 패드에 접속되는 관통 전극을 형성한 후에, 상기 반도체 기판에 대해 컬러 필터층이 적층되는
    고체 촬상 소자.
  13. 제1항에 있어서,
    복수의 상기 전극 패드는, 상기 반도체 기판을 평면적으로 보았을 때 격자 형상(grid shape)으로 배치되는
    고체 촬상 소자.
  14. 삭제
  15. 반도체 기판의 표면측에 제1 화소를 포함하는 복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 상기 반도체 기판과,
    상기 반도체 기판의 상기 표면에 대해 적층되어, 상기 제1 화소와 전기적으로 접속되는 제1 배선을 포함하는 복수의 배선이 설치되는 배선층과,
    상기 배선층에 대해 접합되어, 상기 반도체 기판을 지지하는 지지 기판
    을 구비하고, 상기 반도체 기판의 이면측으로부터 상기 화소가 수광하는 광이 조사되는 이면조사형의 고체 촬상 소자의 제조 방법에 있어서,
    상기 배선층에, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 이용되는 제1 전극 패드를 포함하는 복수의 전극 패드를 형성하는 공정과,
    상기 지지 기판에, 복수의 상기 전극 패드에 대응하는 개소에 관통공을 형성하고, 상기 관통공에 절연막을 거쳐 관통 전극으로 되는 도체를 미리 매립하는 공정과,
    상기 관통 전극으로 되는 도체가 미리 매립되어 있는 상기 지지 기판과 상기 배선층을 서로의 면끼리 접합함과 함께, 상기 관통 전극과 상기 전극 패드를 동일한 도체끼리 접합하는 공정을 포함하고,
    상기 제1 배선은, 상기 제1 화소와 상기 제1 전극 패드의 사이에 배치되고,
    상기 제1 배선과, 그에 대응하는 상기 제1 전극 패드는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서 전기적으로 접속되는, 제조 방법.
  16. 반도체 기판의 표면측에 제1 화소를 포함하는 복수의 화소가 평면적으로 배치되는 화소 영역이 설치되는 상기 반도체 기판과,
    상기 반도체 기판의 상기 표면에 대해 적층되어, 상기 제1 화소와 전기적으로 접속되는 제1 배선을 포함하는 복수의 배선이 설치되는 배선층과,
    상기 배선층에 대해 접합되어, 상기 반도체 기판을 지지하는 지지 기판
    을 구비하고, 상기 반도체 기판의 이면측으로부터 상기 화소가 수광하는 광이 조사되는 이면조사형의 고체 촬상 소자를 구비하는 전자 기기로서,
    상기 배선층에는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서, 외부와의 전기적인 접속에 이용되는 제1 전극 패드를 포함하는 복수의 전극 패드가 배치되고,
    상기 지지 기판에는, 복수의 상기 전극 패드에 대응하는 개소에 관통공이 설치되고,
    상기 제1 배선은, 상기 제1 화소와 상기 제1 전극 패드의 사이에 배치되고,
    상기 제1 배선과, 그에 대응하는 상기 제1 전극 패드는, 상기 반도체 기판을 평면적으로 보았을 때 상기 화소 영역과 겹쳐지는 위치에서 전기적으로 접속되고,
    상기 고체 촬상 소자는,
    상기 관통공의 저면에서 상기 전극 패드와 전기적으로 접속되고, 상기 관통공을 통과해 상기 지지 기판의 상면까지 연장되는 관통 전극을 더 구비하고,
    상기 관통공에 절연막을 거쳐 상기 관통 전극으로 되는 도체가 미리 매립되어 있는 상기 지지 기판과 상기 배선층이 서로의 면끼리 접합됨과 함께, 상기 관통 전극과 상기 전극 패드가 동일한 도체끼리 접합되는,
    전자 기기.
KR1020197005817A 2016-09-09 2017-08-25 고체 촬상 소자 및 제조 방법, 및 전자 기기 KR102493216B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016176214 2016-09-09
JPJP-P-2016-176214 2016-09-09
PCT/JP2017/030463 WO2018047635A1 (ja) 2016-09-09 2017-08-25 固体撮像素子および製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20190045187A KR20190045187A (ko) 2019-05-02
KR102493216B1 true KR102493216B1 (ko) 2023-01-30

Family

ID=61562377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005817A KR102493216B1 (ko) 2016-09-09 2017-08-25 고체 촬상 소자 및 제조 방법, 및 전자 기기

Country Status (6)

Country Link
US (1) US20190221602A1 (ko)
JP (2) JPWO2018047635A1 (ko)
KR (1) KR102493216B1 (ko)
CN (1) CN109564929A (ko)
TW (1) TWI800487B (ko)
WO (1) WO2018047635A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061481A1 (ja) * 2016-09-30 2018-04-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2020053654A (ja) * 2018-09-28 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに、電子機器
JP2020150037A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法
CN110112168A (zh) * 2019-06-04 2019-08-09 德淮半导体有限公司 堆叠式图像传感器及其形成方法
JP7208941B2 (ja) * 2020-02-20 2023-01-19 富士フイルム株式会社 放射線検出器、放射線画像撮影装置、及び放射線検出器の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277732A (ja) * 2008-05-12 2009-11-26 Sony Corp 固体撮像装置の製造方法
JP2010273757A (ja) * 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
JP2014099436A (ja) * 2012-11-13 2014-05-29 Renesas Electronics Corp 半導体集積回路装置
JP2015126187A (ja) * 2013-12-27 2015-07-06 株式会社フジクラ 半導体パッケージ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342268B2 (en) * 2004-12-23 2008-03-11 International Business Machines Corporation CMOS imager with Cu wiring and method of eliminating high reflectivity interfaces therefrom
JP4799542B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
US8125042B2 (en) * 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
KR20110055980A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 리버스 이미지 센서 모듈 및 이의 제조 방법
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US8659148B2 (en) * 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
JP5826511B2 (ja) * 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法
DE102012220416A1 (de) * 2012-11-09 2014-05-15 Siemens Aktiengesellschaft Fotoempfänger mit einer Vielzahl von Fotozellen und Durchkontaktierungen sowie Verfahren zu dessen Herstellung
KR101439311B1 (ko) * 2013-07-08 2014-09-15 (주)실리콘화일 웨이퍼의 패드 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277732A (ja) * 2008-05-12 2009-11-26 Sony Corp 固体撮像装置の製造方法
JP2010273757A (ja) * 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
JP2014099436A (ja) * 2012-11-13 2014-05-29 Renesas Electronics Corp 半導体集積回路装置
JP2015126187A (ja) * 2013-12-27 2015-07-06 株式会社フジクラ 半導体パッケージ

Also Published As

Publication number Publication date
KR20190045187A (ko) 2019-05-02
CN109564929A (zh) 2019-04-02
JPWO2018047635A1 (ja) 2019-06-24
JP2022132350A (ja) 2022-09-08
WO2018047635A1 (ja) 2018-03-15
TWI800487B (zh) 2023-05-01
TW201826512A (zh) 2018-07-16
US20190221602A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
KR102493216B1 (ko) 고체 촬상 소자 및 제조 방법, 및 전자 기기
US9373653B2 (en) Stepped package for image sensor
JP4799543B2 (ja) 半導体パッケージ及びカメラモジュール
KR100845759B1 (ko) 광학 장치용 모듈 및 광학 장치용 모듈의 제조 방법
US8895344B2 (en) Method of making a low stress cavity package for back side illuminated image sensor
TWI475680B (zh) 低輪廓影像感測器封裝體及方法
US20180166490A1 (en) Imaging device, manufacturing method, and electronic device
US11923395B2 (en) Semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
TW201201343A (en) Semiconductor device, method for manufacturing the same, and electronic device
WO2018146965A1 (ja) 半導体装置、および半導体装置の製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
US20230154962A1 (en) Solid-state image-capturing device, semiconductor apparatus, electronic apparatus, and manufacturing method
US10825730B2 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
US9754995B2 (en) Manufacturing method for solid-state imaging device and solid-state imaging device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant