TW201826512A - 固體攝像元件及製造方法、以及電子機器 - Google Patents

固體攝像元件及製造方法、以及電子機器 Download PDF

Info

Publication number
TW201826512A
TW201826512A TW106123940A TW106123940A TW201826512A TW 201826512 A TW201826512 A TW 201826512A TW 106123940 A TW106123940 A TW 106123940A TW 106123940 A TW106123940 A TW 106123940A TW 201826512 A TW201826512 A TW 201826512A
Authority
TW
Taiwan
Prior art keywords
imaging element
semiconductor substrate
electrode
solid
wiring layer
Prior art date
Application number
TW106123940A
Other languages
English (en)
Other versions
TWI800487B (zh
Inventor
駒井尚紀
Original Assignee
索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 索尼半導體解決方案公司 filed Critical 索尼半導體解決方案公司
Publication of TW201826512A publication Critical patent/TW201826512A/zh
Application granted granted Critical
Publication of TWI800487B publication Critical patent/TWI800487B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明係關於一種可謀求晶片尺寸更為小型化之固體攝像元件及製造方法、以及電子機器。 本發明之固體攝像元件具備：半導體基板，其設置供平面地配置複數個像素之像素區域；配線層，其積層於半導體基板，且設置連接於複數個像素之配線；及支持基板，其接合於配線層，支持半導體基板。而且，於配線層中，在俯視半導體基板時與像素區域重合之位置，配置用於與外部電性連接之複數個電極焊墊；於支持基板中，在對應於複數個電極焊墊之部位設置貫通孔。本技術例如可應用於晶圓級CSP之背面照射型之CMOS影像感測器。

Description

固體攝像元件及製造方法、以及電子機器
本發明係關於一種固體攝像元件及製造方法、以及電子機器，尤其是關於一種可謀求晶片尺寸進一步小型化之固體攝像元件及製造方法、以及電子機器。
先前，於數位靜態相機或數位攝錄影機等具備攝像功能之電子機器中，例如使用CCD(Charge Coupled Device，電荷耦合元件)或CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)影像感測器等固體攝像元件。固體攝像元件具有由進行光電轉換之光電二極體與複數個電晶體組合而成之像素，基於自配置於供被攝體之影像成像之像面的複數個像素輸出之像素信號而構建圖像。 又，作為固體攝像元件之構造，有光照射至形成光電二極體之半導體基板之正面的正面照射型、及光照射至形成光電二極體之半導體基板之背面的背面照射型。背面照射型之固體攝像元件係在相對於受光面為相反側設置配線層之構造，因此光電二極體可接收更多光。 又，作為固體攝像元件之安裝方法，例如有於半導體基板之像素區域之外側設置電極焊墊並利用導線將其與外部電性連接之導線接合法(wire bonding)、或利用焊球將其與外部電性連接之覆晶接合法(flip chip bonding)等。 例如，於專利文獻1中，揭示有一種以如下方式形成之構造之固體攝像元件，即，於形成有彩色濾光片及晶載透鏡之半導體基板之受光面貼合玻璃，並自半導體基板之背面側朝向電極焊墊地形成貫通孔，其後自電極焊墊於受光面之相反側形成再配線，並搭載焊球。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2009-158862號公報
[發明所欲解決之問題] 且說，於正面照射型之固體攝像裝置中，當在背面形成引出電極之情形時，必須形成貫通半導體基板至配線層為止之電極。因此，於此情形時，成為於固體攝像裝置之除像素區域以外之部位配置電極焊墊，且自背面側形成貫通半導體基板至該電極焊墊為止之貫通孔的構成。 然而，於此種構成中，由於在像素區域之外側形成電極焊墊，故而晶片尺寸會按配置與外部之連接所需個數之電極焊墊時需要之面積而變大。因此，於背面取出電極之安裝方法相較於藉由導線接合取出電極之安裝方法而言，雖可減小固體攝像元件之晶片尺寸，但難以大幅度地減小固體攝像元件之晶片尺寸。 本發明係鑒於此種狀況而完成者，可謀求晶片尺寸進一步小型化。 [解決問題之技術手段] 本發明之一態樣之固體攝像元件具備：半導體基板，其設置供平面地配置複數個像素之像素區域；配線層，其積層於上述半導體基板，且設置有連接於複數個上述像素之配線；及支持基板，其接合於上述配線層，支持上述半導體基板；且於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，配置用於與外部電性連接之複數個電極焊墊；於上述支持基板中，在對應於複數個上述電極焊墊之部位設置貫通孔。 本發明之一態樣之製造方法係一種固體攝像元件之製造方法，該固體攝像元件具備：半導體基板，其設置供平面地配置複數個像素之像素區域；配線層，其積層於上述半導體基板，且設置連接於複數個上述像素之配線；及支持基板，其接合於上述配線層，支持上述半導體基板；且該製造方法包括如下步驟：於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，形成用於與外部電性連接之複數個電極焊墊；及於上述支持基板中，在對應於複數個上述電極焊墊之部位形成貫通孔。 本發明之一態樣之電子機器具備固體攝像元件，該固體攝像元件包含：半導體基板，其設置供平面地配置複數個像素之像素區域；配線層，其積層於上述半導體基板，且設置連接於複數個上述像素之配線；及支持基板，其接合於上述配線層，支持上述半導體基板；且於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，配置用於與外部之電性連接之複數個電極焊墊；於上述支持基板中，在對應於複數個上述電極焊墊之部位設置貫通孔。 於本發明之一態樣中，於配線層中，在俯視半導體基板時與像素區域重合之位置，配置用於與外部電性連接之複數個電極焊墊，且於支持基板中，在對應於複數個電極焊墊之部位設置貫通孔。 [發明之效果] 根據本發明之一態樣，可謀求晶片尺寸進一步小型化。
以下，一面參照圖式，一面對應用本技術之具體實施形態進行詳細說明。 ＜攝像元件之第1構成例＞ 圖1係表示應用本技術之攝像元件之第1實施形態之構成例的圖。 於圖1中，表示有攝像元件11之概略性之剖面構成。攝像元件11係自圖1之下側依序積層支持基板12、多層配線層13、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、及玻璃保護基板18而構成。例如，攝像元件11係光自半導體基板14之背面側(圖1之上側)照射至形成於半導體基板14之像素的背面照射型之固體攝像元件。 支持基板12係用以支持為了使自背面側照射之光可由像素接收而將厚度薄化後之半導體基板14的基板。 多層配線層13係將與形成於半導體基板14之像素連接之配線以多層構造形成而得的配線層。於圖1之例中，多層配線層13成為自半導體基板14側積層第1配線層21-1及第2配線層21-2而成之2層構造，構成上述2個配線層之配線例如由銅等具備導電性之連接導體所形成。又，於多層配線層13中，在較第1配線層21-1及第2配線層21-2更靠支持基板12側設置有電極焊墊層22。而且，多層配線層13構成為第1配線層21-1、第2配線層21-2、電極焊墊層22、及連接上述各層之貫通電極藉由層間絕緣膜23而絕緣。 又，構成電極焊墊層22之複數個電極焊墊24例如由鋁等具備導電性之連接導體所形成，於與該複數個電極焊墊24之各者對應之部位之支持基板12，設置有以貫通支持基板12之方式形成之貫通孔25。藉此，電極焊墊24藉由貫通孔25而開口，從而可用於與攝像元件11之外部之電性連接。於圖1之例中，於電極焊墊層22配置有3個電極焊墊24-1至24-3，於支持基板12形成有分別對應於電極焊墊24-1至24-3之3個貫通孔25-1至25-3。 半導體基板14例如係將單晶矽等原材料較薄地形成而成之晶圓。於半導體基板14呈矩陣狀配置複數個像素。 彩色濾光片層15係針對配置於半導體基板14之複數個像素之每一者，平面地配置用以使各像素接收之顏色(例如紅、綠、及藍三原色)之光透過之濾光片而構成。晶載透鏡層16係針對配置於半導體基板14之複數個像素之每一者，平面地配置用以對各像素聚光之微透鏡而構成。 玻璃密封樹脂層17係包含用以將玻璃保護基板18無腔(cavity-less)接合於半導體基板14之透明樹脂之層。玻璃保護基板18係由用以保護攝像元件11之受光面之透明玻璃形成之基板。 以此方式構成之攝像元件11成為於半導體基板14中供形成像素之像素區域之正下側形成有電極焊墊24、即以於俯視攝像元件11時與像素區域重合之配置形成有電極焊墊24之構造。 此處，於圖2中，表示有自支持基板12側觀察攝像元件11所得之概略性之構成。 如圖2所示，攝像元件11成為俯視下中央之大致全部範圍被設為像素區域31，且於像素區域31之側方設置有光學黑色區域32之構成。 像素區域31係半導體基板14中供形成將構成由攝像元件11拍攝之圖像之像素信號輸出之像素的區域，於像素區域31平面地配置複數個像素。光學黑色區域32係供配置被光學性遮光，於構建由攝像元件11拍攝之圖像時將用作黑色之基準之像素信號輸出之像素的區域。 而且，於攝像元件11中，如圖示般，複數個電極焊墊24呈網格狀配置於與像素區域31重合之位置。如此地，攝像元件11以於俯視時與像素區域31重合之方式配置有複數個電極焊墊24，藉此可謀求晶片尺寸之小型化。 例如，於先前之攝像元件中，以俯視下位於像素區域之外側而不與像素區域重合之方式配置有電極焊墊，故而必須按將電極焊墊形成於像素區域之外側所需之面積將晶片尺寸設計得較大。 針對此，如圖1所示，攝像元件11將由鋁構成之電極焊墊24設置於多層配線層13之支持基板12側，且以開口至電極焊墊24之方式形成貫通孔25，藉此可於像素區域31之正下方配置電極焊墊24。藉此，攝像元件11可不對配置於像素區域31之像素產生不良影響、即不對由攝像元件11拍攝之圖像產生不良影響地，將晶片尺寸形成為較先前小型。 即，相較於向像素區域31之橫向引出配線之構成，攝像元件11可向像素區域31之正下方向引出配線，結果例如可實現較同一視角之攝像元件小型化。進而，攝像元件11可縮短配線，故而可謀求電源之穩定化，並且可實現低耗電化。又，攝像元件11可於像素之正下方覆晶安裝於晶片尺寸不同之另一基板(例如下述圖28之邏輯電路基板62)，從而可不使晶片尺寸變大地謀求高功能化。 又，於圖2所示之例中，大致全部電極焊墊24配置於與像素區域31重合之位置，但例如亦可為一部分電極焊墊24配置於像素區域31之外側。即，設為複數個電極焊墊24中之至少一部分電極焊墊24配置於與像素區域31重合之位置之構成，藉此可使攝像元件11之晶片尺寸小型化。 再者，於圖1所示之攝像元件11中，電極焊墊24與構成第1配線層21-1及第2配線層之配線不同，採用鋁。相對於此，作為攝像元件11之電極焊墊，例如亦可與構成第1配線層21-1及第2配線層之配線相同，採用銅。 ＜攝像元件之第2構成例＞ 圖3係表示攝像元件11之第2構成例之剖視圖。再者，對於圖3所示之攝像元件11A中與圖1之攝像元件11共通之構成，標註相同符號，且省略其詳細說明。 如圖3所示，攝像元件11A係自圖3之下側依序積層支持基板12、多層配線層13A、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、及玻璃保護基板18而構成。 多層配線層13A成為形成有第1配線層21-1及第2配線層21-2但未設置圖1所示之電極焊墊層22之構成。而且，於多層配線層13A中，在第2配線層21-2之一部分配置有電極焊墊26-1至26-3。例如，電極焊墊26-1至26-3可於將構成第2配線層21-2之配線圖案化之同時形成，且可與構成第2配線層21-2之配線相同地使用銅。 又，於攝像元件11A中，與圖1之攝像元件11同樣地，以使電極焊墊26-1至26-3開口之方式形成有貫通支持基板12之貫通孔25-1至25-3。而且，電極焊墊26與圖2所示之電極焊墊24同樣地，呈網格狀配置於與像素區域31重合之位置。 如此地，攝像元件11A成為於多層配線層13A，不設置僅用於與外部之電性連接之電極焊墊層22(圖1)，而將例如最靠近支持基板12之配線層21之一部分用作電極焊墊26的構造。再者，例如亦可將以多層構造積層於多層配線層13A之配線層21中除最靠近支持基板12之配線層21以外之配線層21的一部分用作電極焊墊26，於此情形時，形成開口至該電極焊墊26之貫通孔25。 以此方式構成之攝像元件11A與圖1之攝像元件11同樣地，藉由於半導體基板14之像素區域31(圖2)之正下側配置電極焊墊26之構造，可謀求晶片尺寸較先前小型化。 ＜攝像元件之第1製造方法＞ 參照圖4及圖5，對圖3之攝像元件11A之製造方法進行說明。 首先，於第1步驟中，在半導體基板14之正面積層多層配線層13A，且介隔多層配線層13A自半導體基板14之上側貼合支持基板12。此處，形成於多層配線層13A之複數個電極焊墊26於製造時係以成為半導體基板14之像素區域31(圖2)之正上方之配置，以與像素區域31重合之方式形成。然後，使包含支持基板12、多層配線層13A、及半導體基板14之中間構造體反轉，且自背面側將半導體基板14之厚度薄化。其後，如圖4之第1圖所示，於半導體基板14之背面積層彩色濾光片層15及晶載透鏡層16。 於第2步驟中，對包括晶載透鏡層16在內之半導體基板14之背面側之整面塗佈成為玻璃密封樹脂層17之接著劑，並接著玻璃保護基板18。藉此，如圖4之第2圖所示，玻璃保護基板18與半導體基板14經由玻璃密封樹脂層17以無腔構造接合。 於第3步驟中，如圖4之第3圖所示，將包含支持基板12、多層配線層13A、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、及玻璃保護基板18之中間構造體反轉。 於第4步驟中，如圖5之第1圖所示，利用藉由研削或研磨等之背磨(backgrind)技術，例如將支持基板12之厚度薄化至100 μm左右。 於第5步驟中，如圖5之第2圖所示，於支持基板12形成抗蝕圖案33。例如，抗蝕圖案33係藉由於將抗蝕劑成膜於支持基板12之整面後以使對應於電極焊墊26-1至26-3之部位開口之方式進行圖案化而形成。 於第6步驟中，例如使用乾式蝕刻法等對支持基板12進行加工，且在對應於電極焊墊26-1至26-3之部位，形成貫通支持基板12至多層配線層13A之孔。然後，將支持基板12作為遮罩而去除多層配線層13A之層間絕緣膜23之一部分，藉此如圖5之第3圖所示形成貫通至電極焊墊26-1至26-3之貫通孔25-1至25-3。 其後，去除抗蝕圖案33，並以成為規定之外形形狀之方式進行切取，藉此製造如圖3所示之攝像元件11A。 如上所述，攝像元件11A可藉由於在半導體基板14之受光面側積層彩色濾光片層15及晶載透鏡層16後，於支持基板12形成貫通孔25之製造方法而製造。 再者，例如關於在半導體基板14與支持基板12之間所存在之多層配線層13A形成電極焊墊26-1至26-3之形成方法，於日本專利特開2009-277732號公報之第15段至第21段中進行了詳細說明。同樣地，例如關於在背面照射型之攝像元件11A中形成彩色濾光片層15及晶載透鏡層16之形成方法，亦於日本專利特開2009-277732號公報之第22段至第30段中進行了詳細說明。 ＜攝像元件之第3構成例＞ 圖6係表示攝像元件11之第3構成例之剖視圖。再者，對於圖6所示之攝像元件11B中與圖3之攝像元件11A共通之構成，標註相同符號，且省略其詳細說明。 如圖6所示，攝像元件11B係與圖3之攝像元件11A同樣地，由支持基板12、多層配線層13A、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、及玻璃保護基板18積層而構成。又，攝像元件11B與圖3之攝像元件11A同樣地，於多層配線層13A配置有電極焊墊26-1至26-3，且於支持基板12形成有使電極焊墊26-1至26-3開口之貫通孔25-1至25-3。 而且，攝像元件11B構成為：於貫通孔25之側面及支持基板12之上表面之整體成膜絕緣膜41，且設置有藉由絕緣膜41而與支持基板12絕緣並且與電極焊墊26-1至26-3電性連接之貫通電極42-1至42-3。 絕緣膜41例如由具備絕緣性之SiO2 膜或SiN膜等構成，將支持基板12與貫通電極42-1至42-3絕緣。 貫通電極42形成為於貫通孔25之底面之部分電性連接於電極焊墊26-1至26-3、且通過貫通孔25而延伸至支持基板12之上表面。例如，貫通電極42之支持基板12之上表面側之部分用於與攝像元件11B之外部之電性連接。 以此方式構成之攝像元件11B與圖3之攝像元件11A同樣地，藉由於半導體基板14之像素區域31(圖2)之正下側配置電極焊墊26及貫通電極42之構造，可謀求晶片尺寸較先前更為小型化。 ＜攝像元件之第2製造方法＞ 參照圖7及圖8，對圖6之攝像元件11B之製造方法進行說明。 首先，進行與參照上述圖4及圖5所說明之第1至第6步驟相同之步驟，藉此，製造以使電極焊墊26-1至26-3開口之方式於支持基板12形成有貫通孔25-1至25-3之狀態之中間構造體。 繼而，於第11步驟中，如圖7之第1圖所示，於包含貫通孔25之底面及側面之支持基板12之上表面整體，例如藉由電漿CVD(Chemical Vapor Deposition，化學氣相沈積)法成膜絕緣膜41。 於第12步驟中，如圖7之第2圖所示，例如使用回蝕法，去除貫通孔25之底面之絕緣膜41，藉此形成電極焊墊26露出之狀態。 於第13步驟中，如圖7之第3圖所示，例如使用濺鍍法，於包含貫通孔25之底面及側面之支持基板12之整個上表面整體成膜障壁金屬膜(未圖示)，繼而成膜籽晶層43。 此處，障壁金屬膜係為了防止連接導體(於攝像元件11B之構成例中為形成貫通電極42之銅)之擴散而成膜。作為障壁金屬膜，例如可使用鈦(Ti)或鎢(W)、或者鈦或鎢之氧化膜等。又，作為障壁金屬膜，亦可使用其等之合金。再者，於攝像元件11B中，較佳為使用鈦作為障壁金屬膜。籽晶層43例如可用作藉由電鍍法埋入連接導體時之電極。 於第14步驟中，如圖8之第1圖所示，於籽晶層43之上表面中未形成貫通電極42-1至42-3之特定區域形成抗蝕圖案33。 於第15步驟中，如圖8之第2圖所示，藉由對連接導體進行電鍍直至達到貫通電極42之厚度，而對未形成抗蝕圖案33之部位之籽晶層43形成鍍覆層44。 於第16步驟中，在去除抗蝕圖案33後，例如藉由濕式蝕刻，將形成於抗蝕圖案33之下方之籽晶層43及障壁金屬膜(未圖示)去除。藉此，之前藉由籽晶層43呈連續狀態之鍍覆層44獨立，而如圖8之第3圖所示形成貫通電極42-1至42-3。此時，於支持基板12之上表面亦形成再配線。 其後，以成為規定之外形形狀之方式進行切取，藉此製造如圖6所示之攝像元件11B。 如上所述，攝像元件11B可藉由於在半導體基板14之受光面側積層彩色濾光片層15及晶載透鏡層16後，於支持基板12形成貫通孔25，其後形成貫通電極42之製造方法而製造。 再者，攝像元件11B能夠以如圖6所示之構成之狀態加以利用，亦可視需要以對貫通電極42設置有焊球之構成加以利用。 例如，於圖9中表示有攝像元件11B之變化例。如圖9A所示，於塗佈感光性阻焊劑34後，進行曝光及顯影，藉此使貫通電極42之位於支持基板12之上表面側之一部分作為用以搭載焊球之焊盤部而開口。然後，例如使用植球方法，如圖9B所示，將焊球35-1至35-3搭載於焊盤部，且將其等分別與貫通電極42-1至42-3電性連接。 ＜攝像元件之第4構成例＞ 圖10係表示攝像元件11之第4構成例之剖視圖。再者，對於圖10所示之攝像元件11C中與圖6之攝像元件11B共通之構成，標註相同符號，且省略其詳細說明。 如圖10所示，攝像元件11C係與圖6之攝像元件11B同樣地，積層支持基板12、多層配線層13A、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、及玻璃保護基板18而構成。又，攝像元件11C與圖6之攝像元件11B同樣地，於多層配線層13A配置有電極焊墊26-1至26-3，於支持基板12形成有使電極焊墊26-1至26-3開口之貫通孔25-1至25-3，且成膜有絕緣膜41。 而且，攝像元件11C成為於貫通孔25之內部形成有埋入型貫通電極45之構成。例如，埋入型貫通電極45可藉由於在上述第15步驟(圖8之第2圖)中進行電鍍時將連接導體埋入至貫通孔25而形成。 以此方式構成之攝像元件11C與圖6之攝像元件11B同樣地，藉由於半導體基板14之像素區域31(圖2)之正下側配置電極焊墊26及埋入型貫通電極45之構造，可謀求晶片尺寸較先前之小型化。 ＜攝像元件之第5構成例＞ 圖11係表示攝像元件11之第5構成例之剖視圖。再者，對於圖11所示之攝像元件11D中與圖3之攝像元件11A共通之構成，標註相同符號，且省略其詳細說明。 如圖11所示，攝像元件11D係積層支持基板12D、多層配線層13D、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、及玻璃保護基板18而構成。 攝像元件11D構成為：設置於第2配線層21-2之電極焊墊26-1至26-6以露出於多層配線層13D之正面之方式形成。而且，於支持基板12D與多層配線層13D之接合面，對應於電極焊墊26-1至26-6，連接有以貫通支持基板12D之方式形成之貫通電極46-1至46-6。例如，攝像元件11D係藉由將介隔未圖示之絕緣膜於貫通孔預先埋入有貫通電極46-1至46-6之支持基板12D與多層配線層13D混合接合而構成。 又，攝像元件11D構成為：以埋入至成膜於支持基板12D之整面之絕緣膜51之方式，在對應於貫通電極46-1至46-6之支持基板12D之正面形成有埋入式電極焊墊52-1至52-6。 以此方式構成之攝像元件11D與圖3之攝像元件11A同樣地，藉由於半導體基板14之像素區域31(圖2)之正下側配置電極焊墊26及埋入式電極焊墊52之構造，可謀求晶片尺寸較先前之小型化。 ＜攝像元件之第3製造方法＞ 參照圖12至圖14，對圖11之攝像元件11D之製造方法進行說明。 首先，於第21步驟中，如圖12之第1圖所示，對支持基板12D形成長度為不貫通支持基板12D之非貫通孔47-1至47-6。 例如，於支持基板12D之上表面形成設置直徑為2.0 μm～10.0 μm左右之開口部之抗蝕圖案，將該抗蝕圖案作為遮罩而進行乾式蝕刻，藉此形成深度為30 μm～80 μm左右之孔穴。然後，去除抗蝕圖案後，藉由擴散爐形成熱氧化膜，或藉由CVD裝置形成LP-SiN膜。繼而，藉由濺鍍法，例如成膜鎢系之障壁金屬膜，並成膜銅之籽晶層，其後使用電鍍法以銅填充孔穴。其後，藉由CMP(Chemical Mechanical Polishing，化學機械研磨)法去除剩餘之銅，形成混合接合用之焊墊，與此同時進行平坦化。藉由此種方法，可於支持基板12D形成非貫通孔47-1至47-6。 另一方面，於半導體基板14之多層配線層13D，使用金屬鑲嵌法將與支持基板12D之非貫通孔47-1至47-6連接之電極焊墊26-1至26-6形成於成為半導體基板14之像素區域31之正下方(於步驟中為正上方)之位置。 於第22步驟中，如圖12之第2圖所示，對積層於半導體基板14之多層配線層13D接合支持基板12D。此時，進行如下混合接合：將多層配線層13D之電極焊墊26-1至26-6與支持基板12D之非貫通孔47-1至47-6藉由同一導體彼此加以接合(Cu-Cu接合)，與此同時，將支持基板12D及層間絕緣膜23之面彼此接合。 於第23步驟中，如圖12之第3圖所示，將包含支持基板12D、多層配線層13D、及半導體基板14之中間構造體反轉。 於第24步驟中，如圖12之第4圖所示，自背面側將半導體基板14之厚度薄化。 於第25步驟中，如圖13之第1圖所示，於半導體基板14之背面積層彩色濾光片層15及晶載透鏡層16。 於第26步驟中，如圖13之第2圖所示，對包括晶載透鏡層16在內之半導體基板14之背面側之整面塗佈成為玻璃密封樹脂層17之接著劑，並接著玻璃保護基板18。藉此，玻璃保護基板18與半導體基板14經由玻璃密封樹脂層17以無腔構造接合。 於第27步驟中，如圖13之第3圖所示，將包含支持基板12D、多層配線層13D、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、及玻璃保護基板18之中間構造體反轉。 於第28步驟中，利用藉由研削或研磨等之背磨技術將支持基板12D之厚度薄化，進行非貫通孔47-1至47-6之出頭加工，進而，藉由濕式蝕刻法或乾式蝕刻法對支持基板12D之整面進行刻蝕。藉此，非貫通孔47-1至47-6貫通支持基板12D，而如圖14之第1圖所示成為貫通電極46-1至46-6。再者，亦可使貫通電極46-1至46-6之前端以自支持基板12D突出之方式形成。 於第29步驟中，如圖14之第2圖所示，對支持基板12D之整面成膜絕緣膜51。此時，例如利用不使彩色濾光片層15產生損傷之程度之200℃以下之低溫CVD法形成絕緣膜51。 於第30步驟中，為了形成埋入式電極焊墊52-1至52-6，而對絕緣膜51形成抗蝕圖案，並藉由乾式蝕刻法對絕緣膜51進行槽加工。然後，與金屬鑲嵌法同樣地，藉由濺鍍法形成障壁金屬膜及籽晶層後，使用電鍍法及CMP法，如圖14之第3圖所示形成埋入式電極焊墊52-1至52-6。 其後，以成為規定之外形形狀之方式進行切取，藉此製造如圖11所示之攝像元件11D。 如上所述，攝像元件11D可藉由於將形成有成為貫通電極46之非貫通孔47之支持基板12D接合於半導體基板14後，於半導體基板14之受光面側積層彩色濾光片層15及晶載透鏡層16之製造方法而製造。藉此，攝像元件11D於形成成為貫通電極46之非貫通孔47時，可應用高溫製程，從而可進一步提高可靠性。 即，一般而言，於具備彩色濾光片層15之構成中，形成彩色濾光片層15後有製程溫度之制約，於形成背面側之電極之製程中，必須維持250℃以下之低溫。因此，存在難以成膜緻密之氧化膜以將貫通支持基板12之貫通孔之內部絕緣，從而導致可靠性降低之情況。 針對此，攝像元件11D於形成彩色濾光片層15前形成成為貫通電極46之非貫通孔47，故而可藉由高溫製程成膜用以使貫通電極46對支持基板12D絕緣之絕緣膜。例如，於攝像元件11D中，能夠以較彩色濾光片層15之耐熱性高之溫度成膜絕緣膜(矽隔離膜)。因此，攝像元件11D藉由形成絕緣耐性較高之絕緣膜，而使貫通電極46對支持基板12D之絕緣性變得良好，結果可避免可靠性降低。 再者，攝像元件11D之製造方法並不限定於參照圖12至圖14所說明之步驟。 參照圖15，對攝像元件11D之製造方法之第1變化例進行說明。 例如，於在上述第28步驟(圖14之第1圖)中將支持基板12D之厚度薄化時，於進行非貫通孔47-1至47-6之出頭加工前停止厚度薄化。 然後，於第41步驟中，對支持基板12D形成以對應於埋入式電極焊墊52-1至52-6之方式設置有開口部之抗蝕圖案33，並藉由乾式蝕刻對支持基板12D進行刻蝕。再者，此時，非貫通孔47-1至47-6係藉由氧化得到保護。進而，利用不使彩色濾光片層15產生損傷之200℃以下之低溫CVD法形成絕緣膜(未圖示)。繼而，於不使支持基板12D之正面之氧化膜消失之範圍內進行整面回蝕，藉此非貫通孔47-1至47-6貫通支持基板12D，而如圖15之上側所示成為貫通電極46-1至46-6。 繼而，於第42步驟中，與金屬鑲嵌法同樣地，藉由濺鍍法形成障壁金屬膜及籽晶層後，使用電鍍法及CMP法，形成埋入至支持基板12D之埋入式電極焊墊52-1至52-6。其後，去除抗蝕圖案33，藉此可如圖15之下側所示形成於支持基板12D埋入有埋入式電極焊墊52-1至52-6之構造。 藉由此種製造方法，可製造攝像元件11D。 參照圖16，對攝像元件11D之製造方法之第2變化例進行說明。 例如，於在上述第28步驟(圖14之第1圖)中將支持基板12D之厚度薄化時，於進行非貫通孔47-1至47-6之出頭加工前停止厚度薄化。 然後，於第51步驟中，例如藉由濕式蝕刻對支持基板12D進行整面回蝕，藉此非貫通孔47-1至47-6貫通支持基板12D，而如圖16之上側所示成為貫通電極46-1至46-6。此時，貫通電極46-1至46-6係藉由氧化得到保護，並以其前端自支持基板12D突出之方式受到蝕刻。 繼而，於第52步驟中，如圖16之中央所示，於支持基板12D之整面形成例如包含阻焊劑等有機樹脂之絕緣膜53。 其後，藉由CMP法、背磨法、或表面平坦化(Surface planar，刨刀研削)法將絕緣膜53薄膜化，藉此如圖16之下側所示進行貫通電極46-1至46-6之出頭加工。如此，可形成以使貫通電極46-1至46-6之前端面自絕緣膜53露出之狀態將該前端面用作電極焊墊之構造。 藉由此種製造方法，可製造攝像元件11D。 參照圖17至圖20，對攝像元件11D之製造方法之第3變化例進行說明。 例如，於第61步驟中，如圖17之第1圖所示，與上述第22步驟(圖12之第2圖)同樣地，對積層有半導體基板14之多層配線層13D接合支持基板12D。 於第62步驟中，如圖17之第2圖所示，將支持基板12D之厚度薄化，並於非貫通孔47-1至47-6露出前停止厚度薄化。或者，亦可於非貫通孔47-1至47-6露出之時點，停止厚度薄化。 於第63步驟中，對支持基板12D形成以對應於非貫通孔47-1至47-6之方式設置有開口部之抗蝕圖案33，並將抗蝕圖案33用作遮罩，而對支持基板12D進行槽加工。藉此，非貫通孔47-1至47-6貫通支持基板12D，而如圖17之第3圖所示成為貫通電極46-1至46-6。 於第64步驟中，去除抗蝕圖案33，其後對支持基板12D成膜絕緣膜51。此時，由於處在形成彩色濾光片層15之前，故而例如能夠以一般之銅配線形成時所使用之400℃左右之溫度形成絕緣膜51。其後，以支持基板12D之正面不露出之程度進行整面回蝕，而如圖17之第4圖所示使貫通電極46-1至46-6露出。 於第65步驟中，與金屬鑲嵌法同樣地，藉由濺鍍法形成障壁金屬膜及籽晶層後，使用電鍍法及CMP法，形成埋入至支持基板12D之埋入式電極焊墊52-1至52-6並且進行平坦化。繼而，如圖18之第1圖所示，藉由絕緣膜51覆蓋埋入式電極焊墊52-1至52-6。 於第66步驟中，如圖18之第2圖所示，對絕緣膜51例如接合由矽基板構成之臨時基板54。 於第67步驟中，如圖18之第3圖所示，將包含支持基板12D、多層配線層13D、半導體基板14、絕緣膜51、及臨時基板54之中間構造體反轉。 於第68步驟中，如圖19之第1圖所示，自背面側將半導體基板14之厚度薄化。 於第69步驟中，如圖19之第2圖所示，於半導體基板14之背面積層彩色濾光片層15及晶載透鏡層16。 於第70步驟中，如圖19之第3圖所示，對包括晶載透鏡層16在內之半導體基板14之背面側之整面塗佈成為玻璃密封樹脂層17之接著劑，且接著玻璃保護基板18。藉此，玻璃保護基板18與半導體基板14經由玻璃密封樹脂層17以無腔構造接合。 於第71步驟中，如圖20之第1圖所示，將臨時基板54自中間構造體卸除。 於第72步驟中，如圖20之第2圖所示，將包含支持基板12D、多層配線層13D、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、玻璃保護基板18、及絕緣膜51之中間構造體反轉。 於第73步驟中，如圖20之第3圖所示，以埋入式電極焊墊52-1至52-6露出之方式，對絕緣膜51形成抗蝕圖案，且藉由乾式蝕刻法對絕緣膜51進行槽加工。或者，亦可藉由對絕緣膜51進行整面回蝕，而使埋入式電極焊墊52-1至52-6露出。 藉由此種製造方法，可製造攝像元件11D。而且，於該製造方法中，如上所述，可對貫通電極46-1至46-3之周圍應用高溫製程，而可提高攝像元件11D之可靠性。 ＜攝像元件之第6構成例＞ 圖21係表示攝像元件11之第6構成例之剖視圖。再者，於圖21所示之攝像元件11E中，針對與圖3之攝像元件11A共通之構成標註相同符號，省略其詳細說明。 如圖21所示，攝像元件11E係由支持基板12E、多層配線層13A、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、及玻璃保護基板18積層而構成。 攝像元件11E構成為：電極焊墊55-2及55-3以露出於支持基板12E之正面之方式形成，電極焊墊55-2與貫通電極46-2電性連接，且電極焊墊55-3與貫通電極46-3電性連接。 而且，攝像元件11E構成為：焊球56-1至56-3以自成膜於支持基板12E之整面之絕緣膜51突出之方式形成。焊球56-1與貫通電極46-1電性連接，焊球56-2與電極焊墊55-2電性連接，焊球56-3與電極焊墊55-3電性連接。即，於攝像元件11E中，電極焊墊26-1至26-3經由焊球56-1至56-3而各自與外部連接。 以此方式構成之攝像元件11E與圖3之攝像元件11A同樣地，藉由於半導體基板14之像素區域31(圖2)之正下側配置電極焊墊26及焊球56-1至56-3之構造，可謀求晶片尺寸較先前之小型化。例如，攝像元件11E可利用焊球56-1至56-3藉由覆晶接合而安裝於另一基板。 ＜攝像元件之第4製造方法＞ 參照圖22及圖26，對圖21之攝像元件11E之製造方法進行說明。 首先，於第81步驟中，如圖22之第1圖所示，於半導體基板14之正面積層多層配線層13A。 於第82步驟中，如圖22之第2圖所示，介隔多層配線層13A自半導體基板14之上側貼合支持基板12E。 於第83步驟中，利用藉由研削或研磨等之背磨技術，例如將支持基板12E之厚度薄化至100 μm左右。然後，如圖22之第3圖所示，在對應於電極焊墊26-1至26-3之部位之支持基板12E形成貫通孔而埋入貫通電極46-1至46-3，並且對支持基板12E之正面進行槽加工而形成電極焊墊55-2及55-3。 於第84步驟中，如圖23之第1圖所示，對支持基板12E之整面成膜絕緣膜51。此時，由於處在形成彩色濾光片層15之前，故而例如能夠以一般之銅配線形成時所使用之400℃左右之溫度形成絕緣膜51。 於第85步驟中，如圖23之第2圖所示，為了於之後之步驟中設置搭載焊球56-1至56-3之焊盤部而於絕緣膜51形成開口部，使貫通電極46-1、以及電極焊墊55-2及55-3露出。 於第86步驟中，如圖23之第3圖所示，以埋覆焊盤部之方式於絕緣膜51之整面成膜氧化矽膜57，並使其表面平坦化。 於第87步驟中，如圖24之第1圖所示，對氧化矽膜57例如接合由矽基板構成之臨時基板54。 於第88步驟中，如圖24之第2圖所示，將包含支持基板12E、多層配線層13A、半導體基板14、絕緣膜51、氧化矽膜57、及臨時基板54之中間構造體反轉。 於第89步驟中，如圖24之第3圖所示，自背面側將半導體基板14之厚度薄化。 於第90步驟中，如圖25之第1圖所示，於半導體基板14之背面積層彩色濾光片層15及晶載透鏡層16。 於第91步驟中，如圖25之第2圖所示，對包括晶載透鏡層16在內之半導體基板14之背面側之整面塗佈成為玻璃密封樹脂層17之接著劑，並接著玻璃保護基板18。藉此，玻璃保護基板18與半導體基板14經由玻璃密封樹脂層17以無腔構造接合。 於第92步驟中，如圖25之第3圖所示，將臨時基板54自中間構造體卸除。 於第93步驟中，如圖26之第1圖所示，將包含支持基板12E、多層配線層13A、半導體基板14、彩色濾光片層15、晶載透鏡層16、玻璃密封樹脂層17、玻璃保護基板18、絕緣膜51、及氧化矽膜57之中間構造體反轉。 於第94步驟中，如圖26之第2圖所示，去除氧化矽膜57，而使焊盤部開口。 於第95步驟中，如圖26之第3圖所示，以分別電性連接於貫通電極46-1、以及電極焊墊55-2及55-3之方式，形成焊球56-1至56-3。 其後，以成為規定之外形形狀之方式進行切取，藉此製造如圖21所示之攝像元件11E。 如上所述，攝像元件11E可藉由於以貫通支持基板12E之方式形成貫通電極46-1至46-3後，於半導體基板14之受光面側積層彩色濾光片層15及晶載透鏡層16之製造方法而製造。此時，攝像元件11E如上所述可於貫通電極46-1至46-3之周圍應用高溫製程，從而可進一步提高可靠性。 ＜攝像元件之第7構成例＞ 參照圖27及圖28，對攝像元件11之第7構成例進行說明。 例如，攝像元件11可構成於形成有邏輯電路或記憶電路等之半導體基板藉由晶圓覆晶封裝(Chip on Wafer)進行積層而成之晶圓級CSP(Chip Size Package，晶片尺寸封裝)。 例如，如圖27之上圖所示，與圖21之攝像元件11E同樣地，具備焊球56-1至56-6，且形成包含支持基板12、多層配線層13A、半導體基板14、彩色濾光片層15-1及15-2、晶載透鏡層16-1及16-2、玻璃密封樹脂層17、以及玻璃保護基板18之中間構造體。 然後，如圖27之下圖所示，藉由切晶，分割成用作攝像元件之2個晶片61-1及61-2，並且以成為規定之外形形狀之方式進行切取。此處，彩色濾光片層15-1及15-2、以及晶載透鏡層16-1及16-2形成為於以此方式加以分割之部位呈不連續狀態。 其次，如圖28之上圖所示，對邏輯電路基板62搭載晶片61-1。例如，邏輯電路基板62成為於形成邏輯電路之半導體基板71積層有多層配線層72，且於多層配線層72之正面形成有電極焊墊73-1至73-6之構成。而且，晶片61-1係藉由對邏輯電路基板62之電極焊墊73-1至73-3利用焊球56-1至56-3例如進行覆晶接合，而搭載於邏輯電路基板62。 其後，如圖28之下圖所示，對邏輯電路基板62搭載晶片61-2。例如，晶片61-2係藉由對邏輯電路基板62之電極焊墊73-4至73-6利用焊球56-4至56-6例如進行覆晶接合，而搭載於邏輯電路基板62。 藉此，製造對邏輯電路基板62搭載有晶片61-1及61-2之構成之晶圓級CSP81。 再者，作為晶圓級CSP81，例如亦可採用代替邏輯電路基板62地於形成有記憶電路之記憶電路基板搭載有晶片61-1及61-2之構成。又，例如亦可藉由對攝像元件11搭載較攝像元件11小之邏輯電路基板或記憶電路基板等，而構成晶圓級CSP。 再者，藉由如上述圖2所示般呈網格狀配置複數個電極焊墊24，可容易地進行安裝，並且可增加底部填充劑之注入之容易性。因此，配置電極焊墊24之間距較佳為0.5 mm以上。又，於在埋入型貫通電極之正上方配置電極焊墊之構成中，較佳為使用較該貫通電極之直徑大之面積之電極焊墊。又，於使用非埋入型貫通電極之構成中，較佳為於該貫通電極之旁邊、或再配線處形成電極焊墊。 又，構成為於支持基板12具有邏輯元件或記憶元件之積層型之攝像元件11中，可使用例如與日本專利特開2004-335647號公報之第17段至第30段所揭示之方法相同之方法。即，於形成元件後，以與像素之焊墊對向之方式預先形成能夠成為貫通電極之孔穴(例如2～5 μm且深度30 μm)，藉此可於像素區域31之正下方形成貫通電極46。於此情形時，為了避免貫通電極46對位於支持基板12之元件造成不良影響，元件必須配置於距離孔穴數μm之處。又，關於該孔穴，雖係以藉由形成於元件形成與配線形成之間而形成之方法加以例示，但亦可於形成帶元件之支持基板之配線層後形成能夠成為貫通電極之孔穴。 又，電極焊墊26亦可不配置於最靠近支持基板12之層，只要形成於多層配線層13之任一配線層21即可。進而，亦能夠以積層2層以上配線之方式形成電極焊墊26。例如，作為電極焊墊26，可使用鋁配線與鎢插塞之組合、鋁配線與銅配線之組合、或銅配線與銅配線之組合等，且可不限定於該等而使用各種組合。 進而，貫通電極46較佳為使用比電阻較小且與安裝基板之連接較為容易之銅，此外，亦可使用金(Au)、鋁(Al)、鎢(W)、鎳(Ni)、錫(Sn)、或其等之合金等。再者，於形成有貫通孔25或貫通電極46之構造之情形時，亦可為於像素陣列面經由接著劑形成有玻璃之構造。 又，於與半導體基板14連接之步驟中，亦可於支持基板12組裝入使像素驅動之周邊電路元件、或記憶元件等。 再者，如上所述之攝像元件11例如可應用於數位靜態相機或數位攝錄影機等攝像系統、具備攝像功能之行動電話、或具備攝像功能之其他機器等各種電子機器。 ＜攝像裝置之構成例＞ 圖29係表示搭載於電子機器之攝像裝置之構成例之方塊圖。 如圖29所示，攝像裝置101係具備光學系統102、攝像元件103、信號處理電路104、顯示器105、及記憶體106而構成，可拍攝靜止圖像及動態圖像。 光學系統102係具有1片或複數片透鏡而構成，將來自被攝體之影像光(入射光)導引至攝像元件103，使其於攝像元件103之受光面(感測器部)成像。 作為攝像元件103，應用上述攝像元件11。於攝像元件103，與經由光學系統102而成像於受光面之影像相對應地，於一定期間累積電子。然後，將與累積於攝像元件103之電子對應之信號供給至信號處理電路104。 信號處理電路104對自攝像元件103輸出之像素信號實施各種信號處理。將藉由信號處理電路104實施信號處理而獲得之圖像(圖像資料)供給至顯示器105而進行顯示，或供給至記憶體106而進行記憶(記錄)。 以此方式構成之攝像裝置101藉由應用上述攝像元件11，例如可謀求進一步小型化。 ＜影像感測器之使用例＞ 圖30係表示使用上述影像感測器之使用例之圖。 上述影像感測器例如以下所示可用於感測可見光、紅外光、紫外光、或X射線等光之各種場合。 ・數位相機、或帶相機功能之行動機器等拍攝供觀賞用之圖像之裝置 ・為了實現自動停止等安全駕駛、或識別駕駛者之狀態等目的而對汽車之前方、後方、周圍、或車內等進行攝影之車載用感測器、監視行駛車輛或道路之監視相機、進行車輛間等之測距之測距感測器等供交通用之裝置 ・為了拍攝使用者之手勢以便依照該手勢進行機器操作而供TV(television，電視)、冰箱、或空調等家電用之裝置 ・內視鏡、或藉由紅外光之受光而進行血管攝影之裝置等供醫療或保健用之裝置 ・防盜用途之監視相機、或人物驗證用途之相機等供安全用之裝置 ・拍攝皮膚之皮膚測定器、或拍攝頭皮之顯微鏡等供美容用之裝置 ・面向運動用途等之動作相機或可穿戴式相機等供運動用之裝置 ・用以監視農田或作物之狀態之相機等供農業用之裝置 再者，本技術亦可採用如下構成。 (1) 一種固體攝像元件，其具備： 半導體基板，其設置供平面地配置複數個像素之像素區域； 配線層，其積層於上述半導體基板，且設置有連接於複數個上述像素之配線；及 支持基板，其接合於上述配線層，支持上述半導體基板；且 於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，配置用於與外部電性連接之複數個電極焊墊， 於上述支持基板中，在對應於複數個上述電極焊墊之部位設置貫通孔。 (2) 如上述(1)所記載之固體攝像元件，其中於上述配線層以多層構造形成有上述配線，且於較上述配線更靠上述支持基板側設置供配置複數個上述電極焊墊之電極焊墊層。 (3) 如上述(1)或(2)所記載之固體攝像元件，其中上述電極焊墊係由與上述配線不同之導體形成。 (4) 如上述(1)所記載之固體攝像元件，其中上述電極焊墊係作為以多層構造形成於上述配線層之上述配線之一部分，形成於與上述配線相同之層。 (5) 如上述(1)或(4)所記載之固體攝像元件，其中上述電極焊墊係由與上述配線相同之導體形成。 (6) 如上述(1)至(5)中任一項所記載之固體攝像元件，其進而具備貫通電極，該貫通電極於上述貫通孔之底面與上述電極焊墊電性連接，且通過上述貫通孔而延伸至上述支持基板之上表面。 (7) 如上述(6)所記載之固體攝像元件，其中上述貫通電極係藉由將導體埋入上述貫通孔而形成。 (8) 如上述(1)至(7)中任一項所記載之固體攝像元件，其中於上述貫通孔介隔絕緣膜而預先埋入有成為貫通電極之導體的上述支持基板與上述配線層藉由相互之面彼此接合，並且上述貫通電極與上述電極焊墊藉由同一導體而彼此接合。 (9) 如上述(8)所記載之固體攝像元件，其中將上述導體埋入至以不貫通上述支持基板之深度形成之孔穴，且將上述支持基板之厚度薄化而使上述導體出頭，藉此形成上述貫通電極。 (10) 如上述(8)或(9)所記載之固體攝像元件，其中在對應於上述貫通電極之上述支持基板之正面配置電極焊墊。 (11) 如上述(1)至(10)中任一項所記載之固體攝像元件，其中使用以電性連接於上述電極焊墊之方式形成於上述支持基板之正面之焊球，而覆晶接合於另一基板。 (12) 如上述(1)至(11)中任一項所記載之固體攝像元件，其中於形成貫通上述支持基板而連接於上述電極焊墊之貫通電極後，對上述半導體基板積層彩色濾光片層。 (13) 如上述(1)至(12)中任一項所記載之固體攝像元件，其中複數個上述電極焊墊配置為於俯視上述半導體基板時呈網格狀。 (14) 如上述(1)至(12)中任一項所記載之固體攝像元件，其係自上述半導體基板之背面側被照射由上述像素接收之光之背面照射型。 (15) 一種固體攝像元件之製造方法，該固體攝像元件具備： 半導體基板，其設置供平面地配置複數個像素之像素區域； 配線層，其積層於上述半導體基板，且設置連接於複數個上述像素之配線；及 支持基板，其接合於上述配線層，支持上述半導體基板；且該製造方法包括如下步驟： 於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，形成用於與外部電性連接之複數個電極焊墊；及 於上述支持基板中，在對應於複數個上述電極焊墊之部位形成貫通孔。 (16) 一種電子機器，其具備固體攝像元件，該固體攝像元件包含： 半導體基板，其設置供平面地配置複數個像素之像素區域； 配線層，其積層於上述半導體基板，且設置連接於複數個上述像素之配線；及 支持基板，其接合於上述配線層，支持上述半導體基板；且 於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，配置用於與外部電性連接之複數個電極焊墊； 於上述支持基板中，在對應於複數個上述電極焊墊之部位設置貫通孔。 再者，本實施形態並不限定於上述實施形態，可於不脫離本發明之主旨之範圍內進行各種變更。
11‧‧‧攝像元件
11A‧‧‧攝像元件
11B‧‧‧攝像元件
11C‧‧‧攝像元件
11D‧‧‧攝像元件
11E‧‧‧攝像元件
12‧‧‧支持基板
12D‧‧‧支持基板
12E‧‧‧支持基板
13‧‧‧多層配線層
13A‧‧‧多層配線層
13D‧‧‧多層配線層
14‧‧‧半導體基板
15‧‧‧彩色濾光片層
15-1‧‧‧彩色濾光片層
15-2‧‧‧彩色濾光片層
16‧‧‧晶載透鏡層
16-1‧‧‧晶載透鏡層
16-2‧‧‧晶載透鏡層
17‧‧‧玻璃密封樹脂層
18‧‧‧玻璃保護基板
21-1‧‧‧第1配線層
21-2‧‧‧第2配線層
22‧‧‧電極焊墊層
23‧‧‧層間絕緣膜
24‧‧‧電極焊墊
24-1‧‧‧電極焊墊
24-2‧‧‧電極焊墊
24-3‧‧‧電極焊墊
25‧‧‧貫通孔
25-1‧‧‧貫通孔
25-2‧‧‧貫通孔
25-3‧‧‧貫通孔
26‧‧‧電極焊墊
26-1‧‧‧電極焊墊
26-2‧‧‧電極焊墊
26-3‧‧‧電極焊墊
26-4‧‧‧電極焊墊
26-5‧‧‧電極焊墊
26-6‧‧‧電極焊墊
31‧‧‧像素區域
32‧‧‧光學黑色區域
33‧‧‧抗蝕圖案
34‧‧‧感光性阻焊劑
35‧‧‧焊球
35-1‧‧‧焊球
35-2‧‧‧焊球
35-3‧‧‧焊球
41‧‧‧絕緣膜
42‧‧‧貫通電極
42-1‧‧‧貫通電極
42-2‧‧‧貫通電極
42-3‧‧‧貫通電極
43‧‧‧籽晶層
44‧‧‧鍍覆層
45‧‧‧埋入型貫通電極
46‧‧‧貫通電極
46-1‧‧‧貫通電極
46-2‧‧‧貫通電極
46-3‧‧‧貫通電極
46-4‧‧‧貫通電極
46-5‧‧‧貫通電極
46-6‧‧‧貫通電極
47‧‧‧非貫通孔
47-1‧‧‧非貫通孔
47-2‧‧‧非貫通孔
47-3‧‧‧非貫通孔
47-4‧‧‧非貫通孔
47-5‧‧‧非貫通孔
47-6‧‧‧非貫通孔
51‧‧‧絕緣膜
52‧‧‧埋入式電極焊墊
52-1‧‧‧埋入式電極焊墊
52-2‧‧‧埋入式電極焊墊
52-3‧‧‧埋入式電極焊墊
52-4‧‧‧埋入式電極焊墊
52-5‧‧‧埋入式電極焊墊
52-6‧‧‧埋入式電極焊墊
53‧‧‧絕緣膜
54‧‧‧臨時基板
55‧‧‧電極焊墊
55-2‧‧‧電極焊墊
55-3‧‧‧電極焊墊
56‧‧‧焊球
56-1‧‧‧焊球
56-2‧‧‧焊球
56-3‧‧‧焊球
56-4‧‧‧焊球
56-5‧‧‧焊球
56-6‧‧‧焊球
57‧‧‧氧化矽膜
61‧‧‧晶片
61-1‧‧‧晶片
61-2‧‧‧晶片
62‧‧‧邏輯電路基板
71‧‧‧半導體基板
72‧‧‧多層配線層
73‧‧‧電極焊墊
73-1‧‧‧電極焊墊
73-2‧‧‧電極焊墊
73-3‧‧‧電極焊墊
73-4‧‧‧電極焊墊
73-5‧‧‧電極焊墊
73-6‧‧‧電極焊墊
81‧‧‧晶圓級CSP
101‧‧‧攝像裝置
102‧‧‧光學系統
103‧‧‧攝像元件
104‧‧‧信號處理電路
105‧‧‧顯示器
106‧‧‧記憶體
圖1係表示應用本技術之攝像元件之第1實施形態之構成例的圖。 圖2係表示俯視攝像元件所見之構成例之圖。 圖3係表示攝像元件之第2實施形態之構成例之圖。 圖4係說明攝像元件之第1製造方法之圖。 圖5係說明攝像元件之第1製造方法之圖。 圖6係表示攝像元件之第3實施形態之構成例之圖。 圖7係說明攝像元件之第2製造方法之圖。 圖8係說明攝像元件之第2製造方法之圖。 圖9係表示圖3之攝像元件之變化例之圖。 圖10係表示攝像元件之第4實施形態之構成例之圖。 圖11係表示攝像元件之第5實施形態之構成例之圖。 圖12係說明攝像元件之第3製造方法之圖。 圖13係說明攝像元件之第3製造方法之圖。 圖14係說明攝像元件之第3製造方法之圖。 圖15係說明攝像元件之第3製造方法之第1變化例之圖。 圖16係說明攝像元件之第3製造方法之第2變化例之圖。 圖17係說明攝像元件之第3製造方法之第3變化例之圖。 圖18係說明攝像元件之第3製造方法之第3變化例之圖。 圖19係說明攝像元件之第3製造方法之第3變化例之圖。 圖20係說明攝像元件之第3製造方法之第3變化例之圖。 圖21係表示攝像元件之第6實施形態之構成例之圖。 圖22係說明攝像元件之第4製造方法之圖。 圖23係說明攝像元件之第4製造方法之圖。 圖24係說明攝像元件之第4製造方法之圖。 圖25係說明攝像元件之第4製造方法之圖。 圖26係說明攝像元件之第4製造方法之圖。 圖27係對攝像元件之第7構成例進行說明之圖。 圖28係對攝像元件之第7構成例進行說明之圖。 圖29係表示攝像裝置之構成例之方塊圖。 圖30係表示使用影像感測器之使用例之圖。

Claims (16)

  1. 一種固體攝像元件，其具備： 半導體基板，其設置供平面地配置複數個像素之像素區域； 配線層，其積層於上述半導體基板，且設置連接於複數個上述像素之配線；及 支持基板，其接合於上述配線層，支持上述半導體基板；且 於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，配置用於與外部電性連接之複數個電極焊墊； 於上述支持基板中，在對應於複數個上述電極焊墊之部位設置貫通孔。
  2. 如請求項1之固體攝像元件，其中於上述配線層以多層構造形成有上述配線，且於較上述配線更靠上述支持基板側設置供配置複數個上述電極焊墊之電極焊墊層。
  3. 如請求項2之固體攝像元件，其中上述電極焊墊係由與上述配線不同之導體形成。
  4. 如請求項1之固體攝像元件，其中上述電極焊墊係作為以多層構造形成於上述配線層之上述配線之一部分，形成於與上述配線相同之層。
  5. 如請求項4之固體攝像元件，其中上述電極焊墊係由與上述配線相同之導體形成。
  6. 如請求項1之固體攝像元件，其進而具備貫通電極，該貫通電極於上述貫通孔之底面與上述電極焊墊電性連接，且通過上述貫通孔而延伸至上述支持基板之上表面。
  7. 如請求項6之固體攝像元件，其中上述貫通電極係藉由將導體埋入上述貫通孔而形成。
  8. 如請求項1之固體攝像元件，其中於上述貫通孔介隔絕緣膜而預先埋入有成為貫通電極之導體的上述支持基板與上述配線層藉由相互之面彼此接合，並且上述貫通電極與上述電極焊墊藉由同一導體而彼此接合。
  9. 如請求項8之固體攝像元件，其中將上述導體埋入以不貫通上述支持基板之深度形成之孔穴，且將上述支持基板之厚度薄化而使上述導體出頭，藉此形成上述貫通電極。
  10. 如請求項8之固體攝像元件，其中在對應於上述貫通電極之上述支持基板之正面配置電極焊墊。
  11. 如請求項1之固體攝像元件，其中使用以電性連接於上述電極焊墊之方式形成於上述支持基板之正面之焊球，而覆晶接合於另一基板。
  12. 如請求項1之固體攝像元件，其中於形成貫通上述支持基板而連接於上述電極焊墊之貫通電極後，對上述半導體基板積層彩色濾光片層。
  13. 如請求項1之固體攝像元件，其中複數個上述電極焊墊配置為於俯視上述半導體基板時呈網格狀。
  14. 如請求項1之固體攝像元件，其係自上述半導體基板之背面側被照射由上述像素接收之光之背面照射型。
  15. 一種固體攝像元件之製造方法，該固體攝像元件具備： 半導體基板，其設置供平面地配置複數個像素之像素區域； 配線層，其積層於上述半導體基板，且設置連接於複數個上述像素之配線；及 支持基板，其接合於上述配線層，支持上述半導體基板；且該製造方法包括如下步驟： 於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，形成用於與外部電性連接之複數個電極焊墊；及 於上述支持基板中，在對應於複數個上述電極焊墊之部位形成貫通孔。
  16. 一種電子機器，其具備固體攝像元件，該固體攝像元件包含： 半導體基板，其設置供平面地配置複數個像素之像素區域； 配線層，其積層於上述半導體基板，且設置連接於複數個上述像素之配線；及 支持基板，其接合於上述配線層，支持上述半導體基板；且 於上述配線層中，在俯視上述半導體基板時與上述像素區域重合之位置，配置用於與外部電性連接之複數個電極焊墊； 於上述支持基板中，在對應於複數個上述電極焊墊之部位設置貫通孔。
TW106123940A 2016-09-09 2017-07-18 固體攝像元件及製造方法、以及電子機器 TWI800487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016176214 2016-09-09
JP??2016-176214 2016-09-09

Publications (2)

Publication Number Publication Date
TW201826512A true TW201826512A (zh) 2018-07-16
TWI800487B TWI800487B (zh) 2023-05-01

Family

ID=61562377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123940A TWI800487B (zh) 2016-09-09 2017-07-18 固體攝像元件及製造方法、以及電子機器

Country Status (6)

Country Link
US (1) US20190221602A1 (zh)
JP (2) JPWO2018047635A1 (zh)
KR (1) KR102493216B1 (zh)
CN (1) CN109564929A (zh)
TW (1) TWI800487B (zh)
WO (1) WO2018047635A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725489B (zh) * 2019-03-11 2021-04-21 日商東芝記憶體股份有限公司 半導體裝置及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061481A1 (ja) * 2016-09-30 2018-04-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2020053654A (ja) * 2018-09-28 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに、電子機器
CN110112168A (zh) * 2019-06-04 2019-08-09 德淮半导体有限公司 堆叠式图像传感器及其形成方法
JP7208941B2 (ja) * 2020-02-20 2023-01-19 富士フイルム株式会社 放射線検出器、放射線画像撮影装置、及び放射線検出器の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342268B2 (en) * 2004-12-23 2008-03-11 International Business Machines Corporation CMOS imager with Cu wiring and method of eliminating high reflectivity interfaces therefrom
JP4799542B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
US8125042B2 (en) * 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP2010273757A (ja) * 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
KR20110055980A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 리버스 이미지 센서 모듈 및 이의 제조 방법
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US8659148B2 (en) * 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
JP5826511B2 (ja) * 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法
DE102012220416A1 (de) * 2012-11-09 2014-05-15 Siemens Aktiengesellschaft Fotoempfänger mit einer Vielzahl von Fotozellen und Durchkontaktierungen sowie Verfahren zu dessen Herstellung
JP2014099436A (ja) * 2012-11-13 2014-05-29 Renesas Electronics Corp 半導体集積回路装置
KR101439311B1 (ko) * 2013-07-08 2014-09-15 (주)실리콘화일 웨이퍼의 패드 형성 방법
JP2015126187A (ja) * 2013-12-27 2015-07-06 株式会社フジクラ 半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725489B (zh) * 2019-03-11 2021-04-21 日商東芝記憶體股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
KR102493216B1 (ko) 2023-01-30
WO2018047635A1 (ja) 2018-03-15
CN109564929A (zh) 2019-04-02
JP2022132350A (ja) 2022-09-08
JPWO2018047635A1 (ja) 2019-06-24
KR20190045187A (ko) 2019-05-02
US20190221602A1 (en) 2019-07-18
TWI800487B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
JP7124896B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US11973091B2 (en) Solid-state imaging apparatus having output circuit unit for outputting a pixel signal
KR102493216B1 (ko) 고체 촬상 소자 및 제조 방법, 및 전자 기기
US9373653B2 (en) Stepped package for image sensor
US11923395B2 (en) Semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
WO2013137049A1 (ja) 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
US8314498B2 (en) Isolated bond pad with conductive via interconnect
TW201201343A (en) Semiconductor device, method for manufacturing the same, and electronic device
US20230154962A1 (en) Solid-state image-capturing device, semiconductor apparatus, electronic apparatus, and manufacturing method
JP2007194498A (ja) 固体撮像装置およびその製造方法
EP2863438B1 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
WO2023112689A1 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2022153814A1 (ja) 半導体装置、電子機器、及び半導体装置の製造方法
TW202125793A (zh) 攝像元件及攝像裝置
JP2006216656A (ja) 半導体装置