KR102470313B1 - 개선된 주파수 특성을 가지는 테스트 헤드 - Google Patents

개선된 주파수 특성을 가지는 테스트 헤드 Download PDF

Info

Publication number
KR102470313B1
KR102470313B1 KR1020197020260A KR20197020260A KR102470313B1 KR 102470313 B1 KR102470313 B1 KR 102470313B1 KR 1020197020260 A KR1020197020260 A KR 1020197020260A KR 20197020260 A KR20197020260 A KR 20197020260A KR 102470313 B1 KR102470313 B1 KR 102470313B1
Authority
KR
South Korea
Prior art keywords
guide
conductive
contact members
holes
group
Prior art date
Application number
KR1020197020260A
Other languages
English (en)
Other versions
KR20190103189A (ko
Inventor
플라비오 마기오니
Original Assignee
테크노프로브 에스.피.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=60937689&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR102470313(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from IT102016000127581A external-priority patent/IT201600127581A1/it
Priority claimed from IT102017000021389A external-priority patent/IT201700021389A1/it
Application filed by 테크노프로브 에스.피.에이. filed Critical 테크노프로브 에스.피.에이.
Publication of KR20190103189A publication Critical patent/KR20190103189A/ko
Application granted granted Critical
Publication of KR102470313B1 publication Critical patent/KR102470313B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 웨이퍼 상에 집적된 피검 디바이스의 작동을 검증할 수 있도록 구성된 테스트 헤드(20)는 복수의 콘택 부재(21', 21'', 21''')를 수용할 수 있도록 구성된 복수의 가이드 홀(40h, 41h, 42h)을 구비한 적어도 하나의 가이드(40, 41, 42)를 포함하며, 콘택 부재(21', 21'', 21''') 각각은 제 1 말단부(24)와 제 2 말단부(25)의 사이에서 연장되어 있는 바디(21pr, 21pp)를 포함한다. 편리하게, 상기 적어도 하나의 가이드(40, 41, 42)는 적어도 하나의 도전부(30', 30'', 30''')를 포함하는데, 상기 도전부(30', 30'', 30''')는 상기 가이드 홀들(40h, 41h, 42h) 중 적어도 하나의 그룹의 홀들(40', 40''; 40'''; 41'; 41'', 41'''; 42', 42'', 42''')을 포함하고 이들을 서로 전기적으로 연결하며 상기 콘택 부재들(21', 21'', 21''')의 대응 그룹에 잘 접촉하고, 이러한 대응 그룹의 콘택 부재들(21', 21'', 21''')은 동일한 타입의 신호를 전달할 수 있도록 구성된다.

Description

개선된 주파수 특성을 가지는 테스트 헤드{Testing head having improved frequency properties}
본 발명은 반도체 기재 상에 집적된 전자 소자의 테스트를 위한 테스트 헤드에 관한 것이다. 더욱 상세하게, 본 발명은 복수의 콘택 부재를 수용할 수 있도록 구성된 복수의 가이드 홀을 구비한 적어도 하나의 가이드를 포함하는 테스트 헤드에 관한 것이며, 아래에서는 이 응용 분야를 참조하여 본 발명을 설명하지만, 이것은 오직 설명의 단순화를 위한 목적에 불과하다.
잘 알려진 대로, 테스트 헤드(프로브 헤드)는, 본질적으로, 웨이퍼 상에 집적된 전자 소자 같은 미세구조의 복수의 콘택 패드를, 이것에 대한 동작 테스트, 특히 전기적 테스트 또는 총칭하여 테스트를 수행하는 테스트 장치의 대응 채널에 전기적 접촉을 시킬 수 있도록 구성된 디바이스이다.
집적된 디바이스들에 수행되는 테스트는 아직 제조 단계에 있는 불량 디바이스를 탐지하고 분리하는데 특히 유용하다. 일반적으로, 테스트 헤드는 웨이퍼 상에 집적된 디바이스들을 커팅하여 칩 수용 패키지의 내부에 조립하기 전에 전기적으로 테스트하는데 사용된다.
일반적으로, 테스트 헤드는 적어도 하나의 가이드 또는 실질적으로 판 형상이고, 서로 평행한 적어도 한 쌍의 가이드들에 의해 유지되는 복수의 콘택 부재들 또는 콘택 프로브들을 포함한다. 그러한 가이드들은 적절한 홀들을 구비하며, 콘택 프로브들의 유동과 가능한 변형을 위한 프리 공간 또는 에어 갭을 형성하기 위해 서로 간에 소정 거리 이격되고, 콘택 프로브들은 그러한 가이드 홀들에 슬라이딩 방식으로 수용된다. 한 쌍의 가이드들은 특히 상부 가이드와 하부 가이드를 포함하며, 둘 모두 콘택 프로브들이 축 방향으로 슬라이딩하는 각각의 가이드 홀들을 구비하고, 프로브들은 일반적으로 우수한 전기적 기계적 특성을 가지는 특수 합금의 와이어들로 만들어진다.
피검 디바이스(device under test)의 콘택 패드들과 콘택 프로브들 사이의 바람직한 연결은 테스트 헤드를 디바이스 자체에 가압하는 것에 의해 보장되며, 그러한 가압 접촉 동안 콘택 프로브들은 가이드들 사이의 에어 갭 내에서 밴딩되고, 각각의 가이드 홀들 내에서 슬라이딩된다. 이런 테스트 헤드들은 일반적으로 “수직 프로브 헤드”라 한다.
실질적으로, 수직 프로브 테스트 헤드들은 콘택 프로브들의 밴딩이 일어나는 갭을 가지며, 밴딩은 도 1에 개략적으로 도시된 바와 같이 프로브들 자체 또는 가이드들의 적절한 구성에 의해 보조될 수 있다.
특히, 도 1은, 복수의 콘택 프로브들(6)이 슬라이딩되는 각각의 가이드 홀들(4, 5)을 가지며, 갭(13)에 의해 분리되는, 적어도 하나의 상부 가이드(2)(일반적으로 “상부 다이”로 지칭됨)와 하부 가이드(3)(일반적으로 “하부 다이”로 지칭됨)를 포함하는 테스트 헤드(1)를 개략적으로 도시하며, 단순화를 위해 도 1에서 복수의 콘택 프로브들 중 단지 하나만이 도시된다.
테스트 헤드가 터미널 부재인 테스트 장비(미도시)와 피검 디바이스의 사이의 기계적 전기적 접촉을 수행하기 위해, 각각의 콘택 프로브(6)는 웨이퍼(9) 상에 집적된 피검 디바이스의 콘택 패드(8)에 접할 수 있도록 구성된 콘택 팁(7)을 그 말단에 갖는다.
여기 그리고 이하에서, 용어 “콘택 팁”은 피검 디바이스의 콘택 패드에 접촉할 수 있도록 구성된 콘택 프로브의 영역 또는 말단 구역을 지칭하며, 그런 말단 구역 또는 영역은 필수적으로 뾰족한 것은 아니다.
어떤 경우들에 있어서는, 콘택 프로브들이 상부 가이드에서 테스트 헤드에 단단히 고정되어 있는데, 이러한 경우, 상기 테스트 헤드들은 “차단형 프로브 테스트 헤드(blocked probe testing heads)”라 한다.
단단히 고정되지 않은 프로브들을 가지는 테스트 헤드들이 더 자주 사용되며, 그러한 프로브들은 마이크로-콘택 보드를 사용하여, 보드에 인터페이스됨: 그러한 테스트 헤드들은 “비차단형 프로브 테스트 헤드”라 한다. 마이크로-콘택 보드는, 프로브들에 접촉하는 것 외에, 테스트할 디바이스의 콘택 패드들에 대해서 그 위에 만들어진 콘택 패드들을 공간적으로 재분배할 수 있기 때문에 일반적으로 “스페이스 트랜스포머”라 하며, 특히 패드들 자체의 중심들 사이의 거리 제한들을 완화할 수 있다.
이 경우에, 도 1에 도시된 바와 같이, 각 콘택 프로브(6)는 스페이스 트랜스포머(12)의 복수의 콘택 패드들 중 어느 하나의 콘택 패드(11)를 향하는 소위 콘택 헤드(10)로 끝나는 추가적인 말단 구역 또는 영역을 가진다. 프로브들(6)과 스페이스 트랜스포머(12) 사이의 바람직한 전기적 접촉은 스페이스 트랜스포머(12)의 콘택 패드들(11) 상으로 콘택 프로브들(6)의 테스트 헤드들(10)의 가압 접촉에 의해 보장되며, 콘택 팁들(7)과 웨이퍼(9) 상에 집적된 피검 디바이스의 콘택 패드들(8)의 사이에서의 접촉과 유사하다.
포고 핀(pogo pins) 형태의 콘택 부재들도 당 업계에 공지되어 있으며, 포고 핀들은 필수적으로 2개의 말단부들에 연결된 탄성 바디를 포함하며, 상기 탄성 바디는 상기 말단부들이 피검 디바이스 및 스페이스 트랜스포머의 콘택 패드들과 접촉할 때 압축된다.
일반적으로, 테스트 헤드 내에서, 콘택 부재들은, 피검 디바이스로 전송되는 전력과 접지 신호들을 전달할 수 있도록 구성된 콘택 부재들과, 테스트 장비와 피검 디바이스의 사이에 동작 신호들, 특히 입력/출력 신호들을 전달할 수 있도록 구성된 콘택 부재들로 나뉜다.
상술한 종류의 테스트 헤드의 경우에, 접지 신호들을 전달할 수 있도록 구성된 몇몇 콘택 부재들의 존재뿐만 아니라, 전력 신호들을 전달할 수 있도록 구성된 콘택 부재들의 존재는 간섭을 발생시키므로, 피검 디바이스의 테스트에 사용되는 입력/출력 신호들에 노이즈를 생성시켜, 테스트 헤드의 주파수 성능을 제한한다. 접지 신호들을 전달할 수 있도록 구성된 콘택 부재들의 경우에, 불리한 접지 루프들이 발생될 수 있다.
피검 디바이스의 2개 이상의 콘택 패드들을 단락시킬 필요성이 있을 수 있다는 것도 알려져 있다. 본 기술분야에서 “루프 백(loop-back)”으로 알려진 해법에 따르면, 테스트 헤드의 콘택 프로브들을 이용하여 피검 디바이스의 2개의 콘택 패드들을 단락 시킬 수 있으며, 여기서 제 1 프로브는 피검 디바이스의 제 1 패드로부터 테스트 장비로 신호를 전달하고, 이어서 상기 신호는 제 2 패드에 접촉하는 제 2 콘택 프로브에 의해 피검 디바이스의 제 2 패드에서 끊긴다(closed). 그러나 이 경우, 피검 디바이스에서 테스트 장비로, 또는 그 반대의 긴 신호 경로는 테스트 헤드의 주파수 성능의 감소를 일으킨다.
콘택 프로브들을 서로 전기적으로 연결할 수 있도록 구성된 도전성 구조들이 예를 들어 US 2012/0242360A1, KR 101421051B1, US 2014/0197860A1, 및 W0 2012/106220A1에 개시되어 있다.
그러나, 테스트 헤드의 주파수 성능의 개선 필요성이 이 기술 분야에서 강하게 느껴진다.
본 발명의 기술적 문제는 알려진 해결책에 아직도 영향을 미치는 한계 및 결점을 극복하기 위해 구조적 기능적 특징들을 가지는 테스트 헤드를 제공하는 것이며, 특히 접지 그리고 전력 콘택 부재들의 존재로 인한 간섭과 그로 인한 노이즈를 간단한 방법으로 감소시킬 수 있을 뿐만 아니라, 피검 디바이스의 콘택 패드들 사이에 테스트 헤드 자체의 주파수 성능 저하 없이 전기적 접속을 가능하게 한다.
본 발명의 기초한 해결책은 테스트 장비와 피검 디바이스의 사이에 동작 신호들, 즉 입력/출력 신호들을 전달할 수 있도록 구성된 콘택 부재들을 수용하기 위한 가이드 홀들을 구비한 적어도 하나의 가이드를 구비한 테스트 헤드를 제공하는 것일 뿐만 아니라, 콘택 부재들은 접지 및 전력 신호들을 전달할 수 있도록 구성되며, 가이드 홀들의 적어도 하나의 그룹에는 상기 접지 콘택 부재들이 수용되고, 및/또는 가이드 홀들의 적어도 하나의 그룹에는 상기 전력 콘택 부재들이 수용되며, 및/또는 가이드 홀들의 적어도 하나의 그룹에는 상기 입력/출력 콘택 부재들이 수용되어 가이드에 형성된 도전부에 의해 전기적으로 연결되고, 상기 도전부는 공통의 도전성 평면을 형성한다.
이 해결책에 기초하여, 상술한 기술적 문제는 반도체 웨이퍼 상에 집적된 피검 디바이스의 동작을 증명할 수 있도록 구성된 테스트 헤드에 의해 해결되며, 테스트 헤드는 복수의 콘택 부재들을 수용할 수 있도록 구성된 복수의 가이드 홀들을 구비한 적어도 하나의 가이드를 포함하고, 각 콘택 부재들은 제 1 말단부와 제 2 말단부의 사이를 연장하는 바디를 포함하고, 그러한 테스트 헤드는, 적어도 하나의 가이드가 가이드 홀들의 적어도 하나의 그룹의 홀들을 포함하고 서로 전기적으로 연결하는 적어도 하나의 도전부를 포함하며 콘택 부재들의 대응 그룹에 접촉할 수 있도록 구성되고, 대응 그룹의 콘택 부재들은 동일 타입의 신호를 전달할 수 있도록 구성된 것을 특징으로 한다.
특히, 본 발명은 필요에 따라 개별적으로 또는 조합하여 취해진 다음의 추가 특성들을 포함한다.
본 발명의 일 실시 예에 따르면, 테스트 헤드는 적어도 하나의 제 1 도전부와 적어도 하나의 제 2 도전부를 포함할 수 있으며, 제 1 도전부는 가이드 홀들의 적어도 하나의 제 1그룹의 홀들을 포함하고 서로 전기적으로 연결하며, 그러한 제 1 그룹은 제 1 콘택 부재들을 수용하고, 제 2 도전부는 가이드 홀들의 제 2 그룹의 홀들을 포함하고 서로 전기적으로 연결하며, 그러한 제 2 그룹은 제 2 콘택 부재들을 수용한다.
특히, 가이드 홀들의 제 1 그룹에 수용된 제 1 콘택 부재들은 접지 신호들을 전달할 수 있도록 구성될 수 있으며, 가이드 홀들의 제 2 그룹에 수용된 제 2 콘택 부재들은 전력 신호들을 전달할 수 있도록 구성될 수 있다.
더욱 특별히, 제 1 및 제 2 도전부 중 어느 하나는 적어도 하나의 가이드의 일 면에 형성될 수 있으며, 제 1 및 제 2 도전부 중 다른 하나는 적어도 하나의 가이드의 타 면에 형성될 수 있다.
본 발명의 일 측면에 따르면, 적어도 하나의 도전부는 추가적인 도전부들로부터 분리될 수 있고, 및/또는 단락 회로가 되어서는 안되는 콘택 부재들 및/또는 다른 타입의 신호를 전달할 수 있도록 구성된 콘택 부재들 사이의 전기적 접속을 허용하지 않기 위해 적어도 하나의 비-도전성 영역에 의해 국부적으로 차단될 수 있다.
적어도 하나의 가이드는 적어도 하나의 비-도전성 영역을 덮는 적어도 하나의 코팅 유전체부를 포함하는 것을 알 수 있다.
더욱이, 테스트 헤드는 적어도 하나의 하부 가이드, 적어도 하나의 중간 가이드, 및 적어도 하나의 상부 가이드를 포함하며, 하부 가이드와 중간 가이드는 제 1 갭에 의해 서로 분리되고, 중간 가이드와 상부 가이드는 제 2 갭에 의해 서로 분리되며, 가이드들 각각은 콘택 부재들의 수용을 위한 각각의 가이드 홀들을 포함하고, 제 1 및 제 2 도전부 중 어느 하나는 하부 가이드의 일 면에 형성되며, 제 1 및 제 2 도전부 중 다른 하나는 중간 가이드의 일 면에 형성된다.
다른 실시 예로, 테스트 헤드는 적어도 하나의 하부 가이드, 적어도 하나의 중간 가이드, 및 적어도 하나의 상부 가이드를 포함하며, 하부 가이드와 중간 가이드는 제 1 갭에 의해 서로 분리되고, 중간 가이드와 상부 가이드는 제 2 갭에 의해 서로 분리되며, 가이드들 각각은 콘택 부재들의 수용을 위한 각각의 가이드 홀들을 포함하고, 하부 가이드와 중간 가이드 모두 제 1 도전부와 제 2 도전부 모두를 포함하며, 제 1 도전부와 제 2 도전부는 가이드들의 비-도전성 영역에 의해 물리적 및 전기적으로 서로 분리된다.
특히, 이 경우에도, 가이드 홀들의 제 1 그룹에 수용된 제 1 콘택 부재들은 접지 신호들을 전달할 수 있도록 구성될 수 있으며, 가이드 홀들의 제 2 그룹에 수용된 제 2 콘택 부재들은 전력 신호들을 전달할 수 있도록 구성될 수 있다.
더욱이, 테스트 헤드는 가이드 홀들의 제 3 그룹의 홀들을 포함하고 서로 전기적으로 연결하는 적어도 하나의 제 3 도전부를 포함할 수 있으며, 그러한 제 3 그룹은 제 3 콘택 부재들을 수용한다. 특히, 가이드 홀들의 제 3 그룹에 수용된 제 3 콘택 부재들은 피검 디바이스와 테스트 장비 사이의 입력/출력 신호들을 전달할 수 있도록 구성될 수 있다.
본 발명의 일 측면에 따르면, 적어도 하나의 도전부는 가이드 홀들의 그룹의 각 가이드 홀의 내부 면의 적어도 일부분을 덮을 수 있다.
본 발명의 또 다른 측면에 따르면, 콘택 부재들은, 바디가 변형을 가지는 콘택 프로브들일 수 있다.
다른 실시 예로, 콘택 부재들은 포고 핀들일 수 있으며, 바디는 케이싱과 케이싱에 배치된 탄성 부재를 포함하고, 케이싱은 제 1 면과 제 2 면을 정의하며, 적어도 하나의 상기 면들은 적어도 하나의 가이드에 접하기 쉽고, 콘택 부재들과 적어도 하나의 도전부의 사이의 전기적 접속은 제 1 및/또는 제 2 면을 통한 가압 접촉이다.
본 발명의 일 측면에 따르면, 적어도 하나의 가이드는 도전성 트랙에 의해 적어도 하나의 도전부에 연결된 적어도 하나의 공통 패드를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 적어도 하나의 도전부는 적어도 하나의 가이드의 일 면에 배치될 수 있고, 적어도 하나의 가이드의 상기 면의 면적 보다 작은 면적을 가질 수 있다.
다른 실시 예로, 적어도 하나의 도전부는 적어도 하나의 가이드의 일 면을 덮을 수 있으며, 그러한 도전부는, 적어도 하나의 그룹에 속하지 않는 가이드 홀들이 형성된 영역을 제외하고, 가이드 홀들 중 적어도 하나의 홀들을 서로 전기적으로 연결한다.
본 발명의 또 다른 측면에 따르면, 적어도 하나의 가이드는 하나의 콘택 부재를 수용하기 쉬운 가이드 홀들 중 하나를 포함하는 적어도 하나의 추가적인 도전부를 포함할 수 있고, 적어도 하나의 가이드는 추가적인 도전성 트랙에 의해 적어도 하나의 추가적인 도전부에 연결된 추가적인 공통 패드를 포함하며 및/또는 적어도 하나의 추가적인 도전부를 다른 도전부들에 연결하는 도전성 트랙을 포함한다.
적어도 하나의 도전부는 적어도 하나의 가이드에 내장될(embedded) 수 있음을 알 수 있다.
본 발명의 또 다른 측면에 따르면, 적어도 하나의 도전부는 서로 중첩되고 전기적으로 절연된 복수의 도전부들을 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 테스트 헤드는, 가이드 홀들의 2개의 각각의 그룹들의 홀들을 포함하고 서로 전기적으로 연결하며 콘택 부재들의 각각의 그룹에 접촉할 수 있도록 구성된 적어도 2개의 도전부들을 전기적으로 연결하는 적어도 하나의 도전성 트랙을 포함할 수 있고, 상기 콘택 부재들은 동일 타입의 신호를 전달할 수 있도록 구성된 상기 각각의 그룹들에 포함된다.
마지막으로, 테스트 헤드는 적어도 하나의 가이드의 적어도 하나의 도전부에 적어도 전기적으로 연결된 적어도 하나의 회로 요소, 바람직하게 캐패시터, 를 더 포함할 수 있다.
본 발명에 따른 테스트 헤드의 특징 및 장점은 첨부된 도면을 참조하여 비-제한적인 예로서 제공된, 본 발명의 실시 예인 다음의 설명을 통해 명백해질 것이다.
도면들에서:
- 도 1은 종래 기술에 따른 테스트 헤드를 개략적으로 도시한다;
- 도 2A-2C는 본 발명의 다른 실시 예에 따른 테스트 헤드를 개략적으로 도시한다;
- 도 3A-3C는 각각 도 2A-2C의 테스트 헤드의 가이드의 평면도를 개략적으로 도시하며, 도 3D는 본 발명의 다른 실시 예에 따른 테스트 헤드의 가이드의 평면도를 개략적으로 도시한다;
- 도 4A 및 4B는 본 발명의 추가적인 다른 실시 예에 따른 테스트 헤드를 개략적으로 도시한다;
- 도 5A 및 5B는 본 발명의 추가적인 다른 실시 예에 따른 테스트 헤드의 일부를 개략적으로 도시한다;
- 도 6은 본 발명의 또 다른 실시 예에 따른 테스트 헤드의 일부를 개략적으로 도시한다;
- 도 7은 본 발명의 다른 실시 예에 따른 테스트 헤드를 개략적으로 도시하며, 여기서 콘택 부재들은 포고 핀들의 형태이다;
- 도 8A-8C는 본 발명의 추가적인 또 다른 실시 예에 따른 테스트 헤드의 가이드의 평면도를 개략적으로 도시한다;
- 도 9A 및 9B는 본 발명의 추가적인 또 다른 실시 예에 따른 테스트 헤드의 가이드의 평면도를 개략적으로 도시한다; 그리고,
- 도 10A 및 10B는 본 발명의 추가적인 또 다른 실시 예에 따른 테스트 헤드의 가이드의 평면도를 개략적으로 도시한다.
상기 도면들을 참조하면, 특히 도2A의 예를 참조하면, 본 발명에 따른 반도체 웨이퍼에 집적된 전자 디바이스들의 테스트를 위한 테스트 헤드는 전체적으로 그리고 개략적으로 20으로 표시된다.
도면들은 개략도를 나타내며, 축적에 따라 도시된 것이 아니고, 대신에 본 발명의 중요 특징들을 강조하기 위해 도시되었다. 더욱이, 도면들에서, 다른 부재들은 개략적인 방식으로 도시되고, 그들의 형상은 원하는 적용에 따라 달라진다. 또한, 도면에서 동일한 참조 번호는 형상 또는 기능이 동일한 부재를 지칭한다. 마지막으로, 도면에 도시된 실시 예와 관련하여 설명된 특정 특징은 다른 도면에서 도시된 다른 실시 예에도 적용 가능하다.
도 2A에 도시된 바와 같이, 테스트 헤드(20)는 복수의 콘택 부재들을 수용할 수 있도록 구성된 복수의 가이드 홀(40h)들을 구비한 적어도 하나의 가이드(40)(도면의 예에서 하부 가이드)를 포함한다. 특히, 가이드 홀(40h)들은 제 1 타입의 신호를 전달하기 쉬운 복수의 제 1 콘택 부재(21')들, 제 2 타입의 신호를 전달하기 쉬운 복수의 제 2 콘택 부재(21'')들 뿐만 아니라 제 3 타입의 신호를 전달하기 쉬운 복수의 제 3 콘택 부재들(21''')을 수용할 수 있도록 구성되며, 이는 이후 더 상세하게 설명된다.
가이드(40)는 비-도전성 재료, 예컨대 실리콘 나이트 라이드와 같은 세라믹 재료, 유리 또는 규소-기반 재료, 또는 폴리 아미드 재료, 또는 다른 적합한 유전체 재료로 형성될 수 있다.
일반적으로, 테스트 헤드(20)는 전력 및 접지 신호들을 수신할 수 있도록 구성된 적어도 하나의 제 1 영역, 및 테스트 헤드(20)에 연결된 테스트 장비(미도시)로부터/로 입력/출력 신호들을 수신/송신할 수 있도록 구성된 제 2 영역을 포함하는 피검 디바이스의 동작을 검증하는데 사용된다. 제 1 영역에서, 고전류 전력 신호들은, 대개 1A 또는 그 이상의 범위에서 취급되며, 접지 신호들도 마찬가지이고, 반면에 제 2 영역에서 동작 신호들, 즉 저 전류 값을 가지는 입력/출력 신호들은 대개 0.5A 또는 그 이하의 범위에서 취급된다. 이런 이유로, 테스트 헤드(20)에서 전력 및 접지 신호들을 전달할 수 있도록 구성된 콘택 부재들과 피검 디바이스를 향하여/로부터 입력/출력 신호들을 전달할 수 있도록 구성된 콘택 부재들이 있다. 그러한 콘택 부재들은 서로 구별되고 다른 물리적 기계적 특성을 가진다.
이와 관련하여, 본 명세서에서 용어 ”제 1 콘택 부재들”은 접지 신호들(참조번호 21')을 전달할 수 있도록 구성된 콘택 부재들을 식별하고, 용어 “제 2 콘택 부재들”은 전력 신호들(참조번호 21'')을 전달할 수 있도록 구성된 콘택 부재들을 식별하며, 반면에 용어 “제 3 콘택 부재들”(참조번호 21''')은 동작 신호, 즉 테스트 장비와 피검 디바이스 사이의 입력/출력 신호들을 전달할 수 있도록 구성된 콘택 부재들을 식별하고, 여기서 이러한 구별은 본 발명의 범위를 제한하지 않는다.
예를 들어, 금속 와이어들로 형성된 프로브들 형태인 콘택 부재들의 경우에, 제 1 및 제 2 콘택 부재들(21', 21'')의 제조에서 다른 직경을 가지는 와이어들을 사용하는 것이 가능하며, 예컨대, 제 3 콘택 부재들(21''')을 형성하는 와이어들의 직경에 비교해서 더 큰 직경; 이러한 다른 콘택 부재들을 위해 다른 재료들도 사용되는 것이 가능하다.
도 2A의 예에서, 6개의 콘택 부재들이 도시되며, 특히 2개의 제 1 콘택 부재들(21'), 2개의 제 2 콘택 부재들(21''), 및 2개의 제 3 콘택 부재들(21''')이 도시되나, 그러한 콘택 부재들의 수는 명백히 필요 및/또는 환경에 따라 다를 수 있고, 도면들은 단지 지시적인 목적으로 제공되며 본 발명을 제한하지 않는다.
더욱이, 다시 본 발명의 비-제한적 예로서, 도 2A는 테스트 헤드(20)를 도시하며 여기서 콘택 부재들은 바람직하게는 금속 와이어로 형성되고, 피검 디바이스의 콘택 패드들과의 가압 접촉에 의해 추가적인 변형이 될 수 있도록 구성되고, 사전-변형을 가지는 바디(21pr)를 가지는 콘택 프로브들 형태이며, 상기 콘택 프로브들은 하나의 가이드(40)에 형성된 가이드 홀(40h)들에 수용되나, 본 발명은 이에 한정되지 않고 테스트 헤드(20)는 하부 가이드, 중간 가이드, 및 상부 가이드 뿐만 아니라, 다른 종류의 콘택 부재들을 포함할 수 있으며, 이하에서 자세히 설명된다.
그러므로, 테스트 헤드(20)의 각 콘택 부재는 제 1 말단부 또는 콘택 팁(24)과 제 2 말단부 또는 콘택 헤드(25)의 사이에서 종축 H-H를 따라 연장된 바디(21pr)를 포함한다.
더욱 특히, 콘택 팁(24)은 반도체 웨이퍼(27)에 집적된 피검 디바이스의 대응하는 콘택 패드(26)들에 접할 수 있도록 구성된다.
또한, 도시된 예에서, 테스트 헤드(20)는 비차단형-프로브 테스트 헤드고, 콘택 부재들은 인터포저나 스페이스 트랜스포터(29)의 대응하는 콘택 패드(28)들에 접할 수 있도록 구성된 콘택 헤드(25)에서 끝난다.
특히, 스페이스 트랜스포머(29)는 그 대향 면들 상의 콘택 패드들의 피치들 사이의 거리 공간 변환을 수행하기 쉽고, 스페이스 트랜스포머(29)는 일반적으로 테스트 장비(미도시)와 인터페이스 되는 인쇄 회로 기판 또는 PCB(미도시)에 연결된다.
본 발명에 따라 바람직하게는, 가이드(40)는 가이드 홀(40h)들의 제 1 그룹(40')을 포함하는 적어도 하나의 제 1 도전부(30')를 포함한다. 달리 말하면, 제 1 도전부(30')는 홀(40h)들의 제 1 그룹(40')을 포함하는 가이드(40)의 영역을 덮으며, 그러므로 홀(40h)들은 상기 영역에 형성된다.
특히, 제 1 그룹(40')의 가이드 홀들은 제 1 도전부(30')에 의해 서로 전기적으로 연결되고 콘택 부재들의 대응하는 그룹, 특히 제 1 콘택 부재(21')들의 그룹을 수용하며, 따라서, 피검 디바이스를 향하여 접지 신호들을 전달할 수 있도록 구성된 콘택 부재들을 수용한다. 이런 방법으로, 제 1 도전부(30')는 제 1 그룹(40')의 가이드 홀들에 수용되는 제 1 콘택 부재(21')들을 위해 공통 도전성 평면, 특히 접지 평면을 형성하며, 그러므로 상기 제 1 콘택 부재(21')들은 모두 접촉되게 접지 평면에 의해 서로 전기적으로 연결된다.
즉, 테스트 헤드(20)에서, 가이드 홀(40h)들의 제 1 그룹(40')에 수용되고 서로 단락-회로를 형성하는 제 1 콘택 부재(21')들은 동일한 접지 신호를 전달할 수 있도록 구성되어, 동작 신호들의 간섭을 제거하고 콘택 헤드(20)의 전체적인 주파수 성능을 개선할 수 있다.
도 2A에 도시된 바와 같이, 제 1 도전부(30')는 가이드(40)의 표면부, 특히 가이드(40)의 일 면(FA)에 배치되며, 상기 일 면(FA)은 도 2A의 국부 참조 시스템에 따라 상면이다. 또한 제 1 도전부(30')는 가이드(40)의 일 면(FA)에 대향하는 타 면(FB)에 배치될 수 있고, 상기 타 면(FB)은 도 2A의 국부 참조 시스템에 따라 하부 면이며, 또는 일 면(FA)과 타 면(FB) 모두에 배치될 수 있다.
도 2A의 실시 예에서, 상술한 바와 같이, 테스트 헤드(20)의 제 1 콘택 부재(21')들은 사전-변형을 구비하고 피검 디바이스와 스페이스 트랜스포머(29)의 콘택 패드(26, 28)들에 각각 접촉하는 동안 추가적으로 자체 변형할 수 있도록 구성된 바디(21pr)를 가지는 콘택 프로브들이다. 이 경우에, 제 1 도전부(30')는 바람직하게는 가이드 홀(40h)들의 제 1 그룹(40')의 각 가이드 홀의 내부면의 적어도 일부(40W)도 덮는다. 더욱 바람직하게는, 제 1 그룹(40')의 가이드 홀들의 내부면은 전체적으로 제 1 도전부(30')에 의해 코팅되며, 따라서 상기 부분(40W)은 홀들의 전체 내부면과 일치한다. 그러므로, 제 1 콘택 프로브(21')들과 제 1 도전부(30')의 사이의 전기적 접속은 프로브들의 바디(21pr)와 프로브들이 수용되는 가이드 홀들의 금속제 부분(40W)의 사이의 브러싱 접촉에 의해 이루어진다.
그러나, 제 1 도전부(30')가 가이드 홀 표면을 코팅하지 않는 경우에도, 브러싱 접촉은 제 1 도전부(30') 자체의 두께에 의해 어떠한 경우에도 보장된다는 것이 강조된다.
도면에서 도시되지 않은 실시 예로, 가이드(40) 내에 제 1 그룹(40')의 가이드 홀들을 전기적으로 연결하는 접지 평면을 형성하여 가이드(40)에 매설하는 방식으로 제 1 도전부(30')를 형성하는 것도 가능하다. 명백히, 그러한 제 1 도전부(30')는 제 1 콘택 프로브(21')들에 전기적으로 접촉하기 위해 가이드 홀들의 내부면에 나타난다.
접지 신호들을 전달할 수 있도록 구성된 제 1 콘택 부재(21')들의 적어도 하나의 그룹을 전기적으로 연결하는 것을 가능하게 하고 따라서 공통 도전성 (접지) 평면을 형성하는 제 1 도전부(30')의 존재는 테스트 헤드(20)의 내부에 제 3 콘택 부재(21''')들에 의해 전달된 동작 신호들에서 노이즈를 제거하는 것을 가능하게 한다.
이러한 방법으로, 제 1 도전부(30')는, 가이드 홀(40h)들의 제 1 그룹(40')의 홀들을 전기적으로 연결함으로써, 제 1 콘택 부재(21')들의 적어도 하나의 대응 그룹을 쇼트 회로로 구성하며, 특히 상기 그룹은 접지 콘택 부재들의 그룹이다.
노이즈를 더 감소시키기 위해, 전력 신호들을 전달할 수 있도록 구성된 제 2 콘택 부재(21'')들도 서로 전기적으로 연결되며, 결과적으로, 도 2B에 나타낸 실시 예에서, 가이드(40)는 가이드 홀(40h)들의 제 2 그룹(40'')의 홀들을 포함하고 전기적으로 연결하는 적어도 하나의 제 2 도전부(30'')를 포함하며, 여기서 제 2 콘택 부재(21'')들의 대응 그룹은 제 2 그룹(40'')에 수용되고, 제 2 도전부(30'')는 제 1 도전부(30')와 물리적으로 분리되어 서로 전기적으로 연결되지 않는다. 이 경우에, 제 2 도전부(30'')에 의해 연결된, 즉 가이드 홀(40h)들의 제 2 그룹(40'')에 수용된 제 2 콘택 부재(21'')들은 전력 신호들을 전달할 수 있도록 구성되고 제 2 도전부(30'')는 또한 공통 도전성 평면, 특히 전력 평면을 형성한다.
이러한 방법으로, 테스트 헤드(20)에서, 가이드 홀(40h)들의 제 2 그룹(40'')에 수용된 제 2 콘택 부재(21'')들은 서로 쇼트 회로를 구성하여 동일 전력 신호를 전달할 수 있도록 구성된다.
제 1 도전부(30')에 대해 설명한 바와 같이, 제 2 도전부(30'')도 가이드(40)의 표면부에 배치되며, 즉 가이드(40)의 일 면(FA) 및/또는 타 면(FB)에 배치된다. 또한, 제 2 도전부(30'')는 가이드 홀(40h)들의 제 2 그룹(40'')의 각 가이드 홀의 내부면의 적어도 일부(40''W)를 코팅하고(바람직하게는 전체면), 제 2 콘택 부재(21'')들과 제 2 도전부(30'')의 사이의 전기적 접속은 제 2 콘택 부재(21'')들의 바디(21pr)와 도전성 재료(금속제)로 코팅된 상기 일부(40''W)의 사이의 브러싱 접촉에 의해 보장된다.
보다 일반적인 형태로, 테스트 헤드(20)는 임의의 종류의 조합에 따라 가이드들에 수용된 접지와 전력 신호들을 전달할 수 있도록 구성된 콘택 부재들뿐만 아니라, 동작 신호들을 전달할 수 있도록 구성된 콘택 부재들을 포함하며, 도전부들은 비-인접 가이드 홀들 조차 단락-회로로 구성하기 위해 적절한 형상을 가진다.
도 2C에 도시된 본 발명의 일 실시 예에 따르면, 가이드(40)는 가이드 홀(40h)들의 제 3 그룹(40''')의 홀들을 포함하고 서로 전기적으로 연결하는 적어도 하나의 제 3 도전부(30''')를 포함하고, 여기서 제 3 콘택 부재(21''')들의 대응 그룹은 제 3 그룹(40''')에 수용되며, 제 3 도전부(30''')는 제 1 도전부(30')와 제 2 도전부(30'')로부터 물리적으로 분리되어 전기적으로 연결되지 않는다. 이 경우, 제 3 도전부(30''')에 의해 연결된, 즉 가이드 홀(40h)들의 제 3 그룹(40''')에 수용된 제 3 콘택 부재(21''')들은 동작 신호들, 즉 피검 디바이스와 테스트 장비의 사이의 입력/출력 신호들을 전달할 수 있도록 구성되며, 또한 제 3 도전부(30''')는 공통 도전성 평면, 특히 하나의 평면을 형성한다.
이러한 방법으로, 테스트 헤드(20)에서, 가이드 홀(40h)들의 제 3 그룹(40''')에 수용된 제 3 콘택 부재(21''')들은 서로 단락-회로를 구성하고 동일 동작 신호, 즉 피검 디바이스와 테스트 장비의 사이의 동일 입력/출력 신호를 전달할 수 있도록 구성된다.
도 2C의 실시 예는 테스트 장비 를 향하여/로부터 전체 콘택 부재를 통과하지 않으나 공통 도전성 신호 평면에서 멈추는 신호들의 경로를 상당히 단축시키면서 루프-백 구성을 확립할 수 있기 때문에, 피검 디바이스의 2개 또는 그 이상의 콘택 패드들의 단락-회로 구성이 필요한 경우에 특히 유리하며, 결과적으로 테스트 헤드(20)의 주파수 성능 면에서 유리하다.
제 1 도전부(30')와 제 2 도전부(30'')에 대해 설명한 바와 같이, 제 3 도전부(30''')는 가이드(40)의 표면부, 즉 가이드(40)의 일 면(FA) 및/또는 타 면(FB)에 배치된다. 더욱이, 제 3 도전부(30''')는 가이드 홀(40h)들의 제 3 그룹(40''')의 각 가이드 홀의 내부면의 적어도 일부(40'''W)를 코팅하며, 제 3 콘택 부재(21''')들과 제 3 도전부(30''')의 사이의 전기적 접속은 제 3 콘택 부재(21''')들의 바디(21pr)와 도전성 재료(금속제)로 코팅된 상기 일부(40'''W)의 사이의 브러싱 접촉에 의해 보장된다.
도전부(30', 30'', 30''')들은 금속 재료, 예컨대 구리(Cu), 은(Ag), 팔라듐(Pd), 로듐(Rh), 및 그들의 합금으로부터 선택된 금속 재료로 형성된다.
물론, 도면에 도시되지 않은 경우에도, 제 1 도전부(30')만 존재하는 구성, 제 2 도전부(30'')만 존재하는 구성, 또는 제 3 도전부(30''')만 존재하는 구성, 또는 이들의 임의의 조합을 제공하는 것이 가능하다.
도 3A는 가이드(40)의 평면도, 특히 가이드(40)의 일 면(FA)을 도시하며, 여기서 제 1 도전부(30')는 가이드 홀(40h)들의 제 1 그룹(40')의 홀들을 전기적으로 연결하고, 제 1 그룹(40')은 접지 신호들을 전달하는 제 1 콘택 부재(21')들의 대응 그룹을 수용할 수 있도록 구성되며, 반면에 도 3B는 가이드(40)의 평면도, 여전히 가이드(40)의 일 면(FA)을 도시하고, 여기서, 제 1 도전부(30')에 추가하여, 가이드 홀(40h)들의 제 2 그룹(40'')의 홀들을 전기적으로 연결하며, 가이드(40)의 비-도전성 영역(31)에 의해 제 1 도전부(30')로부터 물리적 및 전기적으로 분리된 제 2 도전부(30'')도 형성되며, 제 2 그룹(40'')은 전력 신호들을 전달하는 제 2 콘택 부재(21'')들의 대응 그룹을 수용할 수 있도록 구성되고, 유사하게, 도 3C는 가이드(40)의 평면도, 여전히 가이드(40)의 일 면(FA)을 도시하며, 여기서, 제 1 도전부(30') 및 제 2 도전부(30'')에 추가하여, 가이드 홀(40h)들의 제 3 그룹(40''')의 홀들을 전기적으로 연결하며, 가이드(40)의 비-도전성 영역(31)에 의해 도전부들(30', 30'')로부터 물리적 및 전기적으로 분리된 제 3 도전부(30''')도 형성되고, 제 3 그룹(40''')은 입력/출력 신호들을 전달하는 제 3 콘택 부재(21''')들의 대응 그룹을 수용할 수 있도록 구성된다.
제 1 도전부(30'), 제 2 도전부(30'') 및 제 3 도전부(30''')는 가이드(40)의 표면부, 특히 가이드의 일 면(FA) 및/또는 가이드의 타 면(FB)의 일부만 코팅하며, 즉 단락 회로를 구성하지 않는 콘택 부재들이 서로 단락 회로를 구성하는 것을 방지하기 위해, 제 1, 제 2 및 제 3 도전부(30', 30'', 30''')는 일 면(FA) 및/또는 타 면(FB)의 전 영역을 넘어서 연장되지 않는다. 달리 말해, 도전부(30', 30'', 30''')들은 그들이 형성된 가이드의 면의 면적 보다 작은 면적을 가진다.
그러므로, 가이드(40)는 도전부(30', 30'', 30''')들에 의해 전체적으로 코팅되지 않고, 도전부들을 분리하는 적어도 비-도전성 영역(31)이 존재하며, 가이드 홀들은 비-도전성 영역(31)으로 형성되는 단락-회로를 구성하지 않는 콘택 부재들을 수용한다.
도 3D에서 도시된 본 발명의 추가적인 실시 예에서, 제 1 도전부(30')는 단락-회로를 구성하지 않아야 할 콘택 부재들을 수용할 수 있도록 구성된 가이드 홀들이 형성된 면적을 제외한 가이드(40)의 일 면(예컨대, FA 면)을 덮는다. 달리 말하면, 제 1 도전부(30')는 그룹(40')에 속하지 않는 가이드 홀들이 형성된 영역에 형성되지 않는다. 이 경우, 비-도전성 영역(31)은 제 1 그룹(40')에 속하지 않는 가이드 홀들에만 형성된다. 이 경우, 비-도전성 영역(31)은 복수의 비-도전성 영역들로 형성될 수 있으며, 각각은 전기적으로 절연되어야 하는 가이드 홀에만 형성된다. 동일 구성은 제 2 도전부(30'') 및 제 3 도전부(30''')에 대해서도 채택될 수 있다.
이와 관련하여, 가이드 홀들의 벽과 콘택 부재들의 브러싱 접촉에 의해 생성된 금속 이물질이 쌓이는 곳, 예컨대 도전부들 사이 또는 금속 도포될 필요가 없는 가이드 홀들 등, 가이드의 홈의 존재를 회피하기 위해, 비-도전성 영역(31)이 가이드(40) 상에 배치된 유전체 재료 또는 코팅 유전체부의 적어도 하나의 추가 부위에 의해 덮히도록 제공할 수 있다. 달리 말해, 바람직하게는 도전부들의 두께와 실질적으로 동일한 두께를 가지는 코팅 유전체부는, 다른 종류의 신호를 전달할 수 있도록 구성된 콘택 부재들 사이의 원하지 않는 전기적 접속과 누설을 피하기 위해, 금속 이물질의 축척을 방지하는 비-도전성 영역(31)을 코팅한다.
동일 종류의 신호를 전달하는 모든 콘택 부재들(예컨대, 모든 입력/출력 콘택 부재들 또는 모든 접지 또는 전력 콘택 부재들)은 도전부(30', 30" 및 30"')들 중 어느 하나에 의해 전기적으로 연결되거나, 또는 그들 중 단지 몇몇이 도전부(30', 30" 및 30"')들 중 어느 하나에 의해 연결되는 것도 가능하다.
더욱이, 도 4A에 도시된 다른 실시 예에 따르면, 테스트 헤드(20)는 여전히 40으로 지칭된 적어도 하나의 하부 가이드, 적어도 하나의 중간 가이드(41), 및 적어도 하나의 상부 가이드(42)를 포함한다. 하부 가이드(40) 및 중간 가이드(41)는 적절한 제 1 갭(32')에 의해 서로 분리되며, 반면에 중간 가이드(41)와 상부 가이드(42)는 적절한 제 2 갭(32'')에 의해 서로 분리된다.
도전부(30', 30" 및 30"')는 테스트 헤드(20)의 하부 가이드(40) 및/또는 중간 가이드(41)에 형성되는 것이 바람직하다. 이에 의해 도전부(30', 30" 및 30"')들은 피검 디바이스에 더 가깝다.
도 4A의 실시 예에서, 중간 가이드(41)는 콘택 부재(21', 21'', 21''')들을 수용할 수 있도록 구성된 복수의 가이드 홀(41h)들을 구비한다.
유사하게, 상부 가이드(42)는 콘택 부재(21', 21'', 21''')들을 수용할 수 있도록 구성된 복수의 가이드 홀(42h)들을 구비한다.
편리하게, 중간 가이드(41)는 가이드 홀(41h)들의 제 1 그룹(41')의 홀들을 포함하고 서로 전기적으로 연결하는 제 1 도전부(30')를 포함할 수 있으며, 상기 제 1 그룹(41')은 접지 신호들을 전달하는 제 1 콘택 부재(21')들의 대응 그룹을 수용할 수 있다. 더욱이, 중간 가이드(41)는 가이드 홀(41h)들의 제 2 그룹(41'')의 홀들을 포함하고 서로 전기적으로 연결하는 제 2 도전부(30'')를 포함할 수 있으며, 상기 제 2 그룹(41'')은 전력 신호들을 전달하는 제 2 콘택 부재(21'')들의 대응 그룹을 수용할 수 있다.
유사하게, 또한 중간 가이드(41)는 가이드 홀(41h)들의 제 3 그룹(41''')의 홀들을 포함하고 전기적으로 연결하는 제 3 도전부(30''')를 포함할 수 있으며, 상기 제 3 그룹(41''')은 입력/출력 신호들을 전달하는 제 3 콘택 부재들(21''')의 대응 그룹을 수용할 수 있다.
지시 목적으로만 제공되고 본 발명의 범위를 제한하지도 않는 도 4A의 실시 예에서, 제 1 도전부(30')는 중간 가이드(41)의 표면부, 특히 중간 가이드(41)의 일 면(FD)에 배치되고, 상기 일 면(FD)은 도 4A의 국부 참조 시스템에 따른 하부 면이다. 제 1 도전부(30')는 또한 중간 가이드(41)의 일 면(FD)에 반대인 타 면(FC)에 배치될 수 있으며, 상기 타 면(FC)은 도 4A의 국부 참조 시스템에 따른 상부 면이며, 또는 제 1 도전부(30')는 타 면(FC)과 일 면(FD) 모두에 배치될 수 있다. 도전부 (30'', 30''')들은 유사하게 형성 될 수 있다.
하부 가이드(40)에 대해 살펴본 바와 같이, 도전부(30', 30'' 및 30''')들은 중간 가이드(41)의 표면부, 특히 중간 가이드(41)의 FC 면 및/또는 FD면의 일부만 덮으며, 즉 도전부(30', 30'' 및 30''')들은 FC 면 및/또는 FD면의 전체 면적을 초과하여 연장되지 않으므로 중간 가이드(41)의 전체 면적을 초과하여 연장되지 않는다.
더욱이, 도 4A의 예에서, 테스트 헤드(20)는 소위 “시프트 플레이트 기술”에 따라 제조되며, 여기서 콘택 부재(21', 21'' 및21''')들은 “좌굴 빔” 콘택 프로브들이고 초기에 직선으로 형성되며, 가이드들의 상대적 이동은 프로브 바디의 변형을 유발할 뿐만 아니라 슬라이드 하는 가이드 홀들의 벽과의 마찰로 인해 프로브들 자체의 소정의 보유력을 유지한다.
이 경우, 하부 가이드(40)에 대해 앞서 살펴본 바와 같이, 중간 가이드(41)에서 또한 제 1 도전부(30')는 가이드 홀(41h)들의 제 1 그룹(41')의 각 가이드 홀의 내부면의 적어도 일부(41'W)를 코팅하며, 제 2 도전부(30'')는 가이드 홀(41h)들의 제 2 그룹(41'')의 각 가이드 홀의 내부면의 적어도 일부(41''W)를 코팅하고, 제 3 도전부(30''')는 가이드 홀(41h)들의 제 3 그룹(41''')의 각 가이드 홀의 내부면의 적어도 일부(41'''W)를 코팅하며, 콘택 프로브(21', 21'' 및 21''')과 도전부(30', 30'' 및 30''')들 사이의 전기적 접속은 콘택 프로브들의 바디(21pr)와 금속 도포된 부분(41'W, 41''W 및 41'''W)들 사이의 브러싱 접촉에 의해 확립된다.
하부 가이드(40)와 중간 가이드(41) 중 하나만이 제 1 도전부(30') 및/또는 제 2 도전부(30'')를 포함하는 구성이 제공될 수 있으며, 또는 하부 가이드(40)와 중간 가이드(41) 모두가 제 1 도전부(30') 및/또는 제 2 도전부(30'')를 포함하는 구성이 제공될 수 있다.
도 4A는 하부 가이드(40)와 중간 가이드(41) 모두가 제 1 도전부(30') 및 제 2 도전부(30'') 모두를 포함하는 실시 예를 도시한다. 이 실시 예는 또한 콘택 프로브들과 도전부(30', 30'')들 그리고 가능하게는 금속 도포된 부분(41'W, 41''W)들 사이의 브러싱 접촉의 가능성을 증가시킨다.
또한 도 4A를 참조하면, 중간 가이드(41)와 하부 가이드(40) 모두가 제 3 도전부(30''')를 포함하는 구성이 제공될 수 있다. 또한, 중간 가이드(41)와 하부 가이드(40) 중 하나만이, 바람직하게는 하부 가이드(40)가, 입력/출력 신호 콘택 부재들을 단락-회로로 구성하는 제 3 도전부(30''')를 포함하는 구성이 제공될 수 있다.
도 4B에서 개략적으로 도시된 바람직한 실시 예에서, 제 1 도전부(30')는 하부 가이드(40)와 중간 가이드(41) 중 하나, 특히 하부 가이드(40)에 형성되며, 제 2 도전부(30'')는 하부 가이드(40)와 중간 가이드(41) 중 다른 하나, 특히 중간 가이드(41)에 형성되고, 도시된 예에서 서로 마주보는 두 면, 특히 도 4B의 국부 참조 시스템에 따른 하부 가이드(40)의 상부 면(FA)과 중간 가이드(41)의 하부 면(FD)에 배치된다. 명백하게, 이 실시 예뿐만 아니라 두 가이드(40, 41)들 중 하나, 바람직하게는 하부 가이드(40)가 제 3 도전부(30''')를 포함할 수 있다. 이 실시 예는 다른 가이드들 상의 도전부(30', 30'', 30''')들의 형성을 단순화한다.
명백하게, 도 4A와 도 4B의 실시 예 모두에 대해, 상부 가이드(42)도 제 1 도전부(30') 및/또는 제 2 도전부(30'') 및/또는 제 3 도전부(30''')를 포함하는 것을 제공할 수 있을 뿐만 아니라, 중간 가이드(41)가 존재하지 않고, 제 1 도전부(30') 및/또는 제 2 도전부(30'') 및/또는 제 3 도전부(30''')가 형성될 수 있는 상부 가이드(42)만이 존재하는 구성이 제공될 수 있다.
도 5A 및 5B에서 도시된 본 발명의 특히 바람직한 실시 예에서, 동일한 가이드, 특히 도면들의 예에서 하부 가이드(40)는 FA 면에 형성된 제 1 도전부(30')를 포함하며, 반대 면인 FB면에 형성된 제 2 도전부(30'')를 포함한다. 유사한 고려가 제 1 및/또는 제 2 도전부(30', 30'')들이 형성될 수 있는 중간 가이드(41)와 FC면 및 FD 면에 대해 이루어질 수 있으며, 상부 가이드(42)에 대해서도 마찬가지이다.
제 1 도전부(30')와 제 2 도전부(30'')가 동일 가이드의 두 개의 대향하는 면들에 형성된 이 실시 예는 특히 유리한 것으로 관찰되며, 예컨대, 도 5B에서 개략적으로 도시된 바와 같이, 많은 경우에 제 1 콘택 부재(21')들(접지 신호들을 전달할 수 있도록 구성된)과 제 2 콘택 부재(21'')들(전력 신호들을 전달할 수 있도록 구성된)은 테스트 헤드(20)에서 서로 매우 인접하기 때문에, 이러한 이유로 테스트 헤드(20)의 가이드의 동일한 면에 도전부(30', 30'')들 모두를 형성하는 것은 복잡하다. 즉, 이 실시 예에서, 제 1 및 제 2 도전부들 중 어느 하나(30' 또는 30'')는 제 1 콘택 부재들(21')(접지 신호들을 전달하기 쉬운)을 전기적으로 연결할 수 있도록 구성되며, 동일 가이드의 대향하는 면에 형성된 다른 도전부는, 특히 제 1 콘택 부재(21')들과 교대로 배치된 제 2 콘택 부재들(21'')(전력 신호들을 전달하기 쉬운)을 전기적으로 연결할 수 있도록 구성되고, 이러한 방법으로 테스트 헤드(20)의 제조를 단순화하고 도전부들의 복잡한 삽입을 피할 수 있다. 만약 접지 신호들을 전달할 수 있도록 구성된 제 1 콘택 부재(21')들과 전력 신호들을 전달할 수 있도록 구성된 제 2 콘택 부재(21'')이 교대로 배치되면, 접지 콘택 부재들과 전력 콘택 부재들의 사이의 전기적 접속을 피하기 위해 도전부(30', 30'')들 모두 적절한 비-도전성 영역(31', 31'')들에 의해 국부적으로 차단된다(도 3A 내지 3D와 관련하여 살펴본 바와 유사하게). 비-도전성 영역(31', 31'')들은 따라서 다른 신호들을 전달하기 쉬운 인접한 콘택 부재들 사이의 전기적 접속을 국부적으로 방지한다.
명백하게, 도 5A 및 5B에 도시되지 않았더라도, 이 실시 예에서 가이드의 두 면들 중 어느 하나, 또는 두 면 모두에, 제 3 도전부(30''')의 존재를 제공하는 것도 가능하며, 후자는 또한, 제 3 콘택 부재(21''')들이, 예컨대 교번적으로 배치되어, 제 1 콘택 부재(21')들 및/또는 제 2 콘택 부재(21''')들에 매우 인접하다면, 적절한 비-도전성 영역들에 의해 차단될 수 있다.
도 6에 도시된 본 발명의 또 다른 실시 예에 따르면, 도전부(30', 30'' 및 30'''/도 6에서 제 2 도전부(30''))들 중 어느 하나 또는 그 이상은 서로 중첩되고 전기적으로 절연된 복수의 도전부들을 포함하며, 상기 도전부들은 도 6에서 참조 번호 30''l-30''n 으로 식별된다. 이 경우, 제 1 층(30''l)은 가이드(40)의 FA 면에 형성되고, 후속 층들은 제 1 층(30''l)으로부터 시작하여 형성되며, 연속적인 도전 층들은 비-도전성 층(38'')에 의해 서로 분리된다. 이러한 방법으로, 상이한 도전 층들은, 특별한 적용에 의해 필요하다면, 상이한 전력(또는 접지 또는 신호) 도메인들을 위해 공통 도전성 플랜들을 형성할 수 있다.
일 예로서, 테스트 헤드(20)가 복수의 상이한 전력 신호들(도 6에서 Vcc1 및 Vcc2로 지칭됨)을 전달해야 한다면, 이 실시 예에서 가이드(40)의 FA 면은 제 2 도전부(30'')의 층(30''l-30''n)들의 대응하는 수를 포함하며, 각 층은 하나의 특정 전력 신호를 전달할 수 있도록 구성된 각각의 제 2 콘택 부재(21'')들을 전기적으로 연결할 수 있도록 구성된다. 더욱이, 가이드의 다른 면, 본 실시 예에서 FB 면은 접지 신호들을 전달할 수 있도록 구성된 콘택 부재(21')들을 전기적으로 연결하는 제 1 도전부(30')에 의해 덮힐 수 있다. 이 경우에도, 각 도전 층은 서로 단락-회로를 구성하지 않아야 하는 콘택 부재들을 전기적으로 연결하지 않도록 적절한 비-도전성 영역(31'')들에 의해 국부적으로 차단된다. 특히, 일 층의 비-전도성 영역(31'')들은 상기 층에 의해 단락-회로를 구성하지 않아야 하는 콘택 부재들을 수용하는 홀들에 형성되며, 반면에 상기 층은 단락-회로를 구성해야 하는 콘택 부재들을 수용하는 가이드 홀들의 벽을 적어도 부분적으로 덮는다.
하나 이상의 전력, 접지 및 신호 도메인(후자는 피검 디바이스의 패드들의 상이한 그룹들이 단락-회로를 구성할 필요가 있을 때 발생한다)들이 있을 수 있기 때문에, 도전부(30', 30'' 및 30''')들은 하나 이상일 수 있고, 필요 시 가능하게는 상이한 레벨들에 배치될 수 있다.
전술한 바와 같이, 도 2A-2C, 4A-4B, 5A-5B 및 6에서, 콘택 부재(21', 21'' 및 21''')들은 “좌굴 빔” 형태의 콘택 프로브들이다.
도 7에 도시된 본 발명의 또 다른 실시 예에서, 테스트 헤드(20)의 콘택 부재들은 포고 핀들 형태이다. 이 실시 예에서, 테스트 헤드(20)는 하부 가이드(40)와 상부 가이드(42)를 포함하고, 중간 가이드(41)를 포함하지 않는다.
특히, 각각의 콘택 부재(21', 21'' 및 21''')는 케이싱(33)과 케이싱(33)의 내부에 배치된 탄성 부재(34)를 포함하는 바디(21pp)를 포함한다. 탄성 부재(34)의 제 1 말단은 포고 핀의 콘택 팁(24) 또는 제 1 말단부에 연결되며, 반면에 탄성 부재(34)의 제 1 말단의 반대편인 제 2 말단은 포고 핀의 콘택 헤드(25) 또는 제 2 말단부에 연결된다. 하부 가이드(40)에 형성된 가이드 홀(40h)들에 삽입된 콘택 팁(24)은 웨이퍼(27)에 집적된 피검 디바이스의 콘택 패드(26)들에 접할 수 있도록 구성되며, 반면에 상부 가이드(42)에 형성된 가이드 홀(42h)에 삽입된 콘택 헤드(25)는 스페이스 트랜스포머(29)의 콘택 패드(28)들에 접할 수 있도록 구성되고, 하부 가이드(40)와 상부 가이드(42)는 갭(35)에 의해 분리된다.
각 포고 핀의 케이싱(33)은 바람직하게 원통 형상을 가지나, 명백히 다른 형상들도 가능하다.
편리하게, 하부 가이드(40) 및/또는 상부 가이드(42)는 가이드 홀(40h)들의 제 1 그룹(40')의 홀들, 및/또는 가이드 홀(42h)들의 제 1 그룹(42')의 홀들을 포함하고 서로 전기적으로 연결하는 제 1 도전부(30')를 포함한다. 명백하게, 하부 가이드(40) 및/또는 상부 가이드(42)는 가이드 홀(40h)들의 제 2 그룹(40'')의 홀들, 및/또는 가이드 홀(42h)들의 제 2 그룹(42'')의 홀들을 포함하고 서로 전기적으로 연결하는 제 2 도전부(30'')를 포함할 수 있다. 하부 가이드(40) 및/또는 상부 가이드(42)는 또한 가이드 홀(40h)들의 제 3 그룹(40''')의 홀들, 및/또는 가이드 홀(42h)들의 제 3 그룹(42''')의 홀들을 포함하고 서로 전기적으로 연결하는 제 3 도전부(30''')를 포함할 수 있으며, 제 3 도전부(30''')는 바람직하게는 하부 가이드(40)에 형성된다.
제 1 그룹(40') 및/또는 제 1 그룹(42')의 가이드 홀들은 접지 신호들을 전달할 수 있게 구성된 제 1 콘택 부재들 또는 포고 핀(21')들을 수용하며, 제 2 그룹(40'') 및/또는 제 2 그룹(42'')의 가이드 홀들은 전력 신호들을 전달할 수 있도록 구성된 제 2 콘택 부재들 또는 포고 핀(21'')들을 수용하고, 반면에 제 3 그룹(40''') 및/또는 제 3 그룹(42''')의 가이드 홀들은 피검 디바이스와 테스트 장비의 사이에 입력/출력 신호들을 전달할 수 있도록 구성된 제 3 콘택 부재들 또는 포고 핀(21''')을 수용한다.
각 포고 핀의 바디(21pp)의 케이싱(33)은 종축(H-H)을 따라 케이싱(33)의 대향하는 말단들에 배치된 제 1 면(S1)과 제 2 면(S2)을 정의하기 하기 위한 형상을 가지며, 제 1 면(S1)과 제 2 면(S2)의 각각은 하부 가이드(40) 및 상부 가이드(42)에 접할 수 있도록 구성되고, 포고 핀들의 케이싱(33)은 가이드 홀들의 직경 보다 더 큰 최대 단면 크기(일반적으로 약 80 ㎛)를 가지며, 용어 직경은 가이드 홀들, 심지어 비-원형 단면의 최대 단면 크기를 나타낸다.
콘택 팁(24)과 콘택 헤드(25)는 포고 핀들의 케이싱(33)에 전기적으로 연결되고, 상기 케이싱(33)은 도전 재료로 이루어진다.
이러한 방식으로, 케이싱(33), 특히 케이싱(33)의 S1면과 S2면의 사이와 제 1 도전부(30') 사이의 가압 접촉은 하부 가이드(40) 및 상부 가이드(42)의 가이드 홀들의 제 1 그룹(40', 42')에 수용된 제 1 포고 핀(21')들 사이의 전기적 접속을 보장하며, 상기 포고 핀들은 접지 신호들을 전달할 수 있도록 구성되고, 반면에 케이싱(33), 특히 케이싱(33)의 S1 면과 S2 면의 사이와 제 2 도전부(30'')의 사이의 가압 접촉은 하부 가이드와 상부 가이드(40, 42)의 가이드 홀들의 제 2 그룹(40'', 42'')에 수용된 제 2 포고 핀(21'')들 사이의 전기적 접속을 보장하며, 상기 포고 핀들은 전력 신호들을 전달할 수 있도록 구성된다. 유사하게, 케이싱(33), 특히 케이싱(33)의 S1면과 S2면 사이와 제 3 도전부(30''')의 사이의 가압 접촉은 하부 및 상부 가이드(40, 42)들의 가이드 홀들의 제 3 그룹(40''', 42''')에 수용된 제 3 포고 핀(21''')들 사이의 전기적 접속을 보장하며, 상기 포고 핀들은 입력/출력 동작 신호들을 전달할 수 있도록 구성된다.
달리 말하면, 포고 핀(21', 21'' 및 21''')들과 도전부(30', 30'' 및 30''')들 사이의 전기적 접속은 이 경우에 하부 가이드(40) 및 상부 가이드(42) 상의 케이싱(33)의 제 1 면(S1)과 제 2 면(S2)의 가압 접촉에 의해 수행되고, 도전부들은 하부 가이드(40)의 표면부, 특히 하부 가이드(40)의 일 면(FA)에 형성되며, 상기 일 면(FA)은 도 7의 국부 참조 시스템에 따라 상부 면이고, 및/또는 상부 가이드(42)의 일 면(FE)에 형성되며, 상기 일 면(FE)은 도 7의 국부 참조 시스템에 따라 하부 면이다.
콘택 부재들처럼 포고 핀들의 사용은 이 경우에 콘택 부재들과 가이드 홀들의 내부면의 사이의 브러싱 콘택을 보장할 필요가 없기 때문에 특히 유리하며, 케이싱(33), 특히 케이싱(33)의 S1면과 S2면의 사이와 가이드들의 사이의 가압 접촉은 도전부들과 콘택 부재들의 사이의 적절한 전기적 접속을 보장하기 충분하고, 여기서 그러한 콘택 부재들의 적당한 그룹들은 이러한 방법으로 서로 전기적으로 연결(단락-회로 구성)된다.
도 8A에 도시된 본 발명의 추가적인 실시 예에 따르면, 제 1 도전부(30')를 포함하는 하부 가이드(40)는 제 1 도전성 트랙(37')에 의해 제 1 도전부(30')에 연결된 적어도 하나의 제 1 공통 패드(36')를 포함한다. 이러한 방식으로, 접지 신호들을 전달할 수 있도록 구성된 제 1 콘택 부재(21')들은 제 1 도전성 트랙(37')에 의해 제 1 공통 패드(36')에 연결되며, 따라서 제 1 공통 패드(36')는 공통 접지 패드이다. 도 8A가 하부 가이드(40)만을 도시할 지라도, 중간 가이드(41) 및/또는 상부 가이드(42)도 제 1 공통 패드와 각각의 제 1 도전성 트랙을 포함할 수 있다.
공통 패드(36')는 테스트 헤드(20)의 하우징(미도시)에 제 1 연결 와이어에 의해 연결될 수 있다.
더욱이, 도 8B에 도시된 바와 같이, 하부 가이드(40) 및/또는 중간 가이드(41) 및/또는 상부 가이드(42)(도면에서 하부 가이드(40))는 제 2 도전성 트랙(37'')에 의해 제 2 도전부(30'')에 연결된 적어도 하나의 제 2 공통 패드(36'')를 포함할 수 있다. 이러한 방식으로, 전력 신호들을 전달할 수 있도록 구성된 제 2 콘택 부재(21'')들은 제 2 도전성 트랙(37'')에 의해 제 2 공통 패드(36'')에 연결되며, 따라서 제 2 공통 패드(36'')는 공통 전력 패드이다.
도 8C에 도시된 바와 같이, 하부 가이드(40) 및/또는 중간 가이드(41) 및/또는 상부 가이드(42)(도면에서 하부 가이드(40))는 제 3 도전성 트랙(37''')에 의해 제 3 도전부(30''')에 연결된 적어도 하나의 제 3 공통 패드(36''')를 포함할 수 있다. 이러한 방식으로, 입력/출력 동작 신호들을 전달할 수 있도록 구성된 제 3 콘택 부재(21''')들은 제 3 도전성 트랙(37''')에 의해 제 3 공통 패드(36''')에 연결되며, 따라서, 제 3 공통 패드(36''')는 공통 신호 패드이다.
각각의 도전부(30', 30'', 30''')에 연결된 공통 패드(36', 36'', 36''')의 존재는 테스트 헤드(20)로부터 각각의 신호를 추출하는 것을 가능하게 하고, 연결하는 것, 예컨대, 테스트 헤드(20)에 연결된 PCB에 연결하는 것을 가능하게 한다. 그러므로 공통 패드는 모니터링 신호, 예컨대 대응하는 가이드에 전압 레벨들의 신호를 전달할 수 있다.
도 9A에 도시된 바와 같이, 도전부(30', 30'' 및 30''')들에 추가된 추가 도전부(30bis)의 가이드 상 존재를 제공할 수도 있으며, 추가 도전부(30bis)는 바람직하게는 입력/출력 신호들을 전달하는 제 3 콘택 부재(21''')를 수용하는 하나의 가이드 홀(40h)을 포함하고 금속 도포한다. 이 경우, 가이드는 또한 추가 도전성 트랙(37bis)에 의해 추가 도전부(30bis)에 연결된 추가 공통 패드(36bis)를 포함한다. 이러한 방식으로, 그런 금속 도포된 홀에 수용된 제 3 콘택 부재(21''')는 추가 도전성 트랙(37bis)에 의해 추가 공통 패드(36bis)에 전기적으로 연결되며, 이로써, 추가 공통 패드(36bis)로부터 PCB를 향하여 입력/출력 신호를 전송하는 것이 가능하다. 또한, 서로 분리된 복수의 추가 도전부들의 존재를 제공하는 것이 가능하며, 각각은 각각의 하나의 가이드 홀(40h)의 금속 도포를 수행하고, 그런 추가 도전부들은 필요 시 도전성 트랙들 또는 회로 요소에 의해 서로간에 연결될 수 있다.
더욱이, 도 9B에 도시된 본 발명의 다른 실시 예에 따르면, 가이드(40)의 적어도 2개의 도전부들(도 9B에서 2개의 제 1 도전부(30'), 다만 이에 제한되지 않음)은, 가이드에서 서로간에 이격된 가이드 홀들의 각각의 그룹들에 수용되지만 동일 타입의 신호를 전달할 수 있도록 구성된 콘택 부재들의 그룹들 간에 전기적으로 연결할 수 있도록, 가이드에 배치된 도전성 트랙(39)에 의해 서로 전기적으로 연결된다(도 9B에서 2개의 그룹들(40') 다만 이에 제한되지 않음).
마지막으로, 도 10A 및 10B에 도시된 실시 예에 따르면, 적어도 하나의 도전부(도면에서 도전부(30') 다만 이에 제한되지 않음)를 포함하는 가이드(40)는 또한 공통 도전성 평면을 형성하는 도전부에 연결된 적어도 하나의 회로 요소(50)를 포함한다.
특히, 도 10A의 실시 예에서, 가이드(40)는 적어도 2 개의 도전부들(도면에서 2개의 제 1 도전부(30')들 다만 이에 한정되지 않음)을 포함하며, 회로 요소(50)는 그것들을 전기적으로 연결한다. 일 예로, 회로 요소(50)는 참조 번호 50으로 표시되며, 각각의 도전부들에 연결된 레오포(50r)들을 가지는 필터링 캐패시터이다. 캐패시터(50)는 접지, 전력, 또는 입력/출력 신호들을 전달할 수 있도록 구성된 콘택 부재들을 단락-회로로 구성하기 쉬운 도전부들 각각을 전기적으로 연결할 수 있다. 유리하게, 그런 실시 예는, 상기 캐패시터(50)가 콘택 부재들의(즉 하부 가이드(40) 상) 콘택 팁들에 가능한 한 가깝게, 즉 웨이퍼(27)에 가깝게 배치될 수 있기 때문에, 캐패시터(50)의 필터링 효과를 최대화할 수 있고, 따라서 접지와 전력 신호들을 전달하는 콘택 부재들에 의해 야기된 간섭을 최소로 줄일 수 있을 뿐만 아니라, 루프-백 기술을 극대화할 수 있다.
도 10B에 도시된 다른 실시 예로, 캐패시터(50)가 복수의 가이드 홀들을 포함하는 도전부(도면에서 도전부(30') 다만 이에 한정되지 않음)에 연결된 일 레오포(50r1)와 하나의 가이드 홀을 포함하고 금속으로 도포하는 도전부에 연결된 다른 레오포(50r2)를 가지는 구성을 제공할 수도 있다.
바람직하게 필터링 캐패시터인 회로 요소(50)는 예컨대 가이드에 형성된 적당한 하우징 수용부에 수용된 인덕터, 리지스터 또는 릴레이 같은 특정 요구에 적합한 임의의 다른 요소 일 수 있다. 예를 들면, 루프-백 구성에서 단락-회로를 구성하기에 알맞고, 도전부들에서 신호를 모니터링 하기 알맞은 2개의 도전부들(도면에서 예컨대 2개의 제 1 도전부(30')들 다만 이에 한정되지 않음)에 한 쌍의 인덕터들을 연결하는 것이 가능하다.
결과적으로, 본 발명은 테스트 헤드를 제공하며, 여기서 적어도 하나의 가이드는 동일 타입의 신호를 전달하는 콘택 부재들을 수용할 수 있도록 구성된 각각의 가이드 홀들을 포함하고 전기적으로 연결하는 적어도 하나의 도전부를 포함한다.
유리하게도 본 발명에 따르면, 접지 신호들을 전달하는 콘택 부재들은 테스트 헤드, 바람직하게는 하부 가이드에 전기적으로 연결되어, 가이드의 도전부가 모든 접지 콘택 부재들에 공통인 접지 평면을 형성하기 때문에 상이한 접지들에 의해 발생된 신호 노이즈를 상당히 감소(또는 심지어 완전히 제거)시킬 수 있다.
유사하게, 전력 신호들을 전달하는 콘택 부재들 사이의 전기적 접속은 간섭을 감소시키는데 기여하고 따라서 테스트 헤드에서 노이즈를 감소시키는데 기여한다. 이러한 방식으로, 본 발명에 따라 유리하게, 공통 모드 노이즈를 감소시키는 것이 가능하다.
결과적으로, 본 발명은 테스트 헤드의 주파수 성능의 전반적인 향상을 가능하게 한다.
더욱이, 동작 신호들(즉, 입력/출력 신호들)을 전달하는 콘택 부재들 사이의 전기적 접속은, 바람직하게는 하부 가이드에서, 피검 디바이스의 2개 또는 그 이상의 콘택 패드들을 전기적으로 연결할 필요가 있는 경우에 테스트 헤드의 주파수 성능의 향상을 가능하게 한다.
유리하게, 테스트 장비의 상대 신호를 전송함 없이 프로브들의 그룹들을 서로 단락-회로로 구성하는 것이 가능하며(디바이스의 대응하는 패드들 또한), 상기 단락-회로는 하부 가이드 및/또는 중간 가이드에서, 즉 피검 디바이스에 근접하여 발생하고, 이런 방식으로 단락-회로의 전기적 성능을 개선한다.
접지 및 전력 콘택 부재들의 단락-회로 구성의 가능성은 본 발명의 테스트 헤드의 전류 성능 또한 개선하는 것이 가능하고, 콘택 부재들의 연소 가능성을 회피할 수도 있다.
적절한 회로 요소들의 존재, 특히 도전부들에 전기적으로 연결된 캐패시터들 덕분에 신호 필터링의 관점에서 개선된 성능을 구비한 테스트 헤드를 확보할 수 있는 것이 가능할 수 있다.
마지막으로, 공통 패드의 존재는 테스트 헤드의 하우징으로부터 직접 콘택 부재들에 접근하는 것을 가능하게 하며, 그러므로 그런 공통 패드는 복수의 콘택 패드들을 대체하고 각각의 신호들의 모니터링 또한 가능하게 한다.
명백하게, 특정 요구 및 사양을 충족하기 위해, 당업자라면 상술한 테스트 헤드에 변경 및 수정을 수행할 수 있고, 이들 모두는 다음 청구범위에 의해 정의되는 본 발명의 보호 범위에 포함된다.

Claims (22)

  1. 반도체 웨이퍼 상에 집적된 피검 디바이스의 동작을 검증할 수 있도록 구성된 테스트 헤드(20)로서,
    상기 테스트 헤드(20)는 복수의 가이드 홀(40h, 41h, 42h)들을 구비한 적어도 하나의 가이드(40, 41, 42)와 상기 가이드 홀(40h, 41h, 42h)들에 수용된 복수의 콘택 부재(21', 21", 21"')들을 포함하며,
    상기 콘택 부재(21', 21", 21"')들 각각은 제 1 말단부(24)와 제 2 말단부(25)의 사이에서 연장된 바디(21pr, 21pp)를 포함하고,
    상기 적어도 하나의 가이드(40, 41, 42)는,
    상기 가이드 홀(40h, 41h, 42h)들 중 적어도 하나의 제 1 그룹(40', 41', 42')의 홀들을 포함하고, 상기 가이드 홀(40h, 41h, 42h)들의 상기 적어도 하나의 제 1 그룹(40', 41', 42')의 홀들에 수용된 그에 대응하는 제 1 그룹의 콘택 부재(21')들을 전기적으로 연결하는 적어도 하나의 제 1 도전부(30')와,
    상기 가이드 홀(40h, 41h, 42h)들 중 적어도 하나의 제 2 그룹(40", 41", 42")의 홀들을 포함하고, 상기 가이드 홀(40h, 41h, 42h)들의 상기 적어도 하나의 제 2 그룹(40", 41", 42")의 홀들에 수용된 그에 대응하는 제 2 그룹의 콘택 부재(21")들을 전기적으로 연결하는 적어도 하나의 제 2 도전부(30")
    를 포함하고,
    동일 그룹의 콘택 부재들은 동일 타입의 신호를 전달할 수 있도록 구성되며, 상이한 그룹들의 콘택 부재들은 상이한 타입의 신호들을 각각 전달할 수 있도록 구성되는 것을 특징으로 하는 테스트 헤드(20).
  2. 제 1 항에 있어서,
    상기 가이드 홀(40h, 41h, 42h)들의 상기 제 1 그룹(40', 41', 42')의 홀들에 수용된 상기 제 1 그룹의 콘택 부재(21')들은 접지 신호를 전달할 수 있도록 구성되고, 상기 가이드 홀(40h, 41h, 42h)들의 상기 제 2 그룹(40", 41", 42")에 수용된 상기 제 2 그룹의 콘택 부재(21")들은 전력 신호를 전달할 수 있도록 구성된 것을 특징으로 하는 테스트 헤드(20).
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 도전부(30', 30") 중 하나는 상기 적어도 하나의 가이드(40, 41, 42)의 일 면(FA, FB; FC, FD)에 형성되고, 상기 제 1 및 제 2 도전부(30", 30') 중 다른 하나는 상기 적어도 하나의 가이드(40, 41, 42)의 대향면(opposite face)(FB, FA; FD, FC)에 형성된 것을 특징으로 하는 테스트 헤드(20).
  4. 제 1 항에 있어서,
    상이한 타입의 신호를 전달할 수 있도록 구성된 콘택 부재들 또는 단락되지 않아야 할 콘택 부재들의 사이의 전기적 접속을 허용하지 않기 위해, 상기 적어도 하나의 도전부(30', 30", 30"')는 추가 도전부들로부터 분리되어 있거나 적어도 하나의 비-도전성 영역(31, 31', 31")에 의해 국부적으로 차단되어 있는 것을 특징으로 하는 테스트 헤드(20).
  5. 제 4 항에 있어서,
    상기 적어도 하나의 가이드(40, 41, 42)는 상기 적어도 하나의 비-도전성 영역(31, 31', 31")을 덮는 적어도 하나의 코팅 유전체부(coating dielectric portion)를 포함하는 것을 특징으로 하는 테스트 헤드(20).
  6. 제 1 항에 있어서,
    상기 테스트 헤드(20)는 적어도 하나의 하부 가이드(40), 적어도 하나의 중간 가이드(41), 및 적어도 하나의 상부 가이드(42)를 포함하며,
    상기 하부 가이드(40)와 상기 중간 가이드(41)는 제 1 갭(32')에 의해 서로 분리되고, 상기 중간 가이드(41)와 상기 상부 가이드(42)는 제 2 갭(32")에 의해 서로 분리되며,
    상기 가이드(40, 41, 42)들 각각은 상기 콘택 부재들(21', 21", 21"')의 수용을 위한 가이드 홀(40h, 41h, 42h)들을 각각 포함하고,
    상기 제 1 및 제 2 도전부(30', 30")들 중 하나는 상기 하부 가이드(40)의 일 면(FA, FB)에 형성되며, 상기 제 1 및 제 2 도전부(30", 30')들 중 다른 하나는 상기 중간 가이드(41)의 일 면(FC, FD)에 형성되는 것을 특징으로 하는 테스트 헤드(20).
  7. 제 1 항에 있어서,
    상기 테스트 헤드(20)는 적어도 하나의 하부 가이드(40), 적어도 하나의 중간 가이드(41), 및 적어도 하나의 상부 가이드(42)를 포함하며,
    상기 하부 가이드(40)와 상기 중간 가이드(41)는 제 1 갭(32')에 의해 서로 분리되고, 상기 중간 가이드(41)와 상기 상부 가이드(42)는 제 2 갭(32")에 의해 서로 분리되며,
    상기 가이드(41, 41, 42)들 각각은 상기 콘택 부재(21', 21", 21"')들의 수용을 위한 가이드 홀(40h, 41h, 42h)들을 각각 포함하고,
    상기 하부 가이드(40)와 상기 중간 가이드(41) 모두는 상기 제 1 도전부(30')와 상기 제 2 도전부(30") 모두를 포함하며,
    상기 제 1 도전부(30')와 상기 제 2 도전부(30")는 상기 가이드(40, 41)들의 비-도전성 영역(31, 31', 31")에 의해 물리적 및 전기적으로 서로 분리된 것을 특징으로 하는 테스트 헤드(20).
  8. 제 6 항에 있어서,
    상기 가이드 홀(40h, 41h, 42h)들의 상기 제 1 그룹(40', 41', 42')의 홀들에 수용된 상기 제 1 그룹의 콘택 부재(21')들은 접지 신호를 전달할 수 있도록 구성되고, 상기 가이드 홀(40h, 41h, 42h)들의 상기 제 2 그룹(40", 41", 42")의 홀들에 수용된 상기 제 2 그룹의 콘택 부재(21")들은 전력 신호를 전달할 수 있도록 구성된 것을 특징으로 하는 테스트 헤드(20).
  9. 제 1 항에 있어서,
    상기 테스트 헤드(20)는, 상기 가이드 홀(40h, 41h, 42h)들 중 제 3 그룹(40"', 41"', 42"')의 홀들을 포함하고 전기적으로 연결하는 적어도 하나의 제 3 도전부(30"')를 포함하며,
    상기 제 3 그룹(40"', 41"', 42"')의 홀들은 제 3 콘택 부재(21"')들을 수용하는 것을 특징으로 하는 테스트 헤드(20).
  10. 제 9 항에 있어서,
    상기 가이드 홀(40h, 41h, 42h)들의 상기 제 3 그룹(40"', 41"', 42"')의 홀들에 수용된 상기 제 3 콘택 부재(21"')들은 상기 피검 디바이스와 테스트 장비 사이에 입력/출력 신호들을 전달할 수 있도록 구성된 것을 특징으로 하는 테스트 헤드(20).
  11. 제 1 항에 있어서,
    상기 적어도 하나의 도전부(30', 30", 30"')는 상기 가이드 홀(40h, 41h)들의 상기 그룹의 홀들(40', 40", 40"'; 41', 41", 41"') 각각의 내부면의 적어도 일부(40'W, 40"W, 40"'W; 41W, 41"W, 41"'W)를 덮는 것을 특징으로 하는 테스트 헤드(20).
  12. 제 1 항에 있어서,
    상기 콘택 부재(21', 21", 21"')들은 콘택 프로브들이고, 상기 바디(21pr)는 변형부(deformation)를 갖는 것을 특징으로 하는 테스트 헤드(20).
  13. 제 1 항에 있어서,
    상기 콘택 부재(21', 21", 21"')들은 포고 핀들(pogo pins)이고, 상기 바디(21pp)는 케이싱(33) 및 상기 케이싱(33)에 배치된 탄성 부재(34)를 포함하며, 상기 케이싱(33)은 제 1 면(S1)과 제 2 면(S2)을 정의하고, 상기 면(S1, S2)들 중 적어도 하나는 상기 적어도 하나의 가이드(40, 42)에 접하도록 구성되며, 상기 콘택 부재(21', 21", 21"')들과 상기 적어도 하나의 도전부(30', 30", 30"')의 사이의 전기적 접속은 상기 제 1 면(S1) 또는 상기 제 2 면(S2)을 통한 가압 접촉인 것을 특징으로 하는 테스트 헤드(20).
  14. 제 1 항에 있어서,
    상기 적어도 하나의 가이드(40, 41, 42)는 도전성 트랙(37', 37", 37"')에 의해 상기 적어도 하나의 도전부(30', 30", 30"')에 연결된 적어도 하나의 공통 패드(36', 36", 36"')를 포함하는 것을 특징으로 하는 테스트 헤드(20).
  15. 제 1 항에 있어서,
    상기 적어도 하나의 도전부(30', 30", 30"')는 상기 적어도 하나의 가이드(40, 41 , 42)의 일 면(FA, FB, FC, FD, FE)에 배치되고, 상기 적어도 하나의 가이드(40, 41, 42)의 상기 일 면(FA, FB, FC, FD, FE)의 면적 보다 작은 면적을 갖는 것을 특징으로 하는 테스트 헤드(20).
  16. 제 1 항에 있어서,
    상기 적어도 하나의 도전부(30', 30", 30"')는 상기 적어도 하나의 가이드(40, 41, 42)의 일 면을 덮으며,
    상기 적어도 하나의 도전부(30', 30", 30"')는 상기 가이드 홀(40h, 41h, 42h)들의 상기 적어도 하나의 그룹(40', 41', 42'; 40", 41", 42"; 40"', 41"', 42"')의 홀들을 서로 전기적으로 연결하되, 상기 적어도 하나의 그룹(40', 41', 42'; 40", 41", 42"; 40"', 41"', 42"')에 속하지 않는 가이드 홀들이 형성된 영역은 제외하고 연결하는 것을 특징으로 하는 테스트 헤드(20).
  17. 제 1 항에 있어서,
    상기 적어도 하나의 가이드(40, 41, 42)는, 하나의 콘택 부재를 수용할 수 있는 상기 가이드 홀(40h, 41h, 42h)들 중 하나를 포함하는 적어도 하나의 추가 도전부(30bis)를 포함하며,
    상기 적어도 하나의 가이드(40, 41, 42)는 추가 도전성 트랙(37bis)에 의해 상기 적어도 하나의 추가 도전부(30bis)에 연결된 추가 공통 패드(36bis)를 포함하거나, 상기 적어도 하나의 추가 도전부(30bis)를 다른 도전부들에 연결하는 도전성 트랙을 포함하는 것을 특징으로 하는 테스트 헤드(20).
  18. 제 1 항에 있어서,
    상기 적어도 하나의 도전부(30', 30", 30"')는 상기 적어도 하나의 가이드(40, 41, 42)에 내장된(embedded) 것을 특징으로 하는 테스트 헤드(20).
  19. 제 1 항에 있어서,
    상기 적어도 하나의 도전부(30', 30", 30"')는 서로 중첩되고 전기적으로 절연된 복수의 도전부들을 포함하는 것을 특징으로 하는 테스트 헤드(20).
  20. 제 1 항에 있어서,
    상기 테스트 헤드(20)는, 상기 가이드 홀(40h, 41h, 42h)들의 2개의 각 그룹의 홀들을 포함하고 서로 전기적으로 연결시키며 상기 각 그룹들의 콘택 부재들(21', 21", 21"')에 접촉할 수 있도록 구성된 적어도 2개의 도전부들을 전기적으로 연결하는 적어도 하나의 도전성 트랙(39)을 포함하고,
    상기 각 그룹들에 포함된 상기 콘택 부재들은 동일 타입의 신호를 전달할 수 있도록 구성된 것을 특징으로 하는 테스트 헤드(20).
  21. 제 1 항에 있어서,
    상기 적어도 하나의 가이드(40, 41, 42)의 상기 적어도 하나의 도전부에 적어도 전기적으로 연결된 적어도 하나의 회로 요소(50)를 더 포함하는 것을 특징으로 하는 테스트 헤드(20).
  22. 삭제
KR1020197020260A 2016-12-16 2017-12-11 개선된 주파수 특성을 가지는 테스트 헤드 KR102470313B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IT102016000127581 2016-12-16
IT102016000127581A IT201600127581A1 (it) 2016-12-16 2016-12-16 Testa di misura per un’apparecchiatura di test di dispositivi elettronici con migliorate proprietà di filtraggio
IT102017000021389 2017-02-24
IT102017000021389A IT201700021389A1 (it) 2017-02-24 2017-02-24 Testa di misura con migliorate proprietà in frequenza
PCT/EP2017/082180 WO2018108790A1 (en) 2016-12-16 2017-12-11 Testing head having improved frequency properties

Publications (2)

Publication Number Publication Date
KR20190103189A KR20190103189A (ko) 2019-09-04
KR102470313B1 true KR102470313B1 (ko) 2022-11-23

Family

ID=60937689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020260A KR102470313B1 (ko) 2016-12-16 2017-12-11 개선된 주파수 특성을 가지는 테스트 헤드

Country Status (8)

Country Link
US (4) US11035885B2 (ko)
EP (1) EP3555638A1 (ko)
JP (1) JP7228517B2 (ko)
KR (1) KR102470313B1 (ko)
CN (1) CN110073224B (ko)
PH (1) PH12019501351A1 (ko)
TW (1) TWI713807B (ko)
WO (1) WO2018108790A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713807B (zh) 2016-12-16 2020-12-21 義大利商探針科技公司 具有增進的頻率性質的測試頭
JP7061188B2 (ja) * 2017-10-20 2022-04-27 フォームファクター， インコーポレイテッド ダイレクトメタルガイドプレート
TWI638168B (zh) * 2018-04-03 2018-10-11 中華精測科技股份有限公司 探針卡裝置及探針座
IT201800007898A1 (it) * 2018-08-06 2020-02-06 Technoprobe Spa Sonda di contatto con prestazioni migliorate e relativa testa di misura
JP7110817B2 (ja) * 2018-08-09 2022-08-02 オムロン株式会社 検査具、検査ユニットおよび検査装置
IT201800021253A1 (it) * 2018-12-27 2020-06-27 Technoprobe Spa Testa di misura a sonde verticali avente un contatto perfezionato con un dispositivo da testare
TWI678540B (zh) * 2019-01-18 2019-12-01 佳思科技有限公司 半導體元件測試載具
IT201900014211A1 (it) * 2019-08-07 2021-02-07 Technoprobe Spa Testa di misura a sonde verticali perfezionata
IT201900024946A1 (it) * 2019-12-20 2021-06-20 Technoprobe Spa Testa di misura con un contatto migliorato tra sonde di contatto e fori guida
JP7523994B2 (ja) * 2020-08-24 2024-07-29 株式会社日本マイクロニクス 電気的接触子の電気的接触構造及び電気的接続装置
TWI755919B (zh) * 2020-11-03 2022-02-21 中華精測科技股份有限公司 板狀連接器與其雙環式串接件、及晶圓測試組件
IT202000027149A1 (it) * 2020-11-12 2022-05-12 Technoprobe Spa Testa di misura con un contatto migliorato tra sonde di contatto e fori guida metallizzati
KR102690490B1 (ko) * 2021-10-07 2024-07-31 (주)포인트엔지니어링 전기 전도성 접촉핀 어레이
EP4382920A1 (en) * 2022-12-06 2024-06-12 Microtest S.p.A. Probe head comprising pogo pins for wafer-level burn-in test
WO2024133250A1 (en) * 2022-12-21 2024-06-27 Technoprobe S.P.A. Probe head comprising a guide with metallizations and method using it

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070017702A1 (en) 2005-06-23 2007-01-25 Feinmetall Gmbh Contact-making apparatus
US20120025859A1 (en) 2010-07-27 2012-02-02 Chao-Ching Huang Combined probe head for a vertical probe card and method for assembling and aligning the combined probe head thereof
WO2012106220A1 (en) 2011-02-01 2012-08-09 3M Innovative Properties Company Socket for ic device
US20120242360A1 (en) 2011-03-22 2012-09-27 Huang Keng-Yi High-frequency coupling testing device by coupling effect
KR101384714B1 (ko) 2014-01-14 2014-04-15 윌테크놀러지(주) 반도체 검사장치
US20140197860A1 (en) 2013-01-11 2014-07-17 Mpi Corporation Current-diverting guide plate for probe module and probe module using the same
KR101421051B1 (ko) 2014-01-27 2014-07-22 윌테크놀러지(주) 반도체 검사장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555316A (ja) * 1991-08-29 1993-03-05 Hitachi Ltd プローブカード
US5519331A (en) 1994-11-10 1996-05-21 Lsi Logic Corporation Removable biasing board for automated testing of integrated circuits
DE59810893D1 (de) * 1997-11-05 2004-04-08 Feinmetall Gmbh Prüfkopf für Mikrostrukturen mit Schnittstelle
US6255832B1 (en) * 1999-12-03 2001-07-03 International Business Machines Corporation Flexible wafer level probe
US7129728B2 (en) 2003-07-10 2006-10-31 Nec Corporation LSI test socket for BGA
JP2007171138A (ja) 2005-12-26 2007-07-05 Apex Inc プローブ、プローブカード、プローブの製造方法およびプローブ支持基板の製造方法
JP2007178165A (ja) 2005-12-27 2007-07-12 Yokowo Co Ltd 検査ユニット
JP2008145238A (ja) * 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気接続器及びこれを用いた電気的接続装置
US7663387B2 (en) 2007-09-27 2010-02-16 Yokowo Co., Ltd. Test socket
CN102466739B (zh) * 2010-11-02 2014-04-09 旺矽科技股份有限公司 探针卡
US8994393B2 (en) * 2012-09-06 2015-03-31 International Business Machines Corporation High-frequency cobra probe
US20140091818A1 (en) * 2012-10-03 2014-04-03 Corad Technology Inc. Fine pitch interface for probe card
US20140091826A1 (en) 2012-10-03 2014-04-03 Corad Technology Inc. Fine pitch interface for probe card
TW201441628A (zh) * 2013-04-16 2014-11-01 Mpi Corp 用於探針模組之分流導板及使用該分流導板之探針模組
US20150028912A1 (en) * 2013-07-26 2015-01-29 Samsung Electro-Mechanics Co., Ltd. Board for probe card, method of manufacturing the same, and probe card
TWI541959B (zh) 2013-10-22 2016-07-11 And a space converter for a wafer carrier for a wafer having a long strip contact is used And its manufacturing method
TWI515436B (zh) * 2013-12-13 2016-01-01 Mpi Corp Detect fixture
KR101467383B1 (ko) * 2014-02-07 2014-12-02 윌테크놀러지(주) 커패시터가 구비된 반도체 검사 장치
US9759745B2 (en) 2014-04-29 2017-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Probe card
TWI530691B (zh) * 2015-02-04 2016-04-21 旺矽科技股份有限公司 探針頭及上導板
TW201636622A (zh) * 2015-03-13 2016-10-16 探針科技公司 包含在不同操作條件下於各導孔中具改良式滑動及於測試頭中正確夾握之垂直探針的測試頭
EP3268751B1 (en) * 2015-03-13 2020-02-05 Technoprobe S.p.A Testing head with vertical probes, particularly for high frequency applications
CN107533085B (zh) 2015-03-31 2020-10-16 泰克诺探头公司 具有提高的滤波性能的用于电子设备的测试装置的探针卡
KR102133484B1 (ko) * 2015-03-31 2020-07-14 테크노프로브 에스.피.에이. 특히 고주파 응용을 위한, 수직형 접촉 프로브 및 수직형 접촉 프로브를 구비한 대응하는 테스트 헤드
TWI713807B (zh) * 2016-12-16 2020-12-21 義大利商探針科技公司 具有增進的頻率性質的測試頭
KR101966410B1 (ko) * 2017-01-31 2019-04-22 주식회사 케이엠더블유 캐비티 필터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070017702A1 (en) 2005-06-23 2007-01-25 Feinmetall Gmbh Contact-making apparatus
US20120025859A1 (en) 2010-07-27 2012-02-02 Chao-Ching Huang Combined probe head for a vertical probe card and method for assembling and aligning the combined probe head thereof
WO2012106220A1 (en) 2011-02-01 2012-08-09 3M Innovative Properties Company Socket for ic device
US20120242360A1 (en) 2011-03-22 2012-09-27 Huang Keng-Yi High-frequency coupling testing device by coupling effect
US20140197860A1 (en) 2013-01-11 2014-07-17 Mpi Corporation Current-diverting guide plate for probe module and probe module using the same
KR101384714B1 (ko) 2014-01-14 2014-04-15 윌테크놀러지(주) 반도체 검사장치
KR101421051B1 (ko) 2014-01-27 2014-07-22 윌테크놀러지(주) 반도체 검사장치

Also Published As

Publication number Publication date
TW201833564A (zh) 2018-09-16
US20230333142A1 (en) 2023-10-19
KR20190103189A (ko) 2019-09-04
US20210270869A1 (en) 2021-09-02
US11808788B2 (en) 2023-11-07
US11921133B2 (en) 2024-03-05
US11035885B2 (en) 2021-06-15
PH12019501351A1 (en) 2020-01-20
CN110073224B (zh) 2022-07-08
TWI713807B (zh) 2020-12-21
US20190302148A1 (en) 2019-10-03
CN110073224A (zh) 2019-07-30
US20240151744A1 (en) 2024-05-09
JP7228517B2 (ja) 2023-02-24
JP2020514691A (ja) 2020-05-21
WO2018108790A1 (en) 2018-06-21
EP3555638A1 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
KR102470313B1 (ko) 개선된 주파수 특성을 가지는 테스트 헤드
US11163004B2 (en) Probe head for a testing apparatus of electronic devices with enhanced filtering properties
CN110325866B (zh) 具有改进的频率性能的垂直探针测试头
TWI708061B (zh) 具有增進頻率性質之測試頭
CN111344578B (zh) 用于测试高频装置的测试头的接触探针
JP2023549204A (ja) 高周波電子デバイスを試験するためのプローブヘッド用に改良されたコンタクト要素および関連するプローブヘッド

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant