KR102454729B1 - 몰드체 및 패키지의 제조 방법, 및 몰드체 제조 장치 - Google Patents

몰드체 및 패키지의 제조 방법, 및 몰드체 제조 장치 Download PDF

Info

Publication number
KR102454729B1
KR102454729B1 KR1020207025310A KR20207025310A KR102454729B1 KR 102454729 B1 KR102454729 B1 KR 102454729B1 KR 1020207025310 A KR1020207025310 A KR 1020207025310A KR 20207025310 A KR20207025310 A KR 20207025310A KR 102454729 B1 KR102454729 B1 KR 102454729B1
Authority
KR
South Korea
Prior art keywords
chip
chips
mold
support
unit
Prior art date
Application number
KR1020207025310A
Other languages
English (en)
Other versions
KR20200116490A (ko
Inventor
카즈히로 쿠스노키
Original Assignee
가부시키가이샤 후지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 후지 filed Critical 가부시키가이샤 후지
Publication of KR20200116490A publication Critical patent/KR20200116490A/ko
Application granted granted Critical
Publication of KR102454729B1 publication Critical patent/KR102454729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

몰드체의 제조 방법은, 지지체와, 지지체 상에 미리 설정된 제1 위치에 배치된 칩과, 칩의 주위를 피복하는 몰드 재료를 구비하는 몰드체를 제조한다. 몰드체의 제조 방법은, 칩을 지지체 상에 설정된 제2 위치에 배치하는 배치 공정과, 배치 공정에 의해 지지체에 배치된 칩의 주위를 몰드 재료로 몰드하는 몰드 공정을 구비하고 있다. 몰드 공정에서는, 제2 위치에 배치된 칩이 몰드 재료의 유동 압력에 의해 제1 위치로 이동한다.

Description

몰드체 및 패키지의 제조 방법, 및 몰드체 제조 장치
본 명세서에 개시하는 기술은, 칩(chip)을 구비하는 패키지(package)를 제조하는 기술에 관한 것이다. 상세하게는, 패키지 및 그 중간 제조물인 몰드체(mold body)를 제조하는 기술에 관한 것이다.
칩을 구비하는 패키지를 제조할 때에는, 칩의 주위를 몰드(mold) 재료로 피복함으로써 패키지 내에 칩을 봉지하는 일이 있다. 예를 들면, 일본국 특허공개 1997-148479호 공보에는, 수지 봉지형의 패키지가 개시되어 있다. 일본국 특허공개 1997-148479호 공보에 기재의 패키지에서는, 패키지의 조립 공정에 있어서, 금형 내에 수지를 가압 주입하여 칩을 봉지한다. 또, 칩과 배선 부품은, 가열과 가압에 의해 접합된다. 이 때에 배선 부품의 베이스(base)인 절연성 기판과 칩과의 사이의 열팽창량의 차에 의해, 칩에 대한 배선 부품의 위치가 소정의 위치로부터 어긋나는 경우가 있다. 일본국 특허공개 1997-148479호 공보에 기재의 패키지에서는, 접합시의 가열에 의한 열팽창량을 고려하여, 미리 위치 어긋남량 분만큼 보정한 위치에 배선 부품을 배치하고 있다.
제조시에 칩이 배선 부품에 대해서 소정의 배치 위치로부터 어긋나면, 칩과 배선 부품이 적절하게 접속될 수 없게 되고, 폐기되기 때문에 수율(yield)이 낮아진다고 하는 문제가 발생한다. 이 때문에 일본국 특허공개 1997-148479호 공보의 패키지에서는, 접합시의 열팽창량을 고려하여, 미리 위치 어긋남량 분만큼 보정한 위치에 배선 부품을 배치하고 있다. 그렇지만, 패키지의 제조에서는, 수지로 칩을 봉지할 때의 수지로부터의 가압에 의해, 칩이 장착 위치로부터 어긋나 버리는 일이 있다. 이와 같이, 칩과 배선 부품과의 사이의 위치 어긋남은, 가열에 의한 열팽창뿐만이 아니라, 몰드시의 가압에 의해서도 발생한다고 하는 문제가 있었다. 본 명세서는, 패키지 내에 봉지되는 칩을 소정의 위치에 정밀도 좋게 배치하는 기술을 개시한다.
본 명세서에 개시하는 몰드체의 제조 방법에서는, 지지체와, 지지체 상에 미리 설정된 제1 위치에 배치된 칩과, 칩의 주위를 피복하는 몰드 재료를 구비하는 몰드체를 제조한다. 몰드체의 제조 방법은, 칩을 지지체 상에 설정된 제2 위치에 배치하는 배치 공정과, 배치 공정에 의해 지지체에 배치된 칩의 주위를 몰드 재료로 몰드하는 몰드 공정을 구비하고 있다. 몰드 공정에서는, 제2 위치에 배치된 칩이 몰드 재료의 유동 압력에 의해 제1 위치로 이동한다.
상기의 몰드체의 제조 방법에서는, 배치 공정에 의해 제2 위치에 배치된 칩이, 몰드 공정에 있어서 지지체 상에 미리 설정된 제1 위치로 이동한다. 즉, 몰드 공정에서는, 몰드 재료의 유동 압력에 의해, 지지체 상에 배치된 칩이 제2 위치로부터 제1 위치로 이동한다. 배치 공정에 있어서, 몰드 공정 때의 이동량을 고려한 제2 위치에 칩을 배치함으로써, 몰드 공정 시에 칩이 제1 위치까지 이동한다. 이에 의해 몰드 공정 후에 칩을 소정의 위치(즉, 제1 위치)에 배치할 수가 있다. 이 몰드체로부터 패키지를 제조함으로써, 수율(yield)이 높은 패키지를 제조할 수가 있다.
또, 본 명세서에 개시하는 패키지의 제조 방법은, 상기의 몰드체로부터 지지체를 박리하는 박리 공정과, 박리 공정 후에 칩과 접속하는 배선층을 형성하는 배선층 형성 공정을 구비한다.
또, 본 명세서에 개시하는 몰드체 제조 장치는, 지지체와, 지지체 상에 미리 설정된 제1 위치에 배치된 칩과, 칩의 주위를 피복하는 몰드 재료를 구비하는 몰드체를 제조한다. 몰드체 제조 장치는, 지지체 상에 칩을 배치하는 칩 배치부와, 지지체 상에 배치된 칩의 주위를 몰드 재료로 몰드하는 몰드부와, 몰드부에서 몰드된 후의 칩의 지지체 상의 위치를 측정하는 위치 측정부와, 몰드부에서 몰드되기 전의 칩의 위치와 몰드부에서 몰드된 후의 칩의 위치와의 위치 어긋남량에 기초하여 몰드부에서 몰드된 후의 칩의 위치가 제1 위치가 되도록 칩 배치부에 의해 칩이 배치되는 배치 위치를 조정하는 위치 조정부를 구비하고 있다.
상기의 패키지의 제조 방법에서는, 상기의 제조 방법을 이용하여 제조한 몰드체를 이용하여 패키지를 제조한다. 이 때문에 상기의 몰드체의 제조 방법과 마찬가지의 작용 효과를 나타낼 수가 있다.
상기의 몰드체 제조 장치에서는, 위치 측정부에 의해, 몰드된 후의 칩의 위치가 측정된다. 이에 의해 몰드 시에 몰드 재료의 유동 압력에 의한 칩의 위치 어긋남량을 산출할 수 있다. 또, 위치 조정부에 의해, 산출된 위치 어긋남량에 기초하여 몰드 후의 칩이 제1 위치에 배치되도록 칩의 배치 위치를 조정할 수 있다. 이 때문에 칩이 제1 위치에 정밀도 좋게 배치된 몰드체를 제조할 수가 있다. 이 때문에 상기의 몰드체의 제조 방법과 마찬가지의 작용 효과를 나타낼 수가 있다.
도 1은 실시예와 관련되는 패키지의 구성을 모식적으로 나타내는 단면도이다.
도 2는 실시예와 관련되는 패키지의 제조 공정의 개략 구성을 나타내는 단면도이다.
도 3은 패키지 제조 장치의 개략 구성을 나타내는 도이다.
도 4는 칩의 위치 어긋남량을 산출하는 처리의 일례를 나타내는 플로차트(flow chart)이다.
도 5는 칩이 수지의 유동 압력에 의해 이동하는 것을 설명하기 위한 도이다.
도 6은 패키지의 제조 공정의 일례를 나타내는 플로차트(flow chart)이다.
도 7은 제2 위치에 배치한 칩이 몰드 공정 후에 제1 위치에 위치하는 것을 설명하기 위한 도이다.
이하에 설명하는 실시예의 주요한 특징을 열거하여 기재해 둔다. 또한, 이하에 기재하는 기술 요소는, 각각 독립한 기술 요소로서, 단독으로 혹은 각종의 조합에 의해 기술적 유용성을 발휘하는 것으로 출원시의 청구항에 기재의 조합에 한정되는 것은 아니다.
본 명세서에 개시하는 몰드체의 제조 방법은, 배치 공정 전에 칩을 지지체 상의 제1 위치에 배치하는 예비(pre) 배치 공정과, 예비 배치 공정에 의해 제1 위치에 배치된 칩의 주위를 몰드 재료로 몰드하는 예비(pre) 몰드 공정과, 예비 몰드 공정 후에 지지체 상의 칩의 위치를 측정하는 측정 공정을 더 구비하고 있어도 좋다. 제2 위치는, 측정 공정에서 측정된 칩의 위치와 제1 위치와의 위치 어긋남량에 기초하여 설정되어 있어도 좋다. 이러한 구성에 의하면, 측정 공정에 있어서 측정된 칩의 위치와 제1 위치와의 차로부터, 몰드 재료의 유동 압력에 의한 칩의 위치 어긋남량을 정밀도 좋게 산출할 수 있다. 이 때문에 산출된 위치 어긋남량에 기초하여 제2 위치를 설정함으로써, 몰드 공정 후에 칩을 제1 위치에 정밀도 좋게 배치할 수가 있다.
본 명세서에 개시하는 몰드체의 제조 방법에서는, 몰드체는, 지지체와, 지지체 상에 배치된 복수의 칩과, 복수의 칩의 주위를 피복하는 몰드 재료를 구비하고 있어도 좋다. 제1 위치 및 제2 위치는, 복수의 칩의 각각에 개별적으로 설정되어 있어도 좋다. 이러한 구성에 의하면, 복수의 칩을 구비하는 패키지에 있어서, 각 칩의 배치 위치(즉, 제1 위치 및 제2 위치)가 각각에 개별적으로 설정된다. 복수의 칩을 구비하는 패키지에서는, 지지체 상의 칩의 위치나 몰드 재료를 주입하는 위치 등에 기인하여, 각 칩에 걸리는 몰드 공정 때의 몰드 재료의 유동 압력은, 각각 다르다. 이 때문에 칩마다 제1 위치 및 제2 위치를 개별적으로 설정함으로써, 복수의 칩의 각각을, 몰드 공정 후에 제1 위치에 정밀도 좋게 배치할 수가 있다. 이에 의해 몰드 공정 후에 모든 칩을 소정의 위치에 배치할 수가 있어 수율(yield)이 높은 패키지를 제조할 수가 있다.
<실시예>
이하, 실시예와 관련되는 패키지(50)의 제조 방법에 대해 설명한다. 우선, 본 실시예로 제조하는 패키지(50)와 그 중간 제조물인 몰드체(60)에 대해 설명한다.
도 1은 패키지(50)의 구성을 모식적으로 나타내고 있다. 도 1에 나타내듯이, 패키지(50)는, 칩(52)과, 몰드 재료(54)와, 배선층(56)을 구비하고 있다. 본 실시예에서는, 패키지(50)는, 팬 아웃형의 웨이퍼 레벨 패키지(FOWLP : Fan-Out Wafer Level Package) 또는 팬 아웃형의 패널 레벨 패키지(FOPLP : Fan-Out Panel Level Package)이다.
칩(52)은, 평판상(平板狀)이며, 일방의 면에 복수의 전극 패드(pad)(53)를 구비하고 있다. 칩(52)에 있어서, 전극 패드(53)가 형성되어 있는 면은 배선층(56)에 맞닿아 있고, 그 이외의 면은 몰드 재료(54)에 피복되어 있다. 배선층(56)에는, 각 전극 패드(53)와 전기적으로 접속하도록 도시하지 않는 배선이나 범프(bump) 등(이하, 단지 「배선」이라고도 함)이 형성되어 있다. 패키지(50)를 회로 기판 등에 실장할 때에는, 배선층(56)이 회로 기판 등에 맞닿도록 배치된다.
그 다음에, 패키지(50)의 중간 제조물인 몰드체(60)에 대해 설명한다. 여기서, 몰드체(60)에 대해 설명하기 위해서, 패키지(50)의 제조 공정의 개략에 대해서도 아울러 설명한다.
도 2는 패키지(50)의 제조 공정을 개략적으로 나타내고 있다. 도 2(a)에 나타내듯이, 우선 지지체(62) 상에 복수의 칩(52)을 재치한다. 지지체(62)는, 유리판(64)과, 유리판(64)의 표면에 붙여지는 점착 테이프(66)로 구성되어 있다. 점착 테이프(66)는, 양면에 접착제가 도포되어 있고, 일방의 면이 유리판(64)의 표면에 붙일 수 있음과 아울러, 타방의 면에 칩(52)을 붙일 수 있다. 칩(52)은, 지지체(62)(즉, 점착 테이프(66)) 상에 재치되면, 점착 테이프(66)에 의해 재치된 위치에서 고정된다. 1개의 지지체(62) 상에는, 복수의 칩(52)이 각각 소정의 위치에 고정된다.
다음에, 도 2(b)에 나타내듯이, 칩(52)의 주위를 몰드 재료(54)로 피복한다. 본 실시예에서는, 이 상태, 즉 복수의 칩(52)이 지지체(62) 상에 배치되고, 또한 복수의 칩(52)의 주위가 몰드 재료(54)에 의해 피복된 상태의 중간 제조물을 「몰드체(60)」라고 칭한다. 바꾸어 말하면, 몰드체(60)는, 1개의 지지체(62)와, 지지체(62) 상에 맞닿는 복수의 칩(52)과, 복수의 칩(52)을 각각 피복하는 몰드 재료(54)에 의해 구성된다.
다음에, 도 2(c)에 나타내듯이, 몰드체(60)로부터 지지체(62)가 박리된다. 그러면, 칩(52)(상세하게는, 칩(52)의 전극 패드(53)가 형성되어 있는 면)이 노출한 상태로 된다. 다음에, 도 2(d)에 나타내듯이, 칩(52)이 노출하고 있는 면에 배선층(56)이 형성된다. 그리고, 도 2(e)에 나타내듯이, 개개의 칩(52)을 포함하도록 칩(52), 몰드 재료(54) 및 배선층(56)에 의해 구성되는 구조체 분할(개편화(個片化))된다. 이와 같이 하여 복수의 패키지(50)가 일괄로 제조된다.
다음에, 패키지(50)를 제조하는 패키지 제조 장치(10)에 대해 설명한다. 도 3에 나타내듯이, 패키지 제조 장치(10)는, 칩 배치부(12)와, 몰드부(14)와, 지지체 박리부(16)와, 위치 측정부(18)와, 배선층 형성부(20)와, 분할부(22)와, 제어부(30)를 구비하고 있다. 또한, 각부 12, 14, 16, 18, 20, 22, 30은, 개개의 독립한 장치라도 좋고, 1개의 장치 내에 포함되어 있어도 좋다. 또, 각부 12, 14, 16, 18, 20, 22, 30 중의 몇 개만이 묶여진 장치로서 구성되어 있어도 좋다. 본 실시예에서는, 각부 12, 14, 16, 18, 20, 22, 30이 복수의 장치로 구성되는지 1개의 장치로 구성되는지에 상관이 없이, 이것들 모두를 구비하는 생산 설비를 정리하여 「제조 장치」라고 칭한다.
칩 배치부(12)는, 지지체(62) 상에 칩(52)을 배치하도록 구성되어 있다. 상세하게는, 칩 배치부(12)는, 지지체(62) 상의 설정된 위치에 복수의 칩(52)을 각각 배치한다. 칩 배치부(12)에 의해 배치되는 칩(52)의 위치는, 제어부(30)에 의해 제어되어 있다. 즉, 칩 배치부(12)는, 제어부(30)로부터 송신되는 칩(52)의 배치 위치에 관한 정보에 기초하여 지지체(62) 상에 칩(52)을 배치한다. 또한, 칩 배치부(12)는, 공지의 패키지 제조 장치에 이용되고 있는 것을 이용할 수가 있기 때문에, 이 구성에 대한 상세한 설명은 생략한다. 상술한 것처럼, 지지체(62)의 표면에는 점착 테이프(66)가 붙여져 있다. 이 때문에 칩 배치부(12)에 의해 지지체(62) 상에 칩(52)이 배치되면, 점착 테이프(66)에 의해 칩(52)은 지지체(62) 상에 고정된다(도 2(a) 참조).
몰드부(14)는, 지지체(62) 상에 배치된 복수의 칩(52)의 주위를 각각 몰드 재료(54)로 피복하도록 구성되어 있다. 몰드부(14)는, 지지체(62)의 일방의 면을 덮는 금형과, 금형 내에 몰드 재료(54)를 주입하는 주입 장치 등에 의해 구성할 수가 있다. 또한, 몰드부(14)는, 공지의 패키지 제조 장치에 이용되고 있는 것을 이용할 수가 있기 때문에, 이 구성에 대한 상세한 설명은 생략한다. 지지체(62) 상에 배치된 복수의 칩(52)의 주위를 각각 몰드 재료(54)로 피복하는 구체적인 순서에 대해 이하에 설명해 둔다.
우선, 몰드부(14)에, 칩 배치부(12)에 있어서 지지체(62) 상에 칩(52)이 배치된 지지체(62)가 반입된다. 다음에, 몰드부(14)는, 반입된 지지체(62) 상에 몰드 재료(54)를 성형한다. 몰드 재료(54)에 이용되는 수지로서는, 예를 들면, 열가소성 수지가 이용되지만, 수지의 종류는 특히 한정되는 것은 아니고, 패키지(50)의 종류에 따라 적당하게 선택할 수 있다. 구체적으로는, 우선 몰드부(14)는, 지지체(62) 상에 오목부를 가지는 금형을 배치한다. 상세하게는, 몰드부(14)는, 오목부에 의해 복수의 칩(52)을 덮도록 금형을 설치한다. 다음에, 몰드부(14)는, 금형 내에 용해한 몰드 재료(54)를 주입함으로써 복수의 칩(52)을 몰드한다. 이 때에 지지체(62) 상에 배치된 칩(52)에는, 금형 내에 주입된 용해 수지로부터의 압력이 작용한다. 상술한 것처럼, 칩(52)은 점착 테이프(66)에 의해 지지체(62) 상에 고정되어 있다. 그렇지만, 금형 내에 주입된 수지의 유동 압력이 점착 테이프(66)에 의한 접착력보다 크면, 칩(52)은, 수지가 금형의 캐비티(cavity) 내에 퍼질 때의 유동 압력에 수반하여, 칩 배치부(12)에 의해 배치된 위치로부터 이동한다. 칩 배치부(12) 및 몰드부(14)에 의해, 지지체(62), 칩(52) 및 몰드 재료(54)로 구성되는 몰드체(60)가 형성된다(도 2(b) 참조).
지지체 박리부(16)는, 몰드체(60)로부터 지지체(62)를 박리하도록 구성되어 있다. 상세하게는, 지지체 박리부(16)는, 칩(52) 및 몰드 재료(54)로 지지체(62)를 접착하고 있는 점착 테이프(66)의 접착력을 저하시켜, 몰드체(60)로부터 지지체(62)를 박리한다. 또한, 지지체 박리부(16)는, 공지의 패키지 제조 장치에 이용되고 있는 것을 이용할 수가 있기 때문에, 이 구성에 대한 상세한 설명은 생략한다. 또, 점착 테이프(66)의 접착력을 저하시키는 방법에 대해서도 특히 한정되지 않는다. 이하, 몰드체(60)로부터 지지체(62)가 박리된 상태인, 복수의 칩(52)과 몰드 재료(54)와의 복합체를 「칩 복합체」라고 칭하는 일이 있다. 칩 복합체는, 그 일면에 있어서 칩(52)(상세하게는, 칩(52)의 전극 패드(53)가 형성되어 있는 면)이 노출하고 있다(도 2(c) 참조).
위치 측정부(18)는, 칩 복합체에 있어서의 칩(52)의 위치를 측정하도록 구성되어 있다. 구체적으로는, 위치 측정부(18)는 카메라(도시 생략)를 구비하고 있고, 카메라를 이용하여 이하와 같이 칩(52)의 위치를 측정한다. 우선, 위치 측정부(18)는, 칩 복합체의 칩(52)이 노출하는 면이 상방으로 되도록 칩 복합체를 상하 반전시킨다. 다음에, 위치 측정부(18)는, 상방으로부터 하방을 향해 칩 복합체의 칩(52)이 노출하고 있는 면을 카메라를 이용하여 촬영한다. 또한, 카메라를 하방으로부터 상방을 향해 촬영하도록 설치하고, 칩 복합체를 상하 반전시키는 일이 없이 하방으로부터 칩 복합체를 촬영해도 좋다. 촬영된 화상은 제어부(30)에 송신된다. 제어부(30)는, 촬영된 화상을 해석함으로써 화상 내의 각 칩(52)의 위치를 산출한다.
배선층 형성부(20)는, 칩 복합체에 배선층(56)을 형성하도록 구성되어 있다. 구체적으로는, 배선층 형성부(20)는, 칩 복합체의 칩(52)이 노출하고 있는 면에 배선층(56)을 형성한다(도 2(d) 참조). 배선층 형성부(20)는, 칩(52)이 칩 복합체 내의 소정의 위치에 배치되어 있는 경우에, 칩(52)의 각 전극 패드(53)와 전기적으로 접속되도록 배선층(56)을 형성한다. 즉, 배선층 형성부(20)에 의해 형성되는 배선은, 칩(52)이 칩 복합체 내의 소정의 위치에 배치되어 있는 것을 전제로 해서 설계되어 있다. 이 때문에 칩 복합체 내의 칩(52)의 위치가 어긋나 있는 경우에는, 배선층(56)을 형성해도 칩(52)과 배선층(56)이 전기적으로 접속되지 않는 것이 있다.
분할부(22)는, 배선층 형성부(20)에 의해 칩 복합체에 배선층(56)이 형성된 상태의 구조체를 개개의 패키지(50)로 분할하도록 구성되어 있다. 구체적으로는, 분할부(22)는, 개개의 패키지(50)에 개개의 칩(52)이 포함되도록 분할(개편화)한다(도 2(e) 참조). 또한, 배선층 형성부(20) 및 분할부(22)는, 공지의 패키지 제조 장치에 이용되고 있는 것을 이용할 수가 있기 때문에, 이 구성에 대한 상세한 설명은 생략한다.
제어부(30)는, 예를 들면, CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory) 등을 구비한 컴퓨터에 의해 구성할 수가 있다. 컴퓨터가 프로그램을 실행함으로써, 제어부(30)는, 도 3에 나타내는 위치 조정부(32) 등으로서 기능한다. 또한, 제어부(30)에 의해 실행되는 처리에 대해서는 후에 상술한다. 또, 제어부(30)는, 칩 배치부(12), 몰드부(14), 지지체 박리부(16), 위치 측정부(18), 배선층 형성부(20) 및 분할부(22)와 접속하고 있어, 각부 12, 14, 16, 18, 20, 22를 제어하고 있다.
다음에, 패키지(50)의 제조 방법에 대해 상세하게 설명한다. 상술한 것처럼, 패키지(50)를 제조하는 과정에 있어서, 중간 제조물인 몰드체(60)가 제조된다. 몰드체(60)는, 지지체(62) 상에 칩(52)을 배치하고, 그 후에 칩(52)의 주위를 몰드 재료(54)로 피복하도록 몰드함으로써 제조된다. 그렇지만, 몰드시의 몰드 재료(54)의 유동 압력에 의해 몰드체(60) 내의 칩(52)의 위치가 어긋나는 경우가 있다. 몰드체(60) 내의 칩(52)의 위치가 어긋나 있으면, 그 후의 제조 공정에 있어서 배선층(56)을 형성했을 때에, 배선층(56) 내의 배선의 위치가 칩(52)에 대해서 어긋나 버려, 칩(52)과 배선이 전기적으로 접속되지 않게 된다. 본 실시예에서는, 몰드 공정 후에 칩(52)이 소망한 위치(이하, 이 위치를 「제1 위치」라고도 함)에 위치하도록 지지체(62) 상에 칩(52)을 배치할 때의 칩(52)의 위치를 조정한다.
패키지(50)를 제조하기 전에, 몰드 공정에 의한 칩(52)의 위치 어긋남량을 산출하기 위해서, 위치 어긋남량 산출 처리를 실행한다. 이하, 위치 어긋남량 산출 처리의 상세한 것에 대하여 설명한다.
도 4에 나타내듯이, 우선 칩 배치부(12)에 있어서, 지지체(62) 상의 제1 위치(설계상의 위치)에 칩(52)을 배치한다(S12). 지지체(62) 상에는 복수의 칩(52)이 배치된다. 따라서, 칩 배치부(12)는, 지지체(62) 상에 복수의 칩(52)을 각각의 제1 위치에 배치한다.
다음에, 몰드부(14)에 대해 몰드한다(S14). 즉, 지지체(62), 칩(52) 및 몰드 재료(54)에 의해 구성되는 몰드체(60)가 형성된다. 구체적으로는, 지지체(62)(상세하게는, 복수의 칩(52)이 재치된 지지체(62))가 칩 배치부(12)로부터 몰드부(14)로 운반된다. 몰드부(14)는, 복수의 칩(52)을 덮도록 지지체(62) 상에 금형을 배치한다. 그리고, 몰드부(14)는, 금형 내에 용해한 몰드 재료(54)를 주입함으로써, 지지체(62) 상에 배치된 복수의 칩(52)의 주위를 몰드 재료(54)로 피복한다. 이 때에 지지체(62) 상에서는, 용해한 몰드 수지로부터의 유동 압력에 의해 칩(52)에는 외력이 작용한다. 몰드 수지에 의한 유동 압력이 점착 테이프(66)에 의한 접착력보다 크면, 칩(52)은, 칩 배치부(12)에 의해 배치된 위치로부터 이동한다. 복수의 칩(52) 중 어느 칩(52)이 이동하는지, 및 이동하는 경우의 칩(52)의 이동량에 대해서는, 각 칩(52)의 배치 위치 및 금형 내에 용해 수지를 주입하는 위치 등에 기인한다.
예를 들면, 도 5를 참조하여, 지지체(62) 상에 배치되는 복수의 칩(52) 중의 하나인 칩(52a)이 이동하는 예에 대해 설명한다. 도 5에 나타내듯이, 칩(52a)에는, 몰드시에 +X방향 또한 +Y방향(도 5의 우상)을 향해 수지의 유동 압력이 작용한다고 한다. 이러한 경우는, 예를 들면, 지지체(62) 상의 칩(52a)에 대해서 -X방향 또는 -Y방향(도 5의 좌하)의 위치로부터 용해 수지가 주입되고, 그 용해 수지가 +X방향 또한 +Y방향(도 5의 우상)을 향해 퍼지는 경우이다. 이 경우, 칩(52a)의 제1 위치 A에 배치된 칩(52a)은, 몰드 공정에 있어서, 제1 위치 A로부터 +X방향 또한 +Y방향의 위치 B로 이동한다. 예를 들면, 칩(52a)은, 몰드 공정 후에는, 제1 위치 A(X, Y)로부터 X방향으로 X1, 또한 Y방향으로 +Y1이동한 위치 B(X+X1, Y+Y1)에 위치한다. 이 때의 칩(52)의 이동량은, 각 칩(52)의 지지체(62) 상의 배치 위치나, 지지체(62) 상에 주입되는 수지의 주입 위치 등에 의해 각각 다르다. 즉, 지지체(62) 상에 배치되는 복수의 칩(52)마다 이동량은 다르다.
다음에, 지지체 박리부(16)에 있어서, 몰드체(60)로부터 지지체(62)를 박리한다(S16). 이에 의해 칩(52) 및 몰드 재료(54)에 의해 구성되는 칩 복합체가 형성된다. 몰드체(60)로부터 지지체(62)를 박리함으로써, 몰드체(60)에 있어서 지지체(62)와 맞닿아 있던 면이 노출한다. 즉, 칩 복합체에서는, 칩(52)의 전극 패드(53)가 형성되어 있는 면이 노출한다.
다음에, 위치 측정부(18)에 있어서, 칩 복합체에 있어서의 칩(52)의 위치를 측정한다(S18). 스텝 S16에 있어서 지지체(62)를 박리함으로써, 칩 복합체에서는 칩(52)이 노출한 상태로 된다. 위치 측정부(18)는, 칩(52)이 노출한 면을 카메라로 촬영함으로써, 칩(52)의 위치를 측정한다. 위치 측정부(18)는, 촬영한 화상을 제어부(30)에 송신한다.
마지막으로, 제어부(30)의 위치 조정부(32)는, 위치 측정부(18)에서 촬영된 화상에 기초하여 칩(52)의 위치 어긋남량을 산출한다(S20). 위치 조정부(32)는, 각 칩(52)의 제1 위치와 스텝 S18에서 측정(촬영)된 그 칩(52)의 위치와에 기초하여 그 칩(52)의 위치 어긋남량을 산출한다. 예를 들면, 도 5에 나타내는 예에서는, 칩(52a)은, 제1 위치 A(X, Y)로부터 이동한 위치 B(X+X1, Y+Y1)에 위치하고 있다. 위치 조정부(32)는, 이 2개의 위치 A, B로부터, 몰드 공정에 있어서의(즉, 몰드시의 수지의 유동 압력에 의한) 칩(52a)의 위치 어긋남량을 X방향으로 +X1, 또한 Y방향으로 +Y1로 산출한다. 마찬가지로 하여, 복수의 칩(52)의 각각에 대해, 스텝 S18에서 측정(촬영)한 각 칩(52)의 위치와 그 칩(52)의 제1 위치와에 기초하여 각 칩(52)의 제1 위치로부터의 위치 어긋남량을 산출한다. 이와 같이, 도 4에 나타내는 위치 어긋남량 산출 처리를 실행함으로써, 각 칩(52)에 대해 몰드시의 수지의 유동 압력에 의해 발생하는 위치 어긋남량을 정밀도 좋게 산출할 수가 있다.
상술의 위치 어긋남량 산출 처리는, 복수회에 걸쳐서 실행할 수가 있다. 각 회에 대해 산출된 위치 어긋남량의 평균치를 산출함으로써, 각 칩의 위치 어긋남량을 보다 정밀도 좋게 산출할 수가 있다.
또한, 본 실시예에서는, 각 칩(52)의 위치 어긋남량을 측정에 의해 산출하고 있지만, 이러한 구성에 한정되지 않는다. 예를 들면, 각 칩(52)의 위치 어긋남량은, 칩(52)의 배치 위치, 수지를 금형 내에 주입하는 위치, 점착 테이프(66)의 접착력, 수지의 유동 압력 등에 기초하여 시뮬레이션(simulation)에 의해 산출해도 좋다.
또, 본 실시예에서는, 지지체(62) 상에 배치되는 모든 칩(52)에 대해 각각 몰드 후의 위치를 측정하고 있었지만, 이러한 구성에 한정되지 않는다. 복수의 칩(52) 중의 선택하고 싶은 몇 개의 칩(52)에 대해서만 몰드 후의 위치를 측정하고, 그 외의 칩(52)에 대해서는 선택된 것의 측정 결과에 기초하여 몰드 후의 위치를 예측해도 좋다. 예를 들면, 유동 압력에 의한 위치 어긋남량이 선형적으로 변화한다고 가정할 수 있는 경우, 유동 방향을 따라 동일 선상에 배치되는 복수의 칩(52)에 대해서는, 선택하고 싶은 몇 개의 칩(52)에 대해서만 몰드 후의 위치를 측정하고, 그 외의 칩(52)에 대해서는 선택된 것의 측정 결과에 기초하여 내삽(interpolation) 또는 외삽(extrapolation)에 의해 몰드 후의 위치를 산출해도 좋다.
다음에, 패키지(50)를 제조하는 공정에 대해 설명한다. 이하에서 설명하는 패키지(50)의 제조 공정에서는, 상술의 위치 어긋남량 산출 처리에 의해 산출된 몰드 공정 후의 칩(52)의 위치 어긋남량에 기초하여 칩(52)의 배치 위치를 조정하여 패키지(50)를 제조한다.
도 6에 나타내듯이, 우선 칩 배치부(12)에 있어서, 지지체(62) 상에 칩(52)을 배치한다(S32). 이 때에 칩 배치부(12)는, 상술의 스텝 S20에서 산출된 칩(52)의 위치 어긋남량에 기초하여 설정된 위치(이하, 이 위치를 「제2 위치」라고도 함)에 배치한다. 제2 위치는, 위치 조정부(32)에 있어서 설정된다. 위치 조정부(32)는, 몰드시(다음에 나타내는 스텝 S34)에 있어서의 수지의 유동 압력에 의해 이동한 후의 칩(52)이 제1 위치에 위치하도록 제2 위치를 설정한다.
예를 들면, 도 5에 나타내는 예에서는, 위치 조정부(32)는, 스텝 S20에 있어서, 칩(52a)이 X방향으로 +X1, 또한 Y방향으로 +Y1만큼 이동했다고 산출하고 있다. 즉, 칩(52a)은, 몰드시의 유동 압력에 의해 X방향으로 +X1, 또한 Y방향으로 +Y1만큼 이동한다고 할 수 있다. 이것에 기초하여 위치 조정부(32)는, 칩(52a)이 몰드 공정 후에 제1 위치 A에 위치하도록 칩(52a)의 제2 위치를 설정한다. 구체적으로는, 도 7에 나타내듯이, 위치 조정부(32)는, 칩(52a)이 X방향으로 +X1, 또한 Y방향으로 +Y1만큼 이동하면 제1 위치 A에 위치하는 위치, 즉 제1 위치 A(X, Y)로부터 X방향으로 -X1, 또한 Y방향으로 -Y1만큼 떨어진 위치 C(X-X1, Y-Y1)를 제2 위치로서 설정한다. 마찬가지로 하여, 위치 조정부(32)는, 지지체(62) 상에 배치하는 복수의 칩(52)의 각각에 대해, 스텝 S20에서 산출한 위치 어긋남량에 기초하여 제2 위치를 설정한다. 위치 조정부(32)는, 설정한 각 칩(52)의 제2 위치에 관한 정보를 칩 배치부(12)에 송신한다. 칩 배치부(12)는, 수신한 정보에 따라, 각 칩(52)을 각각의 제2 위치에 배치한다.
다음에, 몰드부(14)에 있어서 몰드한다(S34). 몰드시에는, 수지의 유동 압력에 의해 칩(52)이 이동한다. 스텝 S32에 있어서, 복수의 칩(52)은 각각, 몰드시의 위치 어긋남량을 고려하여 설정한 제2 위치에 배치되어 있다. 예를 들면, 도 7에 나타내는 예에서는, 칩(52a)은, 스텝 S32에 있어서, 제1 위치 A로부터 X방향으로 -X1, 또한 Y방향으로 -Y1만큼 떨어진 제2 위치 C에 배치되어 있다. 상술한 것처럼, 칩(52a)은, 몰드 공정에 있어서 X방향으로 +X1, 또한 Y방향으로 +Y1만큼 이동한다. 따라서, 칩(52a)은, 몰드 공정에 있어서, 배치된 제2 위치 C로부터 X방향으로 +X1, 또한 Y방향으로 +Y1만큼 이동하고, 몰드 공정이 종료하면, 제2 위치 C로부터 X방향으로 +X1, 또한 Y방향으로 +Y1만큼 이동한 위치, 즉 제1 위치 A에 위치한다. 스텝 S32에 있어서, 복수의 칩(52)은 각각, 각 칩(52)의 제2 위치에 배치되어 있다. 따라서, 복수의 칩(52)은 각각, 몰드 공정에 대해 도 7에 나타내는 칩(52a)과 마찬가지로, 제2 위치로부터 제1 위치로 이동한다. 이와 같이, 스텝 S20에서 산출한 위치 어긋남량에 기초하여 설정한 제2 위치에 칩(52)을 배치함으로써, 몰드 공정 후에 칩(52)을 제1 위치에 위치시킬 수가 있다.
다음에, 지지체 박리부(16)에 있어서 몰드체(60)로부터 지지체(62)를 박리한다(S36). 이에 의해 칩 복합체가 형성된다. 스텝 S34에 있어서, 몰드 후의 몰드체(60) 내의 각 칩(52)은, 각각 그 칩(52)의 제1 위치에 위치하고 있다. 따라서, 칩 복합체에 있어서도, 각 칩(52)은, 몰드체(60)의 제1 위치에 대응하는 위치에 위치하고 있다.
다음에, 배선층 형성부(20)에 있어서, 칩 복합체의 칩(52)이 노출한 면에 배선층(56)을 형성한다(S38). 칩 복합체에 있어서, 각 칩(52)은 몰드체(60)의 제1 위치에 대응하는 위치에 위치하고 있다. 따라서, 배선층 형성부(20)에 의해 배선층(56)을 형성할 때에, 각 칩(52)에 대해서 배선층(56)을 정확한 위치에 형성할 수 있다.
마지막으로, 분할부(22)에 있어서, 칩(52), 몰드 재료(54) 및 배선층(56)에 의한 구조체를 개개의 칩(52)을 포함하도록 분할(개편화)한다(S40). 이에 의해 복수의 패키지(50)를 일괄하여 제조할 수가 있다. 제조된 각 패키지(50)에서는, 각 칩(52)이 소망한 위치에 배치되어 있기 때문에, 개개의 패키지(50)를 정밀도 좋게 제조할 수 있다.
본 실시예에서는, 몰드시의 수지의 유동 압력에 의해 칩(52)이 이동하는 칩(52)의 위치 어긋남량을 고려하여, 지지체(62) 상에 배치하는 칩(52)의 위치를 설정하고 있다. 이에 의해 몰드 공정 후에 칩(52)을 소망한 위치(제1 위치)에 위치시킬 수가 있다. 이 때문에 칩(52)에 대해서 배선층(56)을 정확한 위치에 형성할 수가 있어 수율(yield)이 높은 패키지(50)를 제조할 수가 있다.
또한, 칩(52)의 위치 어긋남량을 산출하는 처리는, 패키지(50)의 제조(도 6에 나타내는 제조 공정) 전뿐만이 아니라, 패키지(50)의 제조의 후에 더 실행해도 좋다. 예를 들면, 도 6에 나타내는 스텝 S36의 지지체(62)의 박리 공정의 후, 스텝 S18과 마찬가지의 칩(52)의 위치를 측정하는 처리를 실행해도 좋다. 여기서 측정된 칩(52)의 위치가 제1 위치로부터 어긋나 있는 경우에는, 지지체(62) 상에 칩(52)을 배치할 때에, 이 측정 결과에 기초하여 제2 위치를 더 조정한 위치에 칩(52)을 배치해도 좋다. 이에 의해 몰드 공정 후에 칩(52)을 제1 위치에 보다 가까운 위치에 배치시킬 수가 있다.
또, 본 실시예에서는, 칩(52)을 지지체(62) 상에 배치할 때에, 칩(52)의 전극 패드(53)가 형성되어 있는 면이 지지체(62)에 맞닿도록 칩(52)을 배치하고 있지만, 이러한 구성에 한정되지 않는다. 예를 들면, 칩(52)의 전극 패드(53)가 형성되어 있지 않은 면이 지지체(62)에 맞닿도록 칩(52)을 지지체(62) 상에 배치해도 좋다. 즉, 지지체(62)의 상방에 칩(52)을 배치한 상태에 있어서, 칩(52)의 전극 패드(53)가 형성되어 있는 면이 상면으로 되도록 칩(52)을 지지체(62) 상에 배치해도 좋다. 이 경우에는, 몰드 공정 후에, 칩(52)의 전극 패드(53)가 형성되어 있는 면이 노출할 때까지 몰드 재료(54)를 연삭하고, 그 후에 칩(52)의 전극 패드(53)가 노출한 면에 배선층(56)을 형성한다. 이러한 구성이라도 몰드시의 수지의 유동 압력에 의해 칩(52)이 이동하는 칩(52)의 위치 어긋남량을 고려하여, 지지체(62) 상에 배치하는 칩(52)의 위치를 설정함으로써, 몰드 공정 후에 칩(52)을 소망한 위치(제1 위치)에 위치시킬 수가 있다.
본 명세서 또는 도면에 설명한 기술 요소는, 단독으로 혹은 각종의 조합에 의해 기술적 유용성을 발휘하는 것으로 출원시 청구항 기재의 조합에 한정되는 것은 아니다. 또, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성하는 것이고, 그 중의 하나의 목적을 달성하는 것 자체로 기술적 유용성을 가지는 것이다.

Claims (5)

  1. 지지체와, 상기 지지체 상에 미리 개별적으로 설정된 제1 위치에 배치된 복수의 칩과, 복수의 상기 칩의 주위를 피복하는 몰드 재료를 구비하는 몰드체를 제조하는 방법으로서,
    복수의 상기 칩을 상기 지지체 상에 개별적으로 설정된 제2 위치에 배치하는 배치 공정과,
    상기 배치 공정에 의해 상기 지지체에 배치된 복수의 상기 칩의 주위를 상기 몰드 재료로 몰드하는 몰드 공정과,
    상기 배치 공정 전에 복수의 상기 칩을 상기 지지체 상의 각 상기 제1 위치에 배치하는 예비 배치 공정과,
    상기 예비 배치 공정에 의해 상기 제1 위치에 배치된 복수의 상기 칩의 주위를 상기 몰드 재료로 몰드하는 예비 몰드 공정과,
    상기 예비 몰드 공정 후에 복수의 상기 칩이 상기 몰드 재료의 유동 압력에 의해 이동한 상기 지지체 상의 각 상기 칩의 위치를 측정하는 측정 공정을 구비하고 있고,
    상기 배치 공정에서는, 상기 측정 공정에서 측정된 복수의 상기 칩의 위치와 상기 제1 위치와의 위치 어긋남량을 복수의 상기 칩의 각각에 개별적으로 산출하고, 당해 각 위치 어긋남량에 기초하여 상기 제2 위치를 복수의 상기 칩의 각각에 개별적으로 설정하는 몰드체의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 기재의 몰드체로부터 상기 지지체를 박리하는 박리 공정과,
    상기 박리 공정 후에, 상기 칩과 접속하는 배선층을 형성하는 배선층 형성 공정을 구비하는 패키지의 제조 방법.
  5. 지지체와, 상기 지지체 상에 미리 개별적으로 설정된 제1 위치에 배치된 복수의 칩과, 복수의 상기 칩의 주위를 피복하는 몰드 재료를 구비하는 몰드체를 제조하는 장치로서,
    상기 지지체 상에 복수의 상기 칩을 배치하는 칩 배치부와,
    상기 지지체 상에 배치된 복수의 상기 칩의 주위를 상기 몰드 재료로 몰드하는 몰드부와,
    상기 몰드부에서 몰드된 후의 복수의 상기 칩의 상기 지지체 상의 위치를 복수의 상기 칩의 각각에 개별적으로 측정하는 위치 측정부와,
    상기 몰드부에서 몰드되기 전의 복수의 상기 칩의 위치와 상기 몰드부에서 몰드된 후의 복수의 상기 칩의 위치와의 각 위치 어긋남량에 기초하여 상기 몰드부에서 몰드된 후의 복수의 상기 칩의 위치가 상기 제1 위치가 되도록 상기 칩 배치부에 의해 상기 칩이 배치되는 배치 위치를 조정하는 위치 조정부를 구비하고 있는 몰드체 제조 장치.
KR1020207025310A 2018-07-10 2018-07-10 몰드체 및 패키지의 제조 방법, 및 몰드체 제조 장치 KR102454729B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/026082 WO2020012567A1 (ja) 2018-07-10 2018-07-10 モールド体及びパッケージの製造方法、並びにモールド体製造装置

Publications (2)

Publication Number Publication Date
KR20200116490A KR20200116490A (ko) 2020-10-12
KR102454729B1 true KR102454729B1 (ko) 2022-10-13

Family

ID=69141544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207025310A KR102454729B1 (ko) 2018-07-10 2018-07-10 몰드체 및 패키지의 제조 방법, 및 몰드체 제조 장치

Country Status (4)

Country Link
EP (1) EP3823009A4 (ko)
JP (1) JP7015390B2 (ko)
KR (1) KR102454729B1 (ko)
WO (1) WO2020012567A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080138938A1 (en) * 2006-12-06 2008-06-12 Wenzel Robert J Die positioning for packaged integrated circuits
JP2011134811A (ja) 2009-12-22 2011-07-07 Nitto Denko Corp 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP2011238767A (ja) 2010-05-10 2011-11-24 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2012104757A (ja) * 2010-11-12 2012-05-31 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241042A (ja) * 1989-03-15 1990-09-25 Seiko Epson Corp Ｉｃ封止方法
JP3248149B2 (ja) 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080138938A1 (en) * 2006-12-06 2008-06-12 Wenzel Robert J Die positioning for packaged integrated circuits
JP2011134811A (ja) 2009-12-22 2011-07-07 Nitto Denko Corp 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP2011238767A (ja) 2010-05-10 2011-11-24 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2012104757A (ja) * 2010-11-12 2012-05-31 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法

Also Published As

Publication number Publication date
EP3823009A4 (en) 2021-07-14
JPWO2020012567A1 (ja) 2021-02-15
JP7015390B2 (ja) 2022-02-02
KR20200116490A (ko) 2020-10-12
EP3823009A1 (en) 2021-05-19
WO2020012567A1 (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
US6511620B1 (en) Method of producing semiconductor devices having easy separability from a metal mold after molding
EP0860871B1 (en) Method of manufacturing a semiconductor device
JP3194917B2 (ja) 樹脂封止方法
JPH0590319A (ja) 半導体デバイスを封止する方法および装置
KR102220397B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
US20040166605A1 (en) Fabrication method of semiconductor integrated circuit device
CN101901770B (zh) 集成电路封装结构的制造方法
KR20210124428A (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
KR102454729B1 (ko) 몰드체 및 패키지의 제조 방법, 및 몰드체 제조 장치
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
TWI698940B (zh) 基於模製技術的半導體封裝方法、影像處理元件、攝像裝置及電子設備
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
KR20140095406A (ko) 플립칩 부품의 수지 밀봉 방법
JPH0637130A (ja) 半導体装置の製造方法
CN111430249B (zh) 一种抑制芯片漂移与翘曲的封装方法
JPH079952B2 (ja) 樹脂封止用回路基板
TWI784558B (zh) 用以封裝設置於載體上之電子組件之方法及模具
JP2934174B2 (ja) 電子部品の製造方法
JPH0621145A (ja) 半導体装置
JP6093834B2 (ja) ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法
KR20060134602A (ko) 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법
JPH10173005A (ja) フリップチップ実装方法
JPS62128534A (ja) 半導体装置の封止方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant