WO2020012567A1 - モールド体及びパッケージの製造方法、並びにモールド体製造装置 - Google Patents

モールド体及びパッケージの製造方法、並びにモールド体製造装置 Download PDF

Info

Publication number
WO2020012567A1
WO2020012567A1 PCT/JP2018/026082 JP2018026082W WO2020012567A1 WO 2020012567 A1 WO2020012567 A1 WO 2020012567A1 JP 2018026082 W JP2018026082 W JP 2018026082W WO 2020012567 A1 WO2020012567 A1 WO 2020012567A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
support
molding
unit
mold
Prior art date
Application number
PCT/JP2018/026082
Other languages
English (en)
French (fr)
Inventor
一弘 楠
Original Assignee
株式会社Ｆｕｊｉ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｆｕｊｉ filed Critical 株式会社Ｆｕｊｉ
Priority to KR1020207025310A priority Critical patent/KR102454729B1/ko
Priority to EP18926337.9A priority patent/EP3823009A4/en
Priority to JP2020529887A priority patent/JP7015390B2/ja
Priority to PCT/JP2018/026082 priority patent/WO2020012567A1/ja
Publication of WO2020012567A1 publication Critical patent/WO2020012567A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the technology disclosed in this specification relates to a technology for manufacturing a package including a chip. More specifically, the present invention relates to a technique for manufacturing a package and a mold body as an intermediate product thereof.
  • the chip When manufacturing a package including a chip, the chip may be sealed in the package by covering the periphery of the chip with a mold material.
  • Japanese Patent Application Laid-Open No. 9-148479 discloses a resin-sealed package.
  • a resin is injected under pressure into a mold to seal a chip.
  • the chip and the wiring component are joined by heating and pressing.
  • the position of the wiring component with respect to the chip may deviate from a predetermined position due to a difference in the amount of thermal expansion between the insulating substrate, which is the base of the wiring component, and the chip.
  • wiring components are arranged at positions corrected in advance by the amount of misalignment in consideration of the amount of thermal expansion due to heating during joining.
  • the wiring components are arranged at positions corrected in advance by the amount of misalignment in consideration of the amount of thermal expansion during joining.
  • the chip may be displaced from the mounting position due to pressure from the resin when sealing the chip with the resin.
  • the present specification discloses a technique for accurately arranging a chip sealed in a package at a predetermined position.
  • a mold body including a support, a chip disposed at a first position set in advance on the support, and a mold material covering the periphery of the chip is provided.
  • the method of manufacturing a molded body includes an arrangement step of disposing a chip at a second position set on a support, and a molding step of molding a periphery of the chip arranged on the support by the arrangement step with a molding material. ing. In the molding step, the chip arranged at the second position moves to the first position by the flow pressure of the molding material.
  • the chip arranged at the second position in the arrangement step moves to the first position preset on the support in the molding step. That is, in the molding step, the chip disposed on the support moves from the second position to the first position by the flow pressure of the molding material.
  • the chip is moved to the first position in the molding step by disposing the chip at the second position in consideration of the movement amount in the molding step. Thereby, the chip can be arranged at a predetermined position (that is, the first position) after the molding step.
  • the package manufacturing method disclosed in the present specification includes a peeling step of peeling the support from the mold body, and a wiring layer forming step of forming a wiring layer connected to the chip after the peeling step.
  • the package is manufactured using the mold body manufactured by using the above-described manufacturing method. Therefore, the same operation and effect as those of the above-described method for manufacturing a mold body can be obtained.
  • a mold body manufacturing apparatus includes a mold body including a support, a chip disposed at a first position set on the support in advance, and a molding material that covers the periphery of the chip.
  • the molded body manufacturing apparatus includes a chip placement section for placing a chip on a support, a mold section for molding the periphery of the chip placed on the support with a molding material, and support for the chip after being molded by the mold section.
  • a position measuring unit for measuring a position on the body, and molded in the molding unit based on a positional deviation between a position of the chip before being molded in the molding unit and a position of the chip after being molded in the molding unit.
  • a position adjustment unit that adjusts an arrangement position at which the chip is arranged by the chip arrangement unit so that the position of the subsequent chip becomes the first position.
  • the position of the chip after the molding is measured by the position measuring unit.
  • the position of the chip can be adjusted by the position adjusting unit based on the calculated positional deviation amount so that the chip after molding is arranged at the first position. For this reason, it is possible to manufacture a molded body in which the chip is accurately arranged at the first position. Therefore, the same operation and effect as those of the above-described method for manufacturing a mold body can be obtained.
  • FIG. 2 is a cross-sectional view schematically illustrating the configuration of the package according to the embodiment.
  • FIG. 4 is a cross-sectional view illustrating a schematic configuration of a manufacturing process of the package according to the embodiment.
  • 9 is a flowchart illustrating an example of a process for calculating a chip position shift amount. The figure for explaining that a chip moves by the flowing pressure of resin.
  • 5 is a flowchart illustrating an example of a package manufacturing process. The figure for demonstrating that the chip
  • the method of manufacturing a mold body disclosed in the present specification includes a pre-arrangement step of arranging a chip at a first position on a support before an arrangement step, and a mold around the chip arranged at the first position by the pre-arrangement step.
  • the method may further include a pre-molding step of molding with a material, and a measuring step of measuring the position of the chip on the support after the pre-molding step.
  • the second position may be set based on the amount of displacement between the position of the chip measured in the measurement step and the first position. According to such a configuration, the amount of displacement of the chip due to the flow pressure of the molding material can be accurately calculated from the difference between the position of the chip measured in the measurement step and the first position. For this reason, by setting the second position based on the calculated positional deviation amount, the chip can be accurately arranged at the first position after the molding process.
  • the mold body may include a support, a plurality of chips arranged on the support, and a mold material covering the periphery of the plurality of chips. Good.
  • the first position and the second position may be individually set for each of the plurality of chips.
  • the arrangement position of each chip that is, the first position and the second position
  • the flow pressure of the molding material applied to each chip in the molding step differs depending on the position of the chip on the support, the position of injection of the molding material, and the like.
  • each of the plurality of chips can be accurately arranged at the first position after the molding process.
  • all the chips can be arranged at predetermined positions after the molding step, and a package with a high yield can be manufactured.
  • the package 50 manufactured in the present embodiment and the mold body 60 as an intermediate product thereof will be described.
  • FIG. 1 schematically shows the configuration of the package 50.
  • the package 50 includes a chip 52, a molding material 54, and a wiring layer 56.
  • the package 50 is a fan-out type wafer level package (FOWLP: Fan-Out ⁇ Wafer ⁇ Level ⁇ Package) or a fan-out type panel-level package (FOPLP: Fan-Out ⁇ Panel ⁇ Level ⁇ Package).
  • FOWLP Fan-Out ⁇ Wafer ⁇ Level ⁇ Package
  • FOPLP Fan-Out ⁇ Panel ⁇ Level ⁇ Package
  • the chip 52 has a flat plate shape, and has a plurality of electrode pads 53 on one surface.
  • the surface on which the electrode pads 53 are formed is in contact with the wiring layer 56, and the other surface is covered with the molding material 54.
  • Wiring, bumps, and the like (not shown) (hereinafter, also simply referred to as “wiring”) are formed on the wiring layer 56 so as to be electrically connected to the respective electrode pads 53.
  • the wiring layer 56 is arranged so as to contact the circuit board or the like.
  • the mold body 60 which is an intermediate product of the package 50 will be described.
  • an outline of a manufacturing process of the package 50 will also be described.
  • FIG. 2 schematically illustrates a manufacturing process of the package 50.
  • a plurality of chips 52 are placed on the support 62.
  • the support 62 includes a glass plate 64 and an adhesive tape 66 attached to the surface of the glass plate 64. Adhesive is applied to both surfaces of the adhesive tape 66, and one surface is attached to the surface of the glass plate 64, and the chip 52 is attached to the other surface.
  • the chip 52 is placed on the support 62 (that is, the adhesive tape 66)
  • the chip 52 is fixed at the position where the chip 52 is placed by the adhesive tape 66.
  • a plurality of chips 52 are fixed at predetermined positions on one support 62.
  • the periphery of the chip 52 is covered with a molding material 54.
  • an intermediate product in this state that is, a state in which the plurality of chips 52 are disposed on the support body 62 and the periphery of the plurality of chips 52 is covered with the molding material 54, is referred to as a “mold body 60”.
  • the mold body 60 includes one support body 62, a plurality of chips 52 abutting on the support body 62, and a molding material 54 covering each of the plurality of chips 52.
  • the support 62 is peeled from the mold body 60.
  • the chip 52 (specifically, the surface of the chip 52 on which the electrode pads 53 are formed) is exposed.
  • a wiring layer 56 is formed on the surface where the chip 52 is exposed.
  • a structure composed of the chip 52, the molding material 54, and the wiring layer 56 is divided (individualized) so as to include the individual chips 52. In this way, a plurality of packages 50 are manufactured at once.
  • the package manufacturing apparatus 10 includes a chip placement unit 12, a mold unit 14, a support stripping unit 16, a position measuring unit 18, a wiring layer forming unit 20, a dividing unit 22, A section 30 is provided.
  • the units 12, 14, 16, 18, 20, 22, and 30 may be individual independent devices or may be included in one device. Also, only some of the units 12, 14, 16, 18, 20, 22, 30 may be configured as a unit. In the present embodiment, regardless of whether each of the units 12, 14, 16, 18, 20, 22, and 30 is configured by a plurality of devices or a single device, a production facility including all of them is collectively referred to as " Manufacturing apparatus ".
  • the chip placement section 12 is configured to place the chip 52 on the support 62. More specifically, the chip placement unit 12 places a plurality of chips 52 at set positions on the support 62. The position of the chip 52 arranged by the chip arrangement unit 12 is controlled by the control unit 30. That is, the chip placement unit 12 places the chip 52 on the support 62 based on the information on the placement position of the chip 52 transmitted from the control unit 30. It should be noted that since the chip placement unit 12 can be the one used in a known package manufacturing apparatus, a detailed description of this configuration will be omitted. As described above, the adhesive tape 66 is attached to the surface of the support 62. Therefore, when the chip 52 is placed on the support 62 by the chip placement section 12, the chip 52 is fixed on the support 62 by the adhesive tape 66 (see FIG. 2A).
  • the mold section 14 is configured to cover the periphery of the plurality of chips 52 disposed on the support 62 with the molding material 54.
  • the mold section 14 can be constituted by a mold that covers one surface of the support 62, an injection device that injects the molding material 54 into the mold, and the like. It should be noted that since the mold section 14 can be the one used in a known package manufacturing apparatus, a detailed description of this configuration will be omitted. A specific procedure for covering the periphery of the plurality of chips 52 disposed on the support 62 with the molding material 54 will be described below.
  • the support 62 in which the chips 52 are arranged on the support 62 in the chip placement section 12 is carried into the mold section 14.
  • the molding unit 14 forms the molding material 54 on the loaded support 62.
  • the resin used for the molding material 54 for example, a thermoplastic resin is used, but the type of the resin is not particularly limited, and can be appropriately selected according to the type of the package 50.
  • the mold unit 14 arranges a mold having a concave portion on the support 62. More specifically, the mold unit 14 is provided with a mold so that the plurality of chips 52 are covered by the concave portions.
  • the molding unit 14 molds the plurality of chips 52 by injecting the molten molding material 54 into the mold.
  • the support release section 16 is configured to release the support 62 from the mold body 60. Specifically, the support peeling unit 16 peels the support 62 from the mold body 60 by reducing the adhesive force of the adhesive tape 66 that bonds the chip 52 and the molding material 54 to the support 62.
  • the support peeling part 16 can use what is used for a well-known package manufacturing apparatus, detailed description about this structure is abbreviate
  • the method of reducing the adhesive strength of the adhesive tape 66 there is no particular limitation on the method of reducing the adhesive strength of the adhesive tape 66.
  • the composite of the plurality of chips 52 and the molding material 54 in a state where the support 62 is separated from the molded body 60 may be referred to as a “chip composite”.
  • the chip 52 specifically, the surface of the chip 52 on which the electrode pads 53 are formed
  • is exposed see FIG. 2C).
  • the position measuring unit 18 is configured to measure the position of the chip 52 in the chip composite. Specifically, the position measuring unit 18 includes a camera (not shown), and measures the position of the chip 52 using the camera as described below. First, the position measuring unit 18 turns the chip composite upside down so that the surface of the chip composite where the chip 52 is exposed faces upward. Next, the position measurement unit 18 photographs the surface of the chip composite where the chip 52 is exposed, from the upper side to the lower side using a camera. Note that the camera may be installed so as to shoot upward from below, and the chip complex may be photographed from below without turning the chip complex upside down. The captured image is transmitted to the control unit 30. The control unit 30 calculates the position of each chip 52 in the image by analyzing the captured image.
  • the wiring layer forming section 20 is configured to form the wiring layer 56 on the chip composite. Specifically, the wiring layer forming unit 20 forms the wiring layer 56 on the surface of the chip composite where the chip 52 is exposed (see FIG. 2D). The wiring layer forming section 20 forms the wiring layer 56 so as to be electrically connected to each electrode pad 53 of the chip 52 when the chip 52 is arranged at a predetermined position in the chip composite. That is, the wiring formed by the wiring layer forming section 20 is designed on the assumption that the chip 52 is arranged at a predetermined position in the chip complex. Therefore, when the position of the chip 52 in the chip complex is shifted, the chip 52 and the wiring layer 56 may not be electrically connected even if the wiring layer 56 is formed.
  • the division unit 22 is configured to divide the structure in which the wiring layer 56 is formed in the chip composite in the wiring layer forming unit 20 into individual packages 50. Specifically, the dividing unit 22 divides (divides) the individual packages 52 so as to include the individual chips 52 (see FIG. 2E). Since the wiring layer forming section 20 and the dividing section 22 can be the same as those used in a known package manufacturing apparatus, a detailed description of this configuration will be omitted.
  • the control unit 30 can be configured by, for example, a computer including a CPU, a ROM, a RAM, and the like. When the computer executes the program, the control unit 30 functions as the position adjustment unit 32 illustrated in FIG. The process executed by the control unit 30 will be described later in detail.
  • the control unit 30 is connected to the chip placement unit 12, the mold unit 14, the support stripping unit 16, the position measuring unit 18, the wiring layer forming unit 20, and the dividing unit 22, and the respective units 12, 14, 16, 18 , 20, and 22 are controlled.
  • the mold body 60 which is an intermediate product, is manufactured.
  • the mold body 60 is manufactured by arranging the chip 52 on the support body 62 and then molding the chip 52 so as to cover the periphery of the chip 52 with the molding material 54.
  • the position of the chip 52 in the mold body 60 may shift due to the flow pressure of the molding material 54 during molding. If the position of the chip 52 in the mold body 60 is shifted, when the wiring layer 56 is formed in the subsequent manufacturing process, the position of the wiring in the wiring layer 56 is shifted with respect to the chip 52, and The wiring is not electrically connected.
  • the position of the chip 52 when disposing the chip 52 on the support 62 so that the chip 52 is located at a desired position hereinafter, this position is also referred to as a “first position” after the molding step.
  • this position is also referred to as a “first position” after the molding step.
  • the chip 52 is arranged at the first position (designed position) on the support 62 in the chip arrangement section 12 (S12).
  • a plurality of chips 52 are arranged on the support 62. Therefore, the chip placement unit 12 places the plurality of chips 52 on the support 62 at the respective first positions.
  • a mold body 60 including the support body 62, the chip 52, and the mold material 54 is formed.
  • the support 62 (specifically, the support 62 on which the plurality of chips 52 are mounted) is carried from the chip placement unit 12 to the mold unit 14.
  • the mold unit 14 arranges a mold on the support 62 so as to cover the plurality of chips 52.
  • the molding unit 14 covers the periphery of the plurality of chips 52 arranged on the support 62 with the molding material 54 by injecting the molten molding material 54 into the mold.
  • an external force acts on the chip 52 by the flow pressure from the molten mold resin.
  • the chip 52 moves from the position where the chip is placed in the chip placement section 12. Which one of the plurality of chips 52 moves and the amount of movement of the chip 52 when moving depends on the arrangement position of each chip 52, the position where the molten resin is injected into the mold, and the like.
  • a chip 52a which is one of a plurality of chips 52 arranged on a support 62, moves, will be described with reference to FIG.
  • the flow pressure of the resin acts on the chip 52a in the + X direction and the + Y direction (upper right in FIG. 5) during molding.
  • the molten resin is injected into the chip 52a on the support 62 from a position in the ⁇ X direction and the ⁇ Y direction (lower left in FIG. 5), and the molten resin is injected in the + X direction and the + Y direction. This is the case where it spreads toward (upper right in FIG. 5).
  • the chip 52a located at the first position A of the chip 52a moves from the first position A to a position B in the + X direction and the + Y direction in the molding step.
  • the chip 52a is located at a position B (X + X1, Y + Y1) that is X1 from the first position A (X, Y) in the X direction and + Y1 in the Y direction.
  • the amount of movement of the chips 52 at this time differs depending on the arrangement position of each chip 52 on the support 62, the injection position of the resin injected on the support 62, and the like. That is, the amount of movement differs for each of the plurality of chips 52 arranged on the support 62.
  • the support 62 is peeled from the mold body 60 in the support peeling section 16 (S16). As a result, a chip composite including the chip 52 and the molding material 54 is formed. By peeling the support 62 from the mold body 60, the surface of the mold body 60 that has been in contact with the support 62 is exposed. That is, in the chip composite, the surface of the chip 52 on which the electrode pads 53 are formed is exposed.
  • the position measuring unit 18 measures the position of the chip 52 in the chip composite (S18).
  • the chip 52 is exposed in the chip composite by peeling the support 62 in step S16.
  • the position measuring unit 18 measures the position of the chip 52 by photographing the exposed surface of the chip 52 with a camera.
  • the position measuring unit 18 transmits the captured image to the control unit 30.
  • the position adjustment unit 32 of the control unit 30 calculates the amount of displacement of the chip 52 based on the image captured by the position measurement unit 18 (S20).
  • the position adjustment unit 32 calculates the amount of displacement of the chip 52 based on the first position of each chip 52 and the position of the chip 52 measured (photographed) in step S18.
  • the chip 52a is located at a position B (X + X1, Y + Y1) moved from the first position A (X, Y). From the two positions A and B, the position adjustment unit 32 determines the amount of displacement of the chip 52a in the molding process (that is, due to the flow pressure of the resin during molding) as + X1 in the X direction and + Y1 in the Y direction.
  • the position shift amount of each chip 52 caused by the flow pressure of the resin at the time of molding can be accurately calculated.
  • the above-described position shift amount calculation processing can be executed a plurality of times. By calculating the average value of the displacement amounts calculated each time, the displacement amount of each chip can be calculated more accurately.
  • the displacement amount of each chip 52 is calculated by measurement, but the present invention is not limited to such a configuration.
  • the amount of displacement of each chip 52 may be calculated by simulation based on the arrangement position of the chip 52, the position where the resin is injected into the mold, the adhesive force of the adhesive tape 66, the flow pressure of the resin, and the like. .
  • the positions after molding are measured for all the chips 52 arranged on the support 62, but the present invention is not limited to such a configuration.
  • the positions after molding may be measured only for some of the selected chips 52 among the plurality of chips 52, and the positions after molding may be predicted for other chips 52 based on the measurement results of the selected ones. For example, if it can be assumed that the displacement amount due to the flow pressure changes linearly, for a plurality of chips 52 arranged on the same line along the flow direction, the positions after molding are determined for only some of the selected chips 52.
  • the position after molding may be calculated by interpolation or extrapolation based on the measurement results of the selected and other chips 52 selected.
  • the package 50 is manufactured by adjusting the arrangement position of the chip 52 based on the positional shift amount of the chip 52 after the molding process calculated by the above-described positional shift amount calculation processing. .
  • the chip 52 is arranged on the support 62 in the chip arrangement section 12 (S32).
  • the chip placement unit 12 places the chip 52 at a position set based on the amount of displacement of the chip 52 calculated in step S20 (hereinafter, this position is also referred to as a “second position”).
  • the second position is set by the position adjustment unit 32.
  • the position adjustment unit 32 sets the second position so that the chip 52 moved by the flow pressure of the resin at the time of molding (step S34 described below) is located at the first position.
  • step S20 the position adjustment unit 32 calculates that the tip 52a has moved by + X1 in the X direction and + Y1 in the Y direction. That is, it can be said that the tip 52a moves by + X1 in the X direction and + Y1 in the Y direction by the flow pressure at the time of molding. Based on this, the position adjustment unit 32 sets the second position of the chip 52a such that the chip 52a is located at the first position A after the molding process. Specifically, as shown in FIG.
  • the position adjusting unit 32 determines the position at the first position A when the chip 52a moves by + X1 in the X direction and + Y1 in the Y direction, that is, the first position A A position C (X-X1, Y-Y1) separated from (X, Y) by -X1 in the X direction and by -Y1 in the Y direction is set as the second position.
  • the position adjustment unit 32 sets the second position for each of the plurality of chips 52 arranged on the support 62 based on the amount of positional deviation calculated in step S20.
  • the position adjustment unit 32 transmits information on the set second position of each chip 52 to the chip placement unit 12.
  • the chip arranging unit 12 arranges each of the chips 52 at the respective second positions according to the received information.
  • each of the plurality of chips 52 is disposed at the second position set in consideration of the amount of displacement during molding.
  • the chip 52a is located at the second position C that is separated from the first position A by -X1 in the X direction and -Y1 in the Y direction in step S32.
  • the chip 52a moves by + X1 in the X direction and + Y1 in the Y direction in the molding process.
  • the chip 52a moves + X1 in the X direction and + Y1 in the Y direction from the arranged second position C, and when the molding process ends, + X1 in the X direction from the second position C and , In the Y direction, that is, at the first position A.
  • each of the plurality of chips 52 is arranged at the second position of each chip 52. Therefore, each of the plurality of chips 52 moves from the second position to the first position in the molding step, similarly to the chip 52a shown in FIG. As described above, by disposing the chip 52 at the second position set based on the displacement amount calculated in step S20, the chip 52 can be positioned at the first position after the molding process.
  • each chip 52 in the molded body 60 after the molding is located at the first position of the chip 52, respectively. Therefore, also in the chip composite, each chip 52 is located at a position corresponding to the first position of the mold body 60.
  • the wiring layer 56 is formed on the surface of the chip composite where the chip 52 is exposed (S38).
  • each chip 52 is located at a position corresponding to the first position of the mold body 60. Therefore, when the wiring layer 56 is formed by the wiring layer forming section 20, the wiring layer 56 can be formed at an accurate position with respect to each chip 52.
  • the structure including the chip 52, the molding material 54, and the wiring layer 56 is divided (individualized) so as to include the individual chips 52 (S40).
  • a plurality of packages 50 can be manufactured collectively.
  • each manufactured package 50 since each chip 52 is arranged at a desired position, each package 50 can be manufactured accurately.
  • the position of the chip 52 to be disposed on the support 62 is set in consideration of the amount of displacement of the chip 52 in which the chip 52 moves due to the flow pressure of the resin during molding.
  • the chip 52 can be located at a desired position (first position) after the molding step. Therefore, the wiring layer 56 can be formed at an accurate position with respect to the chip 52, and the package 50 with a high yield can be manufactured.
  • the process of calculating the amount of displacement of the chip 52 may be further performed not only before the manufacture of the package 50 (the manufacturing process shown in FIG. 6) but also after the manufacture of the package 50. For example, after the step of peeling the support 62 in step S36 shown in FIG. 6, a process of measuring the position of the chip 52 similar to step S18 may be executed. When the position of the chip 52 measured here is shifted from the first position, when the chip 52 is placed on the support 62, the chip 52 is moved to a position where the second position is further adjusted based on the measurement result. 52 may be arranged. Thus, the chip 52 can be arranged at a position closer to the first position after the molding process.
  • the chip 52 when the chip 52 is arranged on the support 62, the chip 52 is arranged such that the surface of the chip 52 on which the electrode pads 53 are formed is in contact with the support 62. It is not limited to such a configuration.
  • the chip 52 may be arranged on the support 62 such that the surface of the chip 52 where the electrode pads 53 are not formed contacts the support 62. That is, in a state where the chip 52 is arranged above the support 62, the chip 52 may be arranged on the support 62 such that the surface of the chip 52 on which the electrode pads 53 are formed is the upper surface.
  • the molding material 54 is ground until the surface of the chip 52 on which the electrode pads 53 are formed is exposed, and then the wiring layer 56 is formed on the surface of the chip 52 where the electrode pads 53 are exposed. I do. Even with such a configuration, by setting the position of the chip 52 disposed on the support 62 in consideration of the amount of displacement of the chip 52 in which the chip 52 moves due to the flow pressure of the resin during molding, After the process, the chip 52 can be located at a desired position (first position).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

モールド体の製造方法は、支持体と、支持体上に予め設定された第１位置に配置されたチップと、チップの周囲を被覆するモールド材と、を備えるモールド体を製造する。モールド体の製造方法は、チップを支持体上に設定された第２位置に配置する配置工程と、配置工程によって支持体に配置されたチップの周囲をモールド材でモールドするモールド工程と、を備えている。モールド工程では、第２位置に配置されたチップがモールド材の流動圧力によって第１位置に移動する。

Description

モールド体及びパッケージの製造方法、並びにモールド体製造装置
　本明細書に開示する技術は、チップを備えるパッケージを製造する技術に関する。詳細には、パッケージ及びその中間製造物であるモールド体を製造する技術に関する。
　チップを備えるパッケージを製造する際には、チップの周囲をモールド材で被覆することによってパッケージ内にチップを封止することがある。例えば、特開平９－１４８４７９号公報には、樹脂封止型のパッケージが開示されている。特開平９－１４８４７９号公報に記載のパッケージでは、パッケージの組立工程において、金型内に樹脂を加圧注入してチップを封止する。また、チップと配線部品とは、加熱と加圧によって接合される。このとき、配線部品のベースである絶縁性基板とチップとの間の熱膨張量の差によって、チップに対する配線部品の位置が所定の位置からずれることがある。特開平９－１４８４７９号公報に記載のパッケージでは、接合時の加熱による熱膨張量を考慮して、予め位置ずれ量分だけ補正した位置に配線部品を配置している。
　製造時にチップが配線部品に対して所定の配置位置からずれると、チップと配線部品とが適切に接続できなくなり、廃棄されるため歩留りが低くなるという問題が生じる。このため、特開平９－１４８４７９号公報のパッケージでは、接合時の熱膨張量を考慮して、予め位置ずれ量分だけ補正した位置に配線部品を配置している。しかしながら、パッケージの製造では、樹脂でチップを封止する際の樹脂からの加圧によって、チップが装着位置からずれてしまうことがある。このように、チップと配線部品との間の位置ずれは、加熱による熱膨張だけでなく、モールド時の加圧によっても生じるという問題があった。本明細書は、パッケージ内に封止されるチップを所定の位置に精度よく配置する技術を開示する。
　本明細書に開示するモールド体の製造方法では、支持体と、支持体上に予め設定された第１位置に配置されたチップと、チップの周囲を被覆するモールド材と、を備えるモールド体を製造する。モールド体の製造方法は、チップを支持体上に設定された第２位置に配置する配置工程と、配置工程によって支持体に配置されたチップの周囲をモールド材でモールドするモールド工程と、を備えている。モールド工程では、第２位置に配置されたチップがモールド材の流動圧力によって第１位置に移動する。
　上記のモールド体の製造方法では、配置工程によって第２位置に配置されたチップが、モールド工程において支持体上に予め設定された第１位置に移動する。すなわち、モールド工程では、モールド材の流動圧力によって、支持体上に配置されたチップが第２位置から第１位置に移動する。配置工程において、モールド工程時の移動量を考慮した第２位置にチップを配置することによって、モールド工程の際にチップが第１位置まで移動する。これによって、モールド工程後にチップを所定の位置（すなわち、第１位置）に配置することができる。このモールド体からパッケージを製造することによって、歩留りの高いパッケージを製造することができる。
　また、本明細書に開示するパッケージの製造方法は、上記のモールド体から支持体を剥離する剥離工程と、剥離工程後にチップと接続する配線層を形成する配線層形成工程と、を備える。
　上記のパッケージの製造方法では、上記の製造方法を用いて製造したモールド体を用いてパッケージを製造する。このため、上記のモールド体の製造方法と同様の作用効果を奏することができる。
　また、本明細書に開示するモールド体製造装置は、支持体と、支持体上に予め設定された第１位置に配置されたチップと、チップの周囲を被覆するモールド材と、を備えるモールド体を製造する。モールド体製造装置は、支持体上にチップを配置するチップ配置部と、支持体上に配置されたチップの周囲をモールド材でモールドするモールド部と、モールド部でモールドされた後のチップの支持体上の位置を測定する位置測定部と、モールド部でモールドされる前のチップの位置とモールド部でモールドされた後のチップの位置との位置ずれ量に基づいて、モールド部でモールドされた後のチップの位置が第１位置となるように、チップ配置部によってチップが配置される配置位置を調整する位置調整部と、を備えている。
　上記のモールド体製造装置では、位置測定部によって、モールドされた後のチップの位置が測定される。これによって、モールドの際にモールド材の流動圧力によるチップの位置ずれ量を算出できる。また、位置調整部によって、算出された位置ずれ量に基づいて、モールド後のチップが第１位置に配置されるように、チップの配置位置を調整できる。このため、チップが第１位置に精度よく配置されたモールド体を製造することができる。このため、上記のモールド体の製造方法と同様の作用効果を奏することができる。
実施例に係るパッケージの構成を模式的に示す断面図。 実施例に係るパッケージの製造工程の概略構成を示す断面図。 パッケージ製造装置の概略構成を示す図。 チップの位置ずれ量を算出する処理の一例を示すフローチャート。 チップが樹脂の流動圧力によって移動することを説明するための図。 パッケージの製造工程の一例を示すフローチャート。 第２位置に配置したチップがモールド工程後に第１位置に位置することを説明するための図。
　以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。
　本明細書に開示するモールド体の製造方法は、配置工程前にチップを支持体上の第１位置に配置するプレ配置工程と、プレ配置工程によって第１位置に配置されたチップの周囲をモールド材でモールドするプレモールド工程と、プレモールド工程後に支持体上のチップの位置を測定する測定工程と、をさらに備えていてもよい。第２位置は、測定工程で測定されたチップの位置と、第１位置との位置ずれ量に基づいて設定されていてもよい。このような構成によると、測定工程において測定されたチップの位置と第１位置との差から、モールド材の流動圧力によるチップの位置ずれ量を精度よく算出できる。このため、算出された位置ずれ量に基づいて第２位置を設定することによって、モールド工程後にチップを第１位置に精度よく配置することができる。
　本明細書に開示するモールド体の製造方法では、モールド体は、支持体と、支持体上に配置された複数のチップと、複数のチップの周囲を被覆するモールド材と、を備えていてもよい。第１位置及び第２位置は、複数のチップのそれぞれに個別に設定されていてもよい。このような構成によると、複数のチップを備えるパッケージにおいて、各チップの配置位置（すなわち、第１位置及び第２位置）がそれぞれ個別に設定される。複数のチップを備えるパッケージでは、支持体上のチップの位置やモールド材を注入する位置等に起因して、各チップにかかるモールド工程時のモールド材の流動圧力は、それぞれ異なる。このため、チップ毎に第１位置及び第２位置を個別に設定することによって、複数のチップのそれぞれを、モールド工程後に第１位置に精度よく配置することができる。これによって、モールド工程後に全てのチップを所定の位置に配置することができ、歩留りの高いパッケージを製造することができる。
　以下、実施例に係るパッケージ５０の製造方法について説明する。まず、本実施例で製造するパッケージ５０と、その中間製造物であるモールド体６０について説明する。
　図１は、パッケージ５０の構成を模式的に示している。図１に示すように、パッケージ５０は、チップ５２と、モールド材５４と、配線層５６を備えている。本実施例では、パッケージ５０は、ファンアウト型のウエハレベルパッケージ（ＦＯＷＬＰ：Ｆａｎ－Ｏｕｔ　Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｐａｃｋａｇｅ）又はファンアウト型のパネルレベルパッケージ（ＦＯＰＬＰ：Ｆａｎ－Ｏｕｔ　Ｐａｎｅｌ　Ｌｅｖｅｌ　Ｐａｃｋａｇｅ）である。
　チップ５２は、平板状であり、一方の面に複数の電極パッド５３を備えている。チップ５２において、電極パッド５３が形成されている面は、配線層５６に当接しており、それ以外の面は、モールド材５４に被覆されている。配線層５６には、各電極パッド５３と電気的に接続するように、図示しない配線やバンプ等（以下、単に「配線」ともいう）が形成されている。パッケージ５０を回路基板等に実装する際には、配線層５６が回路基板等に当接するように配置される。
　次いで、パッケージ５０の中間製造物であるモールド体６０について説明する。ここで、モールド体６０について説明するために、パッケージ５０の製造工程の概略についても併せて説明する。
　図２は、パッケージ５０の製造工程を概略的に示している。図２（ａ）に示すように、まず、支持体６２上に、複数のチップ５２を載置する。支持体６２は、ガラス板６４と、ガラス板６４の表面に貼り付けられる粘着テープ６６で構成されている。粘着テープ６６は、両面に接着剤が塗布されており、一方の面がガラス板６４の表面に貼り付けられると共に、他方の面にチップ５２が貼り付けられる。チップ５２は、支持体６２（すなわち、粘着テープ６６）上に載置されると、粘着テープ６６によって載置された位置で固定される。１つの支持体６２上には、複数のチップ５２がそれぞれ所定の位置に固定される。
　次に、図２（ｂ）に示すように、チップ５２の周囲をモールド材５４で被覆する。本実施例では、この状態、すなわち、複数のチップ５２が支持体６２上に配置され、さらに複数のチップ５２の周囲がモールド材５４によって被覆された状態の中間製造物を「モールド体６０」と称する。換言すると、モールド体６０は、１つの支持体６２と、支持体６２上に当接する複数のチップ５２と、複数のチップ５２をそれぞれ被覆するモールド材５４によって構成される。
　次に、図２（ｃ）に示すように、モールド体６０から支持体６２が剥離される。すると、チップ５２（詳細には、チップ５２の電極パッド５３が形成されている面）が露出した状態となる。次に、図２（ｄ）に示すように、チップ５２が露出している面に配線層５６が形成される。そして、図２（ｅ）に示すように、個々のチップ５２を包含するようにチップ５２、モールド材５４及び配線層５６によって構成される構造体分割（個片化）される。このようにして、複数のパッケージ５０が一括で製造される。
　次に、パッケージ５０を製造するパッケージ製造装置１０について説明する。図３に示すように、パッケージ製造装置１０は、チップ配置部１２と、モールド部１４と、支持体剥離部１６と、位置測定部１８と、配線層形成部２０と、分割部２２と、制御部３０を備えている。なお、各部１２、１４、１６、１８、２０、２２、３０は、個々の独立した装置であってもよいし、１つの装置内に含まれていてもよい。また、各部１２、１４、１６、１８、２０、２２、３０のうちのいくつかのみがまとまった装置として構成されていてもよい。本実施例では、各部１２、１４、１６、１８、２０、２２、３０が複数の装置で構成されるのか１つの装置で構成されるのかに関わらず、これら全てを備える生産設備をまとめて「製造装置」と称する。
　チップ配置部１２は、支持体６２上にチップ５２を配置するように構成されている。詳細には、チップ配置部１２は、支持体６２上の設定された位置に複数のチップ５２をそれぞれ配置する。チップ配置部１２によって配置されるチップ５２の位置は、制御部３０によって制御されている。すなわち、チップ配置部１２は、制御部３０から送信されるチップ５２の配置位置に関する情報に基づいて、支持体６２上にチップ５２を配置する。なお、チップ配置部１２は、公知のパッケージ製造装置に用いられているものを用いることができるため、この構成についての詳細な説明は省略する。上述したように、支持体６２の表面には粘着テープ６６が貼り付けられている。このため、チップ配置部１２によって支持体６２上にチップ５２が配置されると、粘着テープ６６によってチップ５２は支持体６２上に固定される（図２（ａ）参照）。
　モールド部１４は、支持体６２上に配置された複数のチップ５２の周囲をそれぞれモールド材５４で被覆するように構成されている。モールド部１４は、支持体６２の一方の面を覆う金型と、金型内にモールド材５４を注入する注入装置等によって構成することができる。なお、モールド部１４は、公知のパッケージ製造装置に用いられているものを用いることができるため、この構成についての詳細な説明は省略する。支持体６２上に配置された複数のチップ５２の周囲をそれぞれモールド材５４で被覆する具体的な手順について、以下に説明しておく。
　まず、モールド部１４に、チップ配置部１２において支持体６２上にチップ５２が配置された支持体６２が搬入される。次に、モールド部１４は、搬入された支持体６２上にモールド材５４を成形する。モールド材５４に用いられる樹脂としては、例えば、熱可塑性樹脂が用いられるが、樹脂の種類は特に限定されるものではなく、パッケージ５０の種類に応じて適宜選択できる。具体的には、まず、モールド部１４は、支持体６２上に凹部を有する金型を配置する。詳細には、モールド部１４は、凹部によって複数のチップ５２を覆うように、金型を設置する。次に、モールド部１４は、金型内に溶融したモールド材５４を注入することによって複数のチップ５２をモールドする。このとき、支持体６２上に配置されたチップ５２には、金型内に注入された溶融樹脂からの圧力が作用する。上述したように、チップ５２は粘着テープ６６によって支持体６２上に固定されている。しかしながら、金型内に注入された樹脂の流動圧力が粘着テープ６６による接着力より大きいと、チップ５２は、樹脂が金型のキャビティ内に広がる際の流動圧力に伴い、チップ配置部１２で配置された位置から移動する。チップ配置部１２及びモールド部１４によって、支持体６２、チップ５２及びモールド材５４で構成されるモールド体６０が形成される（図２（ｂ）参照）。
　支持体剥離部１６は、モールド体６０から支持体６２を剥離するように構成されている。詳細には、支持体剥離部１６は、チップ５２及びモールド材５４と支持体６２とを接着している粘着テープ６６の接着力を低下させて、モールド体６０から支持体６２を剥離する。なお、支持体剥離部１６は、公知のパッケージ製造装置に用いられているものを用いることができるため、この構成についての詳細な説明は省略する。また、粘着テープ６６の接着力を低下させる方法についても特に限定されない。以下、モールド体６０から支持体６２が剥離された状態である、複数のチップ５２とモールド材５４との複合体を「チップ複合体」と称することがある。チップ複合体は、その一面においてチップ５２（詳細には、チップ５２の電極パッド５３が形成されている面）が露出している（図２（ｃ）参照）。
　位置測定部１８は、チップ複合体におけるチップ５２の位置を測定するように構成されている。具体的には、位置測定部１８はカメラ（図示省略）を備えており、カメラを用いて以下のようにチップ５２の位置を測定する。まず、位置測定部１８は、チップ複合体のチップ５２が露出する面が上方となるように、チップ複合体を上下反転させる。次に、位置測定部１８は、上方から下方に向かって、チップ複合体のチップ５２が露出している面を、カメラを用いて撮影する。なお、カメラを下方から上方に向かって撮影するように設置し、チップ複合体を上下反転させることなく、下方からチップ複合体を撮影してもよい。撮影された画像は制御部３０に送信される。制御部３０は、撮影された画像を解析することで、画像内の各チップ５２の位置を算出する。
　配線層形成部２０は、チップ複合体に配線層５６を形成するように構成されている。具体的には、配線層形成部２０は、チップ複合体のチップ５２が露出している面に配線層５６を形成する（図２（ｄ）参照）。配線層形成部２０は、チップ５２がチップ複合体内の所定の位置に配置されている場合に、チップ５２の各電極パッド５３と電気的に接続されるように配線層５６を形成する。すなわち、配線層形成部２０で形成される配線は、チップ５２がチップ複合体内の所定の位置に配置されていることを前提として設計されている。このため、チップ複合体内のチップ５２の位置がずれている場合には、配線層５６を形成しても、チップ５２と配線層５６が電気的に接続されないことがある。
　分割部２２は、配線層形成部２０でチップ複合体に配線層５６が形成された状態の構造体を個々のパッケージ５０に分割するように構成されている。具体的には、分割部２２は、個々のパッケージ５０に個々のチップ５２が包含されるように分割（個片化）する（図２（ｅ）参照）。なお、配線層形成部２０及び分割部２２は、公知のパッケージ製造装置に用いられているものを用いることができるため、この構成についての詳細な説明は省略する。
　制御部３０は、例えば、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備えたコンピュータによって構成することができる。コンピュータがプログラムを実行することで、制御部３０は、図３に示す位置調整部３２等として機能する。なお、制御部３０で実行される処理については、後に詳述する。また、制御部３０は、チップ配置部１２、モールド部１４、支持体剥離部１６、位置測定部１８、配線層形成部２０及び分割部２２と接続しており、各部１２、１４、１６、１８、２０、２２を制御している。
　次に、パッケージ５０の製造方法について詳細に説明する。上述したように、パッケージ５０を製造する過程において、中間製造物であるモールド体６０が製造される。モールド体６０は、支持体６２上にチップ５２を配置し、その後チップ５２の周囲をモールド材５４で被覆するようにモールドすることによって製造される。しかしながら、モールド時のモールド材５４の流動圧力によってモールド体６０内のチップ５２の位置がずれることがある。モールド体６０内のチップ５２の位置がずれていると、その後の製造工程において配線層５６を形成したときに、配線層５６内の配線の位置がチップ５２に対してずれてしまい、チップ５２と配線とが電気的に接続されなくなる。本実施例では、モールド工程後にチップ５２が所望の位置（以下、この位置を「第１位置」ともいう）に位置するように、支持体６２上にチップ５２を配置する際のチップ５２の位置を調整する。
　パッケージ５０を製造する前に、モールド工程によるチップ５２の位置ずれ量を算出するために、位置ずれ量算出処理を実行する。以下、位置ずれ量算出処理の詳細について説明する。
　図４に示すように、まず、チップ配置部１２において、支持体６２上の第１位置（設計上の位置）にチップ５２を配置する（Ｓ１２）。支持体６２上には複数のチップ５２が配置される。したがって、チップ配置部１２は、支持体６２上に複数のチップ５２をそれぞれの第１位置に配置する。
　次に、モールド部１４においてモールドする（Ｓ１４）。すなわち、支持体６２、チップ５２及びモールド材５４によって構成されるモールド体６０が形成される。具体的には、支持体６２（詳細には、複数のチップ５２が載置された支持体６２）がチップ配置部１２からモールド部１４に運ばれる。モールド部１４は、複数のチップ５２を覆うように、支持体６２上に金型を配置する。そして、モールド部１４は、金型内に溶融したモールド材５４を注入することで、支持体６２上に配置された複数のチップ５２の周囲をモールド材５４で被覆する。このとき、支持体６２上では、溶融したモールド樹脂からの流動圧力によって、チップ５２には外力が作用する。モールド樹脂による流動圧力が粘着テープ６６による接着力より大きいと、チップ５２は、チップ配置部１２で配置された位置から移動する。複数のチップ５２のうちどのチップ５２が移動するのか、及び、移動する場合のチップ５２の移動量については、各チップ５２の配置位置及び金型内に溶融樹脂を注入する位置等に起因する。
　例えば、図５を参照して、支持体６２上に配置される複数のチップ５２のうちの１つであるチップ５２ａが移動する例について説明する。図５に示すように、チップ５２ａには、モールド時に＋Ｘ方向かつ＋Ｙ方向（図５の右上）に向かって樹脂の流動圧力が作用するとする。このような場合とは、例えば、支持体６２上のチップ５２ａに対して－Ｘ方向かつ－Ｙ方向（図５の左下）の位置から溶融樹脂が注入され、その溶融樹脂が＋Ｘ方向かつ＋Ｙ方向（図５の右上）に向かって広がる場合である。この場合、チップ５２ａの第１位置Ａに配置されたチップ５２ａは、モールド工程において、第１位置Ａから＋Ｘ方向かつ＋Ｙ方向の位置Ｂに移動する。例えば、チップ５２ａは、モールド工程後には、第１位置Ａ（Ｘ，Ｙ）からＸ方向にＸ１、かつ、Ｙ方向に＋Ｙ１移動した位置Ｂ（Ｘ＋Ｘ１，Ｙ＋Ｙ１）に位置する。このときのチップ５２の移動量は、各チップ５２の支持体６２上の配置位置や、支持体６２上に注入される樹脂の注入位置等によってそれぞれ異なる。すなわち、支持体６２上に配置される複数のチップ５２毎に移動量は異なる。
　次に、支持体剥離部１６において、モールド体６０から支持体６２を剥離する（Ｓ１６）。これによって、チップ５２及びモールド材５４によって構成されるチップ複合体が形成される。モールド体６０から支持体６２を剥離することによって、モールド体６０において支持体６２と当接していた面が露出する。すなわち、チップ複合体では、チップ５２の電極パッド５３が形成されている面が露出する。
　次に、位置測定部１８において、チップ複合体におけるチップ５２の位置を測定する（Ｓ１８）。ステップＳ１６において支持体６２を剥離したことによって、チップ複合体ではチップ５２が露出した状態となる。位置測定部１８は、チップ５２が露出した面をカメラで撮影することによって、チップ５２の位置を測定する。位置測定部１８は、撮影した画像を制御部３０に送信する。
　最後に、制御部３０の位置調整部３２は、位置測定部１８で撮影された画像に基づいて、チップ５２の位置ずれ量を算出する（Ｓ２０）。位置調整部３２は、各チップ５２の第１位置と、ステップＳ１８で測定（撮影）されたそのチップ５２の位置とに基づいて、そのチップ５２の位置ずれ量を算出する。例えば、図５に示す例では、チップ５２ａは、第１位置Ａ（Ｘ，Ｙ）から移動した位置Ｂ（Ｘ＋Ｘ１，Ｙ＋Ｙ１）に位置している。位置調整部３２は、この２つの位置Ａ、Ｂから、モールド工程における（すなわち、モールド時の樹脂の流動圧力による）チップ５２ａの位置ずれ量を、Ｘ方向に＋Ｘ１、かつ、Ｙ方向に＋Ｙ１と算出する。同様にして、複数のチップ５２のそれぞれについて、ステップＳ１８で測定（撮影）した各チップ５２の位置とそのチップ５２の第１位置とに基づいて、各チップ５２の第１位置からの位置ずれ量を算出する。このように、図４に示す位置ずれ量算出処理を実行することによって、各チップ５２についてモールド時の樹脂の流動圧力によって生じる位置ずれ量を精度よく算出することができる。
　上述の位置ずれ量算出処理は、複数回に亘って実行することができる。各回において算出された位置ずれ量の平均値を算出することによって、各チップの位置ずれ量をより精度よく算出することができる。
　なお、本実施例では、各チップ５２の位置ずれ量を測定によって算出しているが、このような構成に限定されない。例えば、各チップ５２の位置ずれ量は、チップ５２の配置位置、樹脂を金型内に注入する位置、粘着テープ６６の接着力、樹脂の流動圧力等に基づいて、シミュレーションによって算出してもよい。
　また、本実施例では、支持体６２上に配置される全てのチップ５２について、それぞれモールド後の位置を測定していたが、このような構成に限定されない。複数のチップ５２のうち選択したいくつかのチップ５２についてのみモールド後の位置を測定し、その他のチップ５２については選択されたものの測定結果に基づいてモールド後の位置を予測してもよい。例えば、流動圧力による位置ずれ量が線形的に変化すると仮定できる場合、流動方向に沿って同一線上に配置される複数のチップ５２については、選択したいくつかのチップ５２についてのみモールド後の位置を測定し、その他のチップ５２については選択されたものの測定結果に基づいて、内挿又は外挿によってモールド後の位置を算出してもよい。
　次に、パッケージ５０を製造する工程について説明する。以下で説明するパッケージ５０の製造工程では、上述の位置ずれ量算出処理によって算出されたモールド工程後のチップ５２の位置ずれ量に基づいてチップ５２の配置位置を調整して、パッケージ５０を製造する。
　図６に示すように、まず、チップ配置部１２において、支持体６２上にチップ５２を配置する（Ｓ３２）。このとき、チップ配置部１２は、上述のステップＳ２０で算出されたチップ５２の位置ずれ量に基づいて設定された位置（以下、この位置を「第２位置」ともいう）に配置する。第２位置は、位置調整部３２において設定される。位置調整部３２は、モールド時（次に示すステップＳ３４）における樹脂の流動圧力によって移動した後のチップ５２が第１位置に位置するように、第２位置を設定する。
　例えば、図５に示す例では、位置調整部３２は、ステップＳ２０において、チップ５２ａがＸ方向に＋Ｘ１、かつ、Ｙ方向に＋Ｙ１だけ移動したと算出している。すなわち、チップ５２ａは、モールド時の流動圧力によってＸ方向に＋Ｘ１、かつ、Ｙ方向に＋Ｙ１だけ移動すると言える。これに基づき、位置調整部３２は、チップ５２ａがモールド工程後に第１位置Ａに位置するように、チップ５２ａの第２位置を設定する。具体的には、図７に示すように、位置調整部３２は、チップ５２ａがＸ方向に＋Ｘ１、かつ、Ｙ方向に＋Ｙ１だけ移動すると第１位置Ａに位置する位置、すなわち、第１位置Ａ（Ｘ，Ｙ）からＸ方向に－Ｘ１、かつ、Ｙ方向に－Ｙ１だけ離れた位置Ｃ（Ｘ－Ｘ１，Ｙ－Ｙ１）を第２位置として設定する。同様にして、位置調整部３２は、支持体６２上に配置する複数のチップ５２のそれぞれについて、ステップＳ２０で算出した位置ずれ量に基づいて第２位置を設定する。位置調整部３２は、設定した各チップ５２の第２位置に関する情報を、チップ配置部１２に送信する。チップ配置部１２は、受信した情報に従い、各チップ５２をそれぞれの第２位置に配置する。
　次に、モールド部１４においてモールドする（Ｓ３４）。モールド時には、樹脂の流動圧力によってチップ５２が移動する。ステップＳ３２において、複数のチップ５２はそれぞれ、モールド時の位置ずれ量を考慮して設定した第２位置に配置されている。例えば、図７に示す例では、チップ５２ａは、ステップＳ３２において、第１位置ＡからＸ方向に－Ｘ１、かつ、Ｙ方向に－Ｙ１だけ離れた第２位置Ｃに配置されている。上述したように、チップ５２ａは、モールド工程においてＸ方向に＋Ｘ１、かつ、Ｙ方向に＋Ｙ１だけ移動する。したがって、チップ５２ａは、モールド工程において、配置された第２位置ＣからＸ方向に＋Ｘ１、かつ、Ｙ方向に＋Ｙ１だけ移動し、モールド工程が終了すると、第２位置ＣからＸ方向に＋Ｘ１、かつ、Ｙ方向に＋Ｙ１だけ移動した位置、すなわち、第１位置Ａに位置する。ステップＳ３２において、複数のチップ５２はそれぞれ、各チップ５２の第２位置に配置されている。したがって、複数のチップ５２はそれぞれ、モールド工程において、図７に示すチップ５２ａと同様に、第２位置から第１位置に移動する。このように、ステップＳ２０で算出した位置ずれ量に基づいて設定した第２位置にチップ５２を配置することによって、モールド工程後にチップ５２を第１位置に位置させることができる。
　次に、支持体剥離部１６においてモールド体６０から支持体６２を剥離する（Ｓ３６）。これによって、チップ複合体が形成される。ステップＳ３４において、モールド後のモールド体６０内の各チップ５２は、それぞれそのチップ５２の第１位置に位置している。したがって、チップ複合体においても、各チップ５２は、モールド体６０の第１位置に対応する位置に位置している。
　次に、配線層形成部２０において、チップ複合体のチップ５２が露出した面に配線層５６を形成する（Ｓ３８）。チップ複合体において、各チップ５２はモールド体６０の第１位置に対応する位置に位置している。したがって、配線層形成部２０によって配線層５６を形成する際に、各チップ５２に対して配線層５６を正確な位置に形成できる。
　最後に、分割部２２において、チップ５２、モールド材５４及び配線層５６による構造体を個々のチップ５２を包含するように分割（個片化）する（Ｓ４０）。これによって、複数のパッケージ５０を一括して製造することができる。製造された各パッケージ５０では、各チップ５２が所望の位置に配置されているため、個々のパッケージ５０を精度よく製造できる。
　本実施例では、モールド時の樹脂の流動圧力によってチップ５２が移動するチップ５２の位置ずれ量を考慮して、支持体６２上に配置するチップ５２の位置を設定している。これによって、モールド工程後にチップ５２を所望の位置（第１位置）に位置させることができる。このため、チップ５２に対して配線層５６を正確な位置に形成することができ、歩留りの高いパッケージ５０を製造することができる。
　なお、チップ５２の位置ずれ量を算出する処理は、パッケージ５０の製造（図６に示す製造工程）の前だけでなく、パッケージ５０の製造の後にさらに実行してもよい。例えば、図６に示すステップＳ３６の支持体６２の剥離工程の後、ステップＳ１８と同様のチップ５２の位置を測定する処理を実行してもよい。ここで測定されたチップ５２の位置が第１位置からずれている場合には、支持体６２上にチップ５２を配置する際に、この測定結果に基づいて第２位置をさらに調整した位置にチップ５２を配置してもよい。これによって、モールド工程後にチップ５２を第１位置により近い位置に配置させることができる。
　また、本実施例では、チップ５２を支持体６２上に配置する際に、チップ５２の電極パッド５３が形成されている面が支持体６２に当接するようにチップ５２を配置しているが、このような構成に限定されない。例えば、チップ５２の電極パッド５３が形成されていない面が支持体６２に当接するように、チップ５２を支持体６２上に配置してもよい。すなわち、支持体６２の上方にチップ５２を配置した状態において、チップ５２の電極パッド５３が形成されている面が上面となるように、チップ５２を支持体６２上に配置してもよい。この場合には、モールド工程後に、チップ５２の電極パッド５３が形成されている面が露出するまでモールド材５４を研削し、その後、チップ５２の電極パッド５３が露出した面に配線層５６を形成する。このような構成であっても、モールド時の樹脂の流動圧力によってチップ５２が移動するチップ５２の位置ずれ量を考慮して支持体６２上に配置するチップ５２の位置を設定することによって、モールド工程後にチップ５２を所望の位置（第１位置）に位置させることができる。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (5)

  1. 　支持体と、前記支持体上に予め設定された第１位置に配置されたチップと、前記チップの周囲を被覆するモールド材と、を備えるモールド体を製造する方法であって、
    　前記チップを前記支持体上に設定された第２位置に配置する配置工程と、
    　前記配置工程によって前記支持体に配置された前記チップの周囲を前記モールド材でモールドするモールド工程と、を備えており、
    　前記モールド工程では、前記第２位置に配置された前記チップが前記モールド材の流動圧力によって前記第１位置に移動する、モールド体の製造方法。
  2. 　前記配置工程前に、前記チップを前記支持体上の前記第１位置に配置するプレ配置工程と、
    　前記プレ配置工程によって前記第１位置に配置された前記チップの周囲を前記モールド材でモールドするプレモールド工程と、
    　前記プレモールド工程後に前記支持体上の前記チップの位置を測定する測定工程と、をさらに備えており、
    　前記第２位置は、前記測定工程で測定された前記チップの位置と、前記第１位置との位置ずれ量に基づいて設定されている、請求項１に記載のモールド体の製造方法。
  3. 　前記モールド体は、前記支持体と、前記支持体上に配置された複数の前記チップと、前記複数のチップの周囲を被覆する前記モールド材と、を備えており、
    　前記第１位置及び前記第２位置は、前記複数のチップのそれぞれに個別に設定されている、請求項１又は２に記載のモールド体の製造方法。
  4. 　請求項１～３のいずれか一項に記載のモールド体から前記支持体を剥離する剥離工程と、
    　前記剥離工程後に、前記チップと接続する配線層を形成する配線層形成工程と、
    を備える、パッケージの製造方法。
  5. 　支持体と、前記支持体上に予め設定された第１位置に配置されたチップと、前記チップの周囲を被覆するモールド材と、を備えるモールド体を製造する装置であって、
    　前記支持体上に前記チップを配置するチップ配置部と、
    　前記支持体上に配置された前記チップの周囲を前記モールド材でモールドするモールド部と、
    　前記モールド部でモールドされた後の前記チップの前記支持体上の位置を測定する位置測定部と、
    　前記モールド部でモールドされる前の前記チップの位置と、前記モールド部でモールドされた後の前記チップの位置との位置ずれ量に基づいて、前記モールド部でモールドされた後の前記チップの位置が前記第１位置となるように、前記チップ配置部によって前記チップが配置される配置位置を調整する位置調整部と、を備えている、モールド体製造装置。
PCT/JP2018/026082 2018-07-10 2018-07-10 モールド体及びパッケージの製造方法、並びにモールド体製造装置 WO2020012567A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020207025310A KR102454729B1 (ko) 2018-07-10 2018-07-10 몰드체 및 패키지의 제조 방법, 및 몰드체 제조 장치
EP18926337.9A EP3823009A4 (en) 2018-07-10 2018-07-10 MOLD BODY MANUFACTURING PROCESS AS WELL AS CASE AND MOLD BODY MANUFACTURING DEVICE
JP2020529887A JP7015390B2 (ja) 2018-07-10 2018-07-10 モールド体及びパッケージの製造方法、並びにモールド体製造装置
PCT/JP2018/026082 WO2020012567A1 (ja) 2018-07-10 2018-07-10 モールド体及びパッケージの製造方法、並びにモールド体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/026082 WO2020012567A1 (ja) 2018-07-10 2018-07-10 モールド体及びパッケージの製造方法、並びにモールド体製造装置

Publications (1)

Publication Number Publication Date
WO2020012567A1 true WO2020012567A1 (ja) 2020-01-16

Family

ID=69141544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/026082 WO2020012567A1 (ja) 2018-07-10 2018-07-10 モールド体及びパッケージの製造方法、並びにモールド体製造装置

Country Status (4)

Country Link
EP (1) EP3823009A4 (ja)
JP (1) JP7015390B2 (ja)
KR (1) KR102454729B1 (ja)
WO (1) WO2020012567A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241042A (ja) * 1989-03-15 1990-09-25 Seiko Epson Corp Ｉｃ封止方法
JPH09148479A (ja) 1995-11-21 1997-06-06 Sharp Corp 樹脂封止型半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674656B2 (en) * 2006-12-06 2010-03-09 Freescale Semiconductor, Inc. Die positioning for packaged integrated circuits
JP5144634B2 (ja) 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP5584011B2 (ja) 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
JP5734624B2 (ja) * 2010-11-12 2015-06-17 新光電気工業株式会社 半導体パッケージの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241042A (ja) * 1989-03-15 1990-09-25 Seiko Epson Corp Ｉｃ封止方法
JPH09148479A (ja) 1995-11-21 1997-06-06 Sharp Corp 樹脂封止型半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3823009A4

Also Published As

Publication number Publication date
EP3823009A4 (en) 2021-07-14
EP3823009A1 (en) 2021-05-19
KR102454729B1 (ko) 2022-10-13
JPWO2020012567A1 (ja) 2021-02-15
JP7015390B2 (ja) 2022-02-02
KR20200116490A (ko) 2020-10-12

Similar Documents

Publication Publication Date Title
US6048483A (en) Resin sealing method for chip-size packages
JP5695294B2 (ja) コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法
KR101847691B1 (ko) 전자 부품의 제조 방법 및 제조 장치
US20020094605A1 (en) Method for fabricating a stacked chip package
US20060105504A1 (en) Fabrication method of semiconductor integrated circuit device
JP7189990B2 (ja) 撮像モジュールのモールド回路基板の製造装置およびその製造方法
JP6541746B2 (ja) 樹脂成形装置及び樹脂成形品の製造方法
CN101901770B (zh) 集成电路封装结构的制造方法
EP0898305A2 (en) Structure and method for packaging semiconductor chip
WO2020012567A1 (ja) モールド体及びパッケージの製造方法、並びにモールド体製造装置
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
US20050106786A1 (en) Method of manufacturing a semiconductor device
TW201842597A (zh) 基於模製技術的半導體封裝方法和半導體裝置、影像處理元件、攝像裝置及電子設備
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP6488938B2 (ja) 電子装置の製造方法
JP2003158143A (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
TWI784558B (zh) 用以封裝設置於載體上之電子組件之方法及模具
JP6093834B2 (ja) ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法
JP2012114305A (ja) ダミーフレーム及び樹脂モールド方法
CA1213678A (en) Lead frame for plastic encapsulated semiconductor device
CN116978795A (zh) 扇出型封装体的制备方法
CN104810297A (zh) 用于制造倒装芯片电路装置的方法和倒装芯片电路装置
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
JP2001144124A (ja) 半導体装置の樹脂封止方法及び樹脂封止装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18926337

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020529887

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20207025310

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE