KR102447733B1 - 반도체 메모리를 위한 감지 라인 아키텍처들에 대한 장치 및 방법 - Google Patents

반도체 메모리를 위한 감지 라인 아키텍처들에 대한 장치 및 방법 Download PDF

Info

Publication number
KR102447733B1
KR102447733B1 KR1020207020688A KR20207020688A KR102447733B1 KR 102447733 B1 KR102447733 B1 KR 102447733B1 KR 1020207020688 A KR1020207020688 A KR 1020207020688A KR 20207020688 A KR20207020688 A KR 20207020688A KR 102447733 B1 KR102447733 B1 KR 102447733B1
Authority
KR
South Korea
Prior art keywords
sense
sense line
portions
lines
array
Prior art date
Application number
KR1020207020688A
Other languages
English (en)
Other versions
KR20200089766A (ko
Inventor
토비 디. 롭스
찰스 엘. 인갈스
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20200089766A publication Critical patent/KR20200089766A/ko
Application granted granted Critical
Publication of KR102447733B1 publication Critical patent/KR102447733B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

반도체 메모리들을 위한 감지 라인 아키텍처들에 대한 장치들 및 방법들이 개시된다. 예시적인 장치는 복수의 감지 라인의 제1 부분들 및 상기 복수의 감지 라인의 상기 제1 부분들에 결합된 메모리 셀들을 포함하는 제1 어레이 영역을 포함하고 상기 복수의 감지 라인의 제2 부분들 및 상기 복수의 감지 라인의 상기 제2 부분들에 결합된 메모리 셀들을 포함하는 제2 어레이 영역을 더 포함한다. 상기 제1 및 제2 어레이 영역들 사이에 어레이 갭이 배치되고 이는 상기 복수의 감지 라인의 제3 부분들을 포함하고 임의의 메모리 셀들은 포함하지 않는다. 상기 복수의 감지 라인의 각 제3 부분은 상기 제1 및 제2 어레이 영역들 및 상기 어레이 갭을 통해 전기적으로 연속적인 감지 라인들을 제공하기 위해 상기 복수의 감지 라인의 상기 제1 부분들 및 제2 부분들을 결합하도록 구성된 수직 구성요소들을 갖는 도전성 구조들을 포함한다.

Description

반도체 메모리를 위한 감지 라인 아키텍처들에 대한 장치 및 방법
랜덤 액세스 메모리들(RAM들)과 같은 메모리 IC들에서, 메모리 어레이에서의 데이터는 다수의 전기 도전선들을 써서 외부 데이터 경로에 의해 액세스된다. 어레이에서의 전기 도전선들은 통상적으로 병렬 금속 스트립들의 어레이 형태로 배열된다. 예를 들어, 동적 RAM(DRAM, dynamic RAM)은 수백 개의 병렬 감지 라인(예를 들어, 디지트 라인)의 어레이를 포함한다. DRAM은 또한 병렬 액세스 라인들(예를 들어, 워드 라인들)의 어레이를 포함한다. 액세스 라인들은 통상적으로 감지 라인들과 상이한 평면 레벨에 놓인다. 감지 라인들의 어레이 및 액세스 라인들의 어레이는 서로 수직으로 놓여, 그리드를 형성한다. DRAM에서의 메모리 셀들은 액세스 라인 및 감지 라인의 교차점에 놓인다.
DRAM에서의 감지 라인들은 전기적 교차-결합 또는 "누화(cross-talk)"를 일으킬 수 있다. 예를 들어, 임의의 주어진 감지 라인에 대한 액세스는 인접한 감지 라인들에 연결된 메모리 셀에 가짜 영향을 미칠 수 있다. "패턴 감도(pattern sensitivity)"라는 용어는 이러한 바람직하지 않은 현상에 적용된다. 누화 및 패턴 감도의 문제들은 유사하게 쌍을 이루어 병렬 배치되는 라인 도체들이 채용되는 어드레스 버스들 및 데이터 버스들과 같은 다른 상호 연결 어레이들에서 발생할 수 있다. 이러한 환경들에서, 누화 및 패턴 감도로 인해 바람직하지 않은 에러가 야기될 수 있다.
일부 메모리는 전기적 누화 및 패턴 감도의 부정적인 영향을 줄이기 위해 "꼬인(twisted)" 감지 라인들을 갖는 꼬인 감지 라인 아키텍처를 포함한다. 종래의 꼬인 감지 라인 아키텍처들은 많은 단점을 갖는다. 하나의 단점은 감지 라인들이 꼬이는 꼬임 접합에 의해 통상적으로 사용되는 상대적으로 많은 양의 칩 "리얼 에스테이트(real estate)"이다. 또 다른 단점은 종래의 꼬인 감지 라인 아키텍처를 사용하면 메모리 셀 어레이 공간을 비효율적으로 사용하게 될 수 있다는 점이다. 종래의 꼬인 감지 라인 아키텍처는 다른 감지 라인 아키텍처보다 메모리 셀들의 낮은 패킹 밀도를 제공할 수 있기 때문에 공간을 효율적으로 사용하지 않는다.
종래의 꼬인 감지 라인 아키텍처들의 부정적인 영향을 회피할 수 있는 꼬인 감지 라인들을 포함하는 새로운 어레이 아키텍처가 필요하다.
반도체 메모리들을 위한 감지 라인 아키텍처들에 대한 장치들 및 방법들이 개시된다. 본 개시의 일 양태에서, 장치는 제1 감지 라인 및 제2 감지 라인을 포함한다. 제1 감지 라인은 제1, 제2 및 제3 감지 라인 부분들을 포함하고 상기 제1, 제2 및 제3 감지 라인 부분들을 통해 전기적으로 연속적이다. 제2 감지 라인은 제4, 제5 및 제6 감지 라인 부분들을 포함하고 상기 제4, 제5 및 제6 감지 라인 부분들을 통해 전기적으로 연속적이다. 상기 제1 감지 라인 부분은 상기 제4 감지 라인 부분위에 있고 상기 제6 감지 라인 부분은 상기 제3 감지 라인 부분 위에 있다. 상기 장치는 상기 제1 감지 라인 부분 및 상기 제4 감지 라인 부분에 결합된 메모리 셀들을 포함하는 제1 어레이 영역을 더 포함하고, 상기 제1 어레이 영역으로부터 측방향으로 배치되고 상기 제3 감지 라인 부분 및 상기 제6 감지 라인 부분에 결합된 메모리 셀들을 포함하는 제2 어레이 영역을 포함한다. 상기 제1 및 제2 어레이 영역들 사이에 어레이 갭이 배치된다. 상기 제1 및 제4 감지 라인 부분들은 상기 제1 어레이 영역으로부터 상기 어레이 갭으로 연장되고 상기 제3 및 제6 감지 라인 부분들은 상기 제2 어레이 영역으로부터 상기 어레이 갭으로 연장된다. 상기 제2 감지 라인 부분은 수직 구성요소를 포함하고 상기 어레이 갭에서 상기 제1 감지 라인 부분을 상기 제3 감지 라인 부분에 결합하고 상기 제5 감지 라인 부분은 수직 구성요소를 포함하고 상기 제4 감지 라인 부분을 상기 제6 감지 라인 부분에 결합한다.
본 개시의 다른 양태에서, 장치는 제1 및 제2 어레이 영역들을 통해 그리고 상기 제1 및 제2 어레이 영역들 사이에 배치되는 어레이 갭을 통해 전기적으로 연속적인 복수의 감지 라인들의 쌍을 포함하고, 상기 복수의 감지 라인들의 쌍에 결합되고 상기 제1 및 제2 어레이 영역들에 포함되는 복수의 메모리 셀을 포함한다. 상기 복수의 감지 라인들의 쌍 중 적어도 하나의 감지 라인들의 쌍은 상기 감지 라인들의 쌍의 상기 감지 라인들을 꼬이게 하도록 상기 어레이 갭에 감지 라인 부분들을 포함하며, 상기 어레이 갭에서의 상기 감지 라인 부분들은 제1 도전성 레이어를 상기 제1 도전성 레이어 아래에 있는 제2 도전성 레이어에 결합하기 위해 수직 구성요소들을 갖는다.
본 개시의 다른 양태에서, 장치는 복수의 감지 라인의 제1 부분들을 포함하고 상기 복수의 감지 라인의 상기 제1 부분들에 결합된 메모리 셀들을 더 포함하는 제1 어레이 영역 및 상기 복수의 감지 라인의 제2 부분들을 포함하고 상기 복수의 감지 라인의 상기 제2 부분들에 결합된 메모리 셀들을 더 포함하는 제2 어레이 영역을 포함한다. 상기 장치는 상기 제1 및 제2 어레이 영역들 사이에 배치되고 상기 복수의 감지 라인의 제3 부분들을 포함하고 임의의 메모리 셀들은 포함하지 않는 어레이 갭을 더 포함한다. 상기 복수의 감지 라인의 각 제3 부분은 상기 제1 및 제2 어레이 영역들 및 상기 어레이 갭을 통해 전기적으로 연속적인 감지 라인들을 제공하기 위해 상기 복수의 감지 라인의 상기 제1 부분들 및 제2 부분들을 결합하도록 구성된 수직 구성요소들을 갖는 도전성 구조들을 포함한다.
도 1은 본 개시의 일 실시예에 따른 메모리 어레이의 일 부분의 블록도이다.
도 2는 메모리 어레이의 일 부분의 도해이다.
도 3은 본 개시의 일 실시예에 따른 메모리 어레이의 일 부분의 블록도이다.
도 4는 본 개시의 일 실시예에 따른 인접한 감지 라인들에 대한 배열에 대한 표상의 도해이다.
도 5는 본 개시의 일 실시예에 따른 감지 라인들의 배열을 도시한 단면도이다.
도 6은 본 개시의 일 실시예에 따른 감지 라인들에 대한 다양한 레이어 및 비아의 레이아웃을 도시한 도해이다.
특정 세부 사항들이 본 개시의 예들에 대한 충분한 이해를 제공하기 위해 아래에 제시된다. 그러나, 본 개시의 예들이 이러한 세부 사항들 없이도 실시될 수 있다는 것이 해당 기술분야의 통상의 기술자에게 명백할 것이다. 또한, 여기에 설명된 본 개시의 특정 예들은 본 개시의 범위를 이러한 특정 예들로 제한하는 것으로 간주되지 않아야 한다. 다른 경우들에서, 주지된 회로들, 제어 신호들, 타이밍 프로토콜들 및 소프트웨어 동작들은 본 개시의 실시 예들을 불필요하게 모호하게 하는 것을 회피하기 위해 상세하게 제시되지 않았다. 또한, "결합한(couples)" 및 "결합된(coupled)"과 같은 용어들은 두 개의 구성요소가 직접 또는 간접적으로 전기적으로 그리고/또는 물리적으로 결합될 수 있음을 의미한다. 간접적으로 결합된 것은 두 개의 구성요소가 하나 이상의 중간 구성요소를 통해 결합됨을 의미할 수 있다.
도 1은 본 개시의 일 실시예에 따른 메모리 어레이(100)의 일 부분의 블록도이다. 메모리 어레이(100)는 어레이 영역들(110)에 메모리 셀들(MC)을 포함하고 어레이 영역들 사이에 배치되는 어레이 갭들(120)을 더 포함한다. 어레이 영역들(110)에서의 메모리 셀들은 액세스 라인들(112) 및 감지 라인들(114)을 따라 편성되며, 메모리 셀은 액세스 라인들(112)과 감지 라인들(114)의 교차점들에 위치된다. 메모리 어레이의 메모리 셀들은 다양한 유형의 메모리 셀들일 수 있다. 예를 들어, 메모리 셀들은 휘발성 메모리 셀들, 비휘발성 메모리 셀들일 수 있고, 상이한 메모리 셀 구조들을 갖고 그 구조들을 위해 다양한 유형의 재료들을 사용할 수 있다. 본 개시의 범위는 임의의 특정 유형의 메모리 셀들로 제한되도록 의도되지 않는다.
액세스 라인들(112)은 어레이 영역들(110)의 감지 라인들(114)에 대해 방향이 대체로 수직이다. 감지 라인들(114)은 각각의 어레이 영역들(110)을 통한 방향을 따라 연장된다. 메모리 셀들은 어레이 갭들(120)에 위치되지 않지만, 감지 라인들(114)은 하나의 어레이 영역(110)으로부터 인접한 어레이 영역(110)으로 어레이 갭(120)을 통해 전기적으로 연속적일 수 있다. 아래에서 보다 상세히 설명될 바와 같이, 감지 라인들(114) 중 적어도 일부는 어레이 갭(120)에서 하나의 어레이 영역(110)으로부터 인접한 어레이 영역(110)으로 꼬이도록 어레이 갭(120)을 통해 연장된다. 전술한 바와 같이, 감지 라인들을 꼬는 것은 감지 라인들의 전기적 누화 및 패턴 감도의 부정적인 영향들을 감소시킬 수 있다.
도 2는 메모리 어레이의 일 부분의 도해이다. 도 2에 도시된 부분은 감지 라인들(210("A"로도 식별됨) 및 212("a"로도 식별됨)) 및 감지 라인들(210 및 212)에 결합된 메모리 셀들(MC)을 포함한다. 메모리 셀들(MC)은 어레이 영역(222) 및 어레이 영역(224)에 포함된다. 어레이 영역들(222 및 224)은 그것들 사이에 배치되는 어레이 갭(220)에 의해 분리된다. 감지 증폭기(230)는 각각 인터커넥트들(240 및 242)에 의해 감지 라인들(210 및 212)에 결합된다. 감지 라인들(210 및 212)은 도전체들의 레이어들뿐만 아니라 도전체들의 레이어들 사이의 도전성 비아들을 포함하여, 다양한 도전체로 형성될 수 있다. 유사하게, 감지 증폭기(230)를 감지 라인들(210 및 212)에 결합하는 인터커넥트들(240 및 242)도 도전체들의 레이어들뿐만 아니라 도전체들의 레이어들 사이의 도전성 비아들을 포함하여, 다양한 도전체로 형성될 수 있다.
도 2에 도시된 도 2의 메모리의 부분은 수직 및 수평 치수들을 따라 배열되며, z-축은 수직 치수를 나타내고 x-축은 수평 치수를 나타낸다. 예를 들어, 감지 라인(212)은 감지 라인(210) 아래에 위치된다. 어레이 영역들(222 및 224)은 어레이 갭(220)에 의해 측방향으로 분리된다. 메모리 셀들(MC)은 어레이 갭(220)에 위치되지 않는다.
도 2에 도시된 메모리 어레이의 부분의 배열은 감지 라인들(210 및 212)이 인접한 감지 라인들(도 2에는 도시되지 않음) 뿐만 아니라 서로 교차 결합하는 것과 관련된 문제들에 취약하다. 전술한 바와 같이, 감지 라인들의 결합은 데이터를 판독할 때 에러를 야기할 수 있다.
도 3은 본 개시의 일 실시예에 따른 메모리 어레이의 일 부분의 블록도이다. 도 3의 메모리 어레이의 부분은 본 개시의 일부 실시 예에서 도 1의 메모리 어레이(100)의 부분에 포함될 수 있다.
도 3에 도시된 메모리 어레이의 부분은 감지 라인들(310("A"로도 식별됨) 및 312("a"로도 식별됨))을 ?l마하고, 감지 라인들(310 및 312)에 결합된 메모리 셀들(MC)을 더 포함한다. 메모리 셀들(MC)은 어레이 영역(322) 및 어레이 영역(324)에 포함된다. 어레이 영역들(322 및 324)은 그것들 사이에 배치되는 어레이 갭(320)에 의해 분리된다. 감지 증폭기(330)는 각각 인터커넥트들(340 및 342)에 의해 감지 라인들(310 및 312)에 결합된다. 감지 라인(310)은 감지 증폭기의 제1 노드(노드 A)에 결합되고 감지 라인(312)은 감지 증폭기의 제2 노드(노드 a)에 결합된다.
메모리 셀들(MC)은 나중에 판독될 데이터를 저장하는데 사용될 수 있다. 메모리 셀들은 활성화될 때(예를 들어, 워드 라인과 같은 액세스 라인을 사용하여 활성화될 때), 데이터를 판독 및/또는 데이터를 기록하기 위해 액세스될 수 있다. 메모리 셀들(MC)은 다양한 유형의 메모리 셀들일 수 있고, 다양한 메모리 셀 구조를 가질 수 있으며, 상이한 유형들의 재료들로 형성될 수 있다. 본 개시의 일부 실시 예에서, 메모리 셀들은 휘발성 메모리 셀들일 수 있고 본 개시의 다른 실시 예에서, 메모리 셀들은 비휘발성 메모리 셀들일 수 있다. 본 개시의 일부 실시 예에서, 메모리 셀은 하나의 감지 라인 또는 다른 감지 라인에 결합되는 것이 아니라, 감지 라인들(310 및 312) 양자에 결합될 수 있다.
감지 라인들(310 및 312)은 전체 길이를 따라 전기적으로 연속적이다. 감지 라인들(310 및 312)은 도전체들의 레이어들뿐만 아니라 도전체들의 레이어들 사이의 도전성 비아들을 포함하여, 다양한 도전체로 형성될 수 있다. 유사하게, 감지 증폭기(330)를 감지 라인들(310 및 312)에 결합하는 인터커넥트들(340 및 342)도 도전체들의 레이어들뿐만 아니라 도전체들의 레이어들 사이의 도전성 비아들을 포함하여, 다양한 도전체로 형성될 수 있다.
도 3에 도시된 도 3의 메모리의 부분은 수직 및 수평 치수들을 따라 배열되며, z-축은 수직 치수(예를 들어, z-방향)를 나타내고 x-축은 수평 치수(예를 들어, x-방향)를 나타낸다. 어레이 영역들(322 및 324)은 어레이 갭(320)에 의해 측방향으로 분리된다. 메모리 셀들(MC)은 어레이 갭(320)에 위치되지 않는다. 감지 증폭기(330)는 본 개시의 일부 실시 예에서 감지 라인들(310 및/또는 312) 아래에 위치될 수 있다. 또한, 본 개시의 일부 실시 예에서, 감지 증폭기(330)는 어레이 갭(320)에는 위치되지 않는다. 감지 증폭기(330)는 본 개시의 일부 실시 예에서 감지 라인들(310 및 320) 밑에 위치될 수 있고 어레이 영역에 일 부분 또는 전체가 위치될 수 있다.
감지 라인(310)은 부분들(310A, 310B 및 310C)을 포함하고, 감지 라인(312)은 부분들(312A, 312B 및 312C)을 포함한다. 부분들(310A 및 312A)은 어레이 영역(322)에 적어도 일 부분을 포함하고 부분들(310C 및 312C)은 어레이 영역(324)에 적어도 일 부분을 포함한다. 부분들(310B 및 312B)은 어레이 갭(320)에 포함된다. 부분(310A)은 부분(312A) 위에 위치되고 부분(310C)은 부분(312C) 아래에 위치된다. 즉, 감지 라인들 중 하나는 어레이 영역에 대해 다른 감지 라인 위에 있는 일 부분을 갖고, 다른 어레이 영역에 대해 다른 감지 라인 아래에 있는 다른 부분을 갖는다.
감지 라인의 두 부분은 하나의 레이어로부터 다른 레이어로 감지 라인 부분을 결합하기 위해 수직 구성요소(예를 들어, z-방향을 따르는)을 갖는 라인 부분들(예를 들어, 부분(310B) 또는 부분(312B))에 의해 함께 결합된다. 어레이 갭(320)에는 두 개의 상이한 레이어의 다른 감지 라인 부분들(예를 들어, 310A 및 310C 및 감지 라인 부분들(312A 및 312C))을 결합하는 감지 라인 부분들(310B, 312B)이 위치된다. 부분들(310A 및 312C)이 도전체의 동일한 레이어로 형성될 수 있고, 부분들(312A 및 310C)이 도전체의 동일한 레이어로 형성될 수 있다. 감지 라인 부분들(310B, 312B)은 도전성 레이어들 및 하나의 도전성 레이어를 다른 도전성 레이어에 결합하는 도전성 비아들을 포함할 수 있다. 감지 라인 부분들(310B 및 312B)에 포함되는 도전성 레이어들 및 도전성 비아들은 하나의 어레이 영역의 감지 라인의 일 부분을 다른 어레이 영역의 감지 라인의 다른 부분에 결합하는 수직 구성요소를 제공할 수 있다. 도전체의 레이어들은 유전체들의 하나 이상의 레이어에 의해 분리될 수 있다.
감지 라인 부분들(310B 및 312B)은 감지 라인들(310 및 312)에 꼬임을 제공하여 인접한 감지 라인들 간 교차 결합을 감소시킬 수 있다. 감지 라인 부분들(310B 및 312B)의 위치 결정은 어레이 영역 및 어레이 영역에 꼬임 부분의 제조 및 레이아웃의 어려움들과 같이, 어레이 영역들(예를 들어, 어레이 영역(322 또는 324))에 감지 라인에 대한 꼬임을 제공하는데 있어서의 제조 어려움들을 회피한다.
또한, 수직 구성요소들을 갖는 감지 라인 부분들(310B, 312B)을 포함하는 감지 라인들(310, 312)의 수직 배열은 추가 감지 라인들이 감지 라인들(310, 312)에 인접하여 밀접하게 위치될 수 있게 한다. 예를 들어, 추가 감지 라인들이 x-방향 및 z-방향에 수직인 y-방향을 따라(예를 들어, 도 3의 페이지 안팎으로) 위치될 수 있다.
도 4는 본 개시의 일 실시예에 따른 인접한 감지 라인들에 대한 배열의 도해이다. 도 4는 4쌍의 감지 라인들(410 및 412(감지 라인들 A 및 a), 450 및 452(감지 라인들 C 및 c), 460 및 462(감지 라인들 B 및 b), 470 및 472(감지 라인들 D 및 d))을 도시한다. 인접한 감지 라인들의 배열은 본 개시의 일부 실시 예에서 메모리 어레이에 감지 라인들을 제공하기 위해 복제될 수 있다.
도 4의 감지 라인들은 수직 및 수평 치수들을 따라 배열되며, z-축은 수직 치수를 나타내고 x-축 및 y-축은 수평 치수를 나타낸다. 예를 들어, 감지 라인들(A 및 a, B 및 b, C 및 c 및 D 및 d)은 각각 대체로 x-축을 따라 x-방향으로 연장되고, 감지 라인들(A 및 a, B 및 b, C c 및 D)은 서로에 관해 y-축을 따라 y-방향으로 위치된다. 한 쌍의 감지 라인들은 서로에 관해 z-축을 따라 z-방향으로 위치될 수 있다. 각 쌍의 감지 라인들은 다음과 같이 각각의 감지 증폭기에 결합된다: 감지 라인들 A 및 a는 인터커넥트들(440A 및 442a)을 통해 감지 증폭기(430A)에 결합되고, 감지 라인들 B 및 b는 인터커넥트들(440B 및 442b)을 통해 감지 증폭기(430B)에 결합되고, 감지 라인들 C 및 c는 인터커넥트들(440C 및 442c)을 통해 감지 증폭기(430\C)에 결합되며, 감지 라인들 D 및 d는 인터커넥트들(440D 및 442d)을 통해 감지 증폭기(430D)에 결합된다. 메모리 셀들(MC)은 어레이 영역들(422 및/또는 424)에서 감지 라인들(A 및 a, B 및 b, C 및 c, 및 D 및 d)에 결합될 수 있다. 메모리 셀(MC)은 본 개시의 일부 실시 예에서 하나의 감지 라인에 결합될 수 있다. 메모리 셀(MC)은 본 개시의 일부 실시 예에서 두 개의 감지 라인(예를 들어, 한 쌍의 감지 라인들 양자)에 결합될 수 있다. 어레이 영역들(422 및 424)은 그것들 사이에 배치되는 어레이 갭(420)에 의해 측방향으로 분리된다. 메모리 셀들(MC)은 어레이 갭(420)에 위치되지 않는다.
감지 라인들(A 및 a, B 및 b, C 및 c, 및 D 및 d)은 그것들의 전체 길이들을 따라 전기적으로 연속적인이다. 감지 라인들(A 및 a, B 및 b, C 및 c, 및 D 및 d)은 도전체들의 레이어들뿐만 아니라 도전체들의 레이어들 사이의 도전성 비아들을 포함하여, 다양한 도전체로 형성될 수 있다. 유사하게, 감지 증폭기들(430A-D)을 감지 라인들(A 및 a, B 및 b, C 및 c, 및 D 및 d)에 결합하는 인터커넥트들(440A-D 및 442a-d)도 도전체들의 레이어들뿐만 아니라 도전체들의 레이어들 사이의 도전성 비아들을 포함하여, 다양한 도전체로 형성될 수 있다.
감지 라인 A는 감지 라인 부분들(410A, 410B, 410C)을 포함하고 감지 라인 a는 감지 라인 부분들(412A, 412B, 412C)을 포함한다. 감지 라인(C)은 감지 라인 부분들(450A, 450B, 450C)를 포함하고, 감지 라인(a)은 감지 라인 부분들(452A, 452B, 452C)를 포함한다. 감지 라인 부분들(410A 및 410C)은 감지 라인 부분(410A)이 감지 라인 부분(410C)의 레이어 위의 레이어에 있으면서 두 개의 상이한 레이어에 위치된다. 유사하게, 감지 라인 부분들(412A 및 412C, 450A 및 450C, 및 452A 및 452C)도 두 개의 상이한 레이어에 위치된다. 감지 라인 부분(412A)은 감지 라인 부분(412C)의 레이어 아래에 있는 레이어에 있고; 감지 라인 부분(450A)은 감지 라인 부분(450C)의 레이어 위의 레이어에 있으며; 감지 라인 부분(452A)은 감지 라인 부분(452C)의 레이어 아래의 레이어에 있다. 감지 라인들(460 및 462) 및 감지 라인들(470 및 472)은 일반적으로 감지 갭을 통해 하나의 어레이 영역으로부터 다른 어레이 영역으로 그것들의 길이들에 걸쳐 서로에 대한 상대적 위치들(예를 들어, 위에서 아래로 그리고 그 반대로)을 전환하지 않는다.
감지 라인 부분들(410B 및 412B 및 450B 및 452B)은 각각 어레이 갭(420)에 수직 구성요소(예를 들어, z-축을 따라 z-방향으로)를 포함하는 일 부분을 포함한다. 감지 라인 부분(410B)은 두 개의 상이한 레이어에 있는 감지 라인 부분들(410A 및 410C)을 결합한다. 유사하게, 감지 라인 부분(412B)은 두 개의 상이한 레이어에 있는 감지 라인 부분들(412A 및 412C)을 결합하고; 감지 라인 부분(450B)은 두 개의 상이한 레이어에 있는 감지 라인 부분들(450A 및 450C)을 결합하며, 감지 라인 부분(452B)은 두 개의 상이한 레이어에 있는 감지 라인 부분들(452A 및 452C)을 결합한다. 감지 라인 부분 부분들(410A, 412C, 450A 및 452C)이 도전체의 동일한 레이어로 형성될 수 있고, 부분들(410C, 412A, 450C 및 452A)이 도전체의 동일한 레이어로 형성될 수 있다. 감지 라인들(460 및 470)이 도전체의 동일한 레이어로 형성될 수 있고, 감지 라인들(462 및 472)이 도전체의 동일한 레이어로 형성될 수 있다. 감지 라인 부분들(410B, 412B, 450B 및 452B)은 도전성 레이어들 및 하나의 도전성 레이어를 다른 도전성 레이어에 결합하는 도전성 비아들을 포함할 수 있다. 감지 라인 부분들(410B, 412B, 450B 및 452B)에 포함되는 도전성 레이어들 및 도전성 비아들은 감지 라인의 한 부분을 감지 라인의 다른 부분에 결합하는 수직 구성요소를 제공할 수 있다. 도전체의 레이어들은 유전체들의 하나 이상의 레이어에 의해 분리될 수 있다.
감지 라인 부분들(410B 및 412B)은 감지 라인들(410 및 412)에 꼬임을 제공하고, 감지 라인 부분들(450B 및 452B)은 감지 라인들(450 및 452)에 꼬임을 제공한다. 그러나, 도 4의 실시 예에서, 감지 라인들(460 및 462)은 서로에 관해 꼬이지 않고 감지 라인들(470 및 472)은 서로에 관해 꼬이지 않는다. 본 개시의 그러한 실시 예들에서, 꼬인 감지 라인들의 쌍들은 꼬이지 않은 감지 라인들의 쌍들 사이에 위치된다. 그러나, 본 개시는 그러한 배열로 제한되지 않고, 도 4에 도시된 감지 라인들의 배열은 본 개시의 범위를 꼬인 감지 라인들 및 꼬이지 않은 감지 라인들의 임의의 특정 배열로 제한하도록 의도되지 않는다.
감지 라인들(410 및 412)의 꼬임, 및 감지 라인들(450 및 452)의 꼬임은 인접한 감지 라인들 간(예를 들어, 도 4에 도시된 인접한 감지 라인들(A 및 a, B 및 b, C 및 c, D 및 d) 간)의 교차-결합을 감소시킬 수 있다. 어레이 갭(420)에서의 감지 라인 부분들(410B, 412B, 450B 및 452B)의 위치 결정은 어레이 영역 및 어레이 영역에 꼬임 부분의 제조 및 레이아웃의 어려움들과 같이, 어레이 영역들(예를 들어, 어레이 영역(422 또는 424))에 감지 라인에 대한 꼬임을 제공하는데 있어서의 제조 어려움들을 회피한다.
도 5는 본 개시의 일 실시예에 따른 감지 라인들의 배열을 도시한 단면도이다. 도 5의 감지 라인들의 배열은 본 개시의 일부 실시 예에서 도 4의 감지 라인들(410 및 412) 및 감지 라인들(450 및 452)에 사용될 수 있다.
도 5는 감지 라인들(511 및 513)을 포함한다. 감지 라인(511)은 감지 라인 부분들(511A, 511B 및 511C)를 포함하고, 감지 라인(513)은 감지 라인 부분들(513A, 513B 및 513C)를 포함한다. 감지 라인들(511 및 513)은 수직 및 수평 치수들을 따라 배열되며, z-축은 수직 치수를 나타내고 x-축은 수평 치수를 나타낸다. 예를 들어, 감지 라인 부분(511A)은 감지 라인 부분(za11C)과 상이한 레이어에 있고 감지 라인 부분(511B)에 의해 감지 라인 부분(za11C)에 결합된다. 감지 라인 부분(513A)은 감지 라인 부분(za13C)과 상이한 레이어에 있고 감지 라인 부분(513B)에 의해 감지 라인 부분(za13C)에 결합된다. 도 5의 실시 예에서, 감지 라인 부분들(511A 및 513C)은 감지 라인 부분들(513A 및 511C)의 레이어 위에 있는 레이어에 있다.
도 5는 메모리 셀(MC) 및 감지 라인 부분들(511A 및 513A) 사이의 메모리 셀들(MCA 및 MCa) 및 감지 라인 부분(511C 및 513C) 사이의 메모리 셀(MCA 및 MCa)에 의해 공유되는 셀 플레이트(CP)를 더 포함한다. 메모리 셀들(MCA 및 MCa) 및 셀 플레이트(CP)는 어레이 영역들(523 및 525)에 포함되고, 감지 라인 부분들(511B 및 513B)은 그 사이에 배치되는 어레이 갭(521)에 포함된다. 메모리 셀들(MCA 및 MCa)은 다양한 유형의 메모리 셀들일 수 있고 다양한 메모리 셀 구조를 가질 수 있으며 상이한 유형들의 재료들로 형성될 수 있다. 본 개시의 일부 실시 예에서, 메모리 셀들은 휘발성 메모리 셀들일 수 있고 본 개시의 다른 실시 예에서, 메모리 셀들은 비휘발성 메모리 셀들일 수 있다. 본 개시의 일부 실시 예에서, 메모리 셀은 도 5의 실시 예에 도시된 바와 같이, 하나의 감지 라인 또는 다른 감지 라인에 결합되는 것이 아니라, 감지 라인들(511 및 513) 양자에 결합될 수 있다.
감지 증폭기(531)는 각각 인터커넥트들(541 및 543)에 의해 감지 라인들(511 및 513)에 결합된다. 감지 라인들(511 및 513)은 도전체들의 레이어들뿐만 아니라 도전체들의 레이어들 사이의 도전성 비아들을 포함하여, 다양한 도전체로 형성될 수 있다. 유사하게, 감지 증폭기(531)를 감지 라인들(511 및 513)에 결합하는 인터커넥트들(541 및 543)도 도전체들의 레이어들뿐만 아니라 도전체들의 레이어들 사이의 도전성 비아들을 포함하여, 다양한 도전체로 형성될 수 있다. 감지 증폭기(531)는 본 개시의 일부 실시 예에서 감지 라인들(510 및/또는 512) 아래에 위치될 수 있다. 또한, 본 개시의 일부 실시 예에서, 감지 증폭기(531)는 어레이 갭(521)에는 위치되지 않는다. 감지 증폭기(531)는 본 개시의 일부 실시 예에서 감지 라인들(511 및 513) 밑에 위치될 수 있고 어레이 영역에 적어도 일 부분 또는 전체가 위치될 수 있다.
예를 들어, 감지 라인 부분들(511A 및 513C)은 동일한 도전성 레이어(550)를 포함할 수 있고 감지 라인 부분들(513A 및 511C)은 동일한 도전성 레이어(560)를 포함할 수 있다. 감지 라인 부분(513A)은 도전성 레이어(562a)에 결합된 도전성 비아(561a)를 더 포함하고, 감지 라인 부분(511C)은 도전성 레이어(564A)에 결합된 도전성 비아(561A)를 더 포함한다. 감지 라인 부분들(511B 및 513B)은 각각 전기적으로 연속적인 감지 라인들(511 및 513)을 제공하기 위해, 각각 모두 감지 라인 부분들(511A 및 511C) 사이에 그리고 감지 라인 부분들(513A 및 513C) 사이에 결합된 하나 이상의 도전성 비아를 포함하는 수직 구조들을 포함한다. 감지 라인 부분(513B)은 도전성 비아들(552A, 554A, 556A, 558A 및 559A)을 포함하고 도전성 레이어(550A)의 일 부분 및 도전성 레이어(564A)의 일 부분을 포함할 수 있다. 감지 라인 부분(511B)은 도전성 비아들(552a, 554a, 556a, 558a 및 559a)을 포함하고 도전성 레이어(550a)의 일 부분 및 도전성 레이어(562a)의 일 부분을 포함할 수 있다.
인터커넥트(541)는 도전성 수직 구조들(570A 및 572A) 및 도전성 레이어(575)를 포함한다. 인터커넥트(541)는 감지 라인(511)을 감지 증폭기(531)에 결합한다. 인터커넥트(543)는 도전성 수직 구조(574) 및 도전성 레이어(576)를 포함한다. 인터커넥트(543)는 감지 라인(513)을 감지 증폭기(531)에 결합한다. 도전성 수직 구조들(570A, 572A 및 574a)은 도전성 비아들 및/또는 도전성 레이어들을 포함할 수 있다. 예를 들어, 도 5의 실시 예에서, 도전성 수직 구조들(570A 및 572A) 각각은 듀얼 도전성 비아들 및 그 사이의 중간 도전성 레이어를 포함한다.
감지 라인들(511 및 513) 및 인터커넥트들(541 및 543)의 상이한 부분들에 대하여 전술된 도전성 레이어들 및 도전성 비아들은 동일한 도전체를 포함할 수 있거나 상이한 도전체를 포함할 수 있고 현재 알려져 있거나 장차 개발될 제조 기술을 사용하여 형성될 수 있다. 도전성 레이어들 및/또는 도전성 비아들에는 다양한 도전체가 사용될 수 있다. 도전성 레이어들 및/또는 도전성 비아들에 대한 도전체들의 비제한적인 예들은 텅스텐, 알루미늄, 구리, 도핑된 폴리실리콘, 및 그러한 재료들의 조합들을 포함하는 도전체들을 포함한다. 그러나, 다른 도전체들이 또한 본 개시의 범위에서 벗어나지 않고 사용될 수도 있다.
도 6은 본 개시의 일 실시예에 따른 감지 라인들의 배열에 대한 다양한 레이어 및 비아의 레이아웃을 도시한 도해이다. 도 6의 레이아웃은 본 개시의 일부 실시 예에서 도 5에 도시된 감지 라인들의 배열을 위한 레이아웃을 나타낼 수 있다. 설명의 편의를 위해, 도 5의 감지 라인들의 배열에 대한 참조 부호들이 또한 도 6의 레이아웃에서도 사용된다. 도 5의 단면도는 절단선 A-A에서 도 6의 레이아웃의 모습을 도시한다.
도 6에 도시된 바와 같이, 감지 라인 부분(513A) 및 감지 라인 부분(513B)의 도전성 레이어(562a)는 감지 라인 부분(511B)의 도전성 비아(559A) 및 도전성 레이어(564A)에서 측방향으로(x-y 평면을 따라) 굴곡된다. 도전성 레이어(562A)는 감지 라인 부분(513A)을 감지 라인 부분(513B)과 결합하도록 다시 굴곡된다. 도전성 레이어(562a)는 또한 도전성 비아(561A) 및 도전성 레이어(564A)에서 측방향으로 굴곡된다. 도전성 레이어(562a)는 인터커넥트(543)의 도전성 수직 구조(574a) 및 도전성 레이어(576)를 통해 감지 라인(513)을 감지 증폭기(531)에 결합한다.
감지 라인 부분(513A) 및 감지 라인 부분(513B)의 도전성 레이어는 감지 라인 부분(511B)의 도전성 레이어(564a)와 x-방향을 따라 종방향으로 정렬되는 부분들(662a)을 포함한다. 감지 라인 부분(513A) 및 감지 라인 부분(513B)의 도전성 레이어(562a) 또한 인접한 감지 라인의 도전성 레이어와 x-방향을 따라 길이 방향으로 정렬되는 부분들(663a)을 포함한다. 감지 라인 부분들(513A 및 513B)의 부분들(662a 및 663a)은 굴곡 부분들(665)에 의해 전기적으로 연속적인 감지 라인에 결합된다. 굴곡 부분들(665)은 감지 라인과의 정렬로부터 인접한 감지 라인과의 정렬로 교차하도록 x-방향에 관해 측방향 구성요소(예를 들어, y-방향을 따르는)를 포함한다.
감지 라인 부분(511B 및 511C)의 도전성 레이어(564A)는 인터커넥트(541)(예를 들어, 도전성 수직 구조들(570A 및 572A) 및 도전성 레이어(575))를 통해 전기적으로 연속적인 감지 라인에 결합되는 불연속 섹션을 포함할 수 있다. 그러한 배열들에서, 인터커넥트(541)의 도전성 수직 구조들 및 레이어는 감지 라인 부분들(511B 및 511C)과 공유되는 것으로 고려될 수 있다. 도전성 레이어(564A)의 불연속 섹션들은 도전성 레이어(562a)에서의 굴곡부들에 의해 제공되는 영역에 위치될 수 있다. 감지 라인 부분들(513A 및 513B, 및 511B 및 511C)의 도전성 레이어들(562a 및 564A)은 동일한 도전성 레이어로 형성될 수 있다. 그러나, 본 개시의 일부 실시 예에서, 562a 및 564A는 별도의 마스크(예를 들어, 포토리소그래픽) 단계들 및/또는 별도의 에칭 단계들을 사용하여 형성된다.
감지 라인 부분들(511B 및 511C)에 대한 도전성 구조들 및 레이어들에서 어레이 갭(521)에서의 감지 라인 부분들(513A 및 513B)의 도전성 레이어(562a)를 굴곡시키면 어레이 갭(521)에서 감지 라인들(511 및 513)이 꼬일 수 있다. 본 개시의 일부 실시 예에서 그러한 배열은 또한 감지 라인들(511 및/또는 513) 아래에 위치되는 감지 증폭기(531)에 결합하기 위해 사용될 수도 있다. 본 개시의 일부 실시 예에서 배열은 또한 본 개시의 일부 실시 예에서 감지 라인들(511 및/또는 513) 밑에 위치되고 어레이 영역에 일 부분 또는 전체가 위치되는 감지 증폭기(531)에 결합하기 위해 사용될 수도 있다.
도 6은 어레이 갭(521)에서 꼬인 다른 감지 라인들의 쌍(예를 들어, 감지 라인들 C 및 c)을 더 도시한다. 감지 라인들 C 및 c는 절단선 A-A를 따라 전술한 감지 라인들(511 및 513)과 동일한 배열을 가질 수 있다. 그러나 감지 라인들의 쌍들 B 및 b, 및 D 및 d은 꼬이지 않는다. A 및 a, 및 C 및 c의 꼬인 감지 라인들은 꼬이지 않은 감지 라인 사이에 배치된다. 도 6의 레이아웃은 보다 많은 감지 라인을 제공하기 위해 꼬인 감지 라인들 및 꼬이지 않은 감지 라인들이 인터리빙된 패턴으로 복제될 수 있다.
도 6의 감지 라인들 및 인터커넥트들의 상이한 부분들에 대하여 전술된 도전성 레이어들 및 도전성 비아들은 동일한 도전체를 포함할 수 있거나 상이한 도전체를 포함할 수 있고 현재 알려져 있거나 장차 개발될 제조 기술을 사용하여 형성될 수 있다. 도전성 레이어들 및/또는 도전성 비아들에는 다양한 도전체가 사용될 수 있다. 도전성 레이어들 및/또는 도전성 비아들에 대한 도전체들의 비제한적인 예들은 텅스텐, 알루미늄, 구리, 도핑된 폴리실리콘, 및 그러한 재료들의 조합들을 포함하는 도전체들을 포함한다. 그러나, 다른 도전체들이 또한 본 개시의 범위에서 벗어나지 않고 사용될 수도 있다.
앞에서의 내용으로부터, 본 개시의 구체적인 실시 예들이 여기에 예시를 위해 설명되었지만, 다양한 변형이 본 개시의 사상 및 범위를 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다. 따라서, 개시 범위는 여기에 설명된 특정 실시 예들 중 어느 것으로도 제한되지 않아야 한다.

Claims (24)

  1. 장치로서,
    제1, 제2 및 제3 감지 라인 부분들을 포함하고 상기 제1, 제2 및 제3 감지 라인 부분들을 통해 전기적으로 연속적인 제1 감지 라인 - 상기 제1 및 제3 감지 라인 부분들은 제1 방향으로 연장됨 -;
    제4, 제5 및 제6 감지 라인 부분들을 갖고 상기 제4, 제5 및 제6 감지 라인 부분들을 통해 전기적으로 연속적인 제2 감지 라인 - 상기 제4 및 제6 감지 라인 부분들은 상기 제1 방향으로 연장되고, 상기 제5 감지 라인 부분은 상기 제4 감지 라인 부분으로부터 상기 제6 감지 라인 부분으로 상기 제1 방향에 수직인 제2 방향으로 연장되고, 상기 제1 감지 라인 부분은 상기 제2 방향으로 상기 제4 감지 라인 부분 위에 있고 상기 제6 감지 라인 부분은 상기 제2 방향으로 상기 제3 감지 라인 부분 위에 있음 -;
    상기 제1 감지 라인 부분 및 상기 제4 감지 라인 부분에 결합된 메모리 셀들을 포함하는 제1 어레이 영역;
    상기 제1 방향으로 상기 제1 어레이 영역으로부터 측방향으로 배치되고 상기 제3 감지 라인 부분 및 상기 제6 감지 라인 부분에 결합된 메모리 셀들을 포함하는 제2 어레이 영역; 및
    상기 제1 방향으로 상기 제1 및 제2 어레이 영역들 사이에 배치되는 어레이 갭을 포함하며,
    상기 제1 및 제4 감지 라인 부분들은 상기 제1 어레이 영역으로부터 상기 어레이 갭으로 연장되고 상기 제3 및 제6 감지 라인 부분들은 상기 제2 어레이 영역으로부터 상기 어레이 갭으로 연장되며,
    상기 제5 감지 라인 부분은 상기 제2 방향으로 연장되는 수직 구성요소를 포함하고 상기 제4 감지 라인 부분을 상기 제6 감지 라인 부분에 결합하는, 장치.
  2. 청구항 1에 있어서, 상기 제2 감지 라인 부분이 적어도 하나의 도전성 비아를 포함하고 상기 제5 감지 라인 부분이 적어도 하나의 도전성 비아를 포함하는, 장치.
  3. 청구항 1에 있어서, 상기 제1 및 제 6 감지 라인 부분들 양자는 도전체의 제1 레이어로 형성되고 상기 제4 및 제3 감지 라인 부분들 양자는 도전체의 제2 레이어로 형성되는, 장치.
  4. 청구항 1에 있어서,
    감지 증폭기;
    상기 제1 감지 라인을 상기 감지 증폭기에 결합하도록 구성된 제1 인터커넥트; 및
    상기 제2 감지 라인을 상기 감지 증폭기에 결합하도록 구성된 제2 인터커넥트를 더 포함하며,
    상기 감지 증폭기, 및 제1 및 제2 인터커넥트들은 상기 제3 및 제4 감지 라인 부분들의 도전성 레이어 아래에 배치되는, 장치.
  5. 청구항 1에 있어서, 상기 제1 어레이 영역은 상기 제1 감지 라인 부분에 결합된 제1 메모리 셀들 및 상기 제4 감지 라인 부분에 결합된 제2 메모리 셀들을 포함하고, 상기 제1 메모리 셀들 및 상기 제2 메모리 셀들은 셀 플레이트를 공유하는, 장치.
  6. 청구항 5에 있어서, 상기 제1 메모리 셀들은 상기 제2 메모리 셀들 위에 배치되고, 상기 제1 및 제2 메모리 셀들은 상기 제1 어레이 영역에서 상기 제1 감지 라인 부분 및 상기 제4 감지 라인 부분 사이에 배치되는, 장치.
  7. 청구항 1에 있어서,
    제7, 제8 및 제9 감지 라인 부분들을 포함하고 상기 제7, 제8 및 제9 감지 라인 부분들을 통해 전기적으로 연속적인 제3 감지 라인; 및
    제10, 제11 및 제12 감지 라인 부분들을 포함하고 상기 제10, 제11 및 제12 감지 라인 부분들을 통해 전기적으로 연속적인 제4 감지 라인을 더 포함하며,
    상기 제7 감지 라인 부분은 상기 제10 감지 라인 부분위에 있고 상기 제9 감지 라인 부분은 상기 제12 감지 라인 부분 위에 있으며,
    상기 제3 및 제4 감지 라인들은 상기 제1 방향으로 상기 제1 및 제2 감지 라인들에 측방향으로 인접해 있는, 장치.
  8. 청구항 7에 있어서, 상기 제1 및 제 6 감지 라인 부분들 양자는 도전체의 제1 레이어로 형성되고 상기 제4 및 제3 감지 라인 부분들 양자는 도전체의 제2 레이어로 형성되되,
    상기 제7 및 제9 감지 라인 부분들은 상기 도전체의 제1 레이어로 형성되고,
    상기 제10 및 제12 감지 라인 부분들은 상기 도전체의 제2 레이어로 형성되는, 장치.
  9. 장치로서,
    제1 및 제2 어레이 영역들을 통해 그리고 제1 방향으로 상기 제1 및 제2 어레이 영역들 사이에 배치되는 어레이 갭을 통해 전기적으로 연속적인 복수의 감지 라인들의 쌍; 및
    상기 복수의 감지 라인들의 쌍에 결합되고 상기 제1 및 제2 어레이 영역들에 포함되는 복수의 메모리 셀을 포함하며,
    상기 복수의 감지 라인들의 쌍 중 적어도 하나의 감지 라인들의 쌍은 상기 감지 라인들의 쌍의 상기 감지 라인들을 꼬이게 하도록 상기 어레이 갭에 감지 라인 부분들을 포함하며, 상기 어레이 갭에서의 상기 감지 라인 부분들은 상기 제1 어레이 영역에서의 제1 도전성 레이어로부터 상기 제1 도전성 레이어 아래에 있는 상기 제2 어레이 영역에서의 제2 도전성 레이어로 상기 제1 방향에 수직인 제2 방향으로 연장되는 수직 구성요소들을 갖는, 장치.
  10. 청구항 9에 있어서, 상기 복수의 감지 라인들의 쌍 중 상기 적어도 하나의 감지 라인들의 쌍은 상기 복수의 감지 라인들의 쌍의 두 개의 다른 감지 라인들의 쌍 사이에 배치되며, 상기 두 개의 다른 감지 라인들의 쌍은 상기 어레이 갭에서 꼬이지 않는, 장치.
  11. 청구항 9에 있어서, 상기 복수의 감지 라인들의 쌍 중 상기 적어도 하나의 감지 라인들의 쌍은 제1 감지 라인 및 제2 감지 라인을 포함하며, 상기 제1 감지 라인은 비아를 포함하고 상기 제2 감지 라인은 상기 제1 감지 라인의 일 부분과 길이 방향으로 정렬되는 제1 도전성 부분, 상기 제2 감지 라인에 인접한 감지 라인의 일 부분과 길이 방향으로 정렬되는 제2 도전성 부분, 및 상기 제2 감지 라인이 상기 제1 감지 라인의 상기 비아에서 굴곡되도록 상기 제1 도전성 부분을 상기 제2 도전성 부분과 결합하기 위해 상기 제1 방향으로 연장되는 측방향 구성요소를 갖는 제3 도전성 부분을 포함하는, 장치.
  12. 청구항 11에 있어서, 상기 제1 감지 라인은 상기 비아에 결합되고 상기 제2 감지 라인이 상기 제1 감지 라인의 상기 비아에서 굴곡되도록 상기 제1 방향으로 연장되는 측면 구성요소를 갖는 상기 제3 도전성 부분에 의해 제공되는 영역에 위치되는 도전성 레이어의 불연속 섹션을 포함하며, 상기 도전성 레이어의 상기 불연속 섹션은 상기 제2 감지 라인의 상기 제1 도전성 부분과 길이 방향으로 정렬되는, 장치.
  13. 청구항 9에 있어서,
    상기 복수의 감지 라인들의 쌍 아래에 배치되는 감지 증폭기;
    상기 복수의 감지 라인들의 쌍 중 상기 적어도 하나의 감지 라인들의 쌍의 제1 감지 라인을 상기 감지 증폭기에 결합하도록 구성된 제1 인터커넥트; 및
    상기 복수의 감지 라인들의 쌍 중 상기 적어도 하나의 감지 라인들의 쌍의 제2 감지 라인을 상기 감지 증폭기에 결합하도록 구성된 제2 인터커넥트를 더 포함하는, 장치.
  14. 청구항 13에 있어서, 상기 제1 인터커넥트는:
    도전성 수직 구조; 및
    도전성 레이어를 포함하는, 장치.
  15. 청구항 14에 있어서, 상기 도전성 수직 구조는 도전성 비아를 포함하는, 장치.
  16. 삭제
  17. 장치로서,
    복수의 감지 라인의 제1 부분들을 포함하고 상기 복수의 감지 라인의 상기 제1 부분들에 결합된 메모리 셀들을 더 포함하는 제1 어레이 영역 - 상기 제1 부분들은 제1 방향으로 연장됨 -;
    상기 복수의 감지 라인의 제2 부분들을 포함하고 상기 복수의 감지 라인의 상기 제2 부분들에 결합된 메모리 셀들을 더 포함하는 제2 어레이 영역 - 상기 제2 부분들은 상기 제1 방향으로 연장됨 -; 및
    상기 제1 방향으로 상기 제1 및 제2 어레이 영역들 사이에 배치되고 상기 복수의 감지 라인의 제3 부분들을 포함하고 임의의 메모리 셀들은 포함하지 않는 어레이 갭을 포함하고, 상기 복수의 감지 라인의 각 제3 부분은 상기 제1 및 제2 어레이 영역들 및 상기 어레이 갭을 통해 전기적으로 연속적인 감지 라인들을 제공하기 위해 상기 복수의 감지 라인의 상기 제1 부분들 및 제2 부분들을 결합하도록 구성된 수직 구성요소들을 갖는 도전성 구조들을 포함하고,
    상기 복수의 감지 라인의 상기 제1 부분들은 제1 도전성 레이어로 형성되고 상기 복수의 감지 라인의 상기 제2 부분들은 상기 제1 도전성 레이어 아래에 배치되는 제2 도전성 레이어로 형성되는, 장치.
  18. 청구항 17에 있어서, 상기 제1 어레이 영역은 상기 제2 도전성 레이어로 형성되는 제2 복수의 감지 라인의 제1 부분들을 더 포함하고 상기 제2 어레이 영역은 상기 제1 도전성 레이어로 형성되는 상기 제2 복수의 감지 라인의 제2 부분들을 더 포함하고, 상기 어레이 갭은 상기 제2 복수의 감지 라인의 제3 부분들을 포함하며, 상기 제2 복수의 감지 라인의 각 제3 부분은 상기 제1 및 제2 어레이 영역들 및 상기 어레이 갭을 통해 전기적으로 연속적인 제2 복수의 감지 라인을 제공하기 위해 상기 제2 복수의 감지 라인의 상기 제1 부분들 및 제2 부분들을 결합하도록 구성된 수직 구성요소들을 갖는 도전성 구조들을 포함하는, 장치.
  19. 청구항 18에 있어서, 상기 제2 도전성 레이어 아래에 그리고 상기 제1 또는 제2 어레이 영역에 위치되는 복수의 감지 증폭기를 더 포함하는, 장치.
  20. 청구항 19에 있어서, 복수의 제1 인터커넥트 및 복수의 제2 인터커넥트를 더 포함하되, 상기 복수의 제1 인터커넥트의 각각은 상기 복수의 감지 라인의 각각의 감지 라인을 상기 복수의 감지 증폭기의 각각의 감지 증폭기에 결합하고 상기 복수의 제2 인터커넥트의 각각은 상기 제2 복수의 감지 라인의 각각의 감지 라인을 상기 복수의 감지 증폭기의 각각의 감지 증폭기에 결합하는, 장치.
  21. 청구항 20에 있어서, 상기 복수의 제1 인터커넥트 및 복수의 제2 인터커넥트는 상기 제2 도전성 레이어 아래에 형성되는, 장치.
  22. 청구항 21에 있어서, 상기 복수의 제1 인터커넥트의 각각은 상기 복수의 감지 라인의 상기 각각의 감지 라인에 결합된 도전성 수직 구조를 포함하는, 장치.
  23. 청구항 17에 있어서, 상기 복수의 감지 라인의 상기 제3 부분은 복수의 도전성 비아를 포함하는, 장치.
  24. 청구항 23에 있어서, 상기 도전성 비아들은 상기 제1 도전성 레이어 및 상기 제2 도전성 레이어 사이에 결합되는, 장치.
KR1020207020688A 2017-12-28 2018-12-19 반도체 메모리를 위한 감지 라인 아키텍처들에 대한 장치 및 방법 KR102447733B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/857,327 2017-12-28
US15/857,327 US10607687B2 (en) 2017-12-28 2017-12-28 Apparatuses and methods for sense line architectures for semiconductor memories
PCT/US2018/066558 WO2019133396A1 (en) 2017-12-28 2018-12-19 Apparatuses and methods for sense line architectures for semicondcutor memories

Publications (2)

Publication Number Publication Date
KR20200089766A KR20200089766A (ko) 2020-07-27
KR102447733B1 true KR102447733B1 (ko) 2022-09-28

Family

ID=67058430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020688A KR102447733B1 (ko) 2017-12-28 2018-12-19 반도체 메모리를 위한 감지 라인 아키텍처들에 대한 장치 및 방법

Country Status (6)

Country Link
US (3) US10607687B2 (ko)
EP (1) EP3732684A4 (ko)
JP (1) JP6997324B2 (ko)
KR (1) KR102447733B1 (ko)
CN (1) CN111512377B (ko)
WO (1) WO2019133396A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607687B2 (en) * 2017-12-28 2020-03-31 Micron Technology, Inc. Apparatuses and methods for sense line architectures for semiconductor memories
KR20220113451A (ko) * 2020-01-28 2022-08-12 마이크론 테크놀로지, 인크. 메모리 디바이스를 이용한 아날로그 저장

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050135137A1 (en) * 2003-12-18 2005-06-23 Chang-Ho Lee Semiconductor memory devices having conductive line in twisted areas of twisted bit line pairs

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107459A (en) 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
US5864181A (en) 1993-09-15 1999-01-26 Micron Technology, Inc. Bi-level digit line architecture for high density DRAMs
US5581126A (en) * 1995-09-14 1996-12-03 Advanced Micro Devices, Inc. Interlaced layout configuration for differential pairs of interconnect lines
US6043562A (en) 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
US6028783A (en) 1997-11-14 2000-02-22 Ramtron International Corporation Memory cell configuration for a 1T/1C ferroelectric memory
US6034879A (en) 1998-02-19 2000-03-07 University Of Pittsburgh Twisted line techniques for multi-gigabit dynamic random access memories
US6084816A (en) 1998-04-16 2000-07-04 Kabushiki Kaisha Toshiba Semiconductor memory device
US7259464B1 (en) 2000-05-09 2007-08-21 Micron Technology, Inc. Vertical twist scheme for high-density DRAMs
US6396728B1 (en) 2000-07-28 2002-05-28 Micron Technology, Inc. Array organization for high-performance memory devices
US7291878B2 (en) 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
US7002835B2 (en) 2003-07-14 2006-02-21 Seiko Epson Corporation Memory cell and semiconductor memory device
JP4130638B2 (ja) * 2004-02-10 2008-08-06 株式会社東芝 半導体集積回路装置
JP4428384B2 (ja) * 2006-12-25 2010-03-10 エルピーダメモリ株式会社 半導体記憶装置
JP2011118998A (ja) * 2009-12-04 2011-06-16 Elpida Memory Inc 半導体装置
CN107863122B (zh) * 2012-03-26 2021-05-11 英特尔公司 三维存储器控制电路
US9524920B2 (en) 2013-11-12 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of three dimensional conductive lines
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
US10388335B2 (en) * 2017-08-14 2019-08-20 Micron Technology, Inc. Sense amplifier schemes for accessing memory cells
US10607687B2 (en) * 2017-12-28 2020-03-31 Micron Technology, Inc. Apparatuses and methods for sense line architectures for semiconductor memories

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050135137A1 (en) * 2003-12-18 2005-06-23 Chang-Ho Lee Semiconductor memory devices having conductive line in twisted areas of twisted bit line pairs

Also Published As

Publication number Publication date
US20190206480A1 (en) 2019-07-04
US11715513B2 (en) 2023-08-01
WO2019133396A1 (en) 2019-07-04
CN111512377A (zh) 2020-08-07
US20220130449A1 (en) 2022-04-28
US20200211625A1 (en) 2020-07-02
US11232829B2 (en) 2022-01-25
JP2021508950A (ja) 2021-03-11
US10607687B2 (en) 2020-03-31
CN111512377B (zh) 2023-08-29
JP6997324B2 (ja) 2022-01-17
EP3732684A1 (en) 2020-11-04
KR20200089766A (ko) 2020-07-27
EP3732684A4 (en) 2021-08-11

Similar Documents

Publication Publication Date Title
US7002866B2 (en) Semiconductor memory device
US6665203B2 (en) Semiconductor memory device having a hierarchial I/O strucuture
DE69105334T2 (de) Gestapelte Bitleitungs-Architektur für Speicherzellenmatrix hoher Dichte vom Typ "cross-point".
JP3824343B2 (ja) 半導体装置
KR950009388B1 (ko) 비트라인 접촉영역과 스토레이지 캐패시터 접촉영역을 갖는 반도체 메모리 장치
US6535451B2 (en) Semiconductor memory
IE53051B1 (en) A semiconductor memory device
US11715513B2 (en) Apparatuses and methods for sense line architectures for semiconductor memories
US11830805B2 (en) Vertical memory device
US8879297B2 (en) Semiconductor device having multi-level wiring structure
KR100300047B1 (ko) 노이즈 간섭 방지를 위한 데이터라인 배열 구조를 갖는 반도체 메모리 소자
US7876591B2 (en) Semiconductor memory device and method of forming a layout of the same
JPH07254650A (ja) ダイナミック型半導体記憶装置
JP3354230B2 (ja) ダイナミック型半導体記憶装置
JP4321022B2 (ja) 共有のビットラインを備えたメモリ
US20240071426A1 (en) Semiconductor memories including edge mats having folded digit lines
US6798681B2 (en) Dram
JPH0752758B2 (ja) 半導体読出し専用メモリ
US20050248042A1 (en) Semiconductor memory device
CN116634765A (zh) 半导体结构及存储器
JP3322329B2 (ja) 半導体記憶装置
JPS6348697A (ja) 半導体記憶装置
JPH0612605B2 (ja) 半導体集積化メモリ
KR980008904A (ko) 반도체 메모리장치에서의 칼럼선택라인 트랜지스터의 레이아웃 배치방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right