JP6997324B2 - 半導体メモリに対するセンス線アーキテクチャのための装置及び方法 - Google Patents

半導体メモリに対するセンス線アーキテクチャのための装置及び方法 Download PDF

Info

Publication number
JP6997324B2
JP6997324B2 JP2020536240A JP2020536240A JP6997324B2 JP 6997324 B2 JP6997324 B2 JP 6997324B2 JP 2020536240 A JP2020536240 A JP 2020536240A JP 2020536240 A JP2020536240 A JP 2020536240A JP 6997324 B2 JP6997324 B2 JP 6997324B2
Authority
JP
Japan
Prior art keywords
sense
sense line
array
lines
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020536240A
Other languages
English (en)
Other versions
JP2021508950A (ja
Inventor
トビー ディー． ロブス
チャールズ エル． インガルス
Original Assignee
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2021508950A publication Critical patent/JP2021508950A/ja
Application granted granted Critical
Publication of JP6997324B2 publication Critical patent/JP6997324B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

ランダムアクセスメモリ（ＲＡＭ）等のメモリＩＣでは、メモリアレイ内のデータは、複数の導電線を用いて外部のデータ経路によってアクセスされる。アレイ内の導電線は、平行なメタライゼーションストリップのアレイの形式で従来、配列されている。例えば、ダイナミックＲＡＭ（ＤＲＡＭ）は、数百個の平行なセンス線（例えば、デジット線）のアレイを含む。ＤＲＡＭは、平行なアクセス線（ワード線）のアレイをも含む。アクセス線は、典型的には、センス線とは異なる平面レベルに置かれる。センス線のアレイ及びアクセス線のアレイは、相互に対して直角に置かれ、格子を形成する。ＤＲＡＭ内のメモリセルは、アクセス線とセンス線との交点に置かれる。
ＤＲＡＭ内のセンス線は、電気的な相互結合又は“クロストーク”を生じさせ得る。例えば、任意の所与のアクセス線へのアクセスは、隣接するアクセス線に接続されたメモリセルに疑似的に影響を及ぼし得る。用語“パターン感度”は、この不要な現象に適用される。クロストーク及びパターン感度の問題は、同様に対にされて平行に配置された線導電体が用いられる、アドレスバス及びデータバス等のその他の相互接続アレイ内で発生し得る。これらの環境では、クロストーク及びパターン感度は、不要な誤りをもたらし得る。
幾つかのメモリは、電気的なクロストーク及びパターン感度の負の影響を削減するために、“撚られた”センス線を有する撚りセンス線アーキテクチャを含む。従来の撚りセンス線アーキテクチャは、複数の欠点を有する。１つの欠点は、センス線が撚られる撚り接合により典型的には使用される比較的大量のチップ“実地所（real estate）”である。更に別の欠点は、従来の撚りセンス線アーキテクチャの使用がメモリアレイの空間の非効率な使用をもらし得ることである。従来の撚りセンス線アーキテクチャは、その他のセンス線アーキテクチャよりも低い記憶密度（packing density）のメモリセルを提供し得るので、空間を効果的に使用しない。
従来の撚りセンス線アーキテクチャの負の影響を避け得る、撚りセンス線を含む新たなアーキテクチャに対する必要性がある。
半導体メモリに対するセンス線アーキテクチャのための装置及び方法が開示される。開示の一態様では、装置は、第１のセンス線及び第２のセンス線を含む。第１のセンス線は、第１、第２、及び第３のセンス線部分を含み、第１、第２、及び第３のセンス線部分を通じて電気的に連続する。第２のセンス線は、第４、第５、及び第６のセンス線部分を含み、第４、第５、及び第６のセンス線部分を通じて電気的に連続する。第１のセンス線部分は、第４のセンス線部分の上方にあり、第６のセンス線は、第３のセンス線部分の上方にある。装置は、第１のセンス線部分及び第４のセンス線部分に結合されたメモリセルを含む第１のアレイ領域を更に含み、第１のアレイ領域から横方向に配置され、第３のセンス線部分及び第６のセンス線部分に結合されたメモリセルを含む第２のアレイ領域を含む。第１及び第２のアレイ領域の間にアレイ間隙部が配置される。第１及び第４のセンス線部分は、第１のアレイ領域からアレイ間隙部中に伸長し、第３及び第６のセンス線部分は、第２のアレイ領域からアレイ間隙部中に伸長する。第２のセンス線部分は、垂直方向コンポーネントを含み、アレイ間隙部内で第１のセンス線部分を第３のセンス線部分に結合し、第５のセンス線部分は、垂直方向コンポーネントを含み、第４のセンス線部分を第６のセンス線部分に結合する。
開示の別の態様では、装置は、第１及び第２のアレイ領域を通じて、並びに第１及び第２のアレイ領域の間に配置されたアレイ間隙部を通じて電気的に連続するセンス線の複数の対を含み、センス線の複数の対に結合され、第１及び第２のアレイ領域内に含まれる複数のメモリセルを含む。センス線の複数の対の内の、センス線の少なくとも１つの対は、センス線の該対のセンス線を撚るための、アレイ間隙部内のセンス線部分であって、第１の導電層を第１の導電層の下方にある第２の導電層に結合するための垂直方向コンポーネントを有する、アレイ間隙部内の該センス線部分を含む。
開示の別の態様では、装置は、複数のセンス線の第１の部分を含み、及び複数のセンス線の第１の部分に結合されたメモリセルを更に含む、第１のアレイ領域を含み、複数のセンス線の第２の部分を含み、及び複数のセンス線の第２の部分に結合されたメモリセルを更に含む、第２のアレイ領域を含む。装置は、第１及び第２のアレイ領域の間に配置され、及び複数のセンス線の第３の部分を含み、何れのメモリセルも含まない、アレイ間隙部を更に含む。垂直方向コンポーネントを含む導電構造体を含む、複数のセンス線の各第３の部分は、第１の及び第２のアレイ領域並びにアレイ間隙部を通じて電気的に連続するセンス線を提供するために、複数のセンス線の第１の部分と第２の部分とを結合するように構成される。
開示の実施形態に従ったメモリアレイの一部分のブロック図である。 メモリアレイの一部分の略図である。 開示の実施形態に従ったメモリアレイの一部分の略図である。 開示の実施形態に従った隣接するセンス線に対する配列を表現する略図である。 開示の実施形態に従ったセンス線の配列を説明する断面図である。 開示の実施形態に従ったセンス線に対する様々な層及びビアのレイアウトを示す略図である。
開示の例の十分な理解を提供するために、幾つかの詳細が以下に記述される。しかしながら、開示の例は、これらの具体的詳細なしに実践され得ることは当業者には明らかであろう。更に、本明細書に説明される本開示の具体例は、開示の範囲をこれらの具体例に限定すると解釈されるべきではない。他の実例では、開示の実施形態を不必要に不明確にすることを避けるために、周知の回路、制御信号、タイミングプロトコル、及びソフトウェア動作は、詳細には示されていない。また、“結合する”及び“結合された”等の用語は、２つのコンポーネントが電気的及び／又は物理的に直接又は間接的に結合され得ることを意味する。間接的な結合は、２つのコンポーネントが１つ以上の介在コンポーネントを通じて結合されることを暗示し得る。
図１は、開示の実施形態に従ったメモリアレイ１００の一部分のブロック図である。メモリアレイ１００は、アレイ領域１１０内にメモリセルＭＣを含み、（複数の）アレイ領域の間に配置されたアレイ間隙部１２０を更に含む。アレイ領域１１０内のメモリセルは、アクセス線１１２及びセンス線１１４に沿って組織化され、メモリセルは、アクセス線１１２とセンス線１１４との交点に位置付けられる。メモリアレイのメモリセルは、様々な種類のメモリセルであり得る。例えば、メモリセルは、揮発性メモリセル、不揮発性メモリセルであり得、異なるメモリセル構造体を有し得、該構造体に対して様々な種類の材料を使用し得る。開示の範囲は、何れかの特定の種類のメモリセルに限定されることを意図しない。
アクセス線１１２は、アレイ領域１１０のセンス線１１４の方向に概して直角である。センス線１１４は、個別のアレイ領域１１０を通じる方向に沿って伸長する。メモリセルは、アレイ間隙部１２０内に位置付けられないが、センス線１１４は、あるアレイ領域１１０から隣接するアレイ領域１１０まで、アレイ間隙部１２０を通じて電気的に連続し得る。以下でより詳細に説明するように、あるアレイ領域１１０から隣接するアレイ領域１１０までアレイ間隙部１２０を通じて伸長するセンス線１１４の内の少なくとも幾らかは、アレイ間隙部１２０内で撚る。以前に説明したように、センス線を撚ることは、センス線の電気的なクロストーク及びパターン感度の負の影響を削減し得る。
図２は、メモリアレイの一部分の略図である。図２に示した部分は、センス線２１０（“Ａ”によっても識別される）及び２１２（“ａ”によっても識別される）と、センス線２１０及び２１２に結合されたメモリセルＭＣとを含む。メモリセルＭＣは、アレイ領域２２２内に、及びアレイ領域２２４内に含まれる。アレイ領域２２２及び２２４は、それらの間に配置されたアレイ間隙部２２０によって分離される。センスアンプ２３０は、相互接続部２４０及び２４２によってセンス線２１０及び２１２に夫々結合される。センス線２１０及び２１２は、導電材料の層と該導電材料の層の間の導電ビアとを含む、様々な導電材料から形成され得る。同様に、センスアンプ２３０をセンス線２１０及び２１２に結合する相互接続部２４０及び２４２もまた、導電材料の層と該導電材料の層の間の導電ビアとを含む、様々な導電材料から形成され得る。
図２に示した図２のメモリセルの一部分は、垂直方向及び水平方向の次元に沿って配列され、ｚ軸は垂直方向の次元を指し示し、ｘ軸は水平方向の次元を指し示す。例えば、センス線２１２は、センス線２１０の下方に位置付けられる。アレイ領域２２２及び２２４は、アレイ間隙部２２０によって横方向に分離される。メモリセルＭＣは、アレイ間隙部２２０内に位置付けられない。
図２に示したメモリアレイの一部分の配列は、センス線２１０及び２１２が相互に及び隣接するセンス線（図示せず）に相互接続することに関する問題に敏感である。以前に説明したように、（複数の）センス線の結合は、データを読み出す際に誤りをもたらし得る。
図３は、開示の実施形態に従ったメモリアレイの一部分の略図である。図３のメモリアレイの一部分は、本開示の幾つかの実施形態では、図１のメモリアレイ１００の一部分に含まれ得る。
図３に示したメモリアレイの一部分は、センス線３１０（“Ａ”によっても識別される）及び３１２（“ａ”によっても識別される）を含み、センス線３１０及び３１２に結合されたメモリセルＭＣを更に含む。メモリセルＭＣは、アレイ領域３２２内に、及びアレイ領域３２４内に含まれる。アレイ領域３２２及び３２４は、それらの間に配置されたアレイ間隙部３２０によって分離される。センスアンプ３３０は、相互接続部３４０及び３４２によってセンス線３１０及び３１２に夫々結合される。センス線３１０は、センスアンプの第１のノード（ノードＡ）に結合され、センス線３１２は、センスアンプの第２のノード（ノードａ）に結合される。
メモリセルＭＣは、後に読み出されるデータを蓄積するために使用され得る。活性化された場合（例えば、ワード線等のアクセス線を使用して活性化された場合）、メモリセルは、データを読み出す及び／又はデータを書き込むためにアクセスされ得る。メモリセルＭＣは、様々な種類のメモリセルであり得、様々なメモリセル構造体を有し得、異なる種類の材料から形成され得る。開示の幾つかの実施形態では、メモリセルは揮発性であり得、開示の他の実施形態では、メモリセルは不揮発性であり得る。開示の幾つかの実施形態では、メモリセルは、一方のセンス線又は他方のセンス線に結合されるのではなく、むしろセンス線３１０及び３１２の両方に結合され得る。
センス線３１０及び３１２は、全体の長さに沿って電気的に連続する。センス線３１０及び３１２は、導電材料の層と該導電材料の層の間の導電ビアとを含む、様々な導電材料から形成され得る。同様に、センスアンプ３３０をセンス線３１０及び３１２に結合する相互接続部３４０及び３４２もまた、導電材料の層と該導電材料の層の間の導電ビアとを含む、様々な導電材料から形成され得る。
図３に示した図３のメモリの一部分は、垂直方向及び水平方向の次元に沿って配列され、ｚ軸は垂直方向の次元（ｚ方向）を指し示し、ｘ軸は水平方向（ｘ方向）を指し示す。アレイ領域３２２及び３２４は、アレイ間隙部３２０によって横方向に分離される。メモリセルＭＣは、アレイ間隙部３２０内に位置付けられない。センスアンプ３３０は、開示の幾つかの実施形態では、センス線３１０及び／又は３１２の下方に位置付けられ得る。また、開示の幾つかの実施形態では、センスアンプ３３０は、アレイ間隙部３２０内に位置付けられない。センスアンプ３３０は、センス線３１０及び３２０の下に位置付けられ得、開示の幾つかの実施形態では、アレイ領域内に位置付けられた部分を有し得、又アレイ領域内に全体的に位置付けられ得る。
センス線３１０は、部分３１０Ａ、３１０Ｂ、及び３１０Ｃを含み、センス線３１２は、部分３１２Ａ、３１２Ｂ、及び３１２Ｃを含む。部分３１０Ａ及び３１２Ａは、アレイ領域３２２内に少なくとも一部分を含み、部分３１０Ｃ及び３１２Ｃは、アレイ領域３２４内に少なくとも一部分を含む。部分３１０Ｂ及び３１２Ｂは、アレイ間隙部３２０内に含まれる。部分３１０Ａは部分３１２Ａの上方に位置付けられ、部分３１０Ｃは部分３１２Ｃの下方に位置付けられる。すなわち、（複数の）センス線の内の一方は、あるアレイ領域に対して、他方のセンス線の上方にある部分を有し、別のアレイ領域に対して、他方のセンス線の下方にある別の部分を有する。
センス線の２つの部分は、該センス線部分を一方の層から他方の層に結合するための（例えば、ｚ方向に沿った）垂直方向コンポーネントを有する線部分（例えば、部分３１０Ｂ又は３１２Ｂ）によって相互に結合される。２つの異なる層の他のセンス線部分（例えば、夫々、３１０Ａ及び３１０Ｃ、並びにセンス線部分３１２Ａ及び３１２Ｃ）を結合するセンス線部分３１０Ｂ及び３１２Ｂは、アレイ間隙部３２０内に位置付けられる。部分３１０Ａ及び３１２Ｃは、導電材料の同じ層から形成され得、部分３１２Ａ及び３１０Ｃは、導電材料の同じ層から形成され得る。センス線部分３１０Ｂ及び３１２Ｂは、導電層と、一方の導電層を他方に結合する導電ビアとを含み得る。センス線部分３１０Ｂ及び３１２Ｂ内に含まれる導電層及び導電ビアは、一方のアレイ領域のセンス線の一方の部分を他方のアレイ領域のセンス線の他方の部分に結合する垂直方向コンポーネントを提供し得る。導電材料の層は、誘電材料の１つ以上の層によって分離され得る。
センス線部分３１０Ｂ及び３１２Ｂは、（複数の）隣接するセンス線の間のクロストークを削減し得る、センス線３１０及び３１２に対する撚りを提供する。センス線部分３１０Ｂ及び３１２Ｂを位置付けることは、アレイ領域及びアレイ領域内の撚り部分の製造及びレイアウトの困難さ等の、アレイ領域（例えば、アレイ領域３２２又は３２４）内にセンス線に対する撚りを提供することに伴う製造の困難さを避ける。
また、垂直方向コンポーネントを有するセンス線部分３１０Ｂ及び３１２Ｂを含むセンス線３１０及び３１２の垂直方向の配列は、センス線３１０及び３１２に隣接して付加的なセンス線が密接に位置付けられることを可能にする。例えば、付加的なアクセス線は、ｘ方向及びｚ方向に直角な（例えば、図３のページの内及び外への）ｙ方向に沿って位置付けられ得る。
図４は、開示の実施形態に従った、隣接するセンス線に対する配列の略図である。図４は、センス線４１０及び４１２（センス線Ａ及びａ）、４５０及び４５２（センス線Ｃ及びｃ）、４６０及び４６２（センス線Ｂ及びｂ）、並びに４７０及び４７２（センス線Ｄ及びｄ）の４つの対を説明する。隣接するセンス線の配列は、開示の幾つかの実施形態では、メモリアレイに対するセンス線を提供するように複製され得る。
図４のセンス線は、垂直方向及び水平方向の次元に沿って配列され、ｚ軸は垂直方向の次元を指し示し、ｘ軸及びｙ軸は水平方向の次元を指し示す。例えば、センス線Ａ及びａ、Ｂ及びｂ、Ｃ及びｃ、並びにＤ及びｄは、ｘ軸に沿ったｘ方向に概して各々伸長し、センス線Ａ及びａ、Ｂ及びｂ、Ｃ及びｃ、並びにＤは、ｙ軸に沿ったｙ方向に相互に位置付けられる。対のセンス線は、ｚ軸に沿ったｚ方向に相互に位置付けられる。センス線の各対は、個別のセンスアンプに結合され、センス線Ａ及びａは、相互接続部４４０Ａ及び４４２ａを通じてセンスアンプ４３０Ａに結合され、センス線Ｂ及びｂは、相互接続部４４０Ｂ及び４４２ｂを通じてセンスアンプ４３０Ｂに結合され、センス線Ｃ及びｃは、相互接続部４４０Ｃ及び４４２ｃを通じてセンスアンプ４３０Ｃに結合され、センス線Ｄ及びｄは、相互接続部４４０Ｄ及び４４２ｄを通じてセンスアンプ４３０Ｄに結合される。メモリセルＭＣは、アレイ領域４２２及び／又は４２４内でセンス線Ａ及びａ、Ｂ及びｂ、Ｃ及びｃ、並びにＤ及びｄに結合され得る。メモリセルＭＣは、開示の幾つかの実施形態では、１つのセンス線に結合され得る。メモリセルＭＣは、開示の幾つかの実施形態では、２つのセンス線（例えば、対の両方のセンス線）に結合され得る。アレイ領域４２２及び４２４は、それらの間に配置されたアレイ間隙部４２０によって横方向に分離される。メモリセルＭＣは、アレイ間隙部４２０内に位置付けられない。
センス線Ａ及びａ、Ｂ及びｂ、Ｃ及びｃ、Ｄ及びｄは、それらの全体の長さに沿って電気的に連続する。センス線Ａ及びａ、Ｂ及びｂ、Ｃ及びｃ、Ｄ及びｄは、導電材料の層と該導電材料の層の間の導電ビアとを含む、様々な導電材料から形成され得る。同様に、センスアンプ４３０Ａ～Ｄをセンス線Ａ及びａ、Ｂ及びｂ、Ｃ及びｃ、Ｄ及びｄに結合する相互接続部４４０Ａ～Ｄ及び４４２ａ～ｄもまた、導電材料の層と該導電材料の層の間の導電ビアとを含む、様々な導電材料から形成され得る。
センス線Ａは、センス線部分４１０Ａ、４１０Ｂ、及び４１０Ｃを含み、センス線ａは、センス線部分４１２Ａ、４１２Ｂ、及び４１２Ｃを含む。センス線Ｃは、センス線部分４５０Ａ、４５０Ｂ、及び４５０Ｃを含み、センス線ａは、センス線部分４５２Ａ、４５２Ｂ、及び４５２Ｃを含む。センス線部分４１０Ａ及び４１０Ｃは、２つの異なる層に位置付けられ、センス線部分４１０Ａは、センス線部分４１０Ｃの層の上方の層にある。同様に、センス線４１２Ａ及び４１２Ｃ、４５０Ａ及び４５０Ｃ、並びに４５２Ａ及び４５２Ｃは、２つの異なる層に位置付けられる。センス線部分４１２Ａは、センス線部分４１２Ｃの層の下方の層にあり、センス線部分４５０Ａは、センス線部分４５０Ｃの層の上方の層にあり、センス線部分４５２Ａは、センス線部分４５２Ｃの層の下方の層にある。センス線４６０及び４６２、並びにセンス線４７０及び４７２は、センス間隙部を通じた一方のアレイ領域から他方のアレイ領域までのそれらの長さに渡って、（例えば、上方から下方への、及びその逆の）相互に対する関連する位置を概して切り替えない。
センス線部分４１０Ｂ及び４１２Ｂ、並びに４５０Ｂ及び４５２Ｂは、アレイ間隙部４２０内に（例えば、ｚ軸に沿ったｚ方向の）垂直方向コンポーネントを含む部分を各々含む。センス線部分４１０Ｂは、２つの異なる層にあるセンス線部分４１０Ａ及び４１０Ｃを結合する。同様に、センス線部分４１２Ｂは、２つの異なる層にあるセンス線部分４１２Ａ及び４１２Ｃを結合し、センス線部分４５０Ｂは、２つの異なる層にあるセンス線部分４５０Ａ及び４５０Ｃを結合し、センス線部分４５２Ｂは、２つの異なる層にあるセンス線部分４５２Ａ及び４５２Ｃを結合する。センス線部分４１０Ａ、４１２Ｃ、４５０Ａ、及び４５２Ｃは、導電材料の同じ層から形成され得、部分４１０Ｃ、４１２Ａ、４５０Ｃ、及び４５２Ａは、導電材料の同じ層から形成され得る。センス線４６０及び４７０は、導電材料の同じ層から形成され得、センス線４６２及び４７２は、導電材料の同じ層から形成され得る。センス線部分４１０Ｂ、４１２Ｂ、４５０Ｂ、及び４５２Ｂは、導電層と、一方の導電層を他方に結合する導電ビアとを含み得る。センス線部分４１０Ｂ、４１２Ｂ、４５０Ｂ、及び４５２Ｂ内に含まれる導電層及び導電ビアは、センス線の一方の部分をセンス線の他方の部分に結合する垂直方向コンポーネントを提供し得る。導電材料の層は、誘電材料の１つ以上の層によって分離され得る。
センス線部分４１０Ｂ及び４１２Ｂは、センス線４１０及び４１２に対する撚りを提供し、センス線部分４５０Ｂ及び４５２Ｂは、センス線４５０及び４５２に対する撚りを提供する。しかしながら、図４の実施形態では、センス線４６０及び４６２は、相互に撚られず、センス線４７０及び４７２は、相互に撚られない。開示のこうした実施形態では、撚られたセンス線の対は、撚られていないセンス線の対の間に位置付けられる。しかしながら、開示はこうした配列に限定されず、図４に示したセンス線の配列は、撚られたセンス線と撚られていないセンス線との何れかの特定の配列に開示の範囲を限定することを意図しない。
センス線４１０と４１２との撚り、及びセンス線４５０と４５２との撚りは、隣接するセンス線の間の（例えば、図４に示した隣接するセンス線Ａ及びａ、Ｂ及びｂ、Ｃ及びｃ、Ｄ及びｄの間の）相互結合を削減し得る。アレイ間隙部４２０内にセンス線部分４１０Ｂ、４１２Ｂ、４５０Ｂ、及び４５２Ｂを位置付けることは、アレイ領域及びアレイ領域内の撚り部分の製造及びレイアウトに伴う困難さ等の、アレイ領域（例えば、アレイ領域４２２又は４２４）内にセンス線に対する撚りを提供することに伴う製造の困難さを避ける。
図５は、開示の実施形態に従ったセンス線の配列を説明する断面図である。図５のセンス線の配列は、開示の幾つかの実施形態では、図４のセンス線４１０及び４１２に対して、並びに４５０及び４５２に対して使用され得る。
図５は、センス線５１１及び５１３を含む。センス線５１１は、センス線部分５１１Ａ、５１１Ｂ、及び５１１Ｃを含み、センス線５１３は、センス線部分５１３Ａ、５１３Ｂ、及び５１３Ｃを含む。センス線５１１及び５１３は、垂直方向及び水平方向の次元に沿って配列され、ｚ軸は垂直方向の次元を指し示し、ｘ軸は水平方向の次元を指し示す。例えば、センス線部分５１１Ａは、センス線部分ｚａ１１Ｃとは異なる層にあり、センス線部分５１１Ｂによってセンス線部分ｚａ１１Ｃに結合される。センス線部分５１３Ａは、センス線部分ｚａ１３Ｃとは異なる層にあり、センス線部分５１３Ｂによってセンス線部分ｚａ１３Ｃに結合される。図５の実施形態では、センス線部分５１１Ａ及び５１３Ｃは、センス線部分５１３Ａ及び５１１Ｃの層の上方にある層にある。
図５は、メモリセルＭＣと、センス線５１１Ａ及び５１３Ａの間のメモリセルＭＣＡ及びＭＣａによって、並びにセンス線部分５１１Ｃ及び５１３Ｃの間のメモリセルＭＣＡ及びＭＣａによって共有されるセルプレートＣＰとを更に含む。メモリセルＭＣＡ及びＭＣａ並びにセルプレートＣＰは、アレイ領域５２３及び５３５内に含まれ、センス線部分５１１Ｂ及び５１３Ｂは、それらの間に配置されたアレイ間隙部５２１内に含まれる。メモリセルＭＣＡ及びＭＣａは、様々な種類のメモリセルであり得、様々なメモリセル構造体を有し得、異なる種類の材料から形成され得る。開示の幾つかの実施形態では、メモリセルは揮発性メモリセルであり得、開示の他の実施形態では、メモリセルは不揮発性メモリセルであり得る。開示の幾つかの実施形態では、メモリセルは、図５の実施形態に示したように、一方又は他方に結合されるのではなく、むしろセンス線５１１及び５１３の両方に結合される。
センスアンプ５３１は、相互接続部５４１及び５４３によってセンス線５１１及び５１３に夫々結合される。センス線５１１及び５１３は、導電材料の層と該導電材料の層の間の導電ビアとを含む、様々な導電材料から形成され得る。同様に、センスアンプ５３１をセンス線５１１及び５１３に結合する相互接続部５４１及び５４３もまた、導電材料の層と該導電材料の層の間の導電ビアとを含む、様々な導電材料から形成され得る。センスアンプ５３１は、開示の幾つかの実施形態では、センス線５１０及び／又は５１２の下方に位置付けられ得る。また、開示の幾つかの実施形態では、センスアンプ５３１は、アレイ間隙部５２１内に位置付けられない。センスアンプ５３１は、センス線５１１及び５１３の下に位置付けられ得、開示の幾つかの実施形態では、アレイ領域内に位置付けられた少なくとも一部分を有し得、又は該アレイ領域内に全体的に位置付けられ得る。
例えば、センス線部分５１１Ａ及び５１３Ｃは、同じ導電層５５０を含み得、センス線部分５１３Ａ及び５１１Ｃは、同じ導電層５６０を含み得る。センス線部分５１３Ａは、導電層５６２ａに結合された導電ビア５６１ａを更に含み、センス線部分５１１Ｃは、導電層５６４Ａに結合された導電ビア５６１Ａを更に含む。センス線部分５１１Ｂ及び５１３Ｂは、電気的に連続するセンス線５１１及び５１３を提供するために、センス線部分５１１Ａ及び５１１Ｃの間に、及びセンス線部分５１３Ａ及び５１３Ｃの間に全てが夫々結合された１つ以上の導電ビアを各々含む、垂直方向構造体を含む。センス線部分５１１Ｂは、導電ビア５５２Ａ、５５４Ａ、５５６Ａ、５５８Ａ、及び５５９Ａを含み、導電層５５０Ａの一部分と導電層５６４Ａの一部分とを含み得る。センス線部分５１３Ｂは、導電ビア５５２ａ、５５４ａ、５５６ａ、５５８ａ、及び５５９ａを含み、導電層５５０ａの一部分と導電層５６２ａの一部分とを含み得る。
相互接続部５４１は、導電垂直方向構造体５７０Ａ及び５７２Ａと導電層５７５とを含む。相互接続部５４１は、センス線５１１をセンスアンプ５３１に結合する。相互接続部５４３は、導電垂直方向構造体５７４と導電層５７６とを含む。相互接続部５４３は、センス線５１３をセンスアンプ５３１に結合する。導電垂直方向構造体５７０Ａ、５７２Ａ、及び５７４ａは、導電ビア及び／又は導電層を含み得る。例えば、図５の実施形態では、導電垂直方向構造体５７０Ａ及び５７２Ａの各々は、二重導電ビアと、それらの間の介在導電層とを含む。
センス線５１１及び５１３の異なる部分と、相互接続部５４１及び５４３とを参照しながら以前に説明した導電層及び導電ビアは、同じ導電材料を含み得、又は異なる導電材料を含み得、現在知られている又は後に開発される製造技術を使用して形成され得る。導電層及び／又は導電ビアに対して様々な導電材料が使用され得る。導電層及び／又は導電ビアに対する導電材料の非限定的な例には、タングステン、アルミニウム、銅、ドープされたポリシリコン、及びこうした材料の組み合わせを含む導電材料が挙げられる。しかしながら、開示の範囲を逸脱することなく、その他の導電材料が同様に使用され得る。
図６は、開示の実施形態に従ったセンス線の配列に対する様々な層及びビアのレイアウトを示す略図である。図６のレイアウトは、開示の幾つかの実施形態では、図５に示したセンス線の配列に対するレイアウトを表し得る。説明を容易にするために、図５のセンス線の配列に対する参照番号が図６のレイアウトにも使用されている。図５の断面図は、切り線Ａ－Ａにおける図６のレイアウトの図を示す。
図６に示すように、センス線部分５１３Ａ及びセンス線部分５１３Ｂの導電層５６２ａは、センス線部分５１１Ｂの導電ビア５５９Ａ及び導電層５６４Ａの周囲で（ｘ－ｙ面に沿って）横方向に屈曲する。導電層５６２Ａは更に、センス線部分５１３Ａをセンス線部分５１３Ｂと結合するように元に屈曲する。導電層５６２ａもまた、導電ビア５６１Ａ及び導電層５６４Ａの周囲で横方向に屈曲する。導電層５６２ａは、相互接続部５４３の導電垂直方向構造体５７４ａ及び導電層５７６を通じて、センス線５１３をセンスアンプ５３１に結合する。
センス線部分５１３Ａ及びセンス線部分５１３Ｂの導電層は、センス線部分５１１Ｂの導電層５６４ａとｘ方向に沿って長手方向に整列された部分６６２ａを含む。センス線部分５１３Ａ及びセンス線部分５１３Ｂの導電層５６２ａは、隣接するセンス線の導電層とｘ方向に沿って長手方向に整列された部分６６３ａをも含む。センス線部分５１３Ａ及び５１３Ｂの部分６６２ａ及び６６３ａは、屈曲部分６６５によって、電気的に連続するセンス線に結合される。屈曲部分６６５は、センス線を伴う整列から、隣接するセンス線を伴う整列までに渡るための、ｘ方向に対する（例えば、ｙ軸に沿った）横方向コンポーネントを含む。
センス線部分５１１Ｂ及び５１１Ｃの導電層５６４Ａは、相互接続部５４１（例えば、導電垂直方向構造体５７０Ａ及び５７２Ａ、並びに導電層５７５）を通じて、電気的に連続するセンス線に結合された不連続区域を含み得る。こうした配列では、相互接続部５４１の導電垂直方向構造体及び層は、センス線部分５１１Ｂ及び５１１Ｃと共有されるとみなされ得る。導電層５６４Ａの不連続区域は、導電層５６２ａ内の屈曲部により提供される領域内に位置付けられ得る。センス線部分５１３Ａ及び５１３Ｂ、並びに５１１Ｂ及び５１１Ｃの導電層５６２ａ及び５６４Ａは、同じ導電層から形成され得る。開示の幾つかの実施形態では、しかしながら、５６２ａ及び５６４Ａは、別個のマスク（例えば、フォトリソグラフィ）ステップ及び／又は別個のエッチングステップを使用して形成される。
センス線部分５１１Ｂ及び５１１Ｃに対する導電構造体及び層の周囲で、アレイ間隙部５２１内のセンス線部分５１３Ａ及び５１３Ｂの導電層５６２ａを屈曲することは、アレイ間隙部５２１内でのセンス線５１１及び５１３の撚りを可能にする。こうした配列は、センス線５１１及び／又は５１３の下方に位置付けられたセンスアンプ５３１に結合するためにも、開示の幾つかの実施形態では使用され得る。センス線５１１及び／又は５１３の下に位置付けられ、開示の幾つかの実施形態では、アレイ領域内に位置付けられた部分を有し、又は該アレイ領域内に全体的に位置付けられるセンスアンプ５３１に結合するためにも、該配列は、開示の幾つかの実施形態では使用され得る。
図６は、アレイ間隙部５２１内で撚られたセンス線（例えば、センス線Ｃ及びｃ）の別の対を更に説明する。センス線Ｃ及びｃは、以前に説明したセンス線５１１及び５１３と同じ、切り線Ａ－Ａに沿った配列を有し得る。センス線Ｂ及びｂ、並びにＤ及びｄの対は、しかしながら、撚られていない。Ａ及びａ、並びにＣ及びｃの撚られたセンス線は、撚られていないセンス線の間に配置される。図６のレイアウトは、撚られたセンス線と撚られていないセンス線との間欠的なパターン内により多くのセンス線を提供するように複製され得る。
図６のセンス線の異なる部分と相互接続部とを参照しながら以前に説明した導電層及び導電ビアは、同じ導電材料を含み得、又は異なる導電材料を含み得、現在知られている又は後に開発される製造技術を使用して形成され得る。導電層及び／又は導電ビアに対して様々な導電材料が使用され得る。導電層及び／又は導電ビアに対する導電材料の非限定的な例には、タングステン、アルミニウム、銅、ドープされたポリシリコン、及びこうした材料の組み合わせを含む導電材料が挙げられる。しかしながら、開示の範囲を逸脱することなく、その他の導電材料が同様に使用され得る。
開示の具体的な実施形態は、説明目的のために本明細書で説明されているが、開示の精神及び範囲から逸脱することなく、様々な修正がなされ得ることは、前述したことから分かるであろう。したがって、開示の範囲は、本明細書で説明した具体的な実施形態の何れにも限定されるべきではない。

Claims (19)

  1. 第１、第２、及び第３のセンス線部分を含み、前記第１、第２、及び第３のセンス線部分を通じて電気的に連続する第１のセンス線と、
    第４、第５、及び第６のセンス線部分を含み、前記第４、第５、及び第６のセンス線部分を通じて電気的に連続する第２のセンス線であって、前記第１のセンス線部分は前記第４のセンス線部分の上方にあり、前記第６のセンス線部分は前記第３のセンス線部分の上方にある、前記第２のセンス線と、
    前記第１のセンス線部分と前記第４のセンス線部分とに結合されたメモリセルを含む第１のアレイ領域と、
    前記第１のアレイ領域から横方向に配置され、前記第３のセンス線部分と前記第６のセンス線部分とに結合されたメモリセルを含む第２のアレイ領域と、
    前記第１及び第２のアレイ領域の間に配置されたアレイ間隙部と
    を含み、
    前記第１及び第４のセンス線部分は、前記第１のアレイ領域から前記アレイ間隙部中に伸長し、前記第３及び第６のセンス線部分は、前記第２のアレイ領域から前記アレイ間隙部中に伸長し、
    前記第２のセンス線部分は、垂直方向コンポーネントを含み、前記アレイ間隙部内で前記第１のセンス線部分を前記第３のセンス線部分に結合し、前記第５のセンス線部分は、垂直方向コンポーネントを含み、前記第４のセンス線部分を前記第６のセンス線部分に結合し、
    前記第１のアレイ領域は、前記第１のセンス線部分に結合された第１のメモリセルと、前記第４のセンス線部分に結合された第２のメモリセルとを含み、前記第１のメモリセル及び前記第２のメモリセルはセルプレートを共有し、
    前記第１のメモリセルは前記第２のメモリセルの上方に配置され、前記第１及び第２のメモリセルは、前記第１のアレイ領域内で前記第１のセンス線部分と前記第４のセンス線部分との間に配置される、
    装置。
  2. 前記第２のセンス線部分は、少なくとも１つの導電ビアを含み、前記第５のセンス線部分は、少なくとも１つの導電ビアを含む、請求項１に記載の装置。
  3. 前記第１及び第６のセンス線部分は、導電材料の第１の層から共に形成され、前記第４及び第３のセンス線部分は、導電材料の第２の層から共に形成される、請求項１に記載の装置。
  4. センスアンプと、
    前記第１のセンス線を前記センスアンプに結合するように構成された第１の相互接続部と、
    前記第２のセンス線を前記センスアンプに結合するように構成された第２の相互接続部と
    を更に含み、
    前記センスアンプ並びに第１及び第２の相互接続部は、前記第３及び第４のセンス線部分の導電層の下方に配置される、
    請求項１に記載の装置。
  5. 第１、第２、及び第３のセンス線部分を含み、前記第１、第２、及び第３のセンス線部分を通じて電気的に連続する第１のセンス線と、
    第４、第５、及び第６のセンス線部分を含み、前記第４、第５、及び第６のセンス線部分を通じて電気的に連続する第２のセンス線であって、前記第１のセンス線部分は前記第４のセンス線部分の上方にあり、前記第６のセンス線部分は前記第３のセンス線部分の上方にある、前記第２のセンス線と、
    前記第１のセンス線部分と前記第４のセンス線部分とに結合されたメモリセルを含む第１のアレイ領域と、
    前記第１のアレイ領域から横方向に配置され、前記第３のセンス線部分と前記第６のセンス線部分とに結合されたメモリセルを含む第２のアレイ領域と、
    前記第１及び第２のアレイ領域の間に配置されたアレイ間隙部と
    を含み、
    前記第１及び第４のセンス線部分は、前記第１のアレイ領域から前記アレイ間隙部中に伸長し、前記第３及び第６のセンス線部分は、前記第２のアレイ領域から前記アレイ間隙部中に伸長し、
    前記第２のセンス線部分は、垂直方向コンポーネントを含み、前記アレイ間隙部内で前記第１のセンス線部分を前記第３のセンス線部分に結合し、前記第５のセンス線部分は、垂直方向コンポーネントを含み、前記第４のセンス線部分を前記第６のセンス線部分に結合し、
    第７、第８、及び第９のセンス線部分を含み、前記第７、第８、及び第９のセンス線部分を通じて電気的に連続する第３のセンス線と、
    第１０、第１１、及び第１２のセンス線部分を含み、前記第１０、第１１、及び第１２のセンス線部分を通じて電気的に連続する第４のセンス線と
    を更に含み、
    前記第７のセンス線部分は前記第１０のセンス線部分の上方にあり、前記第９のセンス線部分は前記第１２のセンス線部分の上方にあり、
    前記第３及び第４のセンス線は、前記第１及び第２のセンス線に横方向に隣接する、
    装置。
  6. 前記第１及び第６のセンス線部分は、導電材料の第１の層から共に形成され、前記第４及び第３のセンス線部分は、導電材料の第２の層から共に形成され、
    前記第７及び第９のセンス線部分は、導電材料の前記第１の層から形成され、
    前記第１０及び第１２のセンス線部分は、導電材料の前記第２の層から形成される、
    請求項５に記載の装置。
  7. 第１及び第２のアレイ領域を通じて、並びに前記第１及び第２のアレイ領域の間に配置されたアレイ間隙部を通じて電気的に連続するセンス線の複数の対と、
    センス線の前記複数の対に結合され、前記第１及び第２のアレイ領域内に含まれる複数のメモリセルと
    を含み、
    センス線の前記複数の対の内の、センス線の少なくとも１つの対は、センス線の前記対の前記センス線を撚るための、前記アレイ間隙部内のセンス線部分であって、第１の導電層を前記第１の導電層の下方にある第２の導電層に結合するための垂直方向コンポーネントを有する、前記アレイ間隙部内の前記センス線部分を含み、
    センス線の前記複数の対の内の、センス線の前記少なくとも１つの対は、センス線の前記複数の対の内の、センス線の他の２つの対の間に配置され、センス線の前記他の２つの対は、前記センス線を撚るための、前記アレイ間隙部内のセンス線部分を含まない、
    装置。
  8. 第１及び第２のアレイ領域を通じて、並びに前記第１及び第２のアレイ領域の間に配置されたアレイ間隙部を通じて電気的に連続するセンス線の複数の対と、
    センス線の前記複数の対に結合され、前記第１及び第２のアレイ領域内に含まれる複数のメモリセルと
    を含み、
    センス線の前記複数の対の内の、センス線の少なくとも１つの対は、センス線の前記対の前記センス線を撚るための、前記アレイ間隙部内のセンス線部分であって、第１の導電層を前記第１の導電層の下方にある第２の導電層に結合するための垂直方向コンポーネントを有する、前記アレイ間隙部内の前記センス線部分を含み、
    センス線の前記複数の対の内の、センス線の前記少なくとも１つの対は、第１のセンス線及び第２のセンス線を含み、前記第１のセンス線はビアを含み、前記第２のセンス線は、前記第１のセンス線の一部分と長手方向に整列された第１の導電部分と、隣接するセンス線の一部分と長手方向に整列された第２の導電部分と、前記第１センス線の前記ビアの周囲で前記第２のセンス線を屈曲するように前記第１の導電部分を前記第２の導電部分と結合するための横方向コンポーネント有する第３の導電部分とを含み、
    前記第１のセンス線は、前記ビアに結合され、及び前記第１のセンス線の前記ビアの周囲で前記第２のセンス線を屈曲するための横方向コンポーネントを有する前記第３の導電部分により提供される領域内に位置付けられた、導電層の不連続区域を含み、前記導電層の前記不連続区域は、前記第２のセンス線の前記第１の導電部分と長手方向に整列される、
    装置。
  9. 第１及び第２のアレイ領域を通じて、並びに前記第１及び第２のアレイ領域の間に配置されたアレイ間隙部を通じて電気的に連続するセンス線の複数の対と、
    センス線の前記複数の対に結合され、前記第１及び第２のアレイ領域内に含まれる複数のメモリセルと、
    センス線の前記複数の対の下方に配置されたセンスアンプと、
    センス線の前記複数の対の内の、センス線の前記少なくとも１つの対の第１のセンス線を前記センスアンプに結合するように構成された第１の相互接続部であって、前記第１の相互接続部は、
    導電垂直方向構造体と、
    導電層と
    を含む、前記第１の相互接続部と、
    センス線の前記複数の対の内の、センス線の前記少なくとも１つの対の第２のセンス線を前記センスアンプに結合するように構成された第２の相互接続部と
    を含み、
    センス線の前記複数の対の内の、センス線の少なくとも１つの対は、センス線の前記対の前記センス線を撚るための、前記アレイ間隙部内のセンス線部分であって、第１の導電層を前記第１の導電層の下方にある第２の導電層に結合するための垂直方向コンポーネントを有する、前記アレイ間隙部内の前記センス線部分を含む、
    装置。
  10. 前記導電垂直方向構造体は導電ビアを含む、請求項９に記載の装置。
  11. 複数のセンス線の第１の部分及び第４の部分を含み、前記複数のセンス線の前記第１の部分及び前記第４の部分に結合されたメモリセルを更に含む第１のアレイ領域と、
    前記複数のセンス線の第２の部分及び第５の部分を含み、前記複数のセンス線の前記第２及び第５の部分に結合されたメモリセルを更に含む第２のアレイ領域と、
    前記第１及び第２のアレイ領域の間に配置され、前記複数のセンス線の第３の部分及び第６の部分を含み、何れのメモリセルも含まないアレイ間隙部であって、前記複数のセンス線の各第３の部分は、前記複数のセンス線の前記第１の部分と第２の部分とを結合するように構成された垂直方向コンポーネントを有する導電構造体を含み、前記複数のセンス線の各第６の部分は、前記複数のセンス線の前記第４の部分及び第５の部分に結合するように構成された垂直方向コンポーネントを有する導電構造体を含み、前記第３及び第６の部分は、前記第１及び第２のアレイ領域並びに前記アレイ間隙部を通じて電気的に連続するセンス線を提供するように構成される、前記アレイ間隙部と
    を含み、
    前記第１のアレイ領域は、前記複数のセンス線の前記第１の部分に結合された第１のメモリセルと、前記第４の部分に結合された第２のメモリセルとを含み、前記第１のメモリセル及び前記第２のメモリセルはセルプレートを共有し、前記第１のメモリセルは前記第２のメモリセルの上方に配置され、前記第１及び第２のメモリセルは、前記第１のアレイ領域内で前記複数のセンス線の前記第１の部分と前記第４の部分との間に配置される、
    装置。
  12. 前記複数のセンス線の前記第１の部分は、第１の導電層から形成され、前記複数のセンス線の前記第２の部分は、前記第１の導電層の下方に配置された第２の導電層から形成される、請求項１１に記載の装置。
  13. 前記第１のアレイ領域は、前記第２の導電層から形成された、第２の複数のセンス線の第１の部分を更に含み、前記第２のアレイ領域は、前記第１の導電層から形成された、前記第２の複数のセンス線の第２の部分を更に含み、前記アレイ間隙部は、前記第２の複数のセンス線の第３の部分を含み、前記第２の複数のセンス線の各第３の部分は、前記第１及び第２のアレイ領域並びに前記アレイ間隙部を通じて電気的に連続する第２の複数のセンス線を提供するために、前記第２の複数のセンス線の前記第１の部分と第２の部分とを結合するように構成された垂直方向コンポーネントを有する導電構造体を含む、請求項１２に記載の装置。
  14. 前記第２の導電層の下方に、並びに前記第１又は第２のアレイ領域内に位置付けられた複数のセンスアンプを更に含む、請求項１２に記載の装置。
  15. 複数の第１の相互接続部と、複数の第２の相互接続部とを更に含み、前記複数の第１の相互接続部の各々は、前記複数のセンス線の内の個別のセンス線を、前記複数のセンスアンプの内の個別の１つに結合し、前記複数の第２の相互接続部の各々は、前記第２の複数のセンス線の内の個別のセンス線を、前記複数のセンスアンプの内の個別の１つに結合する、請求項１４に記載の装置。
  16. 前記複数の第１の相互接続部及び複数の第２の相互接続部は、前記第２の導電層の下方に形成される、請求項１５に記載の装置。
  17. 前記複数の第１の相互接続部の各々は、前記複数のセンス線の内の前記個別のセンス線に結合された導電垂直方向構造体を含む、請求項１６に記載の装置。
  18. 前記複数のセンス線の前記第３の部分は、複数の導電ビアを含む、請求項１２に記載の装置。
  19. 前記導電ビアは、前記第１の導電層と前記第２の導電層との間に結合される、請求項１８に記載の装置。
JP2020536240A 2017-12-28 2018-12-19 半導体メモリに対するセンス線アーキテクチャのための装置及び方法 Active JP6997324B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/857,327 US10607687B2 (en) 2017-12-28 2017-12-28 Apparatuses and methods for sense line architectures for semiconductor memories
US15/857,327 2017-12-28
PCT/US2018/066558 WO2019133396A1 (en) 2017-12-28 2018-12-19 Apparatuses and methods for sense line architectures for semicondcutor memories

Publications (2)

Publication Number Publication Date
JP2021508950A JP2021508950A (ja) 2021-03-11
JP6997324B2 true JP6997324B2 (ja) 2022-01-17

Family

ID=67058430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020536240A Active JP6997324B2 (ja) 2017-12-28 2018-12-19 半導体メモリに対するセンス線アーキテクチャのための装置及び方法

Country Status (6)

Country Link
US (3) US10607687B2 (ja)
EP (1) EP3732684A4 (ja)
JP (1) JP6997324B2 (ja)
KR (1) KR102447733B1 (ja)
CN (1) CN111512377B (ja)
WO (1) WO2019133396A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607687B2 (en) * 2017-12-28 2020-03-31 Micron Technology, Inc. Apparatuses and methods for sense line architectures for semiconductor memories
WO2021152338A1 (en) * 2020-01-28 2021-08-05 Micron Technology, Inc. Analog storage using memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150130068A1 (en) 2013-11-12 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of three dimensional conductive lines
JP2017168623A (ja) 2016-03-16 2017-09-21 株式会社東芝 トランジスタ及び半導体記憶装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107459A (en) 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
US5864181A (en) 1993-09-15 1999-01-26 Micron Technology, Inc. Bi-level digit line architecture for high density DRAMs
US5581126A (en) * 1995-09-14 1996-12-03 Advanced Micro Devices, Inc. Interlaced layout configuration for differential pairs of interconnect lines
US6043562A (en) * 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
US6028783A (en) 1997-11-14 2000-02-22 Ramtron International Corporation Memory cell configuration for a 1T/1C ferroelectric memory
US6034879A (en) 1998-02-19 2000-03-07 University Of Pittsburgh Twisted line techniques for multi-gigabit dynamic random access memories
US6084816A (en) 1998-04-16 2000-07-04 Kabushiki Kaisha Toshiba Semiconductor memory device
US7259464B1 (en) 2000-05-09 2007-08-21 Micron Technology, Inc. Vertical twist scheme for high-density DRAMs
US6396728B1 (en) 2000-07-28 2002-05-28 Micron Technology, Inc. Array organization for high-performance memory devices
US7291878B2 (en) 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
US7002835B2 (en) 2003-07-14 2006-02-21 Seiko Epson Corporation Memory cell and semiconductor memory device
KR100541818B1 (ko) * 2003-12-18 2006-01-10 삼성전자주식회사 반도체 메모리 장치의 라인 배치구조
JP4130638B2 (ja) * 2004-02-10 2008-08-06 株式会社東芝 半導体集積回路装置
JP4428384B2 (ja) * 2006-12-25 2010-03-10 エルピーダメモリ株式会社 半導体記憶装置
JP2011118998A (ja) * 2009-12-04 2011-06-16 Elpida Memory Inc 半導体装置
WO2013147743A1 (en) * 2012-03-26 2013-10-03 Intel Corporation Three dimensional memory control circuitry
US10388335B2 (en) * 2017-08-14 2019-08-20 Micron Technology, Inc. Sense amplifier schemes for accessing memory cells
US10607687B2 (en) * 2017-12-28 2020-03-31 Micron Technology, Inc. Apparatuses and methods for sense line architectures for semiconductor memories

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150130068A1 (en) 2013-11-12 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of three dimensional conductive lines
JP2017168623A (ja) 2016-03-16 2017-09-21 株式会社東芝 トランジスタ及び半導体記憶装置

Also Published As

Publication number Publication date
EP3732684A4 (en) 2021-08-11
WO2019133396A1 (en) 2019-07-04
CN111512377B (zh) 2023-08-29
US20190206480A1 (en) 2019-07-04
US20220130449A1 (en) 2022-04-28
US10607687B2 (en) 2020-03-31
JP2021508950A (ja) 2021-03-11
KR20200089766A (ko) 2020-07-27
US20200211625A1 (en) 2020-07-02
CN111512377A (zh) 2020-08-07
US11232829B2 (en) 2022-01-25
EP3732684A1 (en) 2020-11-04
KR102447733B1 (ko) 2022-09-28
US11715513B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US6665203B2 (en) Semiconductor memory device having a hierarchial I/O strucuture
US9047953B2 (en) Memory device structure with page buffers in a page-buffer level separate from the array level
US11282827B2 (en) Nonvolatile memory device having stacked structure with spaced apart conductive layers
KR20200028500A (ko) 반도체 메모리 디바이스의 전원 배선
US11830805B2 (en) Vertical memory device
JP6997324B2 (ja) 半導体メモリに対するセンス線アーキテクチャのための装置及び方法
US8879297B2 (en) Semiconductor device having multi-level wiring structure
JPS6155198B2 (ja)
JP2000031420A (ja) 半導体メモリ素子
US20230171964A1 (en) Nonvolatile memory device
JPH07130164A (ja) 半導体装置
JP3354230B2 (ja) ダイナミック型半導体記憶装置
CN115172364B (zh) 半导体结构及存储器
US11658168B2 (en) Flash memory with improved bandwidth
KR20080097032A (ko) 반도체 장치의 금속배선 및 그 형성 방법
US20240105267A1 (en) Non-volatile memory device
JP2024002881A (ja) メモリデバイス
JP2010177505A (ja) 半導体集積回路及びそのレイアウト方法
TW202401786A (zh) 記憶體元件
CN116634765A (zh) 半导体结构及存储器
TW201842504A (zh) 記憶體裝置
JPH11150243A (ja) 半導体記憶装置
CN1325546A (zh) 高密度集成电路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211216

R150 Certificate of patent or registration of utility model

Ref document number: 6997324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150