KR102440393B1 - 유연성 있는 선재와 그의 가공 방법 - Google Patents

유연성 있는 선재와 그의 가공 방법 Download PDF

Info

Publication number
KR102440393B1
KR102440393B1 KR1020200132559A KR20200132559A KR102440393B1 KR 102440393 B1 KR102440393 B1 KR 102440393B1 KR 1020200132559 A KR1020200132559 A KR 1020200132559A KR 20200132559 A KR20200132559 A KR 20200132559A KR 102440393 B1 KR102440393 B1 KR 102440393B1
Authority
KR
South Korea
Prior art keywords
layer
wire
superconducting
substrate
silver
Prior art date
Application number
KR1020200132559A
Other languages
English (en)
Other versions
KR20210061922A (ko
Inventor
김영순
이정훈
김형진
장귀태
이헌주
문승현
Original Assignee
주식회사 서남
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 서남 filed Critical 주식회사 서남
Priority to PCT/KR2020/014448 priority Critical patent/WO2021101086A1/ko
Publication of KR20210061922A publication Critical patent/KR20210061922A/ko
Application granted granted Critical
Publication of KR102440393B1 publication Critical patent/KR102440393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Abstract

본 발명은 유연성 있는 선재와 그의 가공 방법에 관한 것이다.
본 발명의 유연성 선재는 기판, 버퍼층, 초전도층, 실버층 및 안정화층으로 이루어진 고온 초전도 선재를 포함하되, 상기 고온 초전도 선재의 전체 면적에서 기판 두께를 감소하거나 초전도층을 복수개로 적층하여 초전도층의 단면적을 증가시켜, 공학적 임계전류밀도(Je)를 향상시키고 기판의 두께를 줄이거나 제거함으로써 선재의 유연성을 제공할 수 있다.

Description

유연성 있는 선재와 그의 가공 방법{FLEXIBLE HIGH TEMPERATURE SUPERCONDUCTOR WIRE AND MANUFACTURING METHOD THEREOF}
본 발명은 유연성 있는 선재와 그의 가공 방법에 관한 것으로서, 더욱 상세하게는 기판, 버퍼층, 초전도층, 실버층, 및 안정화층으로 이루어진 고온 초전도 선재로 이루어지되, 상기 고온 초전도 선재의 전체 단면적에서 기판 두께를 감소시키거나 초전도층을 복수개로 적층하여 초전도층의 단면적을 증가시켜, 공학적 임계전류밀도(Engineering critical current density, Je)를 향상시키고 기판의 두께를 줄이거나 제거함으로써 선재의 유연성을 제공한, 유연성 있는 선재 및 그의 가공 방법에 관한 것이다.
초전도체는 전력의 손실 없이 전류를 흘릴 수 있다. 예를 들어, 초전도체는 임계 온도 이하에서 저항이 0이 되는 특성을 갖는다. 이러한 특성으로 초전도체는 케이블, 변압기, 발전기, 한류기 및 모터와 같은 전력기기들과 자기공명영상(MRI) 및 핵자기공명(NMR) 등과 같은 의료/바이오 응용기기로 상용화되기 위한 연구 개발이 활발히 이루어지고 있다.
특히, 산화물 초전도체인 고온 초전도체(high temperature superconductor, HTS) 재료는 액체질소 온도(77K)에서 극히 낮은 손실량으로 많은 양의 전류를 운반하기 위한 수단을 제공한다.
HTS 재료는 임계 온도 이하로 냉각된 경우 직류 전류의 흐름에 대해서는 저항이 없으며 교류 전류의 흐름에 대해서는 저항이 매우 작다.
고온 초전도체를 테이프 형상으로 제조한 초전도 선재는 기존의 구리에 비해 백배 내지 만배의 대전류를 전력소비 없이 흘릴 수 있기 때문에 고온 초전도 선재의 발달은 차세대 에너지 고효율, 소형 및 환경 친화적인 전기 장치를 제공할 수 있을 것이며, 이는 초전도발전기, 초전도변압기와 초전도 마그넷에너지 저장장치, 송전케이블 등을 포함한 전력망(electric power grid), 수송수단으로서 자기 부상 열차, 자기분리용 마그넷과 단결정성장용 재료 가공 및 다른 산업에 혁명을 일으킬 것이다.
그러나, 상업적으로 실용적인 제품은 상업적 적용에 엄격한 공학적 요건을 요구하기에 복잡한 기술이 구현되고, 초전도 선재의 경우 단위 면적당 전류용량을 높이는 제조 기술이 요구된다.
이에, 전류용량을 높이기 위해서는 초전도 선재의 단면을 줄이는 방식과 초전도 박막선재 두 개를 솔더층으로 접합하여 적층하는 방식이 제안되고 있다. 이러한 적층 구조에 전기적 전달을 제공하면 선재의 전류 운반 용량이 증가하고 즉, 임계 전류(Ic) 및 공학적 임계전류밀도(Engineering critical current density, Je) 모두 증가하게 된다.
그 일례로 도 1의 우측 그림은 두께가 다른 즉 공학적 임계전류밀도가 다른 초전도 선재를 동일면적에 감은 상태에서 발생하는 자기장의 모식도로서, 공학적 임계전류밀도가 높을 경우, 동일 면적으로 더 강한 자기장을 생성하는 기기 및 많은 에너지를 저장하는 에너지 저장장치등 소형화된 초전도 전자기기 제작이 가능함을 보여준다.
일례로 도 16은 종래 적층 고온 초전도 선재의 단면 모식도로서, 특허문헌 1에 개시된 적층 고온 초전도 선재를 참고하여 설명하면, 금속기판(101)-버퍼층(201)-초전도층(301)-안정화층(401)을 포함하는 제1초전도 박막선재와; 금속기판(102)-버퍼층(202)-초전도층(302)-안정화층(402)을 포함하며 상기 제1초전도 박막선재의 상부에 이격 배치되는 제2초전도 박막선재와; 상기 제1 및 제2초전도 박막선재의 사이에 배치된 금속 내부안정화층(500)과; 상기 제1초전도 박막선재의 하부에 배치된 제1보강층(601)과, 상기 제2초전도 박막선재의 상부에 배치된 제2보강층(602)을 포함하는 금속 보강재를 포함한다.
상기 발명에서는 복수의 초전도 박막선재를 서로 대향하도록 배치하여 전류량을 증가시키고, 복수의 초전도 박막선재의 상하부 및 초전도 박막선재 사이에 복수의 금속 내부안정화층 및 보강층을 배치하여 고안정화와 고강도 특성을 갖는 적층 고온초전도 선재를 개시하고 있다.
또한, 도 17은 종래 다른 유형의 적층 고온 초전도 선재의 단면 모식도를 도시한 것으로서, 초전도층(301, 302)의 상부에는 안정화층(401, 402)이 적층되어 보호하고, 중간에는 내부안정화층(501, 502) 및 라미나층(700)이 배치되고 상기 라미나층(700)이 최외측의 상하부에 배치되어 지지되도록 하고, 솔더링(800)이 처리되어 완성된, 라미네이션 구조가 개시되어 있다.
그러나 공학적 임계전류밀도(Je) 향상을 위하여 고온 초전도 선재를 적층하여 초전도층을 복수 개 포함하는 구조가 제안되고 있으나, 기판을 포함하는 구조이거나 선재간의 지지를 위해 내부 안정화층 또는 보강층을 포함하고 있다.
금속기판으로 구성된 고온 초전도 선재 또는 도 16 또는 도 17과 같은 종래의 적층 선재를 사용할 경우, 전자기기 제조에 한계를 보이고 있다. 일례로, 초전도 자석 제작에 필요한 권선시 두꺼운 기판으로 구성된 선재 또는 종래의 적층 선재로는 감는 반경에 한계가 존재하고, 단위면적당 높은 자기장을 발생하는 자석 크기에 제한이 있게 되며, 단위 면적당 많은 양의 초전도 선재를 감을 수 없게 되어 높은 자기장을 발생시키는 소형화된 초전도 자석을 제작하는데 어려움이 따르게 된다. 이를 극복하기 위해서는 초전도 선재에서 기판이 차지하는 비율을 줄임으로써, 기존의 선재 및 적층 선재의 유연성을 향상시켜야 한다.
이에, 본 발명자들은 종래 문제점을 개선하고자 노력한 결과, 공학적 전류밀도(Je)를 향상시키기 위하여 기판, 버퍼층, 초전도층 및 실버층으로 이루어진 고온 초전도 선재에 있어서, 상기 고온 초전도 선재에서 기판을 얇게하거나 부분 제거 또는 완전 제거함으로써, 전체 고온 초전도 선재 단면적에서 기판 두께를 최소화하거나 생략하고, 복수(n)개의 초전도층을 적층하여 초전도층의 단면적을 증가시키는 적층형 선재 구조를 제공하여, 공학적 임계전류밀도(Je) 향상뿐만 아니라 선재의 유연성을 제공함으로써, 본 발명을 완성하였다.
대한민국특허 제1631859호 (2016.06.20 공고) 미국공개특허 제2018-0330849호(2018.011.15 공개)
본 발명의 목적은 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 박형 및 고전력의 유연성 선재를 제공하는 것이다.
본 발명의 다른 목적은 유연성 선재의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 제1실시형태로서 기판, 버퍼층, 초전도층, 실버층으로 이루어진 고온 초전도 선재로 이루어지되, 초기 기판두께 대비 10 내지 100%로 두께가 감소된 기판이 포함되어, 하기 수학식 1에 의해 고온 초전도 선재의 전체 단면적(Atot) 감소로 인해, 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재를 제공한다.
수학식 1
Figure 112020108426535-pat00001
상기에서 Jc는 초전도층 단면적에 대한 임계전류밀도이고, Ic는 임계전류이고, Asc는 초전도층 단면적이고, Atot는 선재의 전체 단면적이다.
또한, 본 발명은 제2실시형태로서 기판, 버퍼층, 초전도층, 실버층 및 구리보호층으로 이루어진 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 복수(n)개 포함되되, 제1선재 유닛의 초전도층과 제2선재 유닛의 초전도층이 대향 배열되고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합된 배열로 적층되어, 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재를 제공한다.
본 발명은 제3실시형태로서, 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재가 기재(base) 선재로 포함되고,
기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 복수(n)개 포함되되, 상기 기재 선재의 구리안정화층과 제1선재 유닛 일면의 구리안정화층이 대향 배열되고 상기 대향 면이 솔더링에 의해 접합되고, 상기 제1선재 유닛 이면의 초전도층이 제2선재 유닛의 초전도층과 대향 배열되고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합된 선재 유닛의 배열이 적층되어, 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재를 제공한다.
또한, 본 발명은 제4실시형태로서, 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 기재(base) 선재로 포함되고, 기판, 버퍼층 및 초전도층이 안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 포함되고, 상기 기재 선재의 초전도층 상에, 상기 선재 유닛이 초전도층, 실버층 및 구리안정화층으로 이루어진 배열 단위가 일 방향으로 복수(n)개 적층되어, 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재를 제공한다.
바람직하게는 상기 기재 선재 하단의 구리안정화층에 브라스(brass)가 접합되어 기계적 강도가 향상될 수 있다.
상기에서 기재 선재의 초전도층과 선재 유닛이 초전도층이 대향 배열되고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합되어 복수(n)개 적층되는 것이다.
또한, 본 발명은 제5실시형태로서, 기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제1고온 초전도 선재 및 기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제2고온 초전도 선재의 실버층이 대향 배열되어 솔더링에 의해 접합된 적층 선재부 A이고, 상기 적층 선재부 A의 적어도 일면에서 기판 및 버퍼층이 박리 제거된 적층 선재부 A-1 및
기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제3고온 초전도 선재 및 기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제4고온 초전도 선재의 실버층이 대향 배열되어 솔더링에 의해 접합된 적층 선재부 B이고, 상기 적층 선재부 B의 적어도 일면에서 기판 및 버퍼층이 박리 제거된 적층 선재부 B-1이고,
상기 적층 선재부 A-1의 초전도층 및 적층 선재부 B-1의 초전도층이 대향되도록 배열되고, 상기 초전도층이 실버 스퍼터링에 의해 형성된 실버층에 의해 보호되고 상기 실버층간 솔더링에 의해 접합된 다중 적층체로 이루어져, 초전도층 단면적(Asc)이 증가되어 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재를 제공한다.
상기에서 적층 선재부는 제1고온 초전도 선재 내지 제4고온 초전도 선재 중 어느 하나의 선재 최외곽에 주석층이 증착되어 상기 주석층간 접합에 의해 형성될 수 있으며 상기에서 솔더링이 주석 또는 주석 합금을 이루어진 것이다.
상기 다중 적층체 제작 이후, 적어도 일면의 버퍼층 및 기판이 더 제거될 수 있으며, 상기 다중 적층체의 적어도 하나의 기판 및 버퍼층이 제거된 후 초전도층이 대향 배열되고 상기 초전도층은 실버 스퍼터링으로 형성된 실버층에 의해 보호되고 솔더링에 의한 실버층간의 접합으로 인해 상기 다층 적층체에 포함된 초전도층 수의 배수 배로 적층된 유연성 선재를 제공할 수 있다. 이때, 상기 다중 적층체가 층간 및 외곽이 주석 또는 주석 합금으로 솔더링에 의해 접합될 수 있다.
또한, 본 발명은 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 초전도 층을 형성하는 단계;
상기 초전도층을 둘러싸는 안정화층을 형성하는 단계;로 이루어지되,
상기 기판이 초기 기판 두께 대비 10 내지 100%로 기판 두께로 감소되도록 얇게하거나 부분 제거 또는 완전 제거하는 단계를 포함하는 유연성 선재의 제조방법을 제공한다.
본 발명의 유연성 선재의 제조방법에 있어서, 기판의 부분 제거는 기판의 기계적 연마에 의해 수행될 수 있다.
또한, 본 발명은 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하여 선재 유닛을 제작하고,
제1선재 유닛의 초전도층과 제2선재 유닛의 초전도층이 대향 배열되고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합된 선재 유닛의 배열이 복수(n)개 적층된 유연성 선재의 제조방법을 제공한다.
또한, 본 발명은 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하여 선재 유닛을 제작하고, 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재를 기재(base) 선재로 하고, 상기 기재 선재의 구리안정화층과 상기 선재 유닛 일면의 구리안정화층이 마주보게 하여 솔더링에 의해 접합하고, 상기 선재 유닛 이면의 초전도층 상부에, 추가 적층될 선재 유닛의 초전도층과 대향되도록 배열하고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합한 선재 유닛의 배열이 복수(n)개 적층된 유연성 선재의 제조방법을 제공한다.
상기 제조방법에서 선재 유닛의 제작은 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재를 릴리즈하는 단계와, 상기 릴리즈되어 코일링되는 과정에 제1지지 롤러 및 제2지지 롤러가 배치되고, 상기 제1지지 롤러 및 제2지지 롤러의 사이에 배치된 밴딩 롤러에 의해 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하는 단계로 수행된다.
바람직하게는 상기 제1지지 롤러 및 제2지지 롤러가 제 1 방향(x)으로 배치되고, 상기 밴딩 롤러가 상기 제1지지 롤러 및 제2지지 롤러에 대해 제2방향(y)으로 배치됨으로써, 고온 초전도 선재로부터 기판 및 버퍼층을 제거할 수 있다.
본 발명에 따르면, 고온 초전도 선재에서 기판을 얇게하거나 부분 제거 또는 완전 제거함으로써, 전체 고온 초전도 선재 단면적에서 기판 두께를 최소화하거나 생략하고, 복수(n)개의 초전도층을 적층하여 초전도층의 단면적을 증가시키는 적층형 선재 구조를 제공함으로써, 공학적 임계전류밀도(Je)를 향상시키고 선재의 유연성을 제공할 수 있다.
본 발명의 유연성 선재는 기판의 두께를 줄이거나 제거함으로써 선재의 유연성을 제공하면서, 초전도층을 복수개로 적층하여 공학적 임계전류밀도(Je) 향상뿐만 아니라, 기계적 강도가 확보될 수 있다.
또한, 본 발명의 유연성 선재는 솔더층을 이용하여 복수개의 초전도층을 접합함으로써, 박형 및 고전력을 구현할 수 있다. 본 발명은 분리 단계에 있어서 버퍼층이 초전도층에 남지 않도록 즉 버퍼층만을 완벽하게 분리할 수 있도록 여러 단계를 거쳐 분리하는 단계와, 솔더층을 이용하여 복수개의 초전도층을 접합하는 단계를 포함한 유연성 선재의 제조방법을 제공할 수 있다.
도 1은 고온 초전도 선재의 단면도이고, 동일면적에 대하여 높은 공학적 전류밀도(Je)를 설명하기 위한 모식도이고,
도 2는 본 발명의 제1실시형태의 고온 초전도 선재에서 기판 두께가 감소된 유연성 선재의 모식도이고,
도 3은 도 2의 고온 초전도 선재 및 기판이 완전 제거된 유연성 선재의 단면에 대한 레이저 현미경 이미지이고,
도 4는 도 2의 기판 두께 변화에 따른 해당 고온 초전도 선재의 두께 및 단면에 대한 레이저 현미경 이미지이고,
도 5는 본 발명의 제2실시형태의 적층형 유연성 선재로서 고온 초전도 선재로부터 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛의 제조공정별로 도시된 것이고,
도 6은 도 5의 제2실시형태의 적층형 유연성 선재를 (a) 얇은 두께의 와이어 및 (b) 두꺼운 두께의 와이어를 감싸는 형상을 촬영한 사진이고,
도 7은 본 발명의 제3실시형태의 3층 적층형 유연성 선재의 단면 모식도이고,
도 8은 본 발명의 제3실시형태의 다른 형태로서 5층 적층형 유연성 선재의 단면 모식도이고,
도 9는 도 7의 3층 적층형 유연성 선재(a) 및 도 8의 5층 적층형 유연성 선재(b)의 임계전류 결과이고,
도 10은 도 7의 3층 적층형 유연성 선재 및 도 8의 5층 적층형 유연성 선재의 외관 정면 사진이고,
도 11은 본 발명의 제4실시형태의 기판 대신 브라스층이 포함된 5층 적층형 유연성 선재의 단면 모식도이고,
도 12는 본 발명의 제4실시형태의 3층, 5층, 7층 적층형 유연성 선재의 단면 사진이고,
도 13은 본 발명의 제5실시형태의 적층형 유연성 선재의 단면 모식도이고,
도 14는 도 13의 (a) 2층 적층 선재부 A의 기판 제거 전 단면 사진이고, 적층 선재부 A-1 및 적층 선재부 B-1이 결합된 4층의 다중 적층체에서 (b) 하나의 기판이 제거된 후의 단면 사진이고,
도 15는 도 13의 적층형 유연성 선재를 이용한 다중 복합된 구조의 유연성 선재의 단면 모식도이고,
도 16은 종래 적층 고온 초전도 선재의 단면도이고,
도 17은 종래 다른 유형의 적층 고온 초전도 선재의 단면도이다.
이하, 본 발명을 상세히 설명한다.
도 1은 고온 초전도 선재의 구성을 도시한 것으로서, 기판(10), 상기 기판상에 수직 성장된 버퍼층(20), 초전도층(30) 및 실버층(40)으로 순차 적층된 구조의 고온 초전도 선재를 제공한다.
고온 초전도 선재는 금속기판(10)의 상부에 복수의 버퍼층(20)을 에피택시 성장시키고, 버퍼층의 상부에 초전도층(30)을 물리적 또는 화학적인 방법으로 증착시켜 제조한다.
이때, 기판(10)은 압연 열처리된 Ni, Ni계 합금(Ni-W, Ni-Cr, Ni-Cr-W 등), 스테인레스, 은, 은 합금, Ni-은 복합체 등의 입방정계 금속을 포함할 수 있다. 통용되는 기판(10)은 80 내지 100㎛ 두께를 가질 수 있다.
또한, 버퍼층(20)은 기판(10)상에 배치되며 Al2O3, Y2O3, IBAD(Ion Beam Assisted deposition-MgO)층과 IBAD-MgO층 위에 LaMnO3, LaAlO3, 또는 SrTiO3층을 포함할 수 있으며, 버퍼층(20)은 100nm 내지 200nm의 두께를 가질 수 있다.
상기 버퍼층(20)상에 형성되는 초전도층(30)은 금속 산화물을 포함할 수 있다. 예를 들어, 초전도층(30)은 희토류 원소(RE) 중의 적어도 하나, 산소(O), 구리(Cu) 및 바륨 (Ba)을 포함할 수 있다. 희토류 원소(RE)는 이트륨(Y) 및 란타늄족 원소 또는 이들의 조합일 수 있다. 상기 란타늄족 원소는 La, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등을 포함하며 바람직하게는 RE(희토류 원소: 이트륨(Y), 가돌리윰(Gd), 사마륨(Sm), 네오디뮴(Nd), 카드뮴(Cd), 홀뮴(Ho)..)-Ba-Cu-O계 재료를 사용한다. 초전도층(30)은 약 1㎛ 내지 약 2㎛의 두께를 가질 수 있다.
상기 금속기판(10), 버퍼층(20) 및 초전도층(30)이 순차적으로 적층된 초전도 선재 중 외부로 노출된 초전도층 상부에는 초전도층을 보호하기 위하여 실버층(40)이 형성된다.
본 발명은 기판(10), 버퍼층(20), 초전도층(30) 및 실버층(40)으로 이루어진 고온 초전도 선재에 있어서, 상기 고온 초전도 선재의 전체 단면적에서 기판 두께를 감소하거나 초전도층을 복수개로 적층하여 초전도층의 단면적을 증가로 인해, 하기 수학식 1에 의해 산출된 공학적 임계전류밀도(Je)가 향상된 유연성 선재를 제공하는 것이다.
수학식 1
Figure 112020108426535-pat00002
구체적으로, 상기 수학식 1에서 Jc(critical current density)는 초전도층 단면적에 대한 임계전류밀도이고, Ic는 임계전류이고, Asc는 초전도층 단면적이고, Atot는 선재의 전체 단면적일때, 공학적 임계전류밀도(Engineering critical current density, Je)는 선재 단면적에서 기판 두께를 최소화하거나 생략하여 고온 초전도 선재의 전체 단면적(Atot)을 작게 하거나 또는 초전도층을 복수(n)개의 초전도층을 적층하여 초전도층의 단면적(Asc)을 증가시킴으로써 향상될 수 있다.
이때, 도 1의 우측에 도시된 바와 같이, 공학적 임계전류밀도(Je)가 향상된 선재는
동일 단위 면적을 와인딩할 때 두꺼운 선재 대비 강한 필드(Strong field)를 구현할 수 있다.
따라서, 공학적 임계전류밀도(Je)를 높이기 위한 기술적 수단으로서, 본 발명의 제1실시형태로는 초기 기판두께 대비 10 내지 100%로 두께가 감소된 기판을 포함하여, 공학적 임계전류밀도(Je) 향상과 더불어 유연성을 가지는 선재를 제공한다.
도 2는 본 발명의 제1실시형태의 고온 초전도 선재에서 기판 두께가 감소된 유연성 선재의 모식도이다.
통상 기판 두께는 80 내지 100㎛일 때, 상기 초기 기판두께 대비 10 내지 100%로 두께가 감소된 기판을 사용하는 것이며, 초기 기판두께 대비 10 내지 100%의 감소의 기술적 의미는 통상 사용되는 기판 두께 보다 얇은 두께의 기판을 선택 사용하거나, 상기 선택된 기판을 연마 장치를 이용하여 기판의 면을 기계적 연마하여 기판 두께를 감소시킬 수 있다.
또한, "100% 두께 감소"는 고온 초전도 선재로부터 기판의 완전 제거를 의미한다.
일반적으로, 고온 초전도 선재에 있어서, 기판이 100㎛ 수준의 두께인 반면, 복수의 버퍼층(20)의 총 두께가 나노미터 수준이고, 초전도층 역시 1㎛ 이상의 두께이고 실버층(40)을 포함한 구리안정화층(50)을 포함하더라도 수십㎛ 범위의 두께로 형성되기 때문에, 전체 고온 초전도 선재의 두께는 기판 두께에 의해 영향을 받는다. 따라서, 고온 초전도 선재에서 기판을 부분 또는 제거하면 전체 선재의 유연성이 확보될 수 있다.
도 3은 기판 두께에 따른 고온 초전도 선재의 단면에 대한 레이저 현미경(Laser Microscope, Keyence VK-S2100) 사진을 나타낸 것으로, (a)는 기판(10), 버퍼층(20), 초전도층(30) 및 실버층(40)으로 이루어진 고온 초전도 선재에 대한 단면 사진이고, (b)는 상기에서 기판(10)이 완전 제거된 후의 고온 초전도 선재의 단면 사진이다.
또한, 도 4는 기판 두께 변화에 따른 고온 초전도 선재의 두께 및 단면에 대한 레이저 현미경 이미지로서, 기판 두께 100㎛, 50㎛, 43㎛에 대한 동일 선재를 각 관점에서 촬영한 것으로 (a) 컬럼은 각 기판 두께를 가지는 고온 초전도 선재의 원본이고, (b) 컬럼은 해당 고온 초전도 선재의 전체 단면 스케일이고, (c) 컬럼은 해당 고온 초전도 선재의 기판 스케일이다.
상기 결과로부터, 기판 100㎛ 대비 기판 43㎛를 사용한 경우, 전체 고온 초전도 선재에서 기판의 두께 감소로 인해 전체 선재의 두께를 감소시킬 수 있음을 확인할 수 있으며, 공학적 임계전류밀도(Je)값은 2.25배 향상시킨다.
본 발명은 공학적 임계전류밀도(Je)를 높이기 위한 다른 기술적 수단으로서, 초전도층을 복수개로 적층하여 초전도층의 단면적을 증가시키기 위한 제2실시형태 내지 제5실시형태의 적층형 유연성 선재를 제공한다.
도 5는 본 발명의 제2실시형태의 적층형 유연성 선재로서 고온 초전도 선재로부터 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화을 단위구성으로 이루어진 선재 유닛간 접합된 것이다.
구체적으로, 기판, 버퍼층, 초전도층, 실버층 및 구리안정화으로 이루어진 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화을 단위구성으로 이루어진 선재 유닛이 복수(n)개 적층되고,
상기 적층 시 각 선재 유닛의 초전도층과 초전도층이 대향하도록 배열하고, 상기 대향면에 초전도층 보호를 위한 실버층-실버층이 형성되고, 그 사이에 솔더링에 의해 접합되어, 수학식 1에 의해 초전도층 면적(Asc)이 증가되어 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 적층형 유연성 선재를 제공한다.
도 5를 이용하여 설명하면, 기판(10), 버퍼층(20) 및 초전도층(30)이 실버층(40) 및 구리안정화층(50)으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층 및 실버층을 단위구성으로 이루어진 제1선재 유닛과 동일하게 준비된 제2선재 유닛의 초전도층이 대향하도록 배열하고, 각 초전도층을 보호하기 위한 실버층(40A)-실버층(41A)를 형성한 후 솔더링(80)에 의해 접합시켜 완성한다. 이때, 각 초전도층을 보호하기 위한 실버층(40A, 41A)은 선재 벗김 과정을 통해 초전도층이 외부에 그대로 노출되어 기계적 스트레스로 인한 자체 손상 또는 높은 전류를 흘려주었을 때, 순간 퀸칭 발생으로 인한 열에 의한 초전도층 손상을 방지할 수 있다.
또한, 실버층간의 확산에 의한 솔더링이 아닌 별도의 솔더링층(80)으로 층간 접합시키는 것이며 상기 솔더링층(80)은 주석 또는 주석합금으로 이루어진다.
도 5에 도시된 고온 초전도 선재는 기판(10), 버퍼층(20) 및 초전도층(30)이 실버층(40), 구리안정화층(50) 및 브라스층(60)에 의해 둘러싸여 형성되며, 시장의 요구에 따라 브라스(BRASS)층은 선택적으로 수행될 수 있다.
선재 유닛의 제조공정은 기판(10), 버퍼층(20) 및 초전도층(30)이 실버층(40), 구리안정화층(50) 및 브라스층(60)으로 둘러싸인 고온 초전도 선재로부터 실버층(40)의 적어도 일면을 분리하는 1차 분리, 상기 분리면과 인접한 기판(10) 및 버퍼층(20)을 분리하는 2차 분리 및 분리된 초전도층(30)에 실버 스퍼터링에 의해 실버층(40A)을 형성한 후 상기 분리면의 반대편에 위치된 브라스층(60)의 3차 분리를 통해 제작된다.
이때, 상기 3차 분리 완료된 선재 유닛의 두께는 35㎛이고, 실버층(40A)-실버층(41A) 사이에 솔더층을 이용하여 상기 분리된 선재간 접합한다. 이때, 접합된 선재의 총 두께는 80㎛이고, 임계전류(Ic)는 2회 측정결과, 360A 및 380A로서 일정함이 확인되었다.
상기 복수(n)개 적층 시, 제1선재 유닛의 초전도층(30)과 제2선재 유닛의 초전도층(31)이 실버 스퍼터링에 의해 형성된 실버층(40A, 41A) 사이에 솔더링(80)에 의해 접합되며 이때, 접합조건에는 특별히 한정되지 아니한다.
도 6은 본 발명의 제2실시형태의 적층형 유연성 선재를 (a) 얇은 두께의 와이어 및 (b) 두꺼운 두께의 와이어를 감싸는 형상을 촬영한 사진으로서, 제2실시형태의 적층형 유연성 선재는 기판 제거로 인해 충분한 유연성을 확보되어 기재 와이어의 두께에 무관하게 권선이 용이하다.
도 7은 본 발명의 제3실시형태의 3층 적층형 유연성 선재의 단면 모식도로서,
기판(11), 버퍼층(21) 및 초전도층(31)이 실버층(41) 및 구리안정화층(51)으로 둘러싸인 제1고온 초전도 선재를 기재(base) 선재로 하고,
기판(12), 버퍼층(22) 및 초전도층(32)이 실버층(42) 및 구리안정화층(52)으로 둘러싸인 제2고온 초전도 선재로부터 상기 기판(12) 및 버퍼층(22)이 제거된 초전도층(32), 실버층(42) 및 구리안정화층(52)을 단위구성으로 이루어진 제1선재 유닛을 포함하고,
상기 기재 선재의 구리안정화층(51) 상부에 상기 제1선재 유닛의 구리안정화층(52)이 대향 배열된 면이 솔더링(80)에 의해 접합되고,
상기 제1선재 유닛의 초전도층(32)이 제2선재 유닛의 초전도층(33)과 대향 배열되고, 각층의 초전도층을 보호하기 위한 실버층(42A)-실버층(43A)이 형성된 면이 솔더링(81)에 의해 접합된 3층 적층형 유연성 선재를 제공한다.
상기 기재(base) 선재상에 선재 유닛이 배열이 복수(n)개 적층되고, 각 층이 솔더링에 의해 접합된 적층형 유연성 선재를 제공될 수 있다.
도 8은 본 발명의 제3실시형태의 다른 형태로서 5층 적층형 유연성 선재의 단면 모식도이다.
도 7의 적층형 유연성 선재에 있어서, 기재(base) 선재 및 선재 유닛의 구성은 동일한 것으로, 기재 선재의 1층 상부에 제1선재 유닛 및 제2선재 유닛이 배열 접합되어 2층 및 3층을 구성하고, 상기 제1선재 유닛 및 제2선재 유닛이 배열이 반복되어 4층 및 5층을 구성한다.
이때, 층간의 접합은 솔더링에 의한 솔더층(80, 81, 82, 83)에 의해 이루어지고, 특히, 선재 유닛 배열이 반복되는 초전도층과 초전도층간 계면에는 각 초전도층을 보호하기 위하여 실버 스퍼터링에 의해 실버층(42A, 43A, 44A, 45A)이 형성되고 그 사이를 솔더층(81, 82, 83)으로 접합하게 된다.
도 9는 도 7의 3층 적층형 유연성 선재 및 도 8의 5층 적층형 유연성 선재의 임계전류(Ic) 결과이고, 하기 표 1에는 3층 적층형 유연성 선재 및 5층 적층형 유연성 선재의 공학적 임계전류밀도(Engineering critical current density, Je) 결과를 수학식 1에 의해 산출된 결과를 나타낸 것이다. 표 1에서 1층은 기재(base) 선재를 의미한다.
Figure 112020108426535-pat00003
상기 표 1의 결과로부터, 기재(base) 선재에 도 7의 3층 적층형 유연성 선재 및 도 8의 5층 적층형 유연성 선재의 경우, 임계전류(Ic) 및 공학적 임계전류밀도(Je) 모두 증가한 결과를 확인할 수 있다.
도 10은 도 7의 3층 적층형 유연성 선재 및 도 8의 5층 적층형 유연성 선재의 외관 정면 사진으로서, 외관상의 변형 없이 임계전류(Ic) 및 공학적 임계전류밀도(Je) 향상된 것으로 확인할 수 있다.
이상에서 살펴본 본 발명의 제3실시형태의 적층형 유연성 선재는 기판(11), 버퍼층(21) 및 초전도층(31)이 실버층(41) 및 구리안정화층(51)으로 둘러싸인 고온 초전도 선재를 기재(base) 선재로 포함함으로써, 적층형 유연성 선재의 기계적 강도를 제공할 수 있다.
도 11은 본 발명의 공학적 임계전류밀도(Je)를 높이기 위한 제4실시형태의 적층형 유연성 선재의 단면 모식도로서, 기판(11), 버퍼층(21) 및 초전도층(31)이 실버층(41) 및 구리안정화층(51)으로 안정화층으로 둘러싸인 고온 초전도 선재로부터 기판(11) 및 버퍼층(21)이 제거된 기재(base) 선재가 포함되고,
기판, 버퍼층 및 초전도층이 실버층과 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 포함되고,
상기 기재 선재의 초전도층(31) 상에, 제1선재 유닛의 초전도층(32), 실버층(42) 및 구리안정화층(52) 배열 단위가 일 방향으로 복수(n)개 적층된 것이다.
이때, 기재 선재의 초전도층(31)과 제1선재에서 초전도층(32)이 대향 배열되고 상기 대향된 초전도층 면에 각 초전도층(31, 32)을 보호하기 위하여 실버 스퍼터링에 의해 실버층(41A, 42A)이 형성되고 그 사이를 솔더층(80)에 의해 접합하는 것이다.
또한, 제1선재 이면의 구리안정화층(52)과 일 방향을 순차 적층되는 선재 유닛의 초전도층(33)간의 접합 역시 상기 초전도층(33)의 보호를 위하여 형성된 실버층(43A)이 솔더링(80)에 의해 접합된다.
이상의 선재 유닛 배열에 따라, 선재 유닛의 초전도층(33, 34, 35)과 구리안정화층(53, 54, 55)의 접합은 적층시 접합 방식은 동일하게 적용될 것이다.
이때, 제4실시형태의 적층형 유연성 선재는 기계적 강도를 위하여,상기 기재 선재 하단의 안정화층에 브라스(brass, 60)가 접합될 수 있다.
본 발명의 적층형 유연성 선재에 있어서, 복수(n)개 적층 수는 2개 이상으로 설명하고 있으나, 전체 선재 두께에서 기판이 차지하는 두께를 고려할 때, 적층 수는 크게 한정되지 않고 복수(n)개 적용될 수 있을 것이다.
도 12는 도 11의 적층형 유연성 선재의 단면 사진으로서, 복수 개 적층이 (a) 3층, (b) 5층, (c) 7층 적층형의 유연성 선재의 단면 사진이다. 상기 결과로부터, 고온 초전도 선재로부터 기판 및 버퍼층이 제거된 기재 선재의 초전도층 상에, 순차적으로 선재 유닛이 원만히 적층된 결과를 확인할 수 있다.
또한, 본 발명은 제5실시형태의 적층형 유연성 선재로서, 기판, 버퍼층, 초전도층 및
실버층이 순차 적층된 제1고온 초전도 선재 및
기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제2고온 초전도 선재의 실버층이 대향 배열되어 솔더링에 의해 접합된 적층 선재부 A이고, 상기 적층 선재부 A의 적어도 일면에서 기판 및 버퍼층이 박리 제거된 적층 선재부 A-1 및
기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제3고온 초전도 선재 및
기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제4고온 초전도 선재의 실버층이 대향 배열되어 솔더링에 의해 접합된 적층 선재부 B이고, 상기 적층 선재부 B의 적어도 일면에서 기판 및 버퍼층이 박리 제거된 적층 선재부 B-1이고,
상기 적층 선재부 A-1의 초전도층 및 적층 선재부 B-1의 초전도층이 대향 배열되고, 상기 대향된 초전도층 면에 실버 스퍼터링에 의해 형성된 실버층에 의해 보호되고 상기 실버층간의 계면이 솔더링에 의해 접합된 다중 적층체로 이루어져, 초전도층 단면적(Asc)이 증가되어 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재를 제공한다.
이때, 상기 적층 선재부가 제1고온 초전도 선재 내지 제4고온 초전도 선재 중 어느 하나의 선재 최외곽에 주석층으로 증착되어 상기 주석층간 접합에 의해 형성되거나, 솔더링에 의해 형성될 수 있다. 상기 솔더링이 주석 또는 주석 합금으로 이루어진 것이다.
도 13은 본 발명의 제5실시형태의 적층형 유연성 선재의 단면 모식도로서, 구체적으로 기판(11), 버퍼층(21), 초전도층(31), 실버층(41) 및 주석층(71) 안정화층이 순차 적층된 제1고온 초전도 선재의 주석층(71)과, 기판(12), 버퍼층(22), 초전도층(32), 실버층(42) 및 주석층(72)이 순차 적층된 제2고온 초전도 선재의 주석층(72)이 대향 배열되어 접합된 적층 선재에서, 상기 제1고온 초전도 선재 또는 제2고온 초전도 선재의 주석층이 접합된 적층 선재부 A이고, 상기 적층 선재부 A의 적어도 일면에서 기판 및 버퍼층이 박리 제거된 적층 선재부 A-1 및
기판(13), 버퍼층(23), 초전도층(33), 실버층(43) 및 주석층(73)이 순차 적층된 제3고온 초전도 선재의 주석층(73) 상에, 기판(14), 버퍼층(24), 초전도층(34), 실버층(44) 및 주석층(74)이 순차 적층된 제4고온 초전도 선재의 주석층(74)이 대향 배열되어 접합된 적층 선재에서, 상기 제3고온 초전도 선재 또는 제4고온 초전도 선재의 주석층이 접합된 적층 선재부 B이고, 상기 적층 선재부 B의 적어도 일면에서 기판 및 버퍼층이 박리 제거된 적층 선재부 B-1이고,
상기 적층 선재부 A-1 및 적층 선재부 B-1 상부에 노출된 초전도층이 대향 배열되고, 상기 대향된 초전도층 면에 실버 스퍼터링에 의해 형성된 실버층에 의해 보호되고 상기 실버층간의 계면이 솔더링에 의해 접합된 다중 적층체로 이루어진, 유연성 선재를 제공한다.
도 13에서는 상기 제1고온 초전도 선재 또는 제2고온 초전도 선재에 있어서, 최외곽 안정화층으로 증착된 주석층(71)을 포함하여 접합되는 것으로 설명되었으나, 제1고온 초전도 선재 또는 제2고온 초전도 선재의 실버층간 계면을 주석으로 솔더링하여 접합할 수 있다.
이와 동일한 방식으로 상기 제3고온 초전도 선재 또는 제4고온 초전도 선재에 있어서, 최외곽 안정화층으로 증착된 주석층(72)을 포함하여 접합되는 것으로 설명되었으나, 상기 제3고온 초전도 선재 또는 제4고온 초전도 선재의 실버층간 계면을 주석으로 솔더링하여 접합할 수 있다.
상기 적층형 유연성 선재에 있어서, 다중 적층체 제작 이후, 적어도 일면의 기판이 제거된 형태일 수 있다.
도 14는 도 13의 제5실시형태에 있어서, (a)는 적층 선재부 A인 2층의 다중 적층체로서 기판 2개가 상하로 관찰되고, (b)는 적층 선재부 A-1 및 적층 선재부 B-1이 결합된 상기 다중 적층체에서 어느 하나의 기판이 제거된 후의 단면 사진이다.
나아가, 본 발명은 다중 적층체의 적어도 하나의 기판 및 버퍼층이 제거된 후 초전도층간의 접합으로 인해 상기 다층 적층체에 포함된 초전도층 수의 배수 배로 적층된 유연성 선재를 제공한다.
도 15는 도 13의 다중 적층체를 이용한 다른 실시형태의 유연성 선재의 단면 모식도를 나타낸 것으로, 도 13의 4층 구조의 다중 적층체의 적어도 일면의 기판 및 버퍼층을 제거하여 노출된 초전도층상에, 또 다른 4층 구조의 다중 적층체의 초전도체를 대향 배열함으로써, 8층 구조의 유연성 선재를 제공할 수 있다. 즉, 상기의 다중 적층체가 단위 유닛으로 적층되되, 상기 다중 적층체에 포함된 초전도층 수의 배수 배로 적층된 유연성 선재를 제공할 수 있다.
이때, 상기 초전도층간의 접합은 실버 스퍼터링에 의해 실버층을 형성하고, 상기 실버층간의 계면이 솔더링에 의해 구현될 수 있다.
상기 제5실시형태의 유연성 선재는 공학적 임계전류밀도(Je) 향상을 위하여, 상기 다중 적층체의 적어도 일면의 기판을 더 제거할 수 있다.
또한, 본 발명의 제2실시형태 내지 제5실시형태의 적층형 유연성 선재에 있어서, 복수(n)개 적층은 2개 이상 8개층으로 설명하고 있으나, 이에 한정되지 않을 것이며. 통상의 고온 초전도 선재에서 기판이 차지하는 마이크로미터 단위의 두께를 고려하여, 최대 기판 두께를 대체할 수 있을 정도의 범위 내에서 선재 유닛의 복수(n)개의 적층 수가 조절될 수 있을 것이다.
이상의 본 발명의 유연성 선재는 제1실시형태 내지 제5실시형태를 통해 고온 초전도 선재에서 기판을 얇게하거나, 부분 제거 또는 완전 제거함으로써, 전체 고온 초전도 선재 단면적에서 기판 두께를 최소화하거나 생략하고, 복수(n)개의 초전도층을 적층하여 초전도층의 단면적을 증가시키는 적층형 선재 구조를 제공함으로써, 공학적 임계전류밀도(Je)를 향상시키고 선재의 유연성을 제공할 수 있다.
이하, 본 발명은 유연성 기판의 제조방법을 제공한다.
본 발명의 제1실시형태의 유연성 기판의 제조방법은
기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 초전도 층을 형성하는 단계;
상기 초전도층을 둘러싸는 안정화층을 형성하는 단계;로 이루어지되, 상기 기판이 초기 기판 두께 대비 10 내지 100%로 기판 두께로 감소되도록 얇게하거나 부분 제거 또는 완전 제거하는 단계를 포함하는 것이다.
상기 유연성 선재의 제조방법에 있어서, 부분 제거는 기판의 기계적 연마에 의해 수행될 수 있다.
본 발명의 적층형 유연성 선재의 제조방법은 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하여 선재 유닛을 제작하고,
제1선재 유닛의 초전도층과 제2선재 유닛의 초전도층이 대향 배열되고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합된 선재 유닛의 배열이 복수(n)개 적층된, 유연성 선재의 제조방법을 제공한다.
또한, 본 발명의 다른 실시형태의 적층형 유연성 선재의 제조방법으로서, 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하여 선재 유닛을 제작하고,
기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재를 기재(base) 선재로 하고, 상기 기재 선재의 구리안정화층과 상기 선재 유닛 일면의 구리안정화층이 마주보게 하여 솔더링에 의해 접합하고,
상기 선재 유닛 이면의 초전도층 상부에, 추가 적층될 선재 유닛의 초전도층과 대향되도록 배열하고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합한 선재 유닛의 배열이 복수(n)개 적층된 유연성 선재의 제조방법을 제공한다.
본 발명의 유연성 선재의 제조방법에 있어서, 선재 유닛은 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재를 릴리즈하는 단계와, 상기 릴리즈되어 코일링되는 과정에 제1지지 롤러 및 제2지지 롤러가 배치되고, 상기 제1지지 롤러 및 제2지지 롤러의 사이에 배치된 밴딩 롤러에 의해 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하는 단계로 제작된다.
보다 구체적으로는, 제1지지 롤러 및 제2지지 롤러가 제 1 방향(x)으로 배치되어, 기판(10) 및 버퍼층(20)을 제 1 방향(x)으로 이동시킬 수 있다.
반면에, 상기 밴딩 롤러가 상기 제1지지 롤러 및 제2지지 롤러에 대해 제2방향(y)으로 배치됨으로써, 기판(10) 및 버퍼층(20)으로부터 초전도층(30) 및 실버층(40)을 분리시킬 수 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
10, 11, 101, 102: 금속기판,
20, 21, 201, 202: 버퍼층
30, 31, 32, 33, 34, 35, 301, 302: 초전도층
40, 41, 42, 43, 44, 45, 401, 402: 실버층
50, 51, 53, 54, 55: 구리안정화층
60, 61: 브라스층
70, 71, 72, 73, 74: 주석층
500, 501, 502: 금속 내부안정화층
601, 602: 제1보강층, 제2보강층
700: 라미나층
80, 81, 82, 83, 801, 802: 솔더층

Claims (21)

  1. 기판, 버퍼층, 초전도층, 실버층 및 안정화층으로 이루어진 고온 초전도 선재에 있어서,
    초기 기판두께 대비 10 내지 100% 감소된 두께로 부분 제거 또는 완전 제거된 기판이 포함된 고온 초전도 선재이고,
    상기 고온 초전도 선재가 하기 수학식 1에 의해 고온 초전도 선재의 전체 단면적(Atot) 감소로 인해 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재:
    수학식 1
    Figure 112022019154019-pat00004

    상기 수학식 1에서 Jc는 초전도층 두께에 대한 임계전류밀도이고, Ic는 임계전류이고, Asc는 초전도층 단면적이고, Atot는 선재의 전체 단면적이다.
  2. 기판, 버퍼층, 초전도층 및 실버층으로 이루어진 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층 및 실버층을 단위구성으로 이루어진 선재 유닛이 복수(n)개 포함되되,
    제1선재 유닛의 초전도층과 제2선재 유닛의 초전도층이 대향 배열되고, 상기 대향 배열된 초전도층 면에 각 초전도층을 보호하기 위한 별도의 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 직접 접합된 배열로 적층되어, 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재.
  3. 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재가 기재(base) 선재로 포함되고,
    기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 복수(n)개 포함되되,
    상기 기재 선재의 구리안정화층과 제1선재 유닛 일면의 구리안정화층이 대향 배열되고 상기 대향 배열된 구리안정화층 면이 솔더링에 의해 접합되고,
    상기 제1선재 유닛 이면의 초전도층이 제2선재 유닛의 초전도층과 대향 배열되고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합된 선재 유닛의 배열이 적층되어, 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재.
  4. 제3항에 있어서, 상기 기재 선재 일면의 기판이 제거된 것을 특징으로 하는 유연성 선재
  5. 제4항에 있어서, 상기 기판이 제거된 상기 기재 선재 하단의 기에 브라스(brass)가 접합된 것을 특징으로 하는 유연성 선재.
  6. 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 기재(base) 선재로 포함되고,
    기판, 버퍼층 및 초전도층이 실버층 및 안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층이 제거된 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 포함되고,
    상기 기재 선재의 초전도층 상에, 상기 선재 유닛 중 제1선재의 초전도층이 대향 배열되고 상기 대향 배열된 초전도층 면에 각 초전도층을 보호하기 위한 별도의 실버층이 형성되고 상기 실버층간 계면이 솔더링에 의해 직접 접합되고,
    상기 제1선재 이면의 구리안정화층 상에 초전도층, 실버층 및 구리안정화층을 단위구성으로 이루어진 선재 유닛이 일 방향으로 복수(n)개 순차 적층되어, 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재.
  7. 제6항에 있어서, 상기 기재 선재 하단의 구리안정화층에 브라스(brass)가 접합된 것을 특징으로 하는 유연성 선재.
  8. 삭제
  9. 기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제1고온 초전도 선재 및
    기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제2고온 초전도 선재의 실버층이 대향 배열되어 솔더링에 의해 접합된 적층 선재부 A이고, 상기 적층 선재부 A의 적어도 일면에서 기판 및 버퍼층이 박리 제거된 적층 선재부 A-1 및
    기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제3고온 초전도 선재 및
    기판, 버퍼층, 초전도층 및 실버층이 순차 적층된 제4고온 초전도 선재의 실버층이 대향 배열되어 솔더링에 의해 접합된 적층 선재부 B이고, 상기 적층 선재부 B의 적어도 일면에서 기판 및 버퍼층이 박리 제거된 적층 선재부 B-1이고,
    상기 적층 선재부 A-1의 초전도층 및 적층 선재부 B-1의 초전도층이 대향되도록 배열되고, 상기 초전도층이 실버 스퍼터링에 의해 형성된 실버층에 의해 보호되고 상기 실버층간 솔더링에 의해 접합된 다중 적층체로 이루어져, 초전도층 단면적(Asc)이 증가되어 공학적 임계전류밀도(Engineering critical current density, Je)가 향상된 유연성 선재.
  10. 제9항에 있어서, 상기 적층 선재부가 제1고온 초전도 선재 내지 제4고온 초전도 선재 중 어느 하나의 선재 최외곽에 주석층이 증착되어 상기 주석층간 접합에 의해 형성된 것을 특징으로 하는 유연성 선재.
  11. 제9항에 있어서, 상기 다중 적층체의 적어도 일면의 기판이 제거된 것을 특징으로 하는 유연성 선재.
  12. 제9항에 있어서, 상기 다중 적층체의 적어도 하나의 기판 및 버퍼층이 제거된 후 초전도층간의 접합으로 인해 상기 다중 적층체에 포함된 초전도층 수의 배수 배로 적층된 것을 특징으로 하는 유연성 선재.
  13. 제12항에 있어서, 기판 및 버퍼층이 완전 제거된 상기 기재 선재에 적어도 하나의 브라스(brass)가 접합된 것을 특징으로 하는 유연성 선재.
  14. 제12항에 있어서, 상기 다중 적층체가 층간 및 외곽이 주석 또는 주석 합금으로 이루어진 솔더링에 의해 접합된 것을 특징으로 하는 유연성 선재.
  15. 삭제
  16. 삭제
  17. 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하여 복수(n)개의 선재 유닛을 제작하고,
    상기 선재 유닛 중 제1선재 유닛의 초전도층과 제2선재 유닛의 초전도층이 대향 배열되고, 상기 대향 배열된 초전도층 면에 각 초전도층을 보호하기 위한 별도의 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 직접 접합되어 선재 유닛의 배열이 복수(n)개 적층된 유연성 선재의 제조방법.
  18. 기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재로부터 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하여 선재 유닛을 제작하고,
    기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재를 기재(base) 선재로 하고, 상기 기재 선재의 구리안정화층과 상기 선재 유닛 일면의 구리안정화층이 마주보게 하여 솔더링에 의해 접합하고,
    상기 선재 유닛 이면의 초전도층 상부에, 추가 적층될 선재 유닛의 초전도층과 대향되도록 배열하고, 상기 대향된 초전도층 면에 실버층이 형성되고, 상기 실버층간의 계면이 솔더링에 의해 접합한 선재 유닛의 배열이 복수(n)개 적층된 유연성 선재의 제조방법.
  19. 제17항 또는 제18항에 있어서, 상기 선재 유닛이
    기판, 버퍼층 및 초전도층이 실버층 및 구리안정화층으로 둘러싸인 고온 초전도 선재를 릴리즈하는 단계와,
    상기 릴리즈되어 코일링되는 과정에 제1지지 롤러 및 제2지지 롤러가 배치되고, 상기 제1지지 롤러 및 제2지지 롤러의 사이에 배치된 밴딩 롤러에 의해 상기 기판 및 버퍼층에 대해 상기 초전도층 및 안정화층을 밴딩하여 기판 및 버퍼층을 제거하는 단계로 이루어진 것을 특징으로 하는 유연성 선재의 제조방법.
  20. 제19항에 있어서, 상기 제1지지 롤러 및 제2지지 롤러가 제 1 방향(x)으로 배치된 것을 특징으로 하는 유연성 선재의 제조방법.
  21. 제19항에 있어서, 상기 밴딩 롤러가 상기 제1지지 롤러 및 제2지지 롤러에 대해 제2방향(y)으로 배치된 것을 특징으로 하는 유연성 선재의 제조방법.
KR1020200132559A 2019-11-20 2020-10-14 유연성 있는 선재와 그의 가공 방법 KR102440393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/014448 WO2021101086A1 (ko) 2019-11-20 2020-10-22 유연성 있는 선재와 그의 가공 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190149454 2019-11-20
KR20190149454 2019-11-20

Publications (2)

Publication Number Publication Date
KR20210061922A KR20210061922A (ko) 2021-05-28
KR102440393B1 true KR102440393B1 (ko) 2022-09-06

Family

ID=76140531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200132559A KR102440393B1 (ko) 2019-11-20 2020-10-14 유연성 있는 선재와 그의 가공 방법

Country Status (1)

Country Link
KR (1) KR102440393B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169237A (ja) 2011-01-25 2012-09-06 Fujikura Ltd 酸化物超電導線材およびその製造方法
KR101410841B1 (ko) 2012-11-26 2014-06-23 한국전기연구원 고온 초전도 선재
KR101556562B1 (ko) 2013-06-28 2015-10-02 한국전기연구원 라미네이트 구조를 갖는 초전도 선재 그 제조방법
JP2015222700A (ja) 2014-05-23 2015-12-10 株式会社東芝 超電導テープ線および超電導コイル
WO2018231396A1 (en) * 2017-05-12 2018-12-20 American Superconductor Corporation Laminated high temperature superconducting wires having increased engineering current densities

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101631859B1 (ko) 2014-08-12 2016-06-20 한국전기연구원 적층 고온초전도 선재 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169237A (ja) 2011-01-25 2012-09-06 Fujikura Ltd 酸化物超電導線材およびその製造方法
KR101410841B1 (ko) 2012-11-26 2014-06-23 한국전기연구원 고온 초전도 선재
KR101556562B1 (ko) 2013-06-28 2015-10-02 한국전기연구원 라미네이트 구조를 갖는 초전도 선재 그 제조방법
JP2015222700A (ja) 2014-05-23 2015-12-10 株式会社東芝 超電導テープ線および超電導コイル
WO2018231396A1 (en) * 2017-05-12 2018-12-20 American Superconductor Corporation Laminated high temperature superconducting wires having increased engineering current densities

Also Published As

Publication number Publication date
KR20210061922A (ko) 2021-05-28

Similar Documents

Publication Publication Date Title
JP6873320B2 (ja) エンジニアリング電流密度を高めた積層型高温超伝導線材
US20080210454A1 (en) Composite Superconductor Cable Produced by Transposing Planar Subconductors
US20040082482A1 (en) Method of forming superconducting magnets using stacked LTS/HTS coated conductor
JP2010267835A (ja) 超電導コイル
US9691532B2 (en) Connection structure of high-temperature superconducting wire piece, high-temperature superconducting wire using connection structure, and high-temperature superconducting coil using connection structure
JP2019509612A (ja) 第２世代超伝導フィラメント及びケーブル
JP2011008949A (ja) 超電導線材及びその製造方法
JP2011228479A (ja) 超電導コイル
JP2013030661A (ja) 超電導コイル
KR102440393B1 (ko) 유연성 있는 선재와 그의 가공 방법
JP6329736B2 (ja) 積層パンケーキ型超電導コイル及びそれを備えた超電導機器
JP6688914B1 (ja) 酸化物超電導線材及び超電導コイル
WO2021101086A1 (ko) 유연성 있는 선재와 그의 가공 방법
JP4634908B2 (ja) 高温超電導コイル
JP2012064495A (ja) 被覆超電導線材の製造方法、超電導線材被覆の電着方法、及び、被覆超電導線材
JP2011222346A (ja) 高温超電導導体及びそれを用いた高温超電導コイル
JP5405069B2 (ja) テープ状酸化物超電導体及びそれに用いる基板
KR20220059587A (ko) 벌크형 고온초전도 영구자석
CN115362514B (zh) 氧化物超导线材及超导线圈
WO2018207727A1 (ja) 超電導線材および超電導コイル
JP6349439B1 (ja) 超電導コイル
KR20210026613A (ko) 다중 초전도층을 가지는 고온초전도선재
KR20210037378A (ko) 고온초전도 선재의 제조방법 및 이를 이용한 다중 초전도층을 갖는 고온초전도 선재
JP6724125B2 (ja) 酸化物超電導線材及びその製造方法
JP6652447B2 (ja) 超電導線材の製造方法及び超電導コイルの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant