KR102397834B1 - 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치 - Google Patents

어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치 Download PDF

Info

Publication number
KR102397834B1
KR102397834B1 KR1020217016003A KR20217016003A KR102397834B1 KR 102397834 B1 KR102397834 B1 KR 102397834B1 KR 1020217016003 A KR1020217016003 A KR 1020217016003A KR 20217016003 A KR20217016003 A KR 20217016003A KR 102397834 B1 KR102397834 B1 KR 102397834B1
Authority
KR
South Korea
Prior art keywords
common electrode
line
array substrate
lines
electrode line
Prior art date
Application number
KR1020217016003A
Other languages
English (en)
Other versions
KR20210064430A (ko
Inventor
닝 주
추제 쑤
충양 자오
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
베이징 보에 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 베이징 보에 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20210064430A publication Critical patent/KR20210064430A/ko
Application granted granted Critical
Publication of KR102397834B1 publication Critical patent/KR102397834B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치가 제공된다. 어레이 기판은 투명한 공통전극, 복수 개의 제1 공통전극 라인 및 복수 개의 제2 공통전극 라인을 포함한다. 복수 개의 제1 공통전극 라인과 복수 개의 제2 공통전극 라인은 교차 설치되어, 격자형을 형성한다. 제1 공통전극 라인은 제1 비아홀을 통해 공통전극에 접속되고, 제2 공통전극 라인은 제2 비아홀을 통해 공통전극에 접속된다.

Description

어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치{ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, DISPLAY PANEL AND DISPLAY APPARATUS}
관련 출원에 대한 참조
본 출원은 2017년 3월 17일 중국특허청에 제출된 중국 특허 출원 제 201710159841.0호의 우선권을 주장하며, 그 전체 내용을 참조로서 본 출원에 원용한다.
기술분야
본 개시는 표시 기술분야에 관한 것으로, 특히 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치에 관한 것이다.
관련 기술에서의 공통전극을 포함하는 어레이 기판은, 투명 공통전극의 저항을 감소시키고 공통전극을 위해 신호를 전달하기 위하여, 게이트 금속층에 게이트 라인과 평행하는 금속 공통전극 라인(게이트(gate)층 공통전극 라인으로 칭하기도 함)을 설치하는데, 게이트(gate)층 공통전극 라인은 비아홀을 통해 투명 공통전극과 접속된다.
본 개시는 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치를 제공하여, 관련 기술에서 표시 패널의 공통 전압의 분포가 불균일하고, 공통 전압이 불안정하여, 표시 불량을 초래하는 문제점을 해결하고자 한다.
상기한 기술적 과제를 해결하기 위하여, 본 개시는 어레이 기판을 제공한다. 상기 어레이 기판은, 투명한 공통전극, 복수 개의 제1 공통전극 라인 및 복수 개의 제2 공통전극 라인을 포함하고, 상기 복수 개의 제1 공통전극 라인과 복수 개의 제2 공통전극 라인은 교차 설치되어 격자형을 형성하고, 상기 제1 공통전극 라인은 제1 비아홀（via hole）을 통해 상기 공통전극에 접속되고, 상기 제2 공통전극 라인은 제2 비아홀을 통해 상기 공통전극에 접속된다.
선택적으로, 상기 제1 공통전극 라인과 제2 공통전극 라인은 상이한 층에 설치된다.
선택적으로, 상기 어레이 기판은 복수 개의 게이트 라인을 더 포함하고, 상기 제1 공통전극 라인과 상기 게이트 라인은 동일층에 설치되되 평행하게 설치된다.
선택적으로, 상기 어레이 기판은 복수 개의 데이터 라인을 더 포함하고, 상기 제2 공통전극 라인과 상기 데이터 라인은 동일층에 설치되되 평행하게 설치된다.
선택적으로, 상기 어레이 기판은 더블 게이트 라인형 어레이 기판이고, 인접한 두 행의 부화소 사이에 두 개의 게이트 라인이 설치되어 있고, 인접한 두 열의 부화소 사이에 격열로 하나의 데이터 라인이 설치되고, 상기 제2 공통전극 라인은 상기 데이터 라인이 설치되지 않은 두 열의 부화소 사이에 설치된다.
선택적으로, 각각의 부화소의 공통전극은 별도로 설치되고, 동일행에 있는 공통전극은 제1 공통전극 라인을 통해 연통되고, 동일열에 있는 공통전극은 제2 공통전극 라인을 통해 연통된다.
선택적으로, 상기 제2 비아홀에 비해, 상기 제1 비아홀은 딥 비아홀이다.
선택적으로, 상기 어레이 기판은, 기재 기판, 게이트 절연층, 화소 전극 및 절연층을 더 포함한다. 상기 제1 공통전극 라인은 상기 기재 기판상에 설치되고; 상기 게이트 절연층은, 상기 기재 기판에 설치되며, 상기 복수 개의 제1 공통전극 라인을 덮고; 상기 화소 전극과 상기 복수 개의 제2 공통전극 라인은 상기 게이트 절연층상에 설치되고; 상기 절연층은, 상기 게이트 절연층상에 설치되며, 상기 화소 전극과 상기 복수 개의 제2 공통전극 라인을 덮고; 상기 투명한 공통전극은 상기 절연층상에 설치되고; 상기 제1 비아홀은 상기 절연층 및 상기 게이트 절연층을 관통하고; 상기 제2 비아홀은 상기 절연층을 관통한다.
본 개시는, 상기한 어레이 기판을 포함하는 표시 패널을 더 제공한다.
본 개시는, 상기한 표시 패널을 포함하는 표시 장치를 더 제공한다.
본 개시는, 어레이 기판의 제조 방법을 더 제공한다. 상기 어레이 기판의 제조 방법은, 복수 개의 제1 공통전극 라인과 복수 개의 제2 공통전극 라인이 교차 설치되어 격자형을 형성하고, 상기 제1 공통전극 라인이 제1 비아홀을 통해 투명한 공통전극에 접속되고, 상기 제2 공통전극 라인이 제2 비아홀을 통해 상기 투명한 공통전극에 접속되도록 하는 방식으로 상기 투명한 공통전극, 복수 개의 제1 공통전극 라인 및 복수 개의 제2 공통전극 라인을 형성하는 단계를 포함한다.
선택적으로, 상기 제1 공통전극 라인과 제2 공통전극 라인은 상이한 층에 설치된다.
선택적으로, 상기 투명한 공통전극, 복수 개의 제1 공통전극 라인 및 복수 개의 제2 공통전극 라인을 형성하는 단계는, 일회 패터닝 공정을 통해 상기 복수 개의 제1 공통전극 라인 및 상기 복수 개의 제1 공통전극 라인에 평행하는 복수 개의 게이트 라인을 형성하는 단계를 포함한다.
선택적으로, 상기 투명한 공통전극, 복수 개의 제1 공통전극 라인 및 복수 개의 제2 공통전극 라인을 형성하는 단계는, 일회 패터닝 공정을 통해 상기 복수 개의 제2 공통전극 라인 및 상기 복수 개의 제2 공통전극 라인에 평행하는 복수 개의 데이터 라인을 형성하는 단계를 포함한다.
도 1은 본 개시의 일 실시예에 따른 어레이 기판의 조감도이다.
도 2는 본 개시의 다른 실시예에 따른 어레이 기판의 단면도이다.
본 개시의 실시예의 목적, 기술 방안 및 장점이 더욱 뚜렷하도록 하기 위하여, 아래에서는 본 개시의 실시예의 도면을 참조하여, 본 개시의 실시예의 기술 방안을 명확하고 완전하게 기술하기로 한다. 기술되는 실시예는 본 개시의 일부 실시예일 뿐, 전부의 실시예가 아니라는 것은 자명하다. 기술되는 본 개시의 실시예에 기초하여, 본 기술 분야의 통상의 지식을 가진 자들에 의해 얻어지는 기타 실시예들은 모두 본 개시의 보호 범위에 속한다.
관련 기술에서의 어레이 기판은, 오직 가로 방향에서 게이트(gate)층 공통전극 라인을 갖고 있는바, 패널 전체의 공통 전압의 분포가 상대적으로 불균일하고, 공통 전압이 불안정하여, 표시 불량을 초래한다. 본 개시의 실시예는, 어레이 기판을 제공한다. 상기 어레이 기판은, 투명한 공통전극, 복수 개의 제1 공통전극 라인 및 복수 개의 제2 공통전극 라인을 포함하고, 상기 복수 개의 제1 공통전극 라인과 복수 개의 제2 공통전극 라인은 교차 설치되어, 격자형을 형성하고, 상기 제1 공통전극 라인은 제1 비아홀을 통해 상기 공통전극에 접속되고, 상기 제2 공통전극 라인은 제2 비아홀을 통해 상기 공통전극에 접속된다.
본 개시의 실시예에 있어서, 어레이 기판의 공통전극을 위해 그에 접속되는 격자형의 공통전극 라인을 설치함으로써, 공통전극의 저항을 효과적으로 저하시킬 수 있으며, 아울러, 단순히 오직 가로 방향으로 설치된 게이트(gate)층 공통전극 라인만 있는 것이 아니라, 공통전극 라인이 격자형 분포를 하고 있기 때문에, 패널 전체의 공통 전압이 안정되고 균일함을 확보한다. 또한, 격자형의 공통전극 라인은 공통전극의 저항을 효과적으로 저하시킬 수 있기 때문에, 상응하게 각각의 공통전극 라인의 라인폭을 줄여, 개구율을 향상시킬 수 있다.
공통전극은 통상적으로 ITO 등 투명 도전 재료로 만들어진다.
선택적으로, 공통전극의 저항을 감소시키는데 유리하도록, 제1 공통전극 라인과 제2 공통전극 라인은 금속 도전 재료로 만들어질 수 있다.
하지만, 본 개시의 기타 실시예들에 있어서, 개구율을 향상시키기 위해, 제1 공통전극 라인과 제2 공통전극 라인이 투명 도전 재료로 만들어지는 경우를 배제하지 않는다.
선택적으로, 상기 제1 공통전극 라인과 제2 공통전극 라인에 의해 형성되는 격자형 구조는 공통전극이 소재하는 영역을 덮는다.
본 개시의 실시예에 있어서, 상기 제1 공통전극 라인과 제2 공통전극 라인은 동일층에 설치될 수 있고, 상이한 층에 설치될 수도 있다.
제1 공통전극 라인과 제2 공통전극 라인이 동일층에 설치될 경우, 상기 제1 공통전극 라인과 제2 공통전극 라인은 접속된다. 어레이 기판의 기타 기능 막층상의 패턴과의 간섭을 초래라는 것을 피하기 위해, 이 경우, 제1 공통전극 라인과 제2 공통전극 라인은 통상적으로 독립된 층에 설치되어야 한다.
상기 제1 공통전극 라인과 제2 공통전극 라인이 상이한 층에 설치될 경우, 막층 두께를 저하시키기 위해, 상기 제1 공통전극 라인 및/또는 제2 공통전극 라인은 어레이 기판상의 기타 기능 막층과 동일층에 설치될 수 있다. 선택적으로, 기타 전도성 기능 막층과 동일층에 설치될 수도 있는바, 따라서 당해 도전성 기능 막층과 일회 패터닝 공정을 통해 형성될 수 있어, 마스크(mask) 수량을 절약하고, 원가를 절감한다.
상기 어레이 기판은, 복수 개의 게이트 라인을 더 포함한다. 선택적으로, 마스크(mask) 수량을 절약하고, 원가를 절감하기 위하여, 상기 제1 공통전극 라인은 상기 게이트 라인과 동일층에 설치될 수 있다. 진일보하여, 선택적으로, 상기 제1 공통전극 라인은 게이트 라인과 평행하게 설치될 수 있다. 물론, 본 개시의 기타 실시예들에 있어서, 상기 제1 공통전극 라인이 게이트 라인과 동일층에 설치되되, 게이트 라인에 수직으로 설치되는 가능성도 배제하지 않는데, 이 경우, 각각의 제1 공통전극 라인은 게이트 라인과 교차하는 위치에서 단절되어야 한다.
상기 제1 공통전극 라인과 상기 게이트 라인이 동일층에 설치되되 평행하게 설치될 경우, 하나의 행의 부화소가 하나의 제1 공통전극 라인에 대응되는 것일 수 있고, 복수의 행의 부화소가 하나의 제1 공통전극 라인에 대응되는 것일 수도 있다.
상기 어레이 기판은, 복수 개의 데이터 라인을 더 포함한다. 선택적으로, 마스크(mask) 수량을 절약하고, 원가를 절감하기 위해, 상기 제2 공통전극 라인은 상기 데이터 라인과 동일층에 설치될 수 있다. 진일보하여, 선택적으로, 상기 제2 공통전극 라인은 데이터 라인과 평행하게 설치될 수 있다. 물론, 본 개시의 기타 실시예들에 있어서, 상기 제2 공통전극 라인이 데이터 라인과 동일층에 설치되되, 데이터 라인과 수직으로 설치되는 가능성도 배제하지 않는데, 이 경우, 각각의 제2 공통전극 라인은 데이터 라인과 교차하는 위치에서 단절되어야 한다.
상기 제2 공통전극 라인과 상기 데이터라인이 동일층에 설치되되 평행하게 설치될 경우, 하나의 열의 부화소가 하나의 제2 공통전극 라인에 대응되는 것일 수 있고, 복수의 열의 부화소가 하나의 제2 공통전극 라인에 대응되는 것일 수도 있다.
도면을 참조하면, 도 1은 본 개시의 일 실시예에 따른 어레이 기판의 조감도이다. 본 개시의 실시예에 따른 어레이 기판은 더블 게이트형 어레이 기판으로서, 상기 복수 개의 게이트 라인(101) 및 복수 개의 데이터 라인(102)을 포함하고, 인접한 두 행의 부화소 사이에 두 개의 게이트 라인(101)이 설치되어 있고, 인접한 두 열의 부화소 사이에 하나의 데이터 라인(102)이 격열로 설치되어 있으며, 각각의 부화소의 공통전극(103)은 모두 별도로 설치된다. 상기 어레이 기판은, 복수 개의 제1 공통전극 라인(104) 및 복수 개의 제2 공통전극 라인(105)을 더 포함하고, 상기 제1 공통전극 라인(104)과 상기 게이트 라인(101)은 동일층에 설치되되 평행하게 설치되고, 상기 제2 공통전극 라인(105)과 상기 데이터 라인은 동일층에 설치되되 평행하게 설치되고, 상기 제2 공통전극 라인(105)은 상기 데이터 라인(102)이 설치되지 않은 두 열의 부화소 사이에 설치된다. 상기 제1 공통전극 라인(104)과 제2 공통전극 라인(105)은 격자형을 형성한다. 상기 제1 공통전극 라인(104)은 제1 비아홀(106)을 통해 상기 공통전극(103)에 접속되고, 상기 제2 공통전극 라인(105)은 제2 비아홀(107)을 통해 상기 공통전극(103)에 접속된다.
본 개시의 실시예에 있어서, 더블 게이트 라인형 어레이 기판에서 격열로 하나의 데이터 라인이 설치되는 특수 구조를 이용하여, 데이터 라인이 설치되지 않은 일열에 제2 공통전극 라인이 설치되어, 제1 공통전극 라인과 격자형의 공통전극 라인을 형성함으로써, 패널 전체의 공통 전압의 안정하고 균일함을 확보할 수 있다. 또한, 격자형의 공통전극 라인은 공통전극의 저항을 효과적으로 저하시킬 수 있기 때문에, 상응하게 각각의 공통전극 라인의 라인폭을 줄일 수 있어, 개구율을 향상시킨다.
본 개시의 실시예에 있어서, 각각의 부화소의 공통전극(103)은 별도로 설치되고, 동일행에 있는 공통전극(103)은 제1 공통전극 라인(104)을 통해 연통되고, 동일열에 있는 공통전극(103)은 제2 공통전극 라인(105)을 통해 연통되는바, 따라서 전면의 공통전극(103) 모두 도통되도록 한다.
각각의 부화소의 공통전극이 별도로 설치되는 어레이 기판의 경우, 관련 기술에 있어서, 반드시 비아홀 및 상층 금속(예컨대, 소스/드레인 금속층 또는 공통전극층)의 브릿지 배선을 통해 인접한 부화소의 공통전극이 도통되도록 하고, 나아가 전면의 공통전극을 도통시켜야 한다. 이와 같은 설계는, 배선을 증가시킬 뿐만 아니라 배선과 기타 전극(예컨대, 소스/드레인전극, 게이트 전극 등)의 오버랩핑과 측방향 커패시턴스를 증가시키고, 커패시턴스의 증가는 부하를 증가시키며, 부화소 충전에도 마찬가지로 영향을 미치게 된다.
본 개시의 실시예에 있어서, 브릿지 배선을 설치할 필요 없이, 가로 방향에서 제1 공통전극 라인을 통해 동일행의 공통전극을 접속시키고, 세로 방향에서 제2 공통전극 라인을 통해 동일열의 공통전극을 접속시킬 수 있어, 구조가 간단하다. 또한, 공통전극과 주변 전극의 커패시턴스를 효과적으로 저하시켜, 부화소의 충전이 보다 용이하도록 한다.
도 2를 참고하면, 도 2는 본 개시의 다른 실시예에 따른 어레이 기판의 단면 모식도이다. 당해 실시예에 따른 어레이 기판과 도 1이 도시하는 실시예에 따른 어레이 기판의 차이점은, 공통전극(103)은 바(bar)형의 공통전극이나, 도 1이 도시하는 실시예에서 공통전극(103)은 블록 형상의 공통전극이다는데 있다. 도 2에서, (100)은 기재 기판이고, (108)은 게이트 절연층이고, (109)는 화소 전극이고, (110)은 절연층이다.
도 2로부터 뚜렷하게 보아낼 수 있듯이, 제1 비아홀(106) 및 제2 비아홀(107)을 통해, 공통전극(103)은 게이트 금속층에 위치하는 제1 공통전극 라인(104) 및 소스/드레인 금속층에 위치하는 제2 공통전극 라인(105)에 접속될 수 있다. 제1 비아홀(106)은 딥 비아홀이고, 제2 비아홀(107)은 샬로우(shallow) 비아홀이다.
본 개시의 실시예에 따른 어레이 기판은 HADS 어레이 기판일 수 있고, IPS 어레이 기판, 또는 기타 유형의 공통전극을 포함하는 어레이 기판일 수도 있다.
본 개시의 실시예는 상기한 어느 하나의 실시예에 따른 어레이 기판을 포함하는 표시 패널을 더 제공한다.
본 개시의 실시예는 상기한 표시 패널을 포함하는 표시 장치를 더 제공한다.
본 개시의 실시예에 따른 표시 장치는 구동 칩을 더 포함할 수 있다. 상기 구동 칩은 제1 공통전극 라인 및/또는 제2 공통전극 라인에 접속되어, 제1 공통전극 라인 및/또는 제2 공통전극 라인을 통해 공통전극으로 공통 전압 신호를 전송하는데 사용될 수 있다.
본 개시의 실시예는 어레이 기판의 제조 방법을 더 제공한다. 상기 어레이 기판의 제조 방법은, 투명한 공통전극을 형성하는 단계; 및 복수 개의 제1 공통전극 라인 및 복수 개의 제2 공통전극 라인을 형성하는 단계를 포함한다. 상기 복수 개의 제1 공통전극 라인과 복수 개의 제2 공통전극 라인은 교차 설치되어, 격자형을 형성하고, 상기 제1 공통전극 라인은 제1 비아홀을 통해 상기 공통전극에 접속되고, 상기 제2 공통전극 라인은 제2 비아홀을 통해 상기 공통전극에 접속된다.
선택적으로, 상기 제1 공통전극 라인과 제2 공통전극 라인은 상이한 층에 설치된다.
상기 어레이 기판의 제조 방법은, 복수 개의 게이트 라인을 형성하는 단계를 더 포함한다. 선택적으로, 상기 제1 공통전극 라인은, 상기 게이트 라인과 일회 패터닝 공정을 통해 형성되되, 상기 게이트 라인에 평행한다.
상기 어레이 기판의 제조 방법은, 복수 개의 데이터 라인을 형성하는 단계를 더 포함한다. 선택적으로, 상기 제2 공통전극 라인은, 상기 데이터 라인과 일회 패터닝 공정을 통해 형성되되, 상기 데이터 라인에 평행한다.
다르게 정의되지 않는 한, 본 개시에서 사용되는 기술 용어 또는 과학 용어는 본 개시가 속하는 분야에서 통상의 지식을 가진 자가 이해하는 통상의 의미이어야 한다. 본 개시에서 사용되는 '제1', '제2' 및 유사한 단어는 어떠한 순서, 수량 또는 중요성도 나타내지 않고, 단지 상이한 구성 부분을 구분하기 위한 것이다. 마찬가지로, ‘하나의’ 또는 '일' 등 유사한 단어도 수량 제한을 나타내는 것이 아니라, 적어도 하나 존재함을 나타낸다. '접속' 또는 '서로 접속' 등 유사한 단어는, 물리적 또는 기계적 접속에 한정되는 것이 아니라, 직접적이든 간접적이든지를 불문한 전기적 접속을 포함할 수 있고, '상', '하', '좌', '우' 등은 단지 상대적 위치 관계를 나타내기 위한 것이며, 기술대상의 절대적 위치관계가 변경되면, 당해 상대적 위치관계도 그에 상응하게 변경된다.
상기한 바는 본 개시의 선택가능한 실시형태인 것으로, 지적해야 할 것은, 본 기술 분야에서 통상의 지식을 가진 자들에게 있어서, 본 개시의 상기한 원리를 일탈하지 않는다는 전제하에서, 약간의 개량 및 윤색을 더 실시할 수 있으며, 이러한 개량 및 윤색도 본 개시의 보호범위에 속하는 것으로 간주해야 한다.

Claims (13)

  1. 어레이 기판에 있어서,
    투명한 공통전극, 복수 개의 제1 공통전극 라인 및 복수 개의 제2 공통전극 라인을 포함하고;
    상기 제1 공통전극 라인은 상기 공통전극에 접속되고, 상기 제2 공통전극 라인은 상기 공통전극에 접속되며;
    상기 어레이 기판은 복수 개의 게이트 라인 및 복수 개의 데이터 라인을 더 포함하고;
    그 중, 상기 어레이 기판은 더블 게이트 라인형 어레이 기판이고,
    인접한 두 행의 부화소 사이에 두 개의 게이트 라인이 설치되어 있고,
    인접한 두 열의 부화소 사이에 격열(
    Figure 112021060654334-pat00001
    )로 하나의 데이터 라인이 설치되고,
    상기 제2 공통전극 라인은 상기 데이터 라인이 설치되지 않은 두 열의 부화소 사이에 설치되는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서,
    상기 복수 개의 제1 공통전극 라인과 복수 개의 제2 공통전극 라인은 교차 설치되어 격자형을 형성하는 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서,
    상기 제1 공통전극 라인과 제2 공통전극 라인은 상이한 층에 설치되는 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서,
    상기 제1 공통전극 라인과 상기 게이트 라인은 동일층에 설치되되 평행하게 설치되는 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서,
    상기 제2 공통전극 라인과 상기 데이터 라인은 동일층에 설치되되 평행하게 설치되는 것을 특징으로 하는 어레이 기판.
  6. 제1항에 있어서,
    상기 제1 공통전극 라인은 제1 비아홀을 통해 상기 공통전극에 접속되고, 상기 제2 공통전극 라인은 제2 비아홀을 통해 상기 공통전극에 접속되는 것을 특징으로 하는 어레이 기판.
  7. 제6항에 있어서,
    각각의 부화소의 공통전극은 별도로 설치되고, 동일행에 있는 공통전극은 제1 공통전극 라인을 통해 연통되고, 동일열에 있는 공통전극은 제2 공통전극 라인을 통해 연통되는 것을 특징으로 하는 어레이 기판.
  8. 제6항에 있어서,
    상기 제2 비아홀에 비해, 상기 제1 비아홀은 딥(deep) 비아홀인 것을 특징으로 하는 어레이 기판.
  9. 제6항에 있어서,
    기재 기판, 게이트 절연층, 화소 전극 및 절연층을 더 포함하고;
    상기 제1 공통전극 라인은 상기 기재 기판상에 설치되고;
    상기 게이트 절연층은 상기 기재 기판에 설치되며, 상기 복수 개의 제1 공통전극 라인을 덮고;
    상기 화소 전극과 상기 복수 개의 제2 공통전극 라인은 상기 게이트 절연층상에 설치되고;
    상기 절연층은 상기 게이트 절연층상에 설치되며, 상기 화소 전극과 상기 복수 개의 제2 공통전극 라인을 덮고;
    상기 투명한 공통전극은 상기 절연층상에 설치되고;
    상기 제1 비아홀은 상기 절연층 및 상기 게이트 절연층을 관통하고;
    상기 제2 비아홀은 상기 절연층을 관통하는 것을 특징으로 하는 어레이 기판.
  10. 제6항에 있어서,
    상기 제1 비아 홀은 상기 부화소의 장변의 일측에 위치하고, 상기 제2 비아홀은 상기 부화소의 단변의 일측에 위하는 것을 특징으로 하는 어레이 기판.
  11. 제1항에 있어서,
    상기 제1 공통전극 라인은 상기 게이트 라인과 동일층에 설치되되, 상기 게이트 라인에 수직으로 설치되며, 각각의 상기 제1 공통전극 라인은 상기 게이트 라인과 교차되는 위치에서 단절되는 것을 특징으로 하는 어레이 기판.
  12. 표시 패널에 있어서,
    제1항 내지 제11항 중 어느 한 항에 따른 상기 어레이 기판을 포함하는 것을 특징으로 하는 표시 패널.
  13. 표시 장치에 있어서,
    제12항에 따른 상기 표시 패널을 포함하는 것을 특징으로 하는 표시 장치.
KR1020217016003A 2017-03-17 2017-09-29 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치 KR102397834B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201710159841.0A CN106876413A (zh) 2017-03-17 2017-03-17 一种阵列基板及其制作方法、显示面板和显示装置
CN201710159841.0 2017-03-17
PCT/CN2017/104162 WO2018166178A1 (zh) 2017-03-17 2017-09-29 一种阵列基板及其制作方法、显示面板和显示装置
KR1020197025115A KR102259202B1 (ko) 2017-03-17 2017-09-29 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025115A Division KR102259202B1 (ko) 2017-03-17 2017-09-29 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20210064430A KR20210064430A (ko) 2021-06-02
KR102397834B1 true KR102397834B1 (ko) 2022-05-13

Family

ID=59171483

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197025115A KR102259202B1 (ko) 2017-03-17 2017-09-29 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치
KR1020217016003A KR102397834B1 (ko) 2017-03-17 2017-09-29 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197025115A KR102259202B1 (ko) 2017-03-17 2017-09-29 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치

Country Status (6)

Country Link
US (1) US11296123B2 (ko)
EP (1) EP3598495B1 (ko)
JP (1) JP7180841B2 (ko)
KR (2) KR102259202B1 (ko)
CN (1) CN106876413A (ko)
WO (1) WO2018166178A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876413A (zh) * 2017-03-17 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN109375431A (zh) * 2018-10-26 2019-02-22 深圳市华星光电技术有限公司 一种显示面板及显示装置
CN110058468A (zh) * 2019-04-18 2019-07-26 深圳市华星光电半导体显示技术有限公司 像素驱动电路及液晶显示面板
CN110579913B (zh) * 2019-08-09 2020-12-04 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110543039B (zh) * 2019-09-10 2022-09-02 京东方科技集团股份有限公司 显示面板和显示装置
CN111899699A (zh) * 2020-08-19 2020-11-06 惠科股份有限公司 显示装置及其驱动方法
CN114690490A (zh) * 2022-03-18 2022-07-01 武汉华星光电技术有限公司 阵列基板及其显示面板
CN114690496B (zh) * 2022-03-25 2023-08-22 Tcl华星光电技术有限公司 显示面板、阵列基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077944A (zh) * 2013-01-18 2013-05-01 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN105093750A (zh) * 2015-08-14 2015-11-25 深圳市华星光电技术有限公司 Tft阵列基板结构及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006113376A (ja) * 2004-10-15 2006-04-27 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置及びアレイ基板
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100692091B1 (ko) * 2005-05-11 2007-03-12 엘지전자 주식회사 탑―이미션 방식의 유기전계발광소자 및 그 제조방법
KR101147267B1 (ko) * 2005-12-10 2012-05-18 엘지디스플레이 주식회사 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
KR20080013163A (ko) 2006-08-07 2008-02-13 삼성전자주식회사 마스크, 이를 이용한 표시기판 및 표시기판 제조 방법
CN101334564A (zh) * 2007-06-28 2008-12-31 上海广电Nec液晶显示器有限公司 一种液晶显示装置及其制造方法
KR20110013159A (ko) * 2009-07-30 2011-02-09 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
CN102135691B (zh) 2010-09-17 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
KR20120136239A (ko) * 2011-06-08 2012-12-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102790012A (zh) 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
KR102009319B1 (ko) 2012-11-22 2019-08-09 엘지디스플레이 주식회사 액정표시장치와 그의 제조방법
CN103278987B (zh) * 2013-05-24 2015-07-01 京东方科技集团股份有限公司 阵列基板、该阵列基板断线修复方法及显示装置
CN103943627B (zh) * 2013-07-30 2017-06-06 上海中航光电子有限公司 一种tft阵列基板
KR102062913B1 (ko) * 2013-09-30 2020-03-02 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
CN103926759B (zh) * 2014-04-28 2016-08-17 昆山龙腾光电有限公司 液晶显示装置
CN104880871B (zh) 2015-06-23 2018-05-11 合肥鑫晟光电科技有限公司 显示面板和显示装置
CN106876413A (zh) * 2017-03-17 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077944A (zh) * 2013-01-18 2013-05-01 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN105093750A (zh) * 2015-08-14 2015-11-25 深圳市华星光电技术有限公司 Tft阵列基板结构及其制作方法

Also Published As

Publication number Publication date
KR20190109504A (ko) 2019-09-25
US11296123B2 (en) 2022-04-05
JP2020514808A (ja) 2020-05-21
WO2018166178A1 (zh) 2018-09-20
EP3598495A4 (en) 2020-11-25
US20210193685A1 (en) 2021-06-24
EP3598495A1 (en) 2020-01-22
JP7180841B2 (ja) 2022-11-30
EP3598495B1 (en) 2022-07-20
KR102259202B1 (ko) 2021-06-01
KR20210064430A (ko) 2021-06-02
CN106876413A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
KR102397834B1 (ko) 어레이 기판, 어레이 기판의 제조 방법, 표시 패널 및 표시 장치
US9846325B2 (en) Array substrate, touch display panel and touch display device
CN104898892A (zh) 一种触控显示面板及其制作方法、触控显示装置
CN108549170B (zh) 一种显示面板以及电子设备
CN103217843B (zh) 阵列基板及其制造方法和液晶面板
CN105629591A (zh) 一种阵列基板、其制备方法及液晶显示面板
CN105022184A (zh) 显示装置
CN105117081A (zh) 触控基板及其制造方法、触摸显示装置
KR102308647B1 (ko) 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기
CN104007591A (zh) 一种像素结构及其制作方法
US10620487B2 (en) Pixel structure, array substrate, display device and method for manufacturing the same
CN104701302A (zh) 阵列基板及其制作方法以及显示装置
CN104317123A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN105511146A (zh) 一种集成触控显示面板
CN102253553A (zh) 液晶显示装置
US20220052081A1 (en) Array substrate, method for manufacturing the same, display panel and display device
CN104536176A (zh) 一种阵列基板、显示面板和显示装置
CN102890380B (zh) Tft阵列基板及其制作方法和液晶显示装置
CN109240012A (zh) 阵列基板、显示面板和显示装置
JP2019510246A (ja) アレイ基板及び表示装置
CN111708237A (zh) 一种阵列基板、显示面板及显示装置
WO2021031352A1 (zh) 一种触控结构及显示面板
CN103646612B (zh) 一种电极结构、阵列基板及显示装置
CN110164951B (zh) 一种显示面板及显示装置
JP2015206829A5 (ko)

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant