JP2019510246A - アレイ基板及び表示装置 - Google Patents

アレイ基板及び表示装置 Download PDF

Info

Publication number
JP2019510246A
JP2019510246A JP2017532849A JP2017532849A JP2019510246A JP 2019510246 A JP2019510246 A JP 2019510246A JP 2017532849 A JP2017532849 A JP 2017532849A JP 2017532849 A JP2017532849 A JP 2017532849A JP 2019510246 A JP2019510246 A JP 2019510246A
Authority
JP
Japan
Prior art keywords
pattern
metal layer
array substrate
storage electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017532849A
Other languages
English (en)
Other versions
JP6827929B2 (ja
Inventor
学光 ▲ハオ▼
学光 ▲ハオ▼
▲鴻▼▲飛▼ 程
▲鴻▼▲飛▼ 程
勇 ▲キャオ▼
勇 ▲キャオ▼
新▲銀▼ ▲呉▼
新▲銀▼ ▲呉▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019510246A publication Critical patent/JP2019510246A/ja
Application granted granted Critical
Publication of JP6827929B2 publication Critical patent/JP6827929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7042—Alignment for lithographic apparatus using patterning methods other than those involving the exposure to radiation, e.g. by stamping or imprinting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本開示はアレイ基板及び表示装置を提供する。アレイ基板は、ベース基板（１０）と、前記ベース基板に設置されたゲート金属層、活性層及びソース・ドレイン金属層とを含み、前記ゲート金属層は、ゲート線（１０２）と、前記ゲート線と平行に延びるストレージ電極線（１００）とを含み、前記活性層（１０６）は、薄膜トランジスタ（ＴＦＴ）のチャネル領域である第１パターンと、前記ベース基板（１０）の厚さ方向に前記ストレージ電極線（１００）と少なくとも部分的に重なる第２パターンとを含み、又は前記ソース・ドレイン金属層は、データ線パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる金属層パターン（１１０）とを含む。当該アレイ基板は大きなストレージコンデンサーを取得でき、表示装置の表示効果を向上させることができる。

Description

本開示にかかる実施例はアレイ基板及び表示装置に関する。
表示装置の表示モードは、ツイストネマチック（ＴＮ）、垂直配向（ＶＡ）、面内切替（ＩＰＳ）、フリンジフィールドスイッチング（ＦＦＳ）等を含む。画素構造は、通常、表示モードによって、異なるストレージコンデンサー構造を用いる。例えば、ＴＮとＶＡモードでは、通常、共通電極線と画素電極との間にストレージコンデンサーが形成される。ＩＰＳとＦＦＳでは、通常、共通電極と画素電極との間にストレージコンデンサーが形成される。ストレージコンデンサーの構造は画素電圧の安定性につながり、したがって、ディスプレイスクリーンの品質と良品率に直接に影響する。
上記問題に対して、本開示の少なくとも一実施例はアレイ基板及び表示装置に関し、表示装置のクロストークと表示不良との低減に用いられる。
本開示の一態様は、ベース基板と、前記ベース基板に設置されたゲート金属層、活性層、ソース・ドレイン金属層とを含むアレイ基板を提供し、前記ゲート金属層は、ゲート線と、前記ゲート線と平行に延びるストレージ電極線とを含み、前記活性層は、ＴＦＴのチャネル領域である第１パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる第２パターンとを含み、又は前記ソース・ドレイン金属層は、データ線パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる金属層パターンとを含む。
一実施例では、例えば、前記活性層は、ＴＦＴのチャネル領域である第１パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる第２パターンとを含み、且つ前記ソース・ドレイン金属層は、データ線パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる金属層パターンとを含む。
一実施例では、例えば、前記活性層が前記ベース基板と前記ゲート金属層との間に設置される。
一実施例では、例えば、前記ゲート金属層が前記ベース基板と前記活性層との間に設置される。
一実施例では、例えば、前記第２パターンが前記第１パターンに接続される。
一実施例では、例えば、前記第２パターンは、接続部と、前記接続部に接続される重なり部とを含み、前記接続部が前記第１パターンに接続され、前記重なり部が前記基板の厚さ方向に前記ストレージ電極線と重なる。
一実施例では、例えば、前記重なり部が前記ストレージ電極線と前記データ線との交差位置に設置される。
一実施例では、例えば、前記接続部と前記データ線との延び方向が同じであり、且つ前記ベース基板の第１主面における前記接続部の正投影が、前記ベース基板の第１主面における前記データ線の正投影内に位置する。
一実施例では、例えば、前記データ線の幅方向に、前記重なり部の寸法が前記接続部の寸法より大きい。
一実施例では、例えば、前記重なり部は板状構造である。
一実施例では、例えば、前記ストレージ電極線は、前記データ線との交差位置に拡幅部を含む。
一実施例では、例えば、前記ベース基板の第１主面における前記拡幅部の正投影が、前記ベース基板の第１主面における前記重なり部の正投影と重なる。
一実施例では、例えば、前記金属層パターンが前記ストレージ電極線と前記データ線との交差位置に設置される。
一実施例では、例えば、前記金属層パターンと前記データ線とは一体化される。
一実施例では、例えば、前記金属層パターンは板状構造である。
一実施例では、例えば、前記データ線の幅方向における前記金属層パターンの寸法が前記データ線の幅より大きい。
一実施例では、例えば、前記ストレージ電極線の幅方向における前記金属層パターンの寸法が前記ストレージ電極線の幅以下である。
一実施例では、例えば、前記ストレージ電極線は、前記データ線との交差位置に拡幅部を含む。
一実施例では、例えば、前記ベース基板の第１主面における前記拡幅部の正投影が、前記ベース基板の第１主面における前記金属層パターンの正投影と重なる。
本開示の別の態様は、上記アレイ基板を含む表示装置を提供する。
本開示の実施例の解決手段をより明確に説明するために、以下、実施例の図面を簡単に説明します。もちろん、以下で説明される図面は本開示の一部の実施例に係るものに過ぎず、本開示を制限するものではない。
ベース基板の構造を示す模式図である。 本開示の実施例のアレイ基板における活性層とストレージ電極線とによって形成されるストレージコンデンサーを示す上面模式図である。 本開示の実施例の活性層の構造を示す模式図である。 本開示の実施例の活性層の構造を示す模式図である。 図３ａの活性層構造を含むアレイ基板を示す上面模式図である。 本開示の実施例の拡幅部を含むストレージ電極線の模式図である。 本開示の実施例のストレージ電極線に含まれる拡幅部と活性層とによって形成されるストレージコンデンサーの構造を示す模式図である。 本開示の実施例のアレイ基板におけるソース・ドレイン金属層とストレージ電極線とによって形成されるストレージコンデンサーを示す上面模式図である。 本開示の金属層パターンとデータ線とのデータ線の幅方向における寸法関係を示す模式図である。 本開示の実施例の金属層パターンとストレージ電極線とのストレージ電極線の幅方向における寸法関係を示す模式図である。 本開示の実施例の拡幅部を含むストレージ電極線を示す模式図である。 本開示の実施例のストレージ電極線の拡幅部と金属層パターンとによって形成されるストレージコンデンサーを示す模式図である。
本開示の目的、解決手段及び利点をより明確にするために、以下、本開示の実施例の図面を参照して、本開示の実施例の解決手段を明確且つ完全に説明する。勿論、説明される実施例は本開示の一部の実施例に過ぎず、全部の実施例ではない。説明される本開示の実施例に基づいて、当業者が創造的な労力を必要とせずに想到し得るすべての他の実施例は、本開示の請求範囲に属する。
一般的に、液晶表示装置は、バックライトモジュール、下基板、上基板及び周辺ドライブ回路等を含む。通常、下基板はアレイ基板、上基板はカラーフィルム基板である。アレイ基板は、さらに、ベース基板（通常はガラス基板）と、ベース基板に設置されるゲート線、活性層、データ線、共通電極線及び画素電極等の構造とを含む。図１はベース基板の構造を示す模式図である。図１に示すように、ベース基板１０は、互いに対向する第１主面１１と第２主面１２とを含む。例えば、ゲート線、活性層、データ線、共通電極線及び画素電極等の構造は、ベース基板１０の第１主面１１側に設置される。
液晶表示装置において、通常、画素電極に印加されるデータ信号を制御するスイッチとして薄膜トランジスタ（ＴＦＴ）を用いる。ＴＦＴは、ソースと、ドレインと、ゲートと、ソースとドレインとを分離させるチャネル領域とを含む。ＴＦＴのチャネル領域は、所定の導通電圧が印加されると、ＴＦＴのソースとドレインを導通することができる。例えば、チャネル領域は半導体材料（例えば、アモルファスシリコン、多結晶シリコン、酸化物半導体等）によって製造される。例えば、ＴＦＴの接続方式では、ゲートがゲート線に接続され、ゲート線によって印加された導通電圧信号を受信し、導通電圧信号がＴＦＴのゲートを介してチャネル領域に印加されることにより、当該チャネル領域の導通と遮断を制御する。ソースは、データ線からの電圧信号を受信するようにデータ線に接続される。ドレインは、ＴＦＴのソースとドレインがチャネル領域を介して導通した後に画素電極を充電するように画素電極に接続される。つまり、ＴＦＴのソースとドレインが導通した後、データ線における信号がＴＦＴのソースとドレインを介して画素電極に印加することができ、液晶分子の偏向を制御することができる。
液晶表示装置において、画素電極の充電時間が液晶分子の応答時間よりはるかに小さいため、液晶分子の偏向は、一般的に、画素電極の充電終了後の保持時間内に行って完成する。つまり、画素電極の充電終了後、液晶分子を連続的に駆動して回転させるために安定した充電電圧を必要とする。主に液晶コンデンサーとストレージコンデンサーとを含む画素負荷コンデンサーは、この連続的な充電電圧を負荷する。ストレージコンデンサーの役割は、例えば、画素電圧の安定性を保持し、表示品質を向上させることである。異なる表示モードによって、ストレージコンデンサーの形成方式が異なる。例えば、ＴＮ及びＶＡモードでは、通常、共通電極線と画素電極との間にストレージコンデンサーが形成され、ＩＰＳ、ＦＦＳ及びＡＤＳでは、通常、共通電極と画素電極との間にストレージコンデンサーが形成される。ストレージコンデンサーの構造はディスプレイスクリーンの品質と良品率に直接に影響する。
本開示の実施例は、ベース基板と、前記ベース基板に設置されたゲート金属層、活性層、ソース・ドレイン金属層とを含むアレイ基板を提供し、ゲート金属層は、ゲート線と、前記ゲート線と平行に延びるストレージ電極線とを含み、活性層は、ＴＦＴのチャネル領域である第１パターンと、基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる第２パターンとを含み、又はソース・ドレイン金属層は、データ線パターンと、前記基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる金属層パターンとを含む。本開示の実施例のアレイ基板は、大きなストレージコンデンサーを取得でき、表示装置の表示品質を向上させることができる。
なお、本開示の実施例では、ストレージコンデンサーは、ストレージ電極線（共通電極線とも呼ばれ、以下、ストレージ電極線と呼ばれる）とソース・ドレイン金属層及び／又は活性層とによって形成される。ソース・ドレイン金属層とストレージ電極線とがストレージコンデンサー構造を形成する場合、金属層パターンは、例えば、データ線に直接に接続され、一体化構造になってもよい。当該金属層パターンは、例えば、データ線にお互いに接続されなくてもよい。即ち、ソース・ドレイン金属層は、データ線を離れアレイ基板の厚さ方向にストレージ電極線と互いに重なるように独立に配置される金属層パターンを含む。活性層とストレージ電極線とがストレージコンデンサー構造を形成する場合、活性層は少なくとも２つのパターン部分を含む。そのうち一方のパターン部分は、例えばＴＦＴのチャネル領域であるパターンであり、他方のパターン部分は、例えば少なくともアレイ基板の厚さ方向にストレージ電極線と互いに重なる部分を含み、これによって、ストレージコンデンサーを形成する。同様に、活性層の上記２つのパターンは、例えば互いに接続されても、接続されなくてもよい。
一実施例では、活性層は、ＴＦＴのチャネル領域である第１パターンと、基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる第２パターンとを含む。
図２ａは本開示の実施例のアレイ基板における活性層とストレージ電極線とによって形成されるストレージコンデンサーを示す上面模式図である。図２ｂは本開示の実施例の活性層の構造を示す模式図である。
図２ａ−２ｂに示すように、アレイ基板は、ベース基板と、当該ベース基板に設置されたゲート金属層と、活性層（図２ａ及び図２ｂの陰線付きパターン）と、ソース・ドレイン金属層とを含む。ゲート金属層は、ゲート線１０２（及びゲート線から引き出されるゲート１１２）と、当該ゲート線と平行に延びるストレージ電極線１００とを含む。ゲート金属層の上に活性層（ボトムゲート構造）が設置される。活性層１０６は、ＴＦＴのチャネル領域である第１パターンと、ベース基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる第２パターンとを含む。なお、図２ａにおいて、画素電極層の下に位置する活性層の一部が低可視度で示され、データ線の真下に位置する活性層の一部が不可視であるが、アレイ基板における活性層の設置形態を明確に示すために、活性層の当該部分に対して同様に低可視度処理を行った。同様に、以下の図３ｂ及び図５においても、活性層に対して同じ処理を行ったため、ここで一括して説明する。図２ｂに示すように、活性層の破線に囲まれる部分は、例えば第２パターンであり、活性層の破線以外の部分は、例えば第１パターンである。図２ａに関連して参照すれば、当該第１パターンの一部（ゲートの上方に位置する部分）はＴＦＴのチャネル領域であり、当該第２パターンは基板の厚度方向にストレージ電極線１００と少なくとも部分的に重なる。例えば、第２パターンにおけるほぼ正方形になる部分は、基板の厚さ方向にストレージ電極線１００と互いに重なることによって、ストレージコンデンサー（即ち、図２ａの破線に囲まれる部分）を形成する。
なお、活性層には、さらにソース・ドレイン金属層が設置される。図２ａに示すように、ソース・ドレイン金属層は、ゲート線１０２と交差するデータ線１０８を含み、且つＴＦＴのソース１１８とドレイン１１９とを形成する。ソース・ドレイン金属層には画素電極１０９が設置されてもよい。前記のように、ＴＦＴのソース１１８がデータ線１０８に接続され、ドレイン１１９が例えば絶縁層に形成されるビア（図示せず）を介して画素電極１０９に接続され、ゲートがゲート線１０２に接続される。
当該実施例では、例えば、活性層はベース基板とゲート金属層との間に設置されてもよい。つまり、本開示の実施例のアレイ基板はトップゲート構造であってもよい。トップゲート構造では、ベース基板に、まず少なくとも第１パターンと第２パターンとを含む活性層が形成され、次に、活性層にゲート絶縁層が形成され、ゲート絶縁層にゲート金属層が形成される。前記のように、ゲート金属層は、平行に延びるゲート線とストレージ電極線とを含む。ストレージコンデンサーは、上記第２パターンが基板の厚さ方向にストレージ電極線と少なくとも部分的に重なることによって形成される。
当該実施例では、例えば、前記ゲート金属層が前記ベース基板と前記活性層との間に設置される。つまり、本開示の実施例のアレイ基板はボトムゲート構造であってもよい。例えば、図２ａに示すようなボトムゲート構造を有するアレイ基板の実施例である。ボトムゲート構造では、ベース基板に、まず平行に延びるゲート線とストレージ電極線とを含むゲート金属層が形成され、次に、ゲート金属層にゲート絶縁層が形成され、ゲート絶縁層に少なくとも第１パターンと第２パターンとを含む活性層が形成される。ストレージコンデンサーは、上記第２パターンが基板の厚さ方向にストレージ電極線と少なくとも部分的に重なることによって形成される。
当該実施例では、例えば、第２パターンは第１パターンに接続される。図３ａに本開示の実施例の活性層の一種の構造が示される。図３ｂは図３ａに示される活性層構造を含むアレイ基板を示す上面模式図である。図３ａに示すように、活性層は、第１パターン（図中の破線に囲まれていない部分）と第２パターン（図中の破線に囲まれる部分）とを含む。第２パターンは第１パターンに直接に接続され、つまり、第２パターンと第１パターンとは一体化される。例えば、第２パターンは第２パターンと互いに分離してもよく、即ち、活性層に２つの互いに分離するパターンが形成されてもよい。
当該実施例では、例えば、第２パターンは、接続部と、接続部に接続される重なり部とを含み、接続部が前記第１パターンに接続され、重なり部が基板の厚さ方向にストレージ電極線と重なる。続いて、図３ａを参照すれば、第２パターン（図中の破線に囲まれる部分）は接続部１０６２と重なり部１０６３とを含む。接続部１０６２が第１パターンに接続され、重なり部１０６３が基板の厚さ方向にストレージ電極線１００と互いに重なり、これによって、ストレージコンデンサーを形成する。
図３ａに示される第１パターンはＴＦＴのチャネル領域１０６１を含む。図３ｂに示すように、ゲート１１２からの導通電圧を受信すると、第１パターンのチャネル領域１０６１が導通する。データ線の電圧信号がＴＦＴのソースからチャネル領域１０６１を介してＴＦＴのドレインに伝送され、画素電極を充電する。なお、活性層の第１パターンの形状は図３ａに示される構造に限定されず、例えば、当該第１パターンは他の形状であってもよい。また、重なり部は、例えば長方形、正方形、円形、楕円形又は他の規則的又は不規則な板状構造であってもよい。図３ａに示す具体的な構造は本開示を制限するものではない。
当該実施例では、例えば、重なり部はストレージ電極線とデータ線との交差位置に設置される。図３ｂに示すように、重なり部１０６３はストレージ電極線１００とデータ線１０８との交差位置に設置される。ストレージ電極線とデータ線との交差位置に重なり部を設置することによって、開口率の低下を防止することができる。
当該実施例では、例えば、接続部とデータ線との延び方向は同じであり、且つベース基板の第１主面における接続部の正投影が、当該ベース基板の第１主面におけるデータ線の正投影内に位置する。続いて、図３ｂを参照すれば、接続部１０６２とデータ線１０８との延び方向が同じであり、且つベース基板の第１主面における接続部１０６２の正投影が、当該ベース基板の第１主面におけるデータ線１０８の正投影内に位置する。接続部の延び方向及び寸法を設定することによって、表示装置の開口率の低下を避けることができる。
当該実施例では、例えば、データ線１０８の幅方向に、重なり部１０６３の寸法を接続部１０６２の寸法より大きくすることによって、大きなストレージコンデンサーを取得できる。
当該実施例では、例えば、前記重なり部が板状構造である。ストレージコンデンサーの大きさは、互いに対向する金属板の対向面積によって決められると共に、金属板間の距離によって決められる。重なり部を板状に設置することによって、重なり部とストレージ電極線との対応位置での対向面積を大きくさせることができ、それによって、ストレージコンデンサーを大きくさせ、点滅とクロストークとを効果的に防止することができる。ここでの板状構造の形状は、例えば長方形、正方形、円形及び他の規則的又は不規則な形状である。
当該実施例では、例えば、前記ストレージ電極線は、前記データ線との交差位置に拡幅部を含む。図４ａは本開示の実施例の拡幅部を含むストレージ電極線を示す模式図である。図４ｂは本開示の実施例の拡幅部を含むストレージ電極線と活性層とによって形成されるストレージコンデンサーの構造を示す模式図である。
図４ａに示すように、例えば、ストレージ電極線１００では、データ線１０８との交差位置にそれぞれ拡幅部１００１（図中に拡幅部が１つのみ示される）が設置される。当該拡幅部１００１は、重なり部１０６３との対向面積を大きくさせることによって、ストレージコンデンサーを大きくさせ、表示効果を向上させるという役割を果たす。例えば、さらに、当該拡幅部１００１を長方形、正方形、円形又は他の形状に設置してもよい。例えば、拡幅部１００１を上記活性層の重なり部１０６３と同じ形状に設置することによって、ストレージコンデンサーを向上させる。例えば、拡幅部１００１と重なり部１０６３とは、それぞれの形状及び面積がいずれも同じであり、且つ互いに対向して設置される。図４ｂに示すように、例えば、ベース基板の第１主面における拡幅部１００１の正投影が、当該ベース基板の第１主面における重なり部１０６３の正投影と重なる。拡幅部と重なり部との形状及び面積を限定することによって、重なり部と拡幅部との面積を効果的に利用できるため、大きなストレージコンデンサーを取得し、表示装置の表示効果を向上させることができる。
なお、一般的に、ストレージ電極線の拡幅部は上記重なり部に合わせて設置する必要がある。例えば、前記のように、拡幅部と重なり部とを同じ大きさ、同じ形状に設置することにより、拡幅部と重なり部との対向面積を最大にすることができ、大きなストレージコンデンサーを取得することができる。
一実施例では、ソース・ドレイン金属層は、データ線パターンと、前記基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる金属層パターンとを含む。
図５は本開示の実施例のアレイ基板におけるソース・ドレイン金属層とストレージ電極線とによって形成されるストレージコンデンサーを示す上面模式図である。図５に示すように、アレイ基板は、ベース基板と、当該アレイ基板に設置されたゲート金属層、活性層、ソース・ドレイン金属層とを含む。ゲート金属層は、平行に延びるゲート線１０２（及びゲート）と、ストレージ電極線１００とを含む。活性層にはＴＦＴのチャネル領域が設置される。ソース・ドレイン金属層は、データ線パターンと、基板の厚さ方向にストレージ電極線１００と重なる金属層パターン１１０（即ち、図５におけるソース・ドレイン金属層の破線に囲まれる部分）とを含む。それにより、金属層パターン１１０とストレージ電極線１００とはストレージコンデンサーを形成する。このソース・ドレイン金属層とストレージ電極線とによってストレージコンデンサーを形成する方式は、大きなストレージコンデンサーを取得でき、表示装置の表示効果を向上させることができる。
当該実施例では、例えば、活性層がベース基板とゲート金属層との間に設置されてもよい。つまり、アレイ基板はトップゲート構造であってもよい。トップゲート構造では、ベース基板に、まず活性層が形成され、次に、活性層に活性層を被覆するゲート絶縁層が形成され、ゲート絶縁層にゲート金属層が形成される。前記のように、ゲート金属層は平行に延びるゲート線とストレージ電極線とを含む。その後、例えば、ゲート金属層に層間絶縁層が形成され、層間絶縁層に上記ソース・ドレイン金属層が形成される。ソース・ドレイン金属層は少なくともデータ線パターンと上記金属層パターンとを含む。
当該実施例では、例えば、ゲート金属層がベース基板と活性層との間に設置される。つまり、アレイ基板はボトムゲート構造であってもよい。ボトムゲート構造では、ベース基板に、まず平行に延びるゲート線とストレージ電極線とを含むゲート金属層が形成され、次に、ゲート金属層にゲート絶縁層が形成され、ゲート絶縁層に活性層が形成される。その後、活性層にソース・ドレイン金属層が形成される。ソース・ドレイン金属層は少なくともデータ線パターンと上記金属層パターンとを含む。
なお、当該実施例では、活性層は、さらにＴＦＴのチャネル領域である第１パターンと、基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる第２パターンとを含んでもよい。即ち、活性層は上記の構造及び関連する変形構造を含む。ストレージ電極線はソース・ドレイン金属層と活性層と共に、ストレージコンデンサーを形成し、ストレージコンデンサーをさらに向上させることができ、表示装置のクロストーク及び表示不良をより良好に避けることができる。
当該実施例では、例えば、金属層パターンがストレージ電極線とデータ線との交差位置に設置され、開口率の低下を防止する。続いて、図５を参照すれば、金属層パターン１１０は、ストレージ電極線１００とデータ線１０８との互いに交差する位置に設置される。当該金属層パターン１１０は、例えばデータ線１０８と一体化され、例えば両者は同一の金属層を利用し、パターニングプロセスによって得られる。例えば、金属層パターン１１０は、ストレージ電極線と交差するデータ線の部分と、データ線の当該部分からデータ線の両側に突出する部分とを含む。データ線と金属層パターンとを一体化することによって、表示装置の開口率の低下を避けることができる。
当該実施例では、例えば、金属層パターンは板状構造である。例えば、金属層パターンの形状は長方形、正方形又は他の規則的又は不規則な形状であってもよい。
当該実施例では、例えば、データ線の幅方向における金属層パターンの寸法がデータ線の幅より大きい。図６は本開示の実施例の金属層パターンとデータ線とのデータ線の幅方向における寸法関係を示す模式図である。図６に示すように、データ線１０８に金属層パターン１１０が設置され、即ち、図中の陰線に示される部分である。前記のように、データ線１０８と当該金属層パターン１１０とがいずれもソース・ドレイン金属層に設置される。データ線１０８の幅方向（図６の矢印に示す方向）における当該金属層パターン１１０の寸法がデータ線１０８の幅より大きい。例えば、上記のように、当該金属層パターン１１０は当該データ線１０８と一体化されてもよく、両者は同一の金属層を利用し、パターニングプロセスによって得られる。金属層パターンの幅をデータ線の幅より大きくさせることによって、大きなストレージコンデンサーを取得でき、表示装置のクロストークと表示不良を防止することができる。
当該実施例では、例えば、ストレージ電極線の幅方向における金属層パターンの寸法がストレージ電極線の幅以下である。図７は本開示の実施例の金属層パターンとストレージ電極線とのストレージ電極線の幅方向における寸法関係を示す模式図である。図７に参照すれば、前記のように、データ線１０８とストレージ電極線１００とが互いに交差して設置される。金属層パターン１１０はデータ線１０８とストレージ電極線１００との交差位置に設置される。ストレージ電極線１００の幅方向（即ち、図７の矢印に示す方向）に、金属層パターン１１０の寸法がストレージ電極線１００の幅以下であり、例えば、ストレージ電極線１００の幅に等しく又はそれよりやや小さい。それにより、表示装置の開口率の低下を防止することができる。
当該実施例では、例えば、ストレージ電極線はデータ線との交差位置に拡幅部を含む。図８は本開示の実施例の拡幅部を含むストレージ電極線を示す模式図である。図９は本開示の実施例のストレージ電極線の拡幅部と金属層パターンとによって形成されるストレージコンデンサーを示す模式図である。図８に示すように、例えば、ストレージ電極線１００には、データ線１０８との交差位置（図中に交差位置が１つのみ示される）にそれぞれ拡幅部１００１が設置される。当該拡幅部１００１は、例えば金属層パターンとの対向面積を大きくさせ、ストレージコンデンサーを大きくさせる役割を果たす。例えば、さらに、当該拡幅部１００１を長方形又は正方形又は他の規則的又は不規則な形状に設置してもよい。例えば、上記金属層パターンと同じ形状に設置し、ストレージコンデンサーを向上させる。さらに、図９に示すように、ベース基板の第１主面１１における拡幅部１００１の正投影が、ベース基板の第１主面１１における金属層パターン１１０の正投影と重なり、ストレージコンデンサーをさらに大きくさせる。ストレージ電極線とデータ線との交差位置に拡幅部を設置することによって、大きなストレージコンデンサーを取得でき、表示装置の表示効果を向上させることができる。
なお、一般的に、大きなストレージコンデンサーを取得するように、ストレージ電極線の拡幅部の設置は上記金属層パターンに合わせて設置する必要がある。例えば、上記のように、拡幅部と金属層パターンとを同じ大きさ、同じ形状に設置することにより、拡幅部と金属層パターンとの対向面積を最大にすることができ、大きなストレージコンデンサーを取得することができる。
以上の具体的な実施例を組み合わせてもよく、本開示の範囲を超えず、より良好な効果が得られる。
上記実施例のアレイ基板に対して、本開示の実施例はアレイ基板の製造方法を提供するが、本開示のアレイ基板の製造方法は以下の方法に限定されない。
以下では、活性層が、ＴＦＴのチャネルである第１パターンと、基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる第２パターンとを含み、且つトップゲート構造を有するアレイ基板を製造することを例として、本開示のアレイ基板の製造方法を説明し、例えば、具体的に以下のとおりである。
基板に、例えばスパッタリングの方法で一層の金属層を形成し、次に、第１マスクを利用しエッチングによって、ゲート線と、前記ゲート線に接続されるゲートと、ゲート線とゲートと同時に形成されゲート線と平行に延びるストレージ電極線とを得る。当該金属層は、例えばアルミニウム、アルミニウム合金、及び銅又は他の適切な材料を含む。第１回のマスクプロセスを行ってパターニングした後、アレイ基板には、ゲート線と、ゲート線に接続されるゲートと、ゲート線と平行に延びるストレージ電極線とが形成される。
ゲート線とゲートとが形成されたアレイ基板には、ゲート絶縁層として一層の絶縁層が形成される。その後、絶縁層に一層の半導体層を形成し、パターニングプロセスでＴＦＴの活性層を形成する。当該活性層が絶縁層に設置され、ゲートに対応する第１パターンを含む。活性層の製造は、例えばフォトエッチング法を利用してもよく、マスクを活性層に対応するパターンに設計し、例えばフォトエッチング方法で他の領域の活性層を除去し、それにより、ゲートに対応する第１パターンと、基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる第２パターンとを含む活性層が得られる。活性層を形成するための材料としては、例えばアモルファスシリコン、多結晶シリコン、酸化物半導体又は他の適切な材料が挙げられる。
なお、形成された活性層は、少なくとも、例えばＴＦＴのチャネルである第１パターンと、基板の厚さ方向にストレージ電極線と少なくとも部分的に重なる第２パターンとを含む。マスクにおけるパターンは、少なくとも、上記第１パターン及び第２パターンに対応する部分を含む。前記のように、第１パターンと第２パターンとは、例えば互いに接続してもよく、互いに分離してもよい。
その後、活性層が形成された基板に、さらに一層の金属層を形成する。当該金属層の材料は、例えばアルミニウム、アルミニウム合金、銅又は他の適切な材料である。金属層を形成する方法は、例えばＣＶＤ又はスパッタリング法である。ソースパターン、ドレインパターン及びデータ線パターンを有するマスクを利用しフォトエッチングプロセスを行って当該金属層をパターニングし、さらに、活性層の上に、ゲート線及びストレージ電極線と交差するデータ線と、互いに離間するソース及びドレインとを形成する。
その後、さらに、ソースとドレインとデータ線とに、パッシベーション層、パッシベーション層ビア等の構造を形成する。
その後、パッシベーション層の上に一層の透明導電層（例えばＩＴＯ）を被覆し、マスクを利用しフォトエッチングを行って、本開示の一実施例のアレイ基板構造を取得する。
本開示の上記他の実施例に対して、マスクパターン又はフォトエッチングステップを適切に変更してフォトエッチングを行ってもよく、ここで重複な説明を省略する。
本開示の別の態様は、上記アレイ基板を含む表示装置を提供する。
当該表示装置の一例は液晶表示装置であり、アレイ基板と対向基板とは互いに対向して液晶セルを形成し、液晶セルに液晶材料が充填されている。当該対向基板は、例えばカラーフィルム基板である。アレイ基板における各画素ユニットの画素電極は、表示動作のために電界を印加して液晶材料の回転を制御する。いくつかの例では、当該液晶表示装置は、さらにアレイ基板にバックライトを提供するバックライト光源を含む。
当該表示装置の別の例は有機エレクトロルミネッセンス表示装置（ＯＬＥＤ）であり、アレイ基板に有機発光材料積層が形成される。各画素ユニットの画素電極は、表示動作のために陽極又は陰極として有機発光材料を発光させる。
当該表示装置のさらに別の例は電子紙表示装置であり、アレイ基板に電子インク層が形成される。各画素ユニットの画素電極は、表示動作のために、電子インクにおける帯電粒子を移動させる電圧を印加する。
明細書において、「第１」及び「第２」のような用語は、実体又は操作間の関係又は順序を示唆するものではなく、ある実体又は操作を別の実体又は操作と区別するために使用される。用語「含む」、「備える」のような表現はオープンな表現であり、含まれる過程、方法、物品を排除せず、他の要素も存在する。なお、「上」、「下」などに指示される方位又は位置関係は図面に基づいて示される方位又は位置関係であり、装置又は素子が必ず特定の方位を有し、特定の方位で構成し操作することを示唆するものではなく、本開示の説明の容易化及び簡略化のために使用されるものに過ぎず、したがって、本開示を制限するものであると理解すべきではない。特に断らない限り、「取り付ける」、「連結」、「接続」等の用語は広い意味を持っている。例えば、固定的に接続されてもよく、取り外し可能に接続されてもよく、一体的に接続されてもよい。機械的に接続されてもよく、電気的に接続されてもよい。直接に接続されてもよく、中間媒体を介して間接的に接続されてもよい。２つの素子の内部の連通であってもよい。当業者は、具体的な状況に応じて上記用語の本発明における具体的な意味を理解することができる。
以上は本開示の例示的な実施形態に過ぎず、本開示の請求範囲を制限するものではなく、本開示の請求範囲は添付特許請求の範囲により決められる。
本願は、２０１６年１月２７日に提出した中国特許出願第Ｎｏ．２０１６２００８００９７．６号の「アレイ基板及び表示装置」の優先権を主張し、ここで、内容全体が援用され本願に組み込まれる。
１０ ベース基板
１１ 第１主面
１２ 第２主面
１００ ストレージ電極線
１０２ ゲート線
１０６ 活性層
１０８ データ線
１０９ 画素電極
１１０ 金属層パターン
１１２ ゲート
１１８ ソース
１１９ ドレイン
１００１ 拡幅部
１０６１ チャネル領域
１０６２ 接続部
１０６３ 重なり部

Claims (20)

  1. ベース基板と、前記ベース基板に設置されたゲート金属層、活性層、ソース・ドレイン金属層とを含み、
    前記ゲート金属層は、ゲート線と、前記ゲート線と平行に延びるストレージ電極線とを含み、前記活性層は、薄膜トランジスタ（ＴＦＴ）のチャネル領域である第１パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる第２パターンとを含み、又は前記ソース・ドレイン金属層は、データ線パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる金属層パターンとを含むことを特徴とするアレイ基板。
  2. 前記活性層は、ＴＦＴのチャネル領域である前記第１パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる前記第２パターンとを含み、且つ前記ソース・ドレイン金属層は、データ線パターンと、前記基板の厚さ方向に前記ストレージ電極線と少なくとも部分的に重なる前記金属層パターンとを含むことを特徴とする、請求項１に記載のアレイ基板。
  3. 前記活性層は、前記ベース基板と前記ゲート金属層との間に設置されることを特徴とする、請求項１又は２に記載のアレイ基板。
  4. 前記ゲート金属層は、前記ベース基板と前記活性層との間に設置されることを特徴とする、請求項１又は２に記載のアレイ基板。
  5. 前記第２パターンは、前記第１パターンに接続されることを特徴とする、請求項１に記載のアレイ基板。
  6. 前記第２パターンは、接続部と、前記接続部に接続される重なり部とを含み、前記接続部は、前記第１パターンに接続され、前記重なり部は、前記基板の厚さ方向に前記ストレージ電極線と重なることを特徴とする、請求項５に記載のアレイ基板。
  7. 前記重なり部は、前記ストレージ電極線と前記データ線との交差位置に設置されることを特徴とする、請求項６に記載のアレイ基板。
  8. 前記接続部と前記データ線との延び方向が同じであり、且つ前記ベース基板の第１主面における前記接続部の正投影が、前記ベース基板の第１主面における前記データ線の正投影内に位置することを特徴とする、請求項７に記載のアレイ基板。
  9. 前記データ線の幅方向に、前記重なり部の寸法が前記接続部の寸法より大きいことを特徴とする、請求項８に記載のアレイ基板。
  10. 前記重なり部は板状構造であることを特徴とする、請求項６〜９のいずれか一項に記載のアレイ基板。
  11. 前記ストレージ電極線は、前記データ線との交差位置に拡幅部を含むことを特徴とする、請求項６〜９のいずれか一項に記載のアレイ基板。
  12. 前記ベース基板の第１主面における前記拡幅部の正投影が、前記ベース基板の第１主面における前記重なり部の正投影と重なることを特徴とする、請求項１１に記載のアレイ基板。
  13. 前記金属層パターンは、前記ストレージ電極線と前記データ線との交差位置に設置されることを特徴とする、請求項１及び請求項６〜９のいずれか一項に記載のアレイ基板。
  14. 前記金属層パターンと前記データ線とは一体化されることを特徴とする、請求項１３に記載のアレイ基板。
  15. 前記金属層パターンは板状構造であることを特徴とする、請求項１４に記載のアレイ基板。
  16. 前記データ線の幅方向における前記金属層パターンの寸法は前記データ線の幅より大きいことを特徴とする、請求項１４に記載のアレイ基板。
  17. 前記ストレージ電極線の幅方向における前記金属層パターンの寸法は前記ストレージ電極線の幅以下であることを特徴とする、請求項１６に記載のアレイ基板。
  18. 前記ストレージ電極線は、前記データ線との交差位置に拡幅部を含むことを特徴とする、請求項１３に記載のアレイ基板。
  19. 前記ベース基板の第１主面における前記拡幅部の正投影が、前記ベース基板の第１主面における前記金属層パターンの正投影と重なることを特徴とする、請求項１８に記載のアレイ基板。
  20. 請求項１〜１９のいずれか一項に記載のアレイ基板を含むことを特徴とする表示装置。
JP2017532849A 2016-01-27 2016-08-25 アレイ基板及び表示装置 Active JP6827929B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201620080097.6 2016-01-27
CN201620080097.6U CN205318071U (zh) 2016-01-27 2016-01-27 阵列基板及显示装置
PCT/CN2016/096727 WO2017128711A1 (zh) 2016-01-27 2016-08-25 阵列基板及显示装置

Publications (2)

Publication Number Publication Date
JP2019510246A true JP2019510246A (ja) 2019-04-11
JP6827929B2 JP6827929B2 (ja) 2021-02-10

Family

ID=56206895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017532849A Active JP6827929B2 (ja) 2016-01-27 2016-08-25 アレイ基板及び表示装置

Country Status (7)

Country Link
US (1) US10158024B2 (ja)
EP (1) EP3410181B1 (ja)
JP (1) JP6827929B2 (ja)
KR (1) KR102003359B1 (ja)
CN (1) CN205318071U (ja)
TW (1) TWI664472B (ja)
WO (1) WO2017128711A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205318071U (zh) * 2016-01-27 2016-06-15 京东方科技集团股份有限公司 阵列基板及显示装置
CN105895639A (zh) * 2016-06-29 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
CN108133686A (zh) * 2018-01-05 2018-06-08 上海和辉光电有限公司 一种像素电路、驱动方法、像素结构及显示面板
KR20220067659A (ko) 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
CN114185215B (zh) * 2022-02-17 2022-04-12 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495635B (en) * 1997-07-11 2002-07-21 Hitachi Ltd Liquid crystal display device
TW594653B (en) * 2003-06-02 2004-06-21 Toppoly Optoelectronics Corp Low leakage thin film transistor circuit
KR20050063016A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR20060066356A (ko) 2004-12-13 2006-06-16 삼성전자주식회사 표시 장치와 표시 장치용 박막 트랜지스터 표시판 및 그제조 방법
KR20060082105A (ko) * 2005-01-11 2006-07-14 삼성전자주식회사 박막 트랜지스터 표시판
KR101240642B1 (ko) 2005-02-11 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
JP4341570B2 (ja) 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20060111265A (ko) 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR101261606B1 (ko) * 2006-05-09 2013-05-09 삼성디스플레이 주식회사 표시판의 제조 장치 및 제조 방법
KR101430610B1 (ko) * 2006-09-18 2014-09-23 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
KR101820032B1 (ko) * 2010-09-30 2018-01-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102430575B1 (ko) * 2015-08-26 2022-08-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102527218B1 (ko) * 2016-01-08 2023-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN205318071U (zh) * 2016-01-27 2016-06-15 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
CN205318071U (zh) 2016-06-15
TWI664472B (zh) 2019-07-01
US10158024B2 (en) 2018-12-18
EP3410181A1 (en) 2018-12-05
WO2017128711A1 (zh) 2017-08-03
US20180108773A1 (en) 2018-04-19
EP3410181A4 (en) 2019-10-09
KR102003359B1 (ko) 2019-07-24
KR20170103786A (ko) 2017-09-13
TW201727325A (zh) 2017-08-01
JP6827929B2 (ja) 2021-02-10
EP3410181B1 (en) 2024-10-16

Similar Documents

Publication Publication Date Title
CN107797321B (zh) 阵列基板、液晶显示面板和液晶显示装置
EP2743766B1 (en) Manufacturing method for array substrate
EP3355110B1 (en) Array substrate, manufacturing method thereof, and display device
JP6827929B2 (ja) アレイ基板及び表示装置
US9261750B2 (en) Array substrate, method for fabricating the same and liquid crystal panel
KR101212067B1 (ko) 액정표시장치 및 이의 제조방법
US9239501B2 (en) Liquid crystal display device
CN104423107A (zh) 液晶显示装置及其制造方法
WO2015039389A1 (zh) 阵列基板及其制作方法、显示装置
JP2006276582A (ja) 液晶表示装置
WO2016065798A1 (zh) 阵列基板及其制造方法、显示装置
US9110340B2 (en) Array substrate, liquid crystal panel and liquid crystal display device comprising protrusion electrode parts
JP5936839B2 (ja) アレイ基板およびその製造方法、並びに液晶ディスプレー
CN103681514B (zh) 阵列基板及其制作方法、显示装置
US20190094639A1 (en) Array substrate, manufacturing method thereof and display device
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN104570525A (zh) 液晶显示装置及其制造方法
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
US20200144296A1 (en) Array substrate, manufacturing method thereof and display panel
CN202126557U (zh) 一种阵列基板
CN204905257U (zh) 阵列基板、显示装置
US20210327917A1 (en) Array substrate, manufacturing method thereof and display device
US20140071514A1 (en) Electronic paper active substrate and method of forming the same and electronic paper display panel
CN102227678B (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
US9953596B2 (en) Display panel and manufacturing method thereof, display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210120

R150 Certificate of patent or registration of utility model

Ref document number: 6827929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250