KR102346030B1 - 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법 - Google Patents

필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법 Download PDF

Info

Publication number
KR102346030B1
KR102346030B1 KR1020200072388A KR20200072388A KR102346030B1 KR 102346030 B1 KR102346030 B1 KR 102346030B1 KR 1020200072388 A KR1020200072388 A KR 1020200072388A KR 20200072388 A KR20200072388 A KR 20200072388A KR 102346030 B1 KR102346030 B1 KR 102346030B1
Authority
KR
South Korea
Prior art keywords
films
hole
manufacturing
pin
guide structure
Prior art date
Application number
KR1020200072388A
Other languages
English (en)
Other versions
KR20210155189A (ko
Inventor
배명철
조상희
Original Assignee
배명철
조상희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배명철, 조상희 filed Critical 배명철
Priority to KR1020200072388A priority Critical patent/KR102346030B1/ko
Publication of KR20210155189A publication Critical patent/KR20210155189A/ko
Application granted granted Critical
Publication of KR102346030B1 publication Critical patent/KR102346030B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법이 개시되며, 상기 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법은, 복수의 필름 각각에 홀을 형성하는 단계; 및 핀 배치용 홀이 형성되도록, 상기 복수의 필름 각각의 홀이 상하 방향으로 연속되게 상기 복수의 필름을 상하 방향으로 적층하는 단계를 포함한다.

Description

필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법{MANUFACTURING METHOD FOR PIN GIDE STRUCTURE OF TEST SOCKET USING STACKED FILM}
본원은 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법에 관한 것이다.
반도체 완제품은 출하되기 전에 최종 전기적인 성능을 테스트하는 공정을 거친다. 반도체 테스트용 소켓은 이러한 테스트 공정 시에 반도체 완제품과 테스트 시스템을 연결하는 소모성 부품이다.
그런데 테스트용 소켓의 일종인 박막형 소켓은 고주파/하이스피드 반도체를 테스트 할 때 사용되는 것으로서, 종래에는 플라스틱을 CNC로 밀링/드릴 가공하여 제조하였다. 그런데, 이러한 근래의 핀들의 길이가 짧아지는 경향에 의해 기계적 가공으로는 소켓의 제작이 어려워지는 측면이 있었다. 이를 테면, 종래의 제작 방법에 의하면, 1mm이하의 두께 얇은 플라스틱을 미세한 기계적 가공해야 하므로, 높은 가공비용이 요구되고, 불량률이 높으며, 실제 제작이 어려웠다.
본원의 배경이 되는 기술은 한국등록특허공보 제10-1955269호에 개시되어 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 박막형 소켓의 용이한 제조가 가능한 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법을 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 측면에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법은, 복수의 필름 각각에 홀을 형성하는 단계; 및 핀 배치용 홀이 형성되도록, 상기 복수의 필름 각각의 홀이 상하 방향으로 연속되게 상기 복수의 필름을 상하 방향으로 적층하는 단계를 포함할 수 있다.
본원의 일 측면에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 있어서, 상기 복수의 필름 각각에 홀을 형성하는 단계는, 레이저를 조사하여 홀을 형성할 수 있다.
본원의 일 측면에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 있어서, 상기 복수의 필름 각각에 홀을 형성하는 단계는, 상기 복수의 필름 각각의 홀을 상기 핀 배치용 홀의 각 부분과 대응되게 형성할 수 있다.
본원의 일 측면에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 있어서, 상기 핀 배치용 홀은 상부의 단면적 및 하부의 단면적이 중간부의 단면적보다 작고, 상기 복수의 필름 중 상기 복수의 필름을 적층하는 단계에서 최상측에 위치하는 필름 및 상기 복수의 필름을 적층하는 단계에서 최하측에 위치하는 필름 각각의 홀은 상기 복수의 필름을 적층하는 단계에서 중간에 위치하는 필름의 홀보다 작은 단면적을 가질 수 있다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 2차원 평면의 필름들에 홀을 형성하고, 필름들을 적층하여 3차원 구조의 테스트 소켓 핀 가이드 구조체를 제조할 수 있으므로, 정밀 가공이 가능하고 제작이 용이하며 제작 단가가 개선되고 높은 수율이 확보되는 테스트 소켓 핀 가이드 구조체가 구현될 수 있다.
또한, 전술한 본원의 과제 해결 수단에 의하면 필름을 이용해 테스트 소켓 핀 가이드 구조체을 제조하므로 유연성을 갖는 테스트 소켓 핀 가이드 구조체가 제조될 수 있다.
도 1은 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름 각각에 홀을 형성하는 단계를 설명하기 위한 개략적인 개념 사시도이다.
도 2는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름 각각에 홀을 형성하는 단계를 설명하기 위한 개략적인 단면도이다.
도 3은 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름을 적층하는 단계를 설명하기 위한 개략적인 단면도이다.
도 4는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체의 개략적인 개념 단면도이다.
도 5는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 의해 제조되는 절연부를 포함하는 테스트 소켓 핀 가이드 구조체의 개략적인 개념 단면도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되거나 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
또한, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 상면, 상부, 하측, 하면, 하부 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 1 내지 도 5를 보았을 때 전반적으로 12시 방향을 향하는 방향이 상측, 전반적으로 12시 방향을 향하는 면이 상면, 전반적으로 12시 방향을 향하는 부분이 상부, 전반적으로 6시 방향을 향하는 방향이 하측, 전반적으로 6시 방향을 향하는 부분이 하부 등이 될 수 있다.
본원은 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 관한 것이다.
이하에서는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법(이하 '본 제조 방법'이라 함)에 대해 먼저 설명한다.
도 1은 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름 각각에 홀을 형성하는 단계를 설명하기 위한 개략적인 개념 사시도이고, 도 2는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름 각각에 홀을 형성하는 단계를 설명하기 위한 개략적인 단면도이며, 도 3은 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름을 적층하는 단계를 설명하기 위한 개략적인 단면도이고, 도 4는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체의 개략적인 개념 단면도이다.
도 1 및 도 2를 참조하면, 본 제조 방법은 복수의 필름(1, 2, 3, 4, 5) 각각에 홀(11, 21, 31, 42, 51)을 형성하는 단계(제1 단계)를 포함한다. 필름(1, 2, 3, 4, 5)은 폴리이미드 필름 또는 엔지니어링 필름일 수 있다. 또는, 필름(1, 2, 3, 4, 5)은 플라스틱을 포함하는 재질일 수 있다. 또는, 필름(1, 2, 3, 4, 5)은 금속을 포함하는 재질일 수 있다. 또는, 필름(1, 2, 3, 4, 5)은 PCB일 수 있다. 필름(1, 2, 3, 4, 5)이 폴리이미드 필름일 경우, 본 제조 방법에 의해 제조되는 테스트 소켓의 핀 가이드 구조체는 전기적 절연 효과를 확보할 수 있다. 이에 따라, 복수의 필름(1, 2, 3, 4, 5) 중 최상측에 위치하는 필름(1)의 표면에서 발생할 수 있는 전기적 쇼트 발생이 방지될 수 있다.
또한, 본원은 필름(1, 2, 3, 4, 5)의 개수를 5개로 설정하고 설명을 하나, 필름의 개수는 이에 한정되지 않으며 본 제조 방법은 2개 이상의 필름을 이용해 테스트 소켓의 핀 가이드 구조체를 제조할 수 있다.
제1 단계는, 레이저를 조사하여 홀(11, 21, 31, 41, 51)을 형성할 수 있다. 다시 말해, 제1 단계는 복수의 필름(1, 2, 3, 4, 5) 각각에 레이저를 조사하여 홀(11, 21, 31, 41, 51)을 형성할 수 있다. 이에 따라, 홀(11, 21, 31, 41, 51)의 사이즈가 작아도 정밀 가공이 이루어질 수 있다. 참고로, 도 1에는 복수의 필름(1, 2, 3, 4, 5) 각각에 홀(11, 21, 31, 41, 51)이 하나 형성되는 것이 도시되지 않았지만, 실제적인 실시에서는 복수의 필름(1, 2, 3, 4, 5) 각각에 홀(11, 21, 31, 41, 51)이 복수개씩 패턴을 가지고 형성될 수 있다.
또한, 도 3을 참조하면, 본 제조 방법은 핀 배치용 홀(11, 21, 31, 41 51)이 형성되도록, 복수의 필름(1, 2, 3, 4, 5) 각각의 홀(11, 21, 31, 41, 51)이 상하 방향으로 연속되게 복수의 필름을 상하 방향으로 적층하는 단계(제2 단계)를 포함한다. 제2 단계는 복수의 필름(1, 2, 3, 4, 5)을 접착제로 접착하며 적층할 수 있다.
또한, 도 4를 참조하면, 제1 단계는, 복수의 필름(1, 2, 3, 4, 5) 각각의 홀(11, 21, 31, 41, 51)을 핀 배치용 홀(11, 21, 31, 41 51)의 각 부분과 대응되게 형성할 수 있다.
예를 들어, 도 4를 참조하면, 컨택핀(9)은 상하 방향으로 연장되는 몸체(91), 몸체(91)의 상부의 적어도 일부로부터 외측 방향으로 연장되는 상측 둘레 연장부(92) 및 몸체(91)의 하부의 적어도 일부로부터 외측 방향으로 연장되는 하측 둘레 연장부(93)를 포함할 수 있다. 이에 따라, 핀 배치용 홀(11, 21, 31, 41 51)의 중간부(21, 31, 41)의 내경은 상측 둘레 연장부(92)(또는 하측 둘레 연장부(93))의 외경 이상일 수 있고, 핀 배치용 홀(11, 21, 31, 41 51)의 상부 및 하부는 컨택핀(9)의 핀 배치용 홀(11, 21, 31, 41 51)로부터의 탈거가 방지되도록 상측 둘레 연장부(92)(또는 하측 둘레 연장부(93))의 외경 미만의 내경을 가질 수 있다.
이에 따라, 복수의 필름(1, 2, 3, 4, 5) 중 제2 단계에서 최상측에 위치하게 되는 필름(1) 및 복수의 필름(1, 2, 3, 4, 5) 중 제2 단계에서 최하측에 위치하게 되는 필름(5) 각각의 홀(11, 51)은 제2 단계에서 중간에 위치하는 필름(최상측에 위치하게 되는 필름(1)과 최하측에 위치하게 되는 필름(5) 사이에 위치하는 필름)(2, 3, 4)의 홀(21, 31, 41)보다 작은 단면적을 가질 수 있다.
즉, 본 제조 방법은, 복수의 필름(1, 2, 3, 4, 5) 각각의 홀을 이용해 핀 배치용 홀(11, 21, 31, 41 51)을 형성하되, 복수의 필름(1, 2, 3, 4, 5) 중 최상측에 위치하는 필름(1)의 홀(11)이 핀 배치용 홀(11, 21, 31, 41 51)의 상부를 형성하고, 최하측에 위치하는 필름(5)의 홀(51)이 핀 배치용 홀(11, 21, 31, 41 51)의 하부를 형성하게 하여, 최상측에 위치하는 필름(1)의 홀(11) 및 최하측에 위치하는 필름(5)의 홀(51)이 중간에 위치하는 필름(2, 3, 4)의 홀(21, 31, 41)보다 작은 단면적을 갖게 할 수 있으며, 이 때, 최상측에 위치하는 필름(1)의 홀(11) 및 최하측에 위치하는 필름(5)의 홀(51)의 내경은 컨택핀(9)의 상측 둘레 연장부(92)(또는 하측 둘레 연장부(93))의 외경 미만일 수 있고, 중간에 위치하는 필름(2, 3, 4)의 홀(21, 31, 41)의 내경은 상측 둘레 연장부(92)(또는 하측 둘레 연장부(93))의 외경 이상일 수 있다.
전술한 바에 따르면, 2차원 평면으로 가공된 필름(1, 2, 3, 4, 5)들을 적층하여 접착함으로써 3차원 구조의 반도체 패키지 테스트용 소켓의 핀 가이드 구조체를 제작할 수 있다. 이에 따라, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체가 용이하게 만들어질 수 있고, 제작 단가가 개선되고 높은 수율이 확보될 수 있다.
도 5는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 의해 제조되는 절연부를 포함하는 테스트 소켓 핀 가이드 구조체의 개략적인 개념 단면도이다.
도 5를 참조하면, 본 제조 방법은 제2 단계 이후에, 핀 배치용 홀(11, 21, 31, 41, 51)의 내면을 절연 물질(7)로 코팅하는 단계를 포함할 수 있다. 절연 물질(7)로 코팅하는 단계는, 핀 배치용 홀(11, 21, 31, 41, 51)에 절연 물질(7)을 몰딩한 후, 몰딩된 절연 물질에 핀 배치용 홀(11, 21, 31, 41, 51)과 대응되는 홀(핀 배치용 홀(11, 21, 31, 41, 51)과 동일 내지 대응되는 형태의 홀)을 형성할 수 있고, 이에 따라, 내면이 절연 물질(7)로 코팅된 핀 배치용 홀(11, 21, 31, 41, 51)이 구현될 수 있다. 코팅된 절연 물질(7)은 절연부(7)라고도 할 수 있다.
절연 물질(7) 코팅에 따라 형성된 절연부(7)에 의해 복수의 필름(1, 2, 3, 4, 5)이 상호 연결될 수 있어, 복수의 필름(1, 2, 3, 4, 5)간의 일체성이 향상될 수 있고, 복수의 필름(1, 2, 3, 4, 5)에 대한 절연 효과가 증대될 수 있다. 따라서, 필름(1, 2, 3, 4, 5)이 금속을 포함하는 재질로 이루어질 경우, 절연 효과 확보를 위해 절연 물질(7) 코팅이 이루어짐이 바람직하다.
또한, 도면에는 도시되지 않았지만, 도 5를 참조하면, 절연 물질(7)로 코팅하는 단계는, 절연 물질(7)로 단차부를 형성할 수 있다. 구체적으로, 단차부는 절연부(7)의 상단으로부터 핀 배치용 홀(11, 21, 31, 41, 51)의 내측을 향해 돌출되어 핀 배치용 홀의 상단을 감싸며 핀 배치용 홀의 둘레를 따라 연장 형성될 수 있다. 즉, 절연부(7)의 상단의 단면은 ㄱ자 형상일 수 있다.
핀 배치용 홀(11, 21, 31, 41, 51)의 상단의 내경(다시 말해, 단차부의 내경)은 핀 배치용 홀(11, 21, 31, 41, 51)로부터 컨택핀(9)이 상측으로 탈거되지 않도록, 컨택핀(9)의 상측 둘레 연장부(92)가 형성된 부분의 외경보다 작은 값을 가질 수 있다. 이에 따라, 컨택핀(9)은 핀 배치용 홀(11, 21, 31, 41, 51)의 상단을 감싸는 단차부에 의해서도 핀 배치용 홀(11, 21, 31, 41, 51)의 상단을 통과하기 어려울 수 있다.
또한, 도 5를 참조하면, 본 제조 방법은 제2 단계 이후에 복수의 필름(1, 2, 3, 4, 5)의 상면에 절연층(8)을 형성하는 단계를 포함할 수 있다. 절연층(8)을 형성하는 단계는 복수의 필름(1, 2, 3, 4, 5) 중 최 상측에 위치하는 필름(1)의 상면에 절연층(8)을 형성할 수 있다. 절연층(8)은 폴리이미드를 포함하는 재질(이를 테면, 폴리이미드 필름)일 수 있다. 이에 따라, 절연 효과가 증대될 수 있고, 전기적 쇼트 발생 억제 효과가 커질 수 있다. 따라서, 필름(1, 2, 3, 4, 5)이 금속을 포함하는 재질로 이루어질 경우, 절연 효과 확보를 위해 절연 물질(7) 코팅이 이루어짐이 바람직하다.
절연층(8)은 복수의 필름(1, 2, 3, 4, 5)의 상면(복수의 필름(1, 2, 3, 4, 5) 중 최 상측에 위치하는 필름(1)의 상면)에 형성되는 메인 부분 및 메인 부분으로부터 핀 배치용 홀(11, 21, 31, 41, 51)의 내측으로 연장되어 핀 배치용 홀(11, 21, 31, 41, 51)의 둘레를 따라 연장 형성되는 입구 형성 부분을 포함할 수 있다. 입구 형성 부분의 내경은 핀 배치용 홀(11, 21, 31, 41, 51)의 상단의 내경보다 작을 수 있다. 또한, 입구 형성 부분의 내경은 핀 배치용 홀(11, 21, 31, 41, 51)에 배치되는 컨택핀(9)이 핀 배치용 홀(11, 21, 31, 41, 51)로부터 상측으로 탈거되지 않도록, 컨택핀(9)의 둘레 연장부(92)가 형성된 부분의 외경보다 작은 값을 가질 수 있다. 이에 따라, 컨택핀(9)은 입구 형성 부분에 의해 핀 배치용 홀(11, 21, 31, 41, 51)의 상단을 통과하기 어려울 수 있다.
또한, 본원은 전술한 본 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체를 제공할 수 있다. 본 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체는 컨택핀(9)이 배치되는 핀 배치용 홀(11, 21, 31, 41, 51)이 상하 방향으로 형성될 수 있다.
또한, 본원은 본 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체를 포함하는 반도체 패키지 테스트용 소켓('본 소켓'이라 함)을 제공할 수 있다. 본 소켓은 본 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체 및 컨택핀(9)을 포함할 수 있다.
본 소켓은 테스트 보드(인쇄 회로 기판)에 장착 가능하다. 즉, 본 소켓은 본 소켓에 장착되는 반도체 패키지와 테스트 보드를 전기적으로 연결하여 반도체 패키지에 대한 테스트가 이루어지게 할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
1: 필름
11: 홀
2: 필름
21: 홀
3: 필름
31: 홀
4: 필름
41: 홀
5: 필름
51: 홀

Claims (4)

  1. 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법에 있어서,
    복수의 필름 각각에 홀을 형성하는 단계; 및
    핀 배치용 홀이 형성되도록, 상기 복수의 필름 각각의 홀이 상하 방향으로 연속되게 상기 복수의 필름을 상하 방향으로 적층하는 단계; 및
    상기 핀 배치용 홀의 내면을 절연 물질로 코팅하는 단계를 포함하되,
    상기 절연 물질에 의한 상기 복수의 필름간의 연결성이 향상되도록, 상기 코팅하는 단계는 상기 적층하는 단계 이후에 수행되고,
    상기 코팅하는 단계는,
    상기 절연 물질의 미코팅 대비 절연성 및 상기 절연 물질에 의한 상기 복수의 필름간의 연결성이 향상되도록, 상기 핀 배치용 홀에 절연 물질을 몰딩하고, 상기 핀 배치용 홀과 대응되는 홀을 형성함으로써 절연물질로 코팅된 상기 핀 배치용 홀을 형성하는 것인, 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 필름 각각에 홀을 형성하는 단계는,
    레이저를 조사하여 홀을 형성하는 것인, 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법.
  3. 제1항에 있어서,
    상기 복수의 필름 각각에 홀을 형성하는 단계는,
    상기 복수의 필름 각각의 홀을 상기 핀 배치용 홀의 각 부분과 대응되게 형성하는 것인, 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법.
  4. 제3항에 있어서,
    상기 핀 배치용 홀은 상부의 단면적 및 하부의 단면적이 중간부의 단면적보다 작고,
    상기 복수의 필름 중 상기 복수의 필름을 적층하는 단계에서 최상측에 위치하는 필름 및 상기 복수의 필름을 적층하는 단계에서 최하측에 위치하는 필름 각각의 홀은 상기 복수의 필름을 적층하는 단계에서 중간에 위치하는 필름의 홀보다 작은 단면적을 갖는 것인, 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법.
KR1020200072388A 2020-06-15 2020-06-15 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법 KR102346030B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200072388A KR102346030B1 (ko) 2020-06-15 2020-06-15 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200072388A KR102346030B1 (ko) 2020-06-15 2020-06-15 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법

Publications (2)

Publication Number Publication Date
KR20210155189A KR20210155189A (ko) 2021-12-22
KR102346030B1 true KR102346030B1 (ko) 2022-01-03

Family

ID=79164176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200072388A KR102346030B1 (ko) 2020-06-15 2020-06-15 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법

Country Status (1)

Country Link
KR (1) KR102346030B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102544655B1 (ko) * 2022-11-01 2023-06-21 브이테크놀로지코리아(주) 필름 레이어로 형성되는 소켓 하우징을 갖는 테스트 소켓

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001235514A (ja) * 2000-02-22 2001-08-31 Nec Corp 電気検査治具，検査ピン及び電気検査機の使用方法
JP2003215160A (ja) * 2002-01-23 2003-07-30 Nhk Spring Co Ltd 導電性接触子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164378A (ja) * 1997-08-21 1999-03-05 Ibiden Co Ltd チェッカーヘッド
KR101719912B1 (ko) * 2015-07-24 2017-03-27 한국세라믹기술원 프로브 카드용 세라믹 가이드 플레이트의 제조방법 및 그에 의한 세라믹 가이드 플레이트
KR102114110B1 (ko) * 2018-08-28 2020-05-25 주식회사 이노글로벌 양방향 도전성 모듈 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001235514A (ja) * 2000-02-22 2001-08-31 Nec Corp 電気検査治具，検査ピン及び電気検査機の使用方法
JP2003215160A (ja) * 2002-01-23 2003-07-30 Nhk Spring Co Ltd 導電性接触子

Also Published As

Publication number Publication date
KR20210155189A (ko) 2021-12-22

Similar Documents

Publication Publication Date Title
US10356903B1 (en) System-in-package including opposing circuit boards
JP6328878B2 (ja) 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法
TWI729073B (zh) 電氣互連橋接技術
US9113574B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
KR102346030B1 (ko) 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법
TW201806455A (zh) 具焊墊的電路板及其製作方法
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
US20190006219A1 (en) Method of packaging chip and chip package structure
KR20120084752A (ko) 다층 연성기판의 금속층 구조 및 그 제조방법
TW202041115A (zh) 電路板及其製作方法
US9711442B1 (en) Semiconductor structure
CN105655258A (zh) 嵌入式元件封装结构的制作方法
WO2016013277A1 (ja) 電子部品の製造方法
JP6005280B2 (ja) 半導体パッケージの製造方法
WO2019216292A1 (ja) 樹脂多層基板、電子部品用パッケージおよび光学部品用パッケージ
JPH11150368A (ja) フレックスリジッド配線板の製造方法
US20130322039A1 (en) Cap for a microelectromechanical system device with electromagnetic shielding, and method of manufacture
TWI639365B (zh) 線路基板及線路基板的製造方法
JP2014107547A (ja) 電子部品パッケージ
US20130199035A1 (en) Carrier for manufacturing printed circuit board and method for manufacturing the carrier
CN108962867B (zh) 线路基板及线路基板的制造方法
US9761518B2 (en) Cavity substrate and method of manufacturing the same
WO2021029416A1 (ja) プリント基板
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
US20140174798A1 (en) Metal core substrate and method of manufacturing the same

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant