KR102318516B1 - 물질막 및 타겟 패턴의 선택적 제조 방법 - Google Patents

물질막 및 타겟 패턴의 선택적 제조 방법 Download PDF

Info

Publication number
KR102318516B1
KR102318516B1 KR1020200075675A KR20200075675A KR102318516B1 KR 102318516 B1 KR102318516 B1 KR 102318516B1 KR 1020200075675 A KR1020200075675 A KR 1020200075675A KR 20200075675 A KR20200075675 A KR 20200075675A KR 102318516 B1 KR102318516 B1 KR 102318516B1
Authority
KR
South Korea
Prior art keywords
substrate
base pattern
base
pattern
voltage
Prior art date
Application number
KR1020200075675A
Other languages
English (en)
Other versions
KR20200145774A (ko
Inventor
박태주
한지원
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Publication of KR20200145774A publication Critical patent/KR20200145774A/ko
Application granted granted Critical
Publication of KR102318516B1 publication Critical patent/KR102318516B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

물질막의 제조 방법이 제공된다. 상기 물질막의 제조 방법은, 베이스 패턴이 형성된 기판을 준비하는 단계, 상기 베이스 패턴에 제1 전압이 인가된 상태에서, 상기 베이스 패턴이 형성된 기판 상에 제1 전구체를 제공하는 단계, 및 상기 베이스 패턴에 제2 전압이 인가된 상태에서, 상기 제1 전구체가 제공된 상기 기판 상에 제2 전구체를 제공하여, 상기 베이스 패턴이 형성된 상기 기판 상에, 상기 제1 전구체 및 상기 제2 전구체가 반응된 물질막을 형성하는 단계를 포함할 수 있다.

Description

물질막 및 타겟 패턴의 선택적 제조 방법 {Method for selectively manufacturing a material film and a target pattern}
본 발명은 물질막 및 타겟 패턴의 선택적 제조 방법에 관한 것으로서, 보다 구체적으로 베이스 패턴 상에 제1 및 제2 전구체를 반응시켜 물질막을 제조한 후, 이를 식각하는 물질막 및 타겟 패턴의 선택적 제조 방법에 관련된 것이다.
반도체 소자의 집적도를 높이기 위하여 소자 구조가 복잡해지고 공정미세화가 진행되면서, 기존 공정에서 널리 사용되던 벌크상태의 물질을 깎아내는 top-down 방식의 공정은 물리적인 한계에 부딪히고 있다. 이에 따라, 원자나 분자의 조립을 통해 소재를 쌓아 소자를 제작하는 bottom-up 방식의 필요성이 대두되고 있다.
특히, bottom-up 방식 중에서도 원하는 영역에만 적층 구조를 제작할 수 있는 선택적 적층 방법에 관련된 연구가 활발히 진행되고 있다. 예를 들어, 대한민국 특허 공개 번호 10-2019-0041024(출원번호: 10-2019-7010195, 출원인: 어플라이드 머티어리얼스, 인코포레이티드)에는, 제1 표면, 및 상기 제1 표면과 상이한 제2 표면을 갖는 기판을 제공하는 단계, 사전-세정된 기판을 형성하기 위해, 아르곤 또는 수소 중 하나 이상을 포함하는 사전-세정 플라즈마에 상기 기 판을 노출시키는 단계, 및 상기 사전-세정된 기판의 상기 제 1 표면 상에 상기 제2 표면에 비하여 선택적으로 금속 막을 증착하는 단계를 포함하는, 막을 선택적으로 증착하는 방법이 개시되어 있다. 이 밖에도, 선택적으로 막을 증착하는 방법에 관한 다양한 연구들이 지속적으로 수행되고 있다.
대한민국 특허 공개 번호 10-2019-0041024
본 발명이 해결하고자 하는 일 기술적 과제는, 특정 영역에 선택적으로 박막의 증착이 가능한 물질막 및 베이스 패턴의 선택적 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 공정 싸이클 반복에 따른 성장률 저하 문제를 해결하는 물질막 및 베이스 패턴의 선택적 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 공정 효율이 향상되고 공정 시간이 단축된 물질막 및 베이스 패턴의 선택적 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 물질막의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 물질막의 제조 방법은, 베이스 패턴이 형성된 기판을 준비하는 단계, 상기 베이스 패턴에 제1 전압이 인가된 상태에서, 상기 베이스 패턴이 형성된 기판 상에 제1 전구체를 제공하는 단계, 및 상기 베이스 패턴에 제2 전압이 인가된 상태에서, 상기 제1 전구체가 제공된 상기 기판 상에 제2 전구체를 제공하여, 상기 베이스 패턴이 형성된 상기 기판 상에, 상기 제1 전구체 및 상기 제2 전구체가 반응된 물질막을 형성하는 단계를 포함하되, 상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률과, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률은 서로 다른 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 물질막의 제조 방법은, 상기 제1 전압 및 상기 제2 전압을 제어하여, 상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률, 및 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률을 제어하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률은, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률 보다 낮고, 상기 베이스 패턴 상에 증착되는 상기 물질막의 두께는, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 두께보다 얇은 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률은, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률 보다 높고, 상기 베이스 패턴 상에 증착되는 상기 물질막의 두께는, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 두께보다 두꺼운 것을 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 타겟 패턴의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 타겟 패턴의 제조 방법은, 상기 실시 예에 따른 물질막의 제조 방법에서, 상기 물질막 형성 단계 이후, 상기 물질막이 형성된 상기 기판 상에 식각 소스를 제공하여, 상기 베이스 패턴 상에, 타겟 패턴을 형성하는 단계를 더 포함하되, 상기 식각 소스는, 상기 베이스 패턴 상에 증착된 상기 물질막 및 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착된 상기 물질막을 식각하여, 상기 베이스 패턴 상에 증착된 상기 물질막은 잔존시키고, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착된 상기 물질막은 제거하며, 상기 타겟 패턴은, 상기 베이스 패턴 상에 잔존된 상기 물질막으로 정의되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 타겟 패턴의 제조 방법은, 상기 제1 전구체 제공 단계, 상기 제2 전구체 제공 단계, 및 상기 식각 소스 제공 단계는 유닛 공정(unit process)으로 정의되고, 상기 유닛 공정은 반복 수행되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 베이스 패턴에 인가되는 상기 제1 전압 및 상기 제2 전압의 크기가 증가하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 제1 전구체 제공 시간, 및 상기 제2 전구체 제공 시간이 증가하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 타겟 패턴의 제조 방법은, 상기 베이스 패턴에 상기 제1 전압, 및 상기 제2 전압이 인가되는 경우, 상기 타겟 패턴의 밀도가 증가하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴에 상기 제1 전압, 및 상기 제2 전압이 인가되는 경우, 상기 타겟 패턴의 비저항이 감소되는 것을 포함할 수 있다.
다른 실시 예에 따르면, 상기 타겟 패턴 제조 방법은, 베이스 패턴이 형성된 기판을 준비하는 단계, 상기 베이스 패턴이 형성된 상기 기판 상에, 제1 및 제2 전구체를 반응시켜, 상기 베이스 패턴 및 상기 베이스 패턴 사이의 노출된 상기 기판을 덮는 물질막을 형성하되, 상기 베이스 패턴 상에 형성된 상기 물질막의 두께는, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 형성된 상기 물질막의 두께 보다 두껍게 형성되는 단계, 및 상기 베이스 패턴 상에 형성된 상기 물질막 및 상기 베이스 패턴 사이의 노출된 상기 기판 상에 형성된 상기 물질막을 식각하여, 상기 베이스 패턴 상에 증착된 상기 물질막은 잔존시키고, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착된 상기 물질막은 제거하여, 상기 베이스 패턴 상에 타겟 패턴을 형성하는 단계를 포함할 수 있다.
다른 실시 예에 따르면, 상기 물질막 형성 단계는, 상기 베이스 패턴에 제1 전압이 인가된 상태에서, 상기 베이스 패턴이 형성된 상기 기판 상에 상기 제1 전구체를 제공하는 단계, 및 상기 베이스 패턴에 제2 전압이 인가된 상태에서, 상기 제1 전구체가 제공된 상기 기판 상에 상기 제2 전구체가 제공되는 것을 포함할 수 있다.
다른 실시 예에 따르면, 상기 타겟 패턴 형성 단계는, 상기 베이스 패턴에 제3 전압이 인가된 상태에서, 상기 물질막이 형성된 상기 기판 상에 식각 소스가 제공되는 것을 포함할 수 있다.
본 발명의 실시 예에 따른 물질막의 제조 방법은, 베이스 패턴이 형성된 기판을 준비하는 단계, 상기 베이스 패턴에 제1 전압이 인가된 상태에서, 상기 베이스 패턴이 형성된 상기 기판 상에 상기 제1 전구체를 제공하는 단계, 및 상기 베이스 패턴에 제2 전압이 인가된 상태에서, 상기 제1 전구체가 제공된 상기 기판 상에 제2 전구체를 제공하여, 상기 베이스 패턴이 형성된 상기 기판 상에, 상기 제1 전구체 및 상기 제2 전구체가 반응된 물질막을 형성하는 단계를 포함하되, 상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률과, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률은 서로 다른 것을 포함할 수 있다. 이에 따라, 영역 별로 서로 다른 두께를 갖는 물질막의 제조 방법이 제공될 수 있다.
본 발명의 실시 예에 따른 타겟 패턴의 제조 방법은, 상기 베이스 패턴이 형성된 상기 기판을 준비하는 단계, 상기 베이스 패턴이 형성된 상기 기판 상에, 상기 제1 및 제2 전구체를 반응시켜, 상기 베이스 패턴 및 상기 베이스 패턴 사이의 노출된 상기 기판을 덮는 상기 물질막을 형성하는 단계, 및 상기 베이스 패턴 상에 형성된 상기 물질막 및 상기 베이스 패턴 사이의 노출된 상기 기판 상에 형성된 상기 물질막을 식각하여, 상기 베이스 패턴 상에 상기 타겟 패턴을 형성하는 단계를 포함할 수 있다.
또한, 상기 실시 예에 따른 타겟 패턴의 제조 방법은, 상기 물질막 형성 단계에서, 상기 베이스 패턴 상에 형성된 상기 물질막의 두께가, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 형성된 상기 물질막의 두께 보다 두꺼울 수 있다. 또한, 상기 타겟 패턴 형성 단계에서, 상기 물질막이 식각됨에 따라, 상기 베이스 패턴 상에 증착된 상기 물질막은 잔존되고, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착된 상기 물질막은 제거될 수 있다. 이에 따라, 기판 상의 특정 영역 상에 선택적으로 패턴을 형성할 수 있는 방법이 제공될 수 있다.
도 1은 본 발명의 실시 예에 따른 물질막 및 타겟 패턴의 제조 방법을 설명하는 순서도이다.
도 2 내지 도 4는 본 발명의 실시 예에 따른 물질막의 제조 공정을 나타내는 도면이다.
도 5 및 도 6은 본 발명의 실시 예에 따른 타겟 패턴의 제조 공정을 나타내는 도면이다.
도 7 및 도 8은 본 발명의 실시 예에 따른 타겟 패턴의 제조 공정 중 유닛 공정을 나타내는 도면이다.
도 9 내지 도 11은 본 발명의 변형 예에 따른 물질막의 제조 공정을 나타내는 도면이다.
도 12 및 도 13은 본 발명의 변형 예에 따른 타겟 패턴의 제조 공정을 나타내는 도면이다.
도 14는 TDMATi 제공 과정에서 인가되는 전압의 크기(±30V)에 따라, 본 발명의 실시 예 1에 따른 물질막의 밀도 변화를 나타내는 그래프이다.
도 15는 TDMATi 제공 과정에서 인가되는 전압의 크기(±30V)에 따라, 본 발명의 실시 예 1에 따른 물질막의 비저항 변화를 나타내는 그래프이다.
도 16은 NH3 제공 과정에서 인가되는 전압의 크기(±30V)에 따라, 본 발명의 실시 예 1에 따른 물질막의 밀도 변화를 나타내는 그래프이다.
도 17은 NH3 제공 과정에서 인가되는 전압의 크기(±30V)에 따라, 본 발명의 실시 예 1에 따른 물질막의 비저항 변화를 나타내는 그래프이다.
도 18은 TDMATi 제공 과정 및 NH3 제공 과정에서 인가되는 전압의 크기(±30, ±100)에 따라, 본 발명의 실시 예 1에 따른 물질막의 밀도 변화를 나타내는 그래프이다.
도 19는 TDMATi 제공 과정 및 NH3 제공 과정에서 인가되는 전압의 크기(±30, ±100)에 따라, 본 발명의 실시 예 1에 따른 물질막의 비저항 변화를 나타내는 그래프이다.
도 20 내지 도 22는 본 발명의 실시 예 1에 따른 물질막의 화학적 특성 변화를 나타내는 그래프이다.
도 23은 본 발명의 실시 예 2 및 실시 예 3에 따른 물질막의 증착 과정을 나타내는 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 물질막 및 타겟 패턴의 제조 방법을 설명하는 순서도이고, 도 2 내지 도 4는 본 발명의 실시 예에 따른 물질막의 제조 공정을 나타내는 도면이고, 도 5 및 도 6은 본 발명의 실시 예에 따른 타겟 패턴의 제조 공정을 나타내는 도면이고, 도 7 및 도 8은 본 발명의 실시 예에 따른 타겟 패턴의 제조 공정 중 유닛 공정을 나타내는 도면이다.
도 1 내지 도 4를 참조하면, 베이스 패턴(200)이 형성된 기판(100)이 준비될 수 있다(S100). 일 실시 예에 따르면, 상기 베이스 패턴(200)이 형성된 상기 기판(100)을 준비하는 단계는, 상기 기판(100)을 준비하는 단계, 상기 기판(100) 상에 상기 베이스 패턴(200)을 형성하는 단계를 포함할 수 있다. 예를 들어, 상기 기판(100)은 실리콘 반도체 기판, 화합물 반도체 기판, 유리 기판, 또는 플라스틱 기판 중 어느 하나일 수 있다. 예를 들어, 상기 베이스 패턴(200)은 금속(metal)을 포함할 수 있다. 즉, 상기 베이스 패턴(200)은 금속 패턴일 수 있다.
상기 기판(100) 및 상기 베이스 패턴(200) 사이에 절연막(미도시)이 배치될 수 있다. 예를 들어, 상기 절연막은, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 등 절연 특성을 갖는 다양한 물질로 형성될 수 있다.
상기 베이스 패턴(200)에 제1 전압이 인가된 상태에서, 상기 베이스 패턴(200)이 형성된 상기 기판(100) 상에 제1 전구체가 제공될 수 있다. 즉, 상기 베이스 패턴(200)에 상기 제1 전압이 제공된 이후, 상기 베이스 패턴(200)이 형성된 상기 기판(100) 상에 상기 제1 전구체가 제공될 수 있다. 예를 들어, 상기 제1 전구체는, TDMATi(Tetrakis-dimethylamido-titanium), EBECHRu(ethyl-benzene ethyl-1, 4-cyclohexadiene ruthenium) 등을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴(200)에 상기 제1 전압이 인가된 상태에서 상기 제1 전구체가 제공되는 경우, 상기 제1 전구체는, 상기 베이스 패턴(200)의 표면에 주로 흡착될 수 있다. 즉, 상기 제1 전구체는, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100)의 표면(100a) 보다, 상기 베이스 패턴(200)의 표면에 더욱 많은 양이 흡착될 수 있다. 또한, 일 실시 예에 따르면, 상기 제1 전구체는, 상기 베이스 패턴(200)의 측면(200b) 보다, 상기 베이스 패턴(200)의 상부면(200a)에 더욱 많은 양이 흡착될 수 있다.
상기 제1 전구체가 제공된 이후, 상기 제1 전구체가 제공된 상기 기판(100) 상에 불활성 가스가 제공될 수 있다. 예를 들어, 상기 불활성 가스는 질소(N2) 가스일 수 있다. 즉, 상기 제1 전구체가 제공된 이후, 퍼지(purge) 공정이 수행될 수 있다.
상기 퍼지 공정 이후, 상기 베이스 패턴(200)에 제2 전압이 인가된 상태에서, 상기 제1 전구체가 제공된 상기 기판(100) 상에 제2 전구체가 제공될 수 있다. 즉, 상기 베이스 패턴(200)에 상기 제2 전압이 인가된 이후, 상기 제1 전구체가 제공된 상기 기판(100) 상에 상기 제2 전구체가 제공될 수 있다. 예를 들어, 상기 제2 전구체는, O2, NH3, H2O 등을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴(200)에 상기 제2 전압이 인가된 상태에서 상기 제2 전구체가 제공되는 경우, 상기 제2 전구체는, 주로 상기 베이스 패턴(200)의 표면에서 상기 제1 전구체와 반응될 수 있다. 즉, 상기 제2 전구체는, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100)의 표면(100a) 보다, 상기 베이스 패턴(200)의 표면에서 상기 제1 전구체와 더욱 많이 반응될 수 있다. 또한, 일 실시 예에 따르면, 상기 제2 전구체는, 상기 베이스 패턴(200)의 측면(200b) 보다, 상기 베이스 패턴(200)의 상부면(200a)에서 상기 제1 전구체와 더욱 많이 반응될 수 있다.
상기 제2 전구체가 제공된 이후, 상기 제2 전구체가 제공된 상기 기판(100) 상에 불활성 가스가 제공될 수 있다. 예를 들어, 상기 불활성 가스는 질소(N2) 가스일 수 있다. 즉, 상기 제2 전구체가 제공된 이후, 퍼지(purge) 공정이 수행될 수 있다.
상기 제1 전구체 및 상기 제2 전구체가 반응되어 물질막(300)이 형성될 수 있다(S300). 보다 구체적으로, 상기 물질막(300)은, 상기 베이스 패턴(200)을 덮을 수 있다. 또한, 상기 물질막(300)은 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100)을 덮을 수 있다.
상술된 바와 같이, 상기 물질층(300)이 형성되는 과정에서, 상기 제1 전구체 및 상기 제2 전구체는, 상기 제1 전압 및 제2 전압이 상기 베이스 패턴(200)에 인가된 상태에서, 제공될 수 있다. 이 경우, 상기 베이스 패턴(200) 상에 증착되는 상기 물질층(300)의 증착률과, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질층(300)의 증착률은 서로 다를 수 있다.
또한, 베이스 패턴(200)에 상기 제1 전압 및 제2 전압이 인가되는 경우, 상기 베이스 패턴(200)과 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 사이에 전위차가 발생될 수 있다. 이 경우, 상기 베이스 패턴(200) 상에 증착되는 상기 물질층(300)의 증착률과, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질층(300)의 증착률른 서로 다를 수 있다.
보다 구체적으로, 상기 베이스 패턴(200) 상에 증착되는 상기 물질막(300)의 증착률은, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질막(300)의 증착률 보다 높을 수 있다. 이에 따라, 상기 베이스 패턴(200) 상에 증착된 상기 물질막(300)의 두께(t1)는, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질막(300)의 두께(t3) 보다 두꺼울 수 있다. 또한, 상술된 바와 같이, 상기 제1 및 제2 전구체는, 상기 베이스 패턴(200)의 측면(200b) 보다, 상기 베이스 패턴(200)의 상부면(200a)에 더욱 많이 흡착될 수 있다. 이에 따라, 상기 베이스 패턴(200)의 상부면(200a) 상에 형성되는 상기 물질막(300)의 두께(t1)는 상기 베이스 패턴(200)의 측면(200b) 상에 형성되는 상기 물질막(300)의 두께(t2)보다 두꺼울 수 있다.
즉, 상기 물질막(300)의 형성 과정에서, 상기 베이스 패턴(200)에 인가되는 상기 제1 전압 및 상기 제2 전압이 제어되어, 상기 베이스 패턴(200) 상에 증착되는 상기 물질막(300)의 증착률, 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질막(300)의 증착률이 제어될 수 있다.
도1, 도 5, 및 도 6을 참조하면, 상기 물질막(300)이 식각되어, 타겟 패턴(400)이 형성될 수 있다(S400). 일 실시 예에 따르면, 상기 타겟 패턴(400) 형성 단계는, 상기 물질막(300)이 형성된 상기 기판(100) 상에 상기 식각 소스를 제공하여, 상기 물질막(300)을 식각하는 단계, 및 상기 식각된 물질막(300) 상에 불활성 가스를 제공하는 단계를 포함할 수 있다. 예를 들어, 상기 불활성 가스는 질소(N2) 가스일 수 있다. 즉, 상기 물질막(300)이 식각된 이후, 퍼지(purge) 공정이 수행될 수 있다.
보다 구체적으로, 상기 식각 소스는, 상기 베이스 패턴 상부면(200a) 상의 상기 물질막(300), 상기 베이스 패턴 측면(200b) 상의 상기 물질막(300), 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상의 상기 물질막(300)을 식각할 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴 상부면(200a) 상의 상기 물질막(300), 상기 베이스 패턴 측면(200b) 상의 상기 물질막(300), 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상의 상기 물질막(300)은 동일한 식각률로 식각될 수 있다.
또한, 상술된 바와 같이, 상기 베이스 패턴 상부면(200a) 상의 상기 물질막(300)의 두께(t1)는, 상기 베이스 패턴 측면(200b) 상의 상기 물질막(300)의 두께(t2) 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상의 상기 물질막(300)의 두께(t3) 보다 두꺼울 수 있다.
이에 따라, 상기 베이스 패턴 상부면(200a) 상의 상기 물질막(300)은 잔존되는 반면, 상기 베이스 패턴 측면(200b) 상의 상기 물질막(300) 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상의 상기 물질막(300)은 제거될 수 있다. 상기 베이스 패턴 상부면(200a) 상의 잔존된 상기 물질막(300)은 상기 타겟 패턴(400)으로 정의될 수 있다.
즉, 본 발명의 실시 예에 따른 물질막의 제조 방법은, 상기 기판(100) 상의 특정 영역에 선택적으로(selectively) 상기 타겟 패턴(400)을 형성시킬 수 있다. 이에 따라, 영역 별로 서로 다른 두께를 갖는 물질막의 제조 방법이 제공될 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴(200)에 상기 제1 및 제2 전압이 인가된 상태에서, 상기 타겟 패턴(400)이 형성되는 경우, 상기 타겟 패턴(400)의 물리적, 화학적, 전기적 특성이 제어될 수 있다. 예를 들어, 상기 베이스 패턴(200)에 상기 제1 및 제2 전압이 인가된 상태에서, 상기 타겟 패턴(400)이 형성되는 경우, 상기 타겟 패턴(400)의 밀도는 증가되고, 비저항은 감소될 수 있다.
일 실시 예에 따르면, 도 7에 도시된 바와 같이, 상기 제1 전구체 제공 단계, 퍼지 단계, 상기 제2 전구체 제공 단계, 퍼지 단계, 상기 식각 소스 제공 단계, 및 퍼지 단계는 유닛 공정(unit process)으로 정의될 수 있다. 또한, 상기 유닛 공정은 반복 수행될 수 있다. 이 경우, 후술되는 바와 같이, 상기 타겟 패턴(400)의 성장률 저하 문제가 발생될 수 있다.
다른 실시 예에 따르면, 도 8에 도시된 바와 같이, 상기 제1 전구체 제공 단계, 퍼지 단계, 상기 제2 전구체 제공 단계, 및 퍼지 단계는 유닛 공정(unit process)으로 정의될 수 있다. 또한, 상기 유닛 공정은 반복 수행될 수 있다. 상기 유닛 공정이 반복 수행된 이후, 상기 식각 소스 제공 단계, 및 상기 퍼지 단계가 수행될 수 있다. 즉, 상기 제1 전구체 및 상기 제2 전구체 제공 단계가 복수회 수행된 이후, 상기 식각 단계가 수행될 수 있다.
또 다른 실시 예에 다르면, 초기 공정 사이클 동안 도 8에 도시된 공정이 수행되고, 후기 공정 사이클 동안 도 7에 도시된 공정이 수행될 수 있다. 다시 말하면, 초기 공정 사이클 동안에는 "제1 전구체 제공 단계-퍼지 단계-제2 전구체 제공 단계-퍼지 단계"를 복수회 수행한 후 식각 소스를 제공하는 단계 및 퍼지 단계를 수행하는 제1 증착 공정이 복수회 수행되고, 이후, 후기 공정 사이클 동안에는 "제1 전구체 제공 단계-퍼지 단계-제2 전구체 제공 단계-퍼지 단계-식각 소스 제공 단계-퍼지 단계"를 수행하는 제2 증착 공정이 복수회 수행될 수 있다. 이에 따라, 상기 베이스 패턴(200) 상에 선택적으로 상기 물질막 패턴(400)이 균일한 두께로 빠르게 형성될 수 있다. 즉, 상기 물질막(300)의 두께가 얇거나 최초의 증착 공정에서는 상기 베이스 패턴(200)에 인가되는 전압에 의한 필드의 영향력으로 상기 베이스 패턴(200) 상의 증착률이 상대적으로 높을 수 있지만, 공정 사이클 수행에 따라서 상기 물질막(300)의 두께가 두꺼워지는 경우 상기 베이스 패턴(200)에 인가되는 전압에 의한 필드의 영향력 감소로 상기 베이스 패턴(200) 상의 증착률이 상대적으로 저하될 수 있다. 하지만, 본 발명의 실시 예와 같이, 상기 물질막(300)이 없거나 또는 상기 물질막(300)의 두께가 얇은 초기 공정 사이클 동안 상기 제1 증착 공정으로 상기 물질막(300)의 두께를 빠르게 증가시키고, 상기 물질막(300)의 두께가 두꺼운 후기 공정 사이클 동안 상기 제2 증착 공정으로 상기 물질막(300)의 선택적 증착 특성이 향상될 수 있다. 결과적으로, 공정 비용 및 공정 시간을 절약하는 것은 물론 균일한 두께를 갖는 고품질의 선택적 박막 증착법이 제공될 수 있다.
일 실시 예에 따르면, 상기 유닛 공정의 반복 수행 횟수에 따라, 상기 베이스 패턴(200)에 인가되는 상기 제1 전압 및 상기 제2 전압의 크기가 제어될 수 있다. 구체적으로, 상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 베이스 패턴(200)에 인가되는 상기 제1 전압 및 상기 제2 전압의 크기가 증가할 수 있다. 이 경우, 상기 유닛 공정의 반복 수행 횟수가 증가함에 따른, 상기 타겟 패턴(400)의 성장률 저하 문제가 해결될 수 있다.
상술된 바와 같이, 상기 유닛 공정의 반복 수행 횟수가 증가되는 경우, 상기 타겟 패턴(400)의 두께가 두꺼워 질 수 있다. 이 경우, 상기 베이스 패턴(200)에 인가되는 상기 제1 및 제2 전압에 의한 필드(field)의 영향력이 감소될 수 있다. 이에 따라, 상기 베이스 패턴(200) 상에 흡착되는 상기 제1 전구체, 및 상기 제1 전구체와 반응되는 상기 제2 전구체의 양이 상대적으로 감소될 수 있다. 결과적으로, 상기 유닛 공정의 반복 수행 횟수가 증가되는 경우, 상기 타겟 패턴(400) 형성을 위한 공정 시간이 증가하는 문제점이 발생될 수 있다.
하지만, 상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 베이스 패턴(200)에 인가되는 상기 제1 및 제2 전압의 크기를 증가시키는 경우, 상기 베이스 패턴(200)에 인가되는 상기 제1 및 제2 전압에 의한 필드의 영향력이 유지될 수 있다. 이에 따라, 상기 베이스 패턴(200) 상에 형성되는 상기 타겟 패턴(400)의 성장률 저하 문제가 해결될 수 있다. 결과적으로, 상기 유닛 공정의 반복 수행에 따른, 상기 타겟 패턴(400) 형성의 공정 시간 증가 문제가 해결될 수 있다.
또한, 상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 베이스 패턴(200)에 인가되는 상기 제1 전구체 제공 시간, 및 상기 제2 전구체 제공 시간을 증가시킬 수 있다. 이 경우, 상기 베이스 패턴(200)에 인가되는 상기 제1 및 제2 전압에 의한 필드의 영향력이 유지될 수 있다. 이에 따라, 상기 베이스 패턴(200) 상에 형성되는 상기 타겟 패턴(400)의 성장률 저하 문제가 해결될 수 있다. 결과적으로, 상기 유닛 공정의 반복 수행에 따른, 상기 타겟 패턴(400) 형성의 공정 시간 증가 문제가 해결될 수 있다.
또한, 일 실시 예에 따르면, 상기 물질막(300)이 형성된 상기 기판(100) 상에 상기 식각 소스를 제공하는 단계에서 상기 베이스 패턴(200)에 제3 전압이 인가될 수 있다. 이에 따라, 상기 베이스 패턴(200) 상에 형성된 상기 타겟 패턴(400)의 두께가 균일할 수 있다.
상술된 바와 같이, 상기 물질막(300)의 형성 과정에서 상기 베이스 패턴(200)에 상기 제1 전압 및 상기 제2 전압이 인가될 수 있다. 상기 제1 전압 및 상기 제2 전압에 의한 필드의 영향력은 상기 베이스 패턴(200)의 에지(edge)에 집중될 수 있다. 이에 따라, 실질적으로 상기 베이스 패턴(200)의 에지에 인접한 상기 물질막(300)의 일 영역의 두께가, 그 외의 영역보다, 상대적으로 두꺼울 수 있다. 이 경우, 상술된 바와 같이 상기 식각 소스를 제공하는 단계에서 상기 베이스 패턴(200)에 상기 제3 전압이 인가되는 경우, 상기 제3 전압에 의한 필드의 영향력이 상기 베이스 패턴(200)의 에지에 집중될 수 있고, 이에 따라, 상대적으로 두꺼운 두께를 갖는 상기 베이스 패턴(200)의 에지에 인접한 상기 물질막(300)의 상기 일 영역이, 그 외의 영역보다, 더 식각될 수 있다. 이로 인해, 두께가 균일한 상기 타겟 패턴(400)이 용이하게 제조될 수 있다.
본 발명의 실시 예에 따른 타겟 패턴의 제조 방법은, 상기 베이스 패턴(200)이 형성된 상기 기판(100)을 준비하는 단계, 상기 베이스 패턴(200)이 형성된 상기 기판(100) 상에, 상기 제1 및 제2 전구체를 반응시켜, 상기 베이스 패턴(200) 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100)을 덮는 상기 물질막(300)을 형성하는 단계, 및 상기 베이스 패턴(200) 상에 형성된 상기 물질막(300) 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100) 상에 형성된 상기 물질막(300)을 식각하여, 상기 베이스 패턴(200) 상에 상기 타겟 패턴(400)을 형성하는 단계를 포함할 수 있다.
또한, 상기 실시 예에 따른 타겟 패턴의 제조 방법은, 상기 물질막(300) 형성 단계에서, 상기 베이스 패턴(200) 상에 형성된 상기 물질막(300)의 두께가, 상기 베이스 패턴(200) 사이의 노출된 상기 기판 상에 형성된 상기 물질막의 두께 보다 두껍게 형성될 수 있다. 또한, 상기 타겟 패턴(300) 형성 단계에서, 상기 물질막(300)이 식각됨에 따라, 상기 베이스 패턴(200) 상에 증착된 상기 물질막(300)은 잔존되고, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100) 상에 증착된 상기 물질막(300)은 제거될 수 있다. 이에 따라, 기판 상의 특정 영역 상에 선택적으로 패턴을 형성할 수 있는 방법이 제공될 수 있다.
상술된 바와 같이, 도 1 내지 도 6, 및 이를 참조하는 설명에 따르면, 상기 물질막(300)이 상기 베이스 패턴(200)의 상기 상부면(200a) 상에 상대적으로 두껍게 증착되고, 상기 베이스 패턴(200)의 상기 측면(200b) 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에는 상대적으로 얇게 증착되고, 이후, 식각 공정이 수행되어, 상기 베이스 패턴(200)의 상기 상부면(200a) 상에 상기 타겟 패턴(400)이 형성되었다.
상술된 바와 달리, 일 변형 예에 따르면, 상기 물질막(300)의 증착에 사용되는 전구체의 종류 및 상기 베이스 패턴(200)에 인가되는 전압의 극성에 따라서, 상기 물질막(300)이 상기 베이스 패턴(200)의 상기 상부면(200a) 및 상기 베이스 패턴(200)의 상기 측면(200b) 상에 상대적으로 얇게 증착되고, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에는 상대적으로 얇게 두껍게 증착될 수 있다. 또한, 이 경우, 상기 물질막(300)이 증착된 후, 식각 공정이 수행되어, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 상기 타겟 패턴(400)이 형성될 수 있음은 당업자에게 자명하다.
이하, 본 발명의 변형 예에 따른 물질막 및 타겟 패턴의 제조 방법이 설명된다.
도 9 내지 도 11은 본 발명의 변형 예에 따른 물질막의 제조 공정을 나타내는 도면이고, 도 12 및 도 13은 본 발명의 변형 예에 따른 타겟 패턴의 제조 공정을 나타내는 도면이다.
도 9 내지 도 11을 참조하면, 베이스 패턴(200)이 형성된 기판(100)이 준비될 수 있다. 일 실시 예에 따르면, 상기 베이스 패턴(200)이 형성된 상기 기판(100)을 준비하는 단계는, 상기 기판(100)을 준비하는 단계, 상기 기판(100) 상에 상기 베이스 패턴(200)을 형성하는 단계를 포함할 수 있다. 예를 들어, 상기 기판(100)은 실리콘 반도체 기판, 화합물 반도체 기판, 유리 기판, 또는 플라스틱 기판 중 어느 하나일 수 있다. 예를 들어, 상기 베이스 패턴(200)은 금속(metal)을 포함할 수 있다. 즉, 상기 베이스 패턴(200)은 금속 패턴일 수 있다.
상기 기판(100) 및 상기 베이스 패턴(200) 사이에 절연막(미도시)이 배치될 수 있다. 예를 들어, 상기 절연막은, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 등 절연 특성을 갖는 다양한 물질로 형성될 수 있다.
상기 베이스 패턴(200)에 제1 전압이 인가된 상태에서, 상기 베이스 패턴(200)이 형성된 상기 기판(100) 상에 제1 전구체가 제공될 수 있다. 즉, 상기 베이스 패턴(200)에 상기 제1 전압이 제공된 이후, 상기 베이스 패턴(200)이 형성된 상기 기판(100) 상에 상기 제1 전구체가 제공될 수 있다. 예를 들어, 상기 제1 전구체는, TDMATi(Tetrakis(dimethylamido)titanium), EBECHRu(ethyl-benzene ethyl-1, 4-cyclohexadiene ruthenium) 등을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴(200) 상에 상기 제1 전압이 인가된 상태에서 상기 제1 전구체가 제공되는 경우, 상기 제1 전구체는, 상기 베이스 패턴(200) 사이의 노출된 상기 기판의 표면(100a)에 주로 흡착될 수 있다. 구체적으로, 상기 제1 전압이 인가된 상태의 상기 베이스 패턴(200)은, 상기 제1 전구체와의 결합력이 감소될 수 있다. 이에 따라, 상기 베이스 패턴(200)과 결합되지 못한 상기 제1 전구체는, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100)과 결합될 수 있다. 결과적으로, 상기 제1 전구체는, 상기 베이스 패턴(200)과 비교하여, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100)의 표면에 상대적으로 많은 양이 흡착될 수 있다.
상기 제1 전구체가 제공된 이후, 상기 제1 전구체가 제공된 상기 기판(100) 상에 불활성 가스가 제공될 수 있다. 예를 들어, 상기 불활성 가스는 질소(N2) 가스일 수 있다. 즉, 상기 제1 전구체가 제공된 이후, 퍼지(purge) 공정이 수행될 수 있다.
상기 퍼지 공정 이후, 상기 베이스 패턴(200)에 제2 전압이 인가된 상태에서, 상기 제1 전구체가 제공된 상기 기판(100) 상에 제2 전구체가 제공될 수 있다. 즉, 상기 베이스 패턴(200)에 상기 제2 전압이 인가된 이후, 상기 제1 전구체가 제공된 상기 기판(100) 상에 상기 제2 전구체가 제공될 수 있다. 예를 들어, 상기 제2 전구체는, O2, NH3, H2O 등을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 패턴(200)에 상기 제2 전압이 인가된 상태에서 상기 제2 전구체가 제공되는 경우, 상기 제2 전구체는, 주로 상기 베이스 패턴(200)의 표면에서 상기 제1 전구체와 반응될 수 있다. 즉, 상기 제2 전구체는, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100)의 표면(100a)에서, 상기 베이스 패턴(200)의 표면에서 상기 제1 전구체보다, 더욱 많은 반응될 수 있다.
상기 제2 전구체가 제공된 이후, 상기 제2 전구체가 제공된 상기 기판(100) 상에 불활성 가스가 제공될 수 있다. 예를 들어, 상기 불활성 가스는 질소(N2) 가스일 수 있다. 즉, 상기 제2 전구체가 제공된 이후, 퍼지(purge) 공정이 수행될 수 있다.
상기 제1 전구체 및 상기 제2 전구체가 반응되어 물질막(300)이 형성될 수 있다. 보다 구체적으로, 상기 물질막(300)은, 상기 베이스 패턴(200)을 덮을 수 있다. 또한, 상기 물질막(300)은 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100)을 덮을 수 있다.
상술된 바와 같이, 상기 물질층(300)이 형성되는 과정에서, 상기 제1 전구체 및 상기 제2 전구체는, 상기 제1 전압 및 제2 전압이 상기 베이스 패턴(200)에 인가된 상태에서, 제공될 수 있다. 이 경우, 상기 베이스 패턴(200) 상에 증착되는 상기 물질층(300)의 증착률과, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질층(300)의 증착률은 서로 다를 수 있다.
또한, 베이스 패턴(200)에 상기 제1 전압 및 제2 전압이 인가되는 경우, 상기 베이스 패턴(200)과 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 사이에 전위차가 발생될 수 있다. 이 경우, 상기 베이스 패턴(200) 상에 증착되는 상기 물질층(300)의 증착률과, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질층(300)의 증착률른 서로 다를 수 있다.
보다 구체적으로, 상기 베이스 패턴(200) 상에 증착되는 상기 물질막(300)의 증착률은, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질막(300)의 증착률 보다 낮을 수 있다. 이에 따라, 상기 베이스 패턴(200) 상에 증착된 상기 물질막(300)의 두께(t1)는, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착되는 상기 물질막(300)의 두께(t3) 보다 얇을 수 있다.
도 12 및 도 13을 참조하면, 상기 물질막(300)이 식각되어, 타겟 패턴(400)이 형성될 수 있다. 일 실시 예에 따르면, 상기 타겟 패턴(400) 형성 단계는, 상기 물질막(300)이 형성된 상기 기판(100) 상에 상기 식각 소스를 제공하여, 상기 물질막(300)을 식각하는 단계, 및 상기 식각된 물질막(300) 상에 불활성 가스를 제공하는 단계를 포함할 수 있다. 예를 들어, 상기 불활성 가스는 질소(N2) 가스일 수 있다. 즉, 상기 물질막(300)이 식각된 이후, 퍼지(purge) 공정이 수행될 수 있다.
보다 구체적으로, 상기 식각 소스는, 상기 베이스 패턴(200) 상에 증착된 상기 물질막(300), 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착된 상기 물질막(300)을 식각할 수 있다. 일 실시 예에 따르면, 상기 베이스 패턴(200) 상에 증착된 상기 물질막(300), 및 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착된 상기 물질막(300)은 동일한 식각률로 식각될 수 있다.
또한, 상술된 바와 같이, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착된 상기 물질막(300)의 두께(t3)는 상기 베이스 패턴(200) 상에 증착된 상기 물질막(300)의 두께(t1) 보다 두꺼울 수 있다.
이에 따라, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착된 상기 물질막(300)은 잔존될 수 있다. 반면, 상기 베이스 패턴(200) 상에 증착된 상기 물질막(300)은 제거될 수 있다. 이 경우, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 증착된 상기 물질막(300)은 상기 타겟 패턴(400)으로 정의될 수 있다. 즉, 상기 타겟 패턴(400)은, 상기 베이스 패턴(200) 사이의 노출된 상기 기판(100a) 상에 선택적으로 형성될 수 있다.
또한, 상술된 바와 같이, 일 실시 예에 따르면, 상기 제1 전구체 제공 단계, 퍼지 단계, 상기 제2 전구체 제공 단계, 퍼지 단계, 상기 식각 소스 제공 단계, 및 퍼지 단계는 유닛 공정(unit process)으로 정의될 수 있다. 또한, 상기 유닛 공정은 반복 수행될 수 있다.
또한, 상술된 바와 같이, 다른 실시 예에 따르면, 상기 제1 전구체 제공 단계, 퍼지 단계, 상기 제2 전구체 제공 단계, 및 퍼지 단계는 유닛 공정(unit process)으로 정의될 수 있다. 또한, 상기 유닛 공정은 반복 수행될 수 있다. 상기 유닛 공정이 반복 수행된 이후, 상기 식각 소스 제공 단계, 및 상기 퍼지 단계가 수행될 수 있다. 즉, 상기 제1 전구체 및 상기 제2 전구체 제공 단계가 복수회 수행된 이후, 상기 식각 단계가 수행될 수 있다.
또한, 상술된 바와 같이, 또 다른 실시 예에 따르면, 초기 공정 사이클 동안 도 8에 도시된 공정이 수행되고, 후기 공정 사이클 동안 도 7에 도시된 공정이 수행될 수 있다. 다시 말하면, 초기 공정 사이클 동안에는 “제1 전구체 제공 단계-퍼지 단계-제2 전구체 제공 단계-퍼지 단계”를 복수회 수행한 후 식각 소스를 제공하는 단계 및 퍼지 단계를 수행하는 제1 증착 공정이 복수회 수행되고, 이후, 후기 공정 사이클 동안에는 “제1 전구체 제공 단계-퍼지 단계-제2 전구체 제공 단계-퍼지 단계-식각 소스 제공 단계-퍼지 단계”를 수행하는 제2 증착 공정이 복수회 수행될 수 있다.
또한, 일 실시 예에 따르면, 상기 유닛 공정의 반복 수행 횟수에 따라, 상기 베이스 패턴(200)에 인가되는 상기 제1 전압 및 상기 제2 전압의 크기가 제어될 수 있다. 구체적으로, 상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 베이스 패턴(200)에 인가되는 상기 제1 전압 및 상기 제2 전압의 크기가 증가할 수 있다. 또는, 일 실시 예에 따르면, 또한, 상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 베이스 패턴(200)에 인가되는 상기 제1 전구체 제공 시간, 및 상기 제2 전구체 제공 시간을 증가시킬 수 있다.
또한, 상술된 바와 같이, 상기 물질막(300)의 형성 과정에서 상기 베이스 패턴(200)에 인가된 상기 제1 전압 및 상기 제2 전압에 의한 필드의 영향력을 상기 베이스 패턴(200)의 에지에 집중될 수 있다. 이에 따라, 상기 실질적으로 상기 베이스 패턴(200)의 에지에 인접한 상기 물질막(300)의 일 영역의 두께가, 그 외의 영역보다 상대적으로 얇을 수 있다. 이 경우, 상기 식각 소스를 제공하는 단계에서 상기 베이스 패턴(200)에 제3 전압이 인가되는 경우, 상기 제3 전압에 의한 필드의 영향력이 상기 베이스 패턴(200)의 에지에 집중될 수 있고, 이에 따라, 상대적으로 얇은 두께를 갖는 상기 물질막(300)의 상기 일 영역이, 그 외의 영역보다, 덜 식각될 수 있다. 이로 인해, 상기 타겟 패턴(400)의 상부면의 거칠기 및 표면 특성이 개선될 수 있다.
이상, 본 발명의 실시 예 및 변형 예에 따른 물질막 및 타겟 패턴의 선택적 제조 방법이 설명되었다. 이하, 상기 실시 예 및 변형 예에 따른 물질막 및 타겟 패턴의 선택적 제조 방법의 구체적인 실험 예 및 특성 평가 결과가 설명된다.
실시 예 1에 따른 물질막 제조
250℃ 온도의 기판에 55℃로 가열된 TDMATi(Tetrakis-dimethylamido-titanium)을 제공한 후, N2 가스를 200 sccm으로 제공하여 퍼지(purge)하였다. 이후, 기판에 NH3 가스를 1500 sccm으로 제공한 후, N2 가스를 200 sccm으로 제공하여 퍼지(purge) 하였다. TDMATi 제공-퍼지-NH3 제공-퍼지 공정을 1 cycle로 정의한 후, 이를 50 cycle 수행하여, 상기 기판 상에 20 nm 두께의 TiN 박막을 제조하되, TDMATi 제공 단계 및/또는 NH3 제공 단계에서 기판에 전압을 인가하였다.
실시 예 2에 따른 물질막 제조
250℃ 온도의 Stage, Quartz, 실리콘(Si), 300 nm두께의 실리콘 산화물(SiO2), 및 5nm 두께의 루테늄(Ru)가 순차적으로 적층된 구조체가 준비된다.(도 23 참조) 준비된 전층 구조체가 포함된 Stage에, 55℃로 가열된 TDMATi(Tetrakis-dimethylamido-titanium)을 제공한 후, N2 가스를 200 sccm으로 제공하여 퍼지(purge)하였다. 이후, 10℃ 온도의 H2O를 제공한 후, N2 가스를 200 sccm으로 제공하여 퍼지(purge) 하였다. TDMATi 제공-퍼지-H2O 제공-퍼지 공정을 1 cycle로 정의한 후, 이를 복수회 수행하여, 상기 적층 구조체 상에 TiO2 박막을 제조하되, TDMATi 제공 단계에서 루테늄에 전압을 인가하였다.
실시 예 3에 따른 물질막 제조
실시 예 3과 동일한 조건에서, TDMATi를 대신하여 TEMAHf 를 이용하여, 적층 구조체 상에 HfO2 박막을 제조하되, TEMAHf 제공 단계에서 루테늄에 전압을 인가하였다.
도 14는 TDMATi 제공 과정에서 인가되는 전압의 크기(±30V)에 따라, 본 발명의 실시 예 1에 따른 물질막의 밀도 변화를 나타내는 그래프이다.
도 14를 참조하면, NH3 제공단계에서는 기판에 전압을 인가하지 않고 TDMATi 제공 과정에서 기판에 인가되는 전압을 +30V로 제어하여 상기 실시 예 1에 따른 물질막(T+30V)을 증착하고, NH3 제공단계에서는 기판에 전압을 인가하지 않고 TDMATi 제공 과정에서 기판에 인가되는 전압을 -30V로 제어하여 상기 실시 예 1에 따른 물질막(T-30V)을 증착하고, 기판에 전압을 인가하지 않고 물질막(Ref)을 증착하였다. 물질막(T+30V), 물질막(T-30V), 물질막(Ref) 각각에 대해, 물질막 내의 Ti 밀도(ng/cm2) 변화를 측정하여 나타내었다. 도 14에서 확인할 수 있듯이, +30V의 전압이 인가되어 형성된 상기 실시 예 1에 따른 물질막(T+30V)은, 전압 인가 없이 증착된 물질막(Ref)와 비교하여 10%의 밀도 증가가 나타나는 것을 확인할 수 있으며, -30V의 전압이 인가되어 형성된 상기 실시 예 1에 따른 물질막(T-30V)보다 높은 Ti 밀도를 갖는 것을 확인할 수 있다.
도 15는 TDMATi 제공 과정에서 인가되는 전압의 크기(±30V)에 따라, 본 발명의 실시 예 1에 따른 물질막의 비저항 변화를 나타내는 그래프이다.
도 15를 참조하면, 도 14를 참조하여 설명된 상기 실시 예 1에 따른 물질막(T+30V), 물질막(T-30V), 및 물질막(Ref) 각각에 대해, 물질막 내의 비저항(μΩcm) 변화를 측정하여 나타내었다. 도 15에서 확인할 수 있듯이, +30V의 전압이 인가되어 형성된 상기 실시 예 1에 따른 물질막(T+30V)은, 전압 인가 없이 증착된 물질막(Ref)와 비교하여 32%의 비저항 감소가 나타나는 것을 확인할 수 있으며, -30V의 전압이 인가되어 형성된 상기 실시 예 1에 따른 물질막(T-30V)보다 낮은 비저항을 갖는 것을 확인할 수 있다.
도 16은 NH3 제공 과정에서 인가되는 전압의 크기(±30V)에 따라, 본 발명의 실시 예 1에 따른 물질막의 밀도 변화를 나타내는 그래프이다.
도 16을 참조하면, TDMATi 제공 단계에서 기판에 전압을 인가하지 않고 NH3 제공 과정에서 기판에 인가되는 전압을 +30V로 제어하여 상기 실시 예 1에 따른 물질막(N+30V)을 증착하고, TDMATi 제공 단계에서 기판에 전압을 인가하지 않고 NH3 제공 과정에서 기판에 인가되는 전압을 -30V로 제어하여 상기 실시 예 1에 따른 물질막(N-30V)을 증착하고, 기판에 전압을 인가하지 않고 물질막(Ref)을 증착하였다. 물질막(N+30V), 물질막(N-30V), 및 물질막(Ref) 각각에 대해, 물질막 내의 Ti 밀도(ng/cm2) 변화를 측정하여 나타내었다. 도 16에서 확인할 수 있듯이, +30V 및 -30V의 전압이 인가되어 형성된 상기 실시 예 1에 따른 물질막(N+30V) 및 물질막(N-30V)은 전압 인가 없이 증착된 물질막(Ref)와 비교하여, 5%의 밀도 증가가 나타나는 것을 확인할 수 있었다. 또한 물질막(N+30V) 및 물질막(N-30V) 내의 Ti 밀도는 유사한 값을 갖는 것을 확인할 수 있다.
도 17은 NH3 제공 과정에서 인가되는 전압의 크기(±30V)에 따라, 본 발명의 실시 예 1에 따른 물질막의 비저항 변화를 나타내는 그래프이다.
도 17을 참조하면, 도 16을 참조하여 섬령된 상기 실시 예 1에 따른 물질막(N+30V), 물질막(N-30V), 및 물질막(Ref) 각각에 대해, 물질막 내의 비저항(μΩcm) 변화를 측정하여 나타내었다. 도 17에서 확인할 수 있듯이, -30V의 전압이 인가되어 형성된 상기 실시 예 1에 따른 물질막(N-30V)은, 전압 인가 없이 증착된 물질막(Ref)과 비교하여, 33%의 비저항 감소가 나타나는 것을 확인할 수 있으며, +30V의 전압이 인가되어 형성된 상기 실시 예 1에 따른 물질막(N+30V)보다 낮은 비저항을 갖는 것을 확인할 수 있다.
도 18은 TDMATi 제공 과정 및 NH3 제공 과정에서 인가되는 전압의 크기(±30, ±100)에 따라, 본 발명의 실시 예 1에 따른 물질막의 밀도 변화를 나타내는 그래프이다.
도 18을 참조하면, TDMATi 제공 단계에서 기판에 +30V를 인가하고 NH3 제공 단계에서 기판에 -30V를 인가하여 상기 실시 예 1에 따른 물질막(T+30V N-30V)를 증착하고, TDMATi 제공 단계에서 기판에 +100V를 인가하고 NH3 제공 단계에서 기판에 전압을 인가하지 않고 상기 실시 예 1에 따른 물질막(T+100V)를 증착하고, TDMATi 제공 단계에서 기판에 전압을 인가하지 않고 NH3 제공 단계에서 -100V를 인가하여 상기 실시 예 1에 따른 물질막(N-100V)를 증착하고, TDMATi 제공 단계에서 기판에 +100V를 인가하고 NH3 제공 단계에서 -100V를 인가하여 상기 실시 예 1에 따른 물질막(T+100V N-100V)를 증착하였다.
이후, 도 14 및 도 16d을 참조하여 설명된 물질막(Ref), 물질막(T+30V), 물질막(N-30V), 물질막(T+30V N-30V), 물질막(T+100V), 물질막(N-100V), 물질막(T+100V N-100V) 각각에 대해서 물질막 내의 Ti 밀도(ng/cm2) 변화를 측정하여 나타내었다.
도 18에서 확인할 수 있듯이, 물질막(T+30V)와 비교하여 물질막(T+100V)의 경우 박막 내 Ti의 밀도가 높은 것을 확인할 수 있다. 또한 물질막(N-30V)과 비교하여 물질막(N-100V)의 경우 박막 내 Ti의 밀도가 높은 것을 확인할 수 있다.
하지만, TDMATi 제공 단계 및 NH3 제공 단계에서 각각 +30V 및 -30V가 기판에 인가된 물밀막(T+30V N-30V)는, TDMATi 제공 단계에서 기판에 상대적으로 고전압(+100V)이 인가된 물질막(T+100V)보다 박막 내 밀도가 높고, NH3 제공 단계에서 기판에 상대적으로 고전압(-100V)가 인가된 물질막(N-100V), TDMATi 및 NH3 제공 단계에서 기판에 상대적으로 고전압(+100V, -100V)가 인가된 물질막(T+100V N-100V)과 실질적으로 동일한 Ti 밀도를 갖는 것을 확인할 수 있다.
즉, 기판에 인가되는 전압의 크기를 증가시키는 것이 박막 내 금속의 함량을 증가시킬 수 있지만, 전압의 크기를 증가시켜 박막 내 금속의 함량을 증가시키는 것보다, 제1 전구체 및 제2 전구체의 제공 단계에서 각각 하이(high) 레벨 전압(+ 전압) 및 로우(low) 레벨 전압(- 전압) 인가하는 것이, 저전압으로 박막 내의 금속의 밀도를 현저하게 향상시키는 효율적인 방법인 것을 확인할 수 있다.
도 19는 TDMATi 제공 과정 및 NH3 제공 과정에서 인가되는 전압의 크기(±30, ±100)에 따라, 본 발명의 실시 예 1에 따른 물질막의 비저항 변화를 나타내는 그래프이다.
도 19를 참조하면, 도 18을 참조하여 설명된 물질막(Ref), 물질막(T+30V), 물질막(N-30V), 물질막(T+30V N-30V), 물질막(T+100V), 물질막(N-100V), 및 물질막(T+100V N-100V) 각각에 대해, 물질막 내의 비저항(μΩcm) 변화를 측정하여 나타내었다.
도 19에서 알 수 있듯이, 물질막(T+30V)와 비교하여 물질막(T+100V)의 경우 박막의 비저항이 낮은 것을 확인할 수 있다. 또한, 물질막(N-30V)과 비교하여 물질막(N-100V)의 경우 박막의 비저항이 낮은 것을 확인할 수 있다.
하지만, TDMATi 제공 단계 및 NH3 제공 단계에서 각각 +30V 및 -30V가 기판에 인가된 물밀막(T+30V N-30V)는, TDMATi 제공 단계에서 기판에 상대적으로 고전압(+100V)이 인가된 물질막(T+100V)보다 박막의 비저항이 낮고, NH3 제공 단계에서 기판에 상대적으로 고전압(-100V)가 인가된 물질막(N-100V), TDMATi 및 NH3 제공 단계에서 기판에 상대적으로 고전압(+100V, -100V)가 인가된 물질막(T+100V N-100V)과 실질적으로 동일한 비저항 값을 갖는 것을 확인할 수 있다.
즉, 기판에 인가되는 전압의 크기를 증가시키는 것이 박막의 비저항을 감소시킬 수 있지만, 전압의 크기를 증가시켜 박막의 비저항을 감소시키는 것보다, 제1 전구체 및 제2 전구체의 제공 단계에서 각각 하이(high) 레벨 전압(+ 전압) 및 로우(low) 레벨 전압(- 전압) 인가하는 것이, 저전압으로 박막 내의 금속의 밀도를 현저하게 향상시키는 효율적인 방법인 것을 확인할 수 있다.
도 20 내지 도 22는 본 발명의 실시 예 1에 따른 물질막의 화학적 특성 변화를 나타내는 그래프이다.
도 20 내지 도 22를 참조하면, 도 14 및 도 16을 참조하여 설명된 물질막(Ref), 물질막(T+30V), 물질막(T-30V), 물질막(N+30V), 및 물질막(N-30V)에 대해서 XPS 분석을 수행하였다. 도 20은 Ti 2p 스펙트럼이고, 도 21은 N 1s 스펙트럼이고, 도 22는 C 1s 스펙트럼이다.
도 20에서 알 수 듯이, 기판에 전압을 인가하지 않은 물질막(Ref)와 비교하여, 기판에 전압을 인가한 경우, Ti-O 결합과 비교하여, Ti-N 결합이 증가하는 것을 확인할 수 있다. 구체적으로, 물질막(N+30V), 물질막(T-30V), 물질막(T+30V), 및 물질막(N-30V) 순서로 Ti-N 결합이 증가하는 것을 확인할 수 있다.
도 21에서 알 수 있듯이, 기판에 전압을 인가하지 않은 물질막(Ref)와 비교하여, 기판에 전압을 인가한 경우 N-C-O 결합은 감소하는 것을 확인할 수 있다. 즉, 증착 과정에서 기판에 전압을 인가함에 따라, 기판 상에 증착되는 물질막 내의 불순물이 감소하는 것을 확인할 수 있다.
또한, 도 22에서 알 수 있듯이, 기판에 전압을 인가하지 않은 물질막(Ref)와 비교하여, 기판에 전압을 인가한 경우 Ti-CO3 결합이 감소하는 것을 확인할 수 있다. 즉, 증착 과정에서 기판에 전압을 인가함에 따라 기판 상에 증착되는 물질막 내의 불순물이 감소하는 것을 확인할 수 있다.
결론적으로, 도 21 내지 도 23에서 확인할 수 있듯이, 상기 실시 예 1에 따른 물질막은 화학적 특성이 개선되는 것을 확인할 수 있다.
도 23은 본 발명의 실시 예 2 및 실시 예 3에 따른 물질막의 증착 과정을 나타내는 도면이다.
도 23을 참조하면, H2O 제공 단계에서 루테늄(Ru)에 전압을 인가하지 않고, TDMATi 제공 단계 및 TEMAHf 제공 단계에서 루테늄(Ru)에 +100V 또는 -100V를 인가하여 TiO2 물질막(T+100V, T-100V) 및 HfO2 물질막(H+100V)을 적층 구조체 상에 증착하고, 전압 인가 없이 TiO2 및 HfO2 물질막(Ref)을 적층 구조체 상에 증착하고, 증착된 물질막의 두께를 측정하였다. 구체적으로, 루테늄(Ru) 및 실리콘 산화물 상에 증착된 물질막의 두께를 아래의 <표 1> 및 <표 2>와 같이 측정하였다.
구분 SiO2 상 Ru 상
Ref 4.8nm 4.8nm
T +100V 5nm 3.4nm
T -100V 5.3nm 4.2nm
구분 SiO2 상 Ru 상
Ref 5.8nm 6.0nm
H +100V 6.2nm 8.4nm
<표 1>에서 확인할 수 있듯이, 루테늄(Ru)에 전압이 인가되지 않은 경우 SiO2 상 및 루테늄(Ru) 상에 동일한 두께의 TiO2 물질막이 증착되었으나, TDMATi 제공 단계에서 루테늄(Ru)에 +100V 및 -100V가 인가된 경우 SiO2 상에 증착되는 물질막과 비교하여, 루테늄(Ru) 상에 증착된 TiO2 물질막의 두께가 각각 약 68% 및 약 79% 감소한 것을 확인할 수 있다. 즉, TDMATi 제공 단계에서 루테늄(Ru)에 전압을 인가하는 간소한 방법으로, 선택적인 증착 공정을 수행할 수 있음을 확인할 수 있다.
또한, <표 2>에서 확인할 수 있듯이, 루테늄(Ru)에 전압이 인가되지 않은 경우 SiO2 상 및 루테늄(Ru) 상에 실질적으로 동일한 두께의 TiO2 물질막이 증착되었으나, TDMAHf 제공 단계에서 루테늄(Ru)에 +100V가 인가된 경우 SiO2 상에 증착되는 물질막과 비교하여, 루테늄(Ru) 상에 증착된 TiO2 물질막의 두께는 약 134% 증가한 것을 확인할 수 있다. 즉, TDMAHf 제공 단계에서 루테늄(Ru)에 전압을 인가하는 간소한 방법으로, 선택적인 증착 공정을 수행할 수 있음을 확인할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 기판
200: 베이스 패턴
300: 물질층
400: 타겟 패턴

Claims (13)

  1. 베이스 패턴이 형성된 기판을 준비하는 단계;
    상기 베이스 패턴에 제1 전압이 인가된 상태에서, 상기 베이스 패턴이 형성된 상기 기판 상에 제1 전구체를 제공하는 단계; 및
    상기 베이스 패턴에 제2 전압이 인가된 상태에서, 상기 제1 전구체가 제공된 상기 기판 상에 제2 전구체를 제공하여, 상기 베이스 패턴이 형성된 상기 기판 상에, 상기 제1 전구체 및 상기 제2 전구체가 반응된 물질막을 형성하는 단계를 포함하되,
    상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률과, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률은 서로 다른 것을 포함하는 물질막의 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 전압 및 상기 제2 전압을 제어하여, 상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률, 및 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률을 제어하는 것을 포함하는 물질막의 제조 방법.
  3. 제1 항에 있어서,
    상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률은, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률 보다 낮고,
    상기 베이스 패턴 상에 증착되는 상기 물질막의 두께는, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 두께보다 얇은 것을 포함하는 물질막의 제조 방법.
  4. 제1 항에 있어서,
    상기 베이스 패턴 상에 증착되는 상기 물질막의 증착률은, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 증착률 보다 높고,
    상기 베이스 패턴 상에 증착되는 상기 물질막의 두께는, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착되는 상기 물질막의 두께보다 두꺼운 것을 포함하는 물질막의 제조 방법.
  5. 제4 항에 있어서,
    상기 물질막 형성 단계 이후,
    상기 물질막이 형성된 상기 기판 상에 식각 소스를 제공하여, 상기 베이스 패턴 상에, 타겟 패턴을 형성하는 단계를 더 포함하되,
    상기 식각 소스는, 상기 베이스 패턴 상에 증착된 상기 물질막 및 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착된 상기 물질막을 식각하여,
    상기 베이스 패턴 상에 증착된 상기 물질막은 잔존시키고, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착된 상기 물질막은 제거하며,
    상기 타겟 패턴은, 상기 베이스 패턴 상에 잔존된 상기 물질막으로 정의되는 것을 포함하는, 타겟 패턴의 제조 방법.
  6. 제5 항에 있어서,
    상기 제1 전구체 제공 단계, 상기 제2 전구체 제공 단계, 및 상기 식각 소스 제공 단계는 유닛 공정(unit process)으로 정의되고,
    상기 유닛 공정은 반복 수행되는 것을 포함하는 타겟 패턴의 제조 방법.
  7. 제6 항에 있어서,
    상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 베이스 패턴에 인가되는 상기 제1 전압 및 상기 제2 전압의 크기가 증가하는 것을 포함하는 타겟 패턴의 제조 방법.
  8. 제6 항에 있어서,
    상기 유닛 공정의 반복 수행 횟수가 증가함에 따라, 상기 제1 전구체 제공 시간, 및 상기 제2 전구체 제공 시간이 증가하는 것을 포함하는 타겟 패턴의 제조 방법.
  9. 제5 항에 있어서,
    상기 베이스 패턴에 상기 제1 전압, 및 상기 제2 전압이 인가되는 경우, 상기 타겟 패턴의 밀도가 증가하는 것을 포함하는 타겟 패턴의 제조 방법.
  10. 제5 항에 있어서,
    상기 베이스 패턴에 상기 제1 전압, 및 상기 제2 전압이 인가되는 경우, 상기 타겟 패턴의 비저항이 감소되는 것을 포함하는 타겟 패턴의 제조 방법.
  11. 베이스 패턴이 형성된 기판을 준비하는 단계;
    상기 베이스 패턴이 형성된 상기 기판 상에, 제1 및 제2 전구체를 반응시켜, 상기 베이스 패턴 및 상기 베이스 패턴 사이의 노출된 상기 기판을 덮는 물질막을 형성하되, 상기 베이스 패턴 상에 형성된 상기 물질막의 두께는, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 형성된 상기 물질막의 두께 보다 두껍게 형성되는 단계; 및
    상기 베이스 패턴 상에 형성된 상기 물질막 및 상기 베이스 패턴 사이의 노출된 상기 기판 상에 형성된 상기 물질막을 식각하여, 상기 베이스 패턴 상에 증착된 상기 물질막은 잔존시키고, 상기 베이스 패턴 사이의 노출된 상기 기판 상에 증착된 상기 물질막은 제거하여, 상기 베이스 패턴 상에 타겟 패턴을 형성하는 단계를 포함하는 타겟 패턴의 제조 방법.
  12. 제11항에 있어서,
    상기 물질막 형성 단계는,
    상기 베이스 패턴에 제1 전압이 인가된 상태에서, 상기 베이스 패턴이 형성된 상기 기판 상에 상기 제1 전구체를 제공하는 단계; 및
    상기 베이스 패턴에 제2 전압이 인가된 상태에서, 상기 제1 전구체가 제공된 상기 기판 상에 상기 제2 전구체가 제공되는 것을 포함하는 타겟 패턴의 제조 방법.
  13. 제11 항에 있어서,
    상기 타겟 패턴 형성 단계는,
    상기 베이스 패턴에 제3 전압이 인가된 상태에서, 상기 물질막이 형성된 상기 기판 상에 식각 소스가 제공되는 것을 포함하는 타겟 패턴의 제조 방법.
KR1020200075675A 2019-06-21 2020-06-22 물질막 및 타겟 패턴의 선택적 제조 방법 KR102318516B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190074068 2019-06-21
KR20190074068 2019-06-21

Publications (2)

Publication Number Publication Date
KR20200145774A KR20200145774A (ko) 2020-12-30
KR102318516B1 true KR102318516B1 (ko) 2021-10-28

Family

ID=74040339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200075675A KR102318516B1 (ko) 2019-06-21 2020-06-22 물질막 및 타겟 패턴의 선택적 제조 방법

Country Status (3)

Country Link
US (1) US11976364B2 (ko)
KR (1) KR102318516B1 (ko)
WO (1) WO2020256515A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179797B1 (ko) 1995-12-29 1999-04-15 문정환 바이어스 전압이 인가된 Cu 박막 형성방법
US6630201B2 (en) * 2001-04-05 2003-10-07 Angstron Systems, Inc. Adsorption process for atomic layer deposition
JP2009097037A (ja) * 2007-10-16 2009-05-07 Fuji Electric Systems Co Ltd プラズマｃｖｄ成膜装置およびそれを用いた成膜方法
KR20090047211A (ko) * 2007-11-07 2009-05-12 삼성전자주식회사 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법
KR20140105157A (ko) 2013-02-22 2014-09-01 고려대학교 산학협력단 선택적 원자층 증착 방법 및 장치
US9399826B2 (en) 2014-05-15 2016-07-26 Samsung Electronics Co., Ltd. Thin film deposition apparatus and thin film deposition method using electric field
KR101661415B1 (ko) 2015-02-06 2016-09-30 한양대학교 산학협력단 바이어스를 이용한 원자층 증착법
TW201819665A (zh) 2016-09-10 2018-06-01 美商應用材料股份有限公司 用於選擇性沉積之選擇性改良的原位預清潔
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10867839B2 (en) * 2018-06-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices

Also Published As

Publication number Publication date
WO2020256515A1 (ko) 2020-12-24
KR20200145774A (ko) 2020-12-30
US11976364B2 (en) 2024-05-07
US20220145466A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
TWI783909B (zh) 用於在基材的表面上選擇性形成材料的方法
KR102662636B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적
US10991573B2 (en) Uniform deposition of SiOC on dielectric and metal surfaces
CN108122739B (zh) 拓扑限制的等离子体增强循环沉积的方法
KR102377746B1 (ko) 소수성 전구체들을 사용한 선택적 퇴적
KR20240060762A (ko) 선택적 패시베이션 및 선택적 증착
TWI556294B (zh) 金屬薄膜的矽烷或硼烷處理
KR102484303B1 (ko) 3d-nand 디바이스들에서의 워드라인 분리를 위한 방법들
US8945305B2 (en) Methods of selectively forming a material using parylene coating
KR101540077B1 (ko) 알루미늄 탄화수소 화합물들을 이용한 금속 카바이드 막들의 원자층 증착법
KR102521792B1 (ko) 선택적 산화알루미늄 막 증착
US20060257563A1 (en) Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique
US9981286B2 (en) Selective formation of metal silicides
US7411254B2 (en) Semiconductor substrate
TWI806881B (zh) 金屬閘極之低厚度相依功函數nMOS整合
CN112514051A (zh) 3d nand蚀刻
US20200043718A1 (en) Method for preparing composite membrane
KR102318516B1 (ko) 물질막 및 타겟 패턴의 선택적 제조 방법
TWI727660B (zh) 氮化矽之選擇性沉積
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
KR20230024367A (ko) 전도성 질화물 막의 핵형성을 위한 방법
CN111133127A (zh) 为了较佳生物传感器性能的用于原生氧化物移除和介电氧化物再生长的方法、材料和工艺
US7105065B2 (en) Metal layer forming methods and capacitor electrode forming methods
WO2024025765A1 (en) Methods of selective deposition of molybdenum
TW202342787A (zh) 區域選擇性碳基薄膜沉積

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right