KR102303686B1 - 드라이 에칭제, 드라이 에칭 방법 및 반도체 장치의 제조방법 - Google Patents

드라이 에칭제, 드라이 에칭 방법 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR102303686B1
KR102303686B1 KR1020197028185A KR20197028185A KR102303686B1 KR 102303686 B1 KR102303686 B1 KR 102303686B1 KR 1020197028185 A KR1020197028185 A KR 1020197028185A KR 20197028185 A KR20197028185 A KR 20197028185A KR 102303686 B1 KR102303686 B1 KR 102303686B1
Authority
KR
South Korea
Prior art keywords
gas
dry etching
oxide
silicon
group
Prior art date
Application number
KR1020197028185A
Other languages
English (en)
Other versions
KR20190124258A (ko
Inventor
히로유키 오모리
아키후미 야오
다카시 가시와바
Original Assignee
샌트랄 글래스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌트랄 글래스 컴퍼니 리미티드 filed Critical 샌트랄 글래스 컴퍼니 리미티드
Publication of KR20190124258A publication Critical patent/KR20190124258A/ko
Application granted granted Critical
Publication of KR102303686B1 publication Critical patent/KR102303686B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 지구 환경 부하가 작으며, 또한, 특수한 장치를 사용하지 않고 이방성 에칭이 가능하며, 양호한 가공 형상이 얻어지는 드라이 에칭제, 및 그를 이용한 드라이 에칭 방법을 제공하는 것을 목적으로 한다. 본 발명의 드라이 에칭제는, 적어도, 화학식 CF3-CxHyFzO(x=2 또는 3, y=1,2,3,4 또는 5, z=2x-1-y)로 나타내며, 산소 원자를 포함하는 3원환 구조를 가지는 하이드로플루오로알킬렌옥사이드를 포함한다. 또한, 본 발명의 드라이 에칭 방법에서는, 이 드라이 에칭제를 플라즈마화하여 얻어지는 플라즈마 가스를 이용하여, 이산화 실리콘, 질화 실리콘, 다결정 실리콘, 아몰퍼스 실리콘, 및 탄화 실리콘으로 이루어지는 군에서 선택되는 적어도 1종의 실리콘계 재료를 선택적으로 에칭한다.

Description

드라이 에칭제, 드라이 에칭 방법 및 반도체 장치의 제조방법
본 발명은, 하이드로플루오로알킬렌옥사이드를 포함하는 드라이 에칭제, 및 그를 이용한 드라이 에칭 방법 등에 관한 것이다.
요즘, 반도체 제조에 있어서는, 매우 미세한 처리 기술이 요구되고 있으며, 습식법을 대신하여 드라이 에칭법이 주류가 되고 있다. 드라이 에칭법은, 진공 공간에 있어서, 플라즈마를 발생시켜서, 물질 표면 상에 미세한 패턴을 분자 단위로 형성시키는 방법이다.
이산화 규소(SiO2) 등의 반도체 재료의 에칭에 있어서는, 베이스(下地)재로서 이용되는 실리콘, 폴리실리콘, 질화규소 등에 대한 SiO2의 에칭 속도를 크게 하기 위하여, 에칭제로서, CF4, CHF3, C2F6, C3F8, C4F8 등의 퍼플루오로카본(PFC)류나 하이드로플루오로카본(HFC)류가 이용되어 왔다.
그러나, 이러한 PFC류나 HFC류는, 모두 대기 수명이 긴 물질이며, 높은 지구 온난화 계수(GWP)를 가지고 있는 것으로부터 교토의정서(COP3)에 있어서 배출 규제 물질로 되어 있다. 반도체 산업에 있어서는, 경제성이 높으며, 미세화가 가능한 저(低)GWP의 대체 물질이 요구되어 왔다.
그래서, 특허문헌 1에는, PFC류나 HFC류의 대체 물질로서, 4~7개의 탄소 원자를 가지는 퍼플루오로케톤을 함유하는 반응성 가스를 클리닝 가스나 에칭 가스로서 이용하는 방법이 개시되어 있다. 그러나, 이러한 퍼플루오로케톤의 분해 물질에는 적지 않게 고(高)GWP의 PFC가 포함되는 점이나, 비점(沸點)이 비교적 높은 물질이 포함되는 점으로부터, 반드시 에칭 가스로서 바람직한 것은 아니었다.
특허문헌 2에는 2~6개의 탄소 원자를 가지는 하이드로플루오로에테르를 드라이 에칭 가스로서 이용하는 방법이 개시되어 있지만, 특허문헌 1과 마찬가지로 이러한 직쇄(直鎖)의 하이드로플루오로에테르에 관해서도 대체로 GWP가 높아, 지구 환경적으로는 바람직하지 못했다.
이러한 배경 하, 더욱 저GWP를 가지며, 또한 공업적으로도 제조가 용이한 화합물의 개발이 요구되어 오고 있으며, 분자 내에 이중 결합, 삼중 결합을 가지는 불포화 플루오로카본을 이용하여 에칭 용도로서 검토되어 왔다. 이에 관련되는 종래 기술로서, 특허문헌 3에는 CaF2a+1OCF=CF2를 포함하는 에테르류, CF3CF=CFH, CF3CH=CF2 등의 불소화 올레핀류를 Si막, SiO2막, Si3N4막, 또는 고융점 금속 실리사이트막을 에칭하는 방법이 개시되어 있다.
또한, 특허문헌 4에는, 헥사플루오로프로필렌옥사이드 등의 퍼플루오로 환상(環狀) 에테르류를 필수 성분으로 하는 가스에 의해 반도체 재료를 드라이 에칭하는 방법이 개시되어 있다.
일본국 공표특허 특표2004-536448호 공보 일본국 공개특허 특개평10-140151호 공보 일본국 공개특허 특개평10-223614호 공보 일본국 특허공고 특공평03-043776호 공보 일본국 공표특허 특표평 5-500945호 공보 일본국 공개특허 특개소58-134086호 공보
E. T. McBee. et al., J. Am. Chem. Soc., 1953, 75, 4091-4092.
PFC류나 HFC류는 GWP가 높기 때문에 규제 대상 물질이며, 그들의 대체 물질인 퍼플루오로케톤류, 직쇄형 하이드로플루오로에테르류, 하이드로플루오로비닐에테르류나 퍼플루오로에테르류는, 분해 물질에 적지 않게 고GWP의 PFC가 포함되는 점이나 제조가 어려워 경제적이지 않은 점으로부터, 지구 환경에 대한 영향이 작으며, 또한 필요로 하는 성능을 가지는 드라이 에칭제의 개발이 요구되고 있다.
에칭 성능에 대해서는, 플라즈마 에칭의 경우, 예를 들면 CF4의 가스로부터 F라디칼을 생성하여, SiO2를 에칭하면 등방성으로 에칭된다. 미세 가공이 요구되는 드라이 에칭에 있어서는, 등방성보다도 이방성 에칭이 가능한 에칭제가 요망되고 있다.
본 발명은, 지구 환경 부하가 작으며, 또한, 특수한 장치를 사용하지 않고 이방성 에칭이 가능하여, 양호한 가공 형상이 얻어지는 드라이 에칭제, 및 그를 이용한 드라이 에칭 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 예의 검토를 거듭한 결과, 드라이 에칭에 있어서 이방성 에칭에 바람직하며, 또한 지구 환경에의 영향이 보다 작은 물질로서 하이드로플루오로알킬렌옥사이드를 발견했다.
즉, 본 발명에서는, 하이드로플루오로알킬렌옥사이드를 포함하는 드라이 에칭제를 제공한다. 드라이 에칭제에는, 산화성 가스 또는 환원성 가스 등의 첨가 가스, 및, 불활성 가스를 첨가할 수 있다.
본 발명에 있어서의 드라이 에칭제에 포함되는 하이드로플루오로알킬렌옥사이드는, 분자 내에 1개의 산소 원자를 가지고, 또한, 3원환 구조이며 분자 내 뒤틀림을 가지기 때문에, 직쇄의 에테르류에 비하여 대기 중에서의 OH라디칼 등에 의한 분해성이 높으며, 지구온난화에의 기여도 CF4이나 CF3H 등의 PFC류나 HFC류보다 각별히 낮은 것으로부터, 환경에의 부하가 적다고 하는 효과를 가진다.
또한, 하이드로플루오로알킬렌옥사이드는, 에칭 성능이라고 하는 관점에 있어서도, 분자 내에 CF3의 구조를 포함하고, CF3 +가 형성되기 쉬우며, 추가로 분자 내 수소를 가지고 또한 환상 화합물이기 때문에, F/C비가 낮은 것으로부터 구멍이나 홈의 측벽 보호에 유리하며, 그 때문에 이방성 에칭을 달성할 수 있다.
도 1은 본 발명에서 이용한 실험 장치의 개략도이다.
도 2는 에칭 처리에 의해 얻어지는, 실리콘 웨이퍼 상의 개구부를 나타내는 도이다.
이하, 본 발명에 있어서의 드라이 에칭제에 대해서 상세하게 설명한다.
본 발명의 드라이 에칭제는, 적어도 화학식 CF3-CxHyFzO(x=2 또는 3, y=1,2,3,4 또는 5, z=2x-1-y)로 나타내는 산소 원자를 포함하는 3원환 구조를 가지는 하이드로플루오로알킬렌옥사이드를 포함한다.
하이드로플루오로알킬렌옥사이드의 구체예로서는, 1,3,3,3-테트라플루오로프로필렌옥사이드, 2,3,3,3-테트라플루오로프로필렌옥사이드, 1,1,3,3,3-펜타플루오로프로필렌옥사이드, 1,2,3,3,3-펜타플루오로프로필렌옥사이드, 1,4,4,4-테트라플루오로부틸렌옥사이드, 2,4,4,4-테트라플루오로부틸렌옥사이드, 3,4,4,4-테트라플루오로부틸렌옥사이드, 1,1,4,4,4-펜타플루오로부틸렌옥사이드, 1,2,4,4,4-펜타플루오로부틸렌옥사이드, 1,3,4,4,4-펜타플루오로부틸렌옥사이드, 2,3,4,4,4-펜타플루오로부틸렌옥사이드, 3,3,4,4,4-펜타플루오로부틸렌옥사이드, 1,1,2,4,4,4-헥사플루오로부틸렌옥사이드, 1,1,3,4,4,4-헥사플루오로부틸렌옥사이드, 1,2,3,4,4,4-헥사플루오로부틸렌옥사이드, 2,3,3,4,4,4-헥사플루오로부틸렌옥사이드, 1,3,3,4,4,4-헥사플루오로부틸렌옥사이드, 1,1,2,3,4,4,4-헵타플루오로부틸렌옥사이드, 1,1,3,3,4,4,4-헵타플루오로부틸렌옥사이드, 1,2,3,3,4,4,4-헵타플루오로부틸렌옥사이드, 등을 들 수 있다. 또한, 이들의 화합물에는 트랜스체와 시스체와 같은 입체 이성체가 존재하고, 또한, 각각에 대하여 거울상 이성체가 존재한다. 그러나, 본 발명에 있어서는, 어느 하나의 이성체 또는 양자의 혼합물로서 이용할 수 있다.
본 발명에 있어서 사용하는 하이드로플루오로알킬렌옥사이드는, 하이드로플루오로올레핀을 산화하는 방법 등의 공지의 방법에 의해 얻을 수 있다.
예를 들면, 특허문헌 5에는, 불소화 알킬기를 가지는 에폭시드의 합성 방법으로서, 플루오로알킬기를 가지는 치환 올레핀에 대하여, 차아불소산(HOF)을 이용하여 산화 반응을 행함으로써, 대응하는 에폭시드를 제조할 수 있는 것이 개시되어 있으므로, 이 반응을 이용하여 얻을 수 있다. 또한, 특허문헌 6에는, 퍼플루오로 프로펜에 대한, 차아염소산 나트륨(NaClO)을 이용한 산화 반응이 개시되어 있다. 이 반응을 이용하여 하이드로플루오로알킬렌옥사이드를 얻을 수 있다.
하이드로플루오로올레핀의 산화 이외의 방법으로서, 1,3,3,3-테트라플루오로아세토아세트산 에틸을 출발 원료로 하여, 다단계 공정의 반응을 거쳐서, 1,3,3,3-테트라플루오로프로펜옥시드를 얻는 방법이, 비특허문헌 1에 개시되어 있다. 이 반응을 이용하여 하이드로플루오로알킬렌옥사이드를 얻을 수 있다.
하이드로플루오로알킬렌옥사이드는, 분자 내에 수소를 가지며, 과잉한 F라디칼을 HF로서 제거하는 것과 함께, 마스크 상에 적절하게 퇴적하여 보호막으로서 작용한다. 이에 의해, 피(被)에칭층에 대한 선택성이 향상한다. 또한, 에칭 과정에 있어서도 피에칭층에 형성된 트렌치나 홀의 측벽에 보호막으로서 퇴적함으로써, F라디칼에 의한 등방적 에칭에 비하여, 이방성 에칭의 선택성이 향상한다고 생각된다. 또한, 산소를 포함하는 환상 구조를 가지는 것으로부터, 활성종의 일부는 자기의 산소에 의해 CO2로서 제거되어, 과잉한 보호막의 퇴적에 의한 홀의 폐색 등을 예방하는 효과가 기대된다.
또한, 에칭 가스로서 이용하는 경우에는, 취급 상에서 적당한 증기압을 가지는 것이 바람직하다. 그 때문에, 상기 화합물 중에서는 비교적 증기압이 높은, 1,3,3,3-테트라플루오로프로필렌옥사이드나 2,3,3,3-테트라플루오로프로필렌옥사이드, 1,1,3,3,3-펜타플루오로프로필렌옥사이드, 또는, 1,2,3,3,3-펜타플루오로프로필렌옥사이드가 특히 바람직하다.
상기 서술한 바와 같이, 1,1,1,2,3-펜타플루오로프로펜, 헥사플루오로-2-부틴, 헥사플루오로-1,3-부타디엔, 헥사플루오로프로펜 등을 에칭 가스로서 이용하는 것은 이미 알려져 있다. 이들의 불소화 올레핀 화합물은 그 자체에, 많은 불소 원자를 가지며, 산화 실리콘계 재료에 대하여 높은 에칭 속도를 가지는 것으로부터도, 일견 바람직한 방법이다. 통상, 이들의 화합물을 에칭 가스로서 이용하는 경우에는, 폴리머 성분이 퇴적량을 컨트롤하기 위해서 산소와의 혼합 가스로서 사용한다. 그러나, 산소량이 적절하지 않으면 이중 결합 혹은 삼중 결합 부위를 가지기 때문에 폴리머화의 진행이 현저하여, 과잉한 폴리머 성분이 퇴적함으로써, 에칭 장치 내를 오염시키거나 마스크 상에 퇴적하여 에칭 형상에 이상을 초래하거나 하는 경우가 있었다. 한편, 본 발명이 대상으로 하는 하이드로플루오로알킬렌옥사이드는, 이중 결합 또는 삼중 결합을 가지지 않기 때문에, 폴리머 성분의 과잉한 생성을 억제할 수 있다.
본 발명에 있어서 사용하는 하이드로플루오로알킬렌옥사이드는, N2, He, Ar, Ne, Kr 등의 불활성 가스로 희석해도 사용 가능하다. 특히 Ar에서는 하이드로플루오로알킬렌옥사이드와의 상승 효과에 의해, 보다 높은 에칭 레이트가 얻어진다. 불활성 가스의 첨가량은 출력, 배기량 등 장치의 형상, 성능이나 대상막 특성에 의존하지만, 하이드로플루오로알킬렌옥사이드의 유량의 1/10에서 20배가 바람직하다.
본 발명의 드라이 에칭제는, 각종 드라이 에칭 조건하에서 실시 가능하며, 대상막의 물성, 생산성, 미세 정밀도 등에 의해, 다양한 첨가제를 가하는 것이 가능하다.
본 발명에 있어서 사용하는 하이드로플루오로알킬렌옥사이드는, 챔버에 공급하는 드라이 에칭제 중에 1~60체적% 함유시키는 것이 바람직하다. 또한, 상세한 것은 후술하지만, 하이드로플루오로알킬렌옥사이드를 1~60체적%로 하고, 첨가 가스(또한, 여기에서 말하는 「첨가 가스」란, O2, F2 등의 산화성 가스, 또는 H2, CO 등의 환원성 가스를 나타낸다.), 및 불활성 가스를 각각 후술하는 체적%의 범위에서 혼합시키는 것이 바람직하다.
첨가 가스를 혼합함으로써 비약적으로 프로세스 윈도우를 넓힐 수 있으며, 특수한 기판의 여기 조작 등 없이 사이드 에칭율이 작아 고애스펙트비가 요구되는 가공에도 대응할 수 있다.
생산성을 올리기 위해서, 에칭 속도를 올리고 싶을 때에는, 첨가 가스로서 산화성 가스를 첨가하는 것이 바람직하다. 산화성 가스로서, 구체적으로는, O2, O3, CO, CO2, COCl2, COF2, CF3OF, NO2 등의 함(含)산소 가스나, F2, NF3, Cl2, Br2, I2, CFCl3, CF2Cl2, CF3Cl, YFn(Y=Cl, Br, I, 1≤n≤7) 등의 함할로겐 가스를 들 수 있다. 이 중에서도, 금속의 에칭 속도를 더욱 가속할 수 있는 것으로부터, O2, COF2, F2, NF3, Cl2가 바람직하고, O2가 특히 바람직하다.
산화성 가스의 첨가량은 출력 등의 장치의 형상, 성능이나 대상막의 특성에 의존하지만, 통상, 하이드로플루오로알킬렌옥사이드의 유량에 대하여 1/10에서 30배이며, 바람직하게는, 1/10에서 10배이다.
만약에, 산화성 가스를 30배를 넘는 양으로 첨가하는 경우, 하이드로플루오로알킬렌옥사이드의 우수한 이방성 에칭 성능이 손상되는 경우가 있다. 상기 서술한 산화성 가스의 유량이 1/10보다 적을 경우에는, 하이드로플루오로알킬렌옥사이드가 고분자화한 퇴적물이 현저하게 증가하는 경우가 있다.
또한, 등방적인 에칭을 촉진하는 F라디칼량의 저감을 원할 때에는, CH4, C2H2, C2H4, C2H6, C3H4, C3H6, C3H8, HF, HI, HBr, HCl, NO, NH3, H2로 예시되는 환원성 가스의 첨가가 유효하다.
환원성 가스의 첨가량이 지나치게 많을 경우에는, 에칭에서 작용하는 F라디칼이 현저하게 감량되어, 생산성이 저하되는 경우가 있다. 특히, H2, C2H2를 첨가하면 SiO2의 에칭 속도는 변화되지 않는 것에 비해서, Si의 에칭 속도는 저하되고, 선택성이 향상하는 것으로부터, 베이스의 실리콘에 비하여 SiO2를 선택적으로 에칭하는 것이 가능하다.
환원성 가스의 첨가량은 출력 등의 장치의 형상, 성능이나 대상막의 특성에 의존하지만, 통상, 하이드로플루오로알킬렌옥사이드의 유량에 대하여 1/100에서 3배이며, 바람직하게는, 1/25에서 1배이다.
또한, 첨가 가스에 대해서는, 1종류, 또는 2종류 이상을 혼합하여 첨가할 수도 있으며, 당업자가 적절히 조정할 수 있다.
또한, 본 발명에서는, 첨가 가스와 함께, N2, He, Ar, Ne, Kr 등의 불활성 가스를 첨가한다.
이처럼, 본 발명에 있어서 사용하는 드라이 에칭제는, 하이드로플루오로알킬렌옥사이드를 포함하는 것이지만, 당해 에칭제에 있어서의 바람직한 조성을, 체적%와 함께 이하에 나타낸다. 또한, 각 가스의 체적%의 합계는 100%이다.
예를 들면, 하이드로플루오로알킬렌옥사이드, 및 첨가 가스, 및, 불활성 가스를 공존시키는 경우의 체적%는, 각각 당해 옥사이드:첨가 가스:불활성 가스=1~60%:1~60%:5~98%로 하는 것이 바람직하고, 또한, 4~40%:4~40%:20~92%로 하는 것이 특히 바람직하다.
또한, 다른 재료의 막이 노출되는 피가공물에 대하여 에칭을 할 때에, 다른 재료 사이의 에칭 선택비의 제어 등을 목적으로서, 다른 함할로겐 가스를 첨가할 수 있다. 예를 들면, SiN/SiO2의 선택비의 제어나, 반도체 장치의 전극을 구성하는 금속 재료와, 실리콘계 재료의 선택비의 제어를 목적으로, CF4, CF3H, CF2H2, CFH3, C2F6, C2F4H2, C2F5H, C3F8, C3F7H, C3F6H2, C3F5H3, C3F4H4, C3F3H5, C3F5H, C3F3H, C3ClF3H, C4F8, C4F6, C5F8, C5F10, C3F6, C3HF5, C3H2F4, 및, C3H3F3로 이루어지는 군에서 선택되는 적어도 1종의 가스)를 가해서 에칭할 수 있다. 이들의 화합물을 첨가함으로써 에칭 가스의 F/C비를 변동할 수 있으며, 플라즈마 중에 포함되는 활성종의 종류와 양을 제어하여, 각 막종의 에칭 속도를 변화시킬 수 있다. 이들의 화합물의 첨가량은, 선택적 에칭을 저해하지 않도록 F/C비를 변동하는 것이 바람직하며, 하이드로플루오로알킬렌옥사이드에 대하여 0.01~2체적배가 바람직하다. 또한, 에칭 속도의 향상 등을 목적으로 하여, CF3I, CF2I2, CFI3 등의 불화요오드화 메탄을 첨가할 수 있다.
다음으로, 본 발명에 있어서의 드라이 에칭제를 이용한 에칭 방법에 대해서 설명한다.
특히, 본 발명의 드라이 에칭제를 이용한 에칭 방법은, 반도체 재료에 대하여 유효하게 적용할 수 있다. 반도체 재료로서, 실리콘, 이산화 실리콘, 질화 실리콘, 탄화 실리콘, 산화불화 실리콘 또는 탄화산화 실리콘의 실리콘계 재료를 들 수 있다.
또한, 본 발명의 드라이 에칭제를 이용한 에칭 방법은, 반응성 이온 에칭(RIE), 전자 사이클로트론 공명(ECR) 플라즈마 에칭, 마이크로파 에칭 등의 각종 에칭 방법, 및 반응 조건은 특별하게 한정하지 않고 이용할 수 있다. 본 발명에서 이용하는 에칭 방법은, 에칭 처리 장치 내에서 대상으로 하는 하이드로플루오로알킬렌옥사이드의 플라즈마를 발생시켜, 장치 내에 있는 대상의 피가공물의 소정 부위에 대하여 에칭하는 것에 의해 행한다. 예를 들면, 반도체 장치의 제조에 있어서, 실리콘 웨이퍼 상에 실리콘계 재료막을 성막(成膜)하고, 특정의 개구부를 마련한 레지스트막을 상부에 도포하고, 실리콘계 재료막을 제거하도록 레지스트막의 개구부를 에칭한다.
또한, 본 발명에 관련되는 에칭 방법은, 기계 요소 부품, 센서, 액추에이터, 전자회로를 하나의 실리콘 기판, 글라스 기판, 유기 재료 등 상에 적층한 구조, 소위 미소 전기 기계 시스템(MEMS ; Micro Electro Mechanical Systems의 약칭)의 제조 시에 있어서의 에칭에도 적용할 수 있다. 또한, 본 발명의 방법을 응용함으로써, MEMS를 이용한 자기 기록 헤드, 압력 센서, 가속도 센서 등의 기존 제품에 있어서의 반도체 장치의 제조도 가능하게 된다.
에칭을 행할 때의 플라즈마 발생 장치에 관해서는, 특별히 한정은 없지만, 예를 들면, 고주파 유도 방식 및 마이크로파 방식의 장치 등이 바람직하게 이용된다.
에칭을 행할 때의 압력은, 이방성 에칭을 효율적으로 행하기 위해서, 가스 압력은 0.133~133Pa의 압력으로 행하는 것이 바람직하다. 0.133Pa보다 낮은 압력에서는 에칭 속도가 늦어지고, 한편, 133Pa를 넘는 압력에서는 레지스트 선택비가 손상되는 경우가 있다.
에칭을 행할 때의 하이드로플루오로알킬렌옥사이드, 및, 첨가 가스, 및, 불활성 가스 각각의 체적 유량 비율은, 상기 서술한 체적%와 같은 비율로 에칭을 행할 수 있다.
또한, 사용하는 가스 유량은, 에칭 장치의 사이즈에 의존하기 때문에, 당업자가 그 장치에 따라 적절히 조정할 수 있다.
또한, 에칭을 행할 때의 온도는 300℃ 이하가 바람직하고, 특히 이방성 에칭을 행하기 위해서는 240℃ 이하로 하는 것이 바람직하다. 300℃를 넘는 고온에서는 등방적으로 에칭이 진행하는 경향이 강해져, 필요로 하는 가공 정밀도가 얻어지지 않는 점, 또한, 레지스트가 현저하게 에칭되기 때문에 바람직하지 못하다.
에칭 처리를 행하는 반응 시간은, 특별히 한정은 되지 않지만, 대체로 5분~30분 정도이다. 그러나 에칭 처리 후의 경과에 의존하기 때문에, 당업자가 에칭의 상황을 관찰하면서 적절히 조정하는 것이 좋다.
또한, 상기 서술한 환원성 가스 등과 혼합하여 사용하거나, 압력, 유량, 온도 등을 최적화함으로써, 예를 들면, 콘택트 홀의 가공 시의 실리콘과 실리콘 산화막의 에칭 속도의 선택성을 향상시키거나 할 수 있다.
[실시예]
이하, 실시예에 의해 본 발명을 상세하게 설명하지만, 본 발명은 이러한 실시예에 한정되는 것은 아니다.
본 발명의 드라이 에칭제를 콘택트 홀 가공에 적용하고, 층간 절연막(SiO2) 또는 질화규소막을 에칭한 예를 실시예 1~실시예 7에 나타낸다. 실시예 7에는, CF3I를 트랜스-1,3,3,3-테트라플루오로프로필렌옥사이드(t-TFO로 약칭한다)의 10% 첨가하여 에칭한 예를 나타낸다. 또한, 퍼플루오로카본인 CF4이나 C4F8(옥타플루오로시클로부탄), C4F6(헥사플루오로 1,3 부타디엔, CF2=CF-CF=CF2)를 각각 사용했을 경우를 비교예 1~비교예 8로서 나타낸다.
본 실시예에 이용하는 실험 장치의 개략도를 도 1에 나타낸다.
챔버(11) 내의 상부 전극(5)에 접속된 가스 도입구(16)로부터 프로세스 가스를 도입 후, 챔버(11) 내 압력을 2Pa로 설정하고, 고주파 전원(13)(13.56㎒, 0.22W/㎠)에 의해 프로세스 가스를 여기시켜 생성한 활성종을, 하부 전극(14) 상에 설치한 시료(18)에 대하여 공급하여 에칭을 행했다.
시료(18)로서는, 단결정 실리콘 웨이퍼 상에 SiO2막 또는 질화규소막을 5㎛ 성막하고, 막 상에 선폭 0.3㎛의 개구부를 마련한 레지스트를 도포한 것을 이용했다. 시료(18)에 대하여, C4F8, C4F6, CF4, 또는 t-TFO를 이용한 표 1에 기재된 조성의 프로세스 가스로 프로세스 압력 2Pa로 에칭을 30분간 행했다. 에칭 처리 후, 실리콘 웨이퍼 단면을 SEM 관찰함으로써, 에칭 속도, 애스펙트비 및 사이드 에칭율을 평가했다. 애스펙트비는, 도 2에 나타내는 바와 같이, (c/b)×100로 나타내진다. 사이드 에칭율 R(%)은, 사이드 에칭(측벽의 깎임양)과 개구부 선폭의 비율을 의미하고, 구체적으로는 도 2에 나타내는 바와 같이, R=(a/b)×100로 나타내진다.
에칭 시험 결과를 표 1에 나타낸다.
Figure 112019098241187-pct00001
실시예 1~실시예 4로부터, 본 발명에 있어서의 드라이 에칭제는, 비교예 1~비교예 8에 나타내는 CF4, C4F8, C4F6와 비교하여, SiO2 및 Si3N4에 대하여 고애스펙트비, 저사이드 에칭율이며, 양호한 콘택트 홀 가공 형상이 얻어지고 있다. 또한, 실시예 5에 나타내는 바와 같이 미량의 수소를 첨가함으로써, SiO2 에칭에 있어서, 첨가하지 않는 경우에 비해서 높은 애스펙트비이면서 또한, 저사이드 에칭율에서의 에칭을 할 수 있었다. 또한, 실시예 7에 나타내는 바와 같이 CF3I의 첨가는 에칭 속도 향상에 기여하고 있어, 유용하다.
실시예 1~실시예 7로부터, 본 발명에 있어서의 드라이 에칭제는, 비교예 1~비교예 8의 종래 알려진 CF4, C4F8, C4F6에 비하여, 애스펙트비가 높으며, 사이드 에칭율이 작아, 양호한 콘택트 홀 가공 형상이 얻어지고 있다.
본 발명에서 대상으로 하는 하이드로플루오로알킬렌옥사이드를 포함하는 제(劑)는, 드라이 에칭제로서 이용할 수 있다. 또한, 그를 이용한 에칭 방법은, 반도체의 제조방법으로서도 이용할 수 있다.
10 : 반응 장치
11 : 챔버
12 : 압력계
13 : 고주파 전원
14 : 하부 전극
15 : 상부 전극
16 : 가스 도입구
17 : 가스 배출 라인
18 : 시료
24 : 기판
25 : 에칭 대상층
26 : 레지스트막
27 : 사이드 에칭

Claims (15)

  1. 적어도, 화학식 CF3-CxHyFzO(x=2 또는 3, y=1,2,3,4 또는 5, z=2x-1-y)로 나타내며, 산소 원자를 포함하는 3원환 구조를 가지는 하이드로플루오로알킬렌옥사이드를 포함하는 드라이 에칭제.
  2. 제 1 항에 있어서,
    추가로, 불활성 가스를 포함하는 드라이 에칭제.
  3. 제 2 항에 있어서,
    추가로, 첨가 가스를 포함하는 드라이 에칭제.
  4. 제 3 항에 있어서,
    첨가 가스가 산화성 가스, 또는 환원성 가스인, 드라이 에칭제.
  5. 제 4 항에 있어서,
    상기 산화성 가스가, 함산소 가스 및 함할로겐 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스이며,
    상기 함산소 가스가, O2, O3, CO, CO2, COCl2, COF2, CF3OF, 및 NO2로 이루어지는 군에서 선택되는 적어도 1종의 가스이며,
    상기 함할로겐 가스가, F2, NF3, Cl2, Br2, I2, CFCl3, CF2Cl2, CF3Cl, 및 YFn(식 중, Y는 Cl, Br, 또는 I를 나타내고, n은 정수를 나타내고, 1≤n≤7이다.)으로 이루어지는 군에서 선택되는 적어도 1종의 가스이며,
    상기 환원성 가스가, CH4, C2H2, C2H4, C2H6, C3H4, C3H6, C3H8, HF, HI, HBr, HCl, NO, NH3, 및 H2로 이루어지는 군에서 선택되는 적어도 1종의 가스인, 드라이 에칭제.
  6. 제 2 항에 있어서,
    상기 불활성 가스가 N2, He, Ar, Ne, 및 Kr로 이루어지는 군에서 선택되는 적어도 1종의 가스인, 드라이 에칭제.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 하이드로플루오로알킬렌옥사이드의 함유율이, 1~60체적%인 드라이 에칭제.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    CF4, CF3H, CF2H2, CFH3, C2F6, C2F4H2, C2F5H, C3F8, C3F7H, C3F6H2, C3F5H3, C3F4H4, C3F3H5, C3F5H, C3F3H, C4F8, C4F6, C5F8, C5F10, C3F6, C3HF5, C3H2F4, C3H3F3, CF3I, CF2I2, 및 CFI3로 이루어지는 군에서 선택되는 적어도 1종의 가스를 추가로 포함하는, 드라이 에칭제.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 하이드로플루오로알킬렌옥사이드가, 1,3,3,3-테트라플루오로프로필렌옥사이드, 2,3,3,3-테트라플루오로프로필렌옥사이드, 1,1,3,3,3-펜타플루오로프로필렌옥사이드, 및, 1,2,3,3,3-펜타플루오로프로필렌옥사이드로 이루어지는 군에서 선택되는 적어도 1종인, 드라이 에칭제.
  10. 제 9 항에 있어서,
    상기 하이드로플루오로알킬렌옥사이드가 1,3,3,3-테트라플루오로프로필렌옥사이드인, 드라이 에칭제.
  11. 드라이 에칭제를 플라즈마화하여 얻어지는 플라즈마 가스를 이용하여, 실리콘계 재료를 선택적으로 에칭하는 드라이 에칭 방법에 있어서,
    상기 드라이 에칭제는, 적어도, 화학식 CF3-CxHyFzO(x=2 또는 3, y=1,2,3,4 또는 5, z=2x-1-y)로 나타내며, 산소 원자를 포함하는 3원환 구조를 가지는 하이드로플루오로알킬렌옥사이드를 포함하고,
    상기 실리콘계 재료는, 이산화 실리콘, 질화 실리콘, 다결정 실리콘, 아몰퍼스 실리콘, 및 탄화 실리콘으로 이루어지는 군에서 선택되는 적어도 1종인, 드라이 에칭 방법.
  12. 제 11 항에 있어서,
    상기 드라이 에칭제는, (A) 상기 하이드로플루오로알킬렌옥사이드와, (B) H2, O2, CO, 및 COF2로 이루어지는 군에서 선택되는 적어도 1종 이상의 가스와, Ar만으로 이루어지고,
    (A), (B), 및 Ar의 체적유량비는, 각각 1~60%:1~60%:5~98%(단, 각각의 가스의 체적유량비의 합계는 100%이다.)이며,
    상기 실리콘계 재료는, 이산화 실리콘 및 질화 실리콘으로 이루어지는 군에서 선택되는 적어도 1종인, 드라이 에칭 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 하이드로플루오로알킬렌옥사이드가 1,3,3,3-테트라플루오로프로필렌옥사이드인, 드라이 에칭 방법.
  14. 제 11 항에 있어서,
    추가로, 수소와 불활성 가스를 포함하는 드라이 에칭제를 이용하여, 이산화 실리콘을 선택적으로 에칭하는, 드라이 에칭 방법.
  15. 기판 상에, 이산화 실리콘, 질화 실리콘, 다결정 실리콘, 아몰퍼스 실리콘, 및 탄화 실리콘으로 이루어지는 군에서 선택되는 적어도 1종의 실리콘계 재료막을 형성하는 공정과,
    상기 실리콘계 재료막 상에, 소정의 개구부를 가지는 레지스트막을 형성하는 공정과,
    제 11 항에 기재된 드라이 에칭 방법을 이용하여, 상기 개구부로부터 상기 실리콘계 재료막을 에칭하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020197028185A 2017-02-28 2018-02-20 드라이 에칭제, 드라이 에칭 방법 및 반도체 장치의 제조방법 KR102303686B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017035848 2017-02-28
JPJP-P-2017-035848 2017-02-28
PCT/JP2018/005824 WO2018159368A1 (ja) 2017-02-28 2018-02-20 ドライエッチング剤、ドライエッチング方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20190124258A KR20190124258A (ko) 2019-11-04
KR102303686B1 true KR102303686B1 (ko) 2021-09-17

Family

ID=63370964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197028185A KR102303686B1 (ko) 2017-02-28 2018-02-20 드라이 에칭제, 드라이 에칭 방법 및 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US11566177B2 (ko)
JP (1) JP6989770B2 (ko)
KR (1) KR102303686B1 (ko)
TW (1) TWI664317B (ko)
WO (1) WO2018159368A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112236548B (zh) 2018-07-27 2022-03-04 三菱综合材料株式会社 锡合金镀液
KR20210136102A (ko) * 2019-03-22 2021-11-16 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법 및 반도체 디바이스의 제조 방법
KR20230006007A (ko) * 2020-07-09 2023-01-10 쇼와 덴코 가부시키가이샤 에칭 방법 및 반도체 소자의 제조 방법
US20240290628A1 (en) * 2023-02-24 2024-08-29 American Air Liquide, Inc. Etching method using oxygen-containing hydrofluorocarbon
US20240290627A1 (en) * 2023-02-24 2024-08-29 American Air Liquide, Inc. Etching method using oxygen-containing hydrofluorocarbon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215601B1 (ko) 1995-07-20 1999-08-16 니시무로 타이죠 반도체장치의 제조방법
KR100681281B1 (ko) 2003-07-15 2007-02-12 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 플루오로카본 에칭 플라즈마 내 산화제로서 차아불소산염,플루오로퍼옥시드 및/또는 플루오로트리옥시드의 용도
JP2010258047A (ja) 2009-04-21 2010-11-11 Tohoku Univ レジスト膜除去装置及びレジス膜除去方法
JP2011124239A (ja) 2008-03-31 2011-06-23 Daikin Industries Ltd ドライエッチングガス及びそれを用いたドライエッチング方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134086A (ja) 1982-02-04 1983-08-10 Asahi Chem Ind Co Ltd ヘキサフルオロプロピレンオキシドの合成法
JPS6077429A (ja) * 1983-10-04 1985-05-02 Asahi Glass Co Ltd ドライエツチング方法
JPH01319714A (ja) * 1988-06-22 1989-12-26 Sumitomo Electric Ind Ltd 被覆光ファイバ
JPH0343776A (ja) 1989-07-11 1991-02-25 Ricoh Co Ltd 加熱ローラー型定着装置の温度制御装置
US5084583A (en) 1989-10-12 1992-01-28 E. I. Du Pont De Nemours And Company Epoxidation of fluorine containing olefins
JPH05500945A (ja) 1989-10-12 1993-02-25 イー・アイ・デユポン・ドウ・ヌムール・アンド・カンパニー 含弗素オレフインのエポキシ化
JP3062589B2 (ja) 1995-08-24 2000-07-10 名古屋大学長 ラジカル制御による薄膜形成方法
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
JPH1027781A (ja) * 1996-07-10 1998-01-27 Daikin Ind Ltd エッチングガスおよびクリーニングガス
JPH1092773A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 表面処理装置及び表面処理方法
JP2972786B2 (ja) 1996-11-05 1999-11-08 工業技術院長 ドライエッチング用ガス
JP3071405B2 (ja) * 1996-12-13 2000-07-31 アサヒビール株式会社 メタン生成活性測定装置
JPH10223614A (ja) 1997-02-12 1998-08-21 Daikin Ind Ltd エッチングガスおよびクリーニングガス
US6540930B2 (en) 2001-04-24 2003-04-01 3M Innovative Properties Company Use of perfluoroketones as vapor reactor cleaning, etching, and doping gases
JP5434970B2 (ja) * 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US20150037979A1 (en) * 2013-08-02 2015-02-05 Lam Research Corporation Conformal sidewall passivation
JP6077429B2 (ja) 2013-10-23 2017-02-08 株式会社コロナ 温風暖房機
EP3696161A1 (en) * 2015-02-13 2020-08-19 Novomer, Inc. Continuous carbonylation processes
JP2017050413A (ja) 2015-09-02 2017-03-09 日本ゼオン株式会社 プラズマエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215601B1 (ko) 1995-07-20 1999-08-16 니시무로 타이죠 반도체장치의 제조방법
KR100681281B1 (ko) 2003-07-15 2007-02-12 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 플루오로카본 에칭 플라즈마 내 산화제로서 차아불소산염,플루오로퍼옥시드 및/또는 플루오로트리옥시드의 용도
JP2011124239A (ja) 2008-03-31 2011-06-23 Daikin Industries Ltd ドライエッチングガス及びそれを用いたドライエッチング方法
JP2010258047A (ja) 2009-04-21 2010-11-11 Tohoku Univ レジスト膜除去装置及びレジス膜除去方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Japanese Journal of Applied Physics, Part 1: Regular Papers, Short Notes & Review Papers (2002), 41(10), 6287-6290

Also Published As

Publication number Publication date
TWI664317B (zh) 2019-07-01
JP2018141146A (ja) 2018-09-13
TW201835383A (zh) 2018-10-01
US20190345385A1 (en) 2019-11-14
US11566177B2 (en) 2023-01-31
JP6989770B2 (ja) 2022-01-12
KR20190124258A (ko) 2019-11-04
WO2018159368A1 (ja) 2018-09-07

Similar Documents

Publication Publication Date Title
CN103718277B (zh) 干蚀刻剂
KR102303686B1 (ko) 드라이 에칭제, 드라이 에칭 방법 및 반도체 장치의 제조방법
TWI444456B (zh) Dry etchant and dry etching method
TWI491710B (zh) Dry etchants and dry etching methods using them
KR20180030145A (ko) 드라이 에칭 방법
WO2016068004A1 (ja) プラズマエッチング方法
KR102547222B1 (ko) 드라이 에칭 방법
TWI621179B (zh) Dry etching method
JP5958600B2 (ja) ドライエッチング方法
JP2011176292A (ja) ドライエッチング剤

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant