KR102267328B1 - 프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들 - Google Patents

프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들 Download PDF

Info

Publication number
KR102267328B1
KR102267328B1 KR1020200059706A KR20200059706A KR102267328B1 KR 102267328 B1 KR102267328 B1 KR 102267328B1 KR 1020200059706 A KR1020200059706 A KR 1020200059706A KR 20200059706 A KR20200059706 A KR 20200059706A KR 102267328 B1 KR102267328 B1 KR 102267328B1
Authority
KR
South Korea
Prior art keywords
exposed region
layer
needle
forming
substrate
Prior art date
Application number
KR1020200059706A
Other languages
English (en)
Inventor
구황섭
윤기상
방호섭
이종한
금창민
백종율
차재우
Original Assignee
(주)위드멤스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)위드멤스 filed Critical (주)위드멤스
Priority to KR1020200059706A priority Critical patent/KR102267328B1/ko
Application granted granted Critical
Publication of KR102267328B1 publication Critical patent/KR102267328B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06744—Microprobes, i.e. having dimensions as IC details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/0675—Needle-like

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명에 따른 프로브 니들을 제조하는 방법은, 피검사체의 검사를 위한 프로프 니들을 기판 상에서 제조하는 것으로서, 상기 기판의 제1 노출 영역과 제2 노출 영역을 제외하고 상기 기판의 표면에 패턴 레이어를 형성하는 단계; 상기 패턴 레이어, 상기 제1 노출 영역 및 상기 제2 노출 영역 상에 시드 레이어를 형성하는 단계; 상기 시드 레이어 상에 상기 제1 노출 영역 상에 배치되는 팁부 및 상기 제2 노출 영역 상에 배치되는 몸통부를 구비하는 니들 레이어를 형성하는 단계; 상기 제1 노출 영역의 재료를 제거하여 상기 팁부에 도전 물질을 코팅하는 단계; 상기 제2 노출 영역의 재료를 제거하여 상기 몸통부에 절연 물질을 코팅하는 단계; 및 상기 시드 레이어를 제거하여 상기 기판으로부터 상기 니들 레이어를 분리하는 단계를 포함한다.

Description

프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들{METHOD FOR MANUFACTURING PROBE NEEDLE AND PROBE NEEDLE MANUFACTURED THERBY}
본 발명은 프로브 카드에 사용되는 프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들에 관한 것이다.
인공지능(AI), IoT, 모바일 AP, 자동차 인포테인먼트 기기 등을 포함하는 적용 분야를 갖는 시스템(비메모리) 반도체 시장 규모가 증대됨에 따라, 이러한 비메모리 반도체의 검사 공정에서 사용되는 프로브 카드(probe card)에 대한 수요도 증대되고 있다.
특히, 비메모리 반도체 소자의 집적화에 따라 프로브 카드의 주요 부품인 프로브 핀(probe pin)과 관련하여, 미세한 피치(pitch)의 대응에 유리한 수직형(vertical) MEMS 프로브에 대한 수요 및 설계 요구조건이 주목을 받고 있다.
수직형 프로브를 제조하는 기술에 관하여 특허문헌 1과 같은 종래 기술을 참조하면, 프로브 니들을 구성하는 몸체와 몸체를 잇는 브릿지를 시트 상에 형성하고, 해당 시트를 핸들링하여 각종 도금 또는 코팅 등 표면 처리를 실시하고, 해당 시트에서 프로브 니들을 지지하는 브릿지를 레이저 장비로 커팅하여 프로브 니들을 개별적으로 분리해내는 과정이 개시되어 있다.
그러나, 시트 평판 상에 프로브 니들 및 프로브 니들을 지지하는 브릿지를 형성하고 공정 진행 후 다시 브릿지를 제거하는 종래 방식은, 브릿지 패턴으로 인하여 시트 상에 프로브 니들을 집적되게 배열하는데 제약이 있다는 점과, 시트를 브릿지를 제거하는 고가의 공정이 정밀하게 이루어져야 하는 점 등에서 비용 절감이 어려운 한계가 있었다.
KR 10-2017-0105031 A (2017.09.15. 공개)
본 발명의 일 목적은 웨이퍼 레벨에서 표면 코팅 등을 포함하는 제조 공정을 완료할 수 있도록 구성되는 프로브 니들을 제조하는 방법을 제공하기 위한 것이다.
본 발명의 다른 일 목적은 기판에 부착되어 있는 프로브 니들을 구성하는 재료의 표면을 효과적으로 코팅할 수 있도록 입체적으로 기판을 가공하는 프로브 니들을 제조하는 방법을 제공하기 위한 것이다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
본 발명의 목적을 달성하기 위하여 본 발명에 따른 프로브 니들을 제조하는 방법은 피검사체의 검사를 위한 프로프 니들을 기판 상에서 제조하는 것으로서, 상기 기판의 제1 노출 영역과 제2 노출 영역을 제외하고 상기 기판의 표면에 패턴 레이어를 형성하는 단계; 상기 패턴 레이어, 상기 제1 노출 영역 및 상기 제2 노출 영역 상에 시드 레이어를 형성하는 단계; 상기 시드 레이어 상에 상기 제1 노출 영역 상에 배치되는 팁부 및 상기 제2 노출 영역 상에 배치되는 몸통부를 구비하는 니들 레이어를 형성하는 단계; 상기 제1 노출 영역의 재료를 제거하여 상기 팁부에 도전 물질을 코팅하는 단계; 상기 제2 노출 영역의 재료를 제거하여 상기 몸통부에 절연 물질을 코팅하는 단계; 및 상기 시드 레이어를 제거하여 상기 기판으로부터 상기 니들 레이어를 분리하는 단계를 포함한다.
상기 팁부에 도전 물질을 코팅하는 단계는, 상기 제1 노출 영역이 상기 팁부에 노출되도록 상기 시드 레이어의 일부를 제거하는 단계; 상기 제1 노출 영역의 적어도 일부를 제거하여 제1 리세스부를 형성하는 단계; 및 상기 제1 리세스부에 상기 도전 물질을 수용하여 상기 팁부를 도금하는 단계를 포함할 수 있다.
상기 제1 리세스부를 형성하는 단계에서는, 상기 제1 리세스부의 형성에 의해 상기 제1 노출 영역과 상기 팁부가 서로 기설정된 값 이상으로 이격될 수 있다.
상기 몸통부에 절연 물질을 코팅하는 단계는, 상기 제2 노출 영역이 상기 몸통부에 노출되도록 상기 시드 레이어의 일부를 제거하는 단계; 상기 제2 노출 영역의 적어도 일부를 제거하여 제2 리세스부를 형성하는 단계; 및 상기 제2 리세스부에 절연 물질을 수용하여 상기 몸통부를 코팅하는 단계를 포함할 수 있다.
상기 제2 리세스부에 절연 물질을 수용하여 상기 몸통부를 코팅하는 단계는, 상기 니들 레이어의 표면을 덮도록 상기 절연 물질을 증착하는 단계; 및 상기 제2 리세스부 상의 상기 몸통부를 제외하고 상기 니들 레이어에 덮인 절연 물질을 에칭하는 단계를 포함할 수 있다.
상기 제2 리세스부를 형성하는 단계에서는, 상기 제2 리세스부의 형성에 의해 상기 제2 노출 영역과 상기 몸통부가 서로 기설정된 값 이상으로 이격될 수 있다.
이상에서 설명한 해결 수단에 의해 구성되는 본 발명에 의하면, 다음과 같은 효과가 있다.
본 발명에 따르면 기판 상(웨이퍼 레벨)에서 프로브 니들만으로 구성된 패턴을 생성하고 그 표면을 처리하고 분리하는 공정이 수행될 수 있다. 이에 따라, 웨이퍼 레벨에서 다수의 프로브 니들의 제조 공정을 완료할 수 있고, 기판 상에서 제조되는 프로브 니들을 고집적화하는 것이 가능하다. 즉, 종래 시트 평판 상에 브릿지가 필수적으로 형성되고 제거되는 방법에 비하여, 브릿지 패턴이 필수적이지 않아 비용 절감 및 생산성 증대가 가능하다.
또한, 본 발명에 따르면, 기판 상에 제조 중인 프로브 니들을 일체로 연결한 상태에서 기판을 두께 방향으로 가공하여 복수의 공간을 확보함으로써, 복합적인 표면 처리 물질(도전 물질 및 절연 물질)이 효과적으로 도포될 수 있다. 따라서, 별도로 프로브 니들을 구성하는 레이어를 분리 및 핸들링하여 도금 등 표면 처리를 실시하는 종래 기술에 비하여, 신뢰성, 비용 및 효율성 측면에서 유리한 이점이 있다.
도 1은 본 발명에 따른 프로브 니들을 제조하는 방법을 도시 순서도이다.
도 2는 도 1에 도시된 팁부에 도전 물질을 코팅하는 단계를 도시한 순서도이다.
도 3은 도 1에 도시된 몸통부에 절연 물질을 코팅하는 단계를 도시한 순서도이다.
도 4 및 도 5는 본 발명에 따른 프로브 니들을 제조하는 방법에 따른 진행 과정을 도시한 모식도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 중간에 다른 부재를 개재하여 연결되어 있는 경우와, 중간에 다른 소자를 사이에 전기적으로 연결되어 있는 경우도 포함한다. 나아가, 본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본 발명은 반도체 검사 장비인 프로브 카드(probe card)를 구성하는 부품인 프로브 니들(probe needle)을 기판 상에서 제조하는 방법에 관한 것이다. 본 발명에 의하여 제조되는 프로브 니들은 예를 들면 수직형(vertical) 프로브 니들일 수 있고, 일 방향으로 연장되는 핀 형상을 가질 수 있다. 또한, 본 발명에 따라 제조되는 프로브 니들을 이용한 피검사체는 예를 들면 비메모리 반도체일 수 있다. 본 발명에 따르면, 웨이퍼(wafer) 상에 집적되어 부착된 상태로 공정이 완료되는 WLM(Wafer Level MEMS) 니들의 제조 방법이 제공될 수 있다.
도 1은 본 발명에 따른 프로브 니들을 제조하는 방법을 도시한 순서도이다. 또한, 도 2는 도 1에 도시된 팁부에 도전 물질을 코팅하는 단계를 도시한 순서도이고, 도 3은 도 1에 도시된 몸통부에 절연 물질을 코팅하는 단계를 도시한 순서도이다. 도 4 및 도 5는 본 발명에 따른 프로브 니들을 제조하는 방법에 따른 진행 과정을 도시한 모식도이다.
도 1을 참조하면, 본 발명에 따른 프로브 니들을 제조하는 방법은 패턴 레이어(pattern layer)를 형성하는 단계(S110)와, 시드 레이어(seed layer)를 형성하는 단계(S120)와, 니들 레이어(needle layer)형성하는 단계(S130)와, 팁부에 도전 물질을 코팅하는 단계(S140)와, 몸통부에 절연 물질을 코팅하는 단계(S150)와, 니들 레이어를 분리하는 단계(S160)를 포함한다. 이러한 단계들은 기판(웨이퍼) 상에서 수행됨으로써, 피검사체의 검사를 위한 다수 개의 프로브 니들이 하나의 웨이퍼 상에서 얻어질 수 있다.
도 4를 더 참조하면, 패턴 레이어를 형성하는 단계(S110)에서는, 패턴 레이어(20)에 의해 기판(10)의 표면이 덮일 수 있다. 예를 들면, 기판(10)은 실리콘 웨이퍼일 수 있고, 패턴 레이어(20)는 질화 규소(SiN) 재질로 이루어질 수 있다.
패턴 레이어(20)는 기판(10)의 제1 노출 영역(11)과 제2 노출 영역(12)을 제외하고, 즉, 제1 노출 영역(11)과 제2 노출 영역(12)을 회피하여 기판(10)에 코팅될 수 있다. 패턴 레이어를 형성하는 단계(S110)에서, 제1 노출 영역(11)과 제2 노출 영역(12)은 패턴 레이어(20)에 의해 덮이지 않고 외부에 노출된 상태가 유지될 수 있다. 도 4를 참조하면, 제1 노출 영역(11)과 제2 노출 영역(12)은 서로 이격되고, 각각 기판(10)의 동일한 방향의 표면을 포함하는 두께를 갖는 영역일 수 있다.
시드 레이어를 형성하는 단계(S120)에서는, 패턴 레이어(20), 제1 노출 영역(11) 및 제2 노출 영역(12) 상에 시드 레이어(30)가 형성될 수 있다. 도 4에 보인 것과 같이, 기판(10)의 일 표면에 시드 레이어(30)가 증착되어, 패턴 레이어(20)의 적어도 일부와, 패턴 레이어(20)에 덮이지 않고 노출되어 있던 제1 노출 영역(11)과 제2 노출 영역(12)이 덮일 수 있다. 시드 레이어(30)는 티타늄(Ti) 및 구리(Cu) 중 적어도 하나를 포함하는 금속 또는 합금 재질로 이루어질 수 있다. 또한, 시드 레이어(30)는 공정 수행 시간 등을 고려하여 수 마이크로 미터 이하의 두께로 형성될 수 있다.
니들 레이어를 형성하는 단계(S130)에서는, 팁부(41) 및 몸통부(42)를 구비하는 니들 레이어(40)가 시드 레이어(30) 상에 형성될 수 있다. 팁부(41)는 본 발명에 의해 제조되는 프로브 니들의 단부가 되는 부분이고, 몸통부(42)는 프로브 니들의 양 단부 사이를 연결하는 몸통 부분의 적어도 일부분일 수 있다. 니들 레이어(40)는 팁부(41)와 몸통부(42)를 구비하는 프로브 니들을 복수 개 포함할 수 있다.
니들 레이어(40)의 형성 시, 니들 레이어(40)의 팁부(41)는 제1 노출 영역(11) 상에 배치되고 몸통부(42)는 제2 노출 영역(12) 상에 배치될 수 있다. 니들 레이어(40)는 시드 레이어(30) 상에 기설정된 패턴으로 형성될 수 있고, 기설정된 패턴은 예를 들면, 각각 팁부(41)와 몸통부(42)를 구비하고 일 방향으로 연장되는 수직형 프로브 니들의 배열일 수 있다. 니들 레이어(40)는 포토레지스트의 도포 및 선택적 제거를 통한 패터닝, 니들 레이어(40)를 구성하는 재료의 도금, 포토레지스트의 제거 과정 등에 의해 형성될 수 있다.
니들 레이어(40)는 단일 재질의 층 또는 복수의 층으로 구성될 수 있다. 예를 들면, 니들 레이어(40)는 NiCo + Cu + NiCo의 적층 구조를 포함하거나, PdCo + Cu + PdCo의 적층 구조를 포함할 수 있다. 또 다른 예로, 니들 레이어(40)는 Rh + Cu + PdCo + Au, 또는 Rh + Cu + NiCo + Au의 적층 구조를 포함할 수 있다. 니들 레이어(40)는 후술하는 공정을 통하여 프로브 니들의 몸체를 구성하게 되므로, 니들 레이어(40)를 적층하는 다양한 조합에 의하여 개별 프로브 니들의 탄성 및 전기전도도가 설계될 수 있다.
팁부에 도전 물질을 코팅하는 단계(S140)는 제1 노출 영역(11)의 재료를 제거함으로써 수행된다. 즉, 팁부(41)에 도전 물질(50)을 코팅하는 단계에서 기판의 제1 노출 영역(11)의 일부가 제거된다.
구체적으로, 도 2를 참조하면, 팁부에 도전 물질을 코팅하는 단계(S140)는, 시드 레이어의 일부를 제거하는 단계(S141)와, 제1 리세스부를 형성하는 단계(S142)와, 팁부를 도금하는 단계(S143)를 포함할 수 있다.
도 4를 함께 참조하면, 먼저 시드 레이어(30)의 일부를 제거하여 제1 노출 영역(11)을 팁부(41)에 노출시킬 수 있다. 즉, 시드 레이어(30)가 제거되어, 기판(10)의 제1 노출 영역(11)의 표면과 팁부(41)가 서로 마주보는 상태가 될 수 있다. 시드 레이어(30)의 일부는 포토레지스트의 패터닝 및 에칭 공정에 의해 제거될 수 있다.
제1 리세스부를 형성하는 단계(S142)에서, 제1 리세스부(11a)는 제1 노출 영역(11)의 적어도 일부가 제거됨으로써 형성될 수 있다. 도 4에 보인 것과 같이, 팁부(41)에 노출된 제1 노출 영역(11)의 표면을 에칭함으로써, 제1 노출 영역(11)의 표면에서 리세스되는 제1 리세스부(11a)가 형성될 수 있다. 제1 리세스부(11a)의 형성에 의해 제1 노출 영역(11)과 팁부(41)가 서로 기설정된 값 이상으로 이격될 수 있다. 제1 리세스부(11a)가 형성되는 깊이(기판(10)의 재료를 제거하는 깊이)는 수십 내지 수백 마이크로 미터일 수 있다.
이와 같이 형성된 제1 리세스부(11a) 공간을 활용하여 팁부를 도금하는 단계(S143)가 수행될 수 있다. 팁부의 표면을 도금하는 단계(S143)에서, 제1 리세스부(11a)에 도전 물질(50)이 수용됨으로써 제1 노출 영역(11)과 마주보는 방향의 팁부(41)의 표면에 도전 물질(50)이 공급될 수 있다. 공정의 종류에 따라, 도전 물질(50)은 분말 또는 유체 상태로, 또는 도전 물질의 성분이 용액 등에 함유된 상태로 제1 리세스부(11a)를 채워 팁부(41)에 도달될 수 있다.
몸통부에 절연 물질을 코팅하는 단계(S150)는 제2 노출 영역(12)의 재료를 제거함으로써 수행된다. 즉, 몸통부에 절연 물질을 코팅하는 단계에서 기판의 제2 노출 영역(12)의 일부가 제거된다.
구체적으로, 도 3을 참조하면, 몸통부에 절연 물질을 코팅하는 단계(S150)는, 시드 레이어의 일부를 제거하는 단계(S151)와, 제2 리세스부를 형성하는 단계(S152)와, 몸통부를 코팅하는 단계(S153)를 포함할 수 있다.
도 5를 더 참조하면, 먼저 시드 레이어(30)의 일부를 제거하여 제2 노출 영역(12)을 몸통부(42)에 노출시킬 수 있다. 즉, 시드 레이어(30)가 제거되어, 기판(10)의 제2 노출 영역(12)의 표면과 몸통부(42)가 서로 마주보는 상태가 될 수 있다. 시드 레이어(30)의 일부는 포토레지스트의 패터닝 및 에칭 공정에 의해 제거될 수 있다.
제2 리세스부를 형성하는 단계(S152)에서, 제2 리세스부(12a)는 제2 노출 영역(12)의 적어도 일부가 제거됨으로써 형성될 수 있다. 도 5에 보인 것과 같이, 몸통부(42)에 노출된 제2 노출 영역(12)의 표면을 에칭함으로써, 제2 노출 영역(12)의 표면에서 리세스되는 제2 리세스부(11a)가 형성될 수 있다. 제2 리세스부(12a)의 형성에 의해 제2 노출 영역(12)과 몸통부(42)가 서로 기설정된 값 이상으로 이격될 수 있다. 제2 리세스부(12a)가 형성되는 깊이(기판(10)의 재료를 제거하는 깊이)는 수십 내지 수백 마이크로 미터일 수 있다.
도 5에 도시된 것과 같이, 제2 리세스부(12a)의 형성을 위한 에칭 과정에서, 이미 노출되어 있던 제1 리세스부(11a)가 더 깊게 가공될 수 있다. 제1 노출 영역(11) 및 제2 노출 영역(12) 외에는 기판 표면이 외부에 노출되지 않은 상태이므로, 제1 리세스부(11a)를 형성하는 과정과 제2 리세스부(12a)를 형성하는 과정은 추가로 포토레지스트를 선택적으로 도포하지 않고도 수행될 수 있다.
제2 리세스부(12a) 공간을 활용하여 몸통부를 코팅하는 단계(S153)가 수행될 수 있다. 제2 리세스부(12a)에 절연 물질(60)을 수용하여 몸통부를 코팅하는 단계(S153)는 절연 물질을 증착하는 단계(S153a)와, 절연 물질을 에칭하는 단계(S153b)를 포함할 수 있다.
도 5에 도시된 것과 같이, 절연 물질을 증착하는 단계(S153a)에서, 니들 레이어(40)의 표면을 덮도록 절연 물질(60)이 증착될 수 있다. 예를 들면, 절연 물질(60)은 페럴린(parylene)을 포함할 수 있고, 분말 형태의 절연 물질(60)이 기화되어 니들 레이어(40)의 표면에 증착될 수 있다. 이때, 제2 리세스부(12a)를 통하여, 몸통부(42)와 제2 노출 영역(12)이 마주보는 공간에도 절연 물질(60)이 공급될 수 있다.
절연 물질을 에칭하는 단계(S153b)에서, 니들 레이어(40)의 표면에 증착된 절연 물질(60)이 선택적으로 제거될 수 있다. 포토레지스트 등을 패터닝하여 에칭함으로써, 제2 리세스부(12a) 상의 몸통부(42)를 제외하고 니들 레이어(40)에 덮인 절연 물질(60)을 제거할 수 있다.
도 2의 팁부에 도전 물질을 코팅하는 단계(S140)와, 도 3의 몸통부에 절연 물질을 코팅하는 단계(S150) 수행 후, 도 1 및 도 5에 도시한 니들 레이어를 분리하는 단계(S160)가 수행될 수 있다.
구체적으로, 시드 레이어(30)를 제거함으로써 기판(10)으로부터 니들 레이어(40)가 분리될 수 있다. 시드 레이어(30)가 제거됨으로써 기판(10)으로부터 니들 레이어(40)는 서로 분리된 복수 개의 프로브 니들(100)을 포함할 수 있다.
본 발명에 따른 프로브 니들을 제조하는 방법에 의해 제조된 프로브 니들(100)은, 팁부에 도전 물질(50)이 코팅되고, 몸통부에 절연 물질(60)이 코팅된 핀 형상을 가질 수 있다. 팁부에 도전 물질(50)이 코팅됨으로써 전기 연결 시의 접촉 저항이 감소될 수 있고, 몸통부에 절연 물질(60)이 코팅됨으로써 프로브 니들의 변형(예를 들면, 좌굴) 시 다른 부품과의 쇼트가 방지될 수 있다. 이와 함께, 니들 레이어(40)를 복수의 층으로 형성하여 결과적으로 프로브 니들(100) 몸체를 복합 재질로 구성함으로써, 탄성 및 전기 전도도 등의 설계조건에 적합한 프로브 니들(100)을 제조할 수 있다.
본 발명에 따르면, 복합적인 재질 및 복합적인 코팅 구조를 갖는 프로브 니들이 웨이퍼 상에 높은 집적도를 갖도록 배치된 상태에서 제조될 수 있다. 구체적으로, 종래 제조 방법에서 프로브 니들이 레이저 커팅을 위한 브릿지에 연결되어 멀리 이격되게 배열되는 것에 비하여, 본 발명에서는 니들 레이어에 브릿지를 구성하는 부가적인 패턴이 형성될 필요가 없다. 즉, 프로브 니들은 시드 레이어에 지지되는 상태에서 표면 처리 공정이 완료되고, 시드 레이어의 제거에 의해 서로 분리될 수 있다. 따라서, 종래의 평면형의 브릿지 형성 및 커팅 방식에 비하여, 기판 또는 상에 높은 밀도로 다수의 프로브 니들을 배치하여 공정을 진행할 수 있어, 재료 비용이 크게 절감될 수 있고, 생산 속도를 높일 수 있다. 또한, 기판을 핸들링하여 표면 처리를 실시한 후 고가의 레이저 커팅 공정을 정밀하게 실시하여야 하는 종래 기술에 비하여, 웨이퍼 레벨에서 표면 처리 및 에칭에 의한 분리가 가능하므로 공정 비용이 크게 절감될 수 있다.
더 구체적으로, 본 발명은 기판 구조물에 서로 다른 영역(제1 노출 영역(11)과 제2 노출 영역(12))을 설정하고, 그 일부를 에칭하여 입체적인 공간(제1 리세스부(11a) 및 제2 리세스부(12a))을 형성하도록 구성됨으로써, 웨이퍼 레벨에서도 도금 및 코팅이 효과적으로 구현될 수 있다. 따라서, 프로브 니들의 복합적인 재질 구조 및 표면 처리 공정에 대한 신뢰성이 확보될 수 있다. 나아가, 시드 레이어(30)의 두께를 증가시키지 않고, 제1 노출 영역(11)과 제2 노출 영역(12), 즉, 기판(10)을 에칭하여 표면 처리를 위한 입체적인 공간을 확보할 수 있어 경제적이고 신속하게 공정이 수행될 수 있다.
이상에서 설명한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
또한, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 기판
11: 제1 노출 영역
11a: 제1 리세스부
12: 제2 노출 영역
12a: 제2 리세스부
20: 패턴 레이어(pattern layer)
30: 시드 레이어(seed layer)
40: 니들 레이어(needle layer)
41: 팁부
42: 몸통부
50: 도전 물질
60: 절연 물질
100: 프로브 니들

Claims (7)

  1. 피검사체의 검사를 위한 프로프 니들을 기판 상에서 제조하는 방법에 있어서,
    상기 기판의 제1 노출 영역과 제2 노출 영역을 제외하고 상기 기판의 표면에 패턴 레이어를 형성하는 단계;
    상기 패턴 레이어, 상기 제1 노출 영역 및 상기 제2 노출 영역 상에 시드 레이어를 형성하는 단계;
    상기 시드 레이어 상에 상기 제1 노출 영역 상에 배치되는 팁부 및 상기 제2 노출 영역 상에 배치되는 몸통부를 구비하는 니들 레이어를 형성하는 단계;
    상기 제1 노출 영역의 재료를 제거하여 상기 팁부에 도전 물질을 코팅하는 단계;
    상기 제2 노출 영역의 재료를 제거하여 상기 몸통부에 절연 물질을 코팅하는 단계; 및
    상기 시드 레이어를 제거하여 상기 기판으로부터 상기 니들 레이어를 분리하는 단계를 포함하고,
    상기 팁부에 도전 물질을 코팅하는 단계는,
    상기 제1 노출 영역이 상기 팁부에 노출되도록 상기 시드 레이어의 일부를 제거하는 단계;
    상기 제1 노출 영역의 적어도 일부를 제거하여 제1 리세스부를 형성하는 단계; 및
    상기 제1 리세스부에 상기 도전 물질을 수용하여 상기 팁부를 도금하는 단계를 포함하는, 프로프 니들을 제조하는 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 리세스부를 형성하는 단계에서는, 상기 제1 리세스부의 형성에 의해 상기 제1 노출 영역과 상기 팁부가 서로 기설정된 값 이상으로 이격되는 것을 특징으로 하는, 프로브 니들을 제조하는 방법.
  4. 피검사체의 검사를 위한 프로프 니들을 기판 상에서 제조하는 방법에 있어서,
    상기 기판의 제1 노출 영역과 제2 노출 영역을 제외하고 상기 기판의 표면에 패턴 레이어를 형성하는 단계;
    상기 패턴 레이어, 상기 제1 노출 영역 및 상기 제2 노출 영역 상에 시드 레이어를 형성하는 단계;
    상기 시드 레이어 상에 상기 제1 노출 영역 상에 배치되는 팁부 및 상기 제2 노출 영역 상에 배치되는 몸통부를 구비하는 니들 레이어를 형성하는 단계;
    상기 제1 노출 영역의 재료를 제거하여 상기 팁부에 도전 물질을 코팅하는 단계;
    상기 제2 노출 영역의 재료를 제거하여 상기 몸통부에 절연 물질을 코팅하는 단계; 및
    상기 시드 레이어를 제거하여 상기 기판으로부터 상기 니들 레이어를 분리하는 단계를 포함하고,
    상기 몸통부에 절연 물질을 코팅하는 단계는,
    상기 제2 노출 영역이 상기 몸통부에 노출되도록 상기 시드 레이어의 일부를 제거하는 단계;
    상기 제2 노출 영역의 적어도 일부를 제거하여 제2 리세스부를 형성하는 단계; 및
    상기 제2 리세스부에 절연 물질을 수용하여 상기 몸통부를 코팅하는 단계를 포함하는, 프로브 니들을 제조하는 방법.
  5. 제4항에 있어서,
    상기 제2 리세스부에 절연 물질을 수용하여 상기 몸통부를 코팅하는 단계는,
    상기 니들 레이어의 표면을 덮도록 상기 절연 물질을 증착하는 단계; 및
    상기 제2 리세스부 상의 상기 몸통부를 제외하고 상기 니들 레이어에 덮인 절연 물질을 에칭하는 단계를 포함하는, 프로브 니들을 제조하는 방법.
  6. 제4항에 있어서,
    상기 제2 리세스부를 형성하는 단계에서는, 상기 제2 리세스부의 형성에 의해 상기 제2 노출 영역과 상기 몸통부가 서로 기설정된 값 이상으로 이격되는 것을 특징으로 하는, 프로브 니들을 제조하는 방법.
  7. 제1항, 제3항 내지 제6항 중 어느 한 항에 기재된 프로브 니들을 제조하는 방법에 의해 제조되는 프로브 니들.
KR1020200059706A 2020-05-19 2020-05-19 프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들 KR102267328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200059706A KR102267328B1 (ko) 2020-05-19 2020-05-19 프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059706A KR102267328B1 (ko) 2020-05-19 2020-05-19 프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들

Publications (1)

Publication Number Publication Date
KR102267328B1 true KR102267328B1 (ko) 2021-06-22

Family

ID=76600399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059706A KR102267328B1 (ko) 2020-05-19 2020-05-19 프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들

Country Status (1)

Country Link
KR (1) KR102267328B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105374A (ko) * 2007-05-30 2008-12-04 (주)엠투엔 프로브 팁의 제조 방법
KR20090100036A (ko) * 2008-03-19 2009-09-23 윌테크놀러지(주) 프로브 기판과 프로브 기판의 제조 방법
KR20100048673A (ko) * 2008-10-31 2010-05-11 티에스씨멤시스(주) 프로브 구조물 및 프로브 구조물 제조 방법
KR20120008158A (ko) * 2010-07-16 2012-01-30 성균관대학교산학협력단 프로브 유닛 및 이를 제조하는 방법
KR20120079488A (ko) * 2010-07-30 2012-07-13 티에스씨멤시스(주) 전기 접촉 소자 및 이의 제조 방법
KR20120086137A (ko) * 2011-01-25 2012-08-02 구철환 탐침 구조체 및 그 제조 방법
KR20170017151A (ko) * 2015-08-05 2017-02-15 (주)엠투엔 프로브 핀 및 그의 제조 방법
KR20170105031A (ko) 2014-12-30 2017-09-18 테크노프로브 에스.피.에이. 검사 헤드용 접촉 프로브의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105374A (ko) * 2007-05-30 2008-12-04 (주)엠투엔 프로브 팁의 제조 방법
KR20090100036A (ko) * 2008-03-19 2009-09-23 윌테크놀러지(주) 프로브 기판과 프로브 기판의 제조 방법
KR20100048673A (ko) * 2008-10-31 2010-05-11 티에스씨멤시스(주) 프로브 구조물 및 프로브 구조물 제조 방법
KR20120008158A (ko) * 2010-07-16 2012-01-30 성균관대학교산학협력단 프로브 유닛 및 이를 제조하는 방법
KR20120079488A (ko) * 2010-07-30 2012-07-13 티에스씨멤시스(주) 전기 접촉 소자 및 이의 제조 방법
KR20120086137A (ko) * 2011-01-25 2012-08-02 구철환 탐침 구조체 및 그 제조 방법
KR20170105031A (ko) 2014-12-30 2017-09-18 테크노프로브 에스.피.에이. 검사 헤드용 접촉 프로브의 제조 방법
KR20170017151A (ko) * 2015-08-05 2017-02-15 (주)엠투엔 프로브 핀 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US6289583B1 (en) Method for making cards with multiple contact tips for testing semiconductor chips
JP4709850B2 (ja) 電気的接続デバイス及びこれの製造方法
US9170274B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
KR20170017151A (ko) 프로브 핀 및 그의 제조 방법
KR101638228B1 (ko) 파인 피치에 대응되는 프로브 핀의 제조 방법
JP6646943B2 (ja) Ｍｉｄ回路担持体の製造方法およびｍｉｄ回路担持体
KR102267328B1 (ko) 프로브 니들을 제조하는 방법 및 이에 의해 제조되는 프로브 니들
US11800602B1 (en) Multilayered metal nanowire array
KR20090076914A (ko) 웨이퍼 비아 형성
KR101519222B1 (ko) 프로브의 제조방법
US7670874B2 (en) Plated pillar package formation
KR102411960B1 (ko) 유연한 기판의 3차원 구조물 기반의 신경전극 및 이의 제조 방법
JP6561635B2 (ja) 貫通電極基板及びその製造方法
US8981237B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
DE102016115336A1 (de) Verfahren zum verarbeiten eines trägers und verfahren zum übertragen einer graphenschicht
JP2017098402A (ja) 貫通電極基板及びその製造方法
JP2016536567A (ja) 接着剤を用いて金属薄板を積層した半導体検査パッド及び製造方法
JP2018195661A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
EP2943988B1 (de) Verfahren und vorrichtung zum herstellen eines multilagenelektrodensystems
KR20100023805A (ko) 전도성 비아 형성
CN115072655B (zh) 一种生物兼容微螺线管的晶圆级制备方法
KR20090100168A (ko) 접속소자의 제조방법
US9812416B2 (en) Semiconductor arrangement and formation thereof
CN108140618B (zh) 配线构造体及配线构造体的制造方法
DE102009030958B4 (de) Halbleiteranordnung mit einem Verbindungselement und Verfahren zur Herstellung einer solchen

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant