KR102252718B1 - 고주파 모듈 - Google Patents

고주파 모듈 Download PDF

Info

Publication number
KR102252718B1
KR102252718B1 KR1020207014388A KR20207014388A KR102252718B1 KR 102252718 B1 KR102252718 B1 KR 102252718B1 KR 1020207014388 A KR1020207014388 A KR 1020207014388A KR 20207014388 A KR20207014388 A KR 20207014388A KR 102252718 B1 KR102252718 B1 KR 102252718B1
Authority
KR
South Korea
Prior art keywords
external terminal
terminal
land electrode
distance
power amplifier
Prior art date
Application number
KR1020207014388A
Other languages
English (en)
Other versions
KR20200076704A (ko
Inventor
유스케 이노
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20200076704A publication Critical patent/KR20200076704A/ko
Application granted granted Critical
Publication of KR102252718B1 publication Critical patent/KR102252718B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)

Abstract

고주파 모듈(1)은 전력 증폭기(10)와 전력 증폭기(10)가 실장되는 기판(20)을 구비한다. 전력 증폭기(10)는 실장면(10a)에 형성된 제 1 외부 단자(11) 및 제 2 외부 단자(12a)를 갖고 있다. 기판(20)은 한쪽 주면(20a)에 형성된 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)을 갖고 있다. 제 1 외부 단자(11)는 제 1 랜드 전극(21)과 접속되며, 제 2 외부 단자(12a)는 제 2 랜드 전극(22a)과 접속된다. 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)는, 실장면(10a)으로부터 제 2 외부 단자(12a)의 접속면(f12)까지의 거리(p2)보다 짧으며, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)는, 제 2 랜드 전극(22a)의 접속면(f22)으로부터 한쪽 주면(20a)까지의 거리(p2a)보다 길다.

Description

고주파 모듈
본 발명은 전력 증폭기가 기판에 실장된 고주파 모듈에 관한 것이다.
종래, 기판과, 기판에 실장된 전력 증폭기를 구비하는 고주파 모듈이 알려져 있다. 이 전력 증폭기의 일례로서, 특허문헌 1에는 단면적이 다른 복수의 외부 단자(필러)를 갖는 전력 증폭기가 개시되어 있다. 또한, 특허문헌 1에는 외부 단자를 도금으로 형성할 경우, 단면적이 클수록 외부 단자의 높이가 높아지는 것이 개시되어 있다.
일본 특허공개 2014-132635호 공보
예를 들면, 특허문헌 1에 나타내어지는 바와 같은 전력 증폭기의 일부로서, 증폭 소자가 사용되는 경우가 있다. 증폭 소자에는 증폭 작용에 의해 큰 전류가 흐르므로, 증폭 소자의 특정의 외부 단자(예를 들면 드레인측의 단자, 소스측의 단자) 부근에 열이 발생하기 쉬워진다. 그 해결책으로서, 열이 발생하기 쉬운 개소의 외부 단자의 단면적을 크게 하여 방열성을 높이는 것이 생각된다. 그러나, 열이 발생하기 쉬운 개소의 외부 단자의 단면적을 다른 외부 단자(예를 들면 게이트측의 단자)의 단면적보다 크게 하면, 도금 성장에 의해 외부 단자를 형성할 경우에 열이 발생하기 쉬운 개소의 외부 단자의 높이가 다른 외부 단자보다 높아져버릴 경우가 있다.
이와 같이, 전력 증폭기에 있어서 외부 단자의 높이가 다르게 형성되면, 전력 증폭기를 기판에 실장할 경우에, 높이가 낮은 외부 단자와 기판의 랜드 전극의 접속이 충분히 행해지지 않아 실장 불량이 발생하는 경우가 있다.
그래서, 본 발명은 이와 같은 문제점을 감안하여 이루어진 것으로서, 실장 불량의 발생을 억제할 수 있는 고주파 모듈을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 일형태에 따른 고주파 모듈은, 전력 증폭기와 전력 증폭기가 실장되는 기판을 구비하는 고주파 모듈로서, 전력 증폭기는 실장면과 실장면에 형성된 제 1 외부 단자 및 제 2 외부 단자를 갖고, 기판은 한쪽 주면과 한쪽 주면에 형성된 제 1 랜드 전극 및 제 2 랜드 전극을 갖고, 제 1 외부 단자는 제 1 랜드 전극과 접속되며, 제 2 외부 단자는 제 2 랜드 전극과 접속되고, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 2 외부 단자의 접속면까지의 거리보다 짧고, 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리가 제 2 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리보다 길다.
이와 같이, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 2 외부 단자의 접속면까지의 거리보다 짧을 경우여도, 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리를, 제 2 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리보다 길게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있어, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 일형태에 따른 고주파 모듈은 전력 증폭기와 전력 증폭기가 실장되는 기판을 구비하는 고주파 모듈로서, 전력 증폭기는 실장면과 실장면에 형성된 제 1 외부 단자 및 제 2 외부 단자를 갖고, 기판은 한쪽 주면과 한쪽 주면에 형성된 제 1 랜드 전극 및 제 2 랜드 전극을 갖고, 제 1 외부 단자는 제 1 랜드 전극과 접속되고, 제 2 외부 단자는 제 2 랜드 전극과 접속되고, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 2 외부 단자의 접속면까지의 거리보다 짧고, 기판의 다른쪽 주면으로부터 제 1 랜드 전극의 접속면까지의 거리가, 다른쪽 주면으로부터 제 2 랜드 전극의 접속면까지의 거리보다 길다.
이와 같이, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 2 외부 단자의 접속면까지의 거리보다 짧을 경우여도, 기판의 다른쪽 주면으로부터 제 1 랜드 전극의 접속면까지의 거리를, 상기 다른쪽 주면으로부터 제 2 랜드 전극의 접속면까지의 거리보다 길게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있어, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.
또한, 전력 증폭기를 실장면에 수직인 방향으로부터 보았을 경우에, 제 2 외부 단자의 면적은 제 1 외부 단자의 면적보다 커도 좋다.
이것에 의하면, 증폭 소자의 열 발생원에 가까운 제 2 외부 단자로부터의 열의 방열성을 높일 수 있어, 전력 증폭기의 열에 대한 신뢰성을 향상시킬 수 있다.
또한, 전력 증폭기를 실장면에 수직인 방향으로부터 보았을 경우에, 제 2 외부 단자는 장방형상이며, 제 1 외부 단자는 원형상이어도 좋다.
이것에 의해, 심플한 형상으로 전력 증폭기의 방열성을 높이며, 또한, 전력 증폭기를 면적 절약화하는 것이 가능해진다.
또한, 전력 증폭기를 실장면에 수직인 방향으로부터 보았을 경우에, 제 2 외부 단자의 장변 치수는 제 1 외부 단자의 직경 치수보다 크고, 제 2 외부 단자의 단변 치수는 제 1 외부 단자의 직경 치수와 동일해도 좋다.
이와 같이, 제 2 외부 단자의 장변 치수를 제 1 외부 단자의 직경 치수보다 크게 함으로써 전력 증폭기의 방열성을 높일 수 있다. 또한, 제 2 외부 단자의 단변 치수를 제 1 외부 단자의 직경 치수와 동일하게 함으로써 전력 증폭기를 면적 절약화할 수 있다.
또한, 제 1 외부 단자 및 제 2 외부 단자는 도금 성장 전극이며, 동일 금속 재료를 포함하고 있어도 좋다.
제 1 외부 단자 및 제 2 외부 단자가 도금 성장에 의해 실장면으로부터 돌출되는 거리가 다르도록 형성되었을 경우여도, 돌출되는 거리의 차를 해소하도록 제 1 랜드 전극 및 제 2 랜드 전극이 형성되어 있기 때문에, 실장 불량의 발생을 억제할 수 있다.
또한, 기판을 상기 한쪽 주면에 수직인 방향으로부터 보았을 경우에, 제 2 랜드 전극의 면적은 제 1 랜드 전극의 면적보다 커도 좋다.
이것에 의하면, 기판의 제 2 랜드 전극의 수열성을 높일 수 있고, 전력 증폭기의 열에 대한 신뢰성을 향상시킬 수 있다.
또한, 기판을 상기 한쪽 주면에 수직인 방향으로부터 보았을 경우에, 제 2 랜드 전극은 장방형상이며, 제 1 랜드 전극은 원형상이어도 좋다.
이것에 의해, 심플한 형상으로 전력 증폭기의 방열성을 높이고, 또한, 전력 증폭기를 면적 절약화하는 것이 가능해진다.
또한, 제 1 랜드 전극 및 제 2 랜드 전극의 각각은 1층 이상의 전극을 포함하고, 제 1 랜드 전극은 제 2 랜드 전극보다 층수가 많아도 좋다.
이것에 의하면, 제 1 랜드 전극을 제 2 랜드 전극보다 높게 할 수 있다. 그 때문에, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있어 실장 불량의 발생을 억제할 수 있다.
또한, 기판은 자외선 경화 재료 또는 광경화 재료에 의해 형성되어 있어도 좋다.
이것에 의하면, 제 1 랜드 전극 및 제 2 랜드 전극을 고정밀도로 형성할 수 있다. 그 때문에, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 정밀도 좋게 작게 할 수 있어, 실장 불량의 발생을 억제할 수 있다.
또한, 전력 증폭기는 1 이상의 증폭 소자를 포함하고, 증폭 소자는 고주파 신호가 입력되는 입력 단자와, 고주파 신호가 출력되는 출력 단자와, 제 1 단자와, 제 2 단자를 갖고, 증폭 소자는 입력 단자에 입력된 고주파 신호를 증폭하여 증폭한 고주파 신호를 출력 단자에 출력하고, 또한, 제 1 단자 및 제 2 단자간을 흐르는 전류를, 증폭 소자에 인가되는 바이어스 전압에 의해 제어하고, 1 이상의 증폭 소자가 갖는 1 이상의 입력 단자 중 적어도 1개는, 전력 증폭기 내의 배선을 통해 제 1 외부 단자에 접속되고, 제 1 단자 및 제 2 단자의 각각은 전력 증폭기 내의 배선을 통해서 복수의 제 2 외부 단자의 각각에 접속된다.
이와 같이, 바이어스 전압이 인가되는 제 1 단자 및 제 2 단자의 각각이 복수의 제 2 외부 단자의 각각에 접속되어 있는 전력 증폭기에서는, 제 1 단자 및 제 2 단자의 부근에서 발생하는 열을 방열하기 쉽게 하기 위해서, 예를 들면, 복수의 제 2 외부 단자의 단면적을 크게 하는 경우가 있다. 그 때문에, 예를 들면 도금 성장에 의해 복수의 제 2 외부 단자를 형성할 경우에, 실장면을 기준으로 하는 제 2 외부 단자의 길이가 길고, 제 1 외부 단자의 길이가 짧아져버릴 경우가 있다. 그것에 대해 본 발명에서는, 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리를, 제 2 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리보다 길게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있다. 이것에 의해, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.
또한, 증폭 소자는 전계 효과 트랜지스터이고, 입력 단자는 전계 효과 트랜지스터의 게이트측의 단자이고, 제 1 단자는 전계 효과 트랜지스터의 드레인측의 단자이며, 제 2 단자는 전계 효과 트랜지스터의 소스측의 단자여도 좋다.
이것에 의하면, 실장 불량의 발생을 억제하면서, 전계 효과 트랜지스터에 의해 발생하는 열의 방열성을 높일 수 있다.
또한, 증폭 소자는 바이폴라 트랜지스터이며, 입력 단자는 바이폴라 트랜지스터의 베이스측의 단자이고, 제 1 단자는 바이폴라 트랜지스터의 콜렉터측의 단자이며, 제 2 단자는 바이폴라 트랜지스터의 이미터측의 단자여도 좋다.
이것에 의하면, 실장 불량의 발생을 억제하면서, 바이폴라 트랜지스터에 의해 발생하는 열의 방열성을 높일 수 있다.
또한, 전력 증폭기는 기판과 대향하는 실장면에 형성된 적어도 1개의 제 3 외부 단자를 더 갖고, 1 이상의 증폭 소자가 갖는 1 이상의 출력 단자 중 적어도 1개는, 전력 증폭기 내의 배선을 통해 제 3 외부 단자에 접속되고, 기판은 기판의 한쪽 주면측에 형성된 적어도 1개의 제 3 랜드 전극을 더 갖고, 제 3 외부 단자는 제 3 랜드 전극과 접속되며, 실장면으로부터 제 3 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리보다 길고, 제 3 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리가 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리보다 짧아도 좋다.
이와 같이, 실장면으로부터 제 3 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리보다 길 경우여도, 제 3 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리를, 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리보다 짧게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 3 외부 단자 및 제 3 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있다. 이것에 의해, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.
또한, 전력 증폭기는 기판과 대향하는 실장면에 형성된 적어도 1개의 제 3 외부 단자를 더 갖고, 1 이상의 증폭 소자가 갖는 1 이상의 출력 단자 중 적어도 1개는, 전력 증폭기 내의 배선을 통해 제 3 외부 단자에 접속되고, 기판은 기판의 한쪽 주면측에 형성된 적어도 1개의 제 3 랜드 전극을 더 갖고, 제 3 외부 단자는 제 3 랜드 전극과 접속되며, 실장면으로부터 제 3 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리보다 길고, 기판의 다른쪽 주면으로부터 제 3 랜드 전극의 접속면까지의 거리는, 다른쪽 주면으로부터 제 1 랜드 전극의 접속면까지의 거리보다 짧아도 좋다.
이와 같이, 실장면으로부터 제 3 외부 단자의 접속면까지의 거리가 실장면으로부터 제 1 외부 단자의 접속면까지의 거리보다 길 경우여도, 기판의 다른쪽 주면으로부터 제 3 랜드 전극의 접속면까지의 거리를, 기판의 다른쪽 주면으로부터 제 1 랜드 전극의 접속면까지의 거리보다 짧게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 3 외부 단자 및 제 3 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있다. 이것에 의해, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.
또한, 기판의 제 2 랜드 전극의 외주를 따라 홈 형상의 패임부가 형성되어 있어도 좋다.
이것에 의하면, 실장시에 있어서의 여분의 접합재를 상기 패임부에 모을 수 있어, 제 2 외부 단자와 제 2 랜드 전극을 접속하는 접합재가 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.
또한, 기판의 제 1 랜드 전극의 외주를 따라 홈 형상의 패임부가 형성되어 있어도 좋다.
이것에 의하면, 실장시에 있어서의 여분의 접합재를 상기 패임부에 모을 수 있어, 제 1 외부 단자와 제 1 랜드 전극을 접속하는 접합재가 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.
본 발명의 고주파 모듈은 실장 불량의 발생을 억제할 수 있다.
도 1은 실시형태 1에 따른 고주파 모듈의 전력 증폭기와 기판을 분해한 사시도이다.
도 2는 실시형태 1에 따른 고주파 모듈의 전력 증폭기에 포함되는 증폭 소자 및 외부 단자를 나타내는 회로도이다.
도 3a는 실시형태 1에 따른 고주파 모듈의 전력 증폭기를 실장면에 수직인 방향으로부터 보았을 경우의 도면이다.
도 3b는 실시형태 1에 따른 고주파 모듈의 기판을 한쪽 주면에 수직인 방향으로부터 보았을 경우의 도면이다.
도 4는 실시형태 1에 따른 고주파 모듈을 도 1에 나타내는 IV-IV선으로 절단했을 경우의 단면도이고, 도 4의 (a)는 전력 증폭기가 기판에 실장되기 전의 상태를 나타내는 도면, 도 4의 (b)는 전력 증폭기가 기판에 실장된 상태를 나타내는 도면이다.
도 5는 실시형태 1에 따른 고주파 모듈로서, 전력 증폭기가 기판에 실장된 상태의 다른 일례를 나타내는 도면이다.
도 6은 실시형태 1에 따른 고주파 모듈에 있어서, 전력 증폭기의 외부 단자의 제조 방법을 나타내는 도면이다.
도 7은 실시형태 1에 따른 고주파 모듈에 있어서, 기판의 랜드 전극의 제조 방법을 나타내는 도면이다.
도 8은 실시형태 1의 변형예에 따른 고주파 모듈의 단면도이다.
도 9는 실시형태 2에 따른 고주파 모듈의 단면도이다.
도 10은 실시형태 2의 변형예에 따른 고주파 모듈의 단면도이다.
도 11은 실시형태 3에 따른 고주파 모듈의 전력 증폭기에 포함되는 증폭 회로 및 외부 단자를 나타내는 회로도이다.
이하, 본 발명의 실시형태에 따른 고주파 모듈에 대해서, 도면을 이용하여 상세하게 설명한다. 또, 이하에서 설명하는 실시형태는 어느 것이나 본 발명의 바람직한 일 구체예를 나타내는 것이다. 이하의 실시형태에서 나타내어지는 수치, 형상, 재료, 구성 요소, 구성 요소의 배치 위치 및 접속 형태, 스텝, 스텝의 순서 등은 일례이며, 본 발명을 한정하는 주지는 아니다. 또한, 이하의 실시형태에 있어서의 구성 요소 중, 본 발명의 최상위 개념을 나타내는 독립 청구항에 기재되어 있지 않은 구성 요소에 대해서는, 보다 바람직한 형태를 구성하는 임의의 구성 요소로서 설명된다.
(실시형태 1)
[1-1. 고주파 모듈의 구성]
도 1∼도 5를 참조하면서, 본 실시형태에 따른 고주파 모듈의 구성에 대하여 설명한다.
도 1은 실시형태 1에 따른 고주파 모듈(1)의 전력 증폭기(10)와 기판(20)을 분해한 사시도이다. 고주파 모듈(1)은 증폭 소자(14)를 포함하는 전력 증폭기(10)와, 전력 증폭기(10)가 실장되는 기판(20)을 구비한다. 전력 증폭기(10)와 기판(20)은, 예를 들면 땜납 등의 접합재로 접속된다.
기판(20)은 한쪽 주면(20a) 및 한쪽 주면(20a)과 반대측인 다른쪽 주면 (20b)을 갖고 있다. 기판(20)의 한쪽 주면(20a)에는 제 1 랜드 전극(21), 복수의 제 2 랜드 전극(22a, 22b) 및 제 3 랜드 전극(23)이 형성되어 있다. 기판(20)은 자외선 경화 재료 또는 광경화 재료를 포함하고, 포토리소그래피법 등의 반도체 프로세스로 형성된다.
전력 증폭기(10)는 직육면체 형상이며, 증폭 소자(14) 및 복수의 외부 단자를 갖고 있다. 도 1에서는, 복수의 외부 단자로서 제 1 외부 단자(11), 복수의 제 2 외부 단자(12a, 12b) 및 제 3 외부 단자(13)가 나타내어져 있다. 후술하는 도 2에 나타내는 바와 같이, 제 1 외부 단자(11)는 증폭 소자(14)의 입력 단자(15)에 접속되는 단자이다. 제 2 외부 단자(12a)는 증폭 소자(14)의 제 1 단자(16)(예를 들면 드레인측의 단자)에 접속되는 단자이다. 제 2 외부 단자(12b)는, 증폭 소자(14)의 제 2 단자(17)(예를 들면 소스측의 단자)에 접속되는 단자이다. 제 3 외부 단자(13)는 증폭 소자(14)의 출력 단자(18)에 접속되는 단자이다.
이들 외부 단자는 도금 성장 전극이고, 동일 금속 재료를 포함한다. 제 1 외부 단자(11), 제 2 외부 단자(12a, 12b) 및 제 3 외부 단자(13)의 각각은, 전력 증폭기(10)의 실장면(10a)에 형성되어 있다. 실장면(10a)이란, 전력 증폭기(10)를 기판(20)에 실장했을 때에 기판(20)의 한쪽 주면(20a)과 대향하는 면이다.
고주파 모듈(1)에서는, 제 1 외부 단자(11)가 제 1 랜드 전극(21)에 접속되고, 제 2 외부 단자(12a)가 제 2 랜드 전극(22a)에 접속되고, 제 2 외부 단자(12b)가 제 2 랜드 전극(22b)에 접속되며, 제 3 외부 단자(13)가 제 3 랜드 전극(23)에 접속된다.
도 2는 전력 증폭기(10)에 포함되는 증폭 소자(14) 및 외부 단자를 나타내는 회로도이다. 실제의 전력 증폭기(10)에는 복수의 증폭 소자, 복수의 필터 소자, 스위치 회로 및 제어 회로 등이 포함되지만, 본 실시형태에서는 전력 증폭기(10) 중에 1개의 증폭 소자(14)가 형성되어 있는 예에 대하여 설명한다.
증폭 소자(14)는 입력 단자(15), 출력 단자(18), 제 1 단자(16) 및 제 2 단자(17)를 갖고 있다. 증폭 소자(14)는 입력 단자(15)에 입력되는 고주파 신호를 증폭해서 출력 단자(18)에 출력한다. 또한, 증폭 소자(14)는 증폭 소자(14)에 인가되는 바이어스 전압에 의해 제 1 단자(16) 및 제 2 단자(17)간을 흐르는 전류가 제어된다.
증폭 소자(14)는, 예를 들면 전계 효과 트랜지스터이다. 입력 단자(15)는 전계 효과 트랜지스터의 게이트측의 단자이며, 제 1 단자(16)는 전계 효과 트랜지스터의 드레인측의 단자이며, 제 2 단자(17)는 전계 효과 트랜지스터의 소스측의 단자이다. 또, 증폭 소자(14)는 바이폴라 트랜지스터여도 좋다. 그 경우, 입력 단자(15)는 바이폴라 트랜지스터의 베이스측의 단자이고, 제 1 단자(16)는 바이폴라 트랜지스터의 콜렉터측의 단자이며, 제 2 단자(17)는 바이폴라 트랜지스터의 이미터측의 단자이다.
증폭 소자(14)의 입력 단자(15)는 배선(L)을 통해 제 1 외부 단자(11)에 접속된다. 제 1 단자(16) 및 제 2 단자(17)의 각각은, 배선(L)을 통해 제 2 외부 단자(12a, 12b)의 각각에 접속된다. 출력 단자(18)는 배선(L)을 통해 제 3 외부 단자(13)에 접속된다. 각 배선(L)은 전력 증폭기(10) 내에 형성되어 있는 금속 배선이다.
증폭 소자(14)의 제 1 단자(16) 및 제 2 단자(17)에는 증폭 소자(14)의 증폭 작용에 의해 큰 전류가 흐르므로, 제 1 단자(16) 및 제 2 단자(17)의 부근에 열이 발생하기 쉽다. 그 때문에, 제 1 단자(16), 제 2 단자(17)의 각각에 접속되는 제 2 외부 단자(12a, 12b)는, 입력 단자(15)에 접속되는 제 1 외부 단자(11)에 비하여 방열성을 높게 하는 편이 좋다. 또한, 증폭 소자(14)의 출력 단자(18)에는 전력 증폭된 신호가 출력되므로, 출력 단자(18)의 부근에 열이 발생하기 쉽다. 그 때문에, 출력 단자(18)에 접속되는 제 3 외부 단자(13)는, 입력 단자(15)에 접속되는 제 1 외부 단자(11)에 비하여 방열성을 높게 하는 편이 좋다.
도 3a는 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우의 도면이다.
도 3a에 나타내는 바와 같이, 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우, 제 2 외부 단자(12a, 12b), 제 3 외부 단자(13)의 각각의 면적은 제 1 외부 단자(11)의 면적보다 크다. 예를 들면, 제 2 외부 단자(12a, 12b), 제 3 외부 단자(13)의 각각의 면적은 제 1 외부 단자(11)의 면적의 1.5배 이상 3배 이하이다.
또한, 마찬가지로 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우, 제 1 외부 단자(11)는 원형상이고, 제 2 외부 단자(12a, 12b)의 각각은 장방형상이고, 제 3 외부 단자(13)는 타원형상 또는 장방형상이다. 예를 들면, 제 2 외부 단자(12a)의 장변 치수는 제 1 외부 단자(11)의 직경 치수보다 크고, 제 2 외부 단자(12a)의 단변 치수는 제 1 외부 단자(11)의 직경 치수와 동일하다. 예를 들면, 제 1 외부 단자(11)의 직경은 75㎛이고, 제 2 외부 단자(12a)의 단변은 75㎛이며 장변은 150㎛이다.
이와 같이, 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우에, 제 2 외부 단자(12a, 12b) 또는 제 3 외부 단자(13)의 각각의 면적을 제 1 외부 단자(11)의 면적보다 크게 함으로써, 전력 증폭기(10)에서 발생한 열의 방열성을 높일 수 있다.
또, 방열성의 관점으로부터 하면, 모든 외부 단자의 면적을 크게 하는 편이 좋지만, 모든 외부 단자의 면적을 크게 하면 전력 증폭기(10)의 면적이 커져 버린다. 그래서, 본 실시형태에서는 열 발생원에 가까운 제 1 단자(16), 제 2 단자(17) 및 출력 단자(18)에 접속되는 각 외부 단자의 면적을, 입력 단자(15)에 접속되는 외부 단자의 면적보다 크게 하고 있다.
또한, 마찬가지로 방열성의 관점으로부터, 제 2 외부 단자(12a, 12b)에 접속되는 제 2 랜드 전극(22a, 22b), 및, 제 3 외부 단자(13)에 접속되는 제 3 랜드 전극(23)은, 제 1 외부 단자(11)에 접속되는 제 1 랜드 전극(21)에 비하여 수열성을 높게 하는 편이 좋다.
도 3b는 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우의 도면이다.
도 3b에 나타내는 바와 같이, 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우, 제 2 랜드 전극(22a, 22b) 및 제 3 랜드 전극(23)의 각각의 면적은 제 1 랜드 전극(21)의 면적보다 크다. 예를 들면, 제 2 랜드 전극(22a, 22b), 제 3 랜드 전극(23)의 각각의 면적은 제 1 랜드 전극(21)의 면적의 1.5배 이상 3배 이하이다.
또한, 마찬가지로 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우, 제 1 랜드 전극(21)은 원형상이고, 제 2 랜드 전극(22a, 22b)의 각각은 장방형상이며, 제 3 랜드 전극(23)은 타원형상 또는 장방형상이다. 예를 들면, 제 2 랜드 전극(22a)의 장변 치수는 제 1 랜드 전극(21)의 직경 치수보다 크고, 제 2 랜드 전극(22a)의 단변 치수는 제 1 랜드 전극(21)의 직경 치수와 동일하다. 예를 들면, 제 1 랜드 전극(21)의 직경은 90㎛이며, 제 2 랜드 전극(22a)의 단변은 90㎛이며 장변은 180㎛이다.
이와 같이, 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우에, 제 2 랜드 전극(22a, 22b) 또는 제 3 랜드 전극(23)의 각각의 면적을 제 1 랜드 전극(21)의 면적보다 크게 함으로써, 전력 증폭기(10)에서 발생한 열에 대한 수열성을 높일 수 있다.
도 4는 고주파 모듈(1)을 도 1에 나타내는 IV-IV선으로 절단했을 경우의 단면도이다. 도 4의 (a)는 전력 증폭기(10)가 기판(20)에 실장되기 전의 상태를 나타내는 도면이고, 도 4의 (b)는 전력 증폭기(10)가 기판(20)에 실장된 상태를 나타내는 도면이다.
또 여기에서는, 복수의 외부 단자 중 제 1 외부 단자(11) 및 제 2 외부 단자(12a)에 착안해서 설명한다. 또한, 복수의 랜드 전극 중, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)에 착안해서 설명한다. 제 2 외부 단자(12b)는 제 2 외부 단자(12a)와 동일 구성이며, 제 2 랜드 전극(22b)은 제 2 랜드 전극(22a)과 동일 구성이므로 각각의 설명을 생략한다. 제 3 외부 단자(13) 및 제 3 랜드 전극(23)에 대해서는 후술한다.
도 4의 (a)에 나타내는 바와 같이, 제 1 외부 단자(11) 및 제 2 외부 단자(12a)는, 실장면(10a)으로부터 기판(20)측을 향해 돌출되어 있다. 제 1 외부 단자(11)의 돌출된 선단에는 평면 형상의 접속면(f11)이 형성되고, 제 2 외부 단자(12a)의 돌출된 선단에는 평면 형상의 접속면(f12)이 형성되어 있다. 접속면(f11, f12)은 전력 증폭기(10)가 기판(20)에 실장될 때에, 기판(20)의 랜드 전극에 접속되는 면이다.
실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)는, 실장면(10a)으로부터 제 2 외부 단자(12a)의 접속면(f12)까지의 거리(p2)보다 짧게 되어 있다. 이 거리(p1, p2)의 차이는, 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우의 외부 단자의 면적이 관계되어 있고, 예를 들면 외부 단자의 면적이 클수록 상기 거리가 길어진다. 본 실시형태에서는, 제 2 외부 단자(12a)보다 제 1 외부 단자(11)의 쪽이 실장면(10a)에 수직인 방향으로부터 보았을 경우의 면적이 작으므로, 거리(p1)<거리(p2)로 되어 있다. 거리(p1, p2)의 차는, 예를 들면 2㎛ 이상 4㎛ 이하이다.
이와 같이, 전력 증폭기(10)의 제 1 외부 단자(11) 및 제 2 외부 단자(12a)의 높이가 다르기 때문에, 이 상태에서 전력 증폭기(10)를 실장하면 실장 불량이 발생하기 쉽다. 그 때문에 본 실시형태에서는, 기판(20)을 이하에 나타내는 특징적인 구조로 하고 있다.
도 4의 (a)에 나타내는 바와 같이, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)은 실장면(10a)과 대향하는 평면 형상의 접속면(f21, f22)을 각각 갖고 있다. 접속면(f21, f22)은 전력 증폭기(10)가 기판(20)에 실장될 때에, 전력 증폭기(10)의 외부 단자에 접속되는 면이다. 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)은 도금 등에 의해 형성되고, 전극의 두께만큼 한쪽 주면(20a)으로부터 전력 증폭기(10)측을 향해서 돌출되어 있다. 본 실시형태에서는, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)가, 제 2 랜드 전극(22a)의 접속면(f22)으로부터 한쪽 주면(20a)까지의 거리(p2a)보다 길게 되어 있다(거리(p1a)>거리(p2a)). 바꿔 말하면, 기판(20)의 다른쪽 주면(20b)으로부터 제 1 랜드 전극(21)의 접속면(f21)까지의 거리(h1)는, 다른쪽 주면(20b)으로부터 제 2 랜드 전극(22a)의 접속면(f22)까지의 거리(h2)보다 길다(거리(h1)>거리(h2)). 거리(h1, h2)의 차는, 예를 들면 2㎛ 이상 4㎛ 이하이다. 즉, 소정의 면을 기준으로 했을 경우에, 제 1 랜드 전극(21)의 높이는 제 2 랜드 전극 (22)의 높이보다 높게 되어 있다. 또한, 접속면(f21)이 접속면(f22)보다 실장면(10a)의 가까이에 위치하고 있다.
도 4의 (b)에 나타내는 바와 같이, 제 1 외부 단자(11)는 제 1 랜드 전극(21)에 접속되고, 제 2 외부 단자(12a)는 제 2 랜드 전극(22a)에 접속된다. 구체적으로는, 제 1 외부 단자(11)의 접속면(f11)은 제 1 랜드 전극(21)의 접속면(f21)에 접합재(30)를 사용해서 접속되고, 제 2 외부 단자(12a)의 접속면(f12)은 제 2 랜드 전극(22a)의 접속면(f22)에 접합재(30)를 사용해서 접속된다.
이와 같이, 본 실시형태의 고주파 모듈(1)은 전력 증폭기(10)와 전력 증폭기(10)가 실장되는 기판(20)을 구비한다. 전력 증폭기(10)는 실장면(10a)과 실장면(10a)에 형성된 제 1 외부 단자(11) 및 제 2 외부 단자(예를 들면 제 2 외부 단자(12a))를 갖고 있다. 기판(20)은 한쪽 주면(20a)과 한쪽 주면(20a)에 형성된 제 1 랜드 전극(21) 및 제 2 랜드 전극(예를 들면 제 2 랜드 전극(22a))을 갖고 있다. 제 1 외부 단자(11)는 제 1 랜드 전극(21)과 접속되고, 제 2 외부 단자(12a)는 제 2 랜드 전극(22a)과 접속된다. 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)는, 실장면(10a)으로부터 제 2 외부 단자(12a)의 접속면(f12)까지의 거리(p2)보다 짧고, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)는, 제 2 랜드 전극(22a)의 접속면(f22)으로부터 한쪽 주면(20a)까지의 거리(p2a)보다 길다.
즉, 본 실시형태에서는, 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)와, 실장면(10a)으로부터 제 2 외부 단자(12a)의 접속면(f12)까지의 거리(p2)의 관계가 거리(p1)<거리(p2)인 것에 대해, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)와, 제 2 랜드 전극(22a)의 접속면(f22)으로부터 한쪽 주면(20a)까지의 거리(p2a)의 관계를 거리(p1a)>거리(p2a)로 하고 있다.
이것에 의해, 접속면(f11, f21)간의 거리와 접속면(f12, f22)간의 거리의 차를 작게 할 수 있어, 전력 증폭기(10)를 기판(20)에 실장할 때의 접속 불량, 즉 실장 불량을 억제할 수 있다.
이어서, 도 5를 참조하면서, 제 3 외부 단자(13) 및 제 3 랜드 전극(23)에 대하여 설명한다. 도 5는 전력 증폭기(10)가 기판(20)에 실장된 상태의 다른 일례를 나타내는 도면이다.
도 5에 나타내는 바와 같이, 제 3 외부 단자(13)는 실장면(10a)으로부터 기판(20)측을 향해 돌출되어 있다. 제 3 외부 단자(13)의 돌출된 선단에는 평면 형상의 접속면(f13)이 형성되어 있다. 실장면(10a)으로부터 제 3 외부 단자(13)의 접속면(f13)까지의 거리(p3)는, 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)보다 길게 되어 있다(거리(p1)<거리(p3)).
제 3 랜드 전극(23)은 실장면(10a)과 대향하는 평면 형상의 접속면(f23)을 갖고 있다. 제 3 랜드 전극(23)의 접속면(f23)으로부터 한쪽 주면(20a)까지의 거리(p3a)는, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)보다 짧게 되어 있다(거리(p1a)>거리(p3a)). 바꿔 말하면, 기판(20)의 다른쪽 주면(20b)으로부터 제 3 랜드 전극(23)의 접속면(f23)까지의 거리(h3)는, 다른쪽 주면(20b)으로부터 제 1 랜드 전극(21)의 접속면(f21)까지의 거리(h1)보다 짧다(거리(h1)>거리(h3)). 즉, 소정의 면을 기준으로 했을 경우에, 제 3 랜드 전극(23)의 높이는 제 1 랜드 전극(21)의 높이보다 낮다. 제 3 외부 단자(13)의 접속면(f13)은 제 3 랜드 전극(23)의 접속면(f23)에 접합재(30)를 사용해서 접속된다.
본 실시형태에서는, 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)와, 실장면(10a)으로부터 제 3 외부 단자(13)의 접속면(f13)까지의 거리(p3)의 관계가 거리(p1)<거리(p3)인 것에 대해, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)와, 제 3 랜드 전극(23)의 접속면(f23)으로부터 한쪽 주면(20a)까지의 거리(p3a)의 관계를 거리(p1a)>거리(p3a)로 하고 있다. 이것에 의해, 접속면(f11, f21)간의 거리와 접속면(f13, f23)간의 거리의 차를 작게 할 수 있어, 전력 증폭기(10)를 기판(20)에 실장할 때의 접속 불량, 즉 실장 불량을 억제할 수 있다.
[1-2. 외부 단자 및 랜드 전극의 제조 방법]
이어서, 전력 증폭기(10)의 외부 단자의 제조 방법, 및, 기판(20)의 랜드 전극의 제조 방법에 대하여 설명한다. 여기에서는, 복수의 외부 단자 중 제 1 외부 단자(11) 및 제 2 외부 단자(12a)에 착안해서 설명한다. 또한, 복수의 랜드 전극 중, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)에 착안해서 설명한다.
도 6은 전력 증폭기(10)의 외부 단자의 제조 방법을 나타내는 도면이다.
우선, 도 6의 (a)에 나타내는 바와 같이, 외부 단자가 형성되기 전의 전력 증폭기(10)를 준비한다. 전력 증폭기(10)에는 증폭 소자(14)가 내장되며, 또한 외부 단자를 형성하기 위한 하지 전극(underlayer electrode)(u1, u2)이 형성되어 있다. 각 하지 전극(u1, u2)은, 예를 들면 스퍼터에 의해 Ti층, Cu층을 순서대로 퇴적함으로써 형성된다. 하지 전극(u1)은 배선(L)을 통해 증폭 소자(14)의 입력 단자(15)에 접속되고, 하지 전극(u2)은 배선(L)을 통해 제 1 단자(16)에 접속되어 있다.
이어서, 도 6의 (b)에 나타내는 바와 같이, 하지 전극(u1)에 대응하는 제 1 외부 단자(11)를 형성하고, 하지 전극(u2)에 대응하는 제 2 외부 단자(12a)를 형성한다. 이들 제 1 외부 단자(11) 및 제 2 외부 단자(12a)는, 예를 들면 Cu 필러이며, 하지 전극(u1, u2)을 시드 전극으로 하고, 도금 성장함으로써 형성된다. 또, 도금 성장할 때는 하지 전극(u1, u2) 이외의 영역을 마스킹해서 도금이 행해진다. 상술한 바와 같이, 제 2 외부 단자(12a)보다 제 1 외부 단자(11)의 쪽이, 실장면(10a)에 수직인 방향으로부터 보았을 경우의 면적이 작으므로, 도금 성장시킨 후는 거리(p1)<거리(p2)로 된다.
도 7은 기판(20)의 랜드 전극의 제조 방법을 나타내는 도면이다.
우선, 도 7의 (a)에 나타내는 바와 같이, 반도체 프로세스에 의해 기판(20)을 형성하고, 또한 기판(20)의 한쪽 주면(20a)에 랜드 전극을 형성한다. 도 7의 (a)에는, 랜드 전극으로서 제 1 랜드 전극(21)의 일부인 전극층(21a)과 제 2 랜드 전극(22a)이 나타내어져 있다. 전극층(21a), 제 2 랜드 전극(22a)의 각각은, 예를 들면 Cu 도금에 의해 형성된다. 기판(20)에 형성된 전극층(21a), 제 2 랜드 전극(22a)의 두께는 동일하다.
이어서, 도 7의 (b)에 나타내는 바와 같이, 전극층(21a) 이외의 영역에 레지스트 마스크(51)를 형성한다. 이어서, 도 7의 (c)에 나타내는 바와 같이, 노출된 전극층(21a)에 전극층(21b)을 퇴적한다. 이 전극층(21b)은 전극층(21a)을 시드 전극으로 하고, Cu를 도금 성장시킴으로써 형성된다.
이어서, 도 7의 (d)에 나타내는 바와 같이, 레지스트 마스크(51)를 제거한다. 이것에 의해, 제 1 랜드 전극(21), 제 2 랜드 전극(22a)을 형성한다. 제 1 랜드 전극(21)은 전극층(21a 및 21b)의 2층으로 이루어지고, 제 2 랜드 전극(22a)보다 층수가 많다. 제 1 랜드 전극(21)의 높이는 제 2 랜드 전극(22a)의 높이보다 높고, 거리(p1a)>거리(p2a)(거리(h1)>거리(h2))로 되어 있다.
본 실시형태에서는, 실장 불량의 발생을 억제하기 위해서, 전력 증폭기(10)의 외부 단자의 높이에 대응시켜서 기판(20)의 랜드 전극의 높이를 변경하고 있다. 이것에 의해, 전력 증폭기(10)를 기판(20)에 실장할 때의 실장 불량을 억제할 수 있다.
예를 들면 종래 기술과 같이, 높이가 낮은 외부 단자에 도전 페이스트를 도포해서 높이를 조정하는 방법도 생각되지만, 이 경우, 복수의 전력 증폭기의 위치 맞춤 및 외부 단자의 위치 맞춤을 행하기 위해서 고정밀도의 설비가 필요하게 된다. 본 실시형태에 의한 랜드 전극의 제조 방법에서는, 기판(20)을 제작할 때의 반도체 프로세스를 이용하고, 또한 다수의 랜드 전극을 일괄해서 형성할 수 있으므로, 높이가 높은 제 1 랜드 전극(21)을 고정밀도로 효율적으로 형성할 수 있다.
(실시형태 1의 변형예)
도 8은 실시형태 1의 변형예에 따른 고주파 모듈(1A)의 단면도이다. 변형예의 고주파 모듈(1A)에서는 제 1 랜드 전극(21), 제 2 랜드 전극(22a)의 각각이 기판(20)의 오목부(28)에 형성되어 있다.
이 변형예에서도, 제 1 외부 단자(11) 및 제 2 외부 단자(12a)의 관계가 거리(p1)<거리(p2)인 것에 대해, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)의 관계가 거리(p1a)>거리(p2a)(거리(h1)>거리(h2))로 되어 있다. 즉, 접속면(f21)이 접속면(f22)보다 실장면(10a)의 가까이에 위치하고 있다. 이것에 의해, 접속면(f11, f21)간의 거리와 접속면(f12, f22)간의 거리의 차를 작게 할 수 있어, 전력 증폭기(10)를 기판(20)에 실장할 때의 실장 불량을 억제할 수 있다.
(실시형태 2)
도 9는 실시형태 2에 따른 고주파 모듈(1B)의 단면도이다. 실시형태 2의 고주파 모듈(1B)에서는, 기판(20)의 제 2 랜드 전극(22a)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있다.
도 9의 (a)는 전력 증폭기(10)가 기판(20)에 실장되기 전의 상태를 나타내는 도면이고, 도 9의 (b)는 전력 증폭기(10)가 기판(20)에 실장된 상태를 나타내는 도면이다.
예를 들면, 접합재(30)를 외부 단자에 전사한 후 전력 증폭기(10)를 기판(20)에 실장하는 방법에서는, 제 1 외부 단자(11)보다 제 2 외부 단자(12a)의 높이가 높으면, 도 9의 (a)에 나타내는 바와 같이, 접합재(30)의 전사시에 제 2 외부 단자(12a)에 다량의 접합재(30)가 부착된다. 그 때문에 실장 후에, 접합재(30)가 필요 이상으로 기판(20) 상에 젖어 퍼져서, 이웃의 외부 단자와 접속되어 버리는 경우가 있다.
실시형태 2에서는, 기판(20)의 제 2 랜드 전극(22a)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있으므로, 도 9의 (b)에 나타내는 바와 같이, 실장시에 있어서의 여분의 접합재(30)를 패임부(29)에 모을 수 있다. 이것에 의해, 제 2 외부 단자(12a)와 제 2 랜드 전극(22a)을 접속하는 접합재(30)가, 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.
(실시형태 2의 변형예)
도 10은 실시형태 2의 변형예에 따른 고주파 모듈(1C)의 단면도이다. 실시형태 2의 변형예의 고주파 모듈(1C)에서는, 기판(20)의 제 1 랜드 전극(21)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있다.
이 변형예에서는, 기판(20)의 제 1 랜드 전극(21)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있으므로, 도 10에 나타내는 바와 같이, 실장시에 있어서의 여분의 접합재(30)를 패임부(29)에 모을 수 있다. 이것에 의해, 제 1 외부 단자(11)와 제 1 랜드 전극(21)을 접속하는 접합재(30)가 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.
또한, 제 2 랜드 전극(22a)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있으므로, 실장시에 있어서의 여분의 접합재(30)를 패임부(29)에 모을 수 있다. 이것에 의해, 제 2 외부 단자(12a)와 제 2 랜드 전극(22a)을 접속하는 접합재(30)가, 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.
(실시형태 3)
실시형태 3에 따른 고주파 모듈의 전력 증폭기(10)는, 복수의 증폭 소자로 이루어지는 증폭 회로를 구비하고 있다. 도 11은 전력 증폭기(10)에 포함되는 증폭 회로 및 외부 단자를 나타내는 회로도이다.
전력 증폭기(10)는 전단계의 증폭 소자(14), 후단계의 증폭 소자(14a) 및 복수의 외부 단자를 갖고 있다. 도 11에서는, 복수의 외부 단자로서 제 1 외부 단자(11), 2개의 제 2 외부 단자(12a), 2개의 제 2 외부 단자(12b) 및 제 3 외부 단자(13)가 나타내어져 있다.
전단계의 증폭 소자(14)는 입력 단자(15), 제 1 단자(16) 및 제 2 단자(17)를 갖고 있다. 증폭 소자(14)는, 입력 단자(15)에 입력되는 고주파 신호를 증폭해서 후단계의 증폭 소자(14a)에 출력한다. 증폭 소자(14)는 증폭 소자(14)에 인가되는 바이어스 전압에 의해 제 1 단자(16) 및 제 2 단자(17)간을 흐르는 전류가 제어된다.
후단계의 증폭 소자(14a)는 출력 단자(18), 제 1 단자(16) 및 제 2 단자(17)를 갖고 있다. 증폭 소자(14a)는 증폭 소자(14)로부터 출력된 신호를 입력하고, 또한 증폭해서 출력 단자(18)에 출력한다. 증폭 소자(14a)는 증폭 소자(14a)에 인가되는 바이어스 전압에 의해 제 1 단자(16) 및 제 2 단자(17)간을 흐르는 전류가 제어된다.
증폭 소자(14)의 입력 단자(15)는, 배선(L)을 통해 제 1 외부 단자(11)에 접속된다. 증폭 소자(14)의 제 1 단자(16) 및 제 2 단자(17)의 각각은, 배선(L)을 통해 제 2 외부 단자(12a, 12b)의 각각에 접속된다. 증폭 소자(14)의 출력측은 증폭 회로 내의 배선을 통해서 증폭 소자(14a)의 게이트측에 접속된다.
증폭 소자(14a)의 제 1 단자(16) 및 제 2 단자(17)의 각각은, 배선(L)을 통해 증폭 소자(14)가 접속되어 있는 외부 단자와 다른 제 2 외부 단자(12a, 12b)의 각각에 접속된다. 증폭 소자(14a)의 출력 단자(18)는 배선(L)을 통해 제 3 외부 단자(13)에 접속된다.
또한, 실시형태 3의 고주파 모듈에서는, 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우에, 복수의 제 2 외부 단자(12a, 12b) 또는 제 3 외부 단자(13)의 각각의 면적을 제 1 외부 단자(11)의 면적보다 크게 함으로써, 전력 증폭기(10)에서 발생한 열의 방열성을 높이고 있다. 또한, 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우에, 복수의 제 2 랜드 전극(22a, 22b) 또는 제 3 랜드 전극(23)의 각각의 면적을 제 1 랜드 전극(21)의 면적보다 크게 함으로써, 전력 증폭기(10)에서 발생한 열에 대한 수열성을 높이고 있다.
또한, 실시형태 3의 고주파 모듈에서는, 제 1 외부 단자(11) 및 제 2 외부 단자(12a)에 착안하고, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)에 착안했을 경우, 제 1 외부 단자(11) 및 제 2 외부 단자(12a)의 관계가 거리(p1)<거리(p2)인 것에 대해, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)의 관계를 거리(p1a)>거리(p2a)(거리(h1)>거리(h2))로 하고 있다. 이것에 의해, 접속면(f11, f21)간의 거리와 접속면(f12, f22)간의 거리의 차를 작게 할 수 있어, 전력 증폭기(10)를 기판(20)에 실장할 때의 실장 불량을 억제할 수 있다.
(그 밖의 형태)
이상, 본 발명에 따른 고주파 모듈에 대해서, 각 실시형태에 의거하여 설명했지만, 본 발명은 이들 실시형태에 한정되지 않는다. 본 발명의 주지를 일탈하지 않는 한, 당업자가 생각해내는 각종 변형을 실시형태로 실시한 것이나, 각 실시형태에 있어서의 일부의 구성 요소를 조합시켜서 구축되는 별도의 형태도, 본 발명의 범위 내에 포함된다.
예를 들면, 전력 증폭기(10)에는 복수의 증폭 소자 외에 필터 소자, 인덕터 소자, 커패시터 소자, 스위치 회로 및 제어 회로 등이 포함되어 있어도 좋다.
예를 들면, 기판(20)은 포토리소그래피법에 의해 작성된 기판에 한정되지 않고, LTCC(Low Temperature Co-fired Ceramics) 기판이어도 좋다.
예를 들면, 실시형태 1의 접속면(f11, f12)은 평탄 형상이지만, 그것에 한정되지 않고 곡면 형상이어도 좋다. 접속면(f11, f12)이 곡면 형상일 경우, 실장면(10a)으로부터 가장 떨어진 곡면 상의 위치를, 실장면(10a)으로부터의 거리(p1) 또는 거리(p2)로 하면 좋다.
예를 들면, 실시형태 1에서는, 외부 단자 또는 랜드 전극의 형상의 일례로서 원형상을 들었지만, 원형상은 타원도 포함한다. 또한, 외부 단자 또는 랜드 전극의 형상의 일례로서 장방형상을 들었지만, 장방형의 각이 둥그스름한 형상을 띠고 있어도 좋다.
또한, 실시형태 3에 있어서, 초기단계의 증폭 소자(14)의 제 1 단자(16) 및 제 2 단자(17)에 흐르는 전류가 작은 경우에는, 초기단계의 증폭 소자(14)의 제 1 단자(16) 및 제 2 단자(17)에 접속되는 제 2 외부 단자의 면적을, 후단계의 증폭 소자(14a)의 제 1 단자(16) 및 제 2 단자(17)에 접속되는 제 2 외부 단자의 면적보다 작게 해도 좋다.
또한, 실시형태 1에서는, 기판(20)의 한쪽 주면(20a)에 전력 증폭기(10)를 실장하는 편면 실장의 예를 나타내고 있지만, 그것에 한정되지 않고, 기판(20)의 양 주면(한쪽 주면(20a) 및 다른쪽 주면(20b))에 전력 증폭기(10)를 실장하는 양면실장이어도 좋다.
(산업상의 이용 가능성)
본 발명은 실장 불량을 억제할 수 있는 고주파 모듈로서 통신 기기 등에 이용할 수 있다.
1, 1A, 1B, 1C : 고주파 모듈
10 : 전력 증폭기
10a : 실장면
11 : 제 1 외부 단자
12a, 12b : 제 2 외부 단자
13 : 제 3 외부 단자
14, 14a : 증폭 소자
15 : 입력 단자
16 : 제 1 단자
17 : 제 2 단자
18 : 출력 단자
20 : 기판
20a : 한쪽 주면
20b : 다른쪽 주면
21 : 제 1 랜드 전극
21a, 21b : 전극층
22a, 22b : 제 2 랜드 전극
23 : 제 3 랜드 전극
28 : 오목부
29 : 패임부
30 : 접합재
51 : 레지스트 마스크
f11, f12, f13, f21, f22, f23 : 접속면
h1, h2, h3 : 거리
L : 배선
p1, p2, p3 : 거리
p1a, p2a, p3a : 거리
u1, u2 : 하지 전극

Claims (17)

  1. 전력 증폭기와 상기 전력 증폭기가 실장되는 기판을 구비하는 고주파 모듈로서,
    상기 전력 증폭기는 실장면과 상기 실장면에 형성된 제 1 외부 단자 및 제 2 외부 단자를 갖고,
    상기 기판은 한쪽 주면과 상기 한쪽 주면에 형성된 제 1 랜드 전극 및 제 2 랜드 전극을 갖고,
    상기 제 1 외부 단자는 상기 제 1 랜드 전극과 접속되고,
    상기 제 2 외부 단자는 상기 제 2 랜드 전극과 접속되고,
    상기 실장면으로부터 상기 제 1 외부 단자의 접속면까지의 거리가, 상기 실장면으로부터 상기 제 2 외부 단자의 접속면까지의 거리보다 짧고,
    상기 제 1 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리가, 상기 제 2 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리보다 긴 고주파 모듈.
  2. 전력 증폭기와 상기 전력 증폭기가 실장되는 기판을 구비하는 고주파 모듈로서,
    상기 전력 증폭기는 실장면과 상기 실장면에 형성된 제 1 외부 단자 및 제 2 외부 단자를 갖고,
    상기 기판은 한쪽 주면과 상기 한쪽 주면에 형성된 제 1 랜드 전극 및 제 2 랜드 전극을 갖고,
    상기 제 1 외부 단자는 상기 제 1 랜드 전극과 접속되고,
    상기 제 2 외부 단자는 상기 제 2 랜드 전극과 접속되고,
    상기 실장면으로부터 상기 제 1 외부 단자의 접속면까지의 거리가, 상기 실장면으로부터 상기 제 2 외부 단자의 접속면까지의 거리보다 짧고,
    상기 기판의 다른쪽 주면으로부터 상기 제 1 랜드 전극의 접속면까지의 거리가, 상기 다른쪽 주면으로부터 상기 제 2 랜드 전극의 접속면까지의 거리보다 긴 고주파 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전력 증폭기를 상기 실장면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 외부 단자의 면적은 상기 제 1 외부 단자의 면적보다 큰 고주파 모듈.
  4. 제 3 항에 있어서,
    상기 전력 증폭기를 상기 실장면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 외부 단자는 장방형상이며, 상기 제 1 외부 단자는 원형상인 고주파 모듈.
  5. 제 4 항에 있어서,
    상기 전력 증폭기를 상기 실장면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 외부 단자의 장변 치수는 상기 제 1 외부 단자의 직경 치수보다 크고, 상기 제 2 외부 단자의 단변 치수는 상기 제 1 외부 단자의 직경 치수와 동일한 고주파 모듈.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 외부 단자 및 상기 제 2 외부 단자는 도금 성장 전극이고, 동일 금속 재료를 포함하는 고주파 모듈.
  7. 제 3 항에 있어서,
    상기 기판을 상기 한쪽 주면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 랜드 전극의 면적은 상기 제 1 랜드 전극의 면적보다 큰 고주파 모듈.
  8. 제 7 항에 있어서,
    상기 기판을 상기 한쪽 주면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 랜드 전극은 장방형상이며, 상기 제 1 랜드 전극은 원형상인 고주파 모듈.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 랜드 전극 및 상기 제 2 랜드 전극의 각각은 1층 이상의 전극을 포함하고, 상기 제 1 랜드 전극은 상기 제 2 랜드 전극보다 층수가 많은 고주파 모듈.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은 자외선 경화 재료 또는 광경화 재료에 의해 형성되어 있는 고주파 모듈.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 전력 증폭기는 1 이상의 증폭 소자를 포함하고,
    상기 증폭 소자는,
    고주파 신호가 입력되는 입력 단자와,
    상기 고주파 신호가 출력되는 출력 단자와,
    제 1 단자와,
    제 2 단자를 갖고,
    상기 증폭 소자는,
    상기 입력 단자에 입력된 고주파 신호를 증폭하고, 증폭한 고주파 신호를 상기 출력 단자에 출력하고, 또한,
    상기 제 1 단자 및 상기 제 2 단자간을 흐르는 전류를, 상기 증폭 소자에 인가되는 바이어스 전압에 의해 제어하고,
    상기 1 이상의 증폭 소자가 갖는 1 이상의 상기 입력 단자 중 적어도 1개는, 상기 전력 증폭기 내의 배선을 통해 상기 제 1 외부 단자에 접속되고,
    상기 제 1 단자 및 상기 제 2 단자의 각각은, 상기 전력 증폭기 내의 배선 을 통해 복수의 상기 제 2 외부 단자의 각각에 접속되는 고주파 모듈.
  12. 제 11 항에 있어서,
    상기 증폭 소자는 전계 효과 트랜지스터이고,
    상기 입력 단자는 상기 전계 효과 트랜지스터의 게이트측의 단자이고,
    상기 제 1 단자는 상기 전계 효과 트랜지스터의 드레인측의 단자이며,
    상기 제 2 단자는 상기 전계 효과 트랜지스터의 소스측의 단자인 고주파 모듈.
  13. 제 11 항에 있어서,
    상기 증폭 소자는 바이폴라 트랜지스터이고,
    상기 입력 단자는 상기 바이폴라 트랜지스터의 베이스측의 단자이고,
    상기 제 1 단자는 상기 바이폴라 트랜지스터의 콜렉터측의 단자이며,
    상기 제 2 단자는 상기 바이폴라 트랜지스터의 이미터측의 단자인 고주파 모듈.
  14. 제 11 항에 있어서,
    상기 전력 증폭기는 상기 기판과 대향하는 실장면에 형성된 적어도 1개의 제 3 외부 단자를 더 갖고,
    상기 1 이상의 증폭 소자가 갖는 1 이상의 상기 출력 단자 중 적어도 1개는, 상기 전력 증폭기 내의 배선을 통해 상기 제 3 외부 단자에 접속되고,
    상기 기판은 상기 기판의 한쪽 주면측에 형성된 적어도 1개의 제 3 랜드 전극을 더 갖고,
    상기 제 3 외부 단자는 상기 제 3 랜드 전극과 접속되며,
    상기 실장면으로부터 상기 제 3 외부 단자의 접속면까지의 거리가, 상기 실장면으로부터 상기 제 1 외부 단자의 접속면까지의 거리보다 길고,
    상기 제 3 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리가, 상기 제 1 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리보다 짧은 고주파 모듈.
  15. 제 11 항에 있어서,
    상기 전력 증폭기는 상기 기판과 대향하는 실장면에 형성된 적어도 1개의 제 3 외부 단자를 더 갖고,
    상기 1 이상의 증폭 소자가 갖는 1 이상의 상기 출력 단자 중 적어도 1개는, 상기 전력 증폭기 내의 배선을 통해 상기 제 3 외부 단자에 접속되고,
    상기 기판은 상기 기판의 한쪽 주면측에 형성된 적어도 1개의 제 3 랜드 전극을 더 갖고,
    상기 제 3 외부 단자는 상기 제 3 랜드 전극과 접속되며,
    상기 실장면으로부터 상기 제 3 외부 단자의 접속면까지의 거리가, 상기 실장면으로부터 상기 제 1 외부 단자의 접속면까지의 거리보다 길고,
    상기 기판의 다른쪽 주면으로부터 상기 제 3 랜드 전극의 상기 접속면까지의 거리는, 상기 다른쪽 주면으로부터 상기 제 1 랜드 전극의 상기 접속면까지의 거리보다 짧은 고주파 모듈.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 기판의 상기 제 2 랜드 전극의 외주를 따라 홈 형상의 패임부가 형성되어 있는 고주파 모듈.
  17. 제 1 항 또는 제 2 항에 있어서,
    상기 기판의 상기 제 1 랜드 전극의 외주를 따라 홈 형상의 패임부가 형성되어 있는 고주파 모듈.
KR1020207014388A 2018-01-09 2018-12-11 고주파 모듈 KR102252718B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-001432 2018-01-09
JP2018001432 2018-01-09
PCT/JP2018/045429 WO2019138760A1 (ja) 2018-01-09 2018-12-11 高周波モジュール

Publications (2)

Publication Number Publication Date
KR20200076704A KR20200076704A (ko) 2020-06-29
KR102252718B1 true KR102252718B1 (ko) 2021-05-17

Family

ID=67219052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014388A KR102252718B1 (ko) 2018-01-09 2018-12-11 고주파 모듈

Country Status (4)

Country Link
US (1) US11532544B2 (ko)
KR (1) KR102252718B1 (ko)
CN (1) CN111587613B (ko)
WO (1) WO2019138760A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113982A1 (fr) * 2020-09-10 2022-03-11 Commissariat à l'Energie Atomique et aux Energies Alternatives procédé d’assemblage par hybridation de deux composants microélectroniques

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042762A (ja) 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置およびその実装体
JP2014132635A (ja) 2012-12-05 2014-07-17 Murata Mfg Co Ltd バンプ付き電子部品及びバンプ付き電子部品の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790033B2 (ja) * 1993-04-07 1998-08-27 松下電器産業株式会社 半導体装置
US5510758A (en) 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP4605887B2 (ja) * 2000-10-30 2011-01-05 京セラ株式会社 実装用配線基板および半導体装置の実装構造
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
JP4828235B2 (ja) * 2006-01-18 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2007243140A (ja) * 2006-02-09 2007-09-20 Renesas Technology Corp 半導体装置、電子装置および半導体装置の製造方法
JP2007150335A (ja) * 2007-01-09 2007-06-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2008171879A (ja) * 2007-01-09 2008-07-24 Nec Corp プリント基板およびパッケージ実装構造
US8492197B2 (en) * 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8704371B2 (en) * 2011-10-10 2014-04-22 Texas Instruments Incorporated Semiconductor device having multiple bump heights and multiple bump diameters
WO2013129543A1 (ja) * 2012-02-28 2013-09-06 株式会社村田製作所 高周波モジュール
TWI635593B (zh) * 2015-05-01 2018-09-11 矽品精密工業股份有限公司 基板結構
US10692813B2 (en) * 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
JP6447946B1 (ja) * 2018-01-19 2019-01-09 パナソニックＩｐマネジメント株式会社 半導体装置および半導体モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042762A (ja) 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置およびその実装体
JP2014132635A (ja) 2012-12-05 2014-07-17 Murata Mfg Co Ltd バンプ付き電子部品及びバンプ付き電子部品の製造方法

Also Published As

Publication number Publication date
US11532544B2 (en) 2022-12-20
CN111587613B (zh) 2023-06-20
CN111587613A (zh) 2020-08-25
WO2019138760A1 (ja) 2019-07-18
US20200343172A1 (en) 2020-10-29
KR20200076704A (ko) 2020-06-29

Similar Documents

Publication Publication Date Title
EP2515435A2 (en) Power amplifier
US20160322942A1 (en) Improved matching techniques for wide-bandgap power transistors
KR102252718B1 (ko) 고주파 모듈
JP6418050B2 (ja) 増幅器
JP2009124072A (ja) 高周波モジュール
JP5330359B2 (ja) 高周波回路
KR20200089134A (ko) 인덕터 및 인덕터를 포함하는 저잡음 증폭기
JP3946874B2 (ja) 半導体装置
KR20010098466A (ko) 3단자형 가변 인덕턴스 소자
US10777550B2 (en) Semiconductor device
DE10334384B4 (de) Chipvorrichtung
JP2011044847A (ja) 多層回路及びパッケージ
JP2005295193A (ja) 電力増幅器
WO2020129893A1 (ja) カプラモジュール
JP2010021961A (ja) 増幅器
KR20090010611A (ko) Ｍｉｍ 커패시터
JP4153898B2 (ja) 高周波電力増幅器モジュール
JP3307382B2 (ja) 可変インダクタンス素子およびその製造方法
JP4918652B2 (ja) 半導体装置
JP2005109651A (ja) 無線周波増幅器
JP6488720B2 (ja) 半導体装置
KR100562349B1 (ko) 반도체장치
JP2023139567A (ja) インダクタ及びこれを備えるｄｃｄｃコンバータ
JP2008228347A (ja) 高周波電力増幅器モジュール
JP2020178210A (ja) 方向性結合器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant