KR102252718B1 - High frequency module - Google Patents

High frequency module Download PDF

Info

Publication number
KR102252718B1
KR102252718B1 KR1020207014388A KR20207014388A KR102252718B1 KR 102252718 B1 KR102252718 B1 KR 102252718B1 KR 1020207014388 A KR1020207014388 A KR 1020207014388A KR 20207014388 A KR20207014388 A KR 20207014388A KR 102252718 B1 KR102252718 B1 KR 102252718B1
Authority
KR
South Korea
Prior art keywords
external terminal
terminal
land electrode
distance
power amplifier
Prior art date
Application number
KR1020207014388A
Other languages
Korean (ko)
Other versions
KR20200076704A (en
Inventor
유스케 이노
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20200076704A publication Critical patent/KR20200076704A/en
Application granted granted Critical
Publication of KR102252718B1 publication Critical patent/KR102252718B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Abstract

고주파 모듈(1)은 전력 증폭기(10)와 전력 증폭기(10)가 실장되는 기판(20)을 구비한다. 전력 증폭기(10)는 실장면(10a)에 형성된 제 1 외부 단자(11) 및 제 2 외부 단자(12a)를 갖고 있다. 기판(20)은 한쪽 주면(20a)에 형성된 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)을 갖고 있다. 제 1 외부 단자(11)는 제 1 랜드 전극(21)과 접속되며, 제 2 외부 단자(12a)는 제 2 랜드 전극(22a)과 접속된다. 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)는, 실장면(10a)으로부터 제 2 외부 단자(12a)의 접속면(f12)까지의 거리(p2)보다 짧으며, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)는, 제 2 랜드 전극(22a)의 접속면(f22)으로부터 한쪽 주면(20a)까지의 거리(p2a)보다 길다.The high frequency module 1 includes a power amplifier 10 and a substrate 20 on which the power amplifier 10 is mounted. The power amplifier 10 has a first external terminal 11 and a second external terminal 12a formed on the mounting surface 10a. The substrate 20 has a first land electrode 21 and a second land electrode 22a formed on one main surface 20a. The first external terminal 11 is connected to the first land electrode 21 and the second external terminal 12a is connected to the second land electrode 22a. The distance p1 from the mounting surface 10a to the connection surface f11 of the first external terminal 11 is the distance from the mounting surface 10a to the connection surface f12 of the second external terminal 12a ( It is shorter than p2), and the distance p1a from the connection surface f21 of the first land electrode 21 to the one main surface 20a is from the connection surface f22 of the second land electrode 22a to one main surface ( It is longer than the distance to 20a) (p2a).

Description

고주파 모듈High frequency module

본 발명은 전력 증폭기가 기판에 실장된 고주파 모듈에 관한 것이다.The present invention relates to a high-frequency module in which a power amplifier is mounted on a substrate.

종래, 기판과, 기판에 실장된 전력 증폭기를 구비하는 고주파 모듈이 알려져 있다. 이 전력 증폭기의 일례로서, 특허문헌 1에는 단면적이 다른 복수의 외부 단자(필러)를 갖는 전력 증폭기가 개시되어 있다. 또한, 특허문헌 1에는 외부 단자를 도금으로 형성할 경우, 단면적이 클수록 외부 단자의 높이가 높아지는 것이 개시되어 있다.BACKGROUND ART A high-frequency module having a substrate and a power amplifier mounted on the substrate has been known. As an example of this power amplifier, Patent Document 1 discloses a power amplifier having a plurality of external terminals (pillars) having different cross-sectional areas. In addition, Patent Literature 1 discloses that when an external terminal is formed by plating, the height of the external terminal increases as the cross-sectional area increases.

일본 특허공개 2014-132635호 공보Japanese Patent Publication No. 2014-132635

예를 들면, 특허문헌 1에 나타내어지는 바와 같은 전력 증폭기의 일부로서, 증폭 소자가 사용되는 경우가 있다. 증폭 소자에는 증폭 작용에 의해 큰 전류가 흐르므로, 증폭 소자의 특정의 외부 단자(예를 들면 드레인측의 단자, 소스측의 단자) 부근에 열이 발생하기 쉬워진다. 그 해결책으로서, 열이 발생하기 쉬운 개소의 외부 단자의 단면적을 크게 하여 방열성을 높이는 것이 생각된다. 그러나, 열이 발생하기 쉬운 개소의 외부 단자의 단면적을 다른 외부 단자(예를 들면 게이트측의 단자)의 단면적보다 크게 하면, 도금 성장에 의해 외부 단자를 형성할 경우에 열이 발생하기 쉬운 개소의 외부 단자의 높이가 다른 외부 단자보다 높아져버릴 경우가 있다.For example, as a part of the power amplifier as shown in patent document 1, an amplifying element may be used. Since a large current flows through the amplifying element due to the amplifying action, heat tends to be generated in the vicinity of a specific external terminal (for example, a drain-side terminal or a source-side terminal) of the amplifying element. As a solution, it is considered to increase the heat dissipation property by increasing the cross-sectional area of the external terminal at a location where heat is likely to be generated. However, if the cross-sectional area of the external terminal at a location where heat is likely to be generated is larger than that of other external terminals (for example, a terminal on the gate side), the location where heat is likely to be generated when the external terminal is formed by plating growth The height of the external terminal may become higher than that of other external terminals.

이와 같이, 전력 증폭기에 있어서 외부 단자의 높이가 다르게 형성되면, 전력 증폭기를 기판에 실장할 경우에, 높이가 낮은 외부 단자와 기판의 랜드 전극의 접속이 충분히 행해지지 않아 실장 불량이 발생하는 경우가 있다.As described above, if the height of the external terminals of the power amplifier is formed differently, when the power amplifier is mounted on the substrate, the connection between the low-height external terminal and the land electrode of the substrate may not be sufficiently performed, resulting in a mounting failure. have.

그래서, 본 발명은 이와 같은 문제점을 감안하여 이루어진 것으로서, 실장 불량의 발생을 억제할 수 있는 고주파 모듈을 제공하는 것을 목적으로 한다.Accordingly, the present invention has been made in view of such a problem, and an object of the present invention is to provide a high frequency module capable of suppressing the occurrence of mounting failure.

상기 목적을 달성하기 위하여, 본 발명의 일형태에 따른 고주파 모듈은, 전력 증폭기와 전력 증폭기가 실장되는 기판을 구비하는 고주파 모듈로서, 전력 증폭기는 실장면과 실장면에 형성된 제 1 외부 단자 및 제 2 외부 단자를 갖고, 기판은 한쪽 주면과 한쪽 주면에 형성된 제 1 랜드 전극 및 제 2 랜드 전극을 갖고, 제 1 외부 단자는 제 1 랜드 전극과 접속되며, 제 2 외부 단자는 제 2 랜드 전극과 접속되고, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 2 외부 단자의 접속면까지의 거리보다 짧고, 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리가 제 2 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리보다 길다.In order to achieve the above object, a high frequency module according to an aspect of the present invention is a high frequency module including a power amplifier and a substrate on which the power amplifier is mounted, wherein the power amplifier includes a mounting surface and a first external terminal and a first external terminal formed on the mounting surface. 2 external terminals, the substrate has a first land electrode and a second land electrode formed on one main surface and one main surface, the first external terminal is connected to the first land electrode, the second external terminal is the second land electrode and Is connected, and the distance from the mounting surface to the connection surface of the first external terminal is shorter than the distance from the mounting surface to the connection surface of the second external terminal, and the distance from the connection surface of the first land electrode to one main surface is the second It is longer than the distance from the connecting surface of the land electrode to one main surface.

이와 같이, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 2 외부 단자의 접속면까지의 거리보다 짧을 경우여도, 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리를, 제 2 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리보다 길게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있어, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.In this way, even when the distance from the mounting surface to the connection surface of the first external terminal is shorter than the distance from the mounting surface to the connection surface of the second external terminal, the distance from the connection surface of the first land electrode to one main surface is , By making it longer than the distance from the connection surface of the second land electrode to the one main surface, the distance between the connection surface of the first external terminal and the first land electrode, and the distance between the connection surface of the second external terminal and the second land electrode The difference can be made small, and mounting defects when mounting the power amplifier on a substrate can be suppressed.

상기 목적을 달성하기 위하여, 본 발명의 일형태에 따른 고주파 모듈은 전력 증폭기와 전력 증폭기가 실장되는 기판을 구비하는 고주파 모듈로서, 전력 증폭기는 실장면과 실장면에 형성된 제 1 외부 단자 및 제 2 외부 단자를 갖고, 기판은 한쪽 주면과 한쪽 주면에 형성된 제 1 랜드 전극 및 제 2 랜드 전극을 갖고, 제 1 외부 단자는 제 1 랜드 전극과 접속되고, 제 2 외부 단자는 제 2 랜드 전극과 접속되고, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 2 외부 단자의 접속면까지의 거리보다 짧고, 기판의 다른쪽 주면으로부터 제 1 랜드 전극의 접속면까지의 거리가, 다른쪽 주면으로부터 제 2 랜드 전극의 접속면까지의 거리보다 길다.In order to achieve the above object, a high frequency module according to an aspect of the present invention is a high frequency module including a power amplifier and a substrate on which the power amplifier is mounted, wherein the power amplifier includes a mounting surface and a first external terminal and a second external terminal formed on the mounting surface. Has an external terminal, the substrate has a first land electrode and a second land electrode formed on one main surface and one main surface, the first external terminal is connected to the first land electrode, the second external terminal is connected to the second land electrode The distance from the mounting surface to the connection surface of the first external terminal is shorter than the distance from the mounting surface to the connection surface of the second external terminal, and the distance from the other main surface of the substrate to the connection surface of the first land electrode is , It is longer than the distance from the other main surface to the connection surface of the second land electrode.

이와 같이, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 2 외부 단자의 접속면까지의 거리보다 짧을 경우여도, 기판의 다른쪽 주면으로부터 제 1 랜드 전극의 접속면까지의 거리를, 상기 다른쪽 주면으로부터 제 2 랜드 전극의 접속면까지의 거리보다 길게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있어, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.In this way, even if the distance from the mounting surface to the connection surface of the first external terminal is shorter than the distance from the mounting surface to the connection surface of the second external terminal, from the other main surface of the substrate to the connection surface of the first land electrode. The distance between the first external terminal and the connection surface of the first land electrode, and the connection between the second external terminal and the second land electrode, by making the distance between the other main surface and the connection surface of the second land electrode longer than the distance from the other main surface to the connection surface of the second land electrode. The difference in the distance between the planes can be made small, and mounting defects when mounting the power amplifier on a substrate can be suppressed.

또한, 전력 증폭기를 실장면에 수직인 방향으로부터 보았을 경우에, 제 2 외부 단자의 면적은 제 1 외부 단자의 면적보다 커도 좋다.Further, when the power amplifier is viewed from a direction perpendicular to the mounting surface, the area of the second external terminal may be larger than the area of the first external terminal.

이것에 의하면, 증폭 소자의 열 발생원에 가까운 제 2 외부 단자로부터의 열의 방열성을 높일 수 있어, 전력 증폭기의 열에 대한 신뢰성을 향상시킬 수 있다.According to this, heat dissipation property from the second external terminal close to the heat generating source of the amplifying element can be improved, and the reliability of the heat of the power amplifier can be improved.

또한, 전력 증폭기를 실장면에 수직인 방향으로부터 보았을 경우에, 제 2 외부 단자는 장방형상이며, 제 1 외부 단자는 원형상이어도 좋다.Further, when the power amplifier is viewed from a direction perpendicular to the mounting surface, the second external terminal may have a rectangular shape, and the first external terminal may have a circular shape.

이것에 의해, 심플한 형상으로 전력 증폭기의 방열성을 높이며, 또한, 전력 증폭기를 면적 절약화하는 것이 가능해진다.This makes it possible to increase the heat dissipation of the power amplifier with a simple shape, and to reduce the area of the power amplifier.

또한, 전력 증폭기를 실장면에 수직인 방향으로부터 보았을 경우에, 제 2 외부 단자의 장변 치수는 제 1 외부 단자의 직경 치수보다 크고, 제 2 외부 단자의 단변 치수는 제 1 외부 단자의 직경 치수와 동일해도 좋다.In addition, when the power amplifier is viewed from a direction perpendicular to the mounting surface, the long side dimension of the second external terminal is larger than the diameter dimension of the first external terminal, and the short side dimension of the second external terminal is the diameter dimension of the first external terminal. It may be the same.

이와 같이, 제 2 외부 단자의 장변 치수를 제 1 외부 단자의 직경 치수보다 크게 함으로써 전력 증폭기의 방열성을 높일 수 있다. 또한, 제 2 외부 단자의 단변 치수를 제 1 외부 단자의 직경 치수와 동일하게 함으로써 전력 증폭기를 면적 절약화할 수 있다.In this way, the heat dissipation of the power amplifier can be improved by making the long side dimension of the second external terminal larger than the diameter dimension of the first external terminal. Further, by making the short side dimension of the second external terminal the same as the diameter dimension of the first external terminal, the power amplifier can be saved in area.

또한, 제 1 외부 단자 및 제 2 외부 단자는 도금 성장 전극이며, 동일 금속 재료를 포함하고 있어도 좋다.Moreover, the 1st external terminal and the 2nd external terminal are plated growth electrodes, and may contain the same metal material.

제 1 외부 단자 및 제 2 외부 단자가 도금 성장에 의해 실장면으로부터 돌출되는 거리가 다르도록 형성되었을 경우여도, 돌출되는 거리의 차를 해소하도록 제 1 랜드 전극 및 제 2 랜드 전극이 형성되어 있기 때문에, 실장 불량의 발생을 억제할 수 있다.Even when the first external terminal and the second external terminal are formed so that the protruding distance from the mounting surface is different due to plating growth, the first land electrode and the second land electrode are formed to eliminate the difference in protruding distance. , It is possible to suppress the occurrence of mounting defects.

또한, 기판을 상기 한쪽 주면에 수직인 방향으로부터 보았을 경우에, 제 2 랜드 전극의 면적은 제 1 랜드 전극의 면적보다 커도 좋다.Further, when the substrate is viewed from a direction perpendicular to the one main surface, the area of the second land electrode may be larger than the area of the first land electrode.

이것에 의하면, 기판의 제 2 랜드 전극의 수열성을 높일 수 있고, 전력 증폭기의 열에 대한 신뢰성을 향상시킬 수 있다.According to this, the heat-receiving property of the second land electrode of the substrate can be improved, and the reliability of the heat of the power amplifier can be improved.

또한, 기판을 상기 한쪽 주면에 수직인 방향으로부터 보았을 경우에, 제 2 랜드 전극은 장방형상이며, 제 1 랜드 전극은 원형상이어도 좋다.Further, when the substrate is viewed from a direction perpendicular to the one main surface, the second land electrode may have a rectangular shape, and the first land electrode may have a circular shape.

이것에 의해, 심플한 형상으로 전력 증폭기의 방열성을 높이고, 또한, 전력 증폭기를 면적 절약화하는 것이 가능해진다.This makes it possible to increase the heat dissipation of the power amplifier with a simple shape, and to reduce the area of the power amplifier.

또한, 제 1 랜드 전극 및 제 2 랜드 전극의 각각은 1층 이상의 전극을 포함하고, 제 1 랜드 전극은 제 2 랜드 전극보다 층수가 많아도 좋다.Further, each of the first land electrode and the second land electrode may include one or more layers of electrodes, and the first land electrode may have a larger number of layers than the second land electrode.

이것에 의하면, 제 1 랜드 전극을 제 2 랜드 전극보다 높게 할 수 있다. 그 때문에, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있어 실장 불량의 발생을 억제할 수 있다.According to this, the first land electrode can be made higher than the second land electrode. Therefore, the difference between the distance between the connection surface of the first external terminal and the first land electrode and the distance between the connection surface of the second external terminal and the second land electrode can be reduced, thereby suppressing the occurrence of mounting failure.

또한, 기판은 자외선 경화 재료 또는 광경화 재료에 의해 형성되어 있어도 좋다.Further, the substrate may be formed of an ultraviolet curing material or a photocuring material.

이것에 의하면, 제 1 랜드 전극 및 제 2 랜드 전극을 고정밀도로 형성할 수 있다. 그 때문에, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 정밀도 좋게 작게 할 수 있어, 실장 불량의 발생을 억제할 수 있다.According to this, the first land electrode and the second land electrode can be formed with high precision. Therefore, the difference between the distance between the connection surface of the first external terminal and the first land electrode and the distance between the connection surface of the second external terminal and the second land electrode can be accurately reduced, thereby suppressing the occurrence of mounting failure. I can.

또한, 전력 증폭기는 1 이상의 증폭 소자를 포함하고, 증폭 소자는 고주파 신호가 입력되는 입력 단자와, 고주파 신호가 출력되는 출력 단자와, 제 1 단자와, 제 2 단자를 갖고, 증폭 소자는 입력 단자에 입력된 고주파 신호를 증폭하여 증폭한 고주파 신호를 출력 단자에 출력하고, 또한, 제 1 단자 및 제 2 단자간을 흐르는 전류를, 증폭 소자에 인가되는 바이어스 전압에 의해 제어하고, 1 이상의 증폭 소자가 갖는 1 이상의 입력 단자 중 적어도 1개는, 전력 증폭기 내의 배선을 통해 제 1 외부 단자에 접속되고, 제 1 단자 및 제 2 단자의 각각은 전력 증폭기 내의 배선을 통해서 복수의 제 2 외부 단자의 각각에 접속된다.In addition, the power amplifier includes at least one amplifying element, the amplifying element has an input terminal for inputting a high-frequency signal, an output terminal for outputting a high-frequency signal, a first terminal and a second terminal, and the amplifying element is an input terminal Amplifies the high-frequency signal input to and outputs the amplified high-frequency signal to the output terminal, and the current flowing between the first terminal and the second terminal is controlled by a bias voltage applied to the amplifying element, and at least one amplifying element At least one of the one or more input terminals of the power amplifier is connected to the first external terminal through a wire in the power amplifier, and each of the first terminal and the second terminal is each of the plurality of second external terminals through a wire in the power amplifier. Is connected to.

이와 같이, 바이어스 전압이 인가되는 제 1 단자 및 제 2 단자의 각각이 복수의 제 2 외부 단자의 각각에 접속되어 있는 전력 증폭기에서는, 제 1 단자 및 제 2 단자의 부근에서 발생하는 열을 방열하기 쉽게 하기 위해서, 예를 들면, 복수의 제 2 외부 단자의 단면적을 크게 하는 경우가 있다. 그 때문에, 예를 들면 도금 성장에 의해 복수의 제 2 외부 단자를 형성할 경우에, 실장면을 기준으로 하는 제 2 외부 단자의 길이가 길고, 제 1 외부 단자의 길이가 짧아져버릴 경우가 있다. 그것에 대해 본 발명에서는, 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리를, 제 2 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리보다 길게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 2 외부 단자 및 제 2 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있다. 이것에 의해, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.In this way, in the power amplifier in which each of the first terminal and the second terminal to which the bias voltage is applied is connected to each of the plurality of second external terminals, heat generated in the vicinity of the first terminal and the second terminal is dissipated. For ease of use, for example, the cross-sectional area of the plurality of second external terminals may be increased. Therefore, in the case of forming a plurality of second external terminals by, for example, plating growth, the length of the second external terminal based on the mounting surface may be long, and the length of the first external terminal may be shortened. . In contrast, in the present invention, the first external terminal and the first land electrode are connected by making the distance from the connection surface of the first land electrode to one main surface longer than the distance from the connection surface of the second land electrode to the one main surface. The difference between the distance between the surfaces and the distance between the connection surfaces of the second external terminal and the second land electrode can be reduced. Thereby, it is possible to suppress a mounting failure when mounting the power amplifier on the substrate.

또한, 증폭 소자는 전계 효과 트랜지스터이고, 입력 단자는 전계 효과 트랜지스터의 게이트측의 단자이고, 제 1 단자는 전계 효과 트랜지스터의 드레인측의 단자이며, 제 2 단자는 전계 효과 트랜지스터의 소스측의 단자여도 좋다.Also, even if the amplifying element is a field effect transistor, the input terminal is a terminal on the gate side of the field effect transistor, the first terminal is a terminal on the drain side of the field effect transistor, and the second terminal is a terminal on the source side of the field effect transistor. good.

이것에 의하면, 실장 불량의 발생을 억제하면서, 전계 효과 트랜지스터에 의해 발생하는 열의 방열성을 높일 수 있다.According to this, it is possible to increase the heat dissipation property of heat generated by the field effect transistor while suppressing the occurrence of mounting failure.

또한, 증폭 소자는 바이폴라 트랜지스터이며, 입력 단자는 바이폴라 트랜지스터의 베이스측의 단자이고, 제 1 단자는 바이폴라 트랜지스터의 콜렉터측의 단자이며, 제 2 단자는 바이폴라 트랜지스터의 이미터측의 단자여도 좋다.Further, the amplifying element may be a bipolar transistor, the input terminal may be a terminal on the base side of the bipolar transistor, the first terminal may be a terminal on the collector side of the bipolar transistor, and the second terminal may be a terminal on the emitter side of the bipolar transistor.

이것에 의하면, 실장 불량의 발생을 억제하면서, 바이폴라 트랜지스터에 의해 발생하는 열의 방열성을 높일 수 있다.According to this, it is possible to increase the heat dissipation property of heat generated by the bipolar transistor while suppressing the occurrence of mounting failure.

또한, 전력 증폭기는 기판과 대향하는 실장면에 형성된 적어도 1개의 제 3 외부 단자를 더 갖고, 1 이상의 증폭 소자가 갖는 1 이상의 출력 단자 중 적어도 1개는, 전력 증폭기 내의 배선을 통해 제 3 외부 단자에 접속되고, 기판은 기판의 한쪽 주면측에 형성된 적어도 1개의 제 3 랜드 전극을 더 갖고, 제 3 외부 단자는 제 3 랜드 전극과 접속되며, 실장면으로부터 제 3 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리보다 길고, 제 3 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리가 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리보다 짧아도 좋다.In addition, the power amplifier further has at least one third external terminal formed on the mounting surface facing the substrate, and at least one of the one or more output terminals of the one or more amplifying elements is a third external terminal through a wiring in the power amplifier. Is connected to, the substrate further has at least one third land electrode formed on one main surface side of the substrate, the third external terminal is connected to the third land electrode, and the distance from the mounting surface to the connection surface of the third external terminal A, the distance from the mounting surface to the connection surface of the first external terminal may be longer, and the distance from the connection surface of the third land electrode to one main surface may be shorter than the distance from the connection surface of the first land electrode to one main surface.

이와 같이, 실장면으로부터 제 3 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리보다 길 경우여도, 제 3 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리를, 제 1 랜드 전극의 접속면으로부터 한쪽 주면까지의 거리보다 짧게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 3 외부 단자 및 제 3 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있다. 이것에 의해, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.In this way, even when the distance from the mounting surface to the connection surface of the third external terminal is longer than the distance from the mounting surface to the connection surface of the first external terminal, the distance from the connection surface of the third land electrode to the one main surface Is shorter than the distance from the connection surface of the first land electrode to one main surface, so that the distance between the connection surface of the first external terminal and the first land electrode and the distance between the connection surface of the third external terminal and the third land electrode are You can make the car smaller. Thereby, it is possible to suppress a mounting failure when mounting the power amplifier on the substrate.

또한, 전력 증폭기는 기판과 대향하는 실장면에 형성된 적어도 1개의 제 3 외부 단자를 더 갖고, 1 이상의 증폭 소자가 갖는 1 이상의 출력 단자 중 적어도 1개는, 전력 증폭기 내의 배선을 통해 제 3 외부 단자에 접속되고, 기판은 기판의 한쪽 주면측에 형성된 적어도 1개의 제 3 랜드 전극을 더 갖고, 제 3 외부 단자는 제 3 랜드 전극과 접속되며, 실장면으로부터 제 3 외부 단자의 접속면까지의 거리가, 실장면으로부터 제 1 외부 단자의 접속면까지의 거리보다 길고, 기판의 다른쪽 주면으로부터 제 3 랜드 전극의 접속면까지의 거리는, 다른쪽 주면으로부터 제 1 랜드 전극의 접속면까지의 거리보다 짧아도 좋다.In addition, the power amplifier further has at least one third external terminal formed on the mounting surface facing the substrate, and at least one of the one or more output terminals of the one or more amplifying elements is a third external terminal through a wiring in the power amplifier. Is connected to, the substrate further has at least one third land electrode formed on one main surface side of the substrate, the third external terminal is connected to the third land electrode, and the distance from the mounting surface to the connection surface of the third external terminal A, the distance from the mounting surface to the connection surface of the first external terminal is longer, and the distance from the other main surface of the substrate to the connection surface of the third land electrode is greater than the distance from the other main surface to the connection surface of the first land electrode. It can be short.

이와 같이, 실장면으로부터 제 3 외부 단자의 접속면까지의 거리가 실장면으로부터 제 1 외부 단자의 접속면까지의 거리보다 길 경우여도, 기판의 다른쪽 주면으로부터 제 3 랜드 전극의 접속면까지의 거리를, 기판의 다른쪽 주면으로부터 제 1 랜드 전극의 접속면까지의 거리보다 짧게 함으로써, 제 1 외부 단자 및 제 1 랜드 전극의 접속면간의 거리와, 제 3 외부 단자 및 제 3 랜드 전극의 접속면간의 거리의 차를 작게 할 수 있다. 이것에 의해, 전력 증폭기를 기판에 실장할 때의 실장 불량을 억제할 수 있다.In this way, even when the distance from the mounting surface to the connection surface of the third external terminal is longer than the distance from the mounting surface to the connection surface of the first external terminal, the distance from the other main surface of the substrate to the connection surface of the third land electrode is By making the distance shorter than the distance from the other main surface of the substrate to the connection surface of the first land electrode, the distance between the connection surface of the first external terminal and the first land electrode, and the connection of the third external terminal and the third land electrode The difference in the distance between faces can be reduced. Thereby, it is possible to suppress a mounting failure when mounting the power amplifier on the substrate.

또한, 기판의 제 2 랜드 전극의 외주를 따라 홈 형상의 패임부가 형성되어 있어도 좋다.Further, a groove-shaped recess may be formed along the outer periphery of the second land electrode of the substrate.

이것에 의하면, 실장시에 있어서의 여분의 접합재를 상기 패임부에 모을 수 있어, 제 2 외부 단자와 제 2 랜드 전극을 접속하는 접합재가 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.According to this, the excess bonding material at the time of mounting can be gathered in the said recess, and it can suppress that the bonding material which connects the 2nd external terminal and the 2nd land electrode is connected to the neighboring external terminal.

또한, 기판의 제 1 랜드 전극의 외주를 따라 홈 형상의 패임부가 형성되어 있어도 좋다.Further, a groove-shaped recess may be formed along the outer periphery of the first land electrode of the substrate.

이것에 의하면, 실장시에 있어서의 여분의 접합재를 상기 패임부에 모을 수 있어, 제 1 외부 단자와 제 1 랜드 전극을 접속하는 접합재가 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.According to this, the excess bonding material at the time of mounting can be collected in the recess, and the bonding material connecting the first external terminal and the first land electrode can be suppressed from being connected to the neighboring external terminal.

본 발명의 고주파 모듈은 실장 불량의 발생을 억제할 수 있다.The high frequency module of the present invention can suppress the occurrence of mounting failure.

도 1은 실시형태 1에 따른 고주파 모듈의 전력 증폭기와 기판을 분해한 사시도이다.
도 2는 실시형태 1에 따른 고주파 모듈의 전력 증폭기에 포함되는 증폭 소자 및 외부 단자를 나타내는 회로도이다.
도 3a는 실시형태 1에 따른 고주파 모듈의 전력 증폭기를 실장면에 수직인 방향으로부터 보았을 경우의 도면이다.
도 3b는 실시형태 1에 따른 고주파 모듈의 기판을 한쪽 주면에 수직인 방향으로부터 보았을 경우의 도면이다.
도 4는 실시형태 1에 따른 고주파 모듈을 도 1에 나타내는 IV-IV선으로 절단했을 경우의 단면도이고, 도 4의 (a)는 전력 증폭기가 기판에 실장되기 전의 상태를 나타내는 도면, 도 4의 (b)는 전력 증폭기가 기판에 실장된 상태를 나타내는 도면이다.
도 5는 실시형태 1에 따른 고주파 모듈로서, 전력 증폭기가 기판에 실장된 상태의 다른 일례를 나타내는 도면이다.
도 6은 실시형태 1에 따른 고주파 모듈에 있어서, 전력 증폭기의 외부 단자의 제조 방법을 나타내는 도면이다.
도 7은 실시형태 1에 따른 고주파 모듈에 있어서, 기판의 랜드 전극의 제조 방법을 나타내는 도면이다.
도 8은 실시형태 1의 변형예에 따른 고주파 모듈의 단면도이다.
도 9는 실시형태 2에 따른 고주파 모듈의 단면도이다.
도 10은 실시형태 2의 변형예에 따른 고주파 모듈의 단면도이다.
도 11은 실시형태 3에 따른 고주파 모듈의 전력 증폭기에 포함되는 증폭 회로 및 외부 단자를 나타내는 회로도이다.1 is an exploded perspective view of a power amplifier and a substrate of a high frequency module according to a first embodiment.
2 is a circuit diagram showing an amplifying element and an external terminal included in the power amplifier of the high-frequency module according to the first embodiment.
FIG. 3A is a diagram when the power amplifier of the high frequency module according to the first embodiment is viewed from a direction perpendicular to the mounting surface.
3B is a diagram when the substrate of the high frequency module according to the first embodiment is viewed from a direction perpendicular to one main surface.
FIG. 4 is a cross-sectional view of the high-frequency module according to the first embodiment taken along the line IV-IV shown in FIG. 1, and FIG. 4(a) is a diagram showing a state before the power amplifier is mounted on a substrate, and FIG. (b) is a diagram showing a state in which the power amplifier is mounted on a substrate.
5 is a diagram showing another example of a state in which a power amplifier is mounted on a substrate as a high-frequency module according to the first embodiment.
6 is a diagram illustrating a method of manufacturing an external terminal of a power amplifier in the high-frequency module according to the first embodiment.
7 is a diagram illustrating a method of manufacturing a land electrode of a substrate in a high-frequency module according to the first embodiment.
8 is a cross-sectional view of a high-frequency module according to a modification of the first embodiment.
9 is a cross-sectional view of a high-frequency module according to the second embodiment.
10 is a cross-sectional view of a high-frequency module according to a modification of the second embodiment.
11 is a circuit diagram showing an amplifying circuit and an external terminal included in the power amplifier of the high-frequency module according to the third embodiment.

이하, 본 발명의 실시형태에 따른 고주파 모듈에 대해서, 도면을 이용하여 상세하게 설명한다. 또, 이하에서 설명하는 실시형태는 어느 것이나 본 발명의 바람직한 일 구체예를 나타내는 것이다. 이하의 실시형태에서 나타내어지는 수치, 형상, 재료, 구성 요소, 구성 요소의 배치 위치 및 접속 형태, 스텝, 스텝의 순서 등은 일례이며, 본 발명을 한정하는 주지는 아니다. 또한, 이하의 실시형태에 있어서의 구성 요소 중, 본 발명의 최상위 개념을 나타내는 독립 청구항에 기재되어 있지 않은 구성 요소에 대해서는, 보다 바람직한 형태를 구성하는 임의의 구성 요소로서 설명된다.Hereinafter, a high-frequency module according to an embodiment of the present invention will be described in detail with reference to the drawings. In addition, any of the embodiments described below represent a preferred specific example of the present invention. Numerical values, shapes, materials, constituent elements, arrangement positions and connection forms of constituent elements, steps, order of steps, etc. shown in the following embodiments are examples and are not intended to limit the present invention. In addition, among the constituent elements in the following embodiments, constituent elements not described in the independent claims representing the highest concept of the present invention are described as arbitrary constituent elements constituting a more preferable form.

(실시형태 1)(Embodiment 1)

[1-1. 고주파 모듈의 구성][1-1. Composition of high frequency module]

도 1∼도 5를 참조하면서, 본 실시형태에 따른 고주파 모듈의 구성에 대하여 설명한다.The configuration of the high-frequency module according to the present embodiment will be described with reference to FIGS. 1 to 5.

도 1은 실시형태 1에 따른 고주파 모듈(1)의 전력 증폭기(10)와 기판(20)을 분해한 사시도이다. 고주파 모듈(1)은 증폭 소자(14)를 포함하는 전력 증폭기(10)와, 전력 증폭기(10)가 실장되는 기판(20)을 구비한다. 전력 증폭기(10)와 기판(20)은, 예를 들면 땜납 등의 접합재로 접속된다.1 is an exploded perspective view of a power amplifier 10 and a substrate 20 of a high frequency module 1 according to a first embodiment. The high frequency module 1 includes a power amplifier 10 including an amplifying element 14 and a substrate 20 on which the power amplifier 10 is mounted. The power amplifier 10 and the substrate 20 are connected by a bonding material such as solder, for example.

기판(20)은 한쪽 주면(20a) 및 한쪽 주면(20a)과 반대측인 다른쪽 주면 (20b)을 갖고 있다. 기판(20)의 한쪽 주면(20a)에는 제 1 랜드 전극(21), 복수의 제 2 랜드 전극(22a, 22b) 및 제 3 랜드 전극(23)이 형성되어 있다. 기판(20)은 자외선 경화 재료 또는 광경화 재료를 포함하고, 포토리소그래피법 등의 반도체 프로세스로 형성된다.The substrate 20 has one main surface 20a and the other main surface 20b opposite to the one main surface 20a. A first land electrode 21, a plurality of second land electrodes 22a and 22b, and a third land electrode 23 are formed on one main surface 20a of the substrate 20. The substrate 20 contains an ultraviolet curing material or a photocuring material, and is formed by a semiconductor process such as a photolithography method.

전력 증폭기(10)는 직육면체 형상이며, 증폭 소자(14) 및 복수의 외부 단자를 갖고 있다. 도 1에서는, 복수의 외부 단자로서 제 1 외부 단자(11), 복수의 제 2 외부 단자(12a, 12b) 및 제 3 외부 단자(13)가 나타내어져 있다. 후술하는 도 2에 나타내는 바와 같이, 제 1 외부 단자(11)는 증폭 소자(14)의 입력 단자(15)에 접속되는 단자이다. 제 2 외부 단자(12a)는 증폭 소자(14)의 제 1 단자(16)(예를 들면 드레인측의 단자)에 접속되는 단자이다. 제 2 외부 단자(12b)는, 증폭 소자(14)의 제 2 단자(17)(예를 들면 소스측의 단자)에 접속되는 단자이다. 제 3 외부 단자(13)는 증폭 소자(14)의 출력 단자(18)에 접속되는 단자이다.The power amplifier 10 has a rectangular parallelepiped shape, and has an amplifying element 14 and a plurality of external terminals. In Fig. 1, a first external terminal 11, a plurality of second external terminals 12a and 12b, and a third external terminal 13 are shown as a plurality of external terminals. As shown in FIG. 2 to be described later, the first external terminal 11 is a terminal connected to the input terminal 15 of the amplifying element 14. The second external terminal 12a is a terminal connected to the first terminal 16 (eg, a terminal on the drain side) of the amplifying element 14. The second external terminal 12b is a terminal connected to the second terminal 17 (for example, a terminal on the source side) of the amplifying element 14. The third external terminal 13 is a terminal connected to the output terminal 18 of the amplifying element 14.

이들 외부 단자는 도금 성장 전극이고, 동일 금속 재료를 포함한다. 제 1 외부 단자(11), 제 2 외부 단자(12a, 12b) 및 제 3 외부 단자(13)의 각각은, 전력 증폭기(10)의 실장면(10a)에 형성되어 있다. 실장면(10a)이란, 전력 증폭기(10)를 기판(20)에 실장했을 때에 기판(20)의 한쪽 주면(20a)과 대향하는 면이다.These external terminals are plated growth electrodes and contain the same metal material. Each of the first external terminal 11, the second external terminals 12a and 12b, and the third external terminal 13 is formed on the mounting surface 10a of the power amplifier 10. The mounting surface 10a is a surface facing one main surface 20a of the substrate 20 when the power amplifier 10 is mounted on the substrate 20.

고주파 모듈(1)에서는, 제 1 외부 단자(11)가 제 1 랜드 전극(21)에 접속되고, 제 2 외부 단자(12a)가 제 2 랜드 전극(22a)에 접속되고, 제 2 외부 단자(12b)가 제 2 랜드 전극(22b)에 접속되며, 제 3 외부 단자(13)가 제 3 랜드 전극(23)에 접속된다.In the high frequency module 1, the first external terminal 11 is connected to the first land electrode 21, the second external terminal 12a is connected to the second land electrode 22a, and the second external terminal ( 12b) is connected to the second land electrode 22b, and the third external terminal 13 is connected to the third land electrode 23.

도 2는 전력 증폭기(10)에 포함되는 증폭 소자(14) 및 외부 단자를 나타내는 회로도이다. 실제의 전력 증폭기(10)에는 복수의 증폭 소자, 복수의 필터 소자, 스위치 회로 및 제어 회로 등이 포함되지만, 본 실시형태에서는 전력 증폭기(10) 중에 1개의 증폭 소자(14)가 형성되어 있는 예에 대하여 설명한다.2 is a circuit diagram showing an amplifying element 14 and an external terminal included in the power amplifier 10. The actual power amplifier 10 includes a plurality of amplifying elements, a plurality of filter elements, a switch circuit, a control circuit, and the like, but in this embodiment, an example in which one amplifying element 14 is formed in the power amplifier 10 It will be described.

증폭 소자(14)는 입력 단자(15), 출력 단자(18), 제 1 단자(16) 및 제 2 단자(17)를 갖고 있다. 증폭 소자(14)는 입력 단자(15)에 입력되는 고주파 신호를 증폭해서 출력 단자(18)에 출력한다. 또한, 증폭 소자(14)는 증폭 소자(14)에 인가되는 바이어스 전압에 의해 제 1 단자(16) 및 제 2 단자(17)간을 흐르는 전류가 제어된다.The amplifying element 14 has an input terminal 15, an output terminal 18, a first terminal 16 and a second terminal 17. The amplifying element 14 amplifies the high-frequency signal input to the input terminal 15 and outputs it to the output terminal 18. In addition, the amplifying element 14 controls the current flowing between the first terminal 16 and the second terminal 17 by a bias voltage applied to the amplifying element 14.

증폭 소자(14)는, 예를 들면 전계 효과 트랜지스터이다. 입력 단자(15)는 전계 효과 트랜지스터의 게이트측의 단자이며, 제 1 단자(16)는 전계 효과 트랜지스터의 드레인측의 단자이며, 제 2 단자(17)는 전계 효과 트랜지스터의 소스측의 단자이다. 또, 증폭 소자(14)는 바이폴라 트랜지스터여도 좋다. 그 경우, 입력 단자(15)는 바이폴라 트랜지스터의 베이스측의 단자이고, 제 1 단자(16)는 바이폴라 트랜지스터의 콜렉터측의 단자이며, 제 2 단자(17)는 바이폴라 트랜지스터의 이미터측의 단자이다.The amplifying element 14 is, for example, a field effect transistor. The input terminal 15 is a terminal on the gate side of the field effect transistor, the first terminal 16 is a terminal on the drain side of the field effect transistor, and the second terminal 17 is a terminal on the source side of the field effect transistor. Further, the amplifying element 14 may be a bipolar transistor. In that case, the input terminal 15 is a terminal on the base side of the bipolar transistor, the first terminal 16 is a terminal on the collector side of the bipolar transistor, and the second terminal 17 is a terminal on the emitter side of the bipolar transistor.

증폭 소자(14)의 입력 단자(15)는 배선(L)을 통해 제 1 외부 단자(11)에 접속된다. 제 1 단자(16) 및 제 2 단자(17)의 각각은, 배선(L)을 통해 제 2 외부 단자(12a, 12b)의 각각에 접속된다. 출력 단자(18)는 배선(L)을 통해 제 3 외부 단자(13)에 접속된다. 각 배선(L)은 전력 증폭기(10) 내에 형성되어 있는 금속 배선이다.The input terminal 15 of the amplifying element 14 is connected to the first external terminal 11 through a wiring L. Each of the first terminal 16 and the second terminal 17 is connected to each of the second external terminals 12a and 12b via a wiring L. The output terminal 18 is connected to the third external terminal 13 through a wiring L. Each wiring L is a metal wiring formed in the power amplifier 10.

증폭 소자(14)의 제 1 단자(16) 및 제 2 단자(17)에는 증폭 소자(14)의 증폭 작용에 의해 큰 전류가 흐르므로, 제 1 단자(16) 및 제 2 단자(17)의 부근에 열이 발생하기 쉽다. 그 때문에, 제 1 단자(16), 제 2 단자(17)의 각각에 접속되는 제 2 외부 단자(12a, 12b)는, 입력 단자(15)에 접속되는 제 1 외부 단자(11)에 비하여 방열성을 높게 하는 편이 좋다. 또한, 증폭 소자(14)의 출력 단자(18)에는 전력 증폭된 신호가 출력되므로, 출력 단자(18)의 부근에 열이 발생하기 쉽다. 그 때문에, 출력 단자(18)에 접속되는 제 3 외부 단자(13)는, 입력 단자(15)에 접속되는 제 1 외부 단자(11)에 비하여 방열성을 높게 하는 편이 좋다.Since a large current flows through the first terminal 16 and the second terminal 17 of the amplifying element 14 due to the amplifying action of the amplifying element 14, the first terminal 16 and the second terminal 17 It is easy to generate heat in the vicinity. Therefore, the second external terminals 12a and 12b connected to each of the first terminal 16 and the second terminal 17 have heat dissipation properties compared to the first external terminal 11 connected to the input terminal 15. It is better to increase the value. Further, since the power-amplified signal is output to the output terminal 18 of the amplifying element 14, heat is likely to be generated in the vicinity of the output terminal 18. Therefore, it is preferable that the third external terminal 13 connected to the output terminal 18 has higher heat dissipation properties than the first external terminal 11 connected to the input terminal 15.

도 3a는 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우의 도면이다.3A is a view when the power amplifier 10 is viewed from a direction perpendicular to the mounting surface 10a.

도 3a에 나타내는 바와 같이, 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우, 제 2 외부 단자(12a, 12b), 제 3 외부 단자(13)의 각각의 면적은 제 1 외부 단자(11)의 면적보다 크다. 예를 들면, 제 2 외부 단자(12a, 12b), 제 3 외부 단자(13)의 각각의 면적은 제 1 외부 단자(11)의 면적의 1.5배 이상 3배 이하이다.As shown in Fig. 3A, when the power amplifier 10 is viewed from a direction perpendicular to the mounting surface 10a, the respective areas of the second external terminals 12a and 12b and the third external terminal 13 are first It is larger than the area of the external terminal 11. For example, the respective areas of the second external terminals 12a and 12b and the third external terminal 13 are 1.5 times or more and 3 times or less of the area of the first external terminal 11.

또한, 마찬가지로 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우, 제 1 외부 단자(11)는 원형상이고, 제 2 외부 단자(12a, 12b)의 각각은 장방형상이고, 제 3 외부 단자(13)는 타원형상 또는 장방형상이다. 예를 들면, 제 2 외부 단자(12a)의 장변 치수는 제 1 외부 단자(11)의 직경 치수보다 크고, 제 2 외부 단자(12a)의 단변 치수는 제 1 외부 단자(11)의 직경 치수와 동일하다. 예를 들면, 제 1 외부 단자(11)의 직경은 75㎛이고, 제 2 외부 단자(12a)의 단변은 75㎛이며 장변은 150㎛이다.In addition, similarly, when the power amplifier 10 is viewed from a direction perpendicular to the mounting surface 10a, the first external terminal 11 has a circular shape, each of the second external terminals 12a, 12b has a rectangular shape, and the third The external terminal 13 has an oval shape or a rectangular shape. For example, the long side dimension of the second external terminal 12a is larger than the diameter dimension of the first external terminal 11, and the short side dimension of the second external terminal 12a is the diameter dimension of the first external terminal 11 same. For example, the diameter of the first external terminal 11 is 75 µm, the short side of the second external terminal 12a is 75 µm, and the long side is 150 µm.

이와 같이, 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우에, 제 2 외부 단자(12a, 12b) 또는 제 3 외부 단자(13)의 각각의 면적을 제 1 외부 단자(11)의 면적보다 크게 함으로써, 전력 증폭기(10)에서 발생한 열의 방열성을 높일 수 있다.In this way, when the power amplifier 10 is viewed from a direction perpendicular to the mounting surface 10a, the respective areas of the second external terminals 12a and 12b or the third external terminal 13 are defined as the first external terminals ( By setting it larger than the area of 11), heat dissipation of heat generated by the power amplifier 10 can be improved.

또, 방열성의 관점으로부터 하면, 모든 외부 단자의 면적을 크게 하는 편이 좋지만, 모든 외부 단자의 면적을 크게 하면 전력 증폭기(10)의 면적이 커져 버린다. 그래서, 본 실시형태에서는 열 발생원에 가까운 제 1 단자(16), 제 2 단자(17) 및 출력 단자(18)에 접속되는 각 외부 단자의 면적을, 입력 단자(15)에 접속되는 외부 단자의 면적보다 크게 하고 있다.Further, from the viewpoint of heat dissipation, it is better to increase the areas of all external terminals, but increasing the areas of all external terminals increases the area of the power amplifier 10. Therefore, in this embodiment, the area of each external terminal connected to the first terminal 16, the second terminal 17, and the output terminal 18 close to the heat generating source is determined by the external terminal connected to the input terminal 15. It is larger than the area.

또한, 마찬가지로 방열성의 관점으로부터, 제 2 외부 단자(12a, 12b)에 접속되는 제 2 랜드 전극(22a, 22b), 및, 제 3 외부 단자(13)에 접속되는 제 3 랜드 전극(23)은, 제 1 외부 단자(11)에 접속되는 제 1 랜드 전극(21)에 비하여 수열성을 높게 하는 편이 좋다.In addition, similarly, from the viewpoint of heat dissipation, the second land electrodes 22a and 22b connected to the second external terminals 12a and 12b, and the third land electrode 23 connected to the third external terminals 13 are , It is better to increase the heat-receiving property compared to the first land electrode 21 connected to the first external terminal 11.

도 3b는 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우의 도면이다.3B is a diagram when the substrate 20 is viewed from a direction perpendicular to one main surface 20a.

도 3b에 나타내는 바와 같이, 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우, 제 2 랜드 전극(22a, 22b) 및 제 3 랜드 전극(23)의 각각의 면적은 제 1 랜드 전극(21)의 면적보다 크다. 예를 들면, 제 2 랜드 전극(22a, 22b), 제 3 랜드 전극(23)의 각각의 면적은 제 1 랜드 전극(21)의 면적의 1.5배 이상 3배 이하이다.As shown in FIG. 3B, when the substrate 20 is viewed from a direction perpendicular to one main surface 20a, the respective areas of the second land electrodes 22a and 22b and the third land electrode 23 are the first land It is larger than the area of the electrode 21. For example, the respective areas of the second land electrodes 22a and 22b and the third land electrode 23 are 1.5 times or more and 3 times or less of the area of the first land electrode 21.

또한, 마찬가지로 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우, 제 1 랜드 전극(21)은 원형상이고, 제 2 랜드 전극(22a, 22b)의 각각은 장방형상이며, 제 3 랜드 전극(23)은 타원형상 또는 장방형상이다. 예를 들면, 제 2 랜드 전극(22a)의 장변 치수는 제 1 랜드 전극(21)의 직경 치수보다 크고, 제 2 랜드 전극(22a)의 단변 치수는 제 1 랜드 전극(21)의 직경 치수와 동일하다. 예를 들면, 제 1 랜드 전극(21)의 직경은 90㎛이며, 제 2 랜드 전극(22a)의 단변은 90㎛이며 장변은 180㎛이다.Further, similarly, when the substrate 20 is viewed from a direction perpendicular to one main surface 20a, the first land electrode 21 has a circular shape, each of the second land electrodes 22a, 22b has a rectangular shape, and the third The land electrode 23 has an elliptical shape or a rectangular shape. For example, the long side dimension of the second land electrode 22a is larger than the diameter dimension of the first land electrode 21, and the short side dimension of the second land electrode 22a is the diameter dimension of the first land electrode 21 same. For example, the diameter of the first land electrode 21 is 90 µm, the short side of the second land electrode 22a is 90 µm, and the long side is 180 µm.

이와 같이, 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우에, 제 2 랜드 전극(22a, 22b) 또는 제 3 랜드 전극(23)의 각각의 면적을 제 1 랜드 전극(21)의 면적보다 크게 함으로써, 전력 증폭기(10)에서 발생한 열에 대한 수열성을 높일 수 있다.As described above, when the substrate 20 is viewed from a direction perpendicular to one main surface 20a, the respective areas of the second land electrodes 22a and 22b or the third land electrode 23 are defined as the first land electrode 21 By making it larger than the area of ), it is possible to increase the heat-receiving property for heat generated by the power amplifier 10.

도 4는 고주파 모듈(1)을 도 1에 나타내는 IV-IV선으로 절단했을 경우의 단면도이다. 도 4의 (a)는 전력 증폭기(10)가 기판(20)에 실장되기 전의 상태를 나타내는 도면이고, 도 4의 (b)는 전력 증폭기(10)가 기판(20)에 실장된 상태를 나타내는 도면이다.4 is a cross-sectional view of the high-frequency module 1 taken along line IV-IV shown in FIG. 1. 4(a) is a diagram showing a state before the power amplifier 10 is mounted on the substrate 20, and FIG. 4(b) is a diagram illustrating a state in which the power amplifier 10 is mounted on the substrate 20 It is a drawing.

또 여기에서는, 복수의 외부 단자 중 제 1 외부 단자(11) 및 제 2 외부 단자(12a)에 착안해서 설명한다. 또한, 복수의 랜드 전극 중, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)에 착안해서 설명한다. 제 2 외부 단자(12b)는 제 2 외부 단자(12a)와 동일 구성이며, 제 2 랜드 전극(22b)은 제 2 랜드 전극(22a)과 동일 구성이므로 각각의 설명을 생략한다. 제 3 외부 단자(13) 및 제 3 랜드 전극(23)에 대해서는 후술한다.In addition, here, the description will focus on the first external terminal 11 and the second external terminal 12a among a plurality of external terminals. In addition, among the plurality of land electrodes, the description will be given focusing on the first land electrode 21 and the second land electrode 22a. The second external terminal 12b has the same configuration as the second external terminal 12a, and the second land electrode 22b has the same configuration as the second land electrode 22a, and thus descriptions thereof will be omitted. The third external terminal 13 and the third land electrode 23 will be described later.

도 4의 (a)에 나타내는 바와 같이, 제 1 외부 단자(11) 및 제 2 외부 단자(12a)는, 실장면(10a)으로부터 기판(20)측을 향해 돌출되어 있다. 제 1 외부 단자(11)의 돌출된 선단에는 평면 형상의 접속면(f11)이 형성되고, 제 2 외부 단자(12a)의 돌출된 선단에는 평면 형상의 접속면(f12)이 형성되어 있다. 접속면(f11, f12)은 전력 증폭기(10)가 기판(20)에 실장될 때에, 기판(20)의 랜드 전극에 접속되는 면이다.As shown in Fig. 4A, the first external terminal 11 and the second external terminal 12a protrude from the mounting surface 10a toward the substrate 20 side. A planar connection surface f11 is formed at the protruding end of the first external terminal 11, and a planar connection surface f12 is formed at the protruding tip of the second external terminal 12a. The connection surfaces f11 and f12 are surfaces connected to the land electrodes of the substrate 20 when the power amplifier 10 is mounted on the substrate 20.

실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)는, 실장면(10a)으로부터 제 2 외부 단자(12a)의 접속면(f12)까지의 거리(p2)보다 짧게 되어 있다. 이 거리(p1, p2)의 차이는, 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우의 외부 단자의 면적이 관계되어 있고, 예를 들면 외부 단자의 면적이 클수록 상기 거리가 길어진다. 본 실시형태에서는, 제 2 외부 단자(12a)보다 제 1 외부 단자(11)의 쪽이 실장면(10a)에 수직인 방향으로부터 보았을 경우의 면적이 작으므로, 거리(p1)<거리(p2)로 되어 있다. 거리(p1, p2)의 차는, 예를 들면 2㎛ 이상 4㎛ 이하이다.The distance p1 from the mounting surface 10a to the connection surface f11 of the first external terminal 11 is the distance from the mounting surface 10a to the connection surface f12 of the second external terminal 12a ( It is shorter than p2). The difference between the distances p1 and p2 is related to the area of the external terminal when the power amplifier 10 is viewed from a direction perpendicular to the mounting surface 10a. Becomes longer. In this embodiment, since the area of the first external terminal 11 when viewed from the direction perpendicular to the mounting surface 10a is smaller than the second external terminal 12a, the distance p1 <the distance p2 It is made into. The difference between the distances p1 and p2 is, for example, 2 µm or more and 4 µm or less.

이와 같이, 전력 증폭기(10)의 제 1 외부 단자(11) 및 제 2 외부 단자(12a)의 높이가 다르기 때문에, 이 상태에서 전력 증폭기(10)를 실장하면 실장 불량이 발생하기 쉽다. 그 때문에 본 실시형태에서는, 기판(20)을 이하에 나타내는 특징적인 구조로 하고 있다.As described above, since the first external terminal 11 and the second external terminal 12a of the power amplifier 10 have different heights, mounting the power amplifier 10 in this state tends to cause a mounting failure. Therefore, in this embodiment, the substrate 20 has a characteristic structure shown below.

도 4의 (a)에 나타내는 바와 같이, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)은 실장면(10a)과 대향하는 평면 형상의 접속면(f21, f22)을 각각 갖고 있다. 접속면(f21, f22)은 전력 증폭기(10)가 기판(20)에 실장될 때에, 전력 증폭기(10)의 외부 단자에 접속되는 면이다. 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)은 도금 등에 의해 형성되고, 전극의 두께만큼 한쪽 주면(20a)으로부터 전력 증폭기(10)측을 향해서 돌출되어 있다. 본 실시형태에서는, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)가, 제 2 랜드 전극(22a)의 접속면(f22)으로부터 한쪽 주면(20a)까지의 거리(p2a)보다 길게 되어 있다(거리(p1a)>거리(p2a)). 바꿔 말하면, 기판(20)의 다른쪽 주면(20b)으로부터 제 1 랜드 전극(21)의 접속면(f21)까지의 거리(h1)는, 다른쪽 주면(20b)으로부터 제 2 랜드 전극(22a)의 접속면(f22)까지의 거리(h2)보다 길다(거리(h1)>거리(h2)). 거리(h1, h2)의 차는, 예를 들면 2㎛ 이상 4㎛ 이하이다. 즉, 소정의 면을 기준으로 했을 경우에, 제 1 랜드 전극(21)의 높이는 제 2 랜드 전극 (22)의 높이보다 높게 되어 있다. 또한, 접속면(f21)이 접속면(f22)보다 실장면(10a)의 가까이에 위치하고 있다.As shown in Fig. 4A, the first land electrode 21 and the second land electrode 22a have planar connection surfaces f21 and f22 facing the mounting surface 10a, respectively. The connection surfaces f21 and f22 are surfaces connected to the external terminals of the power amplifier 10 when the power amplifier 10 is mounted on the substrate 20. The first land electrode 21 and the second land electrode 22a are formed by plating or the like, and protrude toward the power amplifier 10 side from one main surface 20a by the thickness of the electrode. In this embodiment, the distance p1a from the connection surface f21 of the first land electrode 21 to the one main surface 20a is from the connection surface f22 of the second land electrode 22a to the one main surface 20a ) Is longer than the distance p2a (distance p1a> distance p2a). In other words, the distance h1 from the other main surface 20b of the substrate 20 to the connection surface f21 of the first land electrode 21 is from the other main surface 20b to the second land electrode 22a Is longer than the distance h2 to the connection surface f22 of (distance h1> distance h2). The difference between the distances h1 and h2 is, for example, 2 µm or more and 4 µm or less. That is, when the predetermined surface is used as a reference, the height of the first land electrode 21 is higher than the height of the second land electrode 22. Further, the connection surface f21 is located closer to the mounting surface 10a than the connection surface f22.

도 4의 (b)에 나타내는 바와 같이, 제 1 외부 단자(11)는 제 1 랜드 전극(21)에 접속되고, 제 2 외부 단자(12a)는 제 2 랜드 전극(22a)에 접속된다. 구체적으로는, 제 1 외부 단자(11)의 접속면(f11)은 제 1 랜드 전극(21)의 접속면(f21)에 접합재(30)를 사용해서 접속되고, 제 2 외부 단자(12a)의 접속면(f12)은 제 2 랜드 전극(22a)의 접속면(f22)에 접합재(30)를 사용해서 접속된다.As shown in Fig. 4B, the first external terminal 11 is connected to the first land electrode 21, and the second external terminal 12a is connected to the second land electrode 22a. Specifically, the connection surface f11 of the first external terminal 11 is connected to the connection surface f21 of the first land electrode 21 using the bonding material 30, and the second external terminal 12a is The connection surface f12 is connected to the connection surface f22 of the second land electrode 22a using the bonding material 30.

이와 같이, 본 실시형태의 고주파 모듈(1)은 전력 증폭기(10)와 전력 증폭기(10)가 실장되는 기판(20)을 구비한다. 전력 증폭기(10)는 실장면(10a)과 실장면(10a)에 형성된 제 1 외부 단자(11) 및 제 2 외부 단자(예를 들면 제 2 외부 단자(12a))를 갖고 있다. 기판(20)은 한쪽 주면(20a)과 한쪽 주면(20a)에 형성된 제 1 랜드 전극(21) 및 제 2 랜드 전극(예를 들면 제 2 랜드 전극(22a))을 갖고 있다. 제 1 외부 단자(11)는 제 1 랜드 전극(21)과 접속되고, 제 2 외부 단자(12a)는 제 2 랜드 전극(22a)과 접속된다. 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)는, 실장면(10a)으로부터 제 2 외부 단자(12a)의 접속면(f12)까지의 거리(p2)보다 짧고, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)는, 제 2 랜드 전극(22a)의 접속면(f22)으로부터 한쪽 주면(20a)까지의 거리(p2a)보다 길다.In this way, the high frequency module 1 of the present embodiment includes the power amplifier 10 and the substrate 20 on which the power amplifier 10 is mounted. The power amplifier 10 has a mounting surface 10a and a first external terminal 11 and a second external terminal (for example, a second external terminal 12a) formed on the mounting surface 10a. The substrate 20 has a first land electrode 21 and a second land electrode (for example, a second land electrode 22a) formed on one main surface 20a and one main surface 20a. The first external terminal 11 is connected to the first land electrode 21 and the second external terminal 12a is connected to the second land electrode 22a. The distance p1 from the mounting surface 10a to the connection surface f11 of the first external terminal 11 is the distance from the mounting surface 10a to the connection surface f12 of the second external terminal 12a ( It is shorter than p2), and the distance p1a from the connection surface f21 of the first land electrode 21 to the one main surface 20a is one main surface 20a from the connection surface f22 of the second land electrode 22a. ) Is longer than the distance to (p2a).

즉, 본 실시형태에서는, 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)와, 실장면(10a)으로부터 제 2 외부 단자(12a)의 접속면(f12)까지의 거리(p2)의 관계가 거리(p1)<거리(p2)인 것에 대해, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)와, 제 2 랜드 전극(22a)의 접속면(f22)으로부터 한쪽 주면(20a)까지의 거리(p2a)의 관계를 거리(p1a)>거리(p2a)로 하고 있다.That is, in this embodiment, the distance p1 from the mounting surface 10a to the connection surface f11 of the first external terminal 11 and the connection surface of the second external terminal 12a from the mounting surface 10a Where the relationship between the distance p2 to (f12) is the distance p1 <distance p2, the distance p1a from the connection surface f21 of the first land electrode 21 to one main surface 20a And, the relationship between the distance p2a from the connection surface f22 of the second land electrode 22a to the one main surface 20a is set as the distance p1a> distance p2a.

이것에 의해, 접속면(f11, f21)간의 거리와 접속면(f12, f22)간의 거리의 차를 작게 할 수 있어, 전력 증폭기(10)를 기판(20)에 실장할 때의 접속 불량, 즉 실장 불량을 억제할 수 있다.Thereby, the difference between the distance between the connection surfaces f11 and f21 and the distance between the connection surfaces f12 and f22 can be reduced, and connection failure when the power amplifier 10 is mounted on the substrate 20, that is, Improper mounting can be suppressed.

이어서, 도 5를 참조하면서, 제 3 외부 단자(13) 및 제 3 랜드 전극(23)에 대하여 설명한다. 도 5는 전력 증폭기(10)가 기판(20)에 실장된 상태의 다른 일례를 나타내는 도면이다.Next, the third external terminal 13 and the third land electrode 23 will be described with reference to FIG. 5. 5 is a diagram showing another example of a state in which the power amplifier 10 is mounted on the substrate 20.

도 5에 나타내는 바와 같이, 제 3 외부 단자(13)는 실장면(10a)으로부터 기판(20)측을 향해 돌출되어 있다. 제 3 외부 단자(13)의 돌출된 선단에는 평면 형상의 접속면(f13)이 형성되어 있다. 실장면(10a)으로부터 제 3 외부 단자(13)의 접속면(f13)까지의 거리(p3)는, 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)보다 길게 되어 있다(거리(p1)<거리(p3)).As shown in FIG. 5, the 3rd external terminal 13 protrudes toward the board|substrate 20 side from the mounting surface 10a. A planar connection surface f13 is formed at the protruding tip of the third external terminal 13. The distance p3 from the mounting surface 10a to the connection surface f13 of the third external terminal 13 is the distance from the mounting surface 10a to the connection surface f11 of the first external terminal 11 ( It is longer than p1) (distance (p1) <distance (p3)).

제 3 랜드 전극(23)은 실장면(10a)과 대향하는 평면 형상의 접속면(f23)을 갖고 있다. 제 3 랜드 전극(23)의 접속면(f23)으로부터 한쪽 주면(20a)까지의 거리(p3a)는, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)보다 짧게 되어 있다(거리(p1a)>거리(p3a)). 바꿔 말하면, 기판(20)의 다른쪽 주면(20b)으로부터 제 3 랜드 전극(23)의 접속면(f23)까지의 거리(h3)는, 다른쪽 주면(20b)으로부터 제 1 랜드 전극(21)의 접속면(f21)까지의 거리(h1)보다 짧다(거리(h1)>거리(h3)). 즉, 소정의 면을 기준으로 했을 경우에, 제 3 랜드 전극(23)의 높이는 제 1 랜드 전극(21)의 높이보다 낮다. 제 3 외부 단자(13)의 접속면(f13)은 제 3 랜드 전극(23)의 접속면(f23)에 접합재(30)를 사용해서 접속된다.The third land electrode 23 has a planar connection surface f23 facing the mounting surface 10a. The distance p3a from the connection surface f23 of the third land electrode 23 to the one main surface 20a is the distance from the connection surface f21 of the first land electrode 21 to the one main surface 20a ( It is shorter than p1a) (distance p1a> distance p3a). In other words, the distance h3 from the other main surface 20b of the substrate 20 to the connection surface f23 of the third land electrode 23 is from the other main surface 20b to the first land electrode 21 Is shorter than the distance h1 to the connection surface f21 of (distance h1> distance h3). That is, when the predetermined surface is used as a reference, the height of the third land electrode 23 is lower than that of the first land electrode 21. The connection surface f13 of the third external terminal 13 is connected to the connection surface f23 of the third land electrode 23 using a bonding material 30.

본 실시형태에서는, 실장면(10a)으로부터 제 1 외부 단자(11)의 접속면(f11)까지의 거리(p1)와, 실장면(10a)으로부터 제 3 외부 단자(13)의 접속면(f13)까지의 거리(p3)의 관계가 거리(p1)<거리(p3)인 것에 대해, 제 1 랜드 전극(21)의 접속면(f21)으로부터 한쪽 주면(20a)까지의 거리(p1a)와, 제 3 랜드 전극(23)의 접속면(f23)으로부터 한쪽 주면(20a)까지의 거리(p3a)의 관계를 거리(p1a)>거리(p3a)로 하고 있다. 이것에 의해, 접속면(f11, f21)간의 거리와 접속면(f13, f23)간의 거리의 차를 작게 할 수 있어, 전력 증폭기(10)를 기판(20)에 실장할 때의 접속 불량, 즉 실장 불량을 억제할 수 있다.In this embodiment, the distance p1 from the mounting surface 10a to the connection surface f11 of the first external terminal 11 and the connection surface f13 of the third external terminal 13 from the mounting surface 10a ), the distance p1a from the connection surface f21 of the first land electrode 21 to the one main surface 20a, and the relationship between the distance p3 and the distance p1 <the distance p3, The relationship between the distance p3a from the connection surface f23 of the third land electrode 23 to the one main surface 20a is set as distance p1a> distance p3a. Accordingly, the difference between the distance between the connection surfaces f11 and f21 and the distance between the connection surfaces f13 and f23 can be reduced, and connection failure when the power amplifier 10 is mounted on the substrate 20, that is, Improper mounting can be suppressed.

[1-2. 외부 단자 및 랜드 전극의 제조 방법][1-2. Manufacturing method of external terminal and land electrode]

이어서, 전력 증폭기(10)의 외부 단자의 제조 방법, 및, 기판(20)의 랜드 전극의 제조 방법에 대하여 설명한다. 여기에서는, 복수의 외부 단자 중 제 1 외부 단자(11) 및 제 2 외부 단자(12a)에 착안해서 설명한다. 또한, 복수의 랜드 전극 중, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)에 착안해서 설명한다.Next, a method of manufacturing an external terminal of the power amplifier 10 and a method of manufacturing a land electrode of the substrate 20 will be described. Here, a description will be given focusing on the first external terminal 11 and the second external terminal 12a among a plurality of external terminals. In addition, among the plurality of land electrodes, the description will be given focusing on the first land electrode 21 and the second land electrode 22a.

도 6은 전력 증폭기(10)의 외부 단자의 제조 방법을 나타내는 도면이다.6 is a diagram illustrating a method of manufacturing an external terminal of the power amplifier 10.

우선, 도 6의 (a)에 나타내는 바와 같이, 외부 단자가 형성되기 전의 전력 증폭기(10)를 준비한다. 전력 증폭기(10)에는 증폭 소자(14)가 내장되며, 또한 외부 단자를 형성하기 위한 하지 전극(underlayer electrode)(u1, u2)이 형성되어 있다. 각 하지 전극(u1, u2)은, 예를 들면 스퍼터에 의해 Ti층, Cu층을 순서대로 퇴적함으로써 형성된다. 하지 전극(u1)은 배선(L)을 통해 증폭 소자(14)의 입력 단자(15)에 접속되고, 하지 전극(u2)은 배선(L)을 통해 제 1 단자(16)에 접속되어 있다.First, as shown in Fig. 6A, the power amplifier 10 before the external terminal is formed is prepared. In the power amplifier 10, an amplifying element 14 is incorporated, and underlayer electrodes u1 and u2 for forming an external terminal are formed. Each of the underlying electrodes u1 and u2 is formed by sequentially depositing a Ti layer and a Cu layer by, for example, sputtering. The base electrode u1 is connected to the input terminal 15 of the amplifying element 14 through the wiring L, and the base electrode u2 is connected to the first terminal 16 through the wiring L.

이어서, 도 6의 (b)에 나타내는 바와 같이, 하지 전극(u1)에 대응하는 제 1 외부 단자(11)를 형성하고, 하지 전극(u2)에 대응하는 제 2 외부 단자(12a)를 형성한다. 이들 제 1 외부 단자(11) 및 제 2 외부 단자(12a)는, 예를 들면 Cu 필러이며, 하지 전극(u1, u2)을 시드 전극으로 하고, 도금 성장함으로써 형성된다. 또, 도금 성장할 때는 하지 전극(u1, u2) 이외의 영역을 마스킹해서 도금이 행해진다. 상술한 바와 같이, 제 2 외부 단자(12a)보다 제 1 외부 단자(11)의 쪽이, 실장면(10a)에 수직인 방향으로부터 보았을 경우의 면적이 작으므로, 도금 성장시킨 후는 거리(p1)<거리(p2)로 된다.Subsequently, as shown in Fig. 6B, a first external terminal 11 corresponding to the base electrode u1 is formed, and a second external terminal 12a corresponding to the base electrode u2 is formed. . These first and second external terminals 11 and 12a are, for example, Cu fillers, and are formed by plating growth using the underlying electrodes u1 and u2 as seed electrodes. In addition, during plating growth, plating is performed by masking regions other than the underlying electrodes u1 and u2. As described above, since the area of the first external terminal 11 when viewed from the direction perpendicular to the mounting surface 10a is smaller than the second external terminal 12a, the distance p1 )<distance(p2).

도 7은 기판(20)의 랜드 전극의 제조 방법을 나타내는 도면이다.7 is a diagram illustrating a method of manufacturing a land electrode of the substrate 20.

우선, 도 7의 (a)에 나타내는 바와 같이, 반도체 프로세스에 의해 기판(20)을 형성하고, 또한 기판(20)의 한쪽 주면(20a)에 랜드 전극을 형성한다. 도 7의 (a)에는, 랜드 전극으로서 제 1 랜드 전극(21)의 일부인 전극층(21a)과 제 2 랜드 전극(22a)이 나타내어져 있다. 전극층(21a), 제 2 랜드 전극(22a)의 각각은, 예를 들면 Cu 도금에 의해 형성된다. 기판(20)에 형성된 전극층(21a), 제 2 랜드 전극(22a)의 두께는 동일하다.First, as shown in FIG. 7A, a substrate 20 is formed by a semiconductor process, and a land electrode is formed on one main surface 20a of the substrate 20. In Fig. 7A, an electrode layer 21a and a second land electrode 22a, which are part of the first land electrode 21 as land electrodes, are shown. Each of the electrode layer 21a and the second land electrode 22a is formed by, for example, Cu plating. The electrode layer 21a formed on the substrate 20 and the second land electrode 22a have the same thickness.

이어서, 도 7의 (b)에 나타내는 바와 같이, 전극층(21a) 이외의 영역에 레지스트 마스크(51)를 형성한다. 이어서, 도 7의 (c)에 나타내는 바와 같이, 노출된 전극층(21a)에 전극층(21b)을 퇴적한다. 이 전극층(21b)은 전극층(21a)을 시드 전극으로 하고, Cu를 도금 성장시킴으로써 형성된다.Next, as shown in Fig. 7B, a resist mask 51 is formed in a region other than the electrode layer 21a. Subsequently, as shown in Fig. 7C, the electrode layer 21b is deposited on the exposed electrode layer 21a. This electrode layer 21b is formed by plating and growing Cu using the electrode layer 21a as a seed electrode.

이어서, 도 7의 (d)에 나타내는 바와 같이, 레지스트 마스크(51)를 제거한다. 이것에 의해, 제 1 랜드 전극(21), 제 2 랜드 전극(22a)을 형성한다. 제 1 랜드 전극(21)은 전극층(21a 및 21b)의 2층으로 이루어지고, 제 2 랜드 전극(22a)보다 층수가 많다. 제 1 랜드 전극(21)의 높이는 제 2 랜드 전극(22a)의 높이보다 높고, 거리(p1a)>거리(p2a)(거리(h1)>거리(h2))로 되어 있다.Next, as shown in Fig. 7D, the resist mask 51 is removed. Thereby, the 1st land electrode 21 and the 2nd land electrode 22a are formed. The first land electrode 21 is composed of two layers of electrode layers 21a and 21b, and has a larger number of layers than the second land electrode 22a. The height of the first land electrode 21 is higher than the height of the second land electrode 22a, and the distance p1a>distance p2a (distance h1>distance h2) is set.

본 실시형태에서는, 실장 불량의 발생을 억제하기 위해서, 전력 증폭기(10)의 외부 단자의 높이에 대응시켜서 기판(20)의 랜드 전극의 높이를 변경하고 있다. 이것에 의해, 전력 증폭기(10)를 기판(20)에 실장할 때의 실장 불량을 억제할 수 있다.In this embodiment, in order to suppress the occurrence of mounting failure, the height of the land electrode of the substrate 20 is changed to correspond to the height of the external terminal of the power amplifier 10. Thereby, it is possible to suppress a mounting failure when the power amplifier 10 is mounted on the substrate 20.

예를 들면 종래 기술과 같이, 높이가 낮은 외부 단자에 도전 페이스트를 도포해서 높이를 조정하는 방법도 생각되지만, 이 경우, 복수의 전력 증폭기의 위치 맞춤 및 외부 단자의 위치 맞춤을 행하기 위해서 고정밀도의 설비가 필요하게 된다. 본 실시형태에 의한 랜드 전극의 제조 방법에서는, 기판(20)을 제작할 때의 반도체 프로세스를 이용하고, 또한 다수의 랜드 전극을 일괄해서 형성할 수 있으므로, 높이가 높은 제 1 랜드 전극(21)을 고정밀도로 효율적으로 형성할 수 있다. For example, as in the prior art, a method of adjusting the height by applying a conductive paste to an external terminal with a low height is also conceivable, but in this case, in order to align a plurality of power amplifiers and align the external terminals with high precision. Equipment is required. In the manufacturing method of the land electrode according to the present embodiment, a semiconductor process when manufacturing the substrate 20 is used, and a plurality of land electrodes can be formed collectively, so that the first land electrode 21 having a high height is formed. It can be formed efficiently with high precision.

(실시형태 1의 변형예)(Modified Example of Embodiment 1)

도 8은 실시형태 1의 변형예에 따른 고주파 모듈(1A)의 단면도이다. 변형예의 고주파 모듈(1A)에서는 제 1 랜드 전극(21), 제 2 랜드 전극(22a)의 각각이 기판(20)의 오목부(28)에 형성되어 있다.8 is a cross-sectional view of a high-frequency module 1A according to a modification of the first embodiment. In the high-frequency module 1A of the modified example, each of the first land electrode 21 and the second land electrode 22a is formed in the concave portion 28 of the substrate 20.

이 변형예에서도, 제 1 외부 단자(11) 및 제 2 외부 단자(12a)의 관계가 거리(p1)<거리(p2)인 것에 대해, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)의 관계가 거리(p1a)>거리(p2a)(거리(h1)>거리(h2))로 되어 있다. 즉, 접속면(f21)이 접속면(f22)보다 실장면(10a)의 가까이에 위치하고 있다. 이것에 의해, 접속면(f11, f21)간의 거리와 접속면(f12, f22)간의 거리의 차를 작게 할 수 있어, 전력 증폭기(10)를 기판(20)에 실장할 때의 실장 불량을 억제할 수 있다.Also in this modified example, the first and second land electrodes 21 and 22a have a relationship between the first external terminal 11 and the second external terminal 12a in which the distance p1 < distance p2. ) Has a relationship of distance (p1a)> distance (p2a) (distance (h1)> distance (h2)). That is, the connection surface f21 is located closer to the mounting surface 10a than the connection surface f22. Thereby, the difference between the distance between the connection surfaces f11 and f21 and the distance between the connection surfaces f12 and f22 can be reduced, thereby suppressing mounting failure when the power amplifier 10 is mounted on the substrate 20 can do.

(실시형태 2)(Embodiment 2)

도 9는 실시형태 2에 따른 고주파 모듈(1B)의 단면도이다. 실시형태 2의 고주파 모듈(1B)에서는, 기판(20)의 제 2 랜드 전극(22a)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있다.9 is a cross-sectional view of the high-frequency module 1B according to the second embodiment. In the high frequency module 1B of the second embodiment, a groove-shaped recess 29 is formed along the outer periphery of the second land electrode 22a of the substrate 20.

도 9의 (a)는 전력 증폭기(10)가 기판(20)에 실장되기 전의 상태를 나타내는 도면이고, 도 9의 (b)는 전력 증폭기(10)가 기판(20)에 실장된 상태를 나타내는 도면이다.9(a) is a diagram showing a state before the power amplifier 10 is mounted on the substrate 20, and FIG. 9(b) is a diagram illustrating a state in which the power amplifier 10 is mounted on the substrate 20 It is a drawing.

예를 들면, 접합재(30)를 외부 단자에 전사한 후 전력 증폭기(10)를 기판(20)에 실장하는 방법에서는, 제 1 외부 단자(11)보다 제 2 외부 단자(12a)의 높이가 높으면, 도 9의 (a)에 나타내는 바와 같이, 접합재(30)의 전사시에 제 2 외부 단자(12a)에 다량의 접합재(30)가 부착된다. 그 때문에 실장 후에, 접합재(30)가 필요 이상으로 기판(20) 상에 젖어 퍼져서, 이웃의 외부 단자와 접속되어 버리는 경우가 있다.For example, in the method of mounting the power amplifier 10 on the board 20 after transferring the bonding material 30 to the external terminal, if the height of the second external terminal 12a is higher than the first external terminal 11 As shown in FIG. 9A, a large amount of the bonding material 30 is attached to the second external terminal 12a at the time of transfer of the bonding material 30. Therefore, after mounting, the bonding material 30 spreads wet on the board|substrate 20 more than necessary, and may be connected with the neighboring external terminal.

실시형태 2에서는, 기판(20)의 제 2 랜드 전극(22a)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있으므로, 도 9의 (b)에 나타내는 바와 같이, 실장시에 있어서의 여분의 접합재(30)를 패임부(29)에 모을 수 있다. 이것에 의해, 제 2 외부 단자(12a)와 제 2 랜드 전극(22a)을 접속하는 접합재(30)가, 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.In Embodiment 2, since the groove-shaped recess 29 is formed along the outer periphery of the second land electrode 22a of the substrate 20, as shown in Fig. 9B, The extra bonding material 30 can be collected in the recess 29. Thereby, the bonding material 30 connecting the second external terminal 12a and the second land electrode 22a can be suppressed from being connected to the neighboring external terminal.

(실시형태 2의 변형예)(Modified Example of Embodiment 2)

도 10은 실시형태 2의 변형예에 따른 고주파 모듈(1C)의 단면도이다. 실시형태 2의 변형예의 고주파 모듈(1C)에서는, 기판(20)의 제 1 랜드 전극(21)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있다.10 is a cross-sectional view of a high-frequency module 1C according to a modified example of the second embodiment. In the high-frequency module 1C of the modified example of the second embodiment, a groove-shaped recess 29 is formed along the outer periphery of the first land electrode 21 of the substrate 20.

이 변형예에서는, 기판(20)의 제 1 랜드 전극(21)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있으므로, 도 10에 나타내는 바와 같이, 실장시에 있어서의 여분의 접합재(30)를 패임부(29)에 모을 수 있다. 이것에 의해, 제 1 외부 단자(11)와 제 1 랜드 전극(21)을 접속하는 접합재(30)가 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.In this modified example, since the groove-shaped recess 29 is formed along the outer periphery of the first land electrode 21 of the substrate 20, as shown in Fig. 10, an extra bonding material ( 30) can be collected in the recess (29). Thereby, the bonding material 30 connecting the first external terminal 11 and the first land electrode 21 can be suppressed from being connected to an adjacent external terminal.

또한, 제 2 랜드 전극(22a)의 외주를 따라 홈 형상의 패임부(29)가 형성되어 있으므로, 실장시에 있어서의 여분의 접합재(30)를 패임부(29)에 모을 수 있다. 이것에 의해, 제 2 외부 단자(12a)와 제 2 랜드 전극(22a)을 접속하는 접합재(30)가, 이웃의 외부 단자에 접속되는 것을 억제할 수 있다.Further, since the groove-shaped recess 29 is formed along the outer periphery of the second land electrode 22a, the excess bonding material 30 can be collected in the recess 29 at the time of mounting. Thereby, the bonding material 30 connecting the second external terminal 12a and the second land electrode 22a can be suppressed from being connected to the neighboring external terminal.

(실시형태 3)(Embodiment 3)

실시형태 3에 따른 고주파 모듈의 전력 증폭기(10)는, 복수의 증폭 소자로 이루어지는 증폭 회로를 구비하고 있다. 도 11은 전력 증폭기(10)에 포함되는 증폭 회로 및 외부 단자를 나타내는 회로도이다.The power amplifier 10 of the high-frequency module according to the third embodiment is provided with an amplifying circuit composed of a plurality of amplifying elements. 11 is a circuit diagram showing an amplifying circuit and an external terminal included in the power amplifier 10.

전력 증폭기(10)는 전단계의 증폭 소자(14), 후단계의 증폭 소자(14a) 및 복수의 외부 단자를 갖고 있다. 도 11에서는, 복수의 외부 단자로서 제 1 외부 단자(11), 2개의 제 2 외부 단자(12a), 2개의 제 2 외부 단자(12b) 및 제 3 외부 단자(13)가 나타내어져 있다.The power amplifier 10 has an amplifying element 14 in a previous stage, an amplifying element 14a in a subsequent stage, and a plurality of external terminals. In Fig. 11, a first external terminal 11, two second external terminals 12a, two second external terminals 12b, and a third external terminal 13 are shown as a plurality of external terminals.

전단계의 증폭 소자(14)는 입력 단자(15), 제 1 단자(16) 및 제 2 단자(17)를 갖고 있다. 증폭 소자(14)는, 입력 단자(15)에 입력되는 고주파 신호를 증폭해서 후단계의 증폭 소자(14a)에 출력한다. 증폭 소자(14)는 증폭 소자(14)에 인가되는 바이어스 전압에 의해 제 1 단자(16) 및 제 2 단자(17)간을 흐르는 전류가 제어된다.The amplifying element 14 of the previous stage has an input terminal 15, a first terminal 16 and a second terminal 17. The amplifying element 14 amplifies the high-frequency signal input to the input terminal 15 and outputs it to the amplifying element 14a in a later stage. In the amplifying element 14, a current flowing between the first terminal 16 and the second terminal 17 is controlled by a bias voltage applied to the amplifying element 14.

후단계의 증폭 소자(14a)는 출력 단자(18), 제 1 단자(16) 및 제 2 단자(17)를 갖고 있다. 증폭 소자(14a)는 증폭 소자(14)로부터 출력된 신호를 입력하고, 또한 증폭해서 출력 단자(18)에 출력한다. 증폭 소자(14a)는 증폭 소자(14a)에 인가되는 바이어스 전압에 의해 제 1 단자(16) 및 제 2 단자(17)간을 흐르는 전류가 제어된다.The amplifying element 14a of the later stage has an output terminal 18, a first terminal 16 and a second terminal 17. The amplifying element 14a inputs the signal output from the amplifying element 14, amplifies it, and outputs it to the output terminal 18. In the amplifying element 14a, a current flowing between the first terminal 16 and the second terminal 17 is controlled by a bias voltage applied to the amplifying element 14a.

증폭 소자(14)의 입력 단자(15)는, 배선(L)을 통해 제 1 외부 단자(11)에 접속된다. 증폭 소자(14)의 제 1 단자(16) 및 제 2 단자(17)의 각각은, 배선(L)을 통해 제 2 외부 단자(12a, 12b)의 각각에 접속된다. 증폭 소자(14)의 출력측은 증폭 회로 내의 배선을 통해서 증폭 소자(14a)의 게이트측에 접속된다.The input terminal 15 of the amplifying element 14 is connected to the first external terminal 11 via a wiring L. Each of the first terminal 16 and the second terminal 17 of the amplifying element 14 is connected to each of the second external terminals 12a and 12b via a wiring L. The output side of the amplifying element 14 is connected to the gate side of the amplifying element 14a through a wiring in the amplifying circuit.

증폭 소자(14a)의 제 1 단자(16) 및 제 2 단자(17)의 각각은, 배선(L)을 통해 증폭 소자(14)가 접속되어 있는 외부 단자와 다른 제 2 외부 단자(12a, 12b)의 각각에 접속된다. 증폭 소자(14a)의 출력 단자(18)는 배선(L)을 통해 제 3 외부 단자(13)에 접속된다.Each of the first terminal 16 and the second terminal 17 of the amplifying element 14a is a second external terminal 12a, 12b different from the external terminal to which the amplifying element 14 is connected via a wiring L. ) Are connected to each of them. The output terminal 18 of the amplifying element 14a is connected to the third external terminal 13 through a wiring L.

또한, 실시형태 3의 고주파 모듈에서는, 전력 증폭기(10)를 실장면(10a)에 수직인 방향으로부터 보았을 경우에, 복수의 제 2 외부 단자(12a, 12b) 또는 제 3 외부 단자(13)의 각각의 면적을 제 1 외부 단자(11)의 면적보다 크게 함으로써, 전력 증폭기(10)에서 발생한 열의 방열성을 높이고 있다. 또한, 기판(20)을 한쪽 주면(20a)에 수직인 방향으로부터 보았을 경우에, 복수의 제 2 랜드 전극(22a, 22b) 또는 제 3 랜드 전극(23)의 각각의 면적을 제 1 랜드 전극(21)의 면적보다 크게 함으로써, 전력 증폭기(10)에서 발생한 열에 대한 수열성을 높이고 있다.In addition, in the high-frequency module of the third embodiment, when the power amplifier 10 is viewed from a direction perpendicular to the mounting surface 10a, the plurality of second external terminals 12a and 12b or the third external terminal 13 are By making each area larger than the area of the first external terminal 11, heat dissipation of heat generated by the power amplifier 10 is improved. In addition, when the substrate 20 is viewed from a direction perpendicular to one main surface 20a, the respective areas of the plurality of second land electrodes 22a and 22b or the third land electrode 23 are defined as the first land electrode ( By making it larger than the area of 21), the heat-receiving property for the heat generated by the power amplifier 10 is improved.

또한, 실시형태 3의 고주파 모듈에서는, 제 1 외부 단자(11) 및 제 2 외부 단자(12a)에 착안하고, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)에 착안했을 경우, 제 1 외부 단자(11) 및 제 2 외부 단자(12a)의 관계가 거리(p1)<거리(p2)인 것에 대해, 제 1 랜드 전극(21) 및 제 2 랜드 전극(22a)의 관계를 거리(p1a)>거리(p2a)(거리(h1)>거리(h2))로 하고 있다. 이것에 의해, 접속면(f11, f21)간의 거리와 접속면(f12, f22)간의 거리의 차를 작게 할 수 있어, 전력 증폭기(10)를 기판(20)에 실장할 때의 실장 불량을 억제할 수 있다.In addition, in the high-frequency module of the third embodiment, when focusing on the first external terminal 11 and the second external terminal 12a, and focusing on the first land electrode 21 and the second land electrode 22a, the first While the relationship between the 1 external terminal 11 and the second external terminal 12a is the distance p1 <distance p2, the relationship between the first land electrode 21 and the second land electrode 22a is defined as the distance ( It is set as p1a)> distance p2a (distance (h1)> distance (h2)). Thereby, the difference between the distance between the connection surfaces f11 and f21 and the distance between the connection surfaces f12 and f22 can be reduced, thereby suppressing mounting failure when the power amplifier 10 is mounted on the substrate 20 can do.

(그 밖의 형태)(Other forms)

이상, 본 발명에 따른 고주파 모듈에 대해서, 각 실시형태에 의거하여 설명했지만, 본 발명은 이들 실시형태에 한정되지 않는다. 본 발명의 주지를 일탈하지 않는 한, 당업자가 생각해내는 각종 변형을 실시형태로 실시한 것이나, 각 실시형태에 있어서의 일부의 구성 요소를 조합시켜서 구축되는 별도의 형태도, 본 발명의 범위 내에 포함된다.As mentioned above, although the high frequency module which concerns on this invention was demonstrated based on each embodiment, this invention is not limited to these embodiments. Unless deviating from the gist of the present invention, various modifications conceived by those skilled in the art are implemented in embodiments, and other forms constructed by combining some of the constituent elements in each embodiment are also included within the scope of the present invention. .

예를 들면, 전력 증폭기(10)에는 복수의 증폭 소자 외에 필터 소자, 인덕터 소자, 커패시터 소자, 스위치 회로 및 제어 회로 등이 포함되어 있어도 좋다.For example, the power amplifier 10 may include a filter element, an inductor element, a capacitor element, a switch circuit, a control circuit, etc. in addition to a plurality of amplifying elements.

예를 들면, 기판(20)은 포토리소그래피법에 의해 작성된 기판에 한정되지 않고, LTCC(Low Temperature Co-fired Ceramics) 기판이어도 좋다.For example, the substrate 20 is not limited to a substrate prepared by a photolithography method, and may be an LTCC (Low Temperature Co-fired Ceramics) substrate.

예를 들면, 실시형태 1의 접속면(f11, f12)은 평탄 형상이지만, 그것에 한정되지 않고 곡면 형상이어도 좋다. 접속면(f11, f12)이 곡면 형상일 경우, 실장면(10a)으로부터 가장 떨어진 곡면 상의 위치를, 실장면(10a)으로부터의 거리(p1) 또는 거리(p2)로 하면 좋다.For example, the connection surfaces f11 and f12 of the first embodiment are flat, but are not limited thereto and may be curved. When the connection surfaces f11 and f12 are curved, the position on the curved surface furthest from the mounting surface 10a may be the distance p1 or the distance p2 from the mounting surface 10a.

예를 들면, 실시형태 1에서는, 외부 단자 또는 랜드 전극의 형상의 일례로서 원형상을 들었지만, 원형상은 타원도 포함한다. 또한, 외부 단자 또는 랜드 전극의 형상의 일례로서 장방형상을 들었지만, 장방형의 각이 둥그스름한 형상을 띠고 있어도 좋다.For example, in Embodiment 1, a circular shape is mentioned as an example of the shape of an external terminal or a land electrode, but the circular shape also includes an ellipse. Moreover, although a rectangular shape was mentioned as an example of the shape of an external terminal or a land electrode, the rectangular shape may have a rounded shape.

또한, 실시형태 3에 있어서, 초기단계의 증폭 소자(14)의 제 1 단자(16) 및 제 2 단자(17)에 흐르는 전류가 작은 경우에는, 초기단계의 증폭 소자(14)의 제 1 단자(16) 및 제 2 단자(17)에 접속되는 제 2 외부 단자의 면적을, 후단계의 증폭 소자(14a)의 제 1 단자(16) 및 제 2 단자(17)에 접속되는 제 2 외부 단자의 면적보다 작게 해도 좋다.In addition, in the third embodiment, when the current flowing through the first terminal 16 and the second terminal 17 of the amplifying element 14 in the initial stage is small, the first terminal of the amplifying element 14 in the initial stage (16) and the area of the second external terminal connected to the second terminal 17, the second external terminal connected to the first terminal 16 and the second terminal 17 of the amplifying element 14a of a later stage It may be smaller than the area of.

또한, 실시형태 1에서는, 기판(20)의 한쪽 주면(20a)에 전력 증폭기(10)를 실장하는 편면 실장의 예를 나타내고 있지만, 그것에 한정되지 않고, 기판(20)의 양 주면(한쪽 주면(20a) 및 다른쪽 주면(20b))에 전력 증폭기(10)를 실장하는 양면실장이어도 좋다.In addition, in Embodiment 1, although an example of single-sided mounting in which the power amplifier 10 is mounted on one main surface 20a of the substrate 20 is shown, it is not limited thereto, and both main surfaces of the substrate 20 (one main surface ( It may be double-sided mounting in which the power amplifier 10 is mounted on 20a) and the other main surface 20b).

(산업상의 이용 가능성)(Industrial availability)

본 발명은 실장 불량을 억제할 수 있는 고주파 모듈로서 통신 기기 등에 이용할 수 있다.The present invention is a high-frequency module capable of suppressing mounting failures, and can be used in communication devices and the like.

1, 1A, 1B, 1C : 고주파 모듈
10 : 전력 증폭기
10a : 실장면
11 : 제 1 외부 단자
12a, 12b : 제 2 외부 단자
13 : 제 3 외부 단자
14, 14a : 증폭 소자
15 : 입력 단자
16 : 제 1 단자
17 : 제 2 단자
18 : 출력 단자
20 : 기판
20a : 한쪽 주면
20b : 다른쪽 주면
21 : 제 1 랜드 전극
21a, 21b : 전극층
22a, 22b : 제 2 랜드 전극
23 : 제 3 랜드 전극
28 : 오목부
29 : 패임부
30 : 접합재
51 : 레지스트 마스크
f11, f12, f13, f21, f22, f23 : 접속면
h1, h2, h3 : 거리
L : 배선
p1, p2, p3 : 거리
p1a, p2a, p3a : 거리
u1, u2 : 하지 전극1, 1A, 1B, 1C: high frequency module
10: power amplifier
10a: mounting surface
11: first external terminal
12a, 12b: 2nd external terminal
13: 3rd external terminal
14, 14a: amplifying element
15: input terminal
16: first terminal
17: second terminal
18: output terminal
20: substrate
20a: one side
20b: if you give the other side
21: first land electrode
21a, 21b: electrode layer
22a, 22b: second land electrode
23: third land electrode
28: recess
29: recess
30: bonding material
51: resist mask
f11, f12, f13, f21, f22, f23: connection surface
h1, h2, h3: distance
L: wiring
p1, p2, p3: distance
p1a, p2a, p3a: distance
u1, u2: lower electrode

Claims (17)

전력 증폭기와 상기 전력 증폭기가 실장되는 기판을 구비하는 고주파 모듈로서,
상기 전력 증폭기는 실장면과 상기 실장면에 형성된 제 1 외부 단자 및 제 2 외부 단자를 갖고,
상기 기판은 한쪽 주면과 상기 한쪽 주면에 형성된 제 1 랜드 전극 및 제 2 랜드 전극을 갖고,
상기 제 1 외부 단자는 상기 제 1 랜드 전극과 접속되고,
상기 제 2 외부 단자는 상기 제 2 랜드 전극과 접속되고,
상기 실장면으로부터 상기 제 1 외부 단자의 접속면까지의 거리가, 상기 실장면으로부터 상기 제 2 외부 단자의 접속면까지의 거리보다 짧고,
상기 제 1 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리가, 상기 제 2 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리보다 긴 고주파 모듈.A high frequency module comprising a power amplifier and a substrate on which the power amplifier is mounted,
The power amplifier has a mounting surface and a first external terminal and a second external terminal formed on the mounting surface,
The substrate has one main surface and a first land electrode and a second land electrode formed on the one main surface,
The first external terminal is connected to the first land electrode,
The second external terminal is connected to the second land electrode,
A distance from the mounting surface to a connection surface of the first external terminal is shorter than a distance from the mounting surface to a connection surface of the second external terminal,
A high-frequency module in which a distance from a connection surface of the first land electrode to the one main surface is longer than a distance from a connection surface of the second land electrode to the one main surface. 전력 증폭기와 상기 전력 증폭기가 실장되는 기판을 구비하는 고주파 모듈로서,
상기 전력 증폭기는 실장면과 상기 실장면에 형성된 제 1 외부 단자 및 제 2 외부 단자를 갖고,
상기 기판은 한쪽 주면과 상기 한쪽 주면에 형성된 제 1 랜드 전극 및 제 2 랜드 전극을 갖고,
상기 제 1 외부 단자는 상기 제 1 랜드 전극과 접속되고,
상기 제 2 외부 단자는 상기 제 2 랜드 전극과 접속되고,
상기 실장면으로부터 상기 제 1 외부 단자의 접속면까지의 거리가, 상기 실장면으로부터 상기 제 2 외부 단자의 접속면까지의 거리보다 짧고,
상기 기판의 다른쪽 주면으로부터 상기 제 1 랜드 전극의 접속면까지의 거리가, 상기 다른쪽 주면으로부터 상기 제 2 랜드 전극의 접속면까지의 거리보다 긴 고주파 모듈.A high frequency module comprising a power amplifier and a substrate on which the power amplifier is mounted,
The power amplifier has a mounting surface and a first external terminal and a second external terminal formed on the mounting surface,
The substrate has one main surface and a first land electrode and a second land electrode formed on the one main surface,
The first external terminal is connected to the first land electrode,
The second external terminal is connected to the second land electrode,
A distance from the mounting surface to a connection surface of the first external terminal is shorter than a distance from the mounting surface to a connection surface of the second external terminal,
A high-frequency module in which a distance from the other main surface of the substrate to a connection surface of the first land electrode is longer than a distance from the other main surface to a connection surface of the second land electrode. 제 1 항 또는 제 2 항에 있어서,
상기 전력 증폭기를 상기 실장면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 외부 단자의 면적은 상기 제 1 외부 단자의 면적보다 큰 고주파 모듈.The method according to claim 1 or 2,
When the power amplifier is viewed from a direction perpendicular to the mounting surface, an area of the second external terminal is larger than an area of the first external terminal. 제 3 항에 있어서,
상기 전력 증폭기를 상기 실장면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 외부 단자는 장방형상이며, 상기 제 1 외부 단자는 원형상인 고주파 모듈.The method of claim 3,
When the power amplifier is viewed from a direction perpendicular to the mounting surface, the second external terminal has a rectangular shape, and the first external terminal has a circular shape. 제 4 항에 있어서,
상기 전력 증폭기를 상기 실장면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 외부 단자의 장변 치수는 상기 제 1 외부 단자의 직경 치수보다 크고, 상기 제 2 외부 단자의 단변 치수는 상기 제 1 외부 단자의 직경 치수와 동일한 고주파 모듈.The method of claim 4,
When the power amplifier is viewed from a direction perpendicular to the mounting surface, the long side dimension of the second external terminal is larger than the diameter dimension of the first external terminal, and the short side dimension of the second external terminal is the first external terminal High frequency module equal to the diameter dimension of. 제 1 항 또는 제 2 항에 있어서,
상기 제 1 외부 단자 및 상기 제 2 외부 단자는 도금 성장 전극이고, 동일 금속 재료를 포함하는 고주파 모듈.The method according to claim 1 or 2,
The first external terminal and the second external terminal are plated growth electrodes, and a high-frequency module including the same metal material. 제 3 항에 있어서,
상기 기판을 상기 한쪽 주면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 랜드 전극의 면적은 상기 제 1 랜드 전극의 면적보다 큰 고주파 모듈.The method of claim 3,
When the substrate is viewed from a direction perpendicular to the one main surface, the area of the second land electrode is larger than the area of the first land electrode. 제 7 항에 있어서,
상기 기판을 상기 한쪽 주면에 수직인 방향으로부터 보았을 경우에, 상기 제 2 랜드 전극은 장방형상이며, 상기 제 1 랜드 전극은 원형상인 고주파 모듈.The method of claim 7,
When the substrate is viewed from a direction perpendicular to the one main surface, the second land electrode has a rectangular shape, and the first land electrode has a circular shape. 제 1 항 또는 제 2 항에 있어서,
상기 제 1 랜드 전극 및 상기 제 2 랜드 전극의 각각은 1층 이상의 전극을 포함하고, 상기 제 1 랜드 전극은 상기 제 2 랜드 전극보다 층수가 많은 고주파 모듈.The method according to claim 1 or 2,
Each of the first land electrode and the second land electrode includes one or more electrodes, and the first land electrode has a higher number of layers than the second land electrode. 제 1 항 또는 제 2 항에 있어서,
상기 기판은 자외선 경화 재료 또는 광경화 재료에 의해 형성되어 있는 고주파 모듈.The method according to claim 1 or 2,
The substrate is a high-frequency module formed of an ultraviolet curing material or a photocuring material. 제 1 항 또는 제 2 항에 있어서,
상기 전력 증폭기는 1 이상의 증폭 소자를 포함하고,
상기 증폭 소자는,
고주파 신호가 입력되는 입력 단자와,
상기 고주파 신호가 출력되는 출력 단자와,
제 1 단자와,
제 2 단자를 갖고,
상기 증폭 소자는,
상기 입력 단자에 입력된 고주파 신호를 증폭하고, 증폭한 고주파 신호를 상기 출력 단자에 출력하고, 또한,
상기 제 1 단자 및 상기 제 2 단자간을 흐르는 전류를, 상기 증폭 소자에 인가되는 바이어스 전압에 의해 제어하고,
상기 1 이상의 증폭 소자가 갖는 1 이상의 상기 입력 단자 중 적어도 1개는, 상기 전력 증폭기 내의 배선을 통해 상기 제 1 외부 단자에 접속되고,
상기 제 1 단자 및 상기 제 2 단자의 각각은, 상기 전력 증폭기 내의 배선 을 통해 복수의 상기 제 2 외부 단자의 각각에 접속되는 고주파 모듈.The method according to claim 1 or 2,
The power amplifier includes one or more amplifying elements,
The amplification element,
An input terminal to which a high frequency signal is input, and
An output terminal through which the high-frequency signal is output,
A first terminal,
Has a second terminal,
The amplification element,
Amplifying the high-frequency signal input to the input terminal, outputting the amplified high-frequency signal to the output terminal, and,
A current flowing between the first terminal and the second terminal is controlled by a bias voltage applied to the amplifying element,
At least one of the one or more input terminals of the one or more amplifying elements is connected to the first external terminal through a wiring in the power amplifier,
Each of the first terminal and the second terminal is connected to each of the plurality of second external terminals through wiring in the power amplifier. 제 11 항에 있어서,
상기 증폭 소자는 전계 효과 트랜지스터이고,
상기 입력 단자는 상기 전계 효과 트랜지스터의 게이트측의 단자이고,
상기 제 1 단자는 상기 전계 효과 트랜지스터의 드레인측의 단자이며,
상기 제 2 단자는 상기 전계 효과 트랜지스터의 소스측의 단자인 고주파 모듈.The method of claim 11,
The amplifying element is a field effect transistor,
The input terminal is a terminal on the gate side of the field effect transistor,
The first terminal is a terminal on the drain side of the field effect transistor,
The second terminal is a high frequency module which is a terminal on the source side of the field effect transistor. 제 11 항에 있어서,
상기 증폭 소자는 바이폴라 트랜지스터이고,
상기 입력 단자는 상기 바이폴라 트랜지스터의 베이스측의 단자이고,
상기 제 1 단자는 상기 바이폴라 트랜지스터의 콜렉터측의 단자이며,
상기 제 2 단자는 상기 바이폴라 트랜지스터의 이미터측의 단자인 고주파 모듈.The method of claim 11,
The amplifying element is a bipolar transistor,
The input terminal is a terminal on the base side of the bipolar transistor,
The first terminal is a terminal on the collector side of the bipolar transistor,
The second terminal is a high-frequency module that is a terminal on the emitter side of the bipolar transistor. 제 11 항에 있어서,
상기 전력 증폭기는 상기 기판과 대향하는 실장면에 형성된 적어도 1개의 제 3 외부 단자를 더 갖고,
상기 1 이상의 증폭 소자가 갖는 1 이상의 상기 출력 단자 중 적어도 1개는, 상기 전력 증폭기 내의 배선을 통해 상기 제 3 외부 단자에 접속되고,
상기 기판은 상기 기판의 한쪽 주면측에 형성된 적어도 1개의 제 3 랜드 전극을 더 갖고,
상기 제 3 외부 단자는 상기 제 3 랜드 전극과 접속되며,
상기 실장면으로부터 상기 제 3 외부 단자의 접속면까지의 거리가, 상기 실장면으로부터 상기 제 1 외부 단자의 접속면까지의 거리보다 길고,
상기 제 3 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리가, 상기 제 1 랜드 전극의 접속면으로부터 상기 한쪽 주면까지의 거리보다 짧은 고주파 모듈.The method of claim 11,
The power amplifier further has at least one third external terminal formed on a mounting surface facing the substrate,
At least one of the one or more output terminals of the one or more amplifying elements is connected to the third external terminal through a wiring in the power amplifier,
The substrate further has at least one third land electrode formed on one main surface side of the substrate,
The third external terminal is connected to the third land electrode,
A distance from the mounting surface to a connection surface of the third external terminal is longer than a distance from the mounting surface to a connection surface of the first external terminal,
A high-frequency module in which a distance from a connection surface of the third land electrode to the one main surface is shorter than a distance from a connection surface of the first land electrode to the one main surface. 제 11 항에 있어서,
상기 전력 증폭기는 상기 기판과 대향하는 실장면에 형성된 적어도 1개의 제 3 외부 단자를 더 갖고,
상기 1 이상의 증폭 소자가 갖는 1 이상의 상기 출력 단자 중 적어도 1개는, 상기 전력 증폭기 내의 배선을 통해 상기 제 3 외부 단자에 접속되고,
상기 기판은 상기 기판의 한쪽 주면측에 형성된 적어도 1개의 제 3 랜드 전극을 더 갖고,
상기 제 3 외부 단자는 상기 제 3 랜드 전극과 접속되며,
상기 실장면으로부터 상기 제 3 외부 단자의 접속면까지의 거리가, 상기 실장면으로부터 상기 제 1 외부 단자의 접속면까지의 거리보다 길고,
상기 기판의 다른쪽 주면으로부터 상기 제 3 랜드 전극의 상기 접속면까지의 거리는, 상기 다른쪽 주면으로부터 상기 제 1 랜드 전극의 상기 접속면까지의 거리보다 짧은 고주파 모듈.The method of claim 11,
The power amplifier further has at least one third external terminal formed on a mounting surface facing the substrate,
At least one of the one or more output terminals of the one or more amplifying elements is connected to the third external terminal through a wiring in the power amplifier,
The substrate further has at least one third land electrode formed on one main surface side of the substrate,
The third external terminal is connected to the third land electrode,
A distance from the mounting surface to a connection surface of the third external terminal is longer than a distance from the mounting surface to a connection surface of the first external terminal,
A high-frequency module in which a distance from the other main surface of the substrate to the connection surface of the third land electrode is shorter than a distance from the other main surface to the connection surface of the first land electrode. 제 1 항 또는 제 2 항에 있어서,
상기 기판의 상기 제 2 랜드 전극의 외주를 따라 홈 형상의 패임부가 형성되어 있는 고주파 모듈.The method according to claim 1 or 2,
A high frequency module in which a groove-shaped recess is formed along an outer periphery of the second land electrode of the substrate. 제 1 항 또는 제 2 항에 있어서,
상기 기판의 상기 제 1 랜드 전극의 외주를 따라 홈 형상의 패임부가 형성되어 있는 고주파 모듈.The method according to claim 1 or 2,
A high frequency module in which a groove-shaped recess is formed along an outer periphery of the first land electrode of the substrate.
KR1020207014388A 2018-01-09 2018-12-11 High frequency module KR102252718B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-001432 2018-01-09
JP2018001432 2018-01-09
PCT/JP2018/045429 WO2019138760A1 (en) 2018-01-09 2018-12-11 High frequency module

Publications (2)

Publication Number Publication Date
KR20200076704A KR20200076704A (en) 2020-06-29
KR102252718B1 true KR102252718B1 (en) 2021-05-17

Family

ID=67219052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014388A KR102252718B1 (en) 2018-01-09 2018-12-11 High frequency module

Country Status (4)

Country Link
US (1) US11532544B2 (en)
KR (1) KR102252718B1 (en)
CN (1) CN111587613B (en)
WO (1) WO2019138760A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113982A1 (en) * 2020-09-10 2022-03-11 Commissariat à l'Energie Atomique et aux Energies Alternatives method of assembly by hybridization of two microelectronic components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042762A (en) 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd Semiconductor device and mounter thereof
JP2014132635A (en) 2012-12-05 2014-07-17 Murata Mfg Co Ltd Electronic component with bump and manufacturing method of electronic component with bump

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790033B2 (en) * 1993-04-07 1998-08-27 松下電器産業株式会社 Semiconductor device
US5510758A (en) 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP4605887B2 (en) * 2000-10-30 2011-01-05 京セラ株式会社 Mounting circuit board and mounting structure of semiconductor device
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
JP4828235B2 (en) * 2006-01-18 2011-11-30 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2007243140A (en) * 2006-02-09 2007-09-20 Renesas Technology Corp Semiconductor device, electronic equipment, and semiconductor device fabrication method
JP2008171879A (en) * 2007-01-09 2008-07-24 Nec Corp Printed board and package mounting structure
JP2007150335A (en) * 2007-01-09 2007-06-14 Matsushita Electric Ind Co Ltd Semiconductor device
US8492197B2 (en) * 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8704371B2 (en) * 2011-10-10 2014-04-22 Texas Instruments Incorporated Semiconductor device having multiple bump heights and multiple bump diameters
JP5440748B1 (en) * 2012-02-28 2014-03-12 株式会社村田製作所 High frequency module
TWI635593B (en) * 2015-05-01 2018-09-11 矽品精密工業股份有限公司 Substrate structure
US10692813B2 (en) * 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
JP6447946B1 (en) * 2018-01-19 2019-01-09 パナソニックＩｐマネジメント株式会社 Semiconductor device and semiconductor module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042762A (en) 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd Semiconductor device and mounter thereof
JP2014132635A (en) 2012-12-05 2014-07-17 Murata Mfg Co Ltd Electronic component with bump and manufacturing method of electronic component with bump

Also Published As

Publication number Publication date
CN111587613A (en) 2020-08-25
US20200343172A1 (en) 2020-10-29
KR20200076704A (en) 2020-06-29
WO2019138760A1 (en) 2019-07-18
US11532544B2 (en) 2022-12-20
CN111587613B (en) 2023-06-20

Similar Documents

Publication Publication Date Title
EP2515435A2 (en) Power amplifier
US9698023B2 (en) Traveling-wave amplifier
US20160322942A1 (en) Improved matching techniques for wide-bandgap power transistors
KR102252718B1 (en) High frequency module
JP6418050B2 (en) amplifier
JP2009124072A (en) High-frequency module
KR20200089134A (en) Inductor and manufacturing method thereof
JP2012109502A (en) High-frequency circuit
JP3946874B2 (en) Semiconductor device
KR20010098466A (en) Three-terminal variable inductor
US10777550B2 (en) Semiconductor device
DE10334384B4 (en) chip device
JP2011044847A (en) Multilayer circuit, and package
JP2005295193A (en) Power amplifier
WO2020129893A1 (en) Coupler module
JP2010021961A (en) Amplifier
JP4153898B2 (en) RF power amplifier module
JP3307382B2 (en) Variable inductance element and manufacturing method thereof
JP4918652B2 (en) Semiconductor device
JP2005109651A (en) Radio frequency amplifier
JP6488720B2 (en) Semiconductor device
KR100562349B1 (en) Semiconductor device
JP2023139567A (en) Inductor and dc/dc converter including the same
JP2008228347A (en) High-frequency power amplifier module
JP2020178210A (en) Directional coupler

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant