KR102244117B1

KR102244117B1 - 폴라 코드의 레이트 매칭을 프로세싱하기 위한 방법 및 장치

Info

Publication number: KR102244117B1
Application number: KR1020197023378A
Authority: KR
Inventors: 멩주 첸; 진 수; 준 수
Original assignee: 지티이 코포레이션
Priority date: 2017-01-09
Filing date: 2018-01-09
Publication date: 2021-04-27
Also published as: JP2020507250A; US20220399906A1; KR102383593B1; CN108288966B; JP2021119706A; CN116707540A; EP3567734A4; US11342945B2; JP7321208B2; US11955992B2; KR20210046842A; US20200083912A1; EP3567734A1; CN116707540B; JP6882490B2; KR20190111991A; CN108288966A

Abstract

폴라 코드에 대한 레이트 매칭 방법 및 디바이스가 제공된다. 방법은 다음의 것을 포함한다: K 정보 비트 및 (N - K) 프로즌 비트를 컨캐터네이트하여 N 비트의 비트 시퀀스를 생성하고, 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 N 비트의 비트 시퀀스를 인코딩하여 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성하는 것 - K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 또는 동일함 - ; 순환 버퍼를 q 개의 부분으로 분할하고, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하며, 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 것 - q = 1, 2, 3 또는 4임 - ; 및 순환 버퍼에서의 비트 시퀀스의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하고 명시된 길이의 비트 시퀀스를 송신될 비트 시퀀스로서 간주하는 것.

Description

폴라 코드의 레이트 매칭을 프로세싱하기 위한 방법 및 장치

본 개시는 통신의 분야에 관한 것으로, 예를 들면, 폴라 코드(Polar code)에 대한 레이트 매칭 방법 및 디바이스에 관한 것이다.

관련 기술에서, 폴라 코드는 채널 용량에 도달할 수 있고 통신에서의 스루풋 및 레이턴시에 대한 5 세대 라디오 액세스 기술(the fifth generation Radio Access Technology; 5G RAT)의 요건을 충족할 수 있는 엄격하게 입증된 구성 코드(constructive code)이다. 폴라 인코딩으로부터 획득되는 코드 워드는

로서 표현될 수도 있는데, 여기서

는, 정보 비트 및 프로즌 비트(frozen bit)로 구성된다. 정보 비트는 하나 이상의 체크 비트를 포함할 수도 있다. 체크 비트는 패리티 체크 인코딩, 순환 중복 체크 인코딩, RS 인코딩 및 등등을 통해 생성될 수도 있다. 프로즌 비트는 인코딩에서의 알려진 비트이며, 일반적으로 0 또는 의사 랜덤 비트(pseudo-random bit)이다.

길이 N의 폴라 인코더의 구조는 길이 N/2의 두 개의 인코더의 재귀(recursion)에 의해 획득될 수도 있다. 도 1a 및 도 1b는 관련 기술에서의 폴라 코드의 재귀 구조의 개략도이다. 도 2는 관련 기술에서의 폴라 코드의 재귀 인코더 구조의 기본 단위의 구조도이다. 도 1a, 도 1b 및 도 2에서 도시되는 바와 같이, 재귀 구조의 단위(N = 2)는 도 2에서 도시되는 기본 단위이다.

폴라 인코딩으로부터 획득되는 데이터 비트 시퀀스의 길이(N)는 2의 거듭 제곱이고, 불필요한 비트는, 임의의 코드 길이의 송신에 대한 레이트 매칭을 수행하기 위해, 펑처링(puncturing) 또는 단축(shortening) 방식으로 폐기될 수 있다. 상이한 코드 길이 및 코드 레이트는 상이한 레이트 매칭 패턴에 대응한다. 따라서, 레이트 매칭을 구현하기 위해서는 상이한 하드웨어 모듈이 필요로 되고, 그에 의해, 상이한 애플리케이션 시나리오에서 높은 복잡성의 폴라 코드 하드웨어로 나타난다.

임의의 길이의 비트 시퀀스를 송신하기 위한 높은 복잡성의 폴라 코드 하드웨어라는 관련 기술에서의 문제점에 대해서는, 어떠한 효과적인 솔루션도 제안되어 있지 않다.

본 개시는, 적어도, 임의의 길이의 비트 시퀀스를 송신하기 위한 높은 복잡성의 폴라 코드 하드웨어라는 관련 기술에서의 문제를 해결하기 위한 폴라 코드에 대한 레이트 매칭 방법 및 디바이스를 제공한다.

본 개시는 폴라 코드에 대한 레이트 매칭 방법을 제공하는데, 레이트 매칭 방법은 다음의 것을 포함한다: K 정보 비트 및 (N - K) 프로즌 비트가 컨캐터네이트(concatenate)되어 N 비트의 비트 시퀀스를 생성하고, N 비트의 비트 시퀀스는, 사이즈 N×N의 생성기 매트릭스(generator matrix)를 갖는 폴라 코드 인코더에 의해 인코딩되어 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성함, K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 또는 동일함.

순환 버퍼(circular buffer)가 q 개의 부분으로 분할되고, 비트가 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 선택되며, 비트는 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 기록되는데, 여기서 q = 1, 2, 3 또는 4이다.

명시된 길이의 비트 시퀀스가 순환 버퍼에서의 비트 시퀀스에서의 미리 정의된 시작 위치로부터 순차적으로 선택되고, 명시된 길이의 비트 시퀀스는 송신될 비트 시퀀스로서 간주된다.

몇몇 실시형태에서, K 정보 비트는 체크 비트를 포함할 수도 있다.

몇몇 실시형태에서, 미리 정의된 규칙은, 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 f(n)에 의해 결정되는데, 여기서 n = 0, 1, ..., N-1이고, f(n) = 0, 1, ..., N-1이며, n은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, f(n)은 순환 버퍼에서의 위치 인덱스이고; 및 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하는 것 및 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 것은 다음의 것을 포함한다: 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn을 일대일 매핑 인터리빙 함수 f(n)에 따라 순환 버퍼에서 위치 인덱스 f(n)을 갖는 위치 상으로 매핑하는 것.

매핑 {n}→{f(n)}이 일대일 매핑이기 때문에, 매핑 {p(n)}→{n}을 충족하는 f(n)의 역함수 p(n)이 존재한다는 것을 유의해야 한다. 즉, 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 p(n)에 의해 결정될 수도 있는데, 여기서 n = 0, 1, ..., N-1이고, p(n) = 0, 1, ..., N-1이고, p(n)은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, n은 순환 버퍼에서의 위치 인덱스이다. 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하는 것 및 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 것은 다음의 것을 포함한다: 초기 비트 시퀀스에서 비트 위치 인덱스 p(n)을 갖는 비트 S_p(n)을, 일대일 매핑 인터리빙 함수 p(n)에 따라, 순환 버퍼에서 위치 인덱스 n을 갖는 위치 상으로 매핑하는 것.

몇몇 실시형태에서, 일대일 매핑 인터리빙 함수 f(n)은 다음의 네스팅 특성(nesting characteristic)을 갖는다: 일대일 매핑 인터리빙 함수의 매핑 {n}→{f(n)}에서 시퀀스 {n} 및 시퀀스 {f(n)}으로부터 N₀보다 더 큰 원소를 삭제하는 것에 의해 매핑 {n₀}→{f(n₀)}이 획득될 수도 있음, 여기서 n₀ = 0, 1, 2, ..., N₀-1이고 N₀은 N보다 더 작거나 동일한 양의 정수임.

몇몇 실시형태에서, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하는 것 및 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 것은 다음의 것을 포함한다: 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn을, 순환 버퍼에서 위치 인덱스 mod(f(n) + m, N)을 갖는 위치 상으로 매핑하는 것, 여기서 m = 0, 1, ..., N-1이고, m은 오프셋이고 및 mod(x1, x2)는 나눗셈 x1/x2의 나머지를 나타내고, 여기서 x1은 정수이고 x2는 양의 정수임.

몇몇 실시형태에서, 데이터 특성은 다음 중 적어도 하나를 포함한다: 전송 블록 길이, 코드 레이트, 이용 가능한 물리적 리소스 블록의 수, 변조 및 코딩 레벨, 유저 기기 타입 인덱스 및 데이터 송신 링크 방향.

몇몇 실시형태에서, 미리 정의된 시작 위치는 다음의 것 중 하나를 포함한다:

순환 버퍼에서의 비트 시퀀스의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

순환 버퍼에서의 P₀ = M - 1의 위치는 미리 정의된 시작 위치로서 간주되는데, 여기서 P₀은 순환 버퍼에서의 비트 시퀀스의 위치 인덱스를 나타내고 M은 송신될 비트 시퀀스의 길이이다.

순환 버퍼에서의 P₀ = N - M의 위치는 미리 정의된 시작 위치로서 간주되는데, 여기서 P₀은 순환 버퍼에서의 비트 시퀀스의 위치 인덱스를 나타내고 M은 송신될 시퀀스의 길이이며, N은 초기 비트 시퀀스의 길이이다.

순환 버퍼에서의 비트 시퀀스의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다.

몇몇 실시형태에서, 미리 정의된 시작 위치는 폴라 인코딩의 코드 레이트에 의해 결정된다.

몇몇 실시형태에서, 미리 정의된 시작 위치는 다음의 방식으로 선택될 수도 있다:

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, 순환 버퍼에서의 P₀ = N - M의 위치는 미리 정의된 시작 위치로서 간주되는데, 여기서 P₀은 순환 버퍼에서의 비트 시퀀스의 위치 인덱스를 나타내고, M은 송신될 비트 시퀀스의 길이이고, N은 초기 비트 시퀀스의 길이이다.

미리 정의된 시작 위치가 폴라 인코딩의 코드 레이트에 따라 선택되기 때문에, 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 미리 정의된 시작 위치는 다음의 방식 중 하나에 의해 결정된다는 것을 유의해야 한다:

순환 버퍼가 순차적으로 배열되는 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 구성되는 경우, 순환 버퍼에서의 비트 시퀀스의 제7 부분의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, 순환 버퍼에서의 비트 시퀀스의 제8 부분의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다.

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, 순환 버퍼에서의 비트 시퀀스의 제8 부분의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, 순환 버퍼에서의 비트 시퀀스의 제9 부분의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, M ≤ t₈ + t₉이면, P₀ = t₆ + t₇ + M - 1의 위치는 미리 정의된 시작 위치로서 간주되고; M > t₈ + t₉이면, P₀ = M - 1 - t₈ - t₉의 위치는 미리 정의된 시작 위치로서 간주되는데, 여기서 M은 송신될 비트 시퀀스의 길이이고, t₆은 제6 부분의 비트 단위의 길이이고, t₇은 제7 부분의 비트 단위의 길이이고, t₈은 제8 부분의 비트 단위의 길이이고, t₉는 제9 부분의 비트 단위의 길이이다.

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, 순환 버퍼에서의 비트 시퀀스의 제6 부분의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다.

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, M ≤ t₈ + t₉이면, P₀ = t₈ + t₉ - M의 위치는 미리 정의된 시작 위치로서 간주되고; M > t₈ + t₉이면, P₀ = N + t₈ + t₉ - M의 위치는 미리 정의된 시작 위치로서 간주되는데, 여기서 M은 송신될 비트 시퀀스의 길이이고, t₆은 제6 부분의 비트 단위의 길이이다 t₇은 제7 부분의 비트 단위의 길이이고, t₈은 제8 부분의 비트 단위의 길이이고, t₉는 제9 부분의 비트 단위의 길이이다.

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, 순환 버퍼에서의 비트 시퀀스의 제7 부분의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다.

몇몇 실시형태에서, 미리 정의된 시작 위치는 다음의 방식으로 결정될 수도 있다:

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

몇몇 실시형태에서, 폴라 코드의 마더 코드(mother code)는

의 길이를 갖는데, 여기서

는 상한 연산(ceiling operation)을 나타내고, R은 코드 레이트이며 m은 양의 정수이다.

몇몇 실시형태에서, 순환 버퍼에서의 비트 시퀀스는, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대해 비트 역순(bit reversal order; BRO) 인터리빙을 수행하는 것에 의해 획득되고, 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn은, BRO 인터리버(BRO interleaver)에 의해 순환 버퍼에서 위치 인덱스 mod(BRO(n) + m, N)을 갖는 위치 상으로 매핑되는데, 여기서 n = 0, 1, ..., N-1이고, m = 0, 1, ..., N-1이고, m은 오프셋이며, mod(x1, x2)는 나눗셈 x1/x2의 나머지를 나타낸다.

몇몇 실시형태에서, 순환 버퍼에서의 비트 시퀀스는, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대해 비트 역순(BRO) 인터리빙을 수행하는 것에 의해 획득되고, 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn은, BRO 인터리버에 의해 순환 버퍼에서 위치 인덱스 N - 1 - mod(BRO(n) + m, N)을 갖는 위치 상으로 매핑되는데, 여기서 n = 0, 1, ..., N-1이고, m = 0, 1, ..., N-1이고, m은 오프셋이며, mod(x1, x2)는 나눗셈 x1/x2의 나머지를 나타낸다.

몇몇 실시형태에서, 순환 버퍼에서의 비트 시퀀스의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하는 것 및 명시된 길이의 비트 시퀀스를 송신될 비트 시퀀스로서 간주하는 것은 다음의 것을 포함한다:

비트는 순환 버퍼에서의 비트 시퀀스의 미리 정의된 위치로부터 인덱스의 오름차순 또는 내림차순으로 순차적으로 선택되며, 순환 버퍼에서의 비트 시퀀스의 한 말단에 도달하는 경우, 선택은, 명시된 길이의 비트 시퀀스가 선택될 때까지, 순환 버퍼에서의 비트 시퀀스의 다른 말단으로부터 계속되고, 명시된 길이의 비트 시퀀스는 송신될 비트 시퀀스로서 간주된다.

몇몇 실시형태에서, 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, 순환 버퍼에서의 P₀ = N - M의 위치는 미리 정의된 시작 위치로서 간주되고 M 비트는 인덱스의 오름차순으로 순차적으로 선택되고; 선택이 순환 버퍼에서의 비트 시퀀스의 한 말단으로 진행하는 경우, 선택은 순환 버퍼에서의 비트 시퀀스의 다른 말단으로 계속되는데, 여기서 P₀은 순환 버퍼에서의 비트 시퀀스의 위치 인덱스를 나타내고, M은 송신될 비트 시퀀스의 길이이고, N은 초기 비트 시퀀스의 길이이다.

몇몇 실시형태에서, 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 시작 비트 위치는 미리 정의된 시작 위치로서 간주되고 M 비트는 인덱스의 오름차순으로 순차적으로 선택되며; 판독이 순환 버퍼에서의 비트 시퀀스의 한 말단으로 진행하는 경우, 판독은 순환 버퍼에서의 비트 시퀀스의 다른 말단으로부터 계속되는데, 여기서 N은 초기 비트 시퀀스의 길이이다.

몇몇 실시형태에서, 송신될 비트 시퀀스는 순환 버퍼로부터 판독되는 명시된 길이의 비트 시퀀스와 동일한 순서로 또는 역순으로 배열된다.

본 개시는 또한, 생성 모듈, 기록 모듈, 선택 모듈 및 결정 모듈을 포함하는, 폴라 코드에 대한 레이트 매칭 디바이스를 제공한다. 생성 모듈은 K 정보 비트 및 (N - K) 프로즌 비트를 컨캐터네이트하여 N 비트의 비트 시퀀스를 생성하도록, 그리고 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 N 비트의 비트 시퀀스를 인코딩하여 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성하도록 구성되는데, 여기서 K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 또는 동일하다. 기록 모듈은 순환 버퍼를 q 개의 부분으로 분할하도록, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하도록, 그리고 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하도록 구성되는데, 여기서 q = 1, 2, 3 또는 4이다. 선택 모듈은 순환 버퍼에서의 비트 시퀀스에서의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하도록 구성된다. 결정 모듈은, 명시된 길이의 비트 시퀀스를 송신될 비트 시퀀스로서 간주하도록 구성된다.

몇몇 실시형태에서, 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 f(n)에 의해 결정되는데, 여기서 n = 0, 1, ..., N-1이고, f(n) = 0, 1, ..., N-1이고, n은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, f(n)은 순환 버퍼에서의 위치 인덱스이다. 기록 모듈은, 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn을, 일대일 매핑 인터리빙 함수 f(n)에 따라 순환 버퍼에서 위치 인덱스 f(n)를 갖는 위치 상으로 매핑하도록 구성된다.

몇몇 실시형태에서, 일대일 매핑 인터리빙 함수 f(n)은 다음의 네스팅 특성을 갖는다:

일대일 매핑 인터리빙 함수의 매핑 {n}→{f(n)}에서 시퀀스 {n} 및 시퀀스 {f(n)}으로부터 N₀보다 더 큰 원소를 삭제하는 것에 의해 매핑 {n₀}→{f(n₀)}이 획득될 수도 있음, 여기서 n₀ = 0, 1, 2, ..., N₀-1이고 N₀은 N보다 더 작은 또는 동일한 양의 정수임.

몇몇 실시형태에서, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대한 미리 정의된 규칙은, 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn을, 폴라 코드의 데이터 특성에 따라, 순환 버퍼에서 위치 인덱스 mod(f(n) + m, N)을 갖는 위치 상으로 매핑하는 것에 의해 수행될 수도 있는데, 여기서 m = 0, 1, ..., N-1이고, m은 오프셋이며 mod(x₁, x₂)는 나눗셈 x₁/x₂의 나머지를 나타내는데, 여기서 x₁은 정수이고 x₂는 양의 정수이다.

몇몇 실시형태에서, 미리 정의된 시작 위치는 다음의 방식 중 하나의 방식으로 선택된다:

순환 버퍼에서의 P₀ = N - M의 위치는 미리 정의된 시작 위치로서 간주되는데, 여기서 P₀은 순환 버퍼에서의 비트 시퀀스의 위치 인덱스를 나타내고 M은 송신될 비트 시퀀스의 길이이며, N은 초기 비트 시퀀스의 길이이다.

본 개시는 또한, 폴라 코드에 대한 레이트 매칭 디바이스를 제공하는데, 레이트 매칭 디바이스는 다음의 것을 포함한다: 프로세서 및 메모리. 프로세서는 다음의 동작을 수행하도록 구성된다: K 정보 비트 및 (N - K) 프로즌 비트가 컨캐터네이트되어 N 비트의 비트 시퀀스를 생성하고, N 비트의 비트 시퀀스는, 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 인코딩되어 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성함, 여기서 K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 또는 동일함; 순환 버퍼가 q 개의 부분으로 분할되고, 비트가 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 선택되며, 비트는 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 기록됨, 여기서 q = 1, 2, 3 또는 4임; 및 명시된 길이의 비트 시퀀스가 순환 버퍼에서의 비트 시퀀스에서의 미리 정의된 시작 위치로부터 순차적으로 선택되고 명시된 길이의 비트 시퀀스는 송신될 비트 시퀀스로서 간주됨.

몇몇 실시형태에서, 프로세서는 또한, 메모리에 저장되어 있는 명령어에 따라, 다음의 동작을 수행하도록 구성된다: 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대한 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 f(n)에 의해 결정됨, 여기서 n = 0, 1, ..., N-1이고, f(n) = 0, 1, ..., N-1이며, n은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, f(n)은 순환 버퍼에서의 위치 인덱스임; 및 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn이, 일대일 매핑 인터리빙 함수 f(n)에 따라, 순환 버퍼에서 위치 인덱스 f(n)을 갖는 위치 상으로 매핑됨.

매핑 {n}→{f(n)}이 일대일 매핑이기 때문에, 매핑 {p(n)}→{n}을 충족하는 f(n)의 역함수 p(n)이 존재한다. 즉, 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 p(n)에 의해 결정될 수도 있는데, 여기서 n = 0, 1, ..., N-1이고, p(n) = 0, 1, ..., N-1이고, p(n)은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, n은 순환 버퍼에서의 위치 인덱스이다. 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하고 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 동작은 다음의 것을 포함한다: 초기 비트 시퀀스에서 비트 위치 인덱스 p(n)을 갖는 비트 S_p(n)을, 일대일 매핑 인터리빙 함수 p(n)에 따라, 순환 버퍼에서 위치 인덱스 n을 갖는 위치 상으로 매핑하는 것.

본 개시는 또한, 상기에서 설명되는 실시형태에서 폴라 코드에 대한 임의의 레이트 매칭 방법을 실행하기 위한 실행 명령어를 저장하도록 구성되는 컴퓨터 저장 매체를 제공한다.

본 개시에 의해 제공되는 폴라 코드에 대한 레이트 매칭 방법 및 디바이스는, 하이브리드 자동 재전송 요청 메커니즘(hybrid automatic repeat request mechanism)에서 폴라 코드 하드웨어가 높은 복잡성을 가지며 복잡한 인코딩 프로세스를 갖는다는 문제점을 해결하여, 폴라 코드 하드웨어의 복잡성을 상당히 감소시킬 수 있고 하이브리드 자동 재전송 요청 메커니즘에서 인코딩 프로세스를 단순화할 수 있다.

도 1a는 관련 기술에서의 폴라 코드의 재귀 인코딩 구조의 개략도이다;
도 1b는 관련 기술에서의 폴라 코드의 다른 재귀 인코딩 구조의 개략도이다;
도 2는 관련 기술에서의 폴라 코드의 재귀 인코딩 구조의 기본 단위의 구조도이다;
도 3은 한 실시형태에 따른 폴라 레이트(Polar rate)에 대한 레이트 매칭 방법의 플로우차트이다;
도 4는, 한 실시형태에 따른 폴라 레이트에 대한 레이트 매칭 디바이스의 블록도이다; 그리고
도 5는 한 실시형태에 따른 폴라 레이트에 대한 다른 레이트 매칭 디바이스의 블록도이다.

본 출원의 상세한 설명, 청구범위 및 상기 도면에서의 용어 "제1", "제2" 및 등등은, 유사한 대상 사이를 구별하기 위해 사용되며, 반드시, 특정한 순서 또는 시퀀스를 설명하기 위해 사용되는 것은 아니다. 이러한 방식으로 사용되는 데이터는, 본원에서 설명되는 본 개시의 실시형태가 본원에서 예시 또는 설명되지 않는 시퀀스로 또한 구현될 수 있도록, 적절한 경우 상호 교환 가능하다는 것이 이해되어야 한다. 또한, 본원에 설명되는 용어 "포함하는(comprising)", "포함하는(including)" 또는 그 임의의 다른 변형어는, 비 배타적인 포함을 포괄하도록 의도된다. 예를 들면, 일련의 단계 또는 엘리먼트를 포함하는 프로세스, 방법, 시스템, 제품 또는 디바이스는, 명시적으로 나열된 단계 또는 엘리먼트를 포함할 뿐만 아니라, 명시적으로 나열되지 않는 또는 그러한 프로세스, 방법, 시스템, 제품 또는 디바이스에 내재하는 다른 단계 또는 엘리먼트를 또한 포함할 수도 있다.

실시형태 1

본 실시형태에서는, 폴라 코드에 대한 레이트 매칭 방법이 제공된다. 첨부하는 도면의 플로우차트에서 예시되는 단계는, 컴퓨터에 실행 가능한 명령어의 그룹과 같은 컴퓨터 시스템에 의해 수행될 수도 있다. 비록 논리적 시퀀스가 플로우차트에서 예시되지만, 예시되는 또는 설명되는 단계는 몇몇 경우에 본원에서 설명되는 것과는 상이한 순서로 수행될 수도 있다.

상기의 동작 환경에서, 본 개시는 도 3에서 도시되는 폴라 코드에 대한 레이트 매칭 방법을 제공한다. 도 3은 본 실시형태에 따른 폴라 코드에 대한 레이트 매칭 방법의 플로우차트이다. 도 3에서 도시되는 바와 같이, 방법은 다음의 것을 포함한다:

302에서, K 정보 비트 및 (N - K) 프로즌 비트가 컨캐터네이트되어 N 비트의 비트 시퀀스를 생성하고, N 비트의 비트 시퀀스는, 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 인코딩되어 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성하는데, 여기서 K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 또는 동일하다.

K 정보 비트는 비트 채널 상으로 매핑될 수도 있고 체크 비트를 포함할 수도 있다.

304에서, 순환 버퍼가 q 개의 부분으로 분할되고, 비트가 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 선택되며, 비트는 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 기록되는데, 여기서 q = 1, 2, 3 또는 4이다.

306에서, 명시된 길이의 비트 시퀀스가 순환 버퍼에서의 비트 시퀀스에서의 미리 정의된 시작 위치로부터 순차적으로 선택되고, 명시된 길이의 비트 시퀀스는 송신될 비트 시퀀스로서 간주된다.

상기의 단계에서, 비트 시퀀스가 폴라 인코더에 의해 인코딩되고, 폴라 인코딩 이후의 비트 시퀀스가 순환 버퍼에서 비트 시퀀스를 획득하도록 미리 정의된 규칙에 따라 프로세싱되고, 명시된 길이의 비트 시퀀스가 미리 정의된 시작 위치로부터 순차적으로 선택되고 송신될 비트 시퀀스로서 간주된다. 이러한 방식에서, 상이한 시나리오에서 데이터의 송신에 적응하기 위해, 적절한 프로세싱 및 선택 규칙이 사용되고, 그에 의해, 폴라 코드 하드웨어가 높은 복잡성을 가지며 하이브리드 자동 재전송 요청 메커니즘에서 복잡한 인코딩 프로세스를 갖는다는 관련 기술에서의 문제점을 해결하여, 폴라 코드 하드웨어의 복잡성을 상당히 감소시키고 인코딩 프로세스를 단순화시킨다.

여기서, 순환 버퍼는 하드웨어 순환 버퍼일 수도 있으며, 또한 이 실시형태에서 제한되지 않는 가상의 디바이스일 수도 있다.

몇몇 실시형태에서, 폴라 코드의 마더 코드는

의 길이를 가지는데, 여기서

는 상한 연산을 나타내고, 0 ≤ Δ < 2이고, R은 폴라 인코딩을 위한 코드 레이트이다.

몇몇 실시형태에서, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대한 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 f(n)에 의해 결정되고, 여기서 n = 0, 1, ..., N-1이고, f(n) = 0, 1, ..., N-1이며, n은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, f(n)은 순환 버퍼에서의 위치 인덱스이고; 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn이, 일대일 매핑 인터리빙 함수에 따라, 순환 버퍼에서 위치 인덱스 f(n)을 갖는 위치 상으로 매핑된다.

몇몇 실시형태에서, 일대일 매핑 인터리빙 함수 f(n)은 다음의 네스팅 특성을 갖는다: 일대일 매핑 인터리빙 함수의 매핑 {n}→{f(n)}에서 시퀀스 {n} 및 시퀀스 {f(n)}으로부터 N₀보다 더 큰 원소를 삭제하는 것에 의해 매핑 {n₀}→{f(n₀)}이 직접적으로 획득될 수도 있음, 여기서 n₀ = 0, 1, 2, ..., N₀-1이고 N₀은 N보다 더 작거나 동일한 양의 정수임.

매핑 {n}→{f(n)}이 일대일 매핑이기 때문에, 매핑 {p(n)}→{n}을 충족하는 f(n)의 역함수 p(n)이 존재한다. 즉, 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 p(n)에 의해 결정될 수도 있는데, 여기서 n = 0, 1, ..., N-1이고, p(n) = 0, 1, ..., N-1이고, p(n)은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, n은 순환 버퍼에서의 위치 인덱스이다. 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하고 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 단계는 다음의 것을 포함한다: 초기 비트 시퀀스에서 비트 위치 인덱스 p(n)을 갖는 비트 S_p(n)을, 일대일 매핑 인터리빙 함수 p(n)에 따라, 순환 버퍼에서 위치 인덱스 n을 갖는 위치 상으로 매핑하는 것.

몇몇 실시형태에서, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대한 미리 정의된 규칙은, 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 S_n을, 폴라 코드의 데이터 특성에 따라, 순환 버퍼에서 위치 인덱스 mod(f(n) + m, N)을 갖는 위치 상으로 매핑하는 것에 의해 수행될 수도 있는데, 여기서 m = 0, 1, ..., N-1이고, m은 오프셋이며 mod(x₁, x₂)는 나눗셈 x₁/x₂의 나머지를 나타내는데, 여기서 x₁은 정수이고 x₂는 양의 정수이다.

미리 정의된 시작 위치가 폴라 인코딩의 코드 레이트에 의해 결정되기 때문에, 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 미리 정의된 시작 위치는 다음의 방식 중 하나의 방식으로 선택된다는 것을 유의해야 한다:

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, M ≤ t₈ + t₉이면, P₀ = t₈ + t₉ - M의 위치는 미리 정의된 시작 위치로서 간주되고; M > t₈ + t₉이면, P₀ = N + t₈ + t₉ - M의 위치는 미리 정의된 시작 위치로서 간주되는데, 여기서 M은 송신될 비트 시퀀스의 길이이고, t6은 제6 부분의 비트 단위의 길이이다 t7은 제7 부분의 비트 단위의 길이이고, t8은 제8 부분의 비트 단위의 길이이고, t9는 제9 부분의 비트 단위의 길이이다.

몇몇 실시형태에서, 순환 버퍼는 제1 부분 및 제2 부분을 포함한다. 제1 부분은 순차적 방식의 또는 비트 역순(BRO) 인터리빙 방식의 초기 비트 시퀀스에서의 t1 연속 비트로 구성되고, 제2 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 나머지 t2 비트로 구성되는데, 여기서 t1 및 t2는 둘 모두 0보다 더 크거나 또는 동일한 정수이고,

이고, t1 + t2 = N이고, N은 초기 비트 시퀀스에서의 비트의 수이며, N은 0보다 더 크거나 또는 동일한 정수이다.

대안적으로, 제1 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t2 연속 비트로 구성되고, 제2 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 나머지 t1 비트로 구성되는데, 여기서 t1 및 t2는 둘 모두 0보다 더 크거나 또는 동일한 정수이고,

제1 부분 및 제2 부분은 순환 버퍼에서 비트 시퀀스를 형성하도록 순차적으로 배열된다.

몇몇 실시형태에서, 초기 비트 시퀀스는 {S₀, S₁, ..., S_N-1}로서 기록되고, 제1 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t1 연속 비트

로 구성되고, 제2 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 나머지 N - t₁ 연속 비트

로 구성된다.

대안적으로, 제1 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 N - t₁ 연속 비트

로 구성되고, 제2 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 나머지 t1 비트

로 구성된다.

몇몇 실시형태에서, 순환 버퍼는 제3 부분, 제4 부분 및 제5 부분을 포함한다. 제3 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 초기 비트 시퀀스에서의 t3 연속 비트로 구성되고; 제4 부분은 다음의 방식으로 결정된다: 길이 t4의 두 연속 비트 시퀀스가 초기 비트 시퀀스로부터 선택되고 BRO 인터리빙 방식으로 또는 로우-칼럼 인터리빙 방식으로 또는 인터레이스 방식으로 배열되고; 제5 부분은 초기 비트 시퀀스에서의 t5 비트로 구성되는데, 여기서 t3, t4 및 t5는 모두 0보다 더 크거나 또는 동일한 정수이고, t3 + 2×t4 + t5 = N이고,

이고

이다.

대안적으로, 제3 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 초기 비트 시퀀스에서의 t5 연속 비트로 구성되고; 제4 부분은 다음의 방식으로 결정된다: 길이 t4의 두 연속 비트 시퀀스가 초기 비트 시퀀스로부터 선택되고 BRO 인터리빙 방식으로 또는 로우-칼럼 인터리빙 방식으로 또는 인터레이스 방식으로 배열되고; 제5 부분은 초기 비트 시퀀스에서의 t3 비트로 구성되는데, 여기서 t3, t4 및 t5는 모두 0보다 더 크거나 또는 동일한 정수이고, t3 + 2×t4 + t5 = N이고,

이고

이다.

제3 부분, 제4 부분 및 제5 부분은 순환 버퍼에서 비트 시퀀스를 형성하도록 순차적으로 배열된다.

몇몇 실시형태에서, 초기 비트 시퀀스는 {S₀, S₁, ..., S_N-1}로서 기록되고, 제3 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 t3 연속 비트

로 구성되고; 제4 부분은 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 또는 인터레이스 방식의 t4 비트

및 t4 비트

로 구성되고; 제5 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 초기 비트 시퀀스에서의 나머지 N - t₃ - 2×t₄ 비트

,

및

로 구성되는데, 여기서 t₃ = N/4인 경우

이고, t₄ = N/4인 경우

이며, 여기서

는 공집합(empty set)을 나타낸다.

대안적으로, 제3 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 N - t₃ - 2×t₄ 비트

,

, 및

으로 구성되고; 제4 부분은 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 또는 인터레이스 방식의 t4 비트

및 t4 비트

로 구성되고; 제5 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 비트 시퀀스

으로 구성되는데, 여기서 t₃ = N/4인 경우

이고, t₄ = N/4인 경우

이다.

순환 버퍼에서의 비트 시퀀스의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다. 몇몇 실시형태에서, 순환 버퍼는 제6 부분, 제7 부분, 제8 부분 및 제9 부분을 포함한다. 제6 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₆ 비트로 구성되고, 제7 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₇ 비트로 구성되고, 제8 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₈ 비트로 구성되며, 제9 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₉ 비트로 구성되는데, 여기서 t₆, t₇, t₈ 및 t₉는 모두 0보다 더 크거나 또는 동일한 정수이고,

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

대안적으로, 제6 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₉ 비트로 구성되고, 제7 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₈ 비트로 구성되고, 제8 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₇ 비트로 구성되며, 제9 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₆ 비트로 구성되는데, 여기서 t₆, t₇, t₈ 및 t₉는 모두 0보다 더 크거나 또는 동일한 정수이고,

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

몇몇 실시형태에서, 초기 비트 시퀀스는 {S₀, S₁, ..., S_N-1}로서 기록되고; 제6 부분은 BRO 인터리빙 방식의 t₆ 비트 {I₁}로 구성되는데, 여기서 {I₁}은 비트 시퀀스 세트 {S₀, S₁, ..., S_a-1} 및 비트 시퀀스 세트 {S_BRO(j)}의 교집합을 포함하고, 여기서 a는 0보다 더 크거나 또는 동일하며 N보다 더 작거나 동일한 정수이고, a = 0인 경우 {S₀, S₁, ..., S_a-1} =

이고, j = M, ..., N-1이며, M은 송신될 비트 시퀀스의 길이이고; 제7 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 t₇ 비트 {I₂}로 구성되는데, 여기서 {I₂}는 비트 시퀀스 세트 {S₀, S₁, ..., S_a-1} 및 비트 시퀀스 세트 {I₁}의 차집합(difference set)이고; 제9 부분은 BRO 인터리빙 방식의 t₉ 비트 {I₄}로 구성되는데, 여기서 {I₄}는 비트 시퀀스 세트 {S_a, S_a+1, ..., S_N-1} 및 비트 시퀀스 세트 {S_BRO(j)}의 교집합을 포함하고, a = N인 경우 {S_a, S_a+1, ..., S_N-1} =

이며; 제8 부분은 BRO 인터리빙 방식의 t₈ 비트 {I₃}으로 구성되는데, 여기서 {I₃}는 비트 시퀀스 세트 {S_a, S_a+1, ..., S_N-1} 및 비트 시퀀스 세트 {I₄}의 차집합이다.

대안적으로, 초기 비트 시퀀스는 {S₀, S₁, ..., S_N-1}로서 기록되고; 제6 부분은 BRO 인터리빙 방식의 t₉ 비트 {I₄}로 구성되는데, 여기서 {I₄}는 비트 시퀀스 세트 {S_N-1, S_N-2, ..., S_a} 및 비트 시퀀스 세트 {S_BRO(j)}의 교집합을 포함하고, 여기서 a는 0보다 더 크거나 또는 동일하며 N보다 더 작거나 동일한 정수이고, j = N - 1, N - 2, ..., M이고, M은 송신될 비트 시퀀스의 길이이며 a = N인 경우 {S_N-1, S_N-2, ..., S_a} =

이고; 제7 부분은 BRO 인터리빙 방식의 t₈ 비트 {I₃}으로 구성되는데, 여기서 {I₃}은 비트 시퀀스 세트 {S_N-1, S_N-2, ..., S_a} 및 비트 시퀀스 세트 {I₄}의 차집합이고; 제9 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 t₆ 비트 {I₁}로 구성되는데, 여기서 {I₁}은 비트 시퀀스 세트 {S_a-1, S_a-2, ..., S₀} 및 비트 시퀀스 세트 {S_BRO(j)}의 교집합을 포함하고, a = 0인 경우 {S₀, S₁, ..., S_a-1} =

이며; 제8 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 t₇ 비트 {I₂}로 구성되는데, 여기서 {I₂}는 비트 시퀀스 세트 {S_a-1, S_a-2, ..., S₀} 및 비트 시퀀스 세트 {I₁}의 차집합이다.

제6 부분, 제7 부분, 제8 부분 및 제9 부분은 순환 버퍼에서 비트 시퀀스를 형성하도록 순차적으로 배열된다.

몇몇 실시형태에서, 미리 정의된 시작 위치는 폴라 인코딩의 코드 레이트에 따라 선택된다.

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, P₀ = N - M의 위치는 미리 정의된 시작 위치로서 간주되고; 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 제7 부분의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, 순환 버퍼에서의 비트 시퀀스의 종료 비트 위치는 미리 정의된 시작 위치로서 간주되고; 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 제8 부분의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다.

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, 순환 버퍼에서의 비트 시퀀스의 시작 비트 위치는 미리 정의된 시작 위치로서 간주되고; 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 제7 부분의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, P₀ = M - 1의 위치는 미리 정의된 시작 위치로서 간주되고; 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 제8 부분의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다.

미리 정의된 시작 위치가, 미리 정의된 시작 옵션이 선택되는 상기의 방식으로부터 보일 수도 있는 폴라 인코딩의 코드 레이트에 따라 선택되는 것을 필요로 한다는 것을 유의해야 한다.

몇몇 실시형태에서, 순환 버퍼는 제6 부분, 제7 부분, 제8 부분 및 제9 부분을 포함한다. 제6 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₆ 비트로 구성되고, 제7 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₇ 비트로 구성되고, 제8 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₈ 비트로 구성되고, 제9 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₉ 비트로 구성되는데, 여기서 t₆, t₇, t₈ 및 t₉는 모두 0보다 더 크거나 또는 동일한 정수이고,

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

대안적으로, 제6 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₉ 비트로 구성되고, 제7 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₈ 비트로 구성되고, 제8 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₇ 비트로 구성되며, 제9 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₆ 비트로 구성되는데, 여기서 t₆, t₇, t₈ 및 t₉는 모두 0보다 더 크거나 또는 동일한 정수이고,

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

몇몇 실시형태에서, 초기 비트 시퀀스는 {S₀, S₁, ..., S_N-1}로서 기록되고; 제7 부분은 BRO 인터리빙 방식의 t₇ 비트 {I₂}로 구성되는데, 여기서 {I₂}는 비트 시퀀스 세트 {S₀, S₁, ..., S_a-1} 및 비트 시퀀스 세트 {S_BRO(j)}의 교집합을 포함하고, 여기서 a는 0보다 더 크거나 또는 동일하며 N보다 더 작거나 동일한 정수이고, a = 0인 경우 {S₀, S₁, ..., S_a-1} =

이고, j = M, ..., N-1이며, M은 송신될 비트 시퀀스의 길이이고; 제6 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 t₆ 비트 {I₁}로 구성되는데, 여기서 {I₁}은 비트 시퀀스 세트 {S₀, S₁, ..., S_a-1} 및 비트 시퀀스 세트 {I₂}의 차집합이고; 제8 부분은 BRO 인터리빙 방식의 t₈ 비트 {I₃}으로 구성되는데, 여기서 {I₃}은 비트 시퀀스 세트 {S_a, S_a+1, ..., S_N-1} 및 비트 시퀀스 세트 {S_BRO(j)}의 교집합을 포함하고, a = N인 경우 {S_a, S_a+1, ..., S_N-1} =

이며; 제9 부분은 BRO 인터리빙 방식의 t₉ 비트 {I₄}로 구성되는데, 여기서 {I₄}는 비트 시퀀스 세트 {S_a, S_a+1, ..., S_N-1} 및 비트 시퀀스 세트 {I₃}의 차집합이다.

대안적으로, 초기 비트 시퀀스는 {S₀, S₁, ..., S_N-1}로서 기록되고; 제7 부분은 BRO 인터리빙 방식의 t₈ 비트 {I₃}으로 구성되는데, 여기서 {I₃}은 비트 시퀀스 세트 {S_N-1, S_N-2, ..., S_a} 및 비트 시퀀스 세트 {S_BRO(j)}의 교집합을 포함하고, 여기서 a는 0보다 더 크거나 또는 동일하며 N보다 더 작거나 동일한 정수이고, j ∈ {M, ..., N-1}이고, M은 송신될 비트 시퀀스의 길이이며 a = N인 경우 {S_N-1, S_N-2, ..., S_a} =

이고; 제6 부분은 BRO 인터리빙 방식의 t₉ 비트 {I₄}로 구성되는데, 여기서 {I₄}는 비트 시퀀스 세트 {S_N-1, S_N-2, ..., S_a} 및 비트 시퀀스 세트 {I₃}의 차집합이고; 제8 부분은 BRO 인터리빙 방식의 t₇ 비트 {I₂}로 구성되는데, 여기서

는 비트 시퀀스 세트 {S_a-1, S_a-2, ..., S₀} 및 비트 시퀀스 세트 {S_BRO(j)}의 교집합을 포함하고, a = 0인 경우 {S_a-1, S_a-2, ..., S₀} =

이며; 제9 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 t₆ 비트 {I₁}로 구성되는데, 여기서

는 비트 시퀀스 세트 {S_a-1, S_a-2, ..., S₀} 및 비트 시퀀스 세트 {I₂}의 차집합이다.

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, 순환 버퍼에서의 비트 시퀀스의 제8 부분의 시작 비트 위치는 미리 정의된 시작 위치로서 간주되고; 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 제9 부분의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, M ≤ t₈ + t₉이며, P₀ = t₆ + t₇ + M - 1의 위치는 미리 정의된 시작 위치로서 간주되고, M > t₈ + t₉이면, P₀ = M - 1 - t₈ - t₉의 위치는 미리 정의된 시작 위치로서 간주되고; 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 제6 부분의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다.

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, M ≤ t₈ + t₉이며, P₀ = t₈ + t₉ + M의 위치는 미리 정의된 시작 위치로서 간주되고, M > t₈ + t₉이면, P₀ = N + t₈ + t₉ - M의 위치는 미리 정의된 시작 위치로서 간주되고; 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 제9 부분의 시작 비트 위치는 미리 정의된 시작 위치로서 간주된다.

폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, 순환 버퍼에서의 비트 시퀀스의 제7 부분의 종료 비트 위치는 미리 정의된 시작 위치로서 간주되고; 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 비트 시퀀스의 제6 부분의 종료 비트 위치는 미리 정의된 시작 위치로서 간주된다.

몇몇 실시형태에서, 미리 정의된 임계치는 세트 {1/3, 1/2}로부터 취해진다, 즉, 미리 정의된 임계치는 1/3 또는 1/2일 수도 있다.

몇몇 실시형태에서, 폴라 코드의 마더 코드는

의 길이를 갖는데, 여기서

는 상한 연산을 나타내고, R은 코드 레이트이며 m은 양의 정수이다.

몇몇 실시형태에서, 순환 버퍼에서의 비트 시퀀스는, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대해 BRO 인터리빙을 수행하는 것에 의해 획득되고, 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn은, BRO 인터리버에 의해 순환 버퍼에서 위치 인덱스 mod(BRO(n) + m, N)을 갖는 위치 상으로 매핑되는데, 여기서 n = 0, 1, ..., N-1이고, m = 0, 1, ..., N-1이고, m은 오프셋이며, mod(x1, x2)는 나눗셈 x1/x2의 나머지를 나타낸다.

몇몇 실시형태에서, 순환 버퍼에서의 비트 시퀀스는, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대해 BRO 인터리빙을 수행하는 것에 의해 획득되고, 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn은, BRO 인터리버에 의해 순환 버퍼에서 위치 인덱스 N - 1 - mod(BRO(n) + m, N)을 갖는 위치 상으로 매핑되는데, 여기서 n = 0, 1, ..., N-1이고, m = 0, 1, ..., N-1이고, m은 오프셋이며, mod(x1, x2)는 나눗셈 x1/x2의 나머지를 나타낸다.

몇몇 실시형태에서, 순환 버퍼에서의 비트 시퀀스의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하는 것 및 명시된 길이의 비트 시퀀스를 송신될 비트 시퀀스로서 간주하는 것은 다음의 단계를 포함한다:

예를 들면, 비트가 미리 정의된 시작 위치로부터 순환 버퍼에서의 비트 시퀀스의 종료 비트 위치로 인덱스의 오름차순으로 판독되는 경우, 명시된 길이의 비트 시퀀스가 판독되지 않으면, 판독은, 명시된 길이의 비트 시퀀스가 판독될 때까지 순환 버퍼에서의 비트 시퀀스의 시작 비트 위치로부터 계속되고, 명시된 길이의 비트 시퀀스는 송신될 비트 시퀀스로서 간주된다. 비트가 미리 정의된 시작 위치로부터 순환 버퍼에서의 비트 시퀀스의 시작 비트 위치로 인덱스의 내림차순으로 판독되는 경우, 명시된 길이의 비트 시퀀스가 판독되지 않으면, 판독은, 명시된 길이의 비트 시퀀스가 판독될 때까지 순환 버퍼에서의 비트 시퀀스의 종료 비트 위치로부터 계속되고, 명시된 길이의 비트 시퀀스는 송신될 비트 시퀀스로서 간주된다.

몇몇 실시형태에서, 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 작거나 또는 동일한 경우, 순환 버퍼에서의 P₀ = N - M의 위치는 미리 정의된 시작 위치로서 간주되고 M 비트는 인덱스의 오름차순으로 순차적으로 선택되고; 판독이 순환 버퍼에서 비트 시퀀스의 한 말단으로 진행하는 경우, 판독은 순환 버퍼에서의 비트 시퀀스의 다른 말단으로 계속되는데, 여기서 P₀은 순환 버퍼에서의 비트 시퀀스의 위치 인덱스를 나타내고, M은 송신될 비트 시퀀스의 길이이고, N은 초기 비트 시퀀스의 길이이다.

미리 정의된 시작 위치를 결정하기 위한 프로세스는, 순환 버퍼가 두 개의 부분, 세 개의 부분 및 네 개의 부분으로 분할되는 상기의 경우 중 임의의 하나에 적용될 수도 있고, 또한, 이 실시형태에서 제한되지 않는, 제1조합, 제2조합, 제3 조합 및 제4 조합 중 임의의 하나에 적용될 수도 있다.

상기에서 설명되는 실시형태에서의 방법은, 필요한 범용 하드웨어 플랫폼을 더한 소프트웨어에 의해 구현될 수도 있거나, 또는, 물론, 하드웨어에 의해 구현될 수도 있지만, 그러나, 많은 경우에, 전자는 바람직한 구현 모드이다. 실질적으로 이 실시형태에 의해 제공되는 내용, 또는 현존하는 기술에 기여하는 부분은, 소프트웨어 제품의 형태로 구현될 수도 있다. 소프트웨어 제품은 저장 매체(예컨대, ROM/RAM, 자기 디스크 또는 광학 디스크)에 저장되며 단말 디바이스(이것은 이동 전화, 컴퓨터, 서버 또는 네트워크 디바이스일 수도 있음)가 상기에서 설명되는 실시형태에 따른 방법을 실행하는 것을 가능하게 하기 위한 여러 가지 명령어를 포함한다.

실시형태 2

이 실시형태는 폴라 코드에 대한 레이트 매칭 디바이스를 제공한다. 디바이스는 상기에서 설명되는 실시형태에 따른 방법을 구현할 수도 있다. 설명된 것은 반복되지 않을 것이다. 이하에서 사용될 때, 용어 "모듈"은 미리 결정된 기능을 구현할 수 있는 소프트웨어, 하드웨어 또는 이들의 조합일 수도 있다. 하기에 설명되는 실시형태에서의 디바이스는, 바람직하게는, 소프트웨어에 의해 구현되지만, 그러나, 하드웨어에 의한 또는 소프트웨어 및 하드웨어의 조합에 의한 구현도 또한 가능하며 구상된다.

도 4는 이 실시형태에 따른 비트 시퀀스를 프로세싱하기 위한 디바이스의 블록도이다. 도 4에서 도시되는 바와 같이, 디바이스는 생성 모듈(40), 기록 모듈(42), 판독 모듈(44) 및 결정 모듈(46)을 포함할 수도 있다.

생성 모듈(40)은 K 정보 비트 및 (N - K) 프로즌 비트를 컨캐터네이트하여 N 비트의 비트 시퀀스를 생성하도록, 그리고 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 N 비트의 비트 시퀀스를 인코딩하여 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성하도록 구성되는데, 여기서 K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 또는 동일하다.

기록 모듈(42)은 순환 버퍼를 q 개의 부분으로 분할하도록, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하도록, 그리고 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하도록 구성되는데, 여기서 q = 1, 2, 3 또는 4이다.

선택 모듈(44)은 순환 버퍼에서의 비트 시퀀스에서의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하도록 구성된다.

결정 모듈(46)은, 명시된 길이의 비트 시퀀스를 송신될 비트 시퀀스로서 간주하도록 구성된다.

상기의 디바이스에서, 생성 모듈(40)은, 정보 비트로서의 K 비트 채널을 (N - K) 프로즌 비트와 컨캐터네이트하여 N 비트의 비트 시퀀스를 생성할 수도 있고 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 N 비트의 비트 시퀀스를 인코딩하여 N 비트의 초기 비트 시퀀스를 생성할 수도 있고; 기록 모듈(41)은 순환 버퍼를 q 개의 부분으로 분할하고, 초기 비트 시퀀스로부터 반복되지 않는 방식으로 비트를 선택하고, 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하고; 판독 모듈(44)은 순환 버퍼에서의 비트 시퀀스의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하며; 결정 모듈(46)은 명시된 길이의 비트 시퀀스를 송신될 비트 시퀀스로서 간주한다. 이러한 방식에서, 상이한 적용 시나리오에서 데이터 비트의 송신에 적응하기 위해, 적절한 프로세싱 및 판독 규칙이 사용되고, 그에 의해, 폴라 코드 하드웨어가 높은 복잡성을 가지며 하이브리드 자동 재전송 요청 메커니즘에서 복잡한 인코딩 프로세스를 갖는다는 관련 기술에서의 문제점을 해결하여, 폴라 코드 하드웨어의 복잡성을 상당히 감소시키고 인코딩 프로세스를 단순화시킨다.

몇몇 실시형태에서, 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}에 대한 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 f(n)에 의해 결정되는데, 여기서 n = 0, 1, ..., N-1이고, f(n) = 0, 1, ..., N-1이며, n은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, f(n)은 순환 버퍼에서의 위치 인덱스이다. 기록 모듈은, 초기 비트 시퀀스에서 비트 위치 인덱스 n을 갖는 비트 Sn을, 일대일 매핑 인터리빙 함수 f(n)에 따라 순환 버퍼에서 위치 인덱스 f(n)를 갖는 위치 상으로 매핑하도록 구성된다.

매핑 {n}→{f(n)}이 일대일 매핑이기 때문에, 매핑 {p(n)}→{n}을 충족하는 f(n)의 역함수 p(n)이 존재한다는 것을 유의해야 한다. 즉, 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 p(n)에 의해 결정될 수도 있는데, 여기서 n = 0, 1, ..., N-1이고, p(n) = 0, 1, ..., N-1이고, p(n)은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, n은 순환 버퍼에서의 위치 인덱스이다. 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하고 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 단계는 다음의 것을 포함한다: 초기 비트 시퀀스에서 비트 위치 인덱스 p(n)을 갖는 비트 S_p(n)을, 일대일 매핑 인터리빙 함수 p(n)에 따라, 순환 버퍼에서 위치 인덱스 n을 갖는 위치 상으로 매핑하는 것.

일대일 매핑 인터리빙 함수의 매핑 {n}→{f(n)}에서 시퀀스 {n} 및 시퀀스 {f(n)}으로부터 N₀보다 더 큰 원소를 삭제하는 것에 의해 매핑 {n₀}→{f(n₀)}이 직접적으로 획득될 수도 있는데, 여기서 n₀ = 0, 1, 2, ..., N₀-1이고 N₀은 N보다 더 작은 또는 동일한 양의 정수이다.

미리 정의된 시작 위치가 폴라 인코딩의 코드 레이트에 따라 선택되기 때문에, 폴라 인코딩의 코드 레이트가 미리 정의된 임계치보다 더 큰 경우, 미리 정의된 시작 위치는 다음의 방식 중 하나의 방식으로 선택된다는 것을 유의해야 한다:

순환 버퍼가 제6 부분, 제7 부분, 제8 부분 및 제9 부분으로 순차적으로 배열되는 경우, M ≤ t₈ + t₉이면, P₀ = t₆ + t₇ + M - 1의 위치는 미리 정의된 시작 위치로서 간주되고; M > t₈ + t₉이면, P₀ = M - 1 - t₈ - t₉의 위치는 미리 정의된 시작 위치로서 간주되는데, 여기서 M은 송신될 비트 시퀀스의 길이이고, t6은 제6 부분의 비트 단위의 길이이고, t7은 제7 부분의 비트 단위의 길이이고, t8은 제8 부분의 비트 단위의 길이이고, t9는 제9 부분의 비트 단위의 길이이다.

몇몇 실시형태에서, 순환 버퍼는 제1 부분 및 제2 부분을 포함한다. 제1 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t1 연속 비트로 구성되고, 제2 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 나머지 t2 비트로 구성되는데, 여기서 t1 및 t2는 둘 모두 0보다 더 크거나 또는 동일한 정수이고,

몇몇 실시형태에서, 순환 버퍼는 제3 부분, 제4 부분 및 제5 부분을 포함한다. 제3 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 또는 로우-칼럼 인터리빙 방식의 초기 비트 시퀀스에서의 t3 연속 비트로 구성되고; 제4 부분은 다음의 방식으로 결정된다: 길이 t4의 두 연속 비트 시퀀스가 초기 비트 시퀀스로부터 선택되고 BRO 인터리빙 방식으로 또는 로우-칼럼 인터리빙 방식으로 또는 인터레이스 방식으로 배열되고; 제5 부분은 초기 비트 시퀀스에서의 나머지 t5 비트로 구성되는데, 여기서 t3, t4 및 t5는 모두 0보다 더 크거나 또는 동일한 정수이고, t3 + 2×t4 + t5 = N이고,

이고

이다.

이고

이다.

몇몇 실시형태에서, 순환 버퍼는 제6 부분, 제7 부분, 제8 부분 및 제9 부분을 포함한다. 제6 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₆ 비트로 구성되고, 제7 부분은 순차적 방식의 또는 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₇ 비트로 구성되고, 제8 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₈ 비트로 구성되며, 제9 부분은 BRO 인터리빙 방식의 초기 비트 시퀀스에서의 t₉ 비트로 구성되는데, 여기서 t₆, t₇, t₈ 및 t₉는 모두 0보다 더 크거나 또는 동일한 정수이고,

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

몇몇 실시형태에서, 폴라 코드의 마더 코드는

의 길이를 갖는데, 여기서

는 상한 연산을 나타내며 m은 양의 정수이다.

실시형태 3

이 실시형태는 상기에서 설명되는 실시형태에서의 디바이스의 애플리케이션 바디(application body)를 예시하기 위한 폴라 코드에 대한 레이트 매칭 디바이스를 제공한다. 시스템은 상기에서 설명되는 실시형태에 따른 방법을 구현할 수도 있다. 설명된 것은 이 실시형태에서 반복되지 않을 것이다.

도 5는 이 실시형태에 따른 비트 시퀀스를 프로세싱하기 위한 디바이스의 블록도이다. 도 5에서 도시되는 바와 같이, 디바이스는 프로세서(50) 및 메모리(52)를 포함할 수도 있다.

메모리(52)는 프로세서에 의해 실행 가능한 명령어를 저장하도록 구성된다. 프로세서(50)는, 메모리에 저장되어 있는 명령어에 따라, 다음의 동작을 수행하도록 구성된다: 정보 비트로서 사용되는 K 비트 채널 및 (N - K) 프로즌 비트가 컨캐터네이트되어 N 비트의 비트 시퀀스를 생성하고, N 비트의 비트 시퀀스는, 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 인코딩되어 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성함, 여기서 K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 또는 동일함; 순환 버퍼가 q 개의 부분으로 분할되고, 비트가 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 선택되며, 비트는 미리 정의된 규칙에 따라 순환 버퍼의 각각의 부분에 기록됨, 여기서 q = 1, 2, 3 또는 4임; 및 명시된 길이의 비트 시퀀스가 순환 버퍼에서의 비트 시퀀스에서의 미리 정의된 시작 위치로부터 순차적으로 선택되고 명시된 길이의 비트 시퀀스는 송신될 비트 시퀀스로서 간주됨.

상기의 디바이스에서, 송신될 비트 시퀀스에 대해 폴라 코드가 수행되고, 폴라 코드에 노출되는 비트 시퀀스가 미리 정의된 규칙에 따라 프로세싱되어 순환 버퍼에서의 비트 시퀀스를 획득하고, 명시된 길이의 비트 시퀀스는 미리 정의된 시작 위치로부터 순차적으로 선택되고 송신될 비트 시퀀스로서 간주된다. 이러한 방식에서, 상이한 적용 시나리오에서 데이터 비트의 송신에 적응하기 위해, 적절한 프로세싱 및 판독 규칙이 사용되고, 그에 의해, 폴라 코드 하드웨어가 높은 복잡성을 가지며 하이브리드 자동 재전송 요청 메커니즘에서 복잡한 인코딩 프로세스를 갖는다는 관련 기술에서의 문제점을 해결하여, 폴라 코드 하드웨어의 복잡성을 상당히 감소시키고 인코딩 프로세스를 단순화시킨다.

매핑 {n}→{f(n)}이 일대일 매핑이기 때문에, 매핑 {p(n)}→{n}을 충족하는 f(n)의 역함수 p(n)이 존재한다는 것을 유의해야 한다. 즉, 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 p(n)에 의해 결정될 수도 있는데, 여기서 n = 0, 1, ..., N-1이고, p(n) = 0, 1, ..., N-1이고, p(n)은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, n은 순환 버퍼에서의 위치 인덱스이다. 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하고 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 동작은 다음의 것을 포함한다: 초기 비트 시퀀스에서 비트 위치 인덱스 p(n)을 갖는 비트 S_p(n)을, 일대일 매핑 인터리빙 함수 p(n)에 따라, 순환 버퍼에서 위치 인덱스 n을 갖는 위치 상으로 매핑하는 것.

이고

이다.

이고

이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

-이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

몇몇 실시형태에서, 폴라 코드의 마더 코드는

의 길이를 갖는데, 여기서

몇몇 실시형태에서, 미리 정의된 규칙은 폴라 코드의 데이터 특성에 따라 생성되는 일대일 매핑 인터리빙 함수 p(n)에 의해 결정될 수도 있는데, 여기서 n = 0, 1, ..., N-1이고, p(n) = 0, 1, ..., N-1이고, p(n)은 초기 비트 시퀀스에서의 비트 위치 인덱스이고, n은 순환 버퍼에서의 위치 인덱스이다. 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 비트를 선택하고 미리 정의된 규칙에 따라 순환 버퍼의 q 개의 부분에 비트를 기록하는 동작은 다음의 것을 포함한다: 초기 비트 시퀀스에서 비트 위치 인덱스 p(n)을 갖는 비트 S_p(n)을, 일대일 매핑 인터리빙 함수 p(n)에 따라, 순환 버퍼에서 위치 인덱스 n을 갖는 위치 상으로 매핑하는 것.

미리 정의된 시작 위치는 다음의 방식으로 선택될 수도 있다:

이고

이다.

이고

이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

이고,

이며, t₆ + t₇ + t₈ + t₉ = N이다.

몇몇 실시형태에서, 폴라 코드의 마더 코드는

의 길이를 갖는데, 여기서

본 실시형태의 상기에서 설명되는 실시형태에서의 프로세싱 방법 및 구현 모드를 예시하기 위한 예가 하기에서 주어진다.

예 1

1. 폴라 코드는 레이트 R = 2/3를 사용하여 길이 K = 4의 정보 비트 시퀀스에 대해 수행되고, 인코딩된 비트 시퀀스의 길이는

이다.

2. 초기 비트 시퀀스를 매핑하기 위한 매핑 함수가 BRO 동작(이것은 본원에서 제한되지 않음)에 의해 결정되어 순환 버퍼에서의 비트 시퀀스 {S₀, S₄, S₂, S₆, S₁, S₅, S₃, S₇}를 획득한다.

3. 순환 버퍼에서의 시작 위치로부터 인덱스의 오름차순으로 6 비트 {S₀, S₄, S₂, S₆, S₁, S₅}가 판독된다.

4. 6 데이터 비트 {S₀, S₄, S₂, S₆, S₁, S₅}는 순차적으로 배열되어 송신될 레이트 매칭 데이터 비트 시퀀스로서 송신된다.

예 2

1 단계 및 단계 2는 예 1에서의 것들과 동일하다.

3. 순환 버퍼에서 위치 인덱스 P0 = M - 1 = 5를 갖는 위치로부터 인덱스의 내림차순으로 6 비트 {S₅, S₁, S₆, S₂, S₄, S₀}이 판독된다.

4. 6 데이터 비트 {S₅, S₁, S₆, S₂, S₄, S₀}은 송신될 레이트 매칭 데이터 비트 시퀀스로서 역으로 배열되어 송신된다.

예 3

1 단계 및 단계 2는 예 1에서의 것들과 동일하다.

3. 순환 버퍼에서 위치 인덱스 P₀ = N - M = 2를 갖는 위치로부터 인덱스의 오름차순으로 6 비트 {S₂, S₆, S₁, S₅, S₃, S₇}이 판독된다.

4. 6 데이터 비트 {S₂, S₆, S₁, S₅, S₃, S₇}은 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 4

1 단계 및 단계 2는 예 1에서의 것들과 동일하다.

3. 순환 버퍼에서의 종료 위치로부터 인덱스의 내림차순으로 6 비트 {S₇, S₃, S₅, S₁, S₆, S₂}가 판독된다.

4. 6 데이터 비트 {S₇, S₃, S₅, S₁, S₆, S₂}는 송신될 레이트 매칭 데이터 비트 시퀀스로서 역으로 배열되어 송신된다.

예 5

단계 1은 예 1의 것과 동일하다.

2. 예 1에서 획득되는 순환 버퍼에서의 비트 시퀀스는 역으로 배열되어 {S₇, S₃, S₅, S₁, S₆, S₂, S₄, S₀}을 획득한다.

단계 3 및 단계 4는 예 1에서의 것들과 동일하다.

예 6

단계 1 및 단계 2는 예 5에서의 것들과 동일하다.

단계 3 및 단계 4는 예 2에서의 것들과 동일하다.

예 7

단계 1 및 단계 2는 예 5에서의 것들과 동일하다.

단계 3 및 단계 4는 예 3에서의 것들과 동일하다.

예 8

단계 1 및 단계 2는 예 5에서의 것들과 동일하다.

단계 3 및 단계 4는 예 4에서의 것들과 동일하다.

예 9

1. 폴라 코드는 레이트 R = 2/3를 사용하여 길이 K = 2의 정보 비트 시퀀스에 대해 수행되고, 인코딩된 비트 시퀀스의 길이는

이다.

2. 초기 비트 시퀀스의 매핑 함수의 BRO 네스팅 특성에 따라, 4보다 더 크거나 또는 동일한 위치 인덱스를 갖는 엘리먼트가 예 1의 순환 버퍼에서의 비트 시퀀스로부터 직접적으로 삭제되어, 순환 버퍼에서의 비트 시퀀스 {S₀, S₂, S₁, S₃}을 획득할 수도 있다.

3. 순환 버퍼에서의 시작 위치로부터 인덱스의 오름차순으로 3 비트 {S₀, S₂, S₁}가 판독된다.

4. 3 데이터 비트 {S₀, S₂, S₁}은 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 10

단계 1 및 단계 2는 예 9에서의 것들과 동일하다.

3. 순환 버퍼에서 위치 인덱스 P0 = M - 1 = 2를 갖는 위치로부터 인덱스의 내림차순으로 3 비트 {S₁, S₂, S₀}이 판독된다.

4. 3 데이터 비트 {S₁, S₂, S₀}은 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 11

단계 1 및 단계 2는 예 9에서의 것들과 동일하다.

3. 순환 버퍼에서 위치 인덱스 P₀ = N - M = 1을 갖는 위치로부터 인덱스의 오름차순으로 3 비트 {S₂, S₁, S₃}가 판독된다.

4. 3 데이터 비트 {S₂, S₁, S₃}은 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 12

단계 1 및 단계 2는 예 9에서의 것들과 동일하다.

3. 순환 버퍼에서의 종료 위치로부터 인덱스의 내림차순으로 3 비트 {S₃, S₁, S₂}가 판독된다.

4. 3 데이터 비트 {S₃, S₁, S₂}는 송신될 레이트 매칭 데이터 비트 시퀀스로서 역으로 배열되어 송신된다.

예 13

단계 1은 예 9에서의 것과 동일하다.

2. 예 9에서 획득되는 순환 버퍼에서의 비트 시퀀스는 역으로 배열되어 {S₃, S₁, S₂, S₀}을 획득한다.

단계 3 및 단계 4는 예 9에서의 것들과 동일하다.

예 14

단계 1 및 단계 2는 예 13에서의 것들과 동일하다.

단계 3 및 단계 4는 예 10에서의 것들과 동일하다.

예 15

단계 1 및 단계 2는 예 13에서의 것들과 동일하다.

단계 3 및 단계 4는 예 11에서의 것들과 동일하다.

예 16

단계 1 및 단계 2는 예 13에서의 것들과 동일하다.

단계 3 및 단계 4는 예 12에서의 것들과 동일하다.

순환 버퍼에서의 비트 시퀀스가 두 개의 부분으로 분할되는 경우가 하기에서 설명된다.

예 17

폴라 코드의 순환 버퍼에 대한 레이트 매칭 방법은 하기에 설명되는 단계를 포함한다.

1. 폴라 코드는 레이트 R = 1/3을 사용하여 길이 K = 8의 정보 비트 시퀀스에 대해 수행되고, 인코딩된 비트 시퀀스의 길이는

이다.

2. 순환 버퍼의 부분 1은 인코딩된 비트 시퀀스에서 6 연속 비트 {S₀, S₁, ..., S₅}로 구성되고; 순환 버퍼의 부분 2는 BRO 인터리빙 방식의 인코딩된 비트 시퀀스에서의 연속 비트 {S₆, S₇, ..., S₃₁}로 구성되며, 따라서 부분 2에서의 비트 시퀀스는 {S₁₆, S₈, S₂₄, S₂₀, S₁₂, S₂₈, S₁₈, S₁₀, S₂₆, S₆, S₂₂, S₁₄, S₃₀, S₁₇, S₉, S₂₅, S₂₁, S₁₃, S₂₉, S₁₉, S₁₁, S₂₇, S₇, S₂₃, S₁₅, S₃₁}로서 배열된다.

3. 순환 버퍼에서 위치 인덱스 P₀ = N - M = N - K/R = 32 - 24 = 8을 갖는 비트 위치로부터 인덱스의 오름차순으로 24 비트가 판독된다.

4. 24 데이터 비트는 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 18

단계 1 및 단계 2는 예 17에서의 것들과 동일하다.

3. 24 비트는 순환 버퍼에서의 종료 비트 위치로부터 인덱스의 내림차순으로 판독된다.

4. 24 데이터 비트는 송신될 레이트 매칭 데이터 비트 시퀀스로서 역으로 배열되어 송신된다.

예 19

이다.

2. 순환 버퍼의 부분 1은 BRO 인터리빙 방식의 인코딩된 비트 시퀀스에서의 26 연속 비트 {S₃₁, S₃₀, ..., S₇}로 구성되고; 순환 버퍼의 부분 2는 순차적인 방식의 인코딩된 비트 시퀀스에서의 6 연속 비트 {S₅, S₄, ..., S₀}으로 구성된다.

3. 순환 버퍼에서의 시작 위치로부터 인덱스의 오름차순으로 24 비트가 판독된다.

4. 순환 버퍼로부터 판독되는 비트 시퀀스에서의 24 데이터 비트는 송신될 레이트 매칭 데이터 비트 시퀀스로서 역으로 배열되어 송신된다.

예 20

단계 1 및 단계 2는 예 17에서의 것들과 동일하다.

3. 순환 버퍼에서 위치 인덱스 P₀ = M - 1 = K/R - 1 = 24 - 1 = 23을 갖는 비트 위치로부터 인덱스의 내림차순으로 24 비트가 판독된다.

순환 버퍼에서의 비트 시퀀스가 세 개의 부분으로 분할되는 경우가 하기에서 설명된다.

예 21

1. 폴라 코드는 레이트 R = 1/3을 사용하여 길이 K = 64의 정보 비트 시퀀스에 대해 수행되고, 인코딩된 비트 시퀀스의 길이는

이다.

2. 순환 버퍼의 부분 3은 순차적인 방식의 인코딩된 비트 시퀀스에서의 64 연속 비트 {S₀, S₁, ..., S₆₃}으로 구성되고; 순환 버퍼의 부분 4는 인터레이스 방식의 인코딩된 비트 시퀀스에서의 64 비트 {S₆₄, S₆₅, ..., S₁₂₇} 및 64 비트 {S₁₂₈, S₁₂₉, ..., S₁₉₁}로 구성되는데, 이것은 부분 4가 비트 {S₆₄, S₁₂₈, S₆₅, S₁₂₉, ..., S₁₂₇, S₁₉₁}로 구성된다는 것을 의미하고; 순환 버퍼의 부분 5는 순차적인 방식의 인코딩된 비트 시퀀스에서의 64 연속 비트 {S₁₉₂, S₁₉₃, ..., S₂₅₅}로 구성된다. 따라서, 순환 버퍼에서의 비트 시퀀스는 {S₀, S₁, ..., S₆₃, S₆₄, S₁₂₈, S₆₅, S₁₂₉, ..., S₁₂₇, S₁₉₁, S₁₉₂, S₁₉₃, ..., S₂₅₅}이다.

3. 순환 버퍼에서 위치 인덱스 P₀ = N - M = N - K/R = 256 - 192 = 64를 갖는 비트 위치로부터 인덱스의 오름차순으로 192 비트가 판독된다.

4. 192 데이터 비트는 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 22

단계 1 및 단계 2는 예 21에서의 것들과 동일하다.

3. 192 비트는 순환 버퍼에서의 종료 비트 위치로부터 인덱스의 내림차순으로 판독된다.

4. 192 데이터 비트는 송신될 레이트 매칭 데이터 비트 시퀀스로서 역으로 배열되어 송신된다.

예 23

이다.

2. 순환 버퍼의 부분 3은 순차적인 방식의 인코딩된 비트 시퀀스에서의 64 연속 비트 {S₂₅₅, S₂₅₄, ..., S₁₉₂}로 구성되고; 순환 버퍼의 부분 4는 인터레이스 방식의 인코딩된 비트 시퀀스에서의 64 비트 {S₁₉₁, S₁₉₀, ..., S₁₂₈} 및 64 비트 {S₁₂₇, S₁₂₆, ..., S₆₄}로 구성되는데, 이것은 부분 4가 비트 {S₁₉₁, S₁₂₇, S₁₉₀, S₁₂₆, ..., S₁₂₈, S₆₄}로 구성된다는 것을 의미하고; 순환 버퍼의 부분 5는 순차적인 방식의 인코딩된 비트 시퀀스에서의 64 연속 비트 {S₆₃, S₆₂, ..., S₀}으로 구성된다. 따라서, 순환 버퍼에서의 비트 시퀀스는 {S₂₅₅, S₂₅₄, ..., S₁₉₂, S₁₉₁, S₁₂₇, S₁₉₀, S₁₂₆, ..., S₁₂₈, S₆₄, S₆₃, S₆₂, ..., S₀}이다.

3. 순환 버퍼에서의 시작 위치로부터 인덱스의 오름차순으로 192 비트가 판독된다.

4. 순환 버퍼로부터 판독되는 비트 시퀀스에서의 192 데이터 비트는 송신될 레이트 매칭 데이터 비트 시퀀스로서 역으로 배열되어 송신된다.

예 24

단계 1 및 단계 2는 예 23에서의 것들과 동일하다.

3. 순환 버퍼에서 위치 인덱스 P₀ = M - 1 = K/R - 1 = 192 - 1 = 191을 갖는 비트 위치로부터 인덱스의 내림차순으로 192 비트가 판독된다.

순환 버퍼에서의 비트 시퀀스가 네 개의 부분으로 분할되는 경우가 하기에서 설명된다.

예 25

1. 폴라 코드는 레이트 R = 1/2을 사용하여 길이 K = 9의 정보 비트 시퀀스에 대해 수행되고, 인코딩된 비트 시퀀스의 길이는

이다.

2. 비트 시퀀스 세트는 {S_BRO(j)}={S₉, S₂₅, S₅, S₂₁, S₁₃, S₂₉, S₃, S₁₉, S₁₁, S₂₇, S₇, S₂₃, S₁₅, S₃₁}로서 정의된다. 순환 버퍼의 부분 6 {I₁}은 {S₀, S₁, ..., S₅} 및 {S_BRO(j)}의 교집합을 포함하고, {I₁} = {S₅, S₃}으로서 BRO 인터리빙 방식으로 배열되는데, 여기서 j = 18, ..., 31이다. 순환 버퍼의 부분 7 {I₂}는 {S₀, S₁, ..., S₅} 및 {I₁}의 차집합이며, {I₂} = {S₀, S₁, S₂, S₄}로서 순차적 방식으로 배열된다. 순환 버퍼의 부분 9 {I₄}는 {S₆, S₇, ..., S₃₁} 및 {S_BRO(j)}의 교집합을 포함하고 {I₄} = {S₉, S₂₅, S₂₁, S₁₃, S₂₉, S₁₉, S₁₁, S₂₇, S₇, S₂₃, S₁₅, S₃₁}로서 BRO 인터리빙 방식으로 배열된다. 순환 버퍼의 부분 8

은 {S₆, S₇, ..., S₃₁} 및

의 차집합이며 {I₃} = {S₁₆, S₈, S₂₄, S₂₀, S₁₂, S₂₈, S₁₈, S₁₀, S₂₆, S₆, S₂₂, S₁₄, S₃₀, S₁₇}로서 BRO 인터리빙 방식으로 배열된다. 따라서, 순환 버퍼에서의 비트 시퀀스는 {S₅, S₃, S₀, S₁, S₂, S₄, S₁₆, S₈, S₂₄, S₂₀, S₁₂, S₂₈, S₁₈, S₁₀, S₂₆, S₆, S₂₂, S₁₄, S₃₀, S₁₇, S₉, S₂₅, S₂₁, S₁₃, S₂₉, S₁₉, S₁₁, S₂₇, S₇, S₂₃, S₁₅, S₃₁}이다.

3. R = 1/2가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 부분 7의 시작 위치로부터 인덱스의 오름차순으로 18 비트가 판독되고; R = 1/2가 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서 위치 인덱스 P₀ = N - M = 14를 갖는 위치로부터 인덱스의 오름차순으로 18 비트가 판독된다.

4. 순환 버퍼로부터 판독되는 비트 시퀀스의 18 데이터 비트는, 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 26

단계 1 및 단계 2는 예 25에서의 것들과 동일하다.

3. R = 1/2가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 부분 8의 종료 위치로부터 인덱스의 내림차순으로 18 비트가 판독되고; R = 1/2가 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서의 종료 위치로부터 인덱스의 내림차순으로 18 비트가 판독된다.

4. 순환 버퍼로부터 판독되는 비트 시퀀스의 18 데이터 비트는 송신될 레이트 매칭 데이터 비트 시퀀스로서 역으로 배열되어 송신된다.

예 27

단계 1은 예 25에서의 것과 동일하다.

2. 예 25에서 획득되는 순환 버퍼에서의 비트 시퀀스는 역으로 배열되어 {S₃₁, S₁₅, S₂₃, S₇, S₂₇, S₁₁, S₁₉, S₂₉, S₁₃, S₂₁, S₂₅, S₉, S₁₇, S₃₀, S₁₄, S₂₂, S₆, S₂₆, S₁₀, S₁₈, S₂₈, S₁₂, S₂₀, S₂₄, S₈, S₁₆, S₄, S₂, S₁, S₀, S₃, S₅}를 획득한다.

3. R = 1/2가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 부분 7의 시작 위치로부터 인덱스의 오름차순으로 18 비트가 판독되고; R = 1/2가 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서의 시작 위치로부터 인덱스의 오름차순으로 18 비트가 판독된다.

예 28

단계 1 및 단계 2는 예 27에서의 것들과 동일하다.

3. R = 1/2가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 부분 8의 종료 위치로부터 인덱스의 내림차순으로 18 비트가 판독되고; R = 1/2가 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서 위치 인덱스 P₀ = M - 1 = 17을 갖는 위치로부터 인덱스의 내림차순으로 18 비트가 판독된다.

예 29

단계 1은 예 25에서의 것과 동일하다.

2. 순환 버퍼의 부분 6은 {I₁} = {S₀, S₁, S₂, S₄}이고, 부분 7은 {I₂} = {S₅, S₃}이고, 부분 8은 {I₃} = {S₉, S₂₅, S₂₁, S₁₃, S₂₉, S₁₉, S₁₁, S₂₇, S₇, S₂₃, S₁₅, S₃₁}이고, 부분 9는 {I₄} = {S₁₆, S₈, S₂₄, S₂₀, S₁₂, S₂₈, S₁₈, S₁₀, S₂₆, S₆, S₂₂, S₁₄, S₃₀, S₁₇}이다. 따라서, 순환 버퍼에서의 비트 시퀀스는 {S₀, S₁, S₂, S₄, S₅, S₃, S₉, S₂₅, S₂₁, S₁₃, S₂₉, S₁₉, S₁₁, S₂₇, S₇, S₂₃, S₁₅, S₃₁, S₁₆, S₈, S₂₄, S₂₀, S₁₂, S₂₈, S₁₈, S₁₀, S₂₆, S₆, S₂₂, S₁₄, S₃₀, S₁₇}이다.

3. R = 1/2가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서 부분 9의 시작 위치로부터 인덱스의 오름차순으로 18 비트가 판독된다. 판독이 순환 버퍼에서의 종료 위치로 진행하면, 판독은, 18 비트의 판독이 완료될 때까지, 순환 버퍼에서의 시작 위치로부터 계속된다. R = 1/2가 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서의 부분 8의 시작 위치로부터 인덱스의 오름차순으로 18 비트가 판독된다. 판독이 순환 버퍼에서의 종료 위치로 진행하면, 판독은, 18 비트의 판독이 완료될 때까지, 순환 버퍼에서의 시작 위치로부터 계속된다.

예 30

단계 1 및 단계 2는 예 29에서의 것들과 동일하다.

3. R = 1/2가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 부분 6의 종료 위치로부터 인덱스의 내림차순으로 18 비트가 판독된다. 판독이 순환 버퍼에서의 시작 위치로 진행하면, 판독은, 18 비트의 판독이 완료될 때까지, 순환 버퍼에서의 종료 위치로부터 계속된다. R = 1/2가 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서 위치 인덱스 P₀ = 23을 갖는 위치로부터 인덱스의 내림차순으로 18 비트가 판독된다.

예 31

단계 1은 예 29에서의 것과 동일하다.

2. 순환 버퍼에서의 비트 시퀀스는 예 29에서의 비트 시퀀스를 역으로 배열하는 것에 의해 획득된다.

3. R = 1/2가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 부분 9의 시작 위치로부터 인덱스의 오름차순으로 18 비트가 판독된다. 판독이 순환 버퍼에서의 종료 위치로 진행하면, 판독은, 18 비트의 판독이 완료될 때까지, 순환 버퍼에서의 시작 위치로부터 계속된다. R = 1/2가 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서 위치 인덱스 P₀ = 8을 갖는 위치로부터 인덱스의 오름차순으로 18 비트가 판독된다.

예 32

단계 1 및 단계 2는 예 31에서의 것들과 동일하다.

3. R = 1/2가 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 부분 6의 종료 위치로부터 인덱스의 내림차순으로 18 비트가 판독된다. 판독이 순환 버퍼에서의 시작 위치로 진행하면, 판독은, 18 비트의 판독이 완료될 때까지, 순환 버퍼에서의 종료 위치로부터 계속된다. R = 1/2가 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서의 부분 7의 종료 위치로부터 인덱스의 내림차순으로 18 비트가 판독된다.

예 33

이다. 이때, m = 1이지만, 그러나 m은 1로 제한되지는 않는다.

2. BRO 인터리빙은 그것의 매핑 함수에 따라 초기 비트 시퀀스에 대해 수행되어 순환 버퍼에서의 비트 시퀀스 {S₀, S₄, S₂, S₆, S₁, S₅, S₃, S₇}을 획득한다.

3. 순환 버퍼에서의 시작 위치로부터 인덱스의 오름차순으로 3 비트 {S₀, S₄, S₂}가 판독된다.

4. 3 데이터 비트 {S₀, S₄, S₂}는 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 34

단계 1 및 단계 2는 예 33에서의 것들과 동일하다.

3. 순환 버퍼에서 위치 인덱스 P0 = M - 1 = 2를 갖는 위치로부터 인덱스의 내림차순으로 3 비트 {S₂, S₄, S₀}이 판독된다.

4. 3 데이터 비트 {S₂, S₄, S₀}은 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 35

단계 1 및 단계 2는 예 33에서의 것들과 동일하다.

3. 순환 버퍼에서 위치 인덱스 P₀ = N - M = 5를 갖는 위치로부터 인덱스의 오름차순으로 3 비트 {S₅, S₃, S₇}이 판독된다.

4. 3 데이터 비트 {S₅, S₃, S₇}은 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 36

단계 1 및 단계 2는 예 33에서의 것들과 동일하다.

3. 순환 버퍼에서의 종료 위치로부터 인덱스의 내림차순으로 3 비트 {S₇, S₃, S₅}가 판독된다.

4. 3 데이터 비트 {S₇, S₃, S₅}는 송신될 레이트 매칭 데이터 비트 시퀀스로서 순차적으로 배열되어 송신된다.

예 37

단계 1은 예 33에서의 것과 동일하다.

2. 예 33에서 획득되는 순환 버퍼에서의 비트 시퀀스는 역으로 배열되어 {S₇, S₃, S₅, S₁, S₆, S₂, S₄, S₀}을 획득한다.

단계 3 및 단계 4는 예 33에서의 것들과 동일하다.

예 38

단계 1 및 단계 2는 예 37에서의 것들과 동일하다.

단계 3 및 단계 4는 예 34에서의 것들과 동일하다.

예 39

단계 1 및 단계 2는 예 37에서의 것들과 동일하다.

단계 3 및 단계 4는 예 35에서의 것들과 동일하다.

예 40

단계 1 및 단계 2는 예 37에서의 것들과 동일하다.

단계 3 및 단계 4는 예 36에서의 것들과 동일하다.

예 41

1. 폴라 코드는 코드 레이트 R = 1/4를 사용하여 길이 K = 24의 정보 비트 시퀀스에 대해 수행되고, 인코딩된 비트 시퀀스의 길이는 N = 128이다.

2. 초기 비트 시퀀스를 매핑하기 위한 매핑 함수는 p(n)에 의해 결정된다. 매핑 함수는 예 1 내지 40에서의 매핑 함수 중 임의의 하나일 수도 있거나, 또는, 또한 다른 일대일 매핑 함수일 수도 있다.

3. 코드 레이트 R이 미리 정의된 임계치보다 더 작은 경우, 순환 버퍼에서 위치 인덱스 P₀ = N - M = 32를 갖는 위치로부터 인덱스의 오름차순으로 M = 96 비트가 판독된다.

예 42

1. 코드 레이트 R = 2/3를 사용하여 길이 K = 24의 정보 비트 시퀀스에 대해 폴라 코드가 수행되고, 인코딩된 비트 시퀀스의 길이는 N = 64이다.

초기 비트 시퀀스를 매핑하기 위한 매핑 함수는 p(n)에 의해 결정된다. 매핑 함수는 예 1 내지 40에서의 매핑 함수 중 임의의 하나일 수도 있거나, 또는, 또한 다른 일대일 매핑 함수일 수도 있다.

3. 코드 레이트 R이 미리 정의된 임계치보다 더 큰 경우, 순환 버퍼에서의 시작 위치로부터 인덱스의 오름차순으로 M = 36 비트가 판독된다.

실시형태 4

이 실시형태는 저장 매체를 제공한다. 예를 들면, 본 실시형태에서, 저장 매체는 상기에서 설명되는 실시형태에 따른 비트 시퀀스를 프로세싱하기 위한 방법을 실행하기 위한 프로그램 코드를 저장하도록 구성될 수도 있다.

다른 예를 들면, 본 실시형태에서, 저장 매체는 컴퓨터 네트워크의 컴퓨터 단말의 그룹 중 임의의 하나에 위치될 수도 있거나, 또는 모바일 단말의 그룹 중 임의의 하나에 위치될 수도 있다.

다른 예를 들면, 본 실시형태에서, 저장 매체는 하기에 설명되는 단계를 실행하기 위한 프로그램 코드를 저장하도록 구성된다.

S1에서, 정보 비트로서 사용되는 K 비트 채널 및 (N - K) 프로즌 비트가 컨캐터네이트되어 N 비트의 비트 시퀀스를 생성하고, N 비트의 비트 시퀀스는, 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 인코딩되어 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성하는데, 여기서 K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 또는 동일하다.

S2에서, 순환 버퍼가 q 개의 부분으로 분할되고, 비트가 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 반복되지 않는 방식으로 선택되며, 비트는 미리 정의된 규칙에 따라 순환 버퍼의 각각의 부분에 기록되는데, 여기서 q = 1, 2, 3 또는 4이다.

S3에서, 명시된 길이의 비트 시퀀스가 순환 버퍼에서의 비트 시퀀스에서의 미리 정의된 시작 위치로부터 순차적으로 선택되고, 명시된 길이의 비트 시퀀스는 송신될 비트 시퀀스로서 간주된다.

상기 실시형태의 일련 번호는 단지 설명의 용이성을 위한 것이며 실시형태의 우수성 및 열등성을 나타내지는 않는다.

상기의 실시형태에서, 하나 이상의 실시형태에서 상세하게 설명되지 않은 부분에 대해서는, 다른 실시형태에서의 관련 설명에 대한 참조가 이루어질 수도 있다.

본 출원의 실시형태에서 개시되는 기술적 내용은 다른 방식으로 구현될 수도 있다. 상기에서 설명되는 디바이스 실시형태는 예시적인 것에 불과하다. 예를 들면, 유닛 분류(unit classification)는 단지 논리적인 기능 분류에 불과하며, 실제로는, 유닛 분류는 다른 방식으로 구현될 수도 있다. 예를 들면, 다수의 유닛 또는 컴포넌트가 결합될 수도 있거나 또는 다른 시스템에 통합될 수도 있거나, 또는 몇몇 피쳐는 생략될 수도 있거나 또는 실행되지 않을 수도 있다. 추가적으로, 제시되는 또는 논의되는 상호 커플링, 직접적인 커플링 또는 통신 연결은, 인터페이스, 유닛 또는 모듈을 통한 간접적인 커플링 또는 통신 연결일 수도 있거나, 또는 전기적일 수도 있거나 또는 다른 형태일 수도 있다.

개별 컴포넌트로서 상기에서 설명되는 유닛은 물리적으로 분리될 수도 있거나 또는 분리되지 않을 수도 있다. 유닛으로서 제시되는 컴포넌트는 물리적 유닛일 수도 있거나 또는 아닐 수도 있다, 즉, 한 장소에 위치될 수도 있거나 또는 다수의 네트워크 유닛 상에 분산될 수도 있다. 이들 유닛의 일부 또는 전부는, 본 개시의 실시형태에서 솔루션의 목적을 달성하기 위해 실제 요건에 따라 선택될 수도 있다.

추가적으로, 각각의 실시형태에서 다수의 기능 유닛이 하나의 프로세싱 유닛에 통합될 수도 있거나, 또는 각각의 유닛이 물리적으로 존재할 수도 있거나, 또는 두 개 이상의 유닛이 하나의 유닛에 통합될 수도 있다. 통합 유닛은 하드웨어 또는 소프트웨어 기능 유닛에 의해 구현될 수도 있다.

통합 유닛은, 소프트웨어 기능 유닛의 형태로 구현되고 독립적인 제품으로서 판매되거나 또는 사용되는 경우, 컴퓨터 판독 가능 저장 매체에 저장될 수도 있다. 실질적으로 본 개시에 의해 제공되는 내용 또는 현존하는 기술에 기여하는 부분 또는 기술적 솔루션의 전부 또는 일부는 소프트웨어 제품의 형태로 구현될 수도 있다. 소프트웨어 제품은 저장 매체에 저장되며 컴퓨터 디바이스(이것은 개인용 컴퓨터, 서버, 네트워크 디바이스 또는 등등일 수도 있음)가 상기에서 설명되는 실시형태에 따른 방법에서의 단계의 전부 또는 일부를 수행하는 것을 가능하게 하기 위한 여러 가지 명령어를 포함한다. 전술한 저장 매체는 다음의 것을 포함한다: U 디스크, 리드 온리 메모리(read-only memory; ROM), 랜덤 액세스 메모리(random access memory; RAM), 모바일 하드 디스크, 자기 디스크, 광학 디스크 또는 프로그램 코드를 저장할 수도 있는 다른 매체를 포함한다.

본 개시에 의해 제공되는 폴라 코드에 대한 레이트 매칭 방법 및 디바이스는, 하이브리드 자동 재전송 요청 메커니즘에서 폴라 코드 하드웨어가 높은 복잡성을 가지며 복잡한 인코딩 프로세스를 갖는다는 문제점을 해결하여, 폴라 코드 하드웨어의 복잡성을 상당히 감소시킬 수 있고 인코딩 프로세스를 단순화할 수 있다.

Claims

폴라 코드(Polar code)에 대한 레이트 매칭 방법으로서,
K 정보 비트 및 (N - K) 프로즌 비트(frozen bit)를 컨캐터네이트(concatenate)하여 N 비트의 비트 시퀀스를 생성하고, 사이즈 N×N의 생성기 매트릭스(generator matrix)를 갖는 폴라 코드 인코더에 의해 N 비트의 상기 비트 시퀀스를 인코딩하여 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성하는 단계 - K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 동일함 - ;
상기 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 비트를 선택하며, 순환 버퍼에 상기 비트를 기록하는 단계; 및
상기 순환 버퍼에서의 비트 시퀀스의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하는 단계
를 포함하고,
송신될 비트 시퀀스는 상기 명시된 길이의 비트 시퀀스에 기초하고,
상기 미리 정의된 시작 위치는,
상기 폴라 코드 인코더의 코드 레이트가 미리 정의된 임계치보다 더 작거나 동일한 경우, 상기 순환 버퍼에서의 P₀ = N - M의 위치는 상기 미리 정의된 시작 위치로서 간주되는 방식 - P₀은 상기 순환 버퍼에서의 상기 비트 시퀀스의 위치 인덱스를 나타내고, M은 송신될 상기 비트 시퀀스의 길이이고, N은 상기 초기 비트 시퀀스의 길이임 -
으로 선택되는 것인, 폴라 코드에 대한 레이트 매칭 방법.
제1항에 있어서,
상기 순환 버퍼에 상기 비트를 기록하는 단계는, 미리 정의된 규칙에 기초하여 상기 순환 버퍼에 상기 비트를 기록하는 단계를 포함하고,
상기 미리 정의된 규칙은 일대일 매핑 인터리빙 함수 p(n)에 의해 결정되되, n = 0, 1, ..., N-1이고, p(n) = 0, 1, ..., N-1이고, p(n)은 상기 초기 비트 시퀀스에서의 비트 위치 인덱스이고, n은 상기 순환 버퍼에서의 위치 인덱스인 것인, 폴라 코드에 대한 레이트 매칭 방법.
삭제
삭제
제1항에 있어서,
상기 순환 버퍼에서의 비트 시퀀스의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하는 단계는,
상기 순환 버퍼에서의 상기 비트 시퀀스에서의 미리 정의된 위치로부터 인덱스의 오름차순으로 비트를 순차적으로 선택하는 단계,
상기 순환 버퍼에서의 상기 비트 시퀀스의 상기 미리 정의된 위치로부터 제1 말단(end)으로 판독하는 단계, 및
상기 명시된 길이의 상기 비트 시퀀스가 판독될 때까지, 상기 순환 버퍼에서의 상기 비트 시퀀스의 제2 말단으로부터 상기 판독을 계속하는 단계
를 포함하는 것인, 폴라 코드에 대한 레이트 매칭 방법.
폴라 코드에 대한 레이트 매칭 장치로서,
프로세서; 및
명령어를 가진 비일시적 메모리
를 포함하고,
상기 명령어는, 상기 프로세서에 의한 실행시, 상기 프로세서로 하여금,
K 정보 비트 및 (N - K) 프로즌 비트를 컨캐터네이트하여 N 비트의 비트 시퀀스를 생성하고, 사이즈 N×N의 생성기 매트릭스를 갖는 폴라 코드 인코더에 의해 N 비트의 상기 비트 시퀀스를 인코딩하여 N 비트의 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}을 생성하고 - K 및 N 둘 모두는 양의 정수이고 K는 N보다 더 작거나 동일함 - ;
상기 초기 비트 시퀀스 {S₀, S₁, ..., S_N-1}로부터 비트를 선택하고, 순환 버퍼에 상기 비트를 기록하고;
상기 순환 버퍼에서의 상기 비트 시퀀스에서의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하게
하는 것이고,
송신될 비트 시퀀스는 상기 명시된 길이의 비트 시퀀스에 기초하고,
상기 미리 정의된 시작 위치는,
상기 폴라 코드 인코더의 코드 레이트가 미리 정의된 임계치보다 더 작거나 동일한 경우, 상기 순환 버퍼에서의 P₀ = N - M의 위치는 상기 미리 정의된 시작 위치로서 간주되는 방식 - P₀은 상기 순환 버퍼에서의 상기 비트 시퀀스의 위치 인덱스를 나타내고, M은 송신될 상기 비트 시퀀스의 길이이고, N은 상기 초기 비트 시퀀스의 길이임 -
으로 선택되는 것인, 폴라 코드에 대한 레이트 매칭 장치.
제6항에 있어서,
상기 순환 버퍼에 상기 비트를 기록하는 것은, 미리 정의된 규칙에 기초하여 상기 순환 버퍼에 상기 비트를 기록하는 것을 포함하고,
상기 미리 정의된 규칙은 일대일 매핑 인터리빙 함수 p(n)에 의해 결정되되, n = 0, 1, ..., N-1이고, p(n) = 0, 1, ..., N-1이고, p(n)은 상기 초기 비트 시퀀스에서의 비트 위치 인덱스이고, n은 상기 순환 버퍼에서의 위치 인덱스인 것인, 폴라 코드에 대한 레이트 매칭 장치.
삭제
컴퓨팅 시스템에 의해 실행 가능한 프로그램 코드를 구현하는 비일시적 유형의(tangible) 컴퓨터 판독 가능 저장 매체로서, 상기 프로그램 코드는 제1항, 제2항 및 제5항 중 어느 한 항에 기재된 방법을 구현하기 위한 코드를 포함하는 것인, 비일시적 유형의 컴퓨터 판독 가능 저장 매체.
삭제
제6항에 있어서,
상기 명령어는 또한, 상기 프로세서에 의한 실행시, 상기 프로세서로 하여금, 상기 순환 버퍼에서의 비트 시퀀스에서의 미리 정의된 시작 위치로부터 명시된 길이의 비트 시퀀스를 순차적으로 선택하는 것의 일부로서,
상기 순환 버퍼에서의 상기 비트 시퀀스에서의 미리 정의된 위치로부터 인덱스의 오름차순으로 비트를 순차적으로 선택하고,
상기 순환 버퍼에서의 상기 비트 시퀀스의 상기 미리 정의된 위치로부터 제1 말단으로 판독하고,
상기 명시된 길이의 상기 비트 시퀀스가 판독될 때까지, 상기 순환 버퍼에서의 상기 비트 시퀀스의 제2 말단으로부터 판독을 계속하게
하는 것인, 폴라 코드에 대한 레이트 매칭 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제