JP2019525657A - ポーラ符号を符号化し復号するための方法および装置 - Google Patents

Abstract

本開示は、ポーラ符号のための最適化された符号化方法および復号方法、ならびに対応するエンコーダおよびデコーダを提供する。符号化方法は、フリービットおよび残りのビットを含む、エンコードされることになる入力ビットを提供するステップと、残りのビットを複数のフラグメントに分けるステップと、連結符号を提供するステップと、残りのビットの１つのフラグメントを連結符号に連結して、それによって連結されたフラグメントを形成する、連結するステップであって、一方残りは依然として連結されていないフラグメントである、連結するステップと、ポーラ符号を取得するために、フリービット、連結されたフラグメント、および連結されていないフラグメントに分極化符号化を実施するステップとを含む。【選択図】図９

Description

本開示は、ポーラ符号を符号化すること、および復号することに関し、より詳細には、小さなパケットの送信に都合よく、ポーラ符号を符号化し復号するための方法および装置に関する。

マシン・タイプ通信（ＭＴＣ）は、５Ｇにおいて最も重要な論題の１つである。ＭＴＣ ＵＥ（ユーザ機器）は、しばしば、単純かつバッテリ駆動式のデバイスであり、そのため、その複雑度およびバッテリ寿命は、この種のサービスをサポートするために不可欠な課題である。

ポーラ符号は、トルコ、Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｂｉｌｋｅｎの、Ｅｒｄａｌ Ａｒｉｋａｎ教授によって、２００７年に提出され、公開されたその論文「Ｃｈａｎｎｅｌ ｐｏｌａｒｉｚａｔｉｏｎ：ａ ｍｅｔｈｏｄ ｆｏｒ ｃｏｎｓｔｒｕｃｔｉｎｇ ｃａｐａｃｉｔｙ ａｃｈｉｅｖｉｎｇ ｃｏｄｅｓ ｆｏｒ ｓｙｍｍｅｔｒｉｃ ｂｉｎａｒｙ−ｉｎｐｕｔ ｍｅｍｏｒｙｌｅｓｓ ｃｈａｎｎｅｌｓ」において最初に提唱され、この論文は、ポーラ符号が、対称性二元入力離散メモリレス通信路において極めて低い符号化および復号の複雑度（研究によれば、ターボ符号の１．５％のみ）でシャノン容量に到達する可能性があることを、理論上証明した。この論文の全体は、参照により本明細書に組み込まれており、本出願の説明に記載されるものとしてみなされるべきである。

したがって、ポーラ符号は、５Ｇのための、特に５Ｇ ＭＴＣのための符号化方式の候補として定義される。

しかしながら、ポーラ符号は、おそらく依然としていくつかの他の符号化方式よりも優れてはいるものの、小さなパケット（たとえば、１００バイト以内（限定はしないが、数十ビットを含む））に対しては、かろうじて満足できる性能しか有さない。これを裏付けるのは、その実際の復号性能と理論値との間に依然として隔たりが存在することである。その理由は、ポーラ符号が、等価通信路がデコーダを含むようにモデル化される、通信路分極（ｃｈａｎｎｅｌ ｐｏｌａｒｉｚａｔｉｏｎ）理論の上に成り立っていることである。復号後、エンコーダにパラレル入力されたビットは、通信路分極作用を経験することになる、すなわち、異なるビットは、異なる通信路容量を経験する。理想的には、いくつかのビットが誤りのない通信路を経験し、一方で他のビットはゼロ容量通信路を経験することになる。ポーラ符号および通信路分極についての詳細な理論は、Ａｒｉｋａｎ教授のこの論文において見出すことができる。

図１は、最も単純な構成によるポーラ符号エンコーダの例を示している。この例において、Ｗは、通信路を表し、Ｕ＝［Ｕ_１，Ｕ_２］は、入力されたビットを表し、Ｘ＝［Ｘ１，Ｘ２］は、符号化された出力ビット（本明細書では、符号化された出力ビットを符号化されたビットともまた称する）を表す。そのため、通信路相互情報量は、Ｉ（Ｙ；Ｕ）＝Ｉ（Ｙ；Ｘ）、およびＩ（Ｕ_１，Ｕ_２；Ｙ_１，Ｙ_２）＝Ｉ（Ｘ_１，Ｘ_２；Ｙ_１，Ｙ_２）＝２Ｉ（Ｗ）として表現される。

通信路分極は、２つのステップ、すなわち、通信路結合および通信路分割によって行われる。通信路結合は、結合された通信路Ｗ_Ｎを形成し、一方で通信路分割は、結合された通信路Ｗ_Ｎに基づいて、Ｎ個の仮想通信路を再形成するプロセスである。これは、以下で表現される理論、すなわち、Ｉ（Ｕ_１，Ｕ_２；Ｙ_１，Ｙ_２）＝Ｉ（Ｕ_１；Ｙ_１，Ｙ_２）＋Ｉ（Ｕ_１；Ｙ_１，Ｙ_２，Ｕ_１）に基づいている。そのため、この例において、分割された通信路は、Ｗ⁻（ｙ１，ｙ２｜ｕ１）およびＷ^＋（ｙ_１，ｙ_２，ｕ_１｜ｕ_２）、さらには、Ｉ（Ｗ^＋）＋Ｉ（Ｗ⁻）＝２Ｉ（Ｗ），Ｉ（Ｗ^＋）＞Ｉ（Ｗ⁻）である。これが、いわゆる分極作用である。図２に示すように、二元消失通信路（ＢＥＣ）上の非常に大きなパケット（たとえば、図２の最も右における２^２０サイズの符号ブロック）の場合、理想的な通信路分極を達成することができる。

しかしながら、やはり図２に示す、より小さな符号ブロック（たとえば、図の最も左に示す２^４サイズの符号ブロック）の場合、比較的理想的な通信路分極を達成することはできない。図３に示すＡＷＧＮ（加算性白色ガウス雑音）通信路におけるＢＥＲ（ビット誤り率）性能は、ＡＷＧＮ通信路における理想的でない分極作用が、ＢＥＣ通信路においてはさらに深刻であることを示している。

理想的には、容量がゼロである分割された通信路は凍結ビット用であり、一方容量の高い通信路はフリービット用である。その場合、符号化率は、Ｒ＝Ｎ_{ｆｒｏｚｅｎ＿ｂｉｔｓ}／（Ｎ_{ｆｒｏｚｅｎ＿ｂｉｔｓ}＋Ｎ_{ｆｒｅｅ＿ｂｉｔｓ}）である。分極化を通して、分割された通信路は相互に独立しており、ＢＬＥＲ（ブロック誤り率）は、
によって推定することができる。

しかしながら、実際には、フリービット用の通信路以外のビット通信路は、より小さなパケットの場合、実のところゼロ容量ではない。そうではなく、それらの容量は、フリービットを搬送する通信路の容量よりは依然として低いものの、かなり大きい。これは、通信路が使用されていない場合、通信路容量における無駄を意味する。しかしながら、これらの通信路がフリービットを搬送するために使用されている場合、対応する問題、すなわち、これらの通信路上に極めて高いビット誤り率が存在するためにデコーダが正しく復号できないという問題が生ずることになる。

Ｅｒｄａｌ Ａｒｉｋａｎ、「Ｃｈａｎｎｅｌ ｐｏｌａｒｉｚａｔｉｏｎ：ａ ｍｅｔｈｏｄ ｆｏｒ ｃｏｎｓｔｒｕｃｔｉｎｇ ｃａｐａｃｉｔｙ ａｃｈｉｅｖｉｎｇ ｃｏｄｅｓ ｆｏｒ ｓｙｍｍｅｔｒｉｃ ｂｉｎａｒｙ−ｉｎｐｕｔ ｍｅｍｏｒｙｌｅｓｓ ｃｈａｎｎｅｌｓ」、２００７年

本開示の実施形態によれば、より小さなパケットを送信する際にとりわけ有利である、ポーラ符号を符号化し復号するための新規な解決策を提供することが望ましく、その理由は、解決策が、以前は容量が小さすぎると思われていた通信路を効果的に利用することができるからであり、したがって、より小さなパケットを送信するためにより高い通信路容量を提供する。同時に、かつさらに重要なことには、符号化または復号の複雑度を著しく増加させないことが望ましい。

本開示の一態様による一実施形態は、ポーラ符号を符号化するための方法を提供し、方法は、フリービットおよび残りのビットを含む、エンコードされることになる入力ビットを提供するステップと、残りのビットを複数のフラグメントに分けるステップと、連結符号を提供するステップと、残りのビットの１つのフラグメントを連結符号に連結して、それによって連結されたフラグメントを形成する、連結するステップであって、一方残りは依然として連結されていないフラグメントである、連結するステップと、ポーラ符号を取得するために、フリービット、連結されたフラグメント、および連結されていないフラグメントに分極化符号化を実施するステップとを含む。

オプションとして、連結されていないフラグメントは、分極化符号化時に両方の側に知られているプリセット・ビット（たとえば、０）を送信し、受信するように構成されている。

オプションとして、連結符号に連結されたフラグメントの長さは、フリービットよりも小さい。

オプションとして、連結符号の長さは、入力ビットの全部の長さよりも小さい。

オプションとして、ステップｂにおいて、各フラグメントにおける異なるビットのビット誤り率は実質的に同一であり、連結符号は、そこに連結されたフラグメントのビット誤り率を削減するように構成されており、連結符号は、巡回冗長検査を必要としない。

連結されたフラグメントのビット誤り率は、フリービットの最も低いビット誤り率よりも高くない。

本開示の別の態様の一実施形態によれば、ポーラ符号を復号する方法が提供され、方法は、送信端から符号化された符号語を受信するステップであって、符号化された符号語は、連結符号およびポーラ符号を介して符号化されることになる入力ビットを符号化することによって生成される、受信するステップと、入力ビットを復元するために、符号化された符号語を復号するステップとを含む。

オプションとして、方法は、送信端から指示を受信するステップを含み、指示は、以下の項目：送信端がポーラ符号を符号化するために連結符号を使用するかどうか；送信端において、入力バットにおけるフリービット以外の残りのビットがいくつのフラグメントに分けられるか；フラグメントの各々が連結符号に連結されているかどうか；連結符号のタイプおよび該当する構成パラメータ；連結符号の符号化率；各フラグメントの組み立て／インターリーブ方式、のうちのいずれか１つを通知するためのものである。

本開示のなおさらなる態様の一実施形態によれば、ポーラ符号のためのエンコーダが提供され、エンコーダは、フリービットおよび残りのビットを含む、エンコードされることになる入力ビットを提供するように構成された第１のユニットと、残りのビットを複数のフラグメントに分けるように構成された第２のユニットと、連結符号を提供するように構成された第３のユニットと、残りのビットの１つのフラグメントを連結符号に連結して、それによって連結されたフラグメントを形成するように構成された第４のユニットであって、一方残りは依然として連結されていないフラグメントである、第４のユニットと、ポーラ符号を取得するために、フリービット、連結されたフラグメント、および連結されていないフラグメントに分極化符号化を実施するように構成された第５のユニットとを含む。

オプションとして、連結されていないフラグメントは、分極化符号化時に両方の側に知られているプリセット・ビット（たとえば、０）を送信し、受信するように構成されている。

オプションとして、連結符号に連結されたフラグメントの長さは、フリービットよりも小さい。

オプションとして、連結符号の長さは、入力ビットの全部の長さよりも小さい。

オプションとして、各フラグメントにおける異なるビットのビット誤り率は、実質的に同一である。

オプションとして、第３のユニットは、複数の異なる連結符号を提供するように構成されており、第４のユニットは、複数の異なる連結符号を残りのビットの複数の異なるフラグメントに連結して、複数の連結されたフラグメントを形成するように構成されており、一方残りは連結されていないフラグメントであり、連結符号は、そこに連結されたフラグメントのビット誤り率を削減するように構成されており、連結符号は、巡回冗長検査を必要としない。

オプションとして、連結されたフラグメントのうちのいずれかのビット誤り率は、フリービットの最も低いビット誤り率よりも高くない。

本開示のなおさらなる態様の一実施形態によれば、ポーラ符号のためのデコーダが提供され、デコーダは、送信端から符号化された符号語を受信するように構成された第６のユニットであって、符号化された符号語は、連結符号およびポーラ符号を介して符号化されることになる入力ビットを符号化することによって生成される、第６のユニットと、入力ビットを復元するために、符号化された符号語を復号するように構成された第７のユニットとを含む。

オプションとして、デコーダは、送信端から指示を受信するように構成された第８のユニットをさらに含み、指示は、以下の項目：送信端がポーラ符号を符号化するために連結符号を使用するかどうか；送信端において、入力バットにおけるフリービット以外の残りのビットがいくつのフラグメントに分けられるか；フラグメントの各々が連結符号に連結されているかどうか；連結符号のタイプおよび該当する構成パラメータ；連結符号の符号化率；各フラグメントの組み立て／インターリーブ方式、のうちのいずれか１つを通知するためのものである。

先行技術と比較すると、本開示の実施形態は、以下の利点を有する。１．ＭＴＣを例に取ると、ポーラ符号を用いてより小さなパケットを送信するときの通信路容量が高まる、２．誤り率（ビット誤り率またはブロック誤り率）に支障がない、３．ポーラ符号の復号複雑度が、極めて低い度合いに維持される、４．符号化複雑度が非常に低く、優れた拡張性を有し、それによって異なるパケット・サイズおよび符号化行列をサポートする。

本開示の他の特徴、目的、および利点は、付属の図面を参照して、非限定的な実施形態の詳細な記述を読むことによって、より明らかとなるであろう。

最も単純な構成によるポーラ符号エンコーダの概略図である。 二元消失通信路への先行技術による通信路分極作用を示す図である。 加算性白色ガウス雑音通信路への先行技術による通信路分極作用を示す図である。 図３の例におけるエンコーダの概略図である。 本開示の一実施形態による、ポーラ符号を符号化するための方法の流れ図である。 本開示の一実施形態による、ポーラ符号を復号するための方法の流れ図である。 本開示の一実施形態による、ポーラ符号エンコーダのブロック図である。 本開示の一実施形態による、ポーラ符号デコーダのブロック図である。 本開示の好ましい実施形態による符号構造の概略図である。 本開示の一実施形態による、ポーラ符号を符号化し復号するための方式のビット誤り率のシミュレーション結果の概略図である。

図面全体を通して、同じまたは対応する参照番号は、同じまたは対応する部分を表す。

例示的な実施形態をより詳細に議論する前に、いくつかの例示的な実施形態が、流れ図として表されるプロセスまたは方法として説明されることに留意されたい。流れ図は、さまざまな動作を順次処理として説明するものの、流れ図における多くの動作は、並行して、共に、または同時に実装されてもよい。その上、さまざまな動作のシーケンスは、再配置されてもよい。動作が完了するとき、処理を終結することができる。その上、図面には含まれていない追加のステップもまた含むことがある。処理は、方法、機能、仕様、サブ・ルーティン、サブ・プログラム、その他に対応することがある。

本明細書における「コンピュータ・デバイス」（「コンピュータ」ともまた称される）は、所定のプログラムまたは命令を稼働することによって数値計算および／または論理計算などの所定の処理プロセスを実行することができる、プロセッサおよびメモリを含んでよいスマート電子デバイスを指し、ここで、プロセッサは、メモリにあらかじめ記憶されているプログラム命令を実行して所定の処理プロセスを実行する、または、ＡＳＩＣ、ＦＰＧＡ、およびＤＳＰなどのハードウェアを使用して所定の処理プロセスを実行する、または上の２つの組合せによって実行する。コンピュータ・デバイスは、限定はしないが、サーバ、パーソナル・コンピュータ（ＰＣ）、ラップトップ・コンピュータ、タブレット・コンピュータ、スマートフォン、およびその他を含む。

コンピュータ・デバイスは、たとえば、ユーザ機器およびネットワーク・デバイスを含む。とりわけ、ユーザ機器は、限定はしないが、パーソナル・コンピュータ（ＰＣ）、ラップトップ・コンピュータ、およびモバイル端末、その他を含む。モバイル端末は、限定はしないが、スマートフォン、ＰＤＡ、およびその他を含む。ネットワーク・デバイスは、限定はしないが、単一のネットワーク・サーバ、複数のネットワーク・サーバからなるサーバ・グループ、またはクラウド・コンピューティングに基づいた大量のコンピュータもしくはネットワーク・サーバからなるクラウドを含み、ここで、クラウド・コンピューティングは、ある種の分散型コンピューティング、すなわち、疎結合されたコンピュータ・セットのグループからなるハイパーバイザである。とりわけ、コンピュータ・デバイスは、本開示を個々に実装するために動作することができる、または、ネットワークにおける他のコンピュータ・デバイスとの対話型動作を通して本開示を実装するためにネットワークにアクセスすることができる。とりわけ、コンピュータ・デバイスが位置するネットワークは、限定はしないが、インターネット、ワイド・エリア・ネットワーク、メトロポリタン・エリア・ネットワーク、ローカル・エリア・ネットワーク、ＶＰＮネットワーク、その他を含む。

本明細書でのユーザ機器、ネットワーク・デバイス、およびネットワークは、例にすぎず、本開示に適用可能である場合、他の既存の、または将来場合により出現するコンピュータ・デバイスもしくはネットワークがまた、本開示の保護範囲内に含まれてもよく、それらは参照により本明細書に組み込まれることに留意する必要がある。

以下で議論されることになる方法（そのうちのいくつかは流れ図を通して例証されることになる）は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはそれらの任意の組合せを通して実装されてよい。方法がソフトウェア、ファームウェア、ミドルウェア、またはマイクロコードを使用して実装されるとき、必須のタスクを実装するためのプログラム符号または符号セグメントは、コンピュータまたはコンピュータ可読媒体（たとえば、ストレージ媒体）に記憶されてよい。（１つまたは複数の）プロセッサは、必須のタスクを実装することができる。

本明細書で開示される特定の構造および機能上の詳細は、典型にすぎず、本開示の例示的な実施形態を説明することを意図している。さらに、本開示は、複数の代替モードによって具体的に実装されてもよく、本明細書で例証される実施形態のみに限定されるように解釈されるべきではない。

それぞれのユニットを説明するために「第１の」および「第２の」のような用語が本明細書で使用されることがあるが、これらのユニットは、これらの用語によって限定されるべきではないことを理解されたい。これらの用語の使用は、あるユニットを別のユニットと区別するためのみである。たとえば、例示的な実施形態の範囲から逸脱することなく、第１のユニットは、第２のユニットと称されることがあり、同様に第２のユニットは、第１のユニットと称されることがある。本明細書で使用される用語「および／または」は、列挙された１つまたは複数の関連付けられた項目のうちの任意の、およびすべての組合せを含む。

あるユニットが別のユニットに「連結される」または「つながれる」と称されるとき、そのユニットは、前記別のユニットに直接連結されても直接つながれてもよいし、または媒体ユニットが存在してもよいことを理解されたい。対照的に、あるユニットが別のユニットに「直接連結される」または「直接つながれる」と称されるとき、媒体ユニットは存在しない。ユニット間の関係を説明するための他の表現（たとえば、「・・・の間に位置する」に対して「・・・の間に直接位置する」、および「・・・に隣接して」に対して「・・・に直接隣接して」など）も同じやり方で解釈されるべきである。

本明細書で使用される用語は、好ましい実施形態を説明するためのみであり、例示的な実施形態を限定するようには意図されない。別段指し示さない限り、本明細書で使用される単数形「ａ（ｎ）」または「ｏｎｅ」は、複数形もまた対象として含むように意図している。本明細書で使用される用語「含む（ｃｏｍｐｒｉｓｅおよび／またはｉｎｃｌｕｄｅ）」は、特徴、完全体、ステップ、動作、ユニット、および／またはコンポーネントの存在を明記されるように限定し、しかし、１つもしくは複数の他の特徴、完全体、ステップ、動作、ユニット、コンポーネント、および／または組合せの存在または追加を排除するものではないこともまた理解されたい。

いくつかの代替実装形態において、言及された機能／アクションが、図面に指し示されたものとは異なるシーケンスに従って発生することがあることもまた言及されるべきである。たとえば、関与する機能／アクションに応じて、２つの連続して指し示された図が、実際には実質的に同時に実行されてもよいし、または時に逆の順序で実行されてもよい。

本開示の一実施形態によれば、その基本理念のうちの１つは、入力ビットのうちのフリービット以外の残りのビットのフラグメントを連結するために、より短い連結符号を使用することである。この連結符号は、好ましくは、入力ビットよりも短い長さを有し、その符号化された出力は、入力プットの一部にのみ連結される。次いで、入力ビットにおける残りのビットが、ＢＥＲに従って分割され、複数のフラグメントを形成する。

特定のＭＣＳについて、入力ビットにおけるフリービットおよび残りのビットを取得することができる。残りのビットについては、そのＢＥＲまたは通信路相互情報量を統計値または計算に基づいて取得することができる。残りのビットのＢＥＲまたは通信路相互情報量は、図３に示すように、段階的な構造をたどる。次いで、そのような構造に基づいて、残りのビットの異なるフラグメントを定義することができ、個々のフラグメントにおけるビットは、同様のＢＥＲ性能を有する。

より短い連結符号は、分極化符号化時に、フラグメントのＢＥＲ性能を向上させるために、これらのフラグメントのうちの少なくとも１つに連結されるためのものである。一例において、重複符号が使用されてもよい。特定の符号について、主に符号化率によって決定される復号性能が知られている。その場合、符号化率は、連結符号およびフラグメントによって形成された連結されたフラグメントのＢＥＲが、連結符号を使用しないフリービットの最低のＢＥＲよりも高くならないように設計される。

具体的には、異なるフラグメントが、異なる連結符号に連結されてよい。異なるフラグメントの符号化率は、それらのＢＥＲに基づいて構成されている。したがって、それらの符号は、必ずしも同一ではなく、通常１よりも小さい。上で言及した、連結符号に連結されない、残りのビットの連結されていないフラグメントは、分極化符号化時に送信側および受信側の両方に知られているプリセット・ビットとして設定され、たとえば、０に設定される。連結符号を生成するために入力されるビットは、よりよい平均ＢＥＲ性能を取得するために、さらにグループ化されてよい。一例において、１／３の符号化率を用いる反復符号が使用され、ここで、ポーラ符号の１つのビットは高いＢＥＲを有し、一方でポーラ符号の２つのビットはより低いＢＥＲを有する。

オプションとして、連結されていないフラグメントは、分極化符号化時に送信側および受信側の両方に知られているプリセット・ビットに、たとえば、０に設定される。

本開示の少なくとも一例において、連結符号の目的は、残りのビットのフラグメントの一部のＢＥＲ性能をもっぱら向上させることである。したがって、これらの連結符号は、巡回冗長検査（ＣＲＣ）を有する必要がなく、これもまた、本開示の例の主要な特性である。ＣＲＣはかなりのオーバヘッドを有するので、連結符号のためのＣＲＣの必要性を解消することは、復号複雑度の低下を促進することになる。

一例において、送信端と受信端との間で使用される符号構造（連結符号が存在するかどうか、残りのビットをどのように分割するか、およびその他）は、固定されていてよい。別の例において、そのような符号構造は複合的であってもよく、すなわち、符号構造において、パラメータのある部分は固定されており、一方でパラメータの他の部分は動的に決定される。符号構造を受信端に指示するための、送信端またはネットワーク端のシグナリングは、限定はしないが、以下の情報：連結符号が使用されるかどうか；残りのビットがいくつのフラグメント（１からＮまで）に分けられるか；各フラグメントが連結符号に連結されているかどうか；連結符号のタイプおよび該当する構成パラメータ；連結符号の符号化率；ならびに各フラグメントの結合／インターリーブのやり方、を含むことができる。

一例において、シグナリングにおいて指示される情報は、ある定義においてあらかじめ定義されていても、および／または上位レベルのシグナリング、たとえば、ＲＲＣシグナリングを通して通知されてもよく、一方で、他の情報は、ＤＣＩメッセージによって動的に通知される。このやり方は、最初の送信および再送信に適用可能である。

受信端（たとえば、ＵＥ端）において、受信端は、情報を受信し、符号化された符号語を復号する。受信端は、繰り返し復号法を使用することができ、すなわち、最初にポーラ符号を復号し、次いで連結符号を復号し、最後にポーラ符号を復号する。ダウンリンク受信端、すなわちユーザ機器のデコーダの複雑度を削減するために、硬判定を使用して連結符号を復号することができる。

復号後、受信側は、以下のうちの少なくとも１つを、送信側にフィードバックすることができる。
− 連結符号の作用；
− 連結符号を使用するか、無効化するかの推奨；
− 好ましい、またはサポートされる連結符号化方式；
− 各連結符号の好ましい符号化率。

一例において、６４のポーラ符号が、０．５の符号化率で使用される。入力ビットは、３２のフリービット（以下、統一してフリービットと称する）と、３２の残りのビット（以下、統一して残りのビットと称する）とを含む。特定の信号対雑音比に対して、符号化率をさらに高めることはできない。高めた場合、ＢＬＥＲは著しく悪化することになる。この例における符号構造は、図９に示されている。

ポーラ符号における各ビットのＢＥＲの観測は、ビット［８．．．２２］が、同じフラグメント内にあるとみなされてよく、安定したＢＥＲを形成していることを示している。反復符号は、５つのビットを送信し、１５のビットを出力するために使用されてよく、１５の入力ビット、すなわち入力ビット［８．．．２２］の位置に連結される。

受信端において、デコーダは、硬判定を使用してビットを生成するために、リスト・デコーダを使用して符号化された符号語を復号することを試みる。次いで、フラグメントの出力（すなわち、ビット［８．．．２２］）が、反復符号デコーダを使用して復号されることになる。復号されたビットは次いで、フラグメントにおける対応する元の出力ビット、すなわち、バット［８．．．２２］を置き換えるために使用される。最後に、復号されたブロックがＣＲＣで検査される。

図１０は、本開示の一実施形態による、ポーラ符号を符号化し復号するための方式のビット誤り率の比較結果を示す。反復符号のＢＥＲは、フリービットのＢＥＲと同様か、フリービットのＢＥＲよりもさらにわずかに低く、効果的に削減されていることが見られる。シミュレーション結果は、ＢＬＥＲ全体が０．１４８７であり、本技法なしの最初の０．１４５７と比較してほぼ同じであることを示している。これは、ＢＬＥＲ性能がほとんど同じであり、しかし、より多くのビットを送信することができることを意味する。これが、本開示の主要な利益である。ＢＬＥＲは、高度な短符号が使用された場合、さらに低くすることができる。

加えて、反復符号のエンコーディングおよび復号の複雑度は、多くの他の方式と比較して無視できるほどである。

図５〜図８は、上の理念を実装するための符号化方法、エンコーダ、復号方法、およびデコーダの概略図を、それぞれ図面において示す。

図５は、本開示の一実施形態による、ポーラ符号を符号化するための方法の流れ図である。この例において、方法は、ステップＳ５０〜Ｓ５８を含む。詳細には、フリービットおよび残りのビットを含む、符号化されることになる入力ビットが提供される。ステップＳ５２で、残りのビットが複数のフラクションに分割される。ステップＳ５４で、連結符号が提供される。ステップＳ５６で、残りのビットの１つのフラグメントが連結符号に連結されて、連結されたフラグメントを形成し、一方残りのフラグメントは、連結されていないフラグメントである。最後に、ステップＳ５８で、フリービット、連結されたフラグメント、および連結されていないフラグメントは、分極化符号化を施されて、ポーラ符号を取得する。

一例において、連結符号の長さは、入力ビットの全部の長さよりも小さい。

一例において、請求項１による符号化方法によれば、ステップＳ５２で、各フラグメントにおける異なるビットのビット誤り率は、実質的に同一である。

一例において、連結符号は、そこに連結されたフラグメントのビット誤り率を削減するように構成されており、連結符号は、巡回冗長検査を必要としない。

一例において、連結されたフラグメントのビット誤り率は、フリービットの最も低いビット誤り率よりも高くない。

図６は、本開示の一実施形態による、ポーラ符号を復号するための方法の流れ図であり、ステップＳ６０およびＳ６２を含む。詳細には、ステップＳ６０で、符号化された符号語が送信端から受信され、符号化された符号語は、連結符号およびポーラ符号を介して符号化されることになる入力ビットを符号化することによって生成される。ステップＳ６２で、入力ビットを復元するために、符号化された符号語が復号される。

方法は、別のステップ（図示せず）、すなわち、送信端から指示を受信するステップをさらに含み、指示は、以下の項目：送信端がポーラ符号を符号化するために連結符号を使用するかどうか；送信端において、入力バットにおけるフリービット以外の残りのビットがいくつのフラグメントに分けられるか；フラグメントの各々が連結符号に連結されているかどうか；連結符号のタイプおよび該当する構成パラメータ；連結符号の符号化率；各フラグメントの組み立て／インターリーブ方式、のうちのいずれか１つを通知するためのものである。

図７は、本開示の一実施形態による、ポーラ符号エンコーダのブロック図であり、ポーラ符号エンコーダは、フリービットおよび残りのビットを含む、エンコードされることになる入力ビットを提供するように構成された第１のユニット７０と、残りのビットを複数のフラグメントに分けるように構成された第２のユニット７２と、連結符号を提供するように構成された第３のユニット７３と、残りのビットの１つのフラグメントを連結符号に連結して、それによって連結されたフラグメントを形成するように構成された第４のユニット７４であって、一方残りは依然として連結されていないフラグメントである、第４のユニット７４と、ポーラ符号を取得するために、フリービット、連結されたフラグメント、および連結されていないフラグメントに分極化符号化を実施するように構成された第５のユニット７５とを含む。

連結されていないフラグメントは、分極化符号化時に送信側および受信側の両方に知られているプリセット・ビットに、たとえば、０に設定される。

一例において、連結符号の長さは、入力ビットの全部の長さよりも小さい。

一例において、各フラグメントにおける異なるビットのビット誤り率は、実質的に同一である。

一例において、第３のユニット７４は、複数の異なる連結符号を提供するように構成されており、第４のユニット７６は、複数の異なる連結符号を残りのビットの複数の異なるフラグメントに連結して、複数の連結されたフラグメントを形成するように構成されており、一方残りは連結されていないフラグメントである。

一例において、連結符号は、そこに連結されたフラグメントのビット誤り率を削減するように構成されており、連結符号は、巡回冗長検査を必要としない。

一例において、連結されたフラグメントのうちのいずれかのビット誤り率は、フリービットの最も低いビット誤り率よりも高くない。

図８は、本開示の一実施形態による、ポーラ符号デコーダのブロック図であり、ポーラ符号デコーダは、送信端から符号化された符号語を受信するように構成された第６のユニット８０であって、符号化された符号語が、連結符号およびポーラ符号を介して符号化されることになる入力ビットを符号化することによって生成される、第６のユニット８０と、入力ビットを復元するために、符号化された符号語を復号するように構成された第７のユニット８０とを含む。

一例において、デコーダは、送信端から指示を受信するように構成された第８のユニット（図示せず）をさらに含み、指示は、以下の項目：送信端がポーラ符号を符号化するために連結符号を使用するかどうか；送信端において、入力バットにおけるフリービット以外の残りのビットがいくつのフラグメントに分けられるか；フラグメントの各々が連結符号に連結されているかどうか；連結符号のタイプおよび該当する構成パラメータ；連結符号の符号化率；各フラグメントの組み立て／インターリーブ方式、のうちのいずれか１つを通知するためのものである。

本発明は、ソフトウェアで、および／またはソフトウェアとハードウェアとの組合せで実装されてよいことに留意されたい。たとえば、本発明の各モジュールは、特定用途向け集積回路（ＡＳＩＣ）または任意の他の同様のハードウェア・デバイスによって実装されてよい。一実施形態において、本発明のソフトウェア・プログラムは、上で言及したようにステップまたは機能を実装するために、プロセッサを通して実行されてよい。同様に、本発明のソフトウェア・プログラム（該当するデータ構造を含む）は、コンピュータ可読記録媒体、たとえば、ＲＡＭメモリ、磁気もしくは光学ドライバ、またはソフト・フロッピーもしくは同様のデバイスに記憶されてもよい。加えて、本発明のいくつかのステップまたは機能は、ハードウェア、たとえば、さまざまな機能のステップを実装するためにプロセッサと協働する回路によって実装されてもよい。

当業者には、本発明が上の例示的な実施形態の詳細に限定されないこと、および本発明が本発明の趣旨または基本的な特徴から逸脱せずに他の実施形態を用いて実装されてもよいことは明らかである。したがって、いずれにせよ、実施形態は、限定ではなく、例示としてみなされるべきであり、本発明の範囲は、上の記述ではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲の均等な要素の意味および範囲に入ることが意図されるすべての変形形態は、本発明内の対象として含まれるべきである。特許請求の範囲における参照記号は、関与する請求項を限定するものとしてみなされるべきではない。その上、用語「含む（ｃｏｍｐｒｉｓｅ）」は他のユニットまたはステップを排除せず、単一性は複数性を排除しないことが明らかである。システム請求項に明記される複数のユニットまたはモジュールはまた、ソフトウェアまたはハードウェアを通して、単一のユニットまたはモジュールによって実装されてもよい。第１のおよび第２のなどの用語は、名称を指し示すために使用され、しかし任意の個別のシーケンスは指し示さない。

Claims (13)

1. ポーラ符号のための符号化方法であって、
   ａ．フリービットおよび残りのビットを含む、エンコードされることになる入力ビットを提供するステップと、
   ｂ．前記残りのビットを複数のフラグメントに分けるステップと、
   ｃ．連結符号を提供するステップと、
   ｄ．前記残りのビットの１つのフラグメントを前記連結符号に連結して、それによって連結されたフラグメントを形成する、連結するステップであって、一方残りは依然として連結されていないフラグメントである、連結するステップと、
   ｅ．前記ポーラ符号を取得するために、前記フリービット、前記連結されたフラグメント、および前記連結されていないフラグメントに分極化符号化を実施するステップと
   を含む符号化方法。
2. 前記連結符号に連結された前記フラグメントの長さが、前記フリービットよりも小さい、請求項１に記載の符号化方法。
3. 前記連結符号の長さが、前記入力ビットの全部の長さよりも小さい、請求項１に記載の符号化方法。
4. ステップｂにおいて、各フラグメントにおける異なるビットのビット誤り率が実質的に同一であり、前記連結符号が、そこに連結された前記フラグメントの前記ビット誤り率を削減するように構成されており、前記連結符号が、巡回冗長検査を必要とせず、オプションとして、前記連結されていないフラグメントが、分極化符号化時に送信側および受信側の両方に知られているプリセット・ビットに設定される、請求項１に記載の符号化方法。
5. ポーラ符号のための復号方法であって、
   送信端から符号化された符号語を受信するステップであって、前記符号化された符号語が、連結符号およびポーラ符号を介して符号化されることになる入力ビットを符号化することによって生成される、受信するステップと、
   前記入力ビットを復元するために、前記符号化された符号語を復号するステップと
   を含む復号方法。
6. 前記送信端から指示を受信するステップであって、前記指示が、以下の項目、
   − 前記送信端が前記ポーラ符号を符号化するために前記連結符号を使用するかどうか、
   − 前記送信端において、前記入力バットにおけるフリービット以外の残りのビットがいくつのフラグメントに分けられるか、
   − 前記フラグメントの各々が前記連結符号に連結されているかどうか、
   − 前記連結符号のタイプおよび該当する構成パラメータ、
   − 前記連結符号の符号化率、および
   − 各フラグメントの組み立て／インターリーブ方式、
   のうちのいずれか１つを通知するためのものである、受信するステップ
   を含む請求項５に記載の復号方法。
7. ポーラ符号のためのエンコーダであって、
   フリービットおよび残りのビットを含む、エンコードされることになる入力ビットを提供するように構成された第１のユニットと、
   前記残りのビットを複数のフラグメントに分けるように構成された第２のユニットと、
   連結符号を提供するように構成された第３のユニットと、
   前記残りのビットの１つのフラグメントを前記連結符号に連結して、それによって連結されたフラグメントを形成するように構成された第４のユニットであって、一方残りは依然として連結されていないフラグメントである、第４のユニットと、
   前記ポーラ符号を取得するために、前記フリービット、前記連結されたフラグメント、および前記連結されていないフラグメントに分極化符号化を実施するように構成された第５のユニットと
   を含むエンコーダ。
8. 前記連結符号に連結された前記フラグメントの長さが、前記フリービットよりも小さい、請求項７に記載のエンコーダ。
9. 前記連結符号の長さが、前記入力ビットの全部の長さよりも小さい、請求項７に記載のエンコーダ。
10. 各フラグメントにおける異なるビットのビット誤り率が、実質的に同一である、請求項７に記載のエンコーダ。
11. 前記第３のユニットが、複数の異なる連結符号を提供するように構成されており、
    前記第４のユニットが、複数の異なる連結符号を前記残りのビットの複数の異なるフラグメントに連結して、複数の連結されたフラグメントを形成するように構成されており、一方残りは連結されていないフラグメントであり、前記連結符号が、そこに連結された前記フラグメントの前記ビット誤り率を削減するように構成されており、前記連結符号が、巡回冗長検査を必要とせず、前記連結されていないフラグメントが、分極化符号化時に送信側および受信側の両方に知られているプリセット・ビットに設定される、請求項７に記載のエンコーダ。
12. ポーラ符号のためのデコーダであって、
    送信端から符号化された符号語を受信するように構成された第６のユニットであって、前記符号化された符号語が、連結符号および前記ポーラ符号を介して符号化されることになる入力ビットを符号化することによって生成される、第６のユニットと、
    前記入力ビットを復元するために、前記符号化された符号語を復号するように構成された第７のユニットと
    を含むデコーダ。
13. 前記送信端から指示を受信するように構成された第８のユニットであって、前記指示が、以下の項目、
    − 前記送信端が前記ポーラ符号を符号化するために前記連結符号を使用するかどうか、
    − 前記送信端において、前記入力バットにおけるフリービット以外の残りのビットがいくつのフラグメントに分けられるか、
    − 前記フラグメントの各々が前記連結符号に連結されているかどうか、
    − 前記連結符号のタイプおよび該当する構成パラメータ、
    − 前記連結符号の符号化率、および
    − 各フラグメントの組み立て／インターリーブ方式、
    のうちのいずれか１つを通知するためのものである、第８のユニット
    をさらに含む請求項１２に記載のデコーダ。