JP7321208B2 - ポーラ符号のレートマッチング方法及び装置 - Google Patents

Description

本開示は、通信の分野に関し、例えば、ポーラ符号のためのレートマッチング方法及び装置に関する。

関連技術において、ポーラ符号は、チャネル容量を達成できることが厳格に証明される構造を有し、第５世代無線アクセス技術（fifth generation radio access technology：５Ｇ ＲＡＴ）の通信のスループット及びレイテンシについての要件を満たすことができる符号である。ポーラ符号化から得られる符号語は、ｘ＝ｕ・Ｇ_Ｎとして表すことができ、ここで、ｕ＝（ｕ_１，…，ｕ_Ｎ）は、情報ビットと凍結ビットから構成される。情報ビットは、１つ以上のチェックビットを含むことができる。チェックビットは、パリティチェック符号化、巡回冗長検査符号化、ＲＳ符号化等により生成される。凍結ビットは、符号化における既知のビットであり、通常、０又は擬似ランダムビットである。

長さＮのポーラ符号器の構造は、長さＮ／２の２つの符号器の再帰（recursion）によって実現できる。図１ａ及び図１ｂは、従来のポーラ符号の再帰的構造の模式図である。図２は、従来のポーラ符号の再帰的符号化構造の基本ユニットの構成図である。図１ａ、図１ｂ、及び図２に示すように、再帰的構造のユニット（Ｎ＝２）は、図２に示す基本ユニットである。

ポーラ符号化から得られるデータビット列の長さＮは、２のべき乗であり、不要なビットをパンクチャリング又は短縮によって破棄して、任意の符号長の伝送へのレートマッチングを行うことができる。異なる符号長及び符号レートは、異なるレートマッチングパターンに対応する。したがって、レートマッチングを実装するためには、異なるハードウェアモジュールが必要であり、したがって、異なるアプリケーションシナリオに対応するために、ポーラ符号ハードウェアが複雑になる。

任意の長さのビット列を伝送するためにポーラ符号ハードウェアが複雑になってしまうという関連技術における問題に対する有効な解決策は、提案されていない。

本開示は、少なくとも、任意の長さのビット列を送信するためにポーラ符号ハードウェアが複雑になってしまうという関連技術における問題を解決するポーラ符号のレートマッチング方法及びデバイスを提供する。

本開示は、ポーラ符号のためのレートマッチング方法を提供し、この方法は、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ－Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝を生成することを含む。

ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込む。

循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする。

幾つかの実施形態では、Ｋ個の情報ビットは、チェックビットを含んでいてもよい。

幾つかの実施形態では、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ－１であり、ｆ（ｎ）＝０，１，…，Ｎ－１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｆ（ｎ）に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｆ（ｎ）を有する位置にマッピングすることを含む。

なお、｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳ_ｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。

幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。マッピング｛ｎ_０｝→｛ｆ（ｎ_０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ_０より大きな要素を削除することによって取得でき、ここで、ｎ_０＝０，１，２，…，Ｎ_０－１であり、Ｎ_０は、Ｎ以下の正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むことは、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることを含む。

幾つかの実施形態では、データ特性は、伝送ブロック長、符号レート、利用可能な物理リソースブロック数、変調及び符号化レベル、ユーザ機器タイプインデクス、及びデータ伝送リンク方向の少なくとも１つを含む。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

なお、所定の開始位置は、ポーラ符号化の符号レートによって決定されるため、ポーラ符号化の符号レートが所定の閾値より高い場合、所定の開始位置は、以下のいずれかの方法で選択される。

循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を、所定の開始位置とする。

循環バッファが第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ_８＋ｔ_９のとき、Ｐ_０＝ｔ_６＋ｔ_７＋Ｍ－１の位置を所定の開始位置とし、Ｍ＞ｔ_８＋ｔ_９のとき、Ｐ_０＝Ｍ－１－ｔ_８－ｔ_９の位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ_６は、第６の部分のビット長であり、ｔ_７は、第７の部分のビット長であり、ｔ_８は、第８の部分のビット長であり、ｔ_９は、第９の部分のビット長である。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ_８＋ｔ_９のとき、Ｐ_０＝ｔ_８＋ｔ_９－Ｍの位置を所定の開始位置とし、Ｍ＞ｔ_８＋ｔ_９のとき、Ｐ_０＝Ｎ＋ｔ_８＋ｔ_９－Ｍの位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ_６は、第６の部分のビット長であり、ｔ_７は、第７の部分のビット長であり、ｔ_８は、第８の部分のビット長であり、ｔ_９は、第９の部分のビット長である。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

幾つかの実施形態においては、ポーラ符号化の母符号の長さは、

を天井関数演算子とし、Ｒを符号レートとし、ｍを正の整数として、

である。

初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にビット逆順（bit reversal order：ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスＮ－１－ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

幾つかの実施形態では、指定された長さのビット列を循環バッファ内のビット列の所定の開始位置から順次選択し、指定された長さのビット列を送信ビット列とすることは、以下を含む。

循環バッファ内のビット列の所定の開始位置からインデクスの昇順又は降順で、ビットが順次選択され、循環バッファ内のビット列の終端に到達すると、循環バッファ内のビット列の他端から指定された長さのビット列が選択されるまで選択が継続され、指定された長さのビット列が送信ビット列となる。

幾つかの実施形態では、幾つかの実施形態では、ポーラ符号化の符号レートが所定の閾値以下である場合、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置として、インデクスの昇順でＭビットが順次選択され、選択が循環バッファ内のビット列の終端に達した場合、選択は、循環バッファ内のビット列の他端から継続され、ここで、Ｐ_０は、循環バッファ内のビット列の位置インデクスを表し、Ｍは、送信ビット列の長さを表し、Ｎは、初期ビット列の長さを表す。

幾つかの実施形態では、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置として、インデクスの昇順でＭビットが順次選択され、読み出しが循環バッファ内のビット列の終端に達した場合、読み出しは、循環バッファ内のビット列の他端から継続され、ここで、Ｎは、初期ビット列の長さである。

幾つかの実施形態では、送信ビット列は、循環バッファから読み出される指定された長さのビット列と同じ順序又は逆の順序で配列される。

本開示は、更に、生成モジュール、書込モジュール、選択モジュール、及び判定モジュールを含む、ポーラ符号のためのレートマッチング装置を提供する。生成モジュールは、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ－Ｋ）凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列をＮビットの初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝を生成するように構成されている。書込モジュールは、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むように構成されている。選択モジュールは、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択するように構成されている。判定モジュールは、指定された長さのビット列を送信ビット列とする。

幾つかの実施形態では、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ－１であり、ｆ（ｎ）＝０，１，…，Ｎ－１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスである。書込モジュールは、一対一マッピングインターリーブ関数ｆ（ｎ）に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｆ（ｎ）を有する位置にマッピングするように構成されている。

なお、｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳ_ｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。

幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。

マッピング｛ｎ_０｝→｛ｆ（ｎ_０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ_０より大きな要素を削除することによって直接取得でき、ここで、ｎ_０＝０，１，２，…，Ｎ_０－１であり、Ｎ_０は、Ｎ以下の正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

本開示は、プロセッサ及びメモリを備える、ポーラ符号のレートマッチング装置を提供する。メモリは、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ－Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝を生成し、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込み、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする動作を実行するように構成される。

幾つかの実施形態では、プロセッサは、メモリに格納された命令に基づいて、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝に対する所定の規則がポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ－１であり、ｆ（ｎ）＝０，１，…，Ｎ－１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする動作を実行するように更に構成される。

｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込む動作は、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳ_ｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

本開示は、更に、上記の実施形態におけるポーラ符号のレートマッチング方法を実行するための実行命令を格納するように構成されたコンピュータ記憶媒体を提供する。

本開示が提供するポーラ符号のためのレートマッチング方法及び装置は、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという問題を解決し、ポーラ符号ハードウェアの複雑性を大幅に低減し、ハイブリッド自動反復要求メカニズムにおける符号化プロセスを単純化できる。

従来のポーラ符号の再帰的符号化構造の概略図である。 従来のポーラ符号の他の再帰的符号化構造の概略図である。 従来のポーラ符号の再帰的符号化構造の基本ユニットの構成図である。 一実施形態に基づくポーラレートに対するレートマッチング方法のフローチャートである。 一実施形態に基づくポーラレートに対するレートマッチング装置のブロック図である。 一実施形態に基づくポーラレートのための別のレートマッチング装置のブロック図である。

本出願の明細書、特許請求の範囲及び上記図面における用語「第１」、「第２」等は、類似の対象を区別するために使用され、必ずしも特定の序列又は順序を記述するものではない。このように使用されるデータは、本明細書に記載される本開示の実施形態が、本明細書に図示又は説明されていない順序でも実施でき、適切な場合に交換可能であることは当然である。更に、本明細書に記載の用語「備える」、「含む」、又はこれらの他の活用形は、非排他的包含を意図する。例えば、一連のステップ又は要素を含むプロセス、方法、システム、製品又は装置は、明示的に列挙されたステップ又は要素を含むのみでなく、明示的に列挙されていない又はそのようなプロセス、方法、システム、製品又は装置に固有の他のステップ又は要素を含むこともできる。

実施形態１
本実施形態は、ポーラ符号のレートマッチング方法を提供する。添付図面のフローチャートに示すステップは、例えば、コンピュータが実行可能な命令のグループによって、コンピュータシステムで実行できる。フローチャートには、論理順序を示しているが、図示又は説明するステップは、場合によっては、本明細書に記載するものとは異なる順序で実行してもよい。

上記の動作環境において、本開示は、図３に示されるポーラ符号のためのレートマッチング方法を提供する。図３は、本実施形態に基づくポーラ符号のレートマッチング方法のフローチャートである。図３に示すように、この方法は、以下を含む。

３０２では、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ－Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝を生成する。

Ｋ個の情報ビットは、ビットチャネルにマッピングしてもよく、チェックビットを含んでもよい。

３０４では、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込む。

３０６では、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする。

上記のステップでは、ビット列をポーラ符号器で符号化し、ポーラ符号化後のビット列を所定の規則に従って処理して循環バッファ内のビット列を取得し、所定の開始位置から指定された長さのビット列を順次選択して送信ビット列とする。このように、適切な処理及び選択ルールを使用して、異なるシナリオにおけるデータの送信に適応させることにより、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという従来技術の問題を解決し、ポーラ符号ハードウェアの複雑性を大幅に低減し、符号化プロセスを単純化できる。

ここで、循環バッファは、ハードウェア循環バッファであってもよく、仮想デバイスであってもよく、本実施形態ではこれを限定しない。

幾つかの実施形態では、ポーラ符号の母符号は、

の長さを有し、ここで、

は、天井関数演算子を表し、０≦Δ＜２であり、Ｒは、ポーラ符号化のための符号レートである。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝に対する所定の規則は、ポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ－１であり、ｆ（ｎ）＝０，１，…，Ｎ－１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする。

幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。マッピング｛ｎ_０｝→｛ｆ（ｎ_０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ_０より大きな要素を削除することによって直接取得でき、ここで、ｎ_０＝０，１，２，…，Ｎ_０－１であり、Ｎ_０は、Ｎ以下の正の整数である。

｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝からビットを非反復的に選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳ_ｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。

幾つかの実施形態では、データ特性は、伝送ブロック長、符号レート、利用可能な物理リソースブロック数、変調及び符号化レベル、ユーザ機器タイプインデクス、及びデータ伝送リンク方向の少なくとも１つを含む。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

なお、所定の開始位置は、ポーラ符号化の符号レートによって決定されるため、ポーラ符号化の符号レートが所定の閾値より高い場合、所定の開始位置は、以下のいずれかの方法で選択される。

循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を、所定の開始位置とする。

循環バッファが第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ_８＋ｔ_９のとき、Ｐ_０＝ｔ_６＋ｔ_７＋Ｍ－１の位置を所定の開始位置とし、Ｍ＞ｔ_８＋ｔ_９のとき、Ｐ_０＝Ｍ－１－ｔ_８－ｔ_９の位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ_６は、第６の部分のビット長であり、ｔ_７は、第７の部分のビット長であり、ｔ_８は、第８の部分のビット長であり、ｔ_９は、第９の部分のビット長である。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ_８＋ｔ_９のとき、Ｐ_０＝ｔ_８＋ｔ_９－Ｍの位置を所定の開始位置とし、Ｍ＞ｔ_８＋ｔ_９のとき、Ｐ_０＝Ｎ＋ｔ_８＋ｔ_９－Ｍの位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ_６は、第６の部分のビット長であり、ｔ_７は、第７の部分のビット長であり、ｔ_８は、第８の部分のビット長であり、ｔ_９は、第９の部分のビット長である。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

幾つかの実施形態では、循環バッファは、第１の部分と第２の部分とを含む。第１の部分は、順次方式又はビット逆順（ＢＲＯ）インターリーブ方式の初期ビット列におけるｔ_１個の連続ビットで構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列における残りのｔ_２個のビットで構成され、ここで、ｔ_１及びｔ_２は、いずれも０以上の整数であり、ｔ_１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ_１＋ｔ_２＝Ｎであり、Ｎは、初期ビット列のビット数であり、Ｎは、０以上の整数である。

あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_２個の連続ビットで構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ_１個のビットで構成され、ここで、ｔ_１及びｔ_２は、いずれも０以上の整数であり、ｔ_１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ_１＋ｔ_２＝Ｎであり、Ｎは、初期ビット列におけるビット数であり、Ｎは、０以上の整数である。

第１の部分と第２の部分は、循環バッファ内にビット列を構成するように順次配列される。

幾つかの実施形態では、初期ビット列は、｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝として表され、第１の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列のｔ_１個の連続ビット

から構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列の残りのＮ－ｔ_１個の連続ビット

から構成される。

あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるＮ－ｔ_１個の連続ビット

で構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ_１個の連続ビット

で構成される。

幾つかの実施形態では、循環バッファは、第３の部分と、第４の部分と、第５の部分とを含む。第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ（row-column interleaving）方式の初期ビット列におけるｔ_３個の連続ビットで構成され、第４の部分は、長さｔ_４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行－列インターリーブ方式、又はインタレース方式で配列されることにより構成され、第５の部分は、初期ビット列におけるｔ_５個のビットで構成され、ここで、ｔ_３、ｔ_４、ｔ_５は、全て０以上の整数であり、ｔ_３＋２×ｔ_４＋ｔ_５＝Ｎ、ｔ_３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ_４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。

あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式の初期ビット列におけるｔ_５個のビットで構成され、第４の部分は、長さｔ_４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行－列インターリーブ方式、又はインタレース方式で配列されことにより構成され、第５の部分は、初期ビット列における残りのｔ_３個のビットで構成され、ここで、ｔ_３、ｔ_４、ｔ_５は、全て０以上の整数であり、ｔ_３＋２×ｔ_４＋ｔ_５＝Ｎ、ｔ_３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ_４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。

第３の部分、第４の部分、及び第５の部分は、循環バッファにおいてビット列を構成するように順次配列される。

幾つかの実施形態では、初期ビット列は、｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝として表され、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式のｔ_３個の連続ビット

から構成され、第４の部分は、ＢＲＯインターリーブ方式、行－列インターリーブ方式又はインタレース方式のｔ_４個のビット

及びｔ_４個のビット

で構成され、第５の部分は、初期ビット列おける、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式の残りのＮ－ｔ_３－２×ｔ_４個のビット

で構成されており、ここで、ｔ_３＝Ｎ／４の場合、

であり、ｔ_４＝Ｎ／４の場合、

であり、φは、空集合を表す。

あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式のＮ－ｔ_３－２×ｔ_４個のビット

で構成され、第４の部分は、ＢＲＯインターリーブ方式、行－列インターリーブ方式又はインタレース方式のｔ_４個のビット

及びｔ_４個のビット

で構成され、第５の部分は、順次方式、ＢＲＯインターリーブ方式又は行－列インターリーブのビット列

で構成され、ここで、ｔ_３＝Ｎ／４の場合、

であり、ｔ_４＝Ｎ／４の場合、

である。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、第７の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第８の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

幾つかの実施形態では、初期ビット列は、｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝として表され、第６の部分は、ＢＲＯインターリーブ方式のｔ_６個のビット｛Ｉ_１｝で構成され、ここで、｛Ｉ_１｝は、ビット列集合｛Ｓ_０，Ｓ_１，…，Ｓ_ａ－１｝とビット列集合｛Ｓ_{ＢＲＯ（ｊ）}｝との共通集合を含み、ここでａは、０以上でＮ以下の整数であり、ａ＝０の場合、｛Ｓ_０，Ｓ_１，…，Ｓ_ａ－１｝＝φであり、ｊ＝Ｍ，…，Ｎ－１であり、Ｍは、送信ビット列の長さであり、第７の部分は、順次方式又はＢＲＯインターリーブ方式のｔ_７個のビット｛Ｉ_２｝で構成され、ここで、｛Ｉ_２｝は、ビット列集合｛Ｓ_０，Ｓ_１，…，Ｓ_ａ－１｝とビット列集合｛Ｉ_１｝の差集合であり、第９の部分は、ＢＲＯインターリーブ方式のｔ_９個のビット｛Ｉ_４｝で構成され、ここで、｛Ｉ_４｝は、ビット列集合｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝とビット列集合｛Ｓ_{ＢＲＯ（ｊ）}｝の共通集合を含み、ａ＝Ｎの場合、｛Ｓ_ａ，Ｓ_ａ＋１，…，Ｓ_Ｎ－１｝＝φであり、第８の部分は、ＢＲＯインターリーブ方式のｔ_８個のビット｛Ｉ_３｝で構成され、｛Ｉ_３｝は、ビット列集合｛Ｓ_ａ，Ｓ_ａ＋１，…，Ｓ_Ｎ－１｝とビット列集合｛Ｉ_４｝の差集合である。

あるいは、初期ビット列は、｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝として表され、第６の部分は、ＢＲＯインターリーブ方式のｔ_９個のビット｛Ｉ_４｝で構成され、ここで、｛Ｉ_４｝は、ビット列集合｛Ｓ_Ｎ－１，Ｓ_Ｎ－２，…，Ｓ_ａ｝とビット列集合｛Ｓ_{ＢＲＯ（ｊ）}｝との共通集合を含み、ここで、ａは、０以上Ｎ以下の整数であり、ｊ＝Ｎ－１，Ｎ－２，…，Ｍであり、Ｍは、送信ビット列の長さであり、ａ＝Ｎの場合、｛Ｓ_Ｎ－１，Ｓ_Ｎ－２，…，Ｓ_ａ｝＝φであり、第７の部分は、ＢＲＯインターリーブ方式のｔ_８個のビット｛Ｉ_３｝で構成され、ここで、｛Ｉ_３｝は、ビット列集合｛Ｓ_Ｎ－１，Ｓ_Ｎ－２，…，Ｓ_ａ｝とビット列集合｛Ｉ_４｝の差集合であり、第９の部分は、順次方式又はＢＲＯインターリーブ方式のｔ_６個のビット｛Ｉ_１｝で構成され、ここで、｛Ｉ_１｝は、ビット列集合｛Ｓ_ａ－１，Ｓ_ａ－２，…，Ｓ_０｝とビット列集合｛Ｓ_{ＢＲＯ（ｊ）}｝との共通集合を含み、ａ＝０の場合、｛Ｓ_０，Ｓ_１，…，Ｓ_ａ－１｝＝φであり、第８の部分は、順次方式又はＢＲＯインターリーブ方式のｔ_７個のビット｛Ｉ_２｝で構成され、｛Ｉ_２｝は、ビット列集合｛Ｓ_ａ－１，Ｓ_ａ－２，…，Ｓ_０｝とビット列集合｛Ｉ_１｝の差集合である。

第６の部分、第７の部分、第８の部分、及び第９の部分は、循環バッファ内にビット列を構成するように順次配列される。

幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートに従って選択される。

幾つかの実施形態では、所定の開始位置は、以下の手法の１つによって選択される。

ポーラ符号化の符号レートが所定の閾値以下の場合、Ｐ_０＝Ｎ－Ｍの位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第７の部分の開始ビット位置を所定の開始位置とする。

ポーラ符号化の符号レートが所定の閾値以下である場合、循環バッファ内のビット列の終了ビット位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第８の部分の終了ビット位置を所定の開始位置とする。

ポーラ符号化の符号レートが所定の閾値以下である場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とし、ポーラ符号化符号の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第７の部分の開始ビット位置を所定の開始位置とする。

ポーラ符号化の符号レートが所定の閾値以下の場合、Ｐ_０＝Ｍ－１の位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第８の部分の終了ビット位置を所定の開始位置とする。

なお、所定の開始オプションが選択される上記の手法から分かるように、所定の開始位置は、ポーラ符号化の符号レートに従って選択する必要がある。

一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第９の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

幾つかの実施形態では、初期ビット列は、｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝として表され、第７の部分は、ＢＲＯインターリーブ方式のｔ_７個のビット｛Ｉ_２｝で構成され、ここで、｛Ｉ_２｝は、ビット列集合｛Ｓ_０，Ｓ_１，…，Ｓ_ａ－１｝とビット列集合｛Ｓ_{ＢＲＯ（ｊ）}｝との共通集合を含み、ここで、ａは、０以上Ｎ以下の整数であり、ａ＝０の場合、｛Ｓ_０，Ｓ_１，…，Ｓ_ａ－１｝＝φであり、ｊ＝Ｍ，…，Ｎ－１であり、Ｍは、送信ビット列の長さであり、第６の部分は、順次方式又はＢＲＯインターリーブ方式のｔ_６個のビット｛Ｉ_１｝であり、ここで、｛Ｉ_１｝は、ビット列集合｛Ｓ_０，Ｓ_１，…，Ｓ_ａ－１｝＝φ及びビット列集合｛Ｉ_２｝の差集合であり、第８の部分は、ＢＲＯインターリーブ方式のｔ_８個のビット｛Ｉ_３｝で構成され、ここで、｛Ｉ_３｝は、ビット列集合｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝とビット列集合｛Ｓ_{ＢＲＯ（ｊ）}｝の共通集合を含み、ａ＝Ｎの場合、｛Ｓ_ａ，Ｓ_ａ＋１，…，Ｓ_Ｎ－１｝＝φであり、第９の部分は、ＢＲＯインターリーブ方式のｔ_９個のビット｛Ｉ_４｝で構成され、｛Ｉ_４｝は、ビット列集合｛Ｓ_ａ，Ｓ_ａ＋１，…，Ｓ_Ｎ－１｝とビット列集合｛Ｉ_３｝の差集合である。

あるいは、初期ビット列は、｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝として表され、第７の部分は、ＢＲＯインターリーブ方式のｔ_８個のビット｛Ｉ_３｝で構成され、｛Ｉ_３｝は、ビット列集合｛Ｓ_Ｎ－１，Ｓ_Ｎ－２，…，Ｓ_ａ｝とビット列集合｛Ｓ_{ＢＲＯ（ｊ）}｝との共通集合を含み、ａは、０以上Ｎ以下の整数であり、ｊ∈｛Ｍ，…，Ｎ－１｝であり、Ｍは、送信ビット列の長さであり、ａ＝Ｎの場合、｛Ｓ_Ｎ－１，Ｓ_Ｎ－２，…，Ｓ_ａ｝＝φであり、第６の部分は、ＢＲＯインターリーブ方式のｔ_９個のビット｛Ｉ_４｝で構成され、ここで、｛Ｉ_４｝は、ビット列集合｛Ｓ_Ｎ－１，Ｓ_Ｎ－２，…，Ｓ_ａ｝とビット列集合｛Ｉ_３｝の差集合であり、第８の部分は、ＢＲＯインターリーブ方式でｔ_７個のビット｛Ｉ_２｝で構成され、ここで、｛Ｓ_ｉ２｝は、ビット列集合｛Ｓ_ａ－１，Ｓ_ａ－２，…，Ｓ_０｝とビット列集合｛Ｓ_{ＢＲＯ（ｊ）}｝の共通集合を含み、ａ＝０の場合、｛Ｓ_ａ－１，Ｓ_ａ－２，…，Ｓ_０｝＝φであり、第９の部分は、順次方式又はＢＲＯインターリーブのｔ_６個のビット｛Ｉ_１｝で構成されており、｛Ｓ_ｉ１｝は、ビット列集合｛Ｓ_ａ－１，Ｓ_ａ－２，…，Ｓ_０｝とビット列集合｛Ｉ_２｝の差集合である。

第６の部分、第７の部分、第８の部分、及び第９の部分は、循環バッファ内にビット列を構成するように順次配列される。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

ポーラ符号化の符号レートが所定の閾値以下の場合、循環バッファ内のビット列の第８の部分の開始ビット位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第９の部分の開始ビット位置を所定の開始位置とする。

ポーラ符号化の符号レートが所定の閾値以下の場合、Ｍ≦ｔ_８＋ｔ_９のとき、Ｐ_０＝ｔ_６＋ｔ_７＋Ｍ－１の位置を所定の開始位置とし、Ｍ＞ｔ_８＋ｔ_９のとき、Ｐ_０＝Ｍ－１－ｔ_８－ｔ_９の位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第６の部分の終了ビット位置を所定の開始位置とする。

ポーラ符号化の符号レートが所定の閾値以下の場合、Ｍ≦ｔ_８＋ｔ_９のとき、Ｐ_０＝ｔ_８＋ｔ_９－Ｍの位置を所定の開始位置とし、Ｍ＞ｔ_８＋ｔ_９のとき、Ｐ_０＝Ｎ＋ｔ_８＋ｔ_９－Ｍの位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第９の部分の開始ビット位置を所定の開始位置とする。

ポーラ符号化の符号レートが所定の閾値以下の場合、循環バッファ内のビット列の第７の部分の終了ビット位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第６の部分の終了ビット位置を所定の開始位置とする。

なお、所定の開始オプションが選択される上記の手法から分かるように、所定の開始位置は、ポーラ符号化の符号レートに従って選択する必要がある。

幾つかの実施形態において、所定の閾値は、集合｛１／３，１／２｝から選択され、すなわち、所定の閾値は、１／３又は１／２であってもよい。

幾つかの実施形態では、ポーラ符号の母符号は、

の長さを有し、ここで、

は、天井関数演算子を表し、Ｒは、符号レートであり、ｍは、正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

幾つかの実施形態では、循環バッファ内のビット列は、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にＢＲＯインターリーブを施すことによって取得され、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスＮ－１－ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を、所定の開始位置とする。

幾つかの実施形態では、指定された長さのビット列を循環バッファ内のビット列の所定の開始位置から順次選択し、指定された長さのビット列を送信ビット列とすることは、以下を含む。

循環バッファ内のビット列の所定の開始位置からインデクスの昇順又は降順で、ビットが順次選択され、循環バッファ内のビット列の終端に到達すると、循環バッファ内のビット列の他端から指定された長さのビット列が選択されるまで選択が継続され、指定された長さのビット列が送信ビット列となる。

例えば、循環バッファ内のビット列の所定の開始位置から終了ビット位置まで、インデクスの昇順でビットを読み出す場合、指定された長さのビット列が読み出されなければ、循環バッファ内のビット列の開始ビット位置から指定された長さのビット列が読み出されるまで読み出しが継続され、指定された長さのビット列を送信ビット列とする。所定の開始位置から循環バッファ内のビット列の開始ビット位置まで、降順でビットを読み出す場合、指定された長さのビット列が読み出されなければ、循環バッファ内のビット列の終了ビット位置から指定された長さのビット列が読み出されるまで読み出しが継続され、指定された長さのビット列を送信ビット列とする。

幾つかの実施形態では、ポーラ符号化の符号レートが所定の閾値以下である場合、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置として、インデクスの昇順でＭビットが順次選択され、読み出しが循環バッファ内のビット列の終端に達した場合、読み出しは、循環バッファ内のビット列の他端から継続され、ここで、Ｐ_０は、循環バッファ内のビット列の位置インデクスを表し、Ｍは、送信ビット列の長さを表し、Ｎは、初期ビット列の長さを表す。

幾つかの実施形態では、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置として、インデクスの昇順でＭビットが順次選択され、読み出しが循環バッファ内のビット列の終端に達した場合、読み出しは、循環バッファ内のビット列の他端から継続され、ここで、Ｎは、初期ビット列の長さである。

所定の開始位置を決定する処理は、上記循環バッファを２分割、３分割、４分割した場合のいずれにも適用でき、第１の組み合わせ、第２の組み合わせ、第３の組み合わせ、第４の組み合わせのいずれにも適用でき、これらは、本実施形態において限定されない。

幾つかの実施形態では、送信ビット列は、循環バッファから読み出される指定された長さのビット列と同じ順序又は逆の順序で配列される。

上述の実施形態における方法は、ソフトウェアと必要な汎用ハードウェアプラットフォームとによって実現してもよく、もちろんハードウェアのみによって実現してもよいが、多くの場合、前者が好ましい実施形態である。実質的に本実施形態が提供する技術内容又は既存技術に寄与する部分は、ソフトウェア製品の形式で実現できる。ソフトウェア製品は、記憶媒体（ＲＯＭ／ＲＡＭ、磁気ディスク、光ディスク等）に格納され、端末装置（携帯電話機、コンピュータ、サーバ、ネットワーク機器等）が上述の実施形態に基づく方法を実行することを可能にするための幾つかの命令を含む。

実施形態２
本実施形態は、ポーラ符号のためのレートマッチング装置を提供する。この装置は、上述の実施形態に基づく方法を実施できる。これまでに説明したことは、以下では繰り返さない。以下で使用する用語「モジュール」は、所定の機能を実現できるソフトウェア、ハードウェア、又はこれらの組み合わせであってもよい。なお、以下に説明する実施形態における装置は、ソフトウェアにより実現することが好ましいが、ハードウェアによる実現、又はソフトウェアとハードウェアとの組み合わせによる実現も可能である。

図４は、本実施形態に基づくビット列処理装置のブロック図である。図４に示すように、この装置は、生成モジュール４０と、書込モジュール４２と、読出モジュール４４と、判定モジュール４６とを含むことができる。

生成モジュール４０は、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ－Ｋ）凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列をＮビットの初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝を生成するように構成されている。

書込モジュール４２は、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むように構成されている。

読出モジュール４４は、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択するように構成されている。

判定モジュール４６は、指定された長さのビット列を送信ビット列とする。

この装置において、生成モジュール４０は、情報ビットとしてのＫビットチャネルを（Ｎ－Ｋ）凍結ビットと連結し、Ｎビットのビット列を生成し、Ｎビットのビット列をサイズＮ×Ｎの生成行列を有するポーラ符号器によってエンコードして、Ｎビットの初期ビット列を生成し、書込モジュール４１は、循環バッファをｑ個の部分に分割し、初期ビット列から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込み、読出モジュール４４は、循環バッファ内のビット列の所定の開始位置から指定された長さのビット列を順次選択し、判定モジュール４６は、指定された長さのビット列を送信ビット列とする。このように、適切な処理及び選択ルールを使用して、異なるシナリオにおけるデータビットの送信に適応させることにより、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという従来技術の問題を解決し、ポーラ符号ハードウェアの複雑性を大幅に低減し、符号化プロセスを単純化できる。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝に対する所定の規則は、ポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ－１であり、ｆ（ｎ）＝０，１，…，Ｎ－１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスである。書込モジュールは、一対一マッピングインターリーブ関数ｆ（ｎ）に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｆ（ｎ）を有する位置にマッピングするように構成されている。

なお、｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳ_ｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。

幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。

マッピング｛ｎ_０｝→｛ｆ（ｎ_０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ_０より大きな要素を削除することによって直接取得でき、ここで、ｎ_０＝０，１，２，…，Ｎ_０－１であり、Ｎ_０は、Ｎ以下の正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

なお、所定の開始位置は、ポーラ符号化の符号レートによって選択されるため、ポーラ符号化の符号レートが所定の閾値より高い場合、所定の開始位置は、以下のいずれかの方法で選択される。

循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を、所定の開始位置とする。

循環バッファが第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ_８＋ｔ_９のとき、Ｐ_０＝ｔ_６＋ｔ_７＋Ｍ－１の位置を所定の開始位置とし、Ｍ＞ｔ_８＋ｔ_９のとき、Ｐ_０＝Ｍ－１－ｔ_８－ｔ_９の位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ_６は、第６の部分のビット長であり、ｔ_７は、第７の部分のビット長であり、ｔ_８は、第８の部分のビット長であり、ｔ_９は、第９の部分のビット長である。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ_８＋ｔ_９のとき、Ｐ_０＝ｔ_８＋ｔ_９－Ｍの位置を所定の開始位置とし、Ｍ＞ｔ_８＋ｔ_９のとき、Ｐ_０＝Ｎ＋ｔ_８＋ｔ_９－Ｍの位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ_６は、第６の部分のビット長であり、ｔ_７は、第７の部分のビット長であり、ｔ_８は、第８の部分のビット長であり、ｔ_９は、第９の部分のビット長である。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の終了ビット位置を所定の開始位置とする。

循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

幾つかの実施形態では、循環バッファは、第１の部分と第２の部分とを含む。第１の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_１個の連続ビットで構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列における残りのｔ_２ビットで構成され、ここで、ｔ_１及びｔ_２は、いずれも０以上の整数であり、ｔ_１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ_１＋ｔ_２＝Ｎであり、Ｎは、初期ビット列のビット数であり、Ｎは、０以上の整数である。

あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_２個の連続ビットで構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ_１個のビットで構成され、ここで、ｔ_１及びｔ_２は、いずれも０以上の整数であり、ｔ_１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ_１＋ｔ_２＝Ｎであり、Ｎは、初期ビット列におけるビット数であり、Ｎは、０以上の整数である。

第１の部分と第２の部分は、循環バッファ内にビット列を構成するように順次配列される。

幾つかの実施形態では、循環バッファは、第３の部分と、第４の部分と、第５の部分とを含む。第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式の初期ビット列におけるｔ_３個の連続ビットで構成され、第４の部分は、長さｔ_４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行－列インターリーブ方式、又はインタレース方式で配列されることにより構成され、第５の部分は、初期ビット列における残りのｔ_５個のビットで構成され、ここで、ｔ_３、ｔ_４、ｔ_５は、全て０以上の整数であり、ｔ_３＋２×ｔ_４＋ｔ_５＝Ｎ、ｔ_３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ_４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。

あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式の初期ビット列におけるｔ_５個のビットで構成され、第４の部分は、長さｔ_４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行－列インターリーブ方式、又はインタレース方式で配列されことにより構成され、第５の部分は、初期ビット列における残りのｔ_３個のビットで構成され、ここで、ｔ_３、ｔ_４、ｔ_５は、全て０以上の整数であり、ｔ_３＋２×ｔ_４＋ｔ_５＝Ｎ、ｔ_３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ_４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。

第３の部分、第４の部分、及び第５の部分は、循環バッファにおいてビット列を構成するように順次配列される。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、第７の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第８の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第９の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

幾つかの実施形態では、ポーラ符号の母符号は、

の長さを有し、ここで、

は、天井関数演算子を表し、Ｒは、符号レートであり、ｍは、正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

幾つかの実施形態では、循環バッファ内のビット列は、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にＢＲＯインターリーブを施すことによって取得され、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスＮ－１－ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

実施形態３
本実施形態は、上述の実施形態における装置が適用されたポーラ符号のためのレートマッチング装置を提供する。このシステムは、上述の実施形態に基づく方法を実施できる。本実施形態の説明では、これまでに説明したことは、以下では繰り返さない。

図５は、本実施形態に基づくビット列処理装置のブロック図である。図５に示すように、この装置は、プロセッサ５０及びメモリ５２を含むことができる。

メモリ５２は、プロセッサによって実行可能な命令を格納するように構成されている。プロセッサ５０は、メモリに格納された命令に従って、以下の動作を実行するように構成されている。Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、情報ビットとして使用されるＫビットチャネルと（Ｎ－Ｋ）凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によってＮビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝を生成し、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込み、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする。

この装置では、送信ビット列に対してポーラ符号化が実行され、ポーラ符号化の対象となるビット列が所定の規則に従って処理され、所定の開始位置から指定された長さのビット列が順次選択され、送信ビット列とされる。このように、適切な処理及び選択ルールを使用して、異なるシナリオにおけるデータビットの送信に適応させることにより、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという従来技術の問題を解決し、ポーラ符号ハードウェアの複雑性を大幅に低減し、符号化プロセスを単純化できる。

幾つかの実施形態では、プロセッサは、メモリに格納された命令に基づいて、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝に対する所定の規則がポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ－１であり、ｆ（ｎ）＝０，１，…，Ｎ－１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする動作を実行するように更に構成される。

なお、｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込む動作は、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳ_ｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。

幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。

マッピング｛ｎ_０｝→｛ｆ（ｎ_０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ_０より大きな要素を削除することによって直接取得でき、ここで、ｎ_０＝０，１，２，…，Ｎ_０－１であり、Ｎ_０は、Ｎ以下の正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

幾つかの実施形態では、循環バッファは、第１の部分と第２の部分とを含む。第１の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_１個の連続ビットで構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列における残りのｔ_２ビットで構成され、ここで、ｔ_１及びｔ_２は、いずれも０以上の整数であり、ｔ_１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ_１＋ｔ_２＝Ｎであり、Ｎは、初期ビット列のビット数であり、Ｎは、０以上の整数である。

あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_２個の連続ビットで構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ_１個のビットで構成され、ここで、ｔ_１及びｔ_２は、いずれも０以上の整数であり、ｔ_１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ_１＋ｔ_２＝Ｎであり、Ｎは、初期ビット列におけるビット数であり、Ｎは、０以上の整数である。

第１の部分と第２の部分は、循環バッファ内にビット列を構成するように順次配列される。

幾つかの実施形態では、循環バッファは、第３の部分と、第４の部分と、第５の部分とを含む。第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式の初期ビット列におけるｔ_３個の連続ビットで構成され、第４の部分は、長さｔ_４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行－列インターリーブ方式、又はインタレース方式で配列されることにより構成され、第５の部分は、初期ビット列における残りのｔ_５個のビットで構成され、ここで、ｔ_３、ｔ_４、ｔ_５は、全て０以上の整数であり、ｔ_３＋２×ｔ_４＋ｔ_５＝Ｎ、ｔ_３∈［（１／８）Ｎ，（７／８）Ｎ］及びｔ_４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。

あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式の初期ビット列におけるｔ_５個のビットで構成され、第４の部分は、長さｔ_４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行－列インターリーブ方式、又はインタレース方式で配列されことにより構成され、第５の部分は、初期ビット列における残りのｔ_３個のビットで構成され、ここで、ｔ_３、ｔ_４、ｔ_５は、全て０以上の整数であり、ｔ_３＋２×ｔ_４＋ｔ_５＝Ｎ、ｔ_３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ_４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。

第３の部分、第４の部分、及び第５の部分は、循環バッファにおいてビット列を構成するように順次配列される。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、第７の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第８の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第９の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

幾つかの実施形態では、ポーラ符号の母符号は、

の長さを有し、ここで、

は、天井関数演算子を表し、Ｒは、符号レートであり、ｍは、正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

幾つかの実施形態では、循環バッファ内のビット列は、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にＢＲＯインターリーブを施すことによって取得され、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスＮ－１－ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

幾つかの実施形態では、プロセッサは、メモリに格納された命令に基づいて、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝に対する所定の規則がポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ－１であり、ｆ（ｎ）＝０，１，…，Ｎ－１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする動作を実行するように更に構成される。

幾つかの実施形態では、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込む動作は、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳ_ｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。

幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。

マッピング｛ｎ_０｝→｛ｆ（ｎ_０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ_０より大きな要素を削除することによって直接取得でき、ここで、ｎ_０＝０，１，２，…，Ｎ_０－１であり、Ｎ_０は、Ｎ以下の正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳ_ｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。

幾つかの実施形態では、所定の開始位置は、以下のように選択できる。

ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

所定の開始位置は、以下のように選択してもよい。

ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。

幾つかの実施形態では、循環バッファは、第１の部分と第２の部分とを含む。第１の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_１個の連続ビットで構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列における残りのｔ_２ビットで構成され、ここで、ｔ_１及びｔ_２は、いずれも０以上の整数であり、ｔ_１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ_１＋ｔ_２＝Ｎであり、Ｎは、初期ビット列のビット数であり、Ｎは、０以上の整数である。

あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_２個の連続ビットで構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ_１個のビットで構成され、ここで、ｔ_１及びｔ_２は、いずれも０以上の整数であり、ｔ_１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ_１＋ｔ_２＝Ｎであり、Ｎは、初期ビット列におけるビット数であり、Ｎは、０以上の整数である。

第１の部分と第２の部分は、循環バッファ内にビット列を構成するように順次配列される。

幾つかの実施形態では、循環バッファは、第３の部分と、第４の部分と、第５の部分とを含む。第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式の初期ビット列におけるｔ_３個の連続ビットで構成され、第４の部分は、長さｔ_４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行－列インターリーブ方式、又はインタレース方式で配列されることにより構成され、第５の部分は、初期ビット列における残りのｔ_５個のビットで構成され、ここで、ｔ_３、ｔ_４、ｔ_５は、全て０以上の整数であり、ｔ_３＋２×ｔ_４＋ｔ_５＝Ｎ、ｔ_３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ_４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。

あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行－列インターリーブ方式の初期ビット列におけるｔ_５個のビットで構成され、第４の部分は、長さｔ_４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行－列インターリーブ方式、又はインタレース方式で配列されことにより構成され、第５の部分は、初期ビット列における残りのｔ_３個のビットで構成され、ここで、ｔ_３、ｔ_４、ｔ_５は、全て０以上の整数であり、ｔ_３＋２×ｔ_４＋ｔ_５＝Ｎ、ｔ_３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ_４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。

第３の部分、第４の部分、及び第５の部分は、循環バッファにおいてビット列を構成するように順次配列される。

幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。

循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ_０＝Ｍ－１の位置を所定の開始位置とする。

Ｐ_０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ_０＝Ｎ－Ｍの位置を所定の開始位置とする。

循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。

一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、第７の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第８の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ_８＋ｔ_９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_８個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ_７個のビットで構成され、第９の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ_６個のビットで構成され、ここで、ｔ_６、ｔ_７、ｔ_８、及びｔ_９は、全て０以上の整数であり、（ｔ_６＋ｔ_７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ_６＋ｔ_７＋ｔ_８＋ｔ_９＝Ｎである。

幾つかの実施形態では、ポーラ符号の母符号は、

の長さを有し、ここで、

は、天井関数演算子を表し、Ｒは、符号レートであり、ｍは、正の整数である。

幾つかの実施形態では、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

幾つかの実施形態では、循環バッファ内のビット列は、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝にＢＲＯインターリーブを施すことによって取得され、ｎ＝０，１，…，Ｎ－１とし、ｍ＝０，１，…，Ｎ－１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳ_ｎを、循環バッファ内の位置インデクスＮ－１－ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。

以下、本実施形態において上述した処理方法及び実装モードの例を示す。

例１
１．符号レートＲ＝２／３を用いて長さＫ＝４の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、

となる。

２．ＢＲＯ演算（これに限定されない）によって初期ビット列をマッピングするためのマッピング関数を決定し、循環バッファ内のビット列｛Ｓ_０，Ｓ_４，Ｓ_２，Ｓ_６，Ｓ_１，Ｓ_５，Ｓ_３，Ｓ_７｝を取得する。

３．循環バッファの開始位置からインデクスの昇順で６ビット｛Ｓ_０，Ｓ_４，Ｓ_２，Ｓ_６，Ｓ_１，Ｓ_５｝を読み出す。

４．６個のデータビット｛Ｓ_０，Ｓ_４，Ｓ_２，Ｓ_６，Ｓ_１，Ｓ_５｝を順次配列し、送信レートマッチデータビット列として送信する。

例２
ステップ１及びステップ２は、例１と同じである。

３．循環バッファ内の位置インデクスＰ_０＝Ｍ－１＝５の位置からインデクスの降順で６ビット｛Ｓ_５，Ｓ_１，Ｓ_６，Ｓ_２，Ｓ_４，Ｓ_０｝を読み出す。

４．６個のデータビット｛Ｓ_５，Ｓ_１，Ｓ_６，Ｓ_２，Ｓ_４，Ｓ_０｝を逆順配列し、送信レートマッチデータビット列として送信する。

例３
ステップ１及びステップ２は、例１と同じである。

３．循環バッファ内の位置インデクスＰ_０＝Ｎ－Ｍ＝２の位置からインデクスの昇順で６ビット｛Ｓ_２，Ｓ_６，Ｓ_１，Ｓ_５，Ｓ_３，Ｓ_７｝を読み出す。

４．６個のデータビット｛Ｓ_２，Ｓ_６，Ｓ_１，Ｓ_５，Ｓ_３，Ｓ_７｝を順次配列し、送信レートマッチデータビット列として送信する。

例４
ステップ１及びステップ２は、例１と同じである。

３．循環バッファの終了位置からインデクスの降順で６ビット｛Ｓ_７，Ｓ_３，Ｓ_５，Ｓ_１，Ｓ_６，Ｓ_２｝を読み出す。

４．６個のデータビット｛Ｓ_７，Ｓ_３，Ｓ_５，Ｓ_１，Ｓ_６，Ｓ_２｝を逆順配列し、送信レートマッチデータビット列として送信する。

例５
ステップ１は、例１と同じである。

２．例１で取得した循環バッファのビット列を逆順配列し、｛Ｓ_７，Ｓ_３，Ｓ_５，Ｓ_１，Ｓ_６，Ｓ_２，Ｓ_４，Ｓ_０｝を取得する。

ステップ３及びステップ４は、例１と同じである。

例６
ステップ１及びステップ２は、例５と同じである。

ステップ３及びステップ４は、例２と同じである。

例７
ステップ１及びステップ２は、例５と同じである。

ステップ３及びステップ４は、例３と同じである。

例８
ステップ１及びステップ２は、例５と同じである。

ステップ３及びステップ４は、例４と同じである。

例９
１．符号レートＲ＝２／３を用いて長さＫ＝２の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、

となる。

２．初期ビット列のマッピング関数のＢＲＯネスティング特性に基づき、例１における循環バッファ内のビット列から位置インデクスが４以上の要素を直接削除して、循環バッファ内のビット列｛Ｓ_０，Ｓ_２，Ｓ_１，Ｓ_３｝を取得する。

３．循環バッファの開始位置からインデクスの昇順で３ビット｛Ｓ_０，Ｓ_２，Ｓ_１｝を読み出す。

４．この３個のデータビット｛Ｓ_０，Ｓ_２，Ｓ_１｝を順次配列し、送信レートマッチデータビット列として送信する。

例１０
ステップ１及びステップ２は、例９と同じである。

３．循環バッファ内の位置インデクスＰ_０＝Ｍ－１＝２の位置からインデクスの降順で３ビット｛Ｓ_１，Ｓ_２，Ｓ_０｝を読み出す。

４．この３個のデータビット｛Ｓ_１，Ｓ_２，Ｓ_０｝を逆順配列し、送信レートマッチデータビット列として送信する。

例１１
ステップ１及びステップ２は、例９と同じである。

３．循環バッファ内の位置インデクスＰ_０＝Ｎ－Ｍ＝１の位置からインデクスの昇順で３ビット｛Ｓ_２，Ｓ_１，Ｓ_３｝を読み出す。

４．この３個のデータビット｛Ｓ_２，Ｓ_１，Ｓ_３｝を順次配列し、送信レートマッチデータビット列として送信する。

例１２
ステップ１及びステップ２は、例９と同じである。

３．循環バッファの終了位置からインデクスの降順で３ビット｛Ｓ_３，Ｓ_１，Ｓ_２｝を読み出す。

４．６個のデータビット｛Ｓ_３，Ｓ_１，Ｓ_２｝を逆順配列し、送信レートマッチデータビット列として送信する。

例１３
ステップ１は、例９と同じである。

２．例９で取得した循環バッファのビット列を逆順配列し、｛Ｓ_３，Ｓ_１，Ｓ_２，Ｓ_０｝を取得する。

ステップ３及びステップ４は、例９と同じである。

例１４
ステップ１及びステップ２は、例１３と同じである。

ステップ３及びステップ４は、例１０と同じである。

例１５
ステップ１及びステップ２は、例１３と同じである。

ステップ３及びステップ４は、例１１と同じである。

例１６
ステップ１及びステップ２は、例１３と同じである。

ステップ３及びステップ４は、例１２と同じである。

次に、循環バッファ内のビット列を２個の部分に分割する場合について説明する。

例１７
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。

１．符号レートＲ＝１／３を用いて長さＫ＝８の情報ビット列に対してポーラ符号を行い、これにより、符号化されたビット列の長さは、

となる。

２．循環バッファの部分１は、符号化されたビット列における６個の連続ビット｛Ｓ_０，Ｓ_１，…，Ｓ_５｝から構成され、循環バッファの部分２は、連続ビット｛Ｓ_６，Ｓ_７，…，Ｓ_３１｝をＢＲＯインターリーブ方式で符号化したビット列で構成され、したがって、部分２のビット列は｛Ｓ_１６，Ｓ_８，Ｓ_２４，Ｓ_２０，Ｓ_１２，Ｓ_２８，Ｓ_１８，Ｓ_１０，Ｓ_２６，Ｓ_６，Ｓ_２２，Ｓ_１４，Ｓ_３０，Ｓ_１７，Ｓ_９，Ｓ_２５，Ｓ_２１，Ｓ_１３，Ｓ_２９，Ｓ_１９，Ｓ_１１，Ｓ_２７，Ｓ_７，Ｓ_２３，Ｓ_１５，Ｓ_３１｝となる。

３．循環バッファ内の位置インデクスＰ_０＝Ｎ－Ｍ＝Ｎ－Ｋ／Ｒ＝３２－２４＝８のビット位置からインデクスの昇順で２４ビットを読み出す。

４．２４個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。

例１８
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。

ステップ１及びステップ２は、例１１７と同じである。

３．循環バッファの終了ビット位置からインデクスの降順で２４ビットを読み出す。

４．２４個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。

例１９
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。

１．符号レートＲ＝１／３を用いて長さＫ＝８の情報ビット列に対してポーラ符号化を行い、これにより、符号化ビット列の長さは、

となる。

２．循環バッファの部分１は、ＢＲＯインターリーブ方式で符号化されたビット列における２６個の連続ビット｛Ｓ_３１，Ｓ_３０，…，Ｓ_７｝から構成され、循環バッファの部分２は、順次方式で符号化されたビット列の６個の連続ビット｛Ｓ_５，Ｓ_４，…，Ｓ_０｝から構成される。

３．循環バッファの開始位置からインデクスの昇順で２４ビットを読み出す。

４．循環バッファから読み出したビット列の２４個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。

例２０
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。

ステップ１及びステップ２は、例１７と同じである。

３．循環バッファ内の位置インデクスＰ_０＝Ｍ－１＝Ｋ／Ｒ－１＝２４－１＝２３のビット位置からインデクスの降順で２４ビットを読み出す。

４．循環バッファから読み出されたビット列の２４個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。

次に、循環バッファ内のビット列を３個の部分に分割する場合について説明する。

例２１
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。

１．符号レートＲ＝１／３を用いて長さＫ＝６４の情報ビット列に対してポーラ符号化を行い、これにより、符号化ビット列の長さは、

となる。

２．循環バッファの部分３は、順次方式で符号化されたビット列が連続した６４個の連続ビット｛Ｓ_０，Ｓ_１，…，Ｓ_６３｝で構成され、循環バッファの部分４は、６４ビット｛Ｓ_６４，Ｓ_６５，…，Ｓ_１２７｝と６４ビット｛Ｓ_１２８，Ｓ_１２９，…，Ｓ_１９１｝がインタレース方式で符号化されたビット列で構成されており、これは、部分４がビット｛Ｓ_６４，Ｓ_１２８，Ｓ_６５，Ｓ_１２９，…，Ｓ_１２７，Ｓ_１９１｝で構成されていることを意味し、循環バッファの部分５は、順次方式で符号化されたビット列の連続した６４ビット｛Ｓ_１９２，Ｓ_１９３，…，Ｓ_２５５｝で構成されている。したがって、循環バッファ内のビット列は｛Ｓ_０，Ｓ_１，…，Ｓ_６３，Ｓ_６４，Ｓ_１２８，Ｓ_６５，Ｓ_１２９，…，Ｓ_１２７，Ｓ_１９１，Ｓ_１９２，Ｓ_１９３，…，Ｓ_２５５｝である。

３．循環バッファ内の位置インデクスＰ_０＝Ｎ－Ｍ＝Ｎ－Ｋ／Ｒ＝２５６－１９２＝６４のビット位置からインデクスの昇順で１９２ビットを読み出す。

４．１９２ビットのデータを順次配列し、送信レートマッチデータビット列として送信する。

例２２
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。

ステップ１及びステップ２は、例２１と同じである。

３．循環バッファの終了ビット位置からインデクスの降順で１９２ビットを読み出す。

４．１９２個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。

例２３
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。

１．符号レートＲ＝１／３を用いて長さＫ＝６４の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、

となる。

２．循環バッファの部分３は、順次方式で符号化されたビット列が連続した６４個の連続ビット｛Ｓ_２５５，Ｓ_２５４，…，Ｓ_１９２｝で構成され、循環バッファの部分４は、６４ビット｛Ｓ_１９１，Ｓ_１９０，…，Ｓ_１２８｝と６４ビット｛Ｓ_１２７，Ｓ_１２６，…，Ｓ_６４｝がインタレース方式で符号化されたビット列で構成されており、これは、部分４がビット｛Ｓ_１９１，Ｓ_１２７，Ｓ_１９０，Ｓ_１２６，…，Ｓ_１２８，Ｓ_６４｝で構成されていることを意味し、循環バッファの部分５は、順次方式で符号化されたビット列の連続した６４ビット｛Ｓ_６３，Ｓ_６２，…，Ｓ_０｝で構成されている。したがって、循環バッファ内のビット列は｛Ｓ_２５５，Ｓ_２５４，…，Ｓ_１９２，Ｓ_１９１，Ｓ_１２７，Ｓ_１９０，Ｓ_１２６，…，Ｓ_１２８，Ｓ_６４，Ｓ_６３，Ｓ_６２，…，Ｓ_０｝である。

３．循環バッファの開始位置からインデクスの昇順で１９２ビットを読み出す。

４．循環バッファから読み出したビット列の１９２個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。

例２４
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。

ステップ１及びステップ２は、例２３と同じである。

３．循環バッファ内の位置インデクスＰ_０＝Ｍ－１＝Ｋ／Ｒ－１＝１９２－１＝１９１のビット位置からインデクスの降順で１９２ビットを読み出す。

４．循環バッファから読み出されたビット列の１９２個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。

以下、循環バッファ内のビット列を４個の部分に分割する場合について説明する。

例２５
１．符号レートＲ＝１／２を用いて長さＫ＝９の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、

となる。

２．ビット列集合を｛Ｓ_{ＢＲＯ（ｊ）}｝＝｛Ｓ_９，Ｓ_２５，Ｓ_５，Ｓ_２１，Ｓ_１３，Ｓ_２９，Ｓ_３，Ｓ_１９，Ｓ_１１，Ｓ_２７，Ｓ_７，Ｓ_２３，Ｓ_１５，Ｓ_３１｝として定義する。循環バッファの部分６｛Ｉ_１｝は、｛Ｓ_０，Ｓ_１，…，Ｓ_５｝と｛Ｓ_{ＢＲＯ（ｊ）}｝との共通集合を含み、ＢＲＯインターリーブ方式で｛Ｉ_１｝＝｛Ｓ_５，Ｓ_３｝として配列され、ここでｊ＝１８，…，３１である。循環バッファの部分７｛Ｉ_２｝は、｛Ｓ_０，Ｓ_１，…，Ｓ_５｝と｛Ｉ_１｝の差集合であり、順次方式で｛Ｉ_２｝＝｛Ｓ_０，Ｓ_１，Ｓ_２，Ｓ_４｝として配列される。循環バッファの部分９｛Ｉ_４｝は、｛Ｓ_６，Ｓ_７，…，Ｓ_３１｝と｛Ｓ_{ＢＲＯ（ｊ）}｝との共通集合を含み、ＢＲＯインターリーブ方式で｛Ｉ_４｝＝｛Ｓ_９，Ｓ_２５，Ｓ_２１，Ｓ_１３，Ｓ_２９，Ｓ_１９，Ｓ_１１，Ｓ_２７，Ｓ_７，Ｓ_２３，Ｓ_１５，Ｓ_３１｝として配列される。循環バッファの部分８｛Ｓ_ｉ３｝は、｛Ｓ_６，Ｓ_７，…，Ｓ_３１｝と｛Ｓ_ｉ４｝の差集合であり、ＢＲＯインターリーブ方式で｛Ｉ_３｝＝｛Ｓ_１６，Ｓ_８，Ｓ_２４，Ｓ_２０，Ｓ_１２，Ｓ_２８，Ｓ_１８，Ｓ_１０，Ｓ_２６，Ｓ_６，Ｓ_２２，Ｓ_１４，Ｓ_３０，Ｓ_１７｝として配列される。したがって、循環バッファ内のビット列は｛Ｓ_５，Ｓ_３，Ｓ_０，Ｓ_１，Ｓ_２，Ｓ_４，Ｓ_１６，Ｓ_８，Ｓ_２４，Ｓ_２０，Ｓ_１２，Ｓ_２８，Ｓ_１８，Ｓ_１０，Ｓ_２６，Ｓ_６，Ｓ_２２，Ｓ_１４，Ｓ_３０，Ｓ_１７，Ｓ_９，Ｓ_２５，Ｓ_２１，Ｓ_１３，Ｓ_２９，Ｓ_１９，Ｓ_１１，Ｓ_２７，Ｓ_７，Ｓ_２３，Ｓ_１５，Ｓ_３１｝である。

３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分７の開始位置からインデクスの昇順で１８ビットを読み出し、Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の位置インデクスＰ_０＝Ｎ－Ｍ＝１４の位置からインデクスの昇順で１８ビットを読み出す。

４．循環バッファから読み出されたビット列の１８個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。

例２６
ステップ１及びステップ２は、例２５と同じである。

３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分８の終了位置からインデクスの降順で１８ビットを読み出し、Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の終了位置からインデクスの降順で１８ビットを読み出す。

４．循環バッファから読み出したビット列の１８個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。

例２７
ステップ１は、例２５と同じである。

２．例２５で取得された循環バッファのビット列を逆順配列して｛Ｓ_３１，Ｓ_１５，Ｓ_２３，Ｓ_７，Ｓ_２７，Ｓ_１１，Ｓ_１９，Ｓ_２９，Ｓ_１３，Ｓ_２１，Ｓ_２５，Ｓ_９，Ｓ_１７，Ｓ_３０，Ｓ_１４，Ｓ_２２，Ｓ_６，Ｓ_２６，Ｓ_１０，Ｓ_１８，Ｓ_２８，Ｓ_１２，Ｓ_２０，Ｓ_２４，Ｓ_８，Ｓ_１６，Ｓ_４，Ｓ_２，Ｓ_１，Ｓ_０，Ｓ_３，Ｓ_５｝とする。

３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分７の開始位置からインデクスの昇順で１８ビットを読み出し、Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の開始位置からインデクスの昇順で１８ビットを読み出す。

４．循環バッファから読み出されたビット列の１８個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。

例２８
ステップ１及びステップ２は、例２７と同じである。

３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分８の終了位置からインデクスの降順で１８ビットを読み出し、Ｒ＝１／２が所定の閾値未満である場合、循環バッファ内の位置インデクスＰ_０＝Ｍ－１＝１７の位置からインデクスの降順で１８ビットを読み出す。

４．循環バッファから読み出したビット列の１８個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。

例２９
ステップ１は、例２５と同じである。

２．循環バッファの部分６は、｛Ｉ_１｝＝｛Ｓ_０，Ｓ_１，Ｓ_２，Ｓ_４｝、部分７は、｛Ｉ_２｝＝｛Ｓ_５，Ｓ_３｝、部分８は、｛Ｉ_３｝＝｛Ｓ_９，Ｓ_２５，Ｓ_２１，Ｓ_１３，Ｓ_２９，Ｓ_１９，Ｓ_１１，Ｓ_２７，Ｓ_７，Ｓ_２３，Ｓ_１５，Ｓ_３１｝、部分９は、｛Ｉ_４｝＝｛Ｓ_１６，Ｓ_８，Ｓ_２４，Ｓ_２０，Ｓ_１２，Ｓ_２８，Ｓ_１８，Ｓ_１０，Ｓ_２６，Ｓ_６，Ｓ_２２，Ｓ_１４，Ｓ_３０，Ｓ_１７｝である。したがって、循環バッファ内のビット列は、｛Ｓ_０，Ｓ_１，Ｓ_２，Ｓ_４，Ｓ_５，Ｓ_３，Ｓ_９，Ｓ_２５，Ｓ_２１，Ｓ_１３，Ｓ_２９，Ｓ_１９，Ｓ_１１，Ｓ_２７，Ｓ_７，Ｓ_２３，Ｓ_１５，Ｓ_３１，Ｓ_１６，Ｓ_８，Ｓ_２４，Ｓ_２０，Ｓ_１２，Ｓ_２８，Ｓ_１８，Ｓ_１０，Ｓ_２６，Ｓ_６，Ｓ_２２，Ｓ_１４，Ｓ_３０，Ｓ_１７｝である。

３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分９の開始位置からインデクスの昇順で１８ビットを読み出す。読み出しが循環バッファの終了位置に達した場合、循環バッファの開始位置から１８ビットの読み出しが終了するまで読み出しを継続する。Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の部分８の開始位置からインデクスの昇順で１８ビットを読み出す。読み出しが循環バッファの終了位置に達した場合、循環バッファの開始位置から１８ビットの読み出しが終了するまで読み出しを継続する。

４．循環バッファから読み出されたビット列の１８個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。

例３０
ステップ１及びステップ２は、例２９と同じである。

３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分６の終了位置からインデクスの降順で１８ビットを読み出す。読み出しが循環バッファの開始位置に達した場合、循環バッファの終了位置から１８ビットの読み出しが完了するまで読み出しを継続する。Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の位置インデクスＰ_０＝２３の位置からインデクスの降順で１８ビットを読み出す。

４．循環バッファから読み出したビット列の１８個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。

例３１
ステップ１は、例２９と同じである。

２．循環バッファのビット列は、例２９のビット列を逆順配列することにより取得される。

３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分９の開始位置からインデクスの昇順で１８ビットを読み出す。読み出しが循環バッファの終了位置に達した場合、循環バッファの開始位置から１８ビットの読み出しが終了するまで読み出しを継続する。Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の位置インデクスＰ_０＝８を有する位置からインデクスの昇順で１８ビットを読み出す。

４．循環バッファから読み出されたビット列の１８個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。

例３２
ステップ１及びステップ２は、例３１と同じである。

３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分６の終了位置からインデクスの降順で１８ビットを読み出す。読み出しが循環バッファの開始位置に達した場合、循環バッファの終了位置から１８ビットの読み出しが完了するまで読み出しを継続する。Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の部分７の終了位置からインデクスの降順で１８ビットを読み出す。

４．循環バッファから読み出したビット列の１８個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。

例３３
１．符号レートＲ＝２／３を用いて長さＫ＝２の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、

となる。ここでは、ｍ＝１であるが、ｍは、１に限定されない。

２．初期ビット列に対して、そのマッピング関数に基づいてＢＲＯインターリービングを施し、循環バッファ内のビット列｛Ｓ_０，Ｓ_４，Ｓ_２，Ｓ_６，Ｓ_１，Ｓ_５，Ｓ_３，Ｓ_７｝を取得する。

３．循環バッファの開始位置からインデクスの昇順で３ビット｛Ｓ_０，Ｓ_４，Ｓ_２｝を読み出す。

４．この３個のデータビット｛Ｓ_０，Ｓ_４，Ｓ_２｝を順次配列し、送信レートマッチデータビット列として送信する。

例３４
ステップ１及びステップ２は、例３３と同じである。

３．循環バッファ内の位置インデクスＰ_０＝Ｍ－１＝２の位置からインデクスの降順で３ビット｛Ｓ_２，Ｓ_４，Ｓ_０｝を読み出す。

４．この３個のデータビット｛Ｓ_２，Ｓ_４，Ｓ_０｝を逆順配列し、送信レートマッチデータビット列として送信する。

例３５
ステップ１及びステップ２は、例３３と同じである。

３．循環バッファ内の位置インデクスＰ_０＝Ｎ－Ｍ＝５の位置からインデクスの昇順で３ビット｛Ｓ_５，Ｓ_３，Ｓ_７｝を読み出す。

４．この３個のデータビット｛Ｓ_５，Ｓ_３，Ｓ_７｝を順次配列し、送信レートマッチデータビット列として送信する。

例３６
ステップ１及びステップ２は、例３３と同じである。

３．循環バッファの終了位置からインデクスの降順で３ビット｛Ｓ_７，Ｓ_３，Ｓ_５｝を読み出す。

４．この３個のデータビット｛Ｓ_７，Ｓ_３，Ｓ_５｝を逆順配列し、送信レートマッチデータビット列として送信する。

例３７
ステップ１は、例３３と同じである。

２．例３３で取得された循環バッファのビット列を逆順配列し、｛Ｓ_７，Ｓ_３，Ｓ_５，Ｓ_１，Ｓ_６，Ｓ_２，Ｓ_４，Ｓ_０｝を取得する。

ステップ３及びステップ４は、例３３と同じである。

例３８
ステップ１及びステップ２は、例３７と同じである。

ステップ３及びステップ４は、例３４と同じである。

例３９
ステップ１及びステップ２は、例３７と同じである。

ステップ３及びステップ４は、例３５と同じである。

例４０
ステップ１及びステップ２は、例３７と同じである。

ステップ３及びステップ４は、例３６と同じである。

例４１
１．符号レートＲ＝１／４を使用して長さＫ＝２４の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、Ｎ＝１２８となる。

２．初期ビット列をマッピングするためのマッピング関数は、ｐ（ｎ）によって決定される。マッピング関数は、例１～４０のいずれかのマッピング関数であってもよく、他の一対一マッピング関数であってもよい。

３．符号レートＲが所定の閾値よりも小さい場合、循環バッファ内の位置インデクスＰ_０＝Ｎ－Ｍ＝３２の位置からインデクスの昇順でＭ＝９６ビットを読み出す。

例４２
１．符号レートＲ＝２／３を使用して長さＫ＝２４の情報ビット列に対してポーラ符号化を行い、これにより、符号化ビット列の長さは、Ｎ＝６４となる。

２．初期ビット列をマッピングするためのマッピング関数は、ｐ（ｎ）によって決定される。マッピング関数は、例１～４０のいずれかのマッピング関数であってもよく、他の一対一マッピング関数であってもよい。

３．符号レートＲが所定の閾値より高い場合、循環バッファ内の開始位置からインデクスの昇順でＭ＝３６ビットを読み出す。

実施形態４
本実施形態は、記憶媒体を提供する。例えば、本実施形態では、記憶媒体は、上記実施形態に係るビット列の処理方法を実行するためのプログラムコードを記憶するように構成してもよい。

他の例として、本実施形態では、記憶媒体は、コンピュータネットワーク内のコンピュータ端末のグループのいずれか１つに配置してもよく、移動端末のグループのいずれか１つに配置してもよい。

他の例として、本実施形態では、記憶媒体は、以下に説明するステップを実行するためのプログラムコードを記憶するように構成される。

Ｓ_１において、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、情報ビットとして使用されるＫビットチャネルと（Ｎ－Ｋ）凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によってＮビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝を生成する。

Ｓ_２において、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ_０，Ｓ_１，…，Ｓ_Ｎ－１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込む。

Ｓ_３において、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする。

上記実施形態の通し番号は、単に説明を容易にするためのものであり、実施形態の優劣を示すものではない。

以上の実施形態において、１つ以上の実施形態において詳細に説明されていない部分については、他の実施形態における関連する説明を参照できる。

本出願の実施形態に開示される技術的内容は、他の手法で実施してもよい。上述の装置の実施形態は、単なる例示である。例えば、ユニットの分類は、単に論理的機能の分類であり、実際には、他の手法でユニットを分類してもよい。例えば、複数のユニット又はコンポーネントを組み合わせてよく、別のシステムに統合してもよく、一部の機能を省略し又は実行しなくてもよい。更に、ここに提示又は説明した相互接続、直接接続又は通信接続は、インタフェース、ユニット又はモジュールを介した間接接続又は通信接続であってもよく、あるいは電気的接続又は他の形態の接続であってもよい。

個別の構成要素として上述したユニットは、物理的に分離されていても、分離されていなくてもよい。ユニットとして示される構成要素は、物理的なユニットであっても、物理的なユニットでなくてもよく、すなわち、１つの場所に配置してもよく、複数のネットワークユニットに分散されていてもよい。これらのユニットの一部又は全部は、本開示の実施形態における解決策の目的を達成するための実際の要件に従って選択できる。

更に、各実施形態における複数の機能ユニットは、１つの処理ユニットに統合されてもよく、各ユニットが物理的に存在してもよく、２つ以上のユニットが１つのユニットに統合されてもよい。統合ユニットは、ハードウェア又はソフトウェア機能ユニットによって実施できる。

統合ユニットは、ソフトウェア機能ユニットの形態で実施され、独立した製品として販売又は使用される場合、コンピュータ可読記憶媒体に格納されてもよい。本開示が提供する内容は、実質的に、又は既存技術に寄与する部分、又は技術的解決策の全部又は一部を、ソフトウェア製品の形態で具現化できる。ソフトウェア製品は、記憶媒体に記憶され、コンピュータデバイス（これは、パーソナルコンピュータ、サーバ、ネットワークデバイス等であってもよい）が上述の実施形態による方法におけるステップの全部又は一部を実行することを可能にするための幾つかの命令を含む。この記憶媒体は、Ｕディスク、読出専用メモリ（read-only memory：ＲＯＭ）、ランダムアクセスメモリ（random access memory：ＲＡＭ）、モバイルハードディスク、磁気ディスク、光ディスク、又はその他のプログラムコードを記憶できる媒体を含む。

本開示が提供するポーラ符号のためのレートマッチング方法及び装置は、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという問題を解決でき、ポーラ符号ハードウェアの複雑性を大幅に低減し、符号化プロセスを単純化する。

Claims (7)

1. ポーラ符号のレートマッチング方法であって、
   ポーラ符号器に基づいてビット列を符号化して、符号化ビット列を生成することと、
   循環バッファに前記符号化ビット列を書き込むことと、
   前記循環バッファ内の前記符号化ビット列の所定の開始位置から指定された長さのビット列を順次選択することと
   を含み、送信ビット列は、前記指定された長さのビット列に基づき、
   前記所定の開始位置は、
   前記ポーラ符号器の符号レートが所定の閾値以下であることに応じて、Ｐ_０を前記循環バッファにおける前記符号化ビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、Ｎを前記符号化ビット列の長さとして、前記循環バッファ内のＰ_０＝Ｎ－Ｍの位置を前記所定の開始位置とし、
   前記ポーラ符号器の符号レートが前記所定の閾値より大きいことに応じて、前記循環バッファにおける前記符号化ビット列の開始ビット位置を前記所定の開始位置とする
   ことによって選択される方法。
2. 請求項１に記載の方法において、前記循環バッファに前記符号化ビット列を書き込むことは、所定の規則に基づいて前記循環バッファに前記符号化ビット列を書き込むことを含み、
   前記所定の規則は、一対一マッピングインターリーブ関数ｐ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、前記符号化ビット列におけるビット位置インデクスであり、ｎは、前記循環バッファの位置インデクスである方法。
3. 請求項１に記載の方法において、前記循環バッファ内の前記符号化ビット列の前記所定の開始位置から前記指定された長さの前記ビット列を順次選択することは、
   前記循環バッファ内の前記符号化ビット列内の前記所定の開始位置からインデクスの昇順で、ビットを順次選択することと、
   前記循環バッファ内の前記符号化ビット列の前記所定の開始位置から第１の端まで読み出すことと、
   前記循環バッファ内の前記符号化ビット列の第２の端から前記指定された長さのビット列が読み出されるまで読み出しを継続することとを含む方法。
4. ポーラ符号のレートマッチング装置であって、
   プロセッサと、
   命令を担持する非一時的メモリと
   を備え、
   前記命令は、前記プロセッサによる実行に際し、前記プロセッサをして、
   ポーラ符号器に基づいてビット列を符号化して、符号化ビット列を生成し、
   循環バッファに前記符号化ビット列を書き込み、
   前記循環バッファ内の前記符号化ビット列の所定の開始位置から指定された長さのビット列を順次選択する
   ようにさせ、
   送信ビット列は、前記指定された長さのビット列に基づき、
   前記所定の開始位置は、
   前記ポーラ符号器の符号レートが所定の閾値以下であることに応じて、Ｐ_０を前記循環バッファにおける前記符号化ビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、Ｎを前記符号化ビット列の長さとして、前記循環バッファ内のＰ_０＝Ｎ－Ｍの位置を前記所定の開始位置とし、
   前記ポーラ符号器の符号レートが前記所定の閾値より大きいことに応じて、前記循環バッファにおける前記符号化ビット列の開始ビット位置を前記所定の開始位置とする
   ことによって選択される装置。
5. 請求項４記載の装置において、前記循環バッファにビットを書き込むことは、所定の規則に基づいて前記循環バッファに前記符号化ビット列を書き込むことを含み、
   前記所定の規則は、一対一マッピングインターリーブ関数ｐ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ－１であり、ｐ（ｎ）＝０，１，…，Ｎ－１であり、ｐ（ｎ）は、前記符号化ビット列のビット位置インデクスであり、ｎは、前記循環バッファの位置インデクスである装置。
6. 請求項４に記載の装置において、
   前記命令は、前記プロセッサによる実行に際し、前記プロセッサをして、さらに、前記循環バッファ内の前記符号化ビット列の前記所定の開始位置から指定された長さのビット列を順次選択することの一部として、
   前記循環バッファ内の前記符号化ビット列内の前記所定の開始位置からインデクスの昇順で、ビットを順次選択し、
   前記循環バッファ内の前記符号化ビット列の前記所定の開始位置から第１の端まで読み出し、
   前記循環バッファ内の前記符号化ビット列の第２の端から前記指定された長さのビット列が読み出されるまで読み出しを継続する
   ようにさせる、装置。
7. 計算システムによって実行可能なプログラムコードを実現する、コンピュータ可読記憶媒体であって、
   前記プログラムコードは、請求項１から請求項３のいずれか一項に記載の方法を実装するためのコードを含む、コンピュータ可読記憶媒体。