JP2020507250A - ポーラ符号のレートマッチング方法及び装置 - Google Patents

ポーラ符号のレートマッチング方法及び装置 Download PDF

Info

Publication number
JP2020507250A
JP2020507250A JP2019537290A JP2019537290A JP2020507250A JP 2020507250 A JP2020507250 A JP 2020507250A JP 2019537290 A JP2019537290 A JP 2019537290A JP 2019537290 A JP2019537290 A JP 2019537290A JP 2020507250 A JP2020507250 A JP 2020507250A
Authority
JP
Japan
Prior art keywords
bit
circular buffer
bit string
bits
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019537290A
Other languages
English (en)
Other versions
JP6882490B2 (ja
Inventor
チェン，メンジュー
シュー，ジン
シュー，ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority claimed from PCT/CN2018/071956 external-priority patent/WO2018127206A1/zh
Publication of JP2020507250A publication Critical patent/JP2020507250A/ja
Priority to JP2021078310A priority Critical patent/JP7321208B2/ja
Application granted granted Critical
Publication of JP6882490B2 publication Critical patent/JP6882490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6591—Truncation, saturation and clamping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

ポーラ符号のレートマッチング方法及び装置を提供する。この方法は、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成することと、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むことと、循環バッファ内のビット列の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とすることとを含む。【選択図】図３

Description

本開示は、通信の分野に関し、例えば、ポーラ符号のためのレートマッチング方法及び装置に関する。
関連技術において、ポーラ符号は、チャネル容量を達成できることが厳格に証明される構造を有し、第５世代無線アクセス技術（fifth generation radio access technology：５Ｇ ＲＡＴ）の通信のスループット及びレイテンシについての要件を満たすことができる符号である。ポーラ符号化から得られる符号語は、ｘ＝ｕ・ＧＮとして表すことができ、ここで、ｕ＝（ｕ１，…，ｕＮ）は、情報ビットと凍結ビットから構成される。情報ビットは、１つ以上のチェックビットを含むことができる。チェックビットは、パリティチェック符号化、巡回冗長検査符号化、ＲＳ符号化等により生成される。凍結ビットは、符号化における既知のビットであり、通常、０又は擬似ランダムビットである。
長さＮのポーラ符号器の構造は、長さＮ／２の２つの符号器の再帰（recursion）によって実現できる。図１ａ及び図１ｂは、従来のポーラ符号の再帰的構造の模式図である。図２は、従来のポーラ符号の再帰的符号化構造の基本ユニットの構成図である。図１ａ、図１ｂ、及び図２に示すように、再帰的構造のユニット（Ｎ＝２）は、図２に示す基本ユニットである。
ポーラ符号化から得られるデータビット列の長さＮは、２のべき乗であり、不要なビットをパンクチャリング又は短縮によって破棄して、任意の符号長の伝送へのレートマッチングを行うことができる。異なる符号長及び符号レートは、異なるレートマッチングパターンに対応する。したがって、レートマッチングを実装するためには、異なるハードウェアモジュールが必要であり、したがって、異なるアプリケーションシナリオに対応するために、ポーラ符号ハードウェアが複雑になる。
任意の長さのビット列を伝送するためにポーラ符号ハードウェアが複雑になってしまうという関連技術における問題に対する有効な解決策は、提案されていない。
本開示は、少なくとも、任意の長さのビット列を送信するためにポーラ符号ハードウェアが複雑になってしまうという関連技術における問題を解決するポーラ符号のレートマッチング方法及びデバイスを提供する。
本開示は、ポーラ符号のためのレートマッチング方法を提供し、この方法は、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成することを含む。
ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込む。
循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする。
幾つかの実施形態では、Ｋ個の情報ビットは、チェックビットを含んでいてもよい。
幾つかの実施形態では、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｆ（ｎ）に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｆ（ｎ）を有する位置にマッピングすることを含む。
なお、｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。
幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。マッピング｛ｎ０｝→｛ｆ（ｎ０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ０より大きな要素を削除することによって取得でき、ここで、ｎ０＝０，１，２，…，Ｎ０−１であり、Ｎ０は、Ｎ以下の正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むことは、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることを含む。
幾つかの実施形態では、データ特性は、伝送ブロック長、符号レート、利用可能な物理リソースブロック数、変調及び符号化レベル、ユーザ機器タイプインデクス、及びデータ伝送リンク方向の少なくとも１つを含む。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
なお、所定の開始位置は、ポーラ符号化の符号レートによって決定されるため、ポーラ符号化の符号レートが所定の閾値より高い場合、所定の開始位置は、以下のいずれかの方法で選択される。
循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を、所定の開始位置とする。
循環バッファが第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ８＋ｔ９のとき、Ｐ０＝ｔ６＋ｔ７＋Ｍ−１の位置を所定の開始位置とし、Ｍ＞ｔ８＋ｔ９のとき、Ｐ０＝Ｍ−１−ｔ８−ｔ９の位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ６は、第６の部分のビット長であり、ｔ７は、第７の部分のビット長であり、ｔ８は、第８の部分のビット長であり、ｔ９は、第９の部分のビット長である。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ８＋ｔ９のとき、Ｐ０＝ｔ８＋ｔ９−Ｍの位置を所定の開始位置とし、Ｍ＞ｔ８＋ｔ９のとき、Ｐ０＝Ｎ＋ｔ８＋ｔ９−Ｍの位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ６は、第６の部分のビット長であり、ｔ７は、第７の部分のビット長であり、ｔ８は、第８の部分のビット長であり、ｔ９は、第９の部分のビット長である。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
幾つかの実施形態においては、ポーラ符号化の母符号の長さは、
を天井関数演算子とし、Ｒを符号レートとし、ｍを正の整数として、
である。
初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にビット逆順（bit reversal order：ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスＮ−１−ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
幾つかの実施形態では、指定された長さのビット列を循環バッファ内のビット列の所定の開始位置から順次選択し、指定された長さのビット列を送信ビット列とすることは、以下を含む。
循環バッファ内のビット列の所定の位置からインデクスの昇順又は降順で、ビットが順次選択され、循環バッファ内のビット列の終端に到達すると、循環バッファ内のビット列の他端から指定された長さのビット列が選択されるまで選択が継続され、指定された長さのビット列が送信ビット列となる。
幾つかの実施形態では、幾つかの実施形態では、ポーラ符号化の符号レートが所定の閾値以下である場合、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置として、インデクスの昇順でＭビットが順次選択され、選択が循環バッファ内のビット列の終端に達した場合、選択は、循環バッファ内のビット列の他端から継続され、ここで、Ｐ０は、循環バッファ内のビット列の位置インデクスを表し、Ｍは、送信ビット列の長さを表し、Ｎは、初期ビット列の長さを表す。
幾つかの実施形態では、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置として、インデクスの昇順でＭビットが順次選択され、読み出しが循環バッファ内のビット列の終端に達した場合、読み出しは、循環バッファ内のビット列の他端から継続され、ここで、Ｎは、初期ビット列の長さである。
幾つかの実施形態では、送信ビット列は、循環バッファから読み出される指定された長さのビット列と同じ順序又は逆の順序で配列される。
本開示は、更に、生成モジュール、書込モジュール、選択モジュール、及び判定モジュールを含む、ポーラ符号のためのレートマッチング装置を提供する。生成モジュールは、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列をＮビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成するように構成されている。書込モジュールは、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むように構成されている。選択モジュールは、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択するように構成されている。判定モジュールは、指定された長さのビット列を送信ビット列とする。
幾つかの実施形態では、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスである。書込モジュールは、一対一マッピングインターリーブ関数ｆ（ｎ）に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｆ（ｎ）を有する位置にマッピングするように構成されている。
なお、｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。
幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。
マッピング｛ｎ０｝→｛ｆ（ｎ０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ０より大きな要素を削除することによって直接取得でき、ここで、ｎ０＝０，１，２，…，Ｎ０−１であり、Ｎ０は、Ｎ以下の正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
本開示は、プロセッサ及びメモリを備える、ポーラ符号のレートマッチング装置を提供する。メモリは、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成し、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込み、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする動作を実行するように構成される。
幾つかの実施形態では、プロセッサは、メモリに格納された命令に基づいて、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝に対する所定の規則がポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする動作を実行するように更に構成される。
｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込む動作は、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
本開示は、更に、上記の実施形態におけるポーラ符号のレートマッチング方法を実行するための実行命令を格納するように構成されたコンピュータ記憶媒体を提供する。
本開示が提供するポーラ符号のためのレートマッチング方法及び装置は、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという問題を解決し、ポーラ符号ハードウェアの複雑性を大幅に低減し、ハイブリッド自動反復要求メカニズムにおける符号化プロセスを単純化できる。
従来のポーラ符号の再帰的符号化構造の概略図である。 従来のポーラ符号の他の再帰的符号化構造の概略図である。 従来のポーラ符号の再帰的符号化構造の基本ユニットの構成図である。 一実施形態に基づくポーラレートに対するレートマッチング方法のフローチャートである。 一実施形態に基づくポーラレートに対するレートマッチング装置のブロック図である。 一実施形態に基づくポーラレートのための別のレートマッチング装置のブロック図である。
本出願の明細書、特許請求の範囲及び上記図面における用語「第１」、「第２」等は、類似の対象を区別するために使用され、必ずしも特定の序列又は順序を記述するものではない。このように使用されるデータは、本明細書に記載される本開示の実施形態が、本明細書に図示又は説明されていない順序でも実施でき、適切な場合に交換可能であることは当然である。更に、本明細書に記載の用語「備える」、「含む」、又はこれらの他の活用形は、非排他的包含を意図する。例えば、一連のステップ又は要素を含むプロセス、方法、システム、製品又は装置は、明示的に列挙されたステップ又は要素を含むのみでなく、明示的に列挙されていない又はそのようなプロセス、方法、システム、製品又は装置に固有の他のステップ又は要素を含むこともできる。
実施形態１
本実施形態は、ポーラ符号のレートマッチング方法を提供する。添付図面のフローチャートに示すステップは、例えば、コンピュータが実行可能な命令のグループによって、コンピュータシステムで実行できる。フローチャートには、論理順序を示しているが、図示又は説明するステップは、場合によっては、本明細書に記載するものとは異なる順序で実行してもよい。
上記の動作環境において、本開示は、図３に示されるポーラ符号のためのレートマッチング方法を提供する。図３は、本実施形態に基づくポーラ符号のレートマッチング方法のフローチャートである。図３に示すように、この方法は、以下を含む。
３０２では、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成する。
Ｋ個の情報ビットは、ビットチャネルにマッピングしてもよく、チェックビットを含んでもよい。
３０４では、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込む。
３０６では、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする。
上記のステップでは、ビット列をポーラ符号器で符号化し、ポーラ符号化後のビット列を所定の規則に従って処理して循環バッファ内のビット列を取得し、所定の開始位置から指定された長さのビット列を順次選択して送信ビット列とする。このように、適切な処理及び選択ルールを使用して、異なるシナリオにおけるデータの送信に適応させることにより、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという従来技術の問題を解決し、ポーラ符号ハードウェアの複雑性を大幅に低減し、符号化プロセスを単純化できる。
ここで、循環バッファは、ハードウェア循環バッファであってもよく、仮想デバイスであってもよく、本実施形態ではこれを限定しない。
幾つかの実施形態では、ポーラ符号の母符号は、
の長さを有し、ここで、
は、天井関数演算子を表し、０≦Δ＜２であり、Ｒは、ポーラ符号化のための符号レートである。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝に対する所定の規則は、ポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする。
幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。マッピング｛ｎ０｝→｛ｆ（ｎ０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ０より大きな要素を削除することによって直接取得でき、ここで、ｎ０＝０，１，２，…，Ｎ０−１であり、Ｎ０は、Ｎ以下の正の整数である。
｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝からビットを非反復的に選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。
幾つかの実施形態では、データ特性は、伝送ブロック長、符号レート、利用可能な物理リソースブロック数、変調及び符号化レベル、ユーザ機器タイプインデクス、及びデータ伝送リンク方向の少なくとも１つを含む。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
なお、所定の開始位置は、ポーラ符号化の符号レートによって決定されるため、ポーラ符号化の符号レートが所定の閾値より高い場合、所定の開始位置は、以下のいずれかの方法で選択される。
循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を、所定の開始位置とする。
循環バッファが第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ８＋ｔ９のとき、Ｐ０＝ｔ６＋ｔ７＋Ｍ−１の位置を所定の開始位置とし、Ｍ＞ｔ８＋ｔ９のとき、Ｐ０＝Ｍ−１−ｔ８−ｔ９の位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ６は、第６の部分のビット長であり、ｔ７は、第７の部分のビット長であり、ｔ８は、第８の部分のビット長であり、ｔ９は、第９の部分のビット長である。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ８＋ｔ９のとき、Ｐ０＝ｔ８＋ｔ９−Ｍの位置を所定の開始位置とし、Ｍ＞ｔ８＋ｔ９のとき、Ｐ０＝Ｎ＋ｔ８＋ｔ９−Ｍの位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ６は、第６の部分のビット長であり、ｔ７は、第７の部分のビット長であり、ｔ８は、第８の部分のビット長であり、ｔ９は、第９の部分のビット長である。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
幾つかの実施形態では、循環バッファは、第１の部分と第２の部分とを含む。第１の部分は、順次方式又はビット逆順（ＢＲＯ）インターリーブ方式の初期ビット列におけるｔ１個の連続ビットで構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列における残りのｔ２個のビットで構成され、ここで、ｔ１及びｔ２は、いずれも０以上の整数であり、ｔ１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ１＋ｔ２＝Ｎであり、Ｎは、初期ビット列のビット数であり、Ｎは、０以上の整数である。
あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ２個の連続ビットで構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ１個のビットで構成され、ここで、ｔ１及びｔ２は、いずれも０以上の整数であり、ｔ１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ１＋ｔ２＝Ｎであり、Ｎは、初期ビット列におけるビット数であり、Ｎは、０以上の整数である。
第１の部分と第２の部分は、循環バッファ内にビット列を構成するように順次配列される。
幾つかの実施形態では、初期ビット列は、｛Ｓ０，Ｓ１，…，ＳＮ−１｝として表され、第１の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列のｔ１個の連続ビット
から構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列の残りのＮ−ｔ１個の連続ビット
から構成される。
あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるＮ−ｔ１個の連続ビット
で構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ１個の連続ビット
で構成される。
幾つかの実施形態では、循環バッファは、第３の部分と、第４の部分と、第５の部分とを含む。第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ（row-column interleaving）方式の初期ビット列におけるｔ３個の連続ビットで構成され、第４の部分は、長さｔ４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行−列インターリーブ方式、又はインタレース方式で配列されることにより構成され、第５の部分は、初期ビット列におけるｔ５個のビットで構成され、ここで、ｔ３、ｔ４、ｔ５は、全て０以上の整数であり、ｔ３＋２×ｔ４＋ｔ５＝Ｎ、ｔ３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。
あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式の初期ビット列におけるｔ５個のビットで構成され、第４の部分は、長さｔ４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行−列インターリーブ方式、又はインタレース方式で配列されことにより構成され、第５の部分は、初期ビット列における残りのｔ３個のビットで構成され、ここで、ｔ３、ｔ４、ｔ５は、全て０以上の整数であり、ｔ３＋２×ｔ４＋ｔ５＝Ｎ、ｔ３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。
第３の部分、第４の部分、及び第５の部分は、循環バッファにおいてビット列を構成するように順次配列される。
幾つかの実施形態では、初期ビット列は、｛Ｓ０，Ｓ１，…，ＳＮ−１｝として表され、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式のｔ３個の連続ビット
から構成され、第４の部分は、ＢＲＯインターリーブ方式、行−列インターリーブ方式又はインタレース方式のｔ４個のビット
及びｔ４個のビット
で構成され、第５の部分は、初期ビット列おける、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式の残りのＮ−ｔ３−２×ｔ４個のビット
で構成されており、ここで、ｔ３＝Ｎ／４の場合、
であり、ｔ４＝Ｎ／４の場合、
であり、φは、空集合を表す。
あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式のＮ−ｔ３−２×ｔ４個のビット
で構成され、第４の部分は、ＢＲＯインターリーブ方式、行−列インターリーブ方式又はインタレース方式のｔ４個のビット
及びｔ４個のビット
で構成され、第５の部分は、順次方式、ＢＲＯインターリーブ方式又は行−列インターリーブのビット列
で構成され、ここで、ｔ３＝Ｎ／４の場合、
であり、ｔ４＝Ｎ／４の場合、
である。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、第７の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第８の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
幾つかの実施形態では、初期ビット列は、｛Ｓ０，Ｓ１，…，ＳＮ−１｝として表され、第６の部分は、ＢＲＯインターリーブ方式のｔ６個のビット｛Ｉ１｝で構成され、ここで、｛Ｉ１｝は、ビット列集合｛Ｓ０，Ｓ１，…，Ｓａ−１｝とビット列集合｛ＳＢＲＯ（ｊ）｝との共通集合を含み、ここでａは、０以上でＮ以下の整数であり、ａ＝０の場合、｛Ｓ０，Ｓ１，…，Ｓａ−１｝＝φであり、ｊ＝Ｍ，…，Ｎ−１であり、Ｍは、送信ビット列の長さであり、第７の部分は、順次方式又はＢＲＯインターリーブ方式のｔ７個のビット｛Ｉ２｝で構成され、ここで、｛Ｉ２｝は、ビット列集合｛Ｓ０，Ｓ１，…，Ｓａ−１｝とビット列集合｛Ｉ１｝の差集合であり、第９の部分は、ＢＲＯインターリーブ方式のｔ９個のビット｛Ｉ４｝で構成され、ここで、｛Ｉ４｝は、ビット列集合｛Ｓ０，Ｓ１，…，ＳＮ−１｝とビット列集合｛ＳＢＲＯ（ｊ）｝の共通集合を含み、ａ＝Ｎの場合、｛Ｓａ，Ｓａ＋１，…，ＳＮ−１｝＝φであり、第８の部分は、ＢＲＯインターリーブ方式のｔ８個のビット｛Ｉ３｝で構成され、｛Ｉ３｝は、ビット列集合｛Ｓａ，Ｓａ＋１，…，ＳＮ−１｝とビット列集合｛Ｉ４｝の差集合である。
あるいは、初期ビット列は、｛Ｓ０，Ｓ１，…，ＳＮ−１｝として表され、第６の部分は、ＢＲＯインターリーブ方式のｔ９個のビット｛Ｉ４｝で構成され、ここで、｛Ｉ４｝は、ビット列集合｛ＳＮ−１，ＳＮ−２，…，Ｓａ｝とビット列集合｛ＳＢＲＯ（ｊ）｝との共通集合を含み、ここで、ａは、０以上Ｎ以下の整数であり、ｊ＝Ｎ−１，Ｎ−２，…，Ｍであり、Ｍは、送信ビット列の長さであり、ａ＝Ｎの場合、｛ＳＮ−１，ＳＮ−２，…，Ｓａ｝＝φであり、第７の部分は、ＢＲＯインターリーブ方式のｔ８個のビット｛Ｉ３｝で構成され、ここで、｛Ｉ３｝は、ビット列集合｛ＳＮ−１，ＳＮ−２，…，Ｓａ｝とビット列集合｛Ｉ４｝の差集合であり、第９の部分は、順次方式又はＢＲＯインターリーブ方式のｔ６個のビット｛Ｉ１｝で構成され、ここで、｛Ｉ１｝は、ビット列集合｛Ｓａ−１，Ｓａ−２，…，Ｓ０｝とビット列集合｛ＳＢＲＯ（ｊ）｝との共通集合を含み、ａ＝０の場合、｛Ｓ０，Ｓ１，…，Ｓａ−１｝＝φであり、第８の部分は、順次方式又はＢＲＯインターリーブ方式のｔ７個のビット｛Ｉ２｝で構成され、｛Ｉ２｝は、ビット列集合｛Ｓａ−１，Ｓａ−２，…，Ｓ０｝とビット列集合｛Ｉ１｝の差集合である。
第６の部分、第７の部分、第８の部分、及び第９の部分は、循環バッファ内にビット列を構成するように順次配列される。
幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートに従って選択される。
幾つかの実施形態では、所定の開始位置は、以下の手法の１つによって選択される。
ポーラ符号化の符号レートが所定の閾値以下の場合、Ｐ０＝Ｎ−Ｍの位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第７の部分の開始ビット位置を所定の開始位置とする。
ポーラ符号化の符号レートが所定の閾値以下である場合、循環バッファ内のビット列の終了ビット位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第８の部分の終了ビット位置を所定の開始位置とする。
ポーラ符号化の符号レートが所定の閾値以下である場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とし、ポーラ符号化符号の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第７の部分の開始ビット位置を所定の開始位置とする。
ポーラ符号化の符号レートが所定の閾値以下の場合、Ｐ０＝Ｍ−１の位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第８の部分の終了ビット位置を所定の開始位置とする。
なお、所定の開始オプションが選択される上記の手法から分かるように、所定の開始位置は、ポーラ符号化の符号レートに従って選択する必要がある。
一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第９の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
幾つかの実施形態では、初期ビット列は、｛Ｓ０，Ｓ１，…，ＳＮ−１｝として表され、第７の部分は、ＢＲＯインターリーブ方式のｔ７個のビット｛Ｉ２｝で構成され、ここで、｛Ｉ２｝は、ビット列集合｛Ｓ０，Ｓ１，…，Ｓａ−１｝とビット列集合｛ＳＢＲＯ（ｊ）｝との共通集合を含み、ここで、ａは、０以上Ｎ以下の整数であり、ａ＝０の場合、｛Ｓ０，Ｓ１，…，Ｓａ−１｝＝φであり、ｊ＝Ｍ，…，Ｎ−１であり、Ｍは、送信ビット列の長さであり、第６の部分は、順次方式又はＢＲＯインターリーブ方式のｔ６個のビット｛Ｉ１｝であり、ここで、｛Ｉ１｝は、ビット列集合｛Ｓ０，Ｓ１，…，Ｓａ−１｝＝φ及びビット列集合｛Ｉ２｝の差集合であり、第８の部分は、ＢＲＯインターリーブ方式のｔ８個のビット｛Ｉ３｝で構成され、ここで、｛Ｉ３｝は、ビット列集合｛Ｓ０，Ｓ１，…，ＳＮ−１｝とビット列集合｛ＳＢＲＯ（ｊ）｝の共通集合を含み、ａ＝Ｎの場合、｛Ｓａ，Ｓａ＋１，…，ＳＮ−１｝＝φであり、第９の部分は、ＢＲＯインターリーブ方式のｔ９個のビット｛Ｉ４｝で構成され、｛Ｉ４｝は、ビット列集合｛Ｓａ，Ｓａ＋１，…，ＳＮ−１｝とビット列集合｛Ｉ３｝の差集合である。
あるいは、初期ビット列は、｛Ｓ０，Ｓ１，…，ＳＮ−１｝として表され、第７の部分は、ＢＲＯインターリーブ方式のｔ８個のビット｛Ｉ３｝で構成され、｛Ｉ３｝は、ビット列集合｛ＳＮ−１，ＳＮ−２，…，Ｓａ｝とビット列集合｛ＳＢＲＯ（ｊ）｝との共通集合を含み、ａは、０以上Ｎ以下の整数であり、ｊ∈｛Ｍ，…，Ｎ−１｝であり、Ｍは、送信ビット列の長さであり、ａ＝Ｎの場合、｛ＳＮ−１，ＳＮ−２，…，Ｓａ｝＝φであり、第６の部分は、ＢＲＯインターリーブ方式のｔ９個のビット｛Ｉ４｝で構成され、ここで、｛Ｉ４｝は、ビット列集合｛ＳＮ−１，ＳＮ−２，…，Ｓａ｝とビット列集合｛Ｉ３｝の差集合であり、第８の部分は、ＢＲＯインターリーブ方式でｔ７個のビット｛Ｉ２｝で構成され、ここで、｛Ｓｉ２｝は、ビット列集合｛Ｓａ−１，Ｓａ−２，…，Ｓ０｝とビット列集合｛ＳＢＲＯ（ｊ）｝の共通集合を含み、ａ＝０の場合、｛Ｓａ−１，Ｓａ−２，…，Ｓ０｝＝φであり、第９の部分は、順次方式又はＢＲＯインターリーブのｔ６個のビット｛Ｉ１｝で構成されており、｛Ｓｉ１｝は、ビット列集合｛Ｓａ−１，Ｓａ−２，…，Ｓ０｝とビット列集合｛Ｉ２｝の差集合である。
第６の部分、第７の部分、第８の部分、及び第９の部分は、循環バッファ内にビット列を構成するように順次配列される。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
ポーラ符号化の符号レートが所定の閾値以下の場合、循環バッファ内のビット列の第８の部分の開始ビット位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第９の部分の開始ビット位置を所定の開始位置とする。
ポーラ符号化の符号レートが所定の閾値以下の場合、Ｍ≦ｔ８＋ｔ９のとき、Ｐ０＝ｔ６＋ｔ７＋Ｍ−１の位置を所定の開始位置とし、Ｍ＞ｔ８＋ｔ９のとき、Ｐ０＝Ｍ−１−ｔ８−ｔ９の位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第６の部分の終了ビット位置を所定の開始位置とする。
ポーラ符号化の符号レートが所定の閾値以下の場合、Ｍ≦ｔ８＋ｔ９のとき、Ｐ０＝ｔ８＋ｔ９−Ｍの位置を所定の開始位置とし、Ｍ＞ｔ８＋ｔ９のとき、Ｐ０＝Ｎ＋ｔ８＋ｔ９−Ｍの位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第９の部分の開始ビット位置を所定の開始位置とする。
ポーラ符号化の符号レートが所定の閾値以下の場合、循環バッファ内のビット列の第７の部分の終了ビット位置を所定の開始位置とし、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の第６の部分の終了ビット位置を所定の開始位置とする。
なお、所定の開始オプションが選択される上記の手法から分かるように、所定の開始位置は、ポーラ符号化の符号レートに従って選択する必要がある。
幾つかの実施形態において、所定の閾値は、集合｛１／３，１／２｝から選択され、すなわち、所定の閾値は、１／３又は１／２であってもよい。
幾つかの実施形態では、ポーラ符号の母符号は、
の長さを有し、ここで、
は、天井関数演算子を表し、Ｒは、符号レートであり、ｍは、正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
幾つかの実施形態では、循環バッファ内のビット列は、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にＢＲＯインターリーブを施すことによって取得され、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスＮ−１−ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を、所定の開始位置とする。
幾つかの実施形態では、指定された長さのビット列を循環バッファ内のビット列の所定の開始位置から順次選択し、指定された長さのビット列を送信ビット列とすることは、以下を含む。
循環バッファ内のビット列の所定の位置からインデクスの昇順又は降順で、ビットが順次選択され、循環バッファ内のビット列の終端に到達すると、循環バッファ内のビット列の他端から指定された長さのビット列が選択されるまで選択が継続され、指定された長さのビット列が送信ビット列となる。
例えば、循環バッファ内のビット列の所定の開始位置から終了ビット位置まで、インデクスの昇順でビットを読み出す場合、指定された長さのビット列が読み出されなければ、循環バッファ内のビット列の開始ビット位置から指定された長さのビット列が読み出されるまで読み出しが継続され、指定された長さのビット列を送信ビット列とする。所定の開始位置から循環バッファ内のビット列の開始ビット位置まで、降順でビットを読み出す場合、指定された長さのビット列が読み出されなければ、循環バッファ内のビット列の終了ビット位置から指定された長さのビット列が読み出されるまで読み出しが継続され、指定された長さのビット列を送信ビット列とする。
幾つかの実施形態では、ポーラ符号化の符号レートが所定の閾値以下である場合、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置として、インデクスの昇順でＭビットが順次選択され、読み出しが循環バッファ内のビット列の終端に達した場合、読み出しは、循環バッファ内のビット列の他端から継続され、ここで、Ｐ０は、循環バッファ内のビット列の位置インデクスを表し、Ｍは、送信ビット列の長さを表し、Ｎは、初期ビット列の長さを表す。
幾つかの実施形態では、ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置として、インデクスの昇順でＭビットが順次選択され、読み出しが循環バッファ内のビット列の終端に達した場合、読み出しは、循環バッファ内のビット列の他端から継続され、ここで、Ｎは、初期ビット列の長さである。
所定の開始位置を決定する処理は、上記循環バッファを２分割、３分割、４分割した場合のいずれにも適用でき、第１の組み合わせ、第２の組み合わせ、第３の組み合わせ、第４の組み合わせのいずれにも適用でき、これらは、本実施形態において限定されない。
幾つかの実施形態では、送信ビット列は、循環バッファから読み出される指定された長さのビット列と同じ順序又は逆の順序で配列される。
上述の実施形態における方法は、ソフトウェアと必要な汎用ハードウェアプラットフォームとによって実現してもよく、もちろんハードウェアのみによって実現してもよいが、多くの場合、前者が好ましい実施形態である。実質的に本実施形態が提供する技術内容又は既存技術に寄与する部分は、ソフトウェア製品の形式で実現できる。ソフトウェア製品は、記憶媒体（ＲＯＭ／ＲＡＭ、磁気ディスク、光ディスク等）に格納され、端末装置（携帯電話機、コンピュータ、サーバ、ネットワーク機器等）が上述の実施形態に基づく方法を実行することを可能にするための幾つかの命令を含む。
実施形態２
本実施形態は、ポーラ符号のためのレートマッチング装置を提供する。この装置は、上述の実施形態に基づく方法を実施できる。これまでに説明したことは、以下では繰り返さない。以下で使用する用語「モジュール」は、所定の機能を実現できるソフトウェア、ハードウェア、又はこれらの組み合わせであってもよい。なお、以下に説明する実施形態における装置は、ソフトウェアにより実現することが好ましいが、ハードウェアによる実現、又はソフトウェアとハードウェアとの組み合わせによる実現も可能である。
図４は、本実施形態に基づくビット列処理装置のブロック図である。図４に示すように、この装置は、生成モジュール４０と、書込モジュール４２と、読出モジュール４４と、判定モジュール４６とを含むことができる。
生成モジュール４０は、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列をＮビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成するように構成されている。
書込モジュール４２は、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込むように構成されている。
読出モジュール４４は、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択するように構成されている。
判定モジュール４６は、指定された長さのビット列を送信ビット列とする。
この装置において、生成モジュール４０は、情報ビットとしてのＫビットチャネルを（Ｎ−Ｋ）凍結ビットと連結し、Ｎビットのビット列を生成し、Ｎビットのビット列をサイズＮ×Ｎの生成行列を有するポーラ符号器によってエンコードして、Ｎビットの初期ビット列を生成し、書込モジュール４１は、循環バッファをｑ個の部分に分割し、初期ビット列から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込み、読出モジュール４４は、循環バッファ内のビット列の所定の開始位置から指定された長さのビット列を順次選択し、判定モジュール４６は、指定された長さのビット列を送信ビット列とする。このように、適切な処理及び選択ルールを使用して、異なるシナリオにおけるデータビットの送信に適応させることにより、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという従来技術の問題を解決し、ポーラ符号ハードウェアの複雑性を大幅に低減し、符号化プロセスを単純化できる。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝に対する所定の規則は、ポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスである。書込モジュールは、一対一マッピングインターリーブ関数ｆ（ｎ）に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｆ（ｎ）を有する位置にマッピングするように構成されている。
なお、｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込むことは、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。
幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。
マッピング｛ｎ０｝→｛ｆ（ｎ０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ０より大きな要素を削除することによって直接取得でき、ここで、ｎ０＝０，１，２，…，Ｎ０−１であり、Ｎ０は、Ｎ以下の正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
なお、所定の開始位置は、ポーラ符号化の符号レートによって選択されるため、ポーラ符号化の符号レートが所定の閾値より高い場合、所定の開始位置は、以下のいずれかの方法で選択される。
循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を、所定の開始位置とする。
循環バッファが第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第８の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ８＋ｔ９のとき、Ｐ０＝ｔ６＋ｔ７＋Ｍ−１の位置を所定の開始位置とし、Ｍ＞ｔ８＋ｔ９のとき、Ｐ０＝Ｍ−１−ｔ８−ｔ９の位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ６は、第６の部分のビット長であり、ｔ７は、第７の部分のビット長であり、ｔ８は、第８の部分のビット長であり、ｔ９は、第９の部分のビット長である。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、Ｍ≦ｔ８＋ｔ９のとき、Ｐ０＝ｔ８＋ｔ９−Ｍの位置を所定の開始位置とし、Ｍ＞ｔ８＋ｔ９のとき、Ｐ０＝Ｎ＋ｔ８＋ｔ９−Ｍの位置を所定の開始位置とし、ここで、Ｍは、送信ビット列の長さであり、ｔ６は、第６の部分のビット長であり、ｔ７は、第７の部分のビット長であり、ｔ８は、第８の部分のビット長であり、ｔ９は、第９の部分のビット長である。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第９の部分の開始ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第７の部分の終了ビット位置を所定の開始位置とする。
循環バッファが、第６の部分、第７の部分、第８の部分、第９の部分の順に配列されて構成されている場合、循環バッファにおけるビット列の第６の部分の終了ビット位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
幾つかの実施形態では、循環バッファは、第１の部分と第２の部分とを含む。第１の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ１個の連続ビットで構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列における残りのｔ２ビットで構成され、ここで、ｔ１及びｔ２は、いずれも０以上の整数であり、ｔ１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ１＋ｔ２＝Ｎであり、Ｎは、初期ビット列のビット数であり、Ｎは、０以上の整数である。
あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ２個の連続ビットで構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ１個のビットで構成され、ここで、ｔ１及びｔ２は、いずれも０以上の整数であり、ｔ１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ１＋ｔ２＝Ｎであり、Ｎは、初期ビット列におけるビット数であり、Ｎは、０以上の整数である。
第１の部分と第２の部分は、循環バッファ内にビット列を構成するように順次配列される。
幾つかの実施形態では、循環バッファは、第３の部分と、第４の部分と、第５の部分とを含む。第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式の初期ビット列におけるｔ３個の連続ビットで構成され、第４の部分は、長さｔ４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行−列インターリーブ方式、又はインタレース方式で配列されることにより構成され、第５の部分は、初期ビット列における残りのｔ５個のビットで構成され、ここで、ｔ３、ｔ４、ｔ５は、全て０以上の整数であり、ｔ３＋２×ｔ４＋ｔ５＝Ｎ、ｔ３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。
あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式の初期ビット列におけるｔ５個のビットで構成され、第４の部分は、長さｔ４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行−列インターリーブ方式、又はインタレース方式で配列されことにより構成され、第５の部分は、初期ビット列における残りのｔ３個のビットで構成され、ここで、ｔ３、ｔ４、ｔ５は、全て０以上の整数であり、ｔ３＋２×ｔ４＋ｔ５＝Ｎ、ｔ３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。
第３の部分、第４の部分、及び第５の部分は、循環バッファにおいてビット列を構成するように順次配列される。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、第７の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第８の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第９の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
幾つかの実施形態では、ポーラ符号の母符号は、
の長さを有し、ここで、
は、天井関数演算子を表し、Ｒは、符号レートであり、ｍは、正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
幾つかの実施形態では、循環バッファ内のビット列は、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にＢＲＯインターリーブを施すことによって取得され、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスＮ−１−ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
実施形態３
本実施形態は、上述の実施形態における装置が適用されたポーラ符号のためのレートマッチング装置を提供する。このシステムは、上述の実施形態に基づく方法を実施できる。本実施形態の説明では、これまでに説明したことは、以下では繰り返さない。
図５は、本実施形態に基づくビット列処理装置のブロック図である。図５に示すように、この装置は、プロセッサ５０及びメモリ５２を含むことができる。
メモリ５２は、プロセッサによって実行可能な命令を格納するように構成されている。プロセッサ５０は、メモリに格納された命令に従って、以下の動作を実行するように構成されている。Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、情報ビットとして使用されるＫビットチャネルと（Ｎ−Ｋ）凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によってＮビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成し、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込み、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする。
この装置では、送信ビット列に対してポーラ符号化が実行され、ポーラ符号化の対象となるビット列が所定の規則に従って処理され、所定の開始位置から指定された長さのビット列が順次選択され、送信ビット列とされる。このように、適切な処理及び選択ルールを使用して、異なるシナリオにおけるデータビットの送信に適応させることにより、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという従来技術の問題を解決し、ポーラ符号ハードウェアの複雑性を大幅に低減し、符号化プロセスを単純化できる。
幾つかの実施形態では、プロセッサは、メモリに格納された命令に基づいて、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝に対する所定の規則がポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする動作を実行するように更に構成される。
なお、｛ｎ｝→｛ｆ（ｎ）｝のマッピングは、一対一マッピングであるため、｛ｐ（ｎ）｝→｛ｎ｝のマッピングを満たすｆ（ｎ）の逆関数ｐ（ｎ）が存在する。すなわち、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込む動作は、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。
幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。
マッピング｛ｎ０｝→｛ｆ（ｎ０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ０より大きな要素を削除することによって直接取得でき、ここで、ｎ０＝０，１，２，…，Ｎ０−１であり、Ｎ０は、Ｎ以下の正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
幾つかの実施形態では、循環バッファは、第１の部分と第２の部分とを含む。第１の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ１個の連続ビットで構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列における残りのｔ２ビットで構成され、ここで、ｔ１及びｔ２は、いずれも０以上の整数であり、ｔ１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ１＋ｔ２＝Ｎであり、Ｎは、初期ビット列のビット数であり、Ｎは、０以上の整数である。
あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ２個の連続ビットで構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ１個のビットで構成され、ここで、ｔ１及びｔ２は、いずれも０以上の整数であり、ｔ１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ１＋ｔ２＝Ｎであり、Ｎは、初期ビット列におけるビット数であり、Ｎは、０以上の整数である。
第１の部分と第２の部分は、循環バッファ内にビット列を構成するように順次配列される。
幾つかの実施形態では、循環バッファは、第３の部分と、第４の部分と、第５の部分とを含む。第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式の初期ビット列におけるｔ３個の連続ビットで構成され、第４の部分は、長さｔ４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行−列インターリーブ方式、又はインタレース方式で配列されることにより構成され、第５の部分は、初期ビット列における残りのｔ５個のビットで構成され、ここで、ｔ３、ｔ４、ｔ５は、全て０以上の整数であり、ｔ３＋２×ｔ４＋ｔ５＝Ｎ、ｔ３∈［（１／８）Ｎ，（７／８）Ｎ］及びｔ４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。
あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式の初期ビット列におけるｔ５個のビットで構成され、第４の部分は、長さｔ４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行−列インターリーブ方式、又はインタレース方式で配列されことにより構成され、第５の部分は、初期ビット列における残りのｔ３個のビットで構成され、ここで、ｔ３、ｔ４、ｔ５は、全て０以上の整数であり、ｔ３＋２×ｔ４＋ｔ５＝Ｎ、ｔ３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。
第３の部分、第４の部分、及び第５の部分は、循環バッファにおいてビット列を構成するように順次配列される。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、第７の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第８の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第９の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
幾つかの実施形態では、ポーラ符号の母符号は、
の長さを有し、ここで、
は、天井関数演算子を表し、Ｒは、符号レートであり、ｍは、正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
幾つかの実施形態では、循環バッファ内のビット列は、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にＢＲＯインターリーブを施すことによって取得され、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスＮ−１−ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
幾つかの実施形態では、プロセッサは、メモリに格納された命令に基づいて、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝に対する所定の規則がポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ここで、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする動作を実行するように更に構成される。
幾つかの実施形態では、所定の規則は、ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定でき、ここで、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、循環バッファの位置インデクスである。初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝からビットを非反復的に選択し、所定の規則に従って循環バッファのｑ個の部分にビットを書き込む動作は、一対一マッピングインターリーブ関数ｐ（ｎ）に従って、初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む。
幾つかの実施形態では、一対一マッピングインターリーブ関数ｆ（ｎ）は、以下のネスティング特性を有する。
マッピング｛ｎ０｝→｛ｆ（ｎ０）｝は、一対一マッピングインターリーブ関数のマッピング｛ｎ｝→｛ｆ（ｎ）｝において、ビット列｛ｎ｝とビット列｛ｆ（ｎ）｝からＮ０より大きな要素を削除することによって直接取得でき、ここで、ｎ０＝０，１，２，…，Ｎ０−１であり、Ｎ０は、Ｎ以下の正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝のための所定の規則は、ポーラ符号のデータ特性に従って、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、循環バッファにおける位置インデクスｍｏｄ（ｆ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングすることによって実行してもよい。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
幾つかの実施形態では、所定の開始位置は、ポーラ符号化の符号レートによって決定される。
幾つかの実施形態では、所定の開始位置は、以下のように選択できる。
ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
所定の開始位置は、以下のように選択してもよい。
ポーラ符号化の符号レートが所定の閾値より高い場合、循環バッファ内のビット列の開始ビット位置を所定の開始位置とする。
幾つかの実施形態では、循環バッファは、第１の部分と第２の部分とを含む。第１の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ１個の連続ビットで構成され、第２の部分は、ＢＲＯインターリーブ方式の初期ビット列における残りのｔ２ビットで構成され、ここで、ｔ１及びｔ２は、いずれも０以上の整数であり、ｔ１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ１＋ｔ２＝Ｎであり、Ｎは、初期ビット列のビット数であり、Ｎは、０以上の整数である。
あるいは、第１の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ２個の連続ビットで構成され、第２の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列における残りのｔ１個のビットで構成され、ここで、ｔ１及びｔ２は、いずれも０以上の整数であり、ｔ１∈［（１／８）Ｎ，（７／８）Ｎ］、ｔ１＋ｔ２＝Ｎであり、Ｎは、初期ビット列におけるビット数であり、Ｎは、０以上の整数である。
第１の部分と第２の部分は、循環バッファ内にビット列を構成するように順次配列される。
幾つかの実施形態では、循環バッファは、第３の部分と、第４の部分と、第５の部分とを含む。第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式の初期ビット列におけるｔ３個の連続ビットで構成され、第４の部分は、長さｔ４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行−列インターリーブ方式、又はインタレース方式で配列されることにより構成され、第５の部分は、初期ビット列における残りのｔ５個のビットで構成され、ここで、ｔ３、ｔ４、ｔ５は、全て０以上の整数であり、ｔ３＋２×ｔ４＋ｔ５＝Ｎ、ｔ３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。
あるいは、第３の部分は、順次方式、ＢＲＯインターリーブ方式、又は行−列インターリーブ方式の初期ビット列におけるｔ５個のビットで構成され、第４の部分は、長さｔ４の２つの連続するビット列が、初期ビット列から選択され、ＢＲＯインターリーブ方式、行−列インターリーブ方式、又はインタレース方式で配列されことにより構成され、第５の部分は、初期ビット列における残りのｔ３個のビットで構成され、ここで、ｔ３、ｔ４、ｔ５は、全て０以上の整数であり、ｔ３＋２×ｔ４＋ｔ５＝Ｎ、ｔ３∈［（１／８）Ｎ，（７／８）Ｎ］、及びｔ４∈［（１／１６）Ｎ，（７／１６）Ｎ］である。
第３の部分、第４の部分、及び第５の部分は、循環バッファにおいてビット列を構成するように順次配列される。
幾つかの実施形態では、所定の開始位置は、以下の手法のうちの１つによって選択される。
循環バッファにおけるビット列の開始ビット位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとして、循環バッファ内のＰ０＝Ｍ−１の位置を所定の開始位置とする。
Ｐ０を循環バッファにおけるビット列の位置インデクスとし、Ｍを送信ビット列の長さとし、Ｎを初期ビット列の長さとして、循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とする。
循環バッファ内のビット列の終了ビット位置を所定の開始位置とする。
一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、第７の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第８の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
一部の実施形態では、循環バッファは、第６の部分、第７の部分、第８の部分、及び第９の部分を含む。第６の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第９の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、（ｔ８＋ｔ９）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
あるいは、第６の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ９個のビットで構成され、第７の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ８個のビットで構成され、第８の部分は、ＢＲＯインターリーブ方式の初期ビット列におけるｔ７個のビットで構成され、第９の部分は、順次方式又はＢＲＯインターリーブ方式の初期ビット列におけるｔ６個のビットで構成され、ここで、ｔ６、ｔ７、ｔ８、及びｔ９は、全て０以上の整数であり、（ｔ６＋ｔ７）∈［（１／８）Ｎ，（７／８）Ｎ］であり、ｔ６＋ｔ７＋ｔ８＋ｔ９＝Ｎである。
幾つかの実施形態では、ポーラ符号の母符号は、
の長さを有し、ここで、
は、天井関数演算子を表し、Ｒは、符号レートであり、ｍは、正の整数である。
幾つかの実施形態では、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、循環バッファ内のビット列を取得し、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
幾つかの実施形態では、循環バッファ内のビット列は、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にＢＲＯインターリーブを施すことによって取得され、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ＢＲＯインタリーバにより、初期ビット列においてビット位置インデクスｎを有するビットＳｎを、循環バッファ内の位置インデクスＮ−１−ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする。
以下、本実施形態において上述した処理方法及び実装モードの例を示す。
例１
１．符号レートＲ＝２／３を用いて長さＫ＝４の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、
となる。
２．ＢＲＯ演算（これに限定されない）によって初期ビット列をマッピングするためのマッピング関数を決定し、循環バッファ内のビット列｛Ｓ０，Ｓ４，Ｓ２，Ｓ６，Ｓ１，Ｓ５，Ｓ３，Ｓ７｝を取得する。
３．循環バッファの開始位置からインデクスの昇順で６ビット｛Ｓ０，Ｓ４，Ｓ２，Ｓ６，Ｓ１，Ｓ５｝を読み出す。
４．６個のデータビット｛Ｓ０，Ｓ４，Ｓ２，Ｓ６，Ｓ１，Ｓ５｝を順次配列し、送信レートマッチデータビット列として送信する。
例２
ステップ１及びステップ２は、例１と同じである。
３．循環バッファ内の位置インデクスＰ０＝Ｍ−１＝５の位置からインデクスの降順で６ビット｛Ｓ５，Ｓ１，Ｓ６，Ｓ２，Ｓ４，Ｓ０｝を読み出す。
４．６個のデータビット｛Ｓ５，Ｓ１，Ｓ６，Ｓ２，Ｓ４，Ｓ０｝を逆順配列し、送信レートマッチデータビット列として送信する。
例３
ステップ１及びステップ２は、例１と同じである。
３．循環バッファ内の位置インデクスＰ０＝Ｎ−Ｍ＝２の位置からインデクスの昇順で６ビット｛Ｓ２，Ｓ６，Ｓ１，Ｓ５，Ｓ３，Ｓ７｝を読み出す。
４．６個のデータビット｛Ｓ２，Ｓ６，Ｓ１，Ｓ５，Ｓ３，Ｓ７｝を順次配列し、送信レートマッチデータビット列として送信する。
例４
ステップ１及びステップ２は、例１と同じである。
３．循環バッファの終了位置からインデクスの降順で６ビット｛Ｓ７，Ｓ３，Ｓ５，Ｓ１，Ｓ６，Ｓ２｝を読み出す。
４．６個のデータビット｛Ｓ７，Ｓ３，Ｓ５，Ｓ１，Ｓ６，Ｓ２｝を逆順配列し、送信レートマッチデータビット列として送信する。
例５
ステップ１は、例１と同じである。
２．例１で取得した循環バッファのビット列を逆順配列し、｛Ｓ７，Ｓ３，Ｓ５，Ｓ１，Ｓ６，Ｓ２，Ｓ４，Ｓ０｝を取得する。
ステップ３及びステップ４は、例１と同じである。
例６
ステップ１及びステップ２は、例５と同じである。
ステップ３及びステップ４は、例２と同じである。
例７
ステップ１及びステップ２は、例５と同じである。
ステップ３及びステップ４は、例３と同じである。
例８
ステップ１及びステップ２は、例５と同じである。
ステップ３及びステップ４は、例４と同じである。
例９
１．符号レートＲ＝２／３を用いて長さＫ＝２の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、
となる。
２．初期ビット列のマッピング関数のＢＲＯネスティング特性に基づき、例１における循環バッファ内のビット列から位置インデクスが４以上の要素を直接削除して、循環バッファ内のビット列｛Ｓ０，Ｓ２，Ｓ１，Ｓ３｝を取得する。
３．循環バッファの開始位置からインデクスの昇順で３ビット｛Ｓ０，Ｓ２，Ｓ１｝を読み出す。
４．この３個のデータビット｛Ｓ０，Ｓ２，Ｓ１｝を順次配列し、送信レートマッチデータビット列として送信する。
例１０
ステップ１及びステップ２は、例９と同じである。
３．循環バッファ内の位置インデクスＰ０＝Ｍ−１＝２の位置からインデクスの降順で３ビット｛Ｓ１，Ｓ２，Ｓ０｝を読み出す。
４．この３個のデータビット｛Ｓ１，Ｓ２，Ｓ０｝を逆順配列し、送信レートマッチデータビット列として送信する。
例１１
ステップ１及びステップ２は、例９と同じである。
３．循環バッファ内の位置インデクスＰ０＝Ｎ−Ｍ＝１の位置からインデクスの昇順で３ビット｛Ｓ２，Ｓ１，Ｓ３｝を読み出す。
４．この３個のデータビット｛Ｓ２，Ｓ１，Ｓ３｝を順次配列し、送信レートマッチデータビット列として送信する。
例１２
ステップ１及びステップ２は、例９と同じである。
３．循環バッファの終了位置からインデクスの降順で３ビット｛Ｓ３，Ｓ１，Ｓ２｝を読み出す。
４．６個のデータビット｛Ｓ３，Ｓ１，Ｓ２｝を逆順配列し、送信レートマッチデータビット列として送信する。
例１３
ステップ１は、例９と同じである。
２．例９で取得した循環バッファのビット列を逆順配列し、｛Ｓ３，Ｓ１，Ｓ２，Ｓ０｝を取得する。
ステップ３及びステップ４は、例９と同じである。
例１４
ステップ１及びステップ２は、例１３と同じである。
ステップ３及びステップ４は、例１０と同じである。
例１５
ステップ１及びステップ２は、例１３と同じである。
ステップ３及びステップ４は、例１１と同じである。
例１６
ステップ１及びステップ２は、例１３と同じである。
ステップ３及びステップ４は、例１２と同じである。
次に、循環バッファ内のビット列を２個の部分に分割する場合について説明する。
例１７
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。
１．符号レートＲ＝１／３を用いて長さＫ＝８の情報ビット列に対してポーラ符号を行い、これにより、符号化されたビット列の長さは、
となる。
２．循環バッファの部分１は、符号化されたビット列における６個の連続ビット｛Ｓ０，Ｓ１，…，Ｓ５｝から構成され、循環バッファの部分２は、連続ビット｛Ｓ６，Ｓ７，…，Ｓ３１｝をＢＲＯインターリーブ方式で符号化したビット列で構成され、したがって、部分２のビット列は｛Ｓ１６，Ｓ８，Ｓ２４，Ｓ２０，Ｓ１２，Ｓ２８，Ｓ１８，Ｓ１０，Ｓ２６，Ｓ６，Ｓ２２，Ｓ１４，Ｓ３０，Ｓ１７，Ｓ９，Ｓ２５，Ｓ２１，Ｓ１３，Ｓ２９，Ｓ１９，Ｓ１１，Ｓ２７，Ｓ７，Ｓ２３，Ｓ１５，Ｓ３１｝となる。
３．循環バッファ内の位置インデクスＰ０＝Ｎ−Ｍ＝Ｎ−Ｋ／Ｒ＝３２−２４＝８のビット位置からインデクスの昇順で２４ビットを読み出す。
４．２４個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。
例１８
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。
ステップ１及びステップ２は、例１１７と同じである。
３．循環バッファの終了ビット位置からインデクスの降順で２４ビットを読み出す。
４．２４個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。
例１９
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。
１．符号レートＲ＝１／３を用いて長さＫ＝８の情報ビット列に対してポーラ符号化を行い、これにより、符号化ビット列の長さは、
となる。
２．循環バッファの部分１は、ＢＲＯインターリーブ方式で符号化されたビット列における２６個の連続ビット｛Ｓ３１，Ｓ３０，…，Ｓ７｝から構成され、循環バッファの部分２は、順次方式で符号化されたビット列の６個の連続ビット｛Ｓ５，Ｓ４，…，Ｓ０｝から構成される。
３．循環バッファの開始位置からインデクスの昇順で２４ビットを読み出す。
４．循環バッファから読み出したビット列の２４個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。
例２０
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。
ステップ１及びステップ２は、例１７と同じである。
３．循環バッファ内の位置インデクスＰ０＝Ｍ−１＝Ｋ／Ｒ−１＝２４−１＝２３のビット位置からインデクスの降順で２４ビットを読み出す。
４．循環バッファから読み出されたビット列の２４個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。
次に、循環バッファ内のビット列を３個の部分に分割する場合について説明する。
例２１
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。
１．符号レートＲ＝１／３を用いて長さＫ＝６４の情報ビット列に対してポーラ符号化を行い、これにより、符号化ビット列の長さは、
となる。
２．循環バッファの部分３は、順次方式で符号化されたビット列が連続した６４個の連続ビット｛Ｓ０，Ｓ１，…，Ｓ６３｝で構成され、循環バッファの部分４は、６４ビット｛Ｓ６４，Ｓ６５，…，Ｓ１２７｝と６４ビット｛Ｓ１２８，Ｓ１２９，…，Ｓ１９１｝がインタレース方式で符号化されたビット列で構成されており、これは、部分４がビット｛Ｓ６４，Ｓ１２８，Ｓ６５，Ｓ１２９，…，Ｓ１２７，Ｓ１９１｝で構成されていることを意味し、循環バッファの部分５は、順次方式で符号化されたビット列の連続した６４ビット｛Ｓ１９２，Ｓ１９３，…，Ｓ２５５｝で構成されている。したがって、循環バッファ内のビット列は｛Ｓ０，Ｓ１，…，Ｓ６３，Ｓ６４，Ｓ１２８，Ｓ６５，Ｓ１２９，…，Ｓ１２７，Ｓ１９１，Ｓ１９２，Ｓ１９３，…，Ｓ２５５｝である。
３．循環バッファ内の位置インデクスＰ０＝Ｎ−Ｍ＝Ｎ−Ｋ／Ｒ＝２５６−１９２＝６４のビット位置からインデクスの昇順で１９２ビットを読み出す。
４．１９２ビットのデータを順次配列し、送信レートマッチデータビット列として送信する。
例２２
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。
ステップ１及びステップ２は、例２１と同じである。
３．循環バッファの終了ビット位置からインデクスの降順で１９２ビットを読み出す。
４．１９２個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。
例２３
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。
１．符号レートＲ＝１／３を用いて長さＫ＝６４の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、
となる。
２．循環バッファの部分３は、順次方式で符号化されたビット列が連続した６４個の連続ビット｛Ｓ２５５，Ｓ２５４，…，Ｓ１９２｝で構成され、循環バッファの部分４は、６４ビット｛Ｓ１９１，Ｓ１９０，…，Ｓ１２８｝と６４ビット｛Ｓ１２７，Ｓ１２６，…，Ｓ６４｝がインタレース方式で符号化されたビット列で構成されており、これは、部分４がビット｛Ｓ１９１，Ｓ１２７，Ｓ１９０，Ｓ１２６，…，Ｓ１２８，Ｓ６４｝で構成されていることを意味し、循環バッファの部分５は、順次方式で符号化されたビット列の連続した６４ビット｛Ｓ６３，Ｓ６２，…，Ｓ０｝で構成されている。したがって、循環バッファ内のビット列は｛Ｓ２５５，Ｓ２５４，…，Ｓ１９２，Ｓ１９１，Ｓ１２７，Ｓ１９０，Ｓ１２６，…，Ｓ１２８，Ｓ６４，Ｓ６３，Ｓ６２，…，Ｓ０｝である。
３．循環バッファの開始位置からインデクスの昇順で１９２ビットを読み出す。
４．循環バッファから読み出したビット列の１９２個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。
例２４
ポーラ符号の循環バッファに対するレートマッチング方法は、以下に説明するステップを含む。
ステップ１及びステップ２は、例２３と同じである。
３．循環バッファ内の位置インデクスＰ０＝Ｍ−１＝Ｋ／Ｒ−１＝１９２−１＝１９１のビット位置からインデクスの降順で１９２ビットを読み出す。
４．循環バッファから読み出されたビット列の１９２個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。
以下、循環バッファ内のビット列を４個の部分に分割する場合について説明する。
例２５
１．符号レートＲ＝１／２を用いて長さＫ＝９の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、
となる。
２．ビット列集合を｛ＳＢＲＯ（ｊ）｝＝｛Ｓ９，Ｓ２５，Ｓ５，Ｓ２１，Ｓ１３，Ｓ２９，Ｓ３，Ｓ１９，Ｓ１１，Ｓ２７，Ｓ７，Ｓ２３，Ｓ１５，Ｓ３１｝として定義する。循環バッファの部分６｛Ｉ１｝は、｛Ｓ０，Ｓ１，…，Ｓ５｝と｛ＳＢＲＯ（ｊ）｝との共通集合を含み、ＢＲＯインターリーブ方式で｛Ｉ１｝＝｛Ｓ５，Ｓ３｝として配列され、ここでｊ＝１８，…，３１である。循環バッファの部分７｛Ｉ２｝は、｛Ｓ０，Ｓ１，…，Ｓ５｝と｛Ｉ１｝の差集合であり、順次方式で｛Ｉ２｝＝｛Ｓ０，Ｓ１，Ｓ２，Ｓ４｝として配列される。循環バッファの部分９｛Ｉ４｝は、｛Ｓ６，Ｓ７，…，Ｓ３１｝と｛ＳＢＲＯ（ｊ）｝との共通集合を含み、ＢＲＯインターリーブ方式で｛Ｉ４｝＝｛Ｓ９，Ｓ２５，Ｓ２１，Ｓ１３，Ｓ２９，Ｓ１９，Ｓ１１，Ｓ２７，Ｓ７，Ｓ２３，Ｓ１５，Ｓ３１｝として配列される。循環バッファの部分８｛Ｓｉ３｝は、｛Ｓ６，Ｓ７，…，Ｓ３１｝と｛Ｓｉ４｝の差集合であり、ＢＲＯインターリーブ方式で｛Ｉ３｝＝｛Ｓ１６，Ｓ８，Ｓ２４，Ｓ２０，Ｓ１２，Ｓ２８，Ｓ１８，Ｓ１０，Ｓ２６，Ｓ６，Ｓ２２，Ｓ１４，Ｓ３０，Ｓ１７｝として配列される。したがって、循環バッファ内のビット列は｛Ｓ５，Ｓ３，Ｓ０，Ｓ１，Ｓ２，Ｓ４，Ｓ１６，Ｓ８，Ｓ２４，Ｓ２０，Ｓ１２，Ｓ２８，Ｓ１８，Ｓ１０，Ｓ２６，Ｓ６，Ｓ２２，Ｓ１４，Ｓ３０，Ｓ１７，Ｓ９，Ｓ２５，Ｓ２１，Ｓ１３，Ｓ２９，Ｓ１９，Ｓ１１，Ｓ２７，Ｓ７，Ｓ２３，Ｓ１５，Ｓ３１｝である。
３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分７の開始位置からインデクスの昇順で１８ビットを読み出し、Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の位置インデクスＰ０＝Ｎ−Ｍ＝１４の位置からインデクスの昇順で１８ビットを読み出す。
４．循環バッファから読み出されたビット列の１８個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。
例２６
ステップ１及びステップ２は、例２５と同じである。
３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分８の終了位置からインデクスの降順で１８ビットを読み出し、Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の終了位置からインデクスの降順で１８ビットを読み出す。
４．循環バッファから読み出したビット列の１８個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。
例２７
ステップ１は、例２５と同じである。
２．例２５で取得された循環バッファのビット列を逆順配列して｛Ｓ３１，Ｓ１５，Ｓ２３，Ｓ７，Ｓ２７，Ｓ１１，Ｓ１９，Ｓ２９，Ｓ１３，Ｓ２１，Ｓ２５，Ｓ９，Ｓ１７，Ｓ３０，Ｓ１４，Ｓ２２，Ｓ６，Ｓ２６，Ｓ１０，Ｓ１８，Ｓ２８，Ｓ１２，Ｓ２０，Ｓ２４，Ｓ８，Ｓ１６，Ｓ４，Ｓ２，Ｓ１，Ｓ０，Ｓ３，Ｓ５｝とする。
３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分７の開始位置からインデクスの昇順で１８ビットを読み出し、Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の開始位置からインデクスの昇順で１８ビットを読み出す。
４．循環バッファから読み出されたビット列の１８個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。
例２８
ステップ１及びステップ２は、例２７と同じである。
３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分８の終了位置からインデクスの降順で１８ビットを読み出し、Ｒ＝１／２が所定の閾値未満である場合、循環バッファ内の位置インデクスＰ０＝Ｍ−１＝１７の位置からインデクスの降順で１８ビットを読み出す。
４．循環バッファから読み出したビット列の１８個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。
例２９
ステップ１は、例２５と同じである。
２．循環バッファの部分６は、｛Ｉ１｝＝｛Ｓ０，Ｓ１，Ｓ２，Ｓ４｝、部分７は、｛Ｉ２｝＝｛Ｓ５，Ｓ３｝、部分８は、｛Ｉ３｝＝｛Ｓ９，Ｓ２５，Ｓ２１，Ｓ１３，Ｓ２９，Ｓ１９，Ｓ１１，Ｓ２７，Ｓ７，Ｓ２３，Ｓ１５，Ｓ３１｝、部分９は、｛Ｉ４｝＝｛Ｓ１６，Ｓ８，Ｓ２４，Ｓ２０，Ｓ１２，Ｓ２８，Ｓ１８，Ｓ１０，Ｓ２６，Ｓ６，Ｓ２２，Ｓ１４，Ｓ３０，Ｓ１７｝である。したがって、循環バッファ内のビット列は、｛Ｓ０，Ｓ１，Ｓ２，Ｓ４，Ｓ５，Ｓ３，Ｓ９，Ｓ２５，Ｓ２１，Ｓ１３，Ｓ２９，Ｓ１９，Ｓ１１，Ｓ２７，Ｓ７，Ｓ２３，Ｓ１５，Ｓ３１，Ｓ１６，Ｓ８，Ｓ２４，Ｓ２０，Ｓ１２，Ｓ２８，Ｓ１８，Ｓ１０，Ｓ２６，Ｓ６，Ｓ２２，Ｓ１４，Ｓ３０，Ｓ１７｝である。
３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分９の開始位置からインデクスの昇順で１８ビットを読み出す。読み出しが循環バッファの終了位置に達した場合、循環バッファの開始位置から１８ビットの読み出しが終了するまで読み出しを継続する。Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の部分８の開始位置からインデクスの昇順で１８ビットを読み出す。読み出しが循環バッファの終了位置に達した場合、循環バッファの開始位置から１８ビットの読み出しが終了するまで読み出しを継続する。
４．循環バッファから読み出されたビット列の１８個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。
例３０
ステップ１及びステップ２は、例２９と同じである。
３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分６の終了位置からインデクスの降順で１８ビットを読み出す。読み出しが循環バッファの開始位置に達した場合、循環バッファの終了位置から１８ビットの読み出しが完了するまで読み出しを継続する。Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の位置インデクスＰ０＝２３の位置からインデクスの降順で１８ビットを読み出す。
４．循環バッファから読み出したビット列の１８個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。
例３１
ステップ１は、例２９と同じである。
２．循環バッファのビット列は、例２９のビット列を逆順配列することにより取得される。
３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分９の開始位置からインデクスの昇順で１８ビットを読み出す。読み出しが循環バッファの終了位置に達した場合、循環バッファの開始位置から１８ビットの読み出しが終了するまで読み出しを継続する。Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の位置インデクスＰ０＝８を有する位置からインデクスの昇順で１８ビットを読み出す。
４．循環バッファから読み出されたビット列の１８個のデータビットを順次配列し、送信レートマッチデータビット列として送信する。
例３２
ステップ１及びステップ２は、例３１と同じである。
３．Ｒ＝１／２が所定の閾値より高い場合、循環バッファ内の部分６の終了位置からインデクスの降順で１８ビットを読み出す。読み出しが循環バッファの開始位置に達した場合、循環バッファの終了位置から１８ビットの読み出しが完了するまで読み出しを継続する。Ｒ＝１／２が所定の閾値より小さい場合、循環バッファ内の部分７の終了位置からインデクスの降順で１８ビットを読み出す。
４．循環バッファから読み出したビット列の１８個のデータビットを逆順配列し、送信レートマッチデータビット列として送信する。
例３３
１．符号レートＲ＝２／３を用いて長さＫ＝２の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、
となる。ここでは、ｍ＝１であるが、ｍは、１に限定されない。
２．初期ビット列に対して、そのマッピング関数に基づいてＢＲＯインターリービングを施し、循環バッファ内のビット列｛Ｓ０，Ｓ４，Ｓ２，Ｓ６，Ｓ１，Ｓ５，Ｓ３，Ｓ７｝を取得する。
３．循環バッファの開始位置からインデクスの昇順で３ビット｛Ｓ０，Ｓ４，Ｓ２｝を読み出す。
４．この３個のデータビット｛Ｓ０，Ｓ４，Ｓ２｝を順次配列し、送信レートマッチデータビット列として送信する。
例３４
ステップ１及びステップ２は、例３３と同じである。
３．循環バッファ内の位置インデクスＰ０＝Ｍ−１＝２の位置からインデクスの降順で３ビット｛Ｓ２，Ｓ４，Ｓ０｝を読み出す。
４．この３個のデータビット｛Ｓ２，Ｓ４，Ｓ０｝を逆順配列し、送信レートマッチデータビット列として送信する。
例３５
ステップ１及びステップ２は、例３３と同じである。
３．循環バッファ内の位置インデクスＰ０＝Ｎ−Ｍ＝５の位置からインデクスの昇順で３ビット｛Ｓ５，Ｓ３，Ｓ７｝を読み出す。
４．この３個のデータビット｛Ｓ５，Ｓ３，Ｓ７｝を順次配列し、送信レートマッチデータビット列として送信する。
例３６
ステップ１及びステップ２は、例３３と同じである。
３．循環バッファの終了位置からインデクスの降順で３ビット｛Ｓ７，Ｓ３，Ｓ５｝を読み出す。
４．この３個のデータビット｛Ｓ７，Ｓ３，Ｓ５｝を逆順配列し、送信レートマッチデータビット列として送信する。
例３７
ステップ１は、例３３と同じである。
２．例３３で取得された循環バッファのビット列を逆順配列し、｛Ｓ７，Ｓ３，Ｓ５，Ｓ１，Ｓ６，Ｓ２，Ｓ４，Ｓ０｝を取得する。
ステップ３及びステップ４は、例３３と同じである。
例３８
ステップ１及びステップ２は、例３７と同じである。
ステップ３及びステップ４は、例３４と同じである。
例３９
ステップ１及びステップ２は、例３７と同じである。
ステップ３及びステップ４は、例３５と同じである。
例４０
ステップ１及びステップ２は、例３７と同じである。
ステップ３及びステップ４は、例３６と同じである。
例４１
１．符号レートＲ＝１／４を使用して長さＫ＝２４の情報ビット列に対してポーラ符号化を行い、これにより、符号化されたビット列の長さは、Ｎ＝１２８となる。
２．初期ビット列をマッピングするためのマッピング関数は、ｐ（ｎ）によって決定される。マッピング関数は、例１〜４０のいずれかのマッピング関数であってもよく、他の一対一マッピング関数であってもよい。
３．符号レートＲが所定の閾値よりも小さい場合、循環バッファ内の位置インデクスＰ０＝Ｎ−Ｍ＝３２の位置からインデクスの昇順でＭ＝９６ビットを読み出す。
例４２
１．符号レートＲ＝２／３を使用して長さＫ＝２４の情報ビット列に対してポーラ符号化を行い、これにより、符号化ビット列の長さは、Ｎ＝６４となる。
２．初期ビット列をマッピングするためのマッピング関数は、ｐ（ｎ）によって決定される。マッピング関数は、例１〜４０のいずれかのマッピング関数であってもよく、他の一対一マッピング関数であってもよい。
３．符号レートＲが所定の閾値より高い場合、循環バッファ内の開始位置からインデクスの昇順でＭ＝３６ビットを読み出す。
実施形態４
本実施形態は、記憶媒体を提供する。例えば、本実施形態では、記憶媒体は、上記実施形態に係るビット列の処理方法を実行するためのプログラムコードを記憶するように構成してもよい。
他の例として、本実施形態では、記憶媒体は、コンピュータネットワーク内のコンピュータ端末のグループのいずれか１つに配置してもよく、移動端末のグループのいずれか１つに配置してもよい。
他の例として、本実施形態では、記憶媒体は、以下に説明するステップを実行するためのプログラムコードを記憶するように構成される。
Ｓ１において、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、情報ビットとして使用されるＫビットチャネルと（Ｎ−Ｋ）凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によってＮビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成する。
Ｓ２において、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込む。
Ｓ３において、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする。
上記実施形態の通し番号は、単に説明を容易にするためのものであり、実施形態の優劣を示すものではない。
以上の実施形態において、１つ以上の実施形態において詳細に説明されていない部分については、他の実施形態における関連する説明を参照できる。
本出願の実施形態に開示される技術的内容は、他の手法で実施してもよい。上述の装置の実施形態は、単なる例示である。例えば、ユニットの分類は、単に論理的機能の分類であり、実際には、他の手法でユニットを分類してもよい。例えば、複数のユニット又はコンポーネントを組み合わせてよく、別のシステムに統合してもよく、一部の機能を省略し又は実行しなくてもよい。更に、ここに提示又は説明した相互接続、直接接続又は通信接続は、インタフェース、ユニット又はモジュールを介した間接接続又は通信接続であってもよく、あるいは電気的接続又は他の形態の接続であってもよい。
個別の構成要素として上述したユニットは、物理的に分離されていても、分離されていなくてもよい。ユニットとして示される構成要素は、物理的なユニットであっても、物理的なユニットでなくてもよく、すなわち、１つの場所に配置してもよく、複数のネットワークユニットに分散されていてもよい。これらのユニットの一部又は全部は、本開示の実施形態における解決策の目的を達成するための実際の要件に従って選択できる。
更に、各実施形態における複数の機能ユニットは、１つの処理ユニットに統合されてもよく、各ユニットが物理的に存在してもよく、２つ以上のユニットが１つのユニットに統合されてもよい。統合ユニットは、ハードウェア又はソフトウェア機能ユニットによって実施できる。
統合ユニットは、ソフトウェア機能ユニットの形態で実施され、独立した製品として販売又は使用される場合、コンピュータ可読記憶媒体に格納されてもよい。本開示が提供する内容は、実質的に、又は既存技術に寄与する部分、又は技術的解決策の全部又は一部を、ソフトウェア製品の形態で具現化できる。ソフトウェア製品は、記憶媒体に記憶され、コンピュータデバイス（これは、パーソナルコンピュータ、サーバ、ネットワークデバイス等であってもよい）が上述の実施形態による方法におけるステップの全部又は一部を実行することを可能にするための幾つかの命令を含む。この記憶媒体は、Ｕディスク、読出専用メモリ（read-only memory：ＲＯＭ）、ランダムアクセスメモリ（random access memory：ＲＡＭ）、モバイルハードディスク、磁気ディスク、光ディスク、又はその他のプログラムコードを記憶できる媒体を含む。
本開示が提供するポーラ符号のためのレートマッチング方法及び装置は、ハイブリッド自動反復要求メカニズムにおいて、ポーラ符号ハードウェアが高い複雑性を有し、符号化プロセスが複雑であるという問題を解決でき、ポーラ符号ハードウェアの複雑性を大幅に低減し、符号化プロセスを単純化する。
本開示は、プロセッサ及びメモリを備える、ポーラ符号のレートマッチング装置を提供する。プロセッサは、Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成し、ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、循環バッファのｑ個の部分にビットを書き込み、循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする動作を実行するように構成される。
幾つかの実施形態では、初期ビット列は、｛Ｓ０，Ｓ１，…，ＳＮ−１｝として表され、第７の部分は、ＢＲＯインターリーブ方式のｔ７個のビット｛Ｉ２｝で構成され、ここで、｛Ｉ２｝は、ビット列集合｛Ｓ０，Ｓ１，…，Ｓａ−１｝とビット列集合｛ＳＢＲＯ（ｊ）｝との共通集合を含み、ここで、ａは、０以上Ｎ以下の整数であり、ａ＝０の場合、｛Ｓ０，Ｓ１，…，Ｓａ−１｝＝φであり、ｊ＝Ｍ，…，Ｎ−１であり、Ｍは、送信ビット列の長さであり、第６の部分は、順次方式又はＢＲＯインターリーブ方式のｔ６個のビット｛Ｉ１｝であり、ここで、｛Ｉ１｝は、ビット列集合｛Ｓ０，Ｓ１，…，Ｓａ−１ ｝及びビット列集合｛Ｉ２｝の差集合であり、第８の部分は、ＢＲＯインターリーブ方式のｔ８個のビット｛Ｉ３｝で構成され、ここで、｛Ｉ３｝は、ビット列集合｛Ｓ０，Ｓ１，…，ＳＮ−１｝とビット列集合｛ＳＢＲＯ（ｊ）｝の共通集合を含み、ａ＝Ｎの場合、｛Ｓａ，Ｓａ＋１，…，ＳＮ−１｝＝φであり、第９の部分は、ＢＲＯインターリーブ方式のｔ９個のビット｛Ｉ４｝で構成され、｛Ｉ４｝は、ビット列集合｛Ｓａ，Ｓａ＋１，…，ＳＮ−１｝とビット列集合｛Ｉ３｝の差集合である。
４．３個のデータビット｛Ｓ３，Ｓ１，Ｓ２｝を逆順配列し、送信レートマッチデータビット列として送信する。
ステップ１及びステップ２は、例１７と同じである。

Claims (25)

  1. ポーラ符号のレートマッチング方法であって、
    Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、前記Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成することと、
    ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、前記初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、前記循環バッファのｑ個の部分にビットを書き込むことと、
    前記循環バッファ内のビット列の所定の開始位置から指定された長さのビット列を順次選択し、前記指定された長さのビット列を送信ビット列とする方法。
  2. 請求項１に記載の方法において、前記所定の規則は、前記ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、前記初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、前記循環バッファの位置インデクスであり、
    前記初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、前記循環バッファのｑ個の部分に前記ビットを書き込むことは、前記一対一マッピングインターリーブ関数ｆ（ｎ）に従って、前記初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、前記循環バッファにおける位置インデクスｆ（ｎ）を有する位置にマッピングすることを含む方法。
  3. 請求項１に記載の方法において、前記所定の規則は、前記ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、前記循環バッファの位置インデクスであり、
    前記初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、前記循環バッファのｑ個の部分に前記ビットを書き込むことは、前記一対一マッピングインターリーブ関数ｐ（ｎ）に従って、前記初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、前記循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む方法。
  4. 請求項２又は請求項３に記載の方法において、前記データ特性は、伝送ブロック長、符号レート、利用可能な物理リソースブロック数、変調及び符号化レベル、ユーザ機器タイプインデクス、及びデータ伝送リンク方向の少なくとも１つを含む方法。
  5. 請求項１から請求項４のいずれか一項に記載の方法において、前記所定の開始位置は、
    前記循環バッファ内のビット列の開始ビット位置を所定の開始位置とすること、
    Ｐ０を前記循環バッファにおけるビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、Ｎを初期ビット列の長さとして、前記循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とすること
    のうちのいずれかの手法で選択される方法。
  6. 請求項１又は請求項５に記載の方法において、前記所定の開始位置は、前記ポーラ符号化の符号レートに応じて選択される方法。
  7. 請求項１、請求項５、及び請求項６のいずれか一項に記載の方法において、前記所定の開始位置は、
    前記ポーラ符号化の符号レートが所定の閾値以下である場合、Ｐ０を前記循環バッファにおけるビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、Ｎを前記初期ビット列の長さとして、前記循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とすることによって選択される方法。
  8. 請求項１及び請求項５から請求項７のいずれか一項に記載の方法において、前記所定の開始位置は、
    前記ポーラ符号化の符号レートが所定の閾値より高い場合、前記循環バッファ内のビット列の開始ビット位置を所定の開始位置とすることによって選択される方法。
  9. 請求項１に記載の方法において、前記ポーラ符号化の母符号の長さは、
    を天井関数演算子とし、Ｒを符号レートとし、ｍを正の整数として、
    である方法。
  10. 請求項９に記載の方法において、前記初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、前記循環バッファ内の前記ビット列を取得し、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、ＢＲＯインタリーバにより、前記初期ビット列においてビット位置インデクスｎを有するビットＳｎを、前記循環バッファ内の位置インデクスｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする方法。
  11. 請求項９に記載の方法において、前記初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝にビット逆順（ＢＲＯ）インターリーブを施すことにより、前記循環バッファ内の前記ビット列を取得し、ｎ＝０，１，…，Ｎ−１とし、ｍ＝０，１，…，Ｎ−１とし、ｍをオフセットとし、ｍｏｄ（ｘ１，ｘ２）を除算ｘ１／ｘ２の剰余とし、ｘ１を整数とし、ｘ２を正の整数として、ＢＲＯインタリーバにより、前記初期ビット列においてビット位置インデクスｎを有するビットＳｎを、前記循環バッファ内の位置インデクスＮ−１−ｍｏｄ（ＢＲＯ（ｎ）＋ｍ，Ｎ）を有する位置にマッピングする方法。
  12. 請求項９から請求項１１のいずれか一項に記載の方法において、前記所定の開始位置は、
    前記循環バッファ内のビット列の開始ビット位置を前記所定の開始位置とすること、
    Ｐ０を前記循環バッファにおけるビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとして、前記循環バッファ内のＰ０＝Ｍ−１の位置を前記所定の開始位置とすること、
    Ｎを前記初期ビット列の長さとして、前記循環バッファ内のＰ０＝Ｎ−Ｍの位置を前記所定の開始位置とすること、
    前記循環バッファ内のビット列の終了ビット位置を前記所定の開始位置とすること
    のうちのいずれかの手法で選択される方法。
  13. 請求項１、請求項５から請求項８、及び請求項１２のいずれか一項に記載の方法において、前記循環バッファ内のビット列の所定の開始位置から前記指定された長さのビット列を順次選択し、前記指定された長さのビット列を前記送信ビット列とすることは、
    前記循環バッファ内のビット列内の所定の位置からインデクスの昇順又は降順で、ビットを順次選択することと、
    前記読み出しが前記循環バッファ内のビット列の終端に達した場合、前記循環バッファ内のビット列の他端から前記指定された長さのビット列が読み出されるまで読み出しを継続することと、
    前記指定された長さのビット列を前記送信ビット列とすることとを含む方法。
  14. 請求項１、請求項７、及び請求項１３のいずれか一項に記載の方法において、前記所定の開始位置から前記指定された長さのビット列を順次選択することは、
    前記ポーラ符号化の符号レートが所定の閾値以下の場合、Ｐ０を前記循環バッファにおけるビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、Ｎを初期ビット列の長さとして、前記循環バッファ内のＰ０＝Ｎ−Ｍの位置を前記所定の開始位置とし、インデクスの昇順でＭビットを順次選択し、前記読み出しが、前記循環バッファ内のビット列の終端に達した場合、前記循環バッファ内のビット列の他端からの読み出しを継続することを含む方法。
  15. 請求項１、請求項８、及び請求項１３のいずれか一項に記載の方法において、前記所定の開始位置から前記指定された長さのビット列を順次選択することは、
    前記ポーラ符号化の符号レートが所定の閾値より高いとき、前記循環バッファ内のビット列の開始ビット位置を前記所定の開始位置として、インデクスの昇順でＭビットを順次選択し、前記読み出しが前記循環バッファ内のビット列の終端に達した場合、Ｎを前記初期ビット列の長さとして、前記循環バッファ内のビット列の他端からの読み出しを継続することを含む方法。
  16. 請求項１、請求項５から請求項８、及び請求項１２から請求項１５のいずれか一項に記載の方法において、前記送信ビット列は、前記循環バッファから読み出された前記指定された長さのビット列と同じ順番又は逆の順番で配列される方法。
  17. 請求項１から請求項１６のいずれか一項に記載の方法において、前記Ｋ個の情報ビットは、チェックビットを含む方法。
  18. ポーラ符号のレートマッチング装置であって、
    Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、前記Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成するように構成された生成モジュールと、
    ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、前記初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、前記循環バッファのｑ個の部分にビットを書き込むように構成された書込モジュールと、
    前記循環バッファ内のビット列の所定の開始位置から指定された長さのビット列を順次選択するように構成された読出モジュールと、
    前記指定された長さのビット列を送信ビット列とするように構成された判定モジュールとを備える装置。
  19. 請求項１８記載の装置において、前記所定の規則は、前記ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、前記初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、前記循環バッファの位置インデクスであり、前記書込モジュールは、前記一対一マッピングインターリーブ関数ｆ（ｎ）に従って、前記初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、前記循環バッファにおける位置インデクスｆ（ｎ）を有する位置にマッピングするように構成されている装置。
  20. 請求項１８記載の装置において、前記所定の規則は、前記ポーラ符号のデータ特性に従って生成された一対一マッピングインターリーブ関数ｐ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ−１であり、ｐ（ｎ）＝０，１，…，Ｎ−１であり、ｐ（ｎ）は、初期ビット列のビット位置インデクスであり、ｎは、前記循環バッファの位置インデクスであり、
    前記初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、前記循環バッファのｑ個の部分に前記ビットを書き込む動作は、前記一対一マッピングインターリーブ関数ｐ（ｎ）に従って、前記初期ビット列のビット位置インデクスｐ（ｎ）を有するビットＳｐ（ｎ）を、前記循環バッファ内の位置インデクスｎを有する位置にマッピングすることを含む装置。
  21. 請求項１８から請求項２０のいずれか一項に記載の装置において、前記所定の開始位置は、
    前記循環バッファ内のビット列の開始ビット位置を所定の開始位置とすること、
    Ｐ０を前記循環バッファにおけるビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、Ｎを初期ビット列の長さとして、前記循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とすること、
    Ｐ０を前記循環バッファにおけるビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、Ｎを前記初期ビット列の長さとして、前記循環バッファ内のＰ０＝Ｎ−Ｍの位置を前記所定の開始位置とすること、
    前記循環バッファ内のビット列の終了ビット位置を前記所定の開始位置とすること
    のうちのいずれかの手法で選択される装置。
  22. ポーラ符号のレートマッチング装置であって、プロセッサ及びメモリを備え、
    前記メモリは、前記プロセッサによって実行可能な命令を格納するように構成され、
    前記プロセッサは、前記メモリに格納された命令に従って、
    Ｋ及びＮを共に正の整数とし、ＫをＮ以下として、Ｋ個の情報ビットと（Ｎ−Ｋ）個の凍結ビットとを連結してＮビットのビット列を生成し、サイズＮ×Ｎの生成行列を有するポーラ符号器によって、Ｎビットのビット列を符号化して、Ｎビットの初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝を生成し、
    ｑ＝１、２、３、又は４として、循環バッファをｑ個の部分に分割し、初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝から非反復的にビットを選択し、所定の規則に従って、前記循環バッファのｑ個の部分にビットを書き込み、
    前記循環バッファ内の所定の開始位置から指定された長さのビット列を順次選択し、指定された長さのビット列を送信ビット列とする
    動作を実行するように構成されている装置。
  23. 請求項２２記載の装置において、前記プロセッサは、メモリ内に格納された命令に従って、前記初期ビット列｛Ｓ０，Ｓ１，…，ＳＮ−１｝に対する所定の規則がポーラ符号のデータ特性に従って生成される一対一マッピングインターリーブ関数ｆ（ｎ）によって決定され、ｎ＝０，１，…，Ｎ−１であり、ｆ（ｎ）＝０，１，…，Ｎ−１であり、ｎは、前記初期ビット列のビット位置インデクスであり、ｆ（ｎ）は、前記循環バッファの位置インデクスであり、一対一マッピングインターリーブ関数に従って、初期ビット列におけるビット位置インデクスｎを有するビットＳｎを、前記循環バッファ内の位置インデクスｆ（ｎ）を有する位置にマッピングする動作を実行するように更に構成されている装置。
  24. 請求項２２又は請求項２３に記載の装置において、前記所定の開始位置は、
    前記循環バッファ内のビット列の開始ビット位置を所定の開始位置とすること、
    Ｐ０を前記循環バッファにおけるビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、前記循環バッファ内のＰ０＝Ｎ−Ｍの位置を所定の開始位置とすること、
    Ｐ０を前記循環バッファにおけるビット列の位置インデクスとし、Ｍを前記送信ビット列の長さとし、Ｎを前記初期ビット列の長さとして、前記循環バッファ内のＰ０＝Ｎ−Ｍの位置を前記所定の開始位置とすること、
    前記循環バッファ内のビット列の終了ビット位置を前記所定の開始位置とすること
    のうちのいずれかの手法で選択される装置。
  25. 請求項１から請求項１７のいずれか一項に記載の方法を実行するように構成されたコンピュータ実行可能命令を格納するコンピュータ可読記憶媒体。
JP2019537290A 2017-01-09 2018-01-09 ポーラ符号のレートマッチング方法及び装置 Active JP6882490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021078310A JP7321208B2 (ja) 2017-01-09 2021-05-06 ポーラ符号のレートマッチング方法及び装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201710014289.6 2017-01-09
CN201710014289 2017-01-09
CN201710056532.0 2017-01-25
CN201710056532.0A CN108288966B (zh) 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置
PCT/CN2018/071956 WO2018127206A1 (zh) 2017-01-09 2018-01-09 极性Polar码的速率匹配处理方法及装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021078310A Division JP7321208B2 (ja) 2017-01-09 2021-05-06 ポーラ符号のレートマッチング方法及び装置

Publications (2)

Publication Number Publication Date
JP2020507250A true JP2020507250A (ja) 2020-03-05
JP6882490B2 JP6882490B2 (ja) 2021-06-02

Family

ID=62831294

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019537290A Active JP6882490B2 (ja) 2017-01-09 2018-01-09 ポーラ符号のレートマッチング方法及び装置
JP2021078310A Active JP7321208B2 (ja) 2017-01-09 2021-05-06 ポーラ符号のレートマッチング方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021078310A Active JP7321208B2 (ja) 2017-01-09 2021-05-06 ポーラ符号のレートマッチング方法及び装置

Country Status (5)

Country Link
US (3) US11342945B2 (ja)
EP (1) EP3567734B1 (ja)
JP (2) JP6882490B2 (ja)
KR (2) KR102244117B1 (ja)
CN (2) CN116707540B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117500062A (zh) 2016-08-12 2024-02-02 中兴通讯股份有限公司 一种无线通信方法、终端以及非暂时性计算机可读存储介质
CN116707540B (zh) 2017-01-09 2024-04-26 中兴通讯股份有限公司 极性Polar码的速率匹配处理方法及装置
EP3501109B1 (en) * 2017-04-01 2023-12-27 Huawei Technologies Co., Ltd. Polar code transmission method and apparatus
KR20220000707A (ko) * 2020-06-26 2022-01-04 삼성전자주식회사 통신 시스템에서 극 부호의 부호화 또는 복호화를 위한 장치 및 방법
CN114513212A (zh) * 2020-11-16 2022-05-17 华为技术有限公司 一种极化编码方法和装置
US12021548B2 (en) 2022-05-10 2024-06-25 Samsung Display Co., Ltd. System and method for efficient transition encoding for decimation CDR

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160352464A1 (en) * 2014-02-21 2016-12-01 Huawei Technologies Co., Ltd. Rate matching method and apparatus for polar code

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8726121B2 (en) 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
US20080301536A1 (en) 2007-05-31 2008-12-04 Interdigital Technology Corporation Channel coding and rate matching for lte control channels
EP2111703B1 (en) * 2007-06-13 2013-01-02 LG Electronics Inc. Method for sub -packet generation with adaptive bit index
US8780930B2 (en) * 2008-08-21 2014-07-15 Telefonaktiebolaget L M Ericsson (Publ) System and method for removing PDCCH detection errors in a telecommunications network
CN103312442B (zh) * 2012-03-15 2017-11-17 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
CN103023618B (zh) * 2013-01-11 2015-04-22 北京邮电大学 一种任意码长的极化编码方法
CN103746708A (zh) * 2013-10-25 2014-04-23 中国农业大学 一种Polar-LDPC级联码的构造方法
JP6266802B2 (ja) * 2013-11-13 2018-01-24 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法
RU2688751C2 (ru) * 2013-12-30 2019-05-22 Хуавей Текнолоджиз Ко., Лтд. Способ и устройство согласования кодовой скорости полярного кода
EP3113398B1 (en) * 2014-03-19 2020-04-22 Huawei Technologies Co., Ltd. Polar code rate-matching method and rate-matching device
RU2679723C1 (ru) * 2014-03-21 2019-02-12 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство согласования скорости полярного кода
RU2691885C2 (ru) 2014-03-24 2019-06-18 Хуавэй Текнолоджиз Ко., Лтд. Способ согласования скорости полярного кода и устройство согласования скорости полярного кода
CN104065457B (zh) * 2014-06-27 2017-12-19 京信通信系统（中国）有限公司 一种合并译码的方法及装置
CN106533611A (zh) * 2015-09-14 2017-03-22 中兴通讯股份有限公司 一种卷积码的数据发送方法及装置
CN105811998B (zh) * 2016-03-04 2019-01-18 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
US10432234B2 (en) * 2016-07-19 2019-10-01 Mediatek Inc. Low complexity rate matching for polar codes
US10389484B2 (en) 2016-07-29 2019-08-20 Lg Electronics Inc. Method for performing polar coding and apparatus therefor
EP3563626B2 (en) 2016-12-30 2024-07-24 Whirlpool Corporation Cost effective hybrid protection for high power amplifier.
CN117375765A (zh) 2017-01-05 2024-01-09 华为技术有限公司 速率匹配方法、编码装置和通信装置
WO2018126476A1 (en) 2017-01-09 2018-07-12 Qualcomm Incorporated Rate-matching scheme for control channels using polar codes
CN116707540B (zh) 2017-01-09 2024-04-26 中兴通讯股份有限公司 极性Polar码的速率匹配处理方法及装置
KR102541319B1 (ko) * 2018-03-29 2023-06-08 삼성전자주식회사 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160352464A1 (en) * 2014-02-21 2016-12-01 Huawei Technologies Co., Ltd. Rate matching method and apparatus for polar code

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ERICSSON: "Considerations of CBRM and HARQ Operations[online]", 3GPP TSG-RAN WG1#49B, vol. R1-073030, JPN6020041421, 2007, ISSN: 0004377452 *
ZTE: "Polar Codes Contruction and Rate Matching Scheme[online]", 3GPP TSG RAN WG1 #89, vol. R1-1707183, JPN6021012056, 7 May 2017 (2017-05-07), ISSN: 0004479347 *

Also Published As

Publication number Publication date
US20240259035A1 (en) 2024-08-01
EP3567734A1 (en) 2019-11-13
JP7321208B2 (ja) 2023-08-04
JP2021119706A (ja) 2021-08-12
CN116707540A (zh) 2023-09-05
CN108288966B (zh) 2022-11-18
CN108288966A (zh) 2018-07-17
KR102244117B1 (ko) 2021-04-27
US20200083912A1 (en) 2020-03-12
KR20210046842A (ko) 2021-04-28
JP6882490B2 (ja) 2021-06-02
US20220399906A1 (en) 2022-12-15
EP3567734B1 (en) 2024-08-07
KR102383593B1 (ko) 2022-04-08
CN116707540B (zh) 2024-04-26
US11955992B2 (en) 2024-04-09
KR20190111991A (ko) 2019-10-02
US11342945B2 (en) 2022-05-24
EP3567734A4 (en) 2020-09-09

Similar Documents

Publication Publication Date Title
JP7321208B2 (ja) ポーラ符号のレートマッチング方法及び装置
US10554224B2 (en) Method and apparatus for processing data with polar encoding
AU2018285297B2 (en) Rate matching method and apparatus, and rate de-matching method and apparatus
CN105453466B (zh) 极化码的速率匹配方法及装置
CN105684316B (zh) 一种Polar码编码方法、装置
JP3958745B2 (ja) 通信システムのインターリービング装置及び方法
RU2679732C1 (ru) Способ и устройство для согласования скорости передачи
US8438448B2 (en) Decoding method and device for low density generator matrix codes
JPWO2019130475A1 (ja) 通信路分極を用いた誤り訂正符号化方法および装置、復号方法および装置
JP2020516111A (ja) ポーラ符号化および復号方法、送信デバイス、ならびに受信デバイス
CN114598331A (zh) Polar码的编码方法、编译码方法及装置
JP2019525630A (ja) 分極化符号のレートマッチング方法および装置
WO2018127206A1 (zh) 极性Polar码的速率匹配处理方法及装置
CN108429553B (zh) 极化码的编码方法、编码装置及设备
CN108628698B (zh) 计算crc编码的方法和装置
KR20060121312A (ko) 컨볼루션 터보 부호 인터리버
US10931303B1 (en) Data processing system
CN109391365B (zh) 一种交织方法及装置
WO2023216850A1 (zh) 编码方法及装置
KR101290472B1 (ko) 이동 통신 시스템에서 병렬 복호 방법 및 장치
KR20040037624A (ko) 인터리빙된 데이터 열의 디인터리빙 방법 및 장치
JP5510189B2 (ja) インタリーブ装置及びインタリーブ方法
CN117200807A (zh) 一种数据处理方法、装置、电子设备及存储介质
WO2019029397A1 (zh) 一种交织方法及装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210506

R150 Certificate of patent or registration of utility model

Ref document number: 6882490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250