CN116707540A - 极性Polar码的速率匹配处理方法及装置 - Google Patents

极性Polar码的速率匹配处理方法及装置 Download PDF

Info

Publication number
CN116707540A
CN116707540A CN202211583734.8A CN202211583734A CN116707540A CN 116707540 A CN116707540 A CN 116707540A CN 202211583734 A CN202211583734 A CN 202211583734A CN 116707540 A CN116707540 A CN 116707540A
Authority
CN
China
Prior art keywords
bit sequence
circular buffer
bit
initial
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211583734.8A
Other languages
English (en)
Other versions
CN116707540B (zh
Inventor
陈梦竹
许进
徐俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202211583734.8A priority Critical patent/CN116707540B/zh
Publication of CN116707540A publication Critical patent/CN116707540A/zh
Application granted granted Critical
Publication of CN116707540B publication Critical patent/CN116707540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6591—Truncation, saturation and clamping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Abstract

本发明提供了一种极性Polar码的速率匹配处理方法及装置，其中方法包括：将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Po lar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN‑1}，其中，K和N均为正整数，且K小于等于N；将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN‑1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。大大降低了Polar码的硬件复杂度。

Description

极性Polar码的速率匹配处理方法及装置
本申请是申请号为“201710056532.0”，申请日为“2017年1月25日”，题目为“极性Polar码的速率匹配处理方法及装置”的中国专利申请的分案申请。
技术领域
本发明涉及通信领域，具体而言，涉及一种极性Polar码的速率匹配处理方法及装置。
背景技术
目前的相关技术中，Polar码是一种被严格证明的可达信道容量的构造性编码方式，更能满足5G New RAT中对通信吞吐量(Throughput)和时延(Latency)的要求。Polar码编码后的码字可表示为
x＝u·GN
其中u＝(u1,,,uN)由信息比特和冻结比特组成， 表示对矩阵F2进行n次克罗内克积操作，且/>BN是比特反序置换矩阵。BN是将一个N×N的单位方阵IN各行按照比特反序重排得到：对每一个序号i∈{1,2,…,N}，将(i-1)按二进制表示为(i-1)→(bn,bn-1,…,b1)，其中n＝log2N，再将二进制序列反序，得到二进制数(b1,b2,…,bn)，将二进制表示为十进制(j-1)，令BN的第i行为原单位方阵IN的第j行。
长度为N的Polar码编码结构可以用两个长度为N/2的编码结构递归得到，图1是现有技术中极性码编码递归结构示意图，图2是现有技术中极性码编码递归结构的最小基本单元结构示意图。如图1、2所示，递归结构的最小单元(N＝2)为图2所示的基本单元。
Polar码编码后的数据比特序列长度N为2的幂次，为此需利用打孔(Puncturing)的方式舍弃多余的比特来进行速率匹配，实现任意码长的传输。不同码长和码率打孔图样不一样，因此，需要通过不同硬件模块实现速率匹配，从而导致不同的应用场景下Polar码硬件复杂度较大。
针对相关技术中，实现发送任意长度比特序列的Polar码硬件复杂度较大的问题，尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种极性Polar码的速率匹配处理方法及装置，以至少解决相关技术中发送任意长度比特序列的Polar码硬件实现复杂度较大的问题。
根据本发明的一个方面，提供了一种极性Polar码的速率匹配处理方法，包括：将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN-1}，其中，K和N均为正整数，且K小于等于N；将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN-1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。
可选地，所述极性Polar码的母码长度 表示向上取整,0≤Δ＜2，R为Polar码进行编码的码率。
可选地，对所述初始比特序列{S0,S1,...,SN-1}的预设处理规则由依据极性Polar码的数据特征产生的一一映射交织函数f(n)确定,其中n＝0,1,…,N-1，f(n)＝0,1,…,N-1，n为初始比特序列中比特位置索引，f(n)为循环缓存位置索引,根据所述一一映射交织函数将初始比特序列中第n个比特Sn映射到循环缓存中索引号为f(n)的位置处。
可选地，所述一一映射交织函数f(n)具有以下嵌套特征：对{n0}→{f(n0)}的映射关系可以直接由所述一一映射交织函数的映射关系{n}→{f(n)}将序列{n}和序列{f(n)}中大于N0的元素删除得到，其中n0＝0,1,2,..,N0-1,N0为小于等于N的正整数。
可选地，对所述初始比特序列{S0,S1,...,SN-1}预设处理可以根据极性Polar码的数据特征将所述初始比特序列中第n个比特Sn映射到循环缓存中索引号为mod(f(n)+m,N)的位置,其中m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余，x1为整数，x2为正整数。
可选地，所述数据特征至少包括以下之一：传输块长度、码率、可用物理资源块数、调制编码等级、用户设备类型索引、数据传输链路方向。
可选地，所述循环缓存包括：第一比特序列部分、第二比特序列部分，其中，所述第一比特序列部分由所述初始比特序列中t1个连续的比特顺序构成或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t2个比特按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
或所述第一比特序列部分由所述初始比特序列中t2个连续的比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个比特顺序构成或按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
其中，所述第一比特序列部分、所述第二比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，将所述初始比特序列记为{S0,S1,...,SN-1}，所述第一比特序列部分由所述初始比特序列中的t1个连续比特顺序或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余N-t1个连续比特/>按BRO交织顺序构成，或
所述第一比特序列部分由所述初始比特序列中的N-t1个连续比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个连续比特/>顺序或按BRO交织顺序构成。
可选地，所述循环缓存包括：第三比特序列部分、第四比特序列部分、第五比特序列部分，其中，所述第三比特序列部分由所述初始比特序列中t3个连续的比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中t5个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
或
所述第三比特序列部分由所述初始比特序列中t5个比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余t3个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
其中，所述第三比特序列部分、所述第四比特序列部分、所述第五比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，将所述初始比特序列记为{S0,S1,...,SN-1}，所述第三比特序列部分由t3个连续的比特中顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分由t4个比特/>和t4个比特/>按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由初始比特序列中其余N-t3-2t4个比特/>和/>顺序构成或按BRO交织顺序构成或行列交织构成，其中，当t3＝N/4时，/>当t4＝N/4时，/> 表示空集符号，或
所述第三比特序列部分由N-t3-2t4个比特 和/>顺序构成或按BRO交织顺序构成或行列交织构成；所述第四比特序列部分由t4个比特/>和t4个比特按BRO交织顺序构成或行列交织构成或交错构成；所述第五比特序列部分由比特序列/>顺序构成或按BRO交织顺序构成或行列交织构成，其中，当t3＝N/4时，/>当t4＝N/4时，/>
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，将所述初始比特序列记为{S0,S1,...,SN-1}，所述第六比特序列部分由t6个比特{I1}按BRO交织顺序构成，其中，{I1}为比特序列集合{S0,S1,...,Sa-1}和比特序列集合{SBRO(j)}的交集，a为大于或等于0，且小于或等于N的整数，当a＝0时，j＝M,…,N-1,M为待发送的比特序列的长度；所述第七比特序列部分由t7个比特{I2}顺序或者按BRO交织顺序构成，{I2}为比特序列集合{S0,S1,...,Sa-1}和比特序列集合{I2}的差集；所述第九比特序列部分由t9个比特{I4}按BRO交织顺序构成，{I4}为比特序列集合{Sa,Sa+1,...,SN-1}和比特序列集合{SBRO(j)}的交集，当a＝N时，/>所述第八比特序列部分由t8个比特{I3}按BRO交织顺序构成，{I3}为比特序列集合{Sa,Sa+1,...,SN-1}和比特序列集合{I4}的差集；或
将所述初始比特序列记为{S0,S1,...,SN-1}，所述第六比特序列部分由t9个比特{I4}按BRO交织顺序构成，其中{I4}为比特序列集合{SN-1,SN-2,...,Sa}和比特序列集合{SBRO(j)}的交集，a为大于等于0小于等于N的整数，j＝N-1,N-2,…,M,M为待发送的比特序列的长度，当a＝N时，所述第七比特序列部分由t8个比特{I3}按BRO交织顺序构成，{I3}为比特序列集合{SN-1,SN-2,...,Sa}和比特序列集合{I4}的差集；所述第九比特序列部分由t6个比特{I1}顺序构成或交织构成，{I1}为比特序列集合{Sa-1,Sa-2,...,S0}和比特序列集合{SBRO(j)}的交集，当a＝0时，/>所述第八比特序列部分由t7个比特{I2}顺序构成或按BRO交织顺序构成{I2}为比特序列集合{Sa-1,Sa-2,...,S0}和比特序列集合{I1}的差集；
其中，所述第六比特序列部分、所述第七比特序列部分、所述第八比特序列部分、所述第九比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
当极性Polar编码的码率小于或等于预设阈值时，将P0＝N-M作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第七比特序列部分的起始比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第八比特序列部分的末尾比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第七比特序列部分的起始比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，将P0＝M-1作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第八比特序列部分的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特顺序或按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特顺序构成或按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，将所述初始比特序列记为{S0,S1,...,SN-1}，所述第七比特序列部分由t7个比特{I2}按BRO交织顺序构成，{I2}为比特序列集合{S0,S1,...,Sa-1}和比特序列集合{SBRO(j)}的交集，a为大于等于0小于等于N的整数，当a＝0时，j＝M,…,N-1,M为待发送的比特序列的长度；所述第六比特序列部分由t6个比特{I1}顺序构成或按BRO交织顺序构成，其中{I1}为比特序列集合/>和比特序列集合{I2}的差集；所述第八比特序列部分由t8个比特{I3}按BRO交织顺序构成，{I3}为比特序列集合{Sa,Sa+1,...,SN-1}和比特序列集合{SBRO(j)}的交集，当a＝N时，/>所述第九比特序列部分由t9个比特{I4}按BRO交织顺序构成，{I4}为比特序列集合{Sa,Sa+1,...,SN-1}和比特序列集合{I3}的差集，或
将所述初始比特序列记为{S0,S1,...,SN-1}，所述第七比特序列部分由t8个比特{I3}按BRO交织顺序构成，{I3}为比特序列集合{SN-1,SN-2,...,Sa}和比特序列集合{SBRO(j)}的交集，a为大于等于0小于等于N的整数，j∈{M,…,N-1},M为待发送的比特序列的长度，当a＝N时，所述第六比特序列部分由t9个比特{I4}按BRO交织顺序构成，其中{I4}为比特序列集合{SN-1,SN-2,...,Sa}和比特序列集合{I3}的差集；所述第八比特序列部分由t7个比特{I2}按BRO交织顺序构成，/>为比特序列集合{Sa-1,Sa-2,...,S0}和比特序列集合{SBRO(j)}的交集，当a＝0时，/>所述第九比特序列部分由t6个比特{I1}顺序构成或按BRO交织顺序构成，/>为比特序列集合{Sa-1,Sa-2,...,S0}和比特序列集合{I2}的差集；
其中，所述第六比特序列部分、所述第七比特序列部分、所述第八比特序列部分、所述第九比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
当极性Polar编码的码率小于或等于预设阈值时，将所述循环缓存中的比特序列的第八比特序列部分的起始比特位置作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，所述循环缓存中的比特序列的第九比特序列部分的起始比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，若M≤t8+t9，将P0＝t6+t7+M-1作为所述预设的起始位置,若M>t8+t9，将P0＝M-1-t8-t9作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第六比特序列部分的末尾比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，M≤t8+t9，将P0＝t8+t9-M作为所述预设的起始位置,若M>t8+t9，将P0＝N+t8+t9-M作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第九比特序列部分的起始比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，将所述循环缓存中的比特序列的第七比特序列部分的末尾比特位置作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第六比特序列部分的末尾比特位置作为所述预设的起始位置。
可选地，所述预设阈值取自集合{1/3,1/2}。
可选地，所述极性Polar码的母码长度 表示向上取整，R为码率，m为正整数。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为N-1-mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为待发送的比特序列包括：
在得到的所述循环缓存中的比特序列中，从预设位置开始，按照索引递增或索引递减的方式顺序读取比特，当读到所述循环缓存中的比特序列的一端时，跳至所述循环缓存中的比特序列的另一端继续读取，直至读取所述指定长度的比特序列，并将读取后的指定长度的比特序列作为待发送的比特序列。
可选地，所述待发送比特序列为从循环缓存读取的比特序列的顺序或者逆序排列。
根据本发明的另一个方面，还提供了一种极性Polar码的速率匹配处理装置，包括：生成模块，用于将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN-1}，其中，K和N均为正整数，且K小于等于N；写入模块，用于将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN-1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；读取模块，用于在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列；确定模块，用于将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。
可选地，对所述初始比特序列{S0,S1,...,SN-1}的预设处理规则由依据极性Polar码的数据特征产生的一一映射交织函数f(n)确定,其中n＝0,1,…,N-1，f(n)＝0,1,…,N-1，n为初始比特序列中比特位置索引，f(n)为循环缓存位置索引,根据所述一一映射交织函数将初始比特序列中第n个比特Sn映射到循环缓存中索引号为f(n)的位置处。
可选地，所述一一映射交织函数f(n)具有以下嵌套特征：
对{n0}→{f(n0)}的映射关系可以直接由所述一一映射交织函数的映射关系{n}→{f(n)}将序列{n}和序列{f(n)}中大于N0的元素删除得到，其中n0＝0,1,2,..,N0-1,N0为小于等于N的正整数。
可选地，对所述初始比特序列{S0,S1,...,SN-1}预设处理可以根据极性Polar码的数据特征将所述初始比特序列中第n个比特Sn映射到循环缓存中索引号为mod(f(n)+m,N)的位置,其中m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余，x1整数，x2为正整数。
可选地，所述循环缓存包括：第一比特序列部分、第二比特序列部分，其中，所述第一比特序列部分由所述初始比特序列中t1个连续的比特顺序构成或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t2个比特按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
或所述第一比特序列部分由所述初始比特序列中t2个连续的比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个比特顺序构成或按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
其中，所述第一比特序列部分、所述第二比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述循环缓存包括：第三比特序列部分、第四比特序列部分、第五比特序列部分，其中，所述第三比特序列部分由所述初始比特序列中t3个连续的比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中t5个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
或
所述第三比特序列部分由所述初始比特序列中t5个比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余t3个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
其中，所述第三比特序列部分、所述第四比特序列部分、所述第五比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特顺序或按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特顺序构成或按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述极性Polar码的母码长度 表示向上取整，m为正整数。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为N-1-mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
根据本发明的另一个方面，还提供了一种极性Polar码的速率匹配处理装置，包括：处理器；存储器，用于存储所述处理器可执行的指令；所述处理器用于根据所述存储器中存储的指令执行以下操作：将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN-1}，其中，K和N均为正整数，且K小于等于N；将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN-1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。
可选地，所述处理器还用于根据所述存储器中存储的指令执行以下操作：对所述初始比特序列{S0,S1,...,SN-1}的预设处理规则由依据极性Polar码的数据特征产生的一一映射交织函数f(n)确定,其中n＝0,1,…,N-1，f(n)＝0,1,…,N-1，n为初始比特序列中比特位置索引，f(n)为循环缓存位置索引,根据所述一一映射交织函数将初始比特序列中第n个比特Sn映射到循环缓存中索引号为f(n)的位置处。
可选地，所述一一映射交织函数f(n)具有以下嵌套特征：
对{n0}→{f(n0)}的映射关系可以直接由所述一一映射交织函数的映射关系{n}→{f(n)}将序列{n}和序列{f(n)}中大于N0的元素删除得到，其中n0＝0,1,2,..,N0-1,N0为小于等于N的正整数。
可选地，对所述初始比特序列{S0,S1,...,SN-1}预设处理可以根据极性Polar码的数据特征将所述初始比特序列中第n个比特Sn映射到循环缓存中索引号为mod(f(n)+m,N)的位置,其中m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余，x1整数，x2为正整数。
可选地，所述循环缓存包括：第一比特序列部分、第二比特序列部分，其中，所述第一比特序列部分由所述初始比特序列中t1个连续的比特顺序构成或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t2个比特按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
或所述第一比特序列部分由所述初始比特序列中t2个连续的比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个比特顺序构成或按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
其中，所述第一比特序列部分、所述第二比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述循环缓存包括：第三比特序列部分、第四比特序列部分、第五比特序列部分，其中，所述第三比特序列部分由所述初始比特序列中t3个连续的比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余的t5个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
或
所述第三比特序列部分由所述初始比特序列中t5个比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余t3个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，/>
其中，所述第三比特序列部分、所述第四比特序列部分、所述第五比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特顺序或按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特顺序构成或按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述极性Polar码的母码长度 表示向上取整，R为码率，m为正整数。/>
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为N-1-mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
在本发明实施例中，还提供了一种计算机存储介质，该计算机存储介质可以存储有执行指令，该执行指令用于执行上述实施例中的极性Polar码的速率匹配处理方法的实现。
通过本发明，通过将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN-1}，将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN-1}中选取比特序列按照预设处理规则写入循环缓存各部分中；在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为速率匹配的待发送比特序列，解决了相关技术中，Polar码硬件复杂度较大以及Polar码在混合自动重传请求时编码过程繁琐等问题，大大降低了Polar码的硬件复杂度，简化了混合自动重传请求时编码过程。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是现有技术中极性码编码递归结构示意图；
图2是现有技术中极性码编码递归结构的最小基本单元结构示意图；
图3是根据本发明实施例1的极性Polar码的速率匹配处理方法的流程图；
图4是根据本发明实施例2的极性Polar码的速率匹配处理装置的结构框图(一)；
图5是根据本发明实施例的极性Polar码的速率匹配处理装置的结构框图(二)。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
根据本发明实施例，提供了一种极性Polar码的速率匹配处理方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在上述运行环境下，本申请提供了如图3所示的极性Polar码的速率匹配处理方法。图3是根据本发明实施例1的极性Polar码的速率匹配处理方法的流程图，如图3所示，包括以下步骤：
步骤S302，将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN-1}，其中，K和N均为正整数，且K小于等于N；
步骤S304，将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN-1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；
步骤S306，在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。
通过上述步骤，对待发送的比特序列进行Polar编码后，根据预设规则对进行Polar编码后比特序列进行处理，得到循环缓存中的比特序列，并从预设的起始位置开始顺序读取指定长度的比特序列作为待发送的比特序列，这样，通过相应的处理和读取规则，即可匹配不同应用场景下数据比特传输，解决了相关技术中，Polar码硬件复杂度较大以及Polar码在混合自动重传请求中编码过程繁琐的问题，大大降低了Polar码的硬件复杂度，简化了编码过程。
需要说明的是，此处的循环缓存可以是硬件循环缓存器，也可以是虚拟装置，本发明实施例对此不作限定。
可选地，所述极性Polar码的母码长度 表示向上取整,0≤Δ＜2，R为Polar码进行编码的码率。
可选地，对所述初始比特序列{S0,S1,...,SN-1}的预设处理规则由依据极性Polar码的数据特征产生的一一映射交织函数f(n)确定,其中n＝0,1,…,N-1，f(n)＝0,1,…,N-1，n为初始比特序列中比特位置索引，f(n)为循环缓存位置索引,根据所述一一映射交织函数将初始比特序列中第n个比特Sn映射到循环缓存中索引号为f(n)的位置处。
可选地，所述一一映射交织函数f(n)具有以下嵌套特征：对{n0}→{f(n0)}的映射关系可以直接由所述一一映射交织函数的映射关系{n}→{f(n)}将序列{n}和序列{f(n)}中大于N0的元素删除得到，其中n0＝0,1,2,..,N0-1,N0为小于等于N的正整数。
可选地，对所述初始比特序列{S0,S1,...,SN-1}预设处理可以根据极性Polar码的数据特征将所述初始比特序列中第n个比特Sn映射到循环缓存中索引号为mod(f(n)+m,N)的位置,其中m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余，x1为整数，x2为正整数。
可选地，所述数据特征至少包括以下之一：传输块长度、码率、可用物理资源块数、调制编码等级、用户设备类型索引、数据传输链路方向。
可选地，所述循环缓存包括：第一比特序列部分、第二比特序列部分，其中，所述第一比特序列部分由所述初始比特序列中t1个连续的比特顺序构成或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t2个比特按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
或所述第一比特序列部分由所述初始比特序列中t2个连续的比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个比特顺序构成或按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
其中，所述第一比特序列部分、所述第二比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，将所述初始比特序列记为{S0,S1,...,SN-1}，所述第一比特序列部分由所述初始比特序列中的t1个连续比特顺序或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余N-t1个连续比特/>按BRO交织顺序构成，或
所述第一比特序列部分由所述初始比特序列中的N-t1个连续比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个连续比特/>顺序或按BRO交织顺序构成。
可选地，所述循环缓存包括：第三比特序列部分、第四比特序列部分、第五比特序列部分，其中，所述第三比特序列部分由所述初始比特序列中t3个连续的比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中t5个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
或
所述第三比特序列部分由所述初始比特序列中t5个比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余t3个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
其中，所述第三比特序列部分、所述第四比特序列部分、所述第五比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，将所述初始比特序列记为{S0,S1,...,SN-1}，所述第三比特序列部分由t3个连续的比特中顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分由t4个比特/>和t4个比特/>按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由初始比特序列中其余N-t3-2t4个比特/>和/>顺序构成或按BRO交织顺序构成或行列交织构成，其中，当t3＝N/4时，/>当t4＝N/4时，/> 表示空集符号，或
所述第三比特序列部分由N-t3-2t4个比特 和/>顺序构成或按BRO交织顺序构成或行列交织构成；所述第四比特序列部分由t4个比特/>和t4个比特按BRO交织顺序构成或行列交织构成或交错构成；所述第五比特序列部分由比特序列/>顺序构成或按BRO交织顺序构成或行列交织构成，其中，当t3＝N/4时，/>当t4＝N/4时，/>
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。/>
可选地，将所述初始比特序列记为{S0,S1,...,SN-1}，所述第六比特序列部分由t6个比特{I1}按BRO交织顺序构成，其中，{I1}为比特序列集合{S0,S1,...,Sa-1}和比特序列集合{SBRO(j)}的交集，a为大于或等于0，且小于或等于N的整数，当a＝0时，j＝M,…,N-1,M为待发送的比特序列的长度；所述第七比特序列部分由t7个比特{I2}顺序或者按BRO交织顺序构成，{I2}为比特序列集合{S0,S1,...,Sa-1}和比特序列集合{I2}的差集；所述第九比特序列部分由t9个比特{I4}按BRO交织顺序构成，{I4}为比特序列集合{Sa,Sa+1,...,SN-1}和比特序列集合{SBRO(j)}的交集，当a＝N时，/>所述第八比特序列部分由t8个比特{I3}按BRO交织顺序构成，{I3}为比特序列集合{Sa,Sa+1,...,SN-1}和比特序列集合{I4}的差集；或
将所述初始比特序列记为{S0,S1,...,SN-1}，所述第六比特序列部分由t9个比特{I4}按BRO交织顺序构成，其中{I4}为比特序列集合{SN-1,SN-2,...,Sa}和比特序列集合{SBRO(j)}的交集，a为大于等于0小于等于N的整数，j＝N-1,N-2,…,M,M为待发送的比特序列的长度，当a＝N时，所述第七比特序列部分由t8个比特{I3}按BRO交织顺序构成，{I3}为比特序列集合{SN-1,SN-2,...,Sa}和比特序列集合{I4}的差集；所述第九比特序列部分由t6个比特{I1}顺序构成或交织构成，{I1}为比特序列集合{Sa-1,Sa-2,...,S0}和比特序列集合{SBRO(j)}的交集，当a＝0时，/>所述第八比特序列部分由t7个比特{I2}顺序构成或按BRO交织顺序构成{I2}为比特序列集合{Sa-1,Sa-2,...,S0}和比特序列集合{I1}的差集；
其中，所述第六比特序列部分、所述第七比特序列部分、所述第八比特序列部分、所述第九比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
当极性Polar编码的码率小于或等于预设阈值时，将P0＝N-M作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第七比特序列部分的起始比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第八比特序列部分的末尾比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第七比特序列部分的起始比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，将P0＝M-1作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第八比特序列部分的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特顺序或按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特顺序构成或按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，将所述初始比特序列记为{S0,S1,...,SN-1}，所述第七比特序列部分由t7个比特{I2}按BRO交织顺序构成，{I2}为比特序列集合{S0,S1,...,Sa-1}和比特序列集合{SBRO(j)}的交集，a为大于等于0小于等于N的整数，当a＝0时，j＝M,…,N-1,M为待发送的比特序列的长度；所述第六比特序列部分由t6个比特{I1}顺序构成或按BRO交织顺序构成，其中{I1}为比特序列集合/>和比特序列集合{I2}的差集；所述第八比特序列部分由t8个比特{I3}按BRO交织顺序构成，{I3}为比特序列集合{Sa,Sa+1,...,SN-1}和比特序列集合{SBRO(j)}的交集，当a＝N时，/>所述第九比特序列部分由t9个比特{I4}按BRO交织顺序构成，{I4}为比特序列集合{Sa,Sa+1,...,SN-1}和比特序列集合{I3}的差集，或
将所述初始比特序列记为{S0,S1,...,SN-1}，所述第七比特序列部分由t8个比特{I3}按BRO交织顺序构成，{I3}为比特序列集合{SN-1,SN-2,...,Sa}和比特序列集合{SBRO(j)}的交集，a为大于等于0小于等于N的整数，j∈{M,…,N-1},M为待发送的比特序列的长度，当a＝N时，所述第六比特序列部分由t9个比特{I4}按BRO交织顺序构成，其中{I4}为比特序列集合{SN-1,SN-2,...,Sa}和比特序列集合{I3}的差集；所述第八比特序列部分由t7个比特{I2}按BRO交织顺序构成，/>为比特序列集合{Sa-1,Sa-2,...,S0}和比特序列集合{SBRO(j)}的交集，当a＝0时，/>所述第九比特序列部分由t6个比特{I1}顺序构成或按BRO交织顺序构成，/>为比特序列集合{Sa-1,Sa-2,...,S0}和比特序列集合{I2}的差集；
其中，所述第六比特序列部分、所述第七比特序列部分、所述第八比特序列部分、所述第九比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
当极性Polar编码的码率小于或等于预设阈值时，将所述循环缓存中的比特序列的第八比特序列部分的起始比特位置作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，所述循环缓存中的比特序列的第九比特序列部分的起始比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，若M≤t8+t9，将P0＝t6+t7+M-1作为所述预设的起始位置,若M>t8+t9，将P0＝M-1-t8-t9作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第六比特序列部分的末尾比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，M≤t8+t9，将P0＝t8+t9-M作为所述预设的起始位置,若M>t8+t9，将P0＝N+t8+t9-M作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第九比特序列部分的起始比特位置作为所述预设的起始位置；
当极性Polar编码的码率小于或等于预设阈值时，将所述循环缓存中的比特序列的第七比特序列部分的末尾比特位置作为所述预设的起始位置，当极性Polar编码的码率大于预设阈值时，将所述循环缓存中的比特序列的第六比特序列部分的末尾比特位置作为所述预设的起始位置。
可选地，所述预设阈值取自集合{1/3,1/2}。
可选地，所述极性Polar码的母码长度 表示向上取整，R为码率，m为正整数。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为N-1-mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为待发送的比特序列包括：
在得到的所述循环缓存中的比特序列中，从预设位置开始，按照索引递增或索引递减的方式顺序读取比特，当读到所述循环缓存中的比特序列的一端时，跳至所述循环缓存中的比特序列的另一端继续读取，直至读取所述指定长度的比特序列，并将读取后的指定长度的比特序列作为待发送的比特序列。
例如，当从预设的起始位置按照索引递增的方式读到循环缓存中的比特序列的末尾比特位置时，还未读完指定的长度，则跳至循环缓存中的比特序列的初始比特位置继续读取，直至读取指定长度的比特序列，并将读取后的指定长度的比特序列作为待发送的比特序列。当从预设的起始位置按照索引递减的方式读到循环缓存中的比特序列的初始比特位置时，还未读完指定的长度，则跳至循环缓存中的比特序列的末尾比特位置继续读取，直至读取指定长度的比特序列，并将读取后的指定长度的比特序列作为待发送的比特序列。
需要说明的是，上述预设的起始位置的确定流程可以根据需要应用在上述分成两部分、三部分、四部分时的任意一种，也可以应用在第一种组合情况，第二种组合情况，第三种组合情况以及第四种组合情况中的任意一种，本发明实施例对此不作限定。
可选地，所述待发送比特序列为从循环缓存读取的比特序列的顺序或者逆序排列。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例的方法。
实施例2
在本实施例中还提供了一种极性Polar码的速率匹配处理装置，该装置用于实现上述实施例及优选示例，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图4是根据本发明实施例2的比特序列的处理装置的结构框图(一)，如图4所示，包括：
生成模块40，用于将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN-1}，其中，K和N均为正整数，且K小于等于N；
写入模块42，用于将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN-1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；
读取模块44，用于在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列；
确定模块46，用于将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。
通过上述装置，生成模块40将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列，写入模块42，用于将循环缓存分成q部分，不重复地从所述初始比特序列中选取比特序列按照预设处理规则写入循环缓存各部分中，读取模块44在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，进而确定模块46将读取后的指定长度的比特序列作为速率匹配的待发送比特序列，这样，通过相应的处理和读取规则，即可匹配不同应用场景下数据比特传输，解决了相关技术中，Polar码硬件复杂度较大以及Polar码在混合自动重传请求中编码过程繁琐的问题，大大降低了Polar码的硬件复杂度，简化了编码过程。
可选地，对所述初始比特序列{S0,S1,...,SN-1}的预设处理规则由依据极性Polar码的数据特征产生的一一映射交织函数f(n)确定,其中n＝0,1,…,N-1，f(n)＝0,1,…,N-1，n为初始比特序列中比特位置索引，f(n)为循环缓存位置索引,根据所述一一映射交织函数将初始比特序列中第n个比特Sn映射到循环缓存中索引号为f(n)的位置处。
可选地，所述一一映射交织函数f(n)具有以下嵌套特征：
对{n0}→{f(n0)}的映射关系可以直接由所述一一映射交织函数的映射关系{n}→{f(n)}将序列{n}和序列{f(n)}中大于N0的元素删除得到，其中n0＝0,1,2,..,N0-1,N0为小于等于N的正整数。
可选地，对所述初始比特序列{S0,S1,...,SN-1}预设处理可以根据极性Polar码的数据特征将所述初始比特序列中第n个比特Sn映射到循环缓存中索引号为mod(f(n)+m,N)的位置,其中m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余，x1整数，x2为正整数。
可选地，所述循环缓存包括：第一比特序列部分、第二比特序列部分，其中，所述第一比特序列部分由所述初始比特序列中t1个连续的比特顺序构成或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t2个比特按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
或所述第一比特序列部分由所述初始比特序列中t2个连续的比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个比特顺序构成或按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
其中，所述第一比特序列部分、所述第二比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述循环缓存包括：第三比特序列部分、第四比特序列部分、第五比特序列部分，其中，所述第三比特序列部分由所述初始比特序列中t3个连续的比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余的t5个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
或
所述第三比特序列部分由所述初始比特序列中t5个比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余t3个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
其中，所述第三比特序列部分、所述第四比特序列部分、所述第五比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特顺序或按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特顺序构成或按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述极性Polar码的母码长度 表示向上取整，m为正整数。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为N-1-mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
在本实施例中还提供了一种极性Polar码的速率匹配处理装置，用于说明上述实施例中装置的应用主体。该系统用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。
图5是根据本发明实施例的比特序列的处理装置的结构框图(二)。
如图5所示，包括：
处理器50；存储器52，用于存储所述处理器可执行的指令；所述处理器50用于根据所述存储器中存储的指令执行以下操作：将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN-1}，其中，K和N均为正整数，且K小于等于N；将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN-1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。
通过上述装置，对待发送的比特序列进行Polar编码后，根据预设规则对进行Polar编码后比特序列进行处理，得到循环缓存中的比特序列，并从预设的起始位置开始顺序读取指定长度的比特序列作为待发送的比特序列，这样，通过相应的处理和读取规则，即可匹配不同应用场景下数据比特传输，解决了相关技术中，Polar码硬件复杂度较大以及Polar码在混合自动重传请求中编码过程繁琐的问题，大大降低了Polar码的硬件复杂度，简化了编码过程。
可选地，所述处理器还用于根据所述存储器中存储的指令执行以下操作：对所述初始比特序列{S0,S1,...,SN-1}的预设处理规则由依据极性Polar码的数据特征产生的一一映射交织函数f(n)确定,其中n＝0,1,…,N-1，f(n)＝0,1,…,N-1，n为初始比特序列中比特位置索引，f(n)为循环缓存位置索引,根据所述一一映射交织函数将初始比特序列中第n个比特Sn映射到循环缓存中索引号为f(n)的位置处。
可选地，所述一一映射交织函数f(n)具有以下嵌套特征：
对{n0}→{f(n0)}的映射关系可以直接由所述一一映射交织函数的映射关系{n}→{f(n)}将序列{n}和序列{f(n)}中大于N0的元素删除得到，其中n0＝0,1,2,..,N0-1,N0为小于等于N的正整数。
可选地，对所述初始比特序列{S0,S1,...,SN-1}预设处理可以根据极性Polar码的数据特征将所述初始比特序列中第n个比特Sn映射到循环缓存中索引号为mod(f(n)+m,N)的位置,其中m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余，x1为整数，x2为正整数。
可选地，所述循环缓存包括：第一比特序列部分、第二比特序列部分，其中，所述第一比特序列部分由所述初始比特序列中t1个连续的比特顺序构成或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t2个比特按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
或所述第一比特序列部分由所述初始比特序列中t2个连续的比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个比特顺序构成或按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
其中，所述第一比特序列部分、所述第二比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述循环缓存包括：第三比特序列部分、第四比特序列部分、第五比特序列部分，其中，所述第三比特序列部分由所述初始比特序列中t3个连续的比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中t5个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
或
所述第三比特序列部分由所述初始比特序列中t5个比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余t3个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
其中，所述第三比特序列部分、所述第四比特序列部分、所述第五比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特顺序或按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特顺序构成或按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述极性Polar码的母码长度 表示向上取整，R为码率，m为正整数。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为N-1-mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述处理器还用于根据所述存储器中存储的指令执行以下操作：对所述初始比特序列{S0,S1,...,SN-1}的预设处理规则由依据极性Polar码的数据特征产生的一一映射交织函数f(n)确定,其中n＝0,1,…,N-1，f(n)＝0,1,…,N-1，n为初始比特序列中比特位置索引，f(n)为循环缓存位置索引,根据所述一一映射交织函数将初始比特序列中第n个比特Sn映射到循环缓存中索引号为f(n)的位置处。
可选地，所述一一映射交织函数f(n)具有以下嵌套特征：
对{n0}→{f(n0)}的映射关系可以直接由所述一一映射交织函数的映射关系{n}→{f(n)}将序列{n}和序列{f(n)}中大于N0的元素删除得到，其中n0＝0,1,2,..,N0-1,N0为小于等于N的正整数。
可选地，对所述初始比特序列{S0,S1,...,SN-1}预设处理可以根据极性Polar码的数据特征将所述初始比特序列中第n个比特Sn映射到循环缓存中索引号为mod(f(n)+m,N)的位置,其中m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余，x1为整数，x2为正整数。
可选地，所述循环缓存包括：第一比特序列部分、第二比特序列部分，其中，所述第一比特序列部分由所述初始比特序列中t1个连续的比特顺序构成或按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t2个比特按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
或所述第一比特序列部分由所述初始比特序列中t2个连续的比特按BRO交织顺序构成；所述第二比特序列部分由所述初始比特序列中其余t1个比特顺序构成或按BRO交织顺序构成，其中t1和t2均为大于等于0的整数，且t1+t2＝N，N为所述初始比特序列比特数，且N为大于或等于0的整数；
其中，所述第一比特序列部分、所述第二比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述循环缓存包括：第三比特序列部分、第四比特序列部分、第五比特序列部分，其中，所述第三比特序列部分由所述初始比特序列中t3个连续的比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中t5个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
或
所述第三比特序列部分由所述初始比特序列中t5个比特顺序构成或按BRO交织顺序构成或行列交织构成，所述第四比特序列部分通过以下方式确定：将所述初始比特序列中取两个长度为t4的连续比特序列，将两个长度为t4的比特序列按BRO交织顺序构成或行列交织构成或交错构成，所述第五比特序列部分由所述初始比特序列中其余t3个比特构成，t3，t4，t5均为大于或等于0的整数，且t3+2t4+t5＝N，
其中，所述第三比特序列部分、所述第四比特序列部分、所述第五比特序列部分依次排列构成所述循环缓存中的比特序列。
可选地，所述预设的起始位置至少包括以下之一：
将所述循环缓存中的比特序列的起始比特位置作为所述预设的起始位置；
将所述循环缓存P0＝M-1作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度；
将所述循环缓存P0＝N-M作为所述预设的起始位置，其中，P0表示所述循环缓存中的比特序列的索引，M为所述待发送的比特序列的长度，N为所述初始比特序列的长度；
将所述循环缓存中的比特序列的末尾比特位置作为所述预设的起始位置。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特顺序构成或按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述循环缓存包括：第六比特序列部分、第七比特序列部分、第八比特序列部分、第九比特序列部分，其中，所述第六比特序列部分由所述初始比特序列中t6个比特顺序或按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且 且t6+t7+t8+t9＝N；
或，所述第六比特序列部分由所述初始比特序列中t9个比特按BRO交织顺序构成，所述第七比特序列部分由所述初始比特序列中t8个比特按BRO交织顺序构成，所述第八比特序列部分由所述初始比特序列中t7个比特按BRO交织顺序构成，所述第九比特序列部分由所述初始比特序列中t6个比特顺序构成或按BRO交织顺序构成，t6，t7，t8，t9均为大于或等于0的整数，且且t6+t7+t8+t9＝N。
可选地，所述极性Polar码的母码长度 表示向上取整，R为码率，m为正整数。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
可选地，所述循环缓存中比特序列由所述初始比特序列{S0,S1,...,SN-1}经BRO交织得到,所述初始比特序列中第n个比特Sn经BRO交织器映射到循环缓存中索引号为N-1-mod(BRO(n)+m,N)的位置,其中n,m＝0,1,…,N-1，m为偏移量,mod(x1,x2)表示x1对x2求余。
为了更好的理解本发明的技术方案，本实施例通过以下优选实施例来举例说明上述实施例中的处理方法及其实施方式。
优选实施例一
1.对信息比特序列长度为K＝4，码率为R＝2/3进行Polar码编码，编码后比特序列的长度为
2.对所述初始比特序列的映函数由BRO确定，但不限于BRO操作，从而得到循环缓存中比特序列为{S0,S4,S2,S6,S1,S5,S3,S7}。
3.从循环缓存的起始位置开始，按照循环缓存索引递增的方式，顺序读取6个比特{S0,S4,S2,S6,S1,S5}。
4.将读取到的6个数据比特{S0,S4,S2,S6,S1,S5}组成速率匹配待发送数据比特序列，顺序排列发送出去。
优选实施例二
步骤1和步骤2与优选实施例一相同
3.从循环缓存索引号为P0＝M-1＝5位置开始，按照循环缓存索引递减的方式，逆序读取6个比特{S5,S1,S6,S2,S4,S0}。
4.将读取到的6个数据比特{S5,S1,S6,S2,S4,S0}组成速率匹配待发送数据比特序列，逆序排列发送出去。
优选实施例三
步骤1和步骤2与优选实施例一相同
3.从循环缓存索引号为P0＝N-M＝2位置开始，按照循环缓存索引递增的方式，顺序读取6个比特{S2,S6,S1,S5,S3,S7}。
4.将读取到的6个数据比特{S2,S6,S1,S5,S3,S7}组成速率匹配待发送数据比特序列，顺序排列发送出去。
优选实施例四
步骤1和步骤2与优选实施例一相同
3.从循环缓存末尾位置开始，按照循环缓存索引递减的方式，逆序读取6个比特{S7,S3,S5,S1,S6,S2}
4.将读取到的6个数据比特{S7,S3,S5,S1,S6,S2}组成速率匹配待发送数据比特序列，逆序排列发送出去。
优选实施例五
步骤1与优选实施例一相同。
2.循环缓存中的比特序列按照优选实施例一中的结果逆序排列为{S7,S3,S5,S1,S6,S2,S4,S0}。
步骤3和步骤4与优选实施例一相同。
优选实施例六
步骤1和步骤2与优选实施例五相同。
步骤3和步骤4与优选实施例二相同。
优选实施例七
步骤1和步骤2与优选实施例五相同。
步骤3和步骤4与优选实施例三相同。
优选实施例八
步骤1和步骤2与优选实施例五相同。
步骤3和步骤4与优选实施例四相同。
优选实施例九
1.对信息比特序列长度为K＝2，码率为R＝2/3进行Polar码编码，编码后比特序列的长度为
2.根据所述初始比特序列的映函数由BRO的嵌套性，此时循环缓存中比特序列可直接将实施例一中循环缓存中比特序列索引号大于等于4的元素删除得到，从而得到循环缓存中比特序列为{S0,S2,S1,S3}
3.从循环缓存的起始位置开始，按照循环缓存索引递增的方式，顺序读取3个比特{S0,S2,S1}。
4.将读取到的3个数据比特{S0,S2,S1}组成速率匹配待发送数据比特序列，顺序排列发送出去。
优选实施例十
步骤1和步骤2与优选实施例九相同
3.从循环缓存索引号为P0＝M-1＝2位置开始，按照循环缓存索引递减的方式，逆序读取3个比特{S1,S2,S0}。
4.将读取到的3个数据比特{S1,S2,S0}组成速率匹配待发送数据比特序列，逆序排列发送出去。
优选实施例十一
步骤1和步骤2与优选实施例九相同
3.从循环缓存索引号为P0＝N-M＝1位置开始，按照循环缓存索引递增的方式，顺序读取3个比特{S2,S1,S3}。
4.将读取到的3个数据比特{S2,S1,S3}组成速率匹配待发送数据比特序列，顺序排列发送出去。
优选实施例十二
步骤1和步骤2与优选实施例九相同
3.从循环缓存末尾位置开始，按照循环缓存索引递减的方式，逆序读取3个比特{S3,S1,S2}
4.将读取到的6个数据比特{S3,S1,S2}组成速率匹配待发送数据比特序列，逆序排列发送出去。
优选实施例十三
步骤1与优选实施例九相同。
2.循环缓存中的比特序列按照优选实施例一中的结果逆序排列为{S3,S1,S2,S0}。
步骤3和步骤4与优选实施例九相同。
优选实施例十四
步骤1和步骤2与优选实施例十三相同。
步骤3和步骤4与优选实施例十相同。
优选实施例十五
步骤1和步骤2与优选实施例十三相同。
步骤3和步骤4与优选实施例十一相同。
优选实施例十六
步骤1和步骤2与优选实施例十三相同。
步骤3和步骤4与优选实施例十二相同。
循环缓存的比特序列分成两部分时
优选实施例十七：
对于Polar码的循环缓存速率匹配方法，该方法包括以下步骤：
1.对信息比特序列长度为K＝8，码率为R＝1/3进行Polar码编码，编码后比特序列的长度为
2.循环缓存的部分一由编码后比特序列中的6个连续比特{S0,S1,…,S5}构成；部分二为编码后比特序列中连续比特{S6,S7,…,S31}按BRO交织顺序构成，得到部分二的比特序列排为{S16,S8,S24,S20,S12,S28,S18,S10,S26,S6,S22,S14,S30,S17,S9,S25,S21,S13,S29,S19,S11,S27,S7,S23,S15,S31}；
3.从循环缓存索引号为P0＝N-M＝N-K/R＝32-24＝8的比特位置开始，按照循环缓存索引递增的方式，顺序读取24个比特。
4.将读取到的24个数据比特组成待发送数据比特序列，顺序排列发送出去。
优选实施例十八：
对于Polar码的循环缓存速率匹配方法，该方法包括以下步骤：
步骤1和2，与优选实施例十七相同。
3.从循环缓存的末尾比特位置，按照索引递减的方式，逆序读取24个比特。
4.将读取到的24个数据比特组成待发送数据比特序列，逆序排列发送出去。
优选实施例十九：
对于Polar码的循环缓存速率匹配方法，该方法包括以下步骤：
1.对信息比特序列长度为K＝8，码率为R＝1/3进行Polar码编码，编码后比特序列的长度为
2.循环缓存的部分一由编码后比特序列中的26个连续比特{S31,S30,…,S7}按照BRO交织顺序构成，部分二为编码后比特序列中6个连续比特{S5,S4,…,S0}顺序构成。
3.从循环缓存的起始位置开始，按照循环缓存索引递增的方式，顺序读取24个比特。
4.将读取到的24个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，逆序排列发送出去。
优选实施例二十：
对于Polar码的循环缓存速率匹配方法，该方法包括以下步骤：
步骤1和2与优选实施例十七相同。
3.从循环缓存索引号为P0＝M-1＝K/R-1＝24-1＝23的比特位起始位置开始，按照循环缓存索引递减的方式，逆序读取24个比特。
4.将读取到的24个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，顺序排列发送出去。
循环缓存的比特序列分成三部分时
优选实施例二十一：
对于Polar码的循环缓存速率匹配方法，该方法包括以下步骤：
1.对信息比特序列长度为K＝64，码率为R＝1/3进行Polar码编码，编码后比特序列的长度为
2.循环缓存的部分三由编码后比特序列中的64个连续比特{S0,S1,…,S63}顺序构成；部分四由编码后比特序列中的64个比特{S64,S65,…,S127}和64个比特{S128,S129,…,S191}的比特交错构成，部分二构成比特为{S64,S128,S65,S129,…,S127,S191}；部分五为编码后比特序列中64个连续比特{S192,S193,…,S255}顺序构成。从而循环缓存中的比特序列为{S0,S1,…,S63,S64,S128,S65,S129,…,S127,S191,S192,S193,…,S255}.
3.从循环缓存索引号为P0＝N-M＝N-K/R＝256-192＝64的比特位置开始，按照循环缓存索引递增的方式，顺序读取192个比特。
4.将读取到的192个数据比特组成待发送数据比特序列，顺序排列发送出去。
优选实施例二十二：
对于Polar码的循环缓存速率匹配方法，该方法包括以下步骤：
步骤1和2，与优选实施例二十一相同。
3.从循环缓存的末尾比特位置，按照索引递减的方式，逆序读取192个比特。
4.将读取到的192个数据比特组成待发送数据比特序列，逆序排列发送出去。
优选实施例二十三：
对于Polar码的循环缓存速率匹配方法，该方法包括以下步骤：
1.对信息比特序列长度为K＝64，码率为R＝1/3进行Polar码编码，编码后比特序列的长度为
2.循环缓存的部分三由编码后比特序列中64个连续比特{S255,S254,…,S192}顺序构成；部分四由编码后比特序列中的64个比特{S191,S190,…,S128}和64个比特{S127,S126,…,S64}的交错构成，部分二构成比特为{S191,S127,S190,S126,…,S128,S64}；部分五为编码后比特序列中64个连续比特{S63,S62,…,S0}顺序构成。从而循环缓存中比特序列为{S255,S254,…,S192，S191,S127,S190,S126,…,S128,S64，S63,S62,…,S0}。
3.从循环缓存的起始位置开始，按照循环缓存索引递增的方式，顺序读取192个比特。
4.将读取到的192个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，逆序排列发送出去。
优选实施例二十四：
对于Polar码的循环缓存速率匹配方法，该方法包括以下步骤：
步骤1和2与优选实施例二十三相同。
3.从循环缓存索引号为P0＝M-1＝K/R-1＝192-1＝191的比特位起始位置开始，按照循环缓存索引递减的方式，逆序读取192个比特。
4.将读取到的192个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，顺序排列发送出去。
循环缓存的比特序列分成四部分时
优选实施例二十五
1.对信息比特序列长度为K＝9，码率为R＝1/2进行Polar码编码，编码后比特序列的长度为
2.此时比特序列集合{SBRO(j)}＝{S9,S25,S5,S21,S13,S29,S3,S19,S11,S27,S7,S23,S15,S31},循环缓存的部分六{I1}为{S0,S1,…,S5}与{SBRO(j)}的交集，并且按照BRO交织顺序排列为{I1}＝{S5,S3}，其中j＝18,…,31,循环缓存的部分七{I2}为{S0,S1,…,S5}与{I1}的差集，部分七顺序排序为{I2}＝{S0,S1,S2,S4}；循环缓存的部分九{I4}为{S6,S7,…,S31}与{SBRO(j)}的交集，部分九按照BRO交织顺序排列为{I4}＝{S9,S25,S21,S13,S29,S19,S11,S27,S7,S23,S15,S31}；循环缓存的部分八{Si3}为{S6,S7,…,S31}与{Si4}的差集，部分八按照BRO交织顺序排列为{I3}＝{S16,S8,S24,S20,S12,S28,S18,S10,S26,S6,S22,S14,S30,S17}，从而循环缓存中的比特序列为{S5,S3,S0,S1,S2,S4,S16,S8,S24,S20,S12,S28,S18,S10,S26,S6,S22,S14,S30,S17,S9,S25,S21,S13,S29,S19,S11,S27,S7,S23,S15,S31}。
3.假设所述R＝1/2大于预设阈值，则以循环缓存中部分七的起始位置开始，按照循环缓存索引递增的方式，顺序读取18个比特；若R＝1/2小于预设阈值，则以循环缓存索引号为P0＝N-M＝14开始，按照循环缓存索引递增的方式，顺序读取18个比特。
4.将读取到的18个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，顺序排列发送出去。
优选实施例二十六
步骤1和2与优选实施例二十五相同。
3.假设所述R＝1/2大于预设阈值，则以循环缓存中部分八的末尾位置开始，按照循环缓存索引递减的方式，逆序读取18个比特；若R＝1/2小于预设阈值，则以循环缓存末尾位置开始，按照循环缓存索引递减的方式，逆序读取18个比特
4.将读取到的18个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，逆序排列发送出去。
优选实施例二十七
1.与优选实施例二十五相同
2.循环缓存的比特序列按照优选实施例二十七中的比特序列逆序排列为{S31,S15,S23,S7,S27,S11,S19,S29,S13,S21,S25,S9,S17,S30,S14,S22,S6,S26,S10,S18,S28,S12,S20,S24,S8,S16,S4,S2,S1,S0,S3,S5}。
3.假设R＝1/2大于预设阈值，则以循环缓存部分七的起始位置开始，按照索引递增的方式，顺序读取18个比特；若R＝1/2小于预设阈值，以循环缓存中起始位置开始，则按照循环缓存索引递增的方式，顺序读取18个比特。
4.将读取到的18个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，顺序排列发送出去。
优选实施例二十八
步骤1和2与优选实施例二十七相同。
3.假设所述R＝1/2大于预设阈值，则以循环缓存部分八的末尾位置开始，按照索引递减的方式，逆序读取18个比特；若所述R＝1/2小于预设阈值，则以循环缓存索引号P0＝M-1＝17开始，按照索引递减的方式，逆序读取18个比特。
4.将读取到的18个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，逆序排列发送出去。
优选实施例二十九
步骤1与优选实施例二十五相同
2.循环缓存中部分六为{I1}＝{S0,S1,S2,S4}，部分七为{I2}＝{S5,S3}，部分八为{I3}＝{S9,S25,S21,S13,S29,S19,S11,S27,S7,S23,S15,S31}，部分九为{I4}＝{S16,S8,S24,S20,S12,S28,S18,S10,S26,S6,S22,S14,S30,S17}，从而循环缓存的比特序列为{S0,S1,S2,S4,S5,S3,S9,S25,S21,S13,S29,S19,S11,S27,S7,S23,S15,S31,S16,S8,S24,S20,S12,S28,S18,S10,S26,S6,S22,S14,S30,S17}。
3.假设R＝1/2大于预设阈值，则以循环缓存中部分九起始位置开始，按照索引递增的方式，顺序读取18个比特，如果到达循环缓存的末尾位置，则可以绕到循环缓存的起始位置继续读数据，直到完成读取18个比特为止；若R＝1/2小于预设阈值，则以循环缓存部分八的起始位置开始，按照循环缓存索引递增的方式，顺序读取18个比特。如果到达循环缓存的末尾位置，则可以绕到循环缓存的起始位置继续读数据，直到完成读取18个比特为止。
4.将读取到的18个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，顺序排列发送出去。
优选实施例三十
步骤1和步骤2与优选实施例二十九相同。
3.假设R＝1/2大于预设阈值，则以循环缓存部分六的末尾位置开始，按照索引递减的方式，逆序读取18个比特。如果到达循环缓存的起始位置，则可以绕到循环缓存的末尾位置继续读数据，直到完成读取18个比特为止；若R＝1/2小于预设阈值，则以循环缓存索引号索引号为P0＝23开始，按照索引递减的方式，逆序读取18个比特。
4.将读取到的18个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，逆序排列发送出去。
优选实施例三十一
步骤1与优选实施例二十九相同
2.循环缓存的比特序列按照优选实施例三十一中的比特序列逆序排列。
3.假设R＝1/2大于预设阈值，则以循环缓存中部分九起始位置开始，按照索引递增的方式，顺序读取18个比特。如果到达循环缓存的末尾位置，则可以绕到循环缓存的起始位置继续读数据，直到完成读取18个比特为止；若R＝1/2小于预设阈值，则以循环缓存索引号P0＝8开始，按照循环缓存索引递增的方式，顺序读取18个比特。
4.将读取到的18个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，顺序排列发送出去。
优选实施例三十二
步骤1和步骤2与优选实施例三十一相同
3.假设R＝1/2大于预设阈值，则以循环缓存部分六的末尾位置开始，按照索引递减的方式，逆序读取18个比特。如果到达循环缓存的起始位置，则可以绕到循环缓存的末尾位置继续读数据，直到完成读取18个比特为止；若R＝1/2小于预设阈值，则以循环缓存部分七的末尾位置开始，按照索引递减的方式，逆序读取18个比特。
4.将读取到的18个数据比特组成待发送数据比特序列，将从循环缓存读取的比特序列，逆序排列发送出去。
优选实施例三十三
1.对信息比特序列长度为K＝2，码率为R＝2/3进行Polar码编码，编码后比特序列的长度为此时m＝1，但不限于1。
2.对所述初始比特序列的映函数经BRO交织，从而得到循环缓存中比特序列为{S0,S4,S2,S6,S1,S5,S3,S7}
3.从循环缓存的起始位置开始，按照循环缓存索引递增的方式，顺序读取3个比特{S0,S4,S2}。
4.将读取到的3个数据比特{S0,S4,S2}组成速率匹配待发送数据比特序列，顺序排列发送出去。
优选实施例三十四
步骤1和步骤2与优选实施例三十三相同
3.从循环缓存索引号为P0＝M-1＝2位置开始，按照循环缓存索引递减的方式，逆序读取3个比特{S2,S4,S0}。
4.将读取到的3个数据比特{S2,S4,S0}组成速率匹配待发送数据比特序列，逆序排列发送出去。
优选实施例三十五
步骤1和步骤2与优选实施例三十三相同
3.从循环缓存索引号为P0＝N-M＝5位置开始，按照循环缓存索引递增的方式，顺序读取3个比特{S5,S3,S7}。
4.将读取到的3个数据比特{S5,S3,S7}组成速率匹配待发送数据比特序列，顺序排列发送出去。
优选实施例三十六
步骤1和步骤2与优选实施例三十三相同
3.从循环缓存末尾位置开始，按照循环缓存索引递减的方式，逆序读取3个比特{S7,S3,S5}。
4.将读取到的3个数据比特{S7,S3,S5}组成速率匹配待发送数据比特序列，逆序排列发送出去。
优选实施例三十七
步骤1与优选实施例三十三相同。
2.循环缓存中的比特序列按照优选实施例一中的结果逆序排列为{S7,S3,S5,S1,S6,S2,S4,S0}。
步骤3和步骤4与优选实施例三十三相同。
优选实施例三十八
步骤1和步骤2与优选实施例三十七相同。
步骤3和步骤4与优选实施例三十四相同。
优选实施例三十九
步骤1和步骤2与优选实施例三十七相同。
步骤3和步骤4与优选实施例三十五相同。
优选实施例四十
步骤1和步骤2与优选实施例三十七相同。
步骤3和步骤4与优选实施例三十六相同。
实施例4
本发明的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以用于保存上述实施例一所提供的比特序列的处理方法所执行的程序代码。
可选地，在本实施例中，上述存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中，或者位于移动终端群中的任意一个移动终端中。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：
S1，将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN-1}，其中，K和N均为正整数，且K小于等于N；
S2，将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN-1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；
S3，在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种用于极性Polar码的速率匹配方法，包括：
基于Polar码编码器对比特序列进行编码以生成编码后比特序列；
将所述编码后比特序列写入循环缓存中；
在所述循环缓存中的比特序列中，从预定义起始位置开始顺序选择指定长度的比特序列，
其中待发送的比特序列是基于所述指定长度的比特序列，并且
其中所述预定义的起始位置是通过以下方式选择的：
当Polar码编码器的码率小于或等于预定义阈值时，所述循环缓存中的位置P0＝N-M被作为所述预定义起始位置，其中P0表示所述循环缓存中的比特序列的位置索引，M是待发送的比特序列的长度，N是所述编码后比特序列的长度。
2.根据权利要求1所述的方法，其中将所述编码后比特序列写入所述循环缓存中包括：
基于预定义规则将所述编码后比特序列写入所述循环缓存中，其中所述预定义规则是通过一一映射交织函数p(n)确定的，其中n＝0,1,...,N-1,p(n)＝0,1,...,N-1,p(n)是所述编码后比特序列中的比特位置索引，n是所述循环缓存中的位置索引。
3.根据权利要求1所述的方法，其中在所述循环缓存中的比特序列中，从所述预定义的起始位置开始顺序选择所述指定长度的比特序列包括：
在所述循环缓存中，从所述预定义的起始位置开始按照索引的递增或递减顺序来顺序地选择比特，
在所述循环缓存中，从所述预定义的起始位置读取到所述比特序列的第一末尾，
在所述循环缓存中，从所述比特序列的第二末尾继续读取，直至所述指定长度的比特序列被读取。
4.一种用于极性Polar码的速率匹配的装置，包括：
处理器；和
具有指令的非暂时性存储器，其中所述指令在由所述处理器执行时致使所述处理器：
基于Polar码编码器对比特序列进行编码以生成编码后比特序列；
将所述编码后比特序列写入循环缓存中；
在所述循环缓存中的比特序列中，从预定义的起始位置开始顺序选择指定长度的比特序列，
其中待发送的比特序列是基于所述指定长度的比特序列，并且
其中所述预定义的起始位置是通过以下方式选择的：
当所述Polar码编码器的码率小于或等于预定义阈值，所述循环缓存中的位置P0＝N-M被作为所述预定义起始位置，其中P0表示所述循环缓存中的比特序列的位置索引，M是待发送的比特序列的长度，N是所述编码后比特序列的长度。
5.根据权利要求4所述的装置，其中将所述编码后比特序列写入所述循环缓存中包括：
基于预定义规则将所述编码后比特序列写入所述循环缓存中，其中所述预定义规则是通过一一映射交织函数p(n)确定的，其中n＝0,1,...,N-1,p(n)＝0,1,...,N-1,p(n)是所述编码后比特序列中的比特位置索引，n是所述循环缓存中的位置索引。
6.根据权利要求4所述的装置，其中所述指令在由所述处理器执行时还致使所述处理器执行以下操作，作为在所述循环缓存中的比特序列中，从预定义的起始位置开始顺序选择指定长度的比特序列操作的一部分：
在所述循环缓存中，从所述预定义的起始位置开始按照索引的递增或递减顺序来顺序地选择比特，
在所述循环缓存中，从所述预定义的起始位置读取到所述比特序列的第一末尾，
在所述循环缓存中，从所述比特序列的第二末尾继续读取，直至所述指定长度的比特序列被读取。
7.一种非暂时性有形计算机可读存储介质，包含能够由计算系统执行的程序代码，所述程序代码包括：
用于基于Polar码编码器对比特序列进行编码以生成编码后的比特序列的指令；
用于将所述编码后比特序列写入循环缓存中的指令；以及
用于在所述循环缓存中的比特序列中，从预定义起始位置开始顺序选择指定长度的比特序列的指令，
其中待发送的比特序列是基于所述指定长度的比特序列，并且
其中所述预定义的起始位置是通过以下方式选择的：
当Polar码编码器的码率小于或等于预定义阈值时，所述循环缓存中的位置P0＝N-M被作为所述预定义起始位置，其中P0表示所述循环缓存中的比特序列的位置索引，M是待发送的比特序列的长度，N是所述编码后比特序列的长度。
8.根据权利要求7所述的非暂时性有形计算机可读存储介质，其中用于将所述编码后比特序列写入循环缓存中的指令包括：
用于基于预定义规则将所述编码后比特序列写入所述循环缓存中的指令，其中所述预定义规则是通过一一映射交织函数p(n)确定的，其中n＝0,1,...,N-1,p(n)＝0,1,...,N-1,p(n)是所述编码后比特序列中的比特位置索引，n是所述循环缓存中的位置索引。
9.根据权利要求7所述的非暂时性有形计算机可读存储介质，其中用于在所述循环缓存中的比特序列中，从预定义起始位置开始顺序选择指定长度的比特序列的指令包括：
用于在所述循环缓存中，从所述预定义的起始位置开始按照索引的递增或递减顺序来顺序地选择比特的指令，
用于在所述循环缓存中，从所述预定义的起始位置读取到所述比特序列的第一末尾的指令，
用于在所述循环缓存中，从所述比特序列的第二末尾继续读取，直至所述指定长度的比特序列被读取的指令。
CN202211583734.8A 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置 Active CN116707540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211583734.8A CN116707540B (zh) 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN2017100142896 2017-01-09
CN201710014289 2017-01-09
CN201710056532.0A CN108288966B (zh) 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置
CN202211583734.8A CN116707540B (zh) 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710056532.0A Division CN108288966B (zh) 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置

Publications (2)

Publication Number Publication Date
CN116707540A true CN116707540A (zh) 2023-09-05
CN116707540B CN116707540B (zh) 2024-04-26

Family

ID=62831294

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710056532.0A Active CN108288966B (zh) 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置
CN202211583734.8A Active CN116707540B (zh) 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710056532.0A Active CN108288966B (zh) 2017-01-09 2017-01-25 极性Polar码的速率匹配处理方法及装置

Country Status (5)

Country Link
US (2) US11342945B2 (zh)
EP (1) EP3567734A4 (zh)
JP (2) JP6882490B2 (zh)
KR (2) KR102244117B1 (zh)
CN (2) CN108288966B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107734687B (zh) 2016-08-12 2024-01-02 中兴通讯股份有限公司 一种获取网络系统资源配置方法、终端、网络设备及系统
CN108288966B (zh) 2017-01-09 2022-11-18 中兴通讯股份有限公司 极性Polar码的速率匹配处理方法及装置
EP3501109B1 (en) * 2017-04-01 2023-12-27 Huawei Technologies Co., Ltd. Polar code transmission method and apparatus
KR20220000707A (ko) * 2020-06-26 2022-01-04 삼성전자주식회사 통신 시스템에서 극 부호의 부호화 또는 복호화를 위한 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312442A (zh) * 2012-03-15 2013-09-18 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
CN104065457A (zh) * 2014-06-27 2014-09-24 京信通信系统（中国）有限公司 一种合并译码的方法及装置
CN105164959A (zh) * 2014-02-21 2015-12-16 华为技术有限公司 用于极化码的速率匹配的方法和装置
CN105453466A (zh) * 2013-12-30 2016-03-30 华为技术有限公司 极化码的速率匹配方法及装置
CN105850059A (zh) * 2014-03-21 2016-08-10 华为技术有限公司 极性码的速率匹配方法和速率匹配装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8726121B2 (en) 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
WO2008151061A1 (en) 2007-05-31 2008-12-11 Interdigital Technology Corporation Channel coding and rate matching for lte control channels
WO2008153353A1 (en) * 2007-06-13 2008-12-18 Lg Electronics Inc. Method for sub -packet generation with adaptive bit index
US8780930B2 (en) * 2008-08-21 2014-07-15 Telefonaktiebolaget L M Ericsson (Publ) System and method for removing PDCCH detection errors in a telecommunications network
CN103023618B (zh) * 2013-01-11 2015-04-22 北京邮电大学 一种任意码长的极化编码方法
CN103746708A (zh) * 2013-10-25 2014-04-23 中国农业大学 一种Polar-LDPC级联码的构造方法
CN105745932B (zh) * 2013-11-13 2021-02-02 Lg电子株式会社 发送广播信号的装置和发送广播信号的方法
KR101937547B1 (ko) * 2014-03-19 2019-01-10 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치
RU2691885C2 (ru) 2014-03-24 2019-06-18 Хуавэй Текнолоджиз Ко., Лтд. Способ согласования скорости полярного кода и устройство согласования скорости полярного кода
CN106533611A (zh) * 2015-09-14 2017-03-22 中兴通讯股份有限公司 一种卷积码的数据发送方法及装置
CN105811998B (zh) * 2016-03-04 2019-01-18 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
EP3273602B1 (en) * 2016-07-19 2022-01-26 MediaTek Inc. Low complexity rate matching design for polar codes
US10389484B2 (en) 2016-07-29 2019-08-20 Lg Electronics Inc. Method for performing polar coding and apparatus therefor
JP6975777B2 (ja) 2016-12-30 2021-12-01 パナソニック株式会社 電磁調理器用の高電力増幅器のためのコスト効果の優れたハイブリッド保護
CN117375765A (zh) 2017-01-05 2024-01-09 华为技术有限公司 速率匹配方法、编码装置和通信装置
CN108288966B (zh) * 2017-01-09 2022-11-18 中兴通讯股份有限公司 极性Polar码的速率匹配处理方法及装置
WO2018126476A1 (en) 2017-01-09 2018-07-12 Qualcomm Incorporated Rate-matching scheme for control channels using polar codes
KR102541319B1 (ko) * 2018-03-29 2023-06-08 삼성전자주식회사 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312442A (zh) * 2012-03-15 2013-09-18 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
CN105453466A (zh) * 2013-12-30 2016-03-30 华为技术有限公司 极化码的速率匹配方法及装置
CN105164959A (zh) * 2014-02-21 2015-12-16 华为技术有限公司 用于极化码的速率匹配的方法和装置
CN105850059A (zh) * 2014-03-21 2016-08-10 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
CN104065457A (zh) * 2014-06-27 2014-09-24 京信通信系统（中国）有限公司 一种合并译码的方法及装置

Also Published As

Publication number Publication date
CN108288966A (zh) 2018-07-17
US20220399906A1 (en) 2022-12-15
JP2020507250A (ja) 2020-03-05
US11955992B2 (en) 2024-04-09
EP3567734A4 (en) 2020-09-09
JP2021119706A (ja) 2021-08-12
US20200083912A1 (en) 2020-03-12
JP6882490B2 (ja) 2021-06-02
JP7321208B2 (ja) 2023-08-04
KR20210046842A (ko) 2021-04-28
KR20190111991A (ko) 2019-10-02
KR102244117B1 (ko) 2021-04-27
EP3567734A1 (en) 2019-11-13
CN116707540B (zh) 2024-04-26
US11342945B2 (en) 2022-05-24
KR102383593B1 (ko) 2022-04-08
CN108288966B (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
CN105684316B (zh) 一种Polar码编码方法、装置
CN116707540B (zh) 极性Polar码的速率匹配处理方法及装置
CN107370560B (zh) 一种极化码的编码和速率匹配方法、装置及设备
KR100970645B1 (ko) 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법
CN100486117C (zh) 通信装置和无线通信系统
KR20010015765A (ko) 최적 성능을 갖는 터보 코드 인터리버
KR20000076697A (ko) 인터리빙 방법, 인터리빙 장치, 터보 부호화 방법 및 터보부호화 장치
CN110999095B (zh) 用于极化码的按块并行冻结位生成
JP2000156646A5 (ja) 符号化装置及び方法、復号装置及び方法、情報処理装置及び方法、並びに記憶媒体
CN105637767A (zh) 编码的速率匹配处理方法和装置
RU2015132106A (ru) Устройство обработки данных и способ обработки данных
EP2309651A1 (en) Optimised code block segmentation for turbo encoding
RU2002126564A (ru) Устройство и способ генерации кодов в системе связи
JPWO2006087792A1 (ja) 符号化装置及び符号化方法
KR20080041488A (ko) 병렬 인터리빙 장치 및 방법
SE530081C2 (sv) Metod och system för datakomprimering
WO2018127206A1 (zh) 极性Polar码的速率匹配处理方法及装置
KR20090044178A (ko) 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치
JP2000353965A (ja) インターリービング方法、インターリービング装置、ターボ符号化方法及びターボ符号化装置
JP2021141576A (ja) データ処理システム
KR101290472B1 (ko) 이동 통신 시스템에서 병렬 복호 방법 및 장치
KR101009783B1 (ko) 인터리빙된 데이터 열의 디인터리빙 방법 및 장치
CN109842461B (zh) 数据交织方法和装置、交织数据解交织方法和装置
CN109391364A (zh) 一种信息处理方法及装置
KR101279204B1 (ko) 터보 부호기의 인터리빙 방법 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant