KR101937547B1 - 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치 - Google Patents

폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치 Download PDF

Info

Publication number
KR101937547B1
KR101937547B1 KR1020167027730A KR20167027730A KR101937547B1 KR 101937547 B1 KR101937547 B1 KR 101937547B1 KR 1020167027730 A KR1020167027730 A KR 1020167027730A KR 20167027730 A KR20167027730 A KR 20167027730A KR 101937547 B1 KR101937547 B1 KR 101937547B1
Authority
KR
South Korea
Prior art keywords
bits
group
interleaved
interleaved bits
rate
Prior art date
Application number
KR1020167027730A
Other languages
English (en)
Other versions
KR20160130471A (ko
Inventor
후이 셴
빈 리
준 첸
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20160130471A publication Critical patent/KR20160130471A/ko
Application granted granted Critical
Publication of KR101937547B1 publication Critical patent/KR101937547B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/10—Flow control between communication endpoints
    • H04W28/14—Flow control between communication endpoints using intermediate storage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

폴라 코드 레이트 매칭 방법 및 레이트 매칭 디바이스가 제공된다. 상기 방법은: 폴라 인코더에 의해 출력된 폴라 코드를 시스템 비트들과 패리티 비트들로 분할하는 단계; 상기 시스템 비트들을 인터리빙하여 제1 세트의 인터리빙된 비트들을 취득하고, 상기 패리티 비트들을 인터리빙하여 제2 세트의 인터리빙된 비트들을 취득하는 단계; 및 상기 제1 세트의 인터리빙된 비트들과 상기 제2 세트의 인터리빙된 비트들에 기초하여, 레이트-매칭된 출력 시퀀스를 결정하는 단계를 포함한다. 별개로 인터리빙되어 레이트 매칭된 출력 시퀀스를 야기하는 시스템 비트들과 패리티 비트들에 의해, 인터리빙된 시퀀스의 구조는 좀 더 랜덤하게 되고, FER을 감소시켜서 HARQ 성능을 개선하고 데이터 전송 신뢰성을 보장한다.

Description

폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치{POLAR CODE RATE-MATCHING METHOD AND RATE-MATCHING DEVICE}
본 발명의 실시예들은 코덱 분야와 관련되고, 특히 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치와 관련된다.
통신 시스템에서, 채널 인코딩은 일반적으로 데이터 전송의 신뢰성을 개선하고 통신의 품질을 보장하기 위해 수행된다. 폴라 코드(polar code)는 샤논 캐패시티(Shannon capacity)를 달성할 수 있고 낮은 코딩-디코딩 복잡도를 갖는 인코딩 방식이다. 폴라 코드는 선형 블록 코드이다. 폴라 코드의 생성 행렬은 GN .이고, 폴라 코드의 인코딩 프로세스는
Figure 112016096768412-pct00001
이다.
여기에서,
Figure 112016096768412-pct00002
이고, 코드 길이는 N=2n이며, n≥0이다.
여기에서,
Figure 112016096768412-pct00003
이고, BN은 전치 행렬, 예를 들어, 비트 반전(bit reversal) 행렬이다.
Figure 112016096768412-pct00004
는
Figure 112016096768412-pct00005
으로 규정된 F의 크로네커 파워 (Kronecker power)이다. 폴라 코드는 코셋 코드(coset code)
Figure 112016096768412-pct00006
에 의해 표시될 수 있고, 폴라 코드의 인코딩 프로세스는 다음과 같다:
Figure 112016096768412-pct00007
. 본 명세서에서 A는 정보(information)의 비트 인덱스들의 세트이고, GN .(A)는 GN . 내의 세트 A 내의 인덱스에 대응하는 열을 이용하여 얻어진 부분 행렬이고, GN .(AC)는 GN . 내의 세트 AC 내의 인덱스에 대응하는 열을 이용하여 얻어진 부분 행렬이다.
Figure 112016096768412-pct00008
는 고정(frozen) 비트들이고, 여기에서 고정 비트들의 수량은 (N-K)이고, 고정 비트들은 알려진 비트들이다. 간략화를 위해, 이러한 고정 비트들은 0으로 설정될 수 있다.
종래의 랜덤(유사-랜덤: quasi-random) 펑처링 하이브리드 자동 반복 요구(HARQ, Hybrid Automatic Repeat Request) 기술이 폴라 코드에 사용될 수 있다. 랜덤(유사-랜덤) 펑처링(puncturing)은 펑처링을 위한 위치를 랜덤하게(유사-랜덤하게) 선택하는 것이다. 수신 단에서, 펑처링 위치에서의 LLR은 0으로 설정되고, 어머니 코드 디코딩 모듈 및 방법이 여전히 이용된다. 랜덤(유사-랜덤) 펑처링 방식에 있어서, 프레임 오류율은 상대적으로 높고, HARQ 성능은 상대적으로 떨어진다.
본 발명의 실시예들은 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치를 제공하는데, 이는 폴라 코드의 HARQ 성능을 개선할 수 있다.
제1 양태에 따르면, 폴라 코드 레이트 매칭 방법은 다음을 포함하여, 제공된다: 폴라 코드 인코더에 의해 출력된 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할하는 단계; 상기 시스템 비트들을 인터리빙하여 제1 그룹의 인터리빙된 비트들을 취득하는 단계; 상기 패리티 비트들을 인터리빙하여 제2 그룹의 인터리빙된 비트들을 취득하는 단계; 및 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정하는 단계.
제1 양태와 관련하여, 제1 양태의 구현 방식에서, 상기 시스템 비트들을 인터리빙하여 제1 그룹의 인터리빙된 비트들을 취득하는 상기 단계는, 상기 시스템 비트들에 대해 2차 인터리빙을 수행하여 상기 제1 그룹의 인터리빙된 비트들을 취득하는 단계를 포함한다.
제1 양태와 제1 양태의 상기 구현 방식과 관련하여, 제1 양태의 또 다른 구현 방식에서, 상기 패리티 비트들을 인터리빙하여 제2 그룹의 인터리빙된 비트들을 취득하는 상기 단계는, 상기 패리티 비트들에 대해 2차 인터리빙을 수행하여 상기 제2 그룹의 인터리빙된 비트들을 취득하는 단계를 포함한다.
제1 양태와 제1 양태의 상기 구현 방식들과 관련하여, 제1 양태의 또 다른 구현 방식에서, 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정하는 상기 단계는, 순차적으로 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들을 원형 버퍼에 기입하는 단계; 중복성 버전에 따라 상기 원형 버퍼에서 상기 레이트-매칭된 출력 시퀀스의 스타트 위치를 결정하는 단계; 및 상기 스타트 위치에 따라 상기 원형 버퍼로부터 상기 레이트-매칭된 출력 시퀀스를 판독하는 단계를 포함한다.
제1 양태와 제1 양태의 상기 구현 방식들과 관련하여, 제1 양태의 또 다른 구현 방식에서, 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정하는 상기 단계는, 순차적으로 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들을 제3 그룹의 인터리빙된 비트들로 결합하는 단계; 및 순차적으로 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 클립(clipping) 또는 반복적으로 추출하여 상기 레이트-매칭된 출력 시퀀스를 취득하는 단계를 포함한다.
제2 양태에 따르면, 레이트 매칭 장치는 다음을 포함하여, 제공된다: 폴라(Polar) 코드 인코더에 의해 출력된 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할하도록 구성된 그루핑 유닛; 상기 시스템 비트들을 인터리빙하여 제1 그룹의 인터리빙된 비트들을 취득하고, 상기 패리티 비트들을 인터리빙하여 제2 그룹의 인터리빙된 비트들을 취득하도록 구성된 인터리빙 유닛; 및 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정하도록 구성된 결정 유닛.
제2 양태와 관련하여, 제2 양태의 구현 방식에서, 상기 인터리빙 유닛은 구체적으로, 상기 시스템 비트들에 대해 2차 인터리빙을 수행하여 상기 제1 그룹의 인터리빙된 비트들을 취득하고, 및/또는 상기 패리티 비트들에 대해 2차 인터리빙을 수행하여 상기 제2 그룹의 인터리빙된 비트들을 취득하도록 구성된다.
제2 양태와 제2 양태의 상기 구현 방식과 관련하여, 제2 양태의 또 다른 구현 방식에서, 상기 결정 유닛은 구체적으로, 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들을 원형 버퍼에 순차적으로 기입하고, 중복성 버전에 따라 상기 원형 버퍼에서 상기 레이트-매칭된 출력 시퀀스의 스타트 위치를 결정하고, 상기 스타트 위치에 따라 상기 원형 버퍼로부터 상기 레이트-매칭된 출력 시퀀스를 판독하도록 구성된다.
제2 양태와 제2 양태의 상기 구현 방식들과 관련하여, 제2 양태의 또 다른 구현 방식에서, 상기 결정 유닛은 구체적으로, 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들을 제3 그룹의 인터리빙된 비트들로 순차적으로 결합하고, 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 순차적으로 클립 또는 반복적으로 추출하여 상기 레이트-매칭된 출력 시퀀스를 취득하도록 구성된다.
제3 양태에 따르면, 무선 통신 장치는 폴라(Polar) 코드 인코더, 상술된 상기 레이트 매칭 장치, 및 전송기를 포함하여, 제공된다.
본 발명의 실시예들에 따르면, 레이트 매칭된 출력 시퀀스를 취득하기 위해, 시스템 비트들과 패리티 비트들이 인터리빙되어, 인터리빙 후의 시퀀스 구조는 좀 더 랜덤하게 되고, 이것은 FER(Frame Error Rate)을 감소시킬 수 있으며, 그로 인해 HARQ 성능을 개선하고, 데이터 전송의 신뢰성을 보장한다.
본 발명의 실시예들의 기술적인 해결책들을 더 명확하게 설명하기 위해, 이하에서는 실시예들 또는 종래 기술을 설명하는데 필요한 첨부 도면들을 간략히 소개한다. 분명히, 이하의 설명의 첨부 도면들은 단지 본 발명의 일부 실시예들을 도시하며, 본 기술분야에 통상의 지식을 가진 자는 창의적 노력 없이도 여전히 이들 첨부 도면들로부터 다른 도면들을 도출해낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 무선 통신 시스템을 도시한다;
도 2는 무선 통신 환경에서 폴라 코드 처리 방법을 실행하는 시스템을 도시한다;
도 3은 본 발명의 일 실시예에 따른 폴라 코드 레이트 매칭 방법의 흐름도이다;
도 4는 본 발명의 일 실시예에 따른 레이트 매칭 장치의 블록도이다;
도 5는 무선 통신 시스템에서 폴라 코드 처리 방법의 실행을 돕는 액세스 단말기의 개략도이다;
도 6은 폴라 코드 처리 방법이 무선 통신 환경에서 실행되는 시스템의 개략도이다;
도 7은 무선 통신 환경에서 폴라 코드 레이트 매칭 방법을 이용할 수 있는 시스템을 도시한다.
다음은 본 발명의 실시예들에서의 첨부 도면들을 참조하여 본 발명의 실시예들에서의 기술적 해결책들을 더 명확하고 완전하게 설명한다. 분명히, 설명된 실시예들은 본 발명의 실시예들의 전부가 아니라 일부일 뿐이다. 본 기술분야의 통상의 지식을 가진 자가 창의적 노력 없이 본 발명의 실시예들에 기초하여 얻어낸 모든 다른 실시예들은 본 발명의 보호 범위 내에 포함된다.
본 명세서에서 사용된 "컴포넌트”, "모듈", 및 "시스템"과 같은 용어들은 컴퓨터-관련 엔티티들, 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행되고 있는 소프트웨어를 나타내는데 사용된다. 예를 들면, 컴포넌트는 프로세서 상에서 실행중인 프로세스, 프로세서, 객체, 실행 가능 파일, 실행의 스레드(thread), 프로그램 및/또는 컴퓨터일 수 있지만, 이에 한정되지 않는다. 도면들에 도시된 바와 같이, 컴퓨팅 디바이스 및 컴퓨팅 디바이스 상에서 구동하는 애플리케이션 양쪽은 컴포넌트들일 수 있다. 하나 이상의 컴포넌트들은 프로세스 및/또는 실행의 스레드 내에 존재할 수 있고, 컴포넌트는 하나의 컴퓨터 상에 위치할 수 있고 및/또는 둘 이상의 컴퓨터들 사이에 분산될 수 있다. 또한, 이러한 컴포넌트들은 다양한 데이터 구조들을 저장하는 다양한 컴퓨터-판독가능 매체로부터 실행될 수 있다. 예를 들어, 이러한 컴포넌트들은, 로컬 및/또는 원격 프로세스를 이용하여 그리고 예를 들어, 하나 이상의 데이터 패킷들을 갖는 신호(예를 들어, 인터넷이 신호를 이용하여 다른 시스템들과 상호작용하는 것과 같이 로컬 시스템, 분산 시스템 및/또는 네트워크 상의 다른 하나의 컴포넌트와 상호작용하는 2개의 컴포넌트들로부터의 데이터)에 따라 통신할 수 있다.
또한, 실시예들은 액세스 단말기와 관련하여 기술된다. 액세스 단말기는 또한, 시스템, 가입자 유닛, 가입자국, 이동국, 이동 단말기, 원격국(remote station), 원격 단말기, 모바일 디바이스, 사용자 단말기, 단말기, 무선 통신 디바이스, 사용자 에이전트, 사용자 장치, 또는 UE(User Equipment)로서 불릴 수 있다. 액세스 단말기는 휴대폰, 무선 전화기, SIP(Session Initiation Protocol) 폰, WLL(Wireless Local Loop) 국, PDA(Personal Digital Assistant), 무선 통신 기능을 갖는 휴대용 디바이스, 컴퓨팅 디바이스, 또는 무선 모뎀에 접속되는 또 다른 프로세싱 디바이스일 수 있다. 또한, 실시예들은 기지국과 관련하여 설명된다. 기지국은 모바일 디바이스와 통신하는데 사용될 수 있고; 기지국은 GSM(Global System of Mobile Communication) 또는 CDMA(Code Division Multiple Access)에서 BTS(Base Transceiver Station)일 수 있고; 또는 WCDMA(Wideband Code Division Multiple Access)에서 NB(NodeB)일 수 있고; 또는 LTE(Long Term Evolution), 중계국 또는 액세스 포인트, 미래 5G 네트워크 내의 기지국 디바이스 또는 그와 유사한 것에서 eNB 또는 eNodeB(Evolutional Node B)일 수 있다.
또한, 본 발명의 양태들 또는 특징들은 표준 프로그래밍 및/또는 엔지니어링 기술들을 이용하는 방법, 장치 또는 제품으로서 구현될 수 있다. 이러한 애플리케이션에 사용된 용어 "제품"은 임의의 컴퓨터 판독가능 컴포넌트, 반송파 또는 매체로부터 액세스될 수 있는 컴퓨터 프로그램을 커버한다. 예를 들어, 컴퓨터-판독가능 매체는 다음을 포함할 수 있지만, 이에 제한되지 않는다: 자기 스토리지 컴포넌트(예를 들어, 하드 디스크, 플로피 디스크 또는 자기 테이프), 광 디스크(예를 들어, CD(Compact Disk), 및 DVD(Digital Versatile Disk), 스마트 카드 및 플래시 메모리 컴포넌트(예를 들어, EPROM(Erasable Programmable Read-Only Memory), 카드, 스틱, 또는 키 드라이브). 또한, 본 명세서에서 설명된 다양한 스토리지 매체는 정보를 저장하기 위해 이용되는 하나 이상의 디바이스들 및/또는 다른 기계-판독가능 매체를 나타낼 수 있다. 용어 "머신 판독 가능한 매체"는 무선 채널, 및 명령어 및/또는 데이터를 저장, 포함 및/또는 반송할 수 있는 다양한 다른 매체를 포함할 수 있지만, 이에 제한되지 않는다.
이제, 도 1을 참조하면, 이는 본 명세서의 실시예들에 따른 무선 통신 시스템(100)을 도시한다. 시스템(100)은 기지국(102)을 포함하며, 여기서 후자는 다수의 안테나 그룹들을 포함할 수 있다. 예를 들어, 안테나 그룹은 안테나(104 및 106)들을 포함할 수 있고, 또 다른 안테나 그룹은 안테나(108 및 110)들을 포함할 수 있고, 추가적 그룹은 안테나(112 및 114)들을 포함할 수 있다. 각각의 안테나 그룹에 있어서, 2개의 안테나가 도시되고; 그러나, 더 많은 또는 더 적은 안테나들이 각각의 그룹에 사용될 수 있다. 기지국(102)은 전송기 체인과 수신기 체인을 추가적으로 포함할 수 있다고, 본 기술분야의 통상의 기술자는 그들 둘 다가 신호 전송 및 수신과 관련된 다수의 컴포넌트들(예를 들어, 프로세서, 변조기, 다중화기, 복조기, 역다중화기, 및 안테나)을 포함할 수 있다.
기지국(102)은 하나 이상의 액세스 단말기들(예를 들어, 액세스 단말기(116) 및 액세스 단말기(122))과 통신할 수 있다. 그러나, 기지국(102)이 기본적으로 액세스 단말기들(116 및 122)과 유사한 액세스 단말기의 임의의 수량과 통신할 수 있다는 것이 이해될 수 있다. 액세스 단말기들(116 및 122)은, 예를 들어, 셀룰러 폰, 스마트폰, 휴대용 컴퓨터, 핸드헬드 통신 디바이스, 핸드헬드 컴퓨팅 디바이스, 위성 라디오 장치, 글로벌 포지셔닝 시스템, PDA, 및/또는 무선 통신 시스템(100)에서 통신을 수행하도록 구성된 다른 어떤 적절한 장치일 수 있다. 도면에 도시된 바와 같이, 액세스 단말기(116)는 안테나들(112 및 114)과 통신하며, 여기서 안테나들(112 및 114)은 순방향 링크(118)를 통하여 정보를 액세스 단말기(116)에 전송하고 역방향 링크(120)를 통하여 정보를 액세스 단말기(116)로부터 수신한다. 또한, 액세스 단말기(122)는 안테나들(104 및 106)과 통신하며, 여기서 안테나들(104 및 106)은 순방향 링크(124)를 통하여 정보를 액세스 단말기(122)에 전송하고 역방향 링크(126)를 통하여 정보를 액세스 단말기(122)로부터 수신한다. FDD(Frequency Division Duplex) 시스템에 있어서, 예를 들어, 역방향 링크(120)에 사용된 것과는 다른 주파수 대역은 순방향 링크(118)에 사용될 수 있고, 순방향 링크(124)는 역방향 링크(126)와는 다른 주파수 대역을 이용할 수 있다. 또한, TDD(Time Division Duplex) 시스템에 있어서, 동일 주파수 대역은 순방향 링크(118)와 역방향 링크(120)에 사용될 수 있고, 동일 주파수 대역은 순방향 링크(124)와 역방향 링크(126)에 사용될 수 있다.
통신을 위해 설계된 각각의 안테나 그룹 및/또는 영역은 기지국(102)의 섹터로서 지칭된다. 예를 들어, 안테나 그룹은 기지국(102)에 의해 커버된 영역의 섹터에서 액세스 단말기와 통신하기 위해 설계될 수 있다. 순방향 링크들(118 및 124)을 통한 통신 동안, 기지국(102)의 송신 안테나는 빔포밍에 의해, 액세스 단말기들(116 및 122)에 대한 순방향 링크들(118 및 124)의 신호 대 잡음비를 개선시킬 수 있다. 또한, 기지국에 의해 단일 안테나를 이용하여 기지국의 모든 액세스 단말기들에 정보를 전송하는 것에 비해, 기지국(102)에 의해 빔포밍을 이용하여 관련 커버리지 영역에 랜덤하게 분산된 액세스 단말기들(116 및 122)에 정보를 전송하는 것은 인접 셀 내의 모바일 디바이스에 대한 간섭을 덜 야기한다.
주어진 시간에, 기지국(102), 액세스 단말기(116), 및/또는 액세스 단말기(122)는 전송 무선 통신 장치 및/또는 받는 무선 통신 장치일 수 있다. 데이터를 전송할 때, 전송 무선 통신 장치는 전송에 대한 데이터를 인코딩할 수 있다. 구체적으로, 전송 무선 통신 장치는 채널을 통하여 수신 무선 통신 장치에 전송될 특정한 양의 정보 비트들을 가지고 있을 수 있다(예를 들어, 생성하거나, 취득하거나, 또는 메모리에 저장한다). 정보 비트들은 데이터의 전송 블록(또는 다수의 전송 블록들)에 포함될 수 있고, 전송 블록이 분할되어 다수의 코드 블록들을 생성할 수 있다. 또한, 전송 무선 통신 장치는 폴라 코드 인코더(도시되지 않음)를 이용하여 각각의 코드 블록을 인코딩할 수 있다.
이제, 도 2를 참조하면, 무선 통신 환경에서 폴라 코드 처리 방법을 실행하기 위한 시스템(200)을 도시한다. 시스템(200)은 무선 통신 장치(202)를 포함하며, 여기서 무선 통신 장치(202)가 채널을 통해 데이터를 전송하는 것으로 도시된다. 무선 통신 장치(202)가 데이터를 전송하는 것으로 도시되더라도, 무선 통신 장치(202)는 채널을 통해 데이터를 더 수신할 수 있다(예를 들어, 무선 통신 장치(202)는 동시에 데이터를 전송 및 수신할 수 있고, 무선 통신 장치(202)는 상이한 시점에 데이터를 전송 및 수신할 수 있거나, 2가지 경우가 공존할 수 있다). 무선 통신 장치(202)는, 예를 들어, 기지국 (예를 들어, 도 1의 기지국(102)) 또는 액세스 단말기(예를 들어, 도 1의 액세스 단말기(116) 또는 도 1의 액세스 단말기(122))일 수 있다.
무선 통신 장치(202)는 폴라 코드 인코더(204), 레이트 매칭 장치(205), 및 전송기(206)를 포함할 수 있다.
폴라 코드 인코더(204)는 상응하는 폴라 코드를 취득하기 위해, 이동될 데이터를 인코딩하도록 구성된다.
폴라 코드 인코더(204)에 의한 인코딩 후에 취득된 폴라 코드가 시스템 코드이면, 레이트 매칭 장치(205)는, 폴라 코드 인코더(204)에 의해 출력된 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할하고, 상기 시스템 비트들을 인터리빙하여 제1 그룹의 인터리빙된 비트들을 취득하고, 상기 패리티 비트들을 인터리빙하여 제2 그룹의 인터리빙된 비트들을 취득한 다음, 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정하도록 구성될 수 있다.
폴라 코드 인코더(204)에 의한 인코딩 후에 취득된 폴라 코드가 비-시스템 코드이면, 레이트 매칭 장치(205)는 인터리빙된 비트들을 취득하기 위해 비-시스템 폴라 코드에 대한 통합 인터리빙을 수행한 다음, 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정하도록 구성될 수 있다.
또한, 전송기(206)는 그 후 채널을 통해, 레이트 매칭 장치(205)에 의해 처리되는 레이트 매칭된 출력 시퀀스를 전송할 수 있다. 예를 들어, 전송기(206)는 관련된 데이터를 또 다른 상이한 무선 통신 장치(도시되지 않음)에 전송할 수 있다.
본 발명의 이 실시예에서, 폴라 코드 인코더(204)에 의한 인코딩 후에 취득된 폴라 코드가 시스템 코드이면, 폴라 코드는 시스템 폴라 코드로서 지칭될 수 있다. 폴라 코드 인코더(204)에 의한 인코딩 후에 취득된 폴라 코드가 비-시스템 코드이면, 폴라 코드는 비-시스템 폴라 코드로서 지칭될 수 있다.
일반적으로, 시스템 코드는 생성 행렬 G가 다음과 같은 형태로 되어 있거나 그것의 등가 코드인 코드를 지칭한다:
G=[Ik, P], 여기서
Ik는 k차 단위 행렬이고, P는 체크 행렬이다.
시스템 코드를 제외한 코드는 비-시스템 코드로서 지칭될 수 있다.
도 3은 본 발명의 실시예에 따른 폴라 코드 레이트 매칭 방법의 흐름도이다. 도 3에서의 방법은 폴라 코드 인코딩 및 전송 단(예를 들어, 도 2에 도시된 레이트 매칭 장치(205))에 의해 실행된다.
301: 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할한다.
시스템 비트들은 상기 생성 행렬 G에서 단위 행렬 Ik 부분에 해당하는 비트들이고, 패리티 비트들은 상기 생성 행렬 G에서 체크 행렬 P 부분에 해당하는 비트들이다.
302: 시스템 비트들을 인터리빙하여 제1 그룹의 인터리빙된 비트들(Set1)을 취득하고, 패리티 비트들을 인터리빙하여 제2 그룹의 인터리빙된 비트들(Set2)을 취득한다.
303: 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정한다.
본 발명의 이 실시예에 따르면, 레이트 매칭된 출력 시퀀스를 취득하기 위해, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되어, 인터리빙 후의 시퀀스 구조는 좀 더 랜덤하게 되고, 이것은 FER을 감소시킬 수 있으며, 그로 인해 HARQ 성능을 개선하고, 데이터 전송의 신뢰성을 보장한다.
또한, 시스템 비트들과 패리티 비트들의 최소 거리들에 대한 인터리빙 처리의 영향들이 상이하기 때문에, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되면, 인터리빙된 비트들의 최소 거리들은 더 증가될 수 있으며, 그로 인해 폴라 코드의 레이트 매칭 성능을 개선한다.
단계 302에서 수행된 일종의 인터리빙 처리는 본 발명의 이 실시예에서 제한되지 않는다. 예를 들어, 2차 인터리빙이 수행될 수 있다.
N이 2의 정수배인 경우에 있어서, 함수는 다음과 같이 정의된다:
Figure 112016096768412-pct00009
, 여기서 K는 홀수이고, 0≤m<N이며;
2차 인터리빙의 맵핑 함수는 다음과 같다:
Figure 112016096768412-pct00010
. 즉, c(m)번째 비트는 인터리빙된 비트들의 c(m+1)(mod N)번째 비트에 맵핑된다. 여기서, mod는 모듈로 연산(modulo operation)이다.
선택적으로, 한 실시예에서, 단계 302에서, 시스템 비트들이 제1 그룹의 인터리빙된 비트들을 취득하기 위해 인터리빙될 때, 2차 인터리빙은 제1 그룹의 인터리빙된 비트들을 취득하기 위해 시스템 비트들에 대해 수행될 수 있다.
선택적으로, 또 다른 실시예에서, 단계 302에서, 패리티 비트들이 제2 그룹의 인터리빙된 비트들을 취득하기 위해 인터리빙될 때, 2차 인터리빙은 제2 그룹의 인터리빙된 비트들을 취득하기 위해 패리티 비트들에 대해 수행될 수 있다.
선택적으로, 또 다른 실시예에서, 단계 303에서, 레이트 매칭된 출력 시퀀스가 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 결정될 때, 원형 버퍼가 이용될 수 있다. 구체적으로, 첫째로, 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들이 순차적으로 원형 버퍼에 기입될 수 있는데, 즉, 제1 그룹의 인터리빙된 비트들이 원형 버퍼에 먼저 기입된 다음, 제2 그룹의 인터리빙된 비트들이 원형 버퍼에 기입된다. 그리고 나서 원형 버퍼에서의 레이트 매칭된 출력 시퀀스의 스타트 위치는 중복성 버전(RV)에 따라 결정될 수 있고, 비트들은 레이트 매칭된 출력 시퀀스로서 스타트 위치에 따라 원형 버퍼로부터 판독된다.
폴라 코드의 HARQ 프로세스에서, 시스템 비트들과 패리티 비트들은 중요도가 다르고, 구체적으로, 시스템 비트들은 패리티 비트들보다 더 중요하다. 시스템 비트들을 인터리빙함으로써 취득된 제1 그룹의 인터리빙된 비트들이 Set1이고, 패리티 비트들을 인터리빙함으로써 취득된 제2 그룹의 인터리빙된 비트들은 Set2인 것으로 가정된다. Set1은 Set2 이전에 원형 버퍼에 기입되어, 더 많은 시스템 비트들이 레이트 매칭된 출력 시퀀스에서 유지될 수 있게 되어, 폴라 코드의 HARQ 성능을 개선한다.
선택적으로, 또 다른 실시예에서, 단계 303에서, 레이트 매칭된 출력 시퀀스가 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 결정될 때, 제1 그룹의 인터리빙된 비트들(Set1) 및 제2 그룹의 인터리빙된 비트들(Set2)은 순차적으로 제3 그룹의 인터리빙된 비트들(Set3) 내에 결합될 수 있고, 즉, Set3에서, Set1 내의 모든 비트들은 Set2 내의 모든 비트들 이전에 위치한다. 그리고 나서 비트들은 순차적으로 Set3으로부터 클립 또는 반복적으로 추출되어, 각각의 재전송 시간에 요구된 레이트 매칭된 출력 시퀀스를 취득하게 된다. 예를 들어, 재전송될 필요가 있는 비트들의 길이 La가 Set3의 길이 Lb보다 더 짧을 때, 길이가 La인 일부 비트들은 레이트 매칭된 출력 시퀀스로서 Set3으로부터 클립된다. 또 다른 예로서, 재전송될 필요가 있는 비트들의 길이 La가 Set3의 길이 Lb보다 더 길 때, Set3 내의 모든 비트들이 판독된 후, Set3 내의 비트들은 시작부터 제2 시간에 판독될 수 있는데, 이는 길이가 La인 레이트 매칭된 출력 시퀀스가 판독될 때까지 반복된다.
폴라 코드의 HARQ 프로세스에서, 시스템 비트들과 패리티 비트들은 중요도가 다르고, 구체적으로, 시스템 비트들은 패리티 비트들보다 더 중요하다. 그러므로, 시스템 비트들을 인터리빙함으로써 취득된 제1 그룹의 인터리빙된 비트들 Set1은 패리티 비트들을 인터리빙함으로써 취득된 제2 그룹의 인터리빙된 비트들 Set2 이전에 위치하고, 이들은 제3 그룹의 인터리빙된 비트들 Set3 내에 결합되어, 더 많은 시스템 비트들이 최종적으로 취득되는 레이트 매칭된 출력 시퀀스에서 유지될 수 있게 되고, 그로 인해 폴라 코드의 HARQ 성능을 개선한다.
도 4는 본 발명의 실시예에 따른 레이트 매칭 장치의 블록도이다. 도 4의 레이트 매칭 장치(400)는, 그루핑 유닛(401), 인터리빙 유닛(402), 및 결정 유닛(403)을 포함하여, 기지국 또는 사용자 장비 위에 위치할 수 있다.
그루핑 유닛(401)은 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할한다. 인터리빙 유닛(402)은, 시스템 비트들을 인터리빙하여 제1 그룹의 인터리빙된 비트들을 취득하고, 패리티 비트들을 인터리빙하여 제2 그룹의 인터리빙된 비트들을 취득한다. 결정 유닛(403)은 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정한다.
본 발명의 이 실시예에 따르면, 레이트 매칭된 출력 시퀀스를 취득하기 위해, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되어, 인터리빙 후의 시퀀스 구조는 좀 더 랜덤하게 되고, 이것은 FER을 감소시킬 수 있으며, 그로 인해 HARQ 성능을 개선하고, 데이터 전송의 신뢰성을 보장한다.
또한, 시스템 비트들과 패리티 비트들의 최소 거리들에 대한 인터리빙 처리의 영향들이 상이하기 때문에, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되면, 인터리빙된 비트들의 최소 거리들은 더 증가될 수 있으며, 그로 인해 폴라 코드의 레이트 매칭 성능을 개선한다.
인터리빙 유닛(402)에 의해 수행된 일종의 인터리빙 처리는 본 발명의 이 실시예에서 제한되지 않는다. 예를 들어, 인터리빙 유닛(402)은 2차 인터리빙을 수행할 수 있다.
선택적으로, 한 실시예에서, 인터리빙 유닛(402)은 시스템 비트들에 대해 2차 인터리빙을 수행하여 제1 그룹의 인터리빙된 비트들을 취득할 수 있고, 및/또는 패리티 비트들에 대해 2차 인터리빙을 수행하여 제2 그룹의 인터리빙된 비트들을 취득할 수 있다.
선택적으로, 또 다른 실시예에서, 결정 유닛(403)은 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들을 원형 버퍼에 순차적으로 기입하고, 중복성 버전에 따라 원형 버퍼에서 레이트-매칭된 출력 시퀀스의 스타트 위치를 결정하고, 스타트 위치에 따라 원형 버퍼로부터 레이트-매칭된 출력 시퀀스를 판독할 수 있다.
폴라 코드의 HARQ 프로세스에서, 시스템 비트들과 패리티 비트들은 중요도가 다르고, 구체적으로, 시스템 비트들은 패리티 비트들보다 더 중요하다. 시스템 비트들을 인터리빙함으로써 취득된 제1 그룹의 인터리빙된 비트들이 Set1이고, 패리티 비트들을 인터리빙함으로써 취득된 제2 그룹의 인터리빙된 비트들은 Set2인 것으로 가정된다. Set1은 Set2 이전에 원형 버퍼에 기입되어, 더 많은 시스템 비트들이 레이트 매칭된 출력 시퀀스에서 유지될 수 있게 되어, 폴라 코드의 HARQ 성능을 개선한다.
선택적으로, 또 다른 실시예에서, 결정 유닛(403)은 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들을 제3 그룹의 인터리빙된 비트들로 순차적으로 결합하고, 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 순차적으로 클립 또는 반복적으로 추출하여, 레이트-매칭된 출력 시퀀스를 취득하게 한다.
폴라 코드의 HARQ 프로세스에서, 시스템 비트들과 패리티 비트들은 중요도가 다르고, 구체적으로, 시스템 비트들은 패리티 비트들보다 더 중요하다. 그러므로, 시스템 비트들을 인터리빙함으로써 취득된 제1 그룹의 인터리빙된 비트들 Set1은 패리티 비트들을 인터리빙함으로써 취득된 제2 그룹의 인터리빙된 비트들 Set2 이전에 위치하고, 이들은 제3 그룹의 인터리빙된 비트들 Set3 내에 결합되어, 더 많은 시스템 비트들이 최종적으로 취득되는 레이트 매칭된 출력 시퀀스에서 유지될 수 있게 되고, 그로 인해 폴라 코드의 HARQ 성능을 개선한다.
도 5는 무선 통신 시스템에서 상기 폴라 코드 처리 방법의 실행을 돕는 액세스 단말기(500)의 개략도이다. 액세스 단말기(500)는 수신기(502)를 포함하며, 여기서 수신기(502)는 예를 들어, 수신 안테나(도시되지 않음)로부터 신호를 수신하고, 수신된 신호에 대해 전형적인 동작(예를 들어, 필터링, 증폭, 또는 하향 변환)을 수행하고, 샘플을 취득하기 위해 조정된 신호를 디지털화하도록 구성된다. 수신기(502)는 예를 들어, MMSE(Minimum Mean-Squared Error, 최소 평균 제곱 오차) 수신기일 수 있다. 액세스 단말기(500)는 복조기(504)를 더 포함할 수 있고, 여기서 복조기(504)는 수신된 심볼을 복조하고 이 심볼들을 채널 추정을 위해 프로세서(506)에 제공하도록 구성될 수 있다. 프로세서(506)는, 수신기(502)에 의해 수신된 정보를 분석하고 및/또는 전송기(516)에 의해 전송될 정보를 생성하도록 구체적으로 구성된 프로세서, 액세스 단말기(500)의 하나 이상 컴포넌트들을 제어하도록 구성된 프로세서, 및/또는 수신기(502)에 의해 수신된 정보를 분석하고, 전송기(516)에 의해 전송될 정보를 생성하고, 액세스 단말기(500)의 하나 이상의 컴포넌트들을 제어하도록 구성된 제어기일 수 있다.
액세스 단말기(500)는 메모리(508)를 추가적으로 포함할 수 있는데, 여기서 후자는 동작 가능하게 프로세서(506)에 결합되며, 다음과 같은 데이터를 저장한다: 전송될 데이터, 수신된 데이터, 및 이 명세서에서의 다양한 동작들 및 기능들의 실행과 관련된 다른 임의의 적절한 정보. 메모리(508)는 폴라 코드 처리와 관련된 프로토콜 및/또는 알고리즘을 추가로 저장할 수 있다.
이 명세서에서 설명된 데이터 저장소 장치(예를 들어, 메모리(508))가 휘발성 메모리 또는 비-휘발성 메모리일 수 있고, 휘발성 메모리 및 비-휘발성 메모리 양쪽을 포함할 수 있다고 알 수 있다. 비-휘발성 메모리가 다음을 포함할 수 있다는 것은 제한적이기보다는 예시적이다: ROM(Read-Only Memory, 판독 전용 메모리), PROM(Programmable ROM, 프로그램가능한 판독 전용 메모리), EPROM(Erasable PROM, 소거가능하고 프로그램가능한 판독 전용 메모리), EEPROM (Electrically EPROM, 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리), 또는 플래시 메모리를 포함하며; 휘발성 메모리는 RAM(Random Access Memory, 랜덤 액세스 메모리)을 포함 할 수 있으며, 외부 캐시로서 이용된다. SRAM(Static RAM, 정적 랜덤 액세스 메모리), DRAM(Dynamic RAM, 동적 랜덤 액세스 메모리), SDRAM(Synchronous DRAM, 동기식 동적 랜덤 액세스 메모리), DDR SDRAM(Double Data Rate SDRAM, 더블 데이터 레이트 동기식 다이내믹 랜덤 액세스 메모리), ESDRAM(Enhanced SDRAM, 향상된 동기식 동적 랜덤 액세스 메모리), SLDRAM(Synchlink DRAM, 싱크 링크 동적 랜덤 액세스 메모리), 및 DR RAM(Direct Rambus RAM, 직접 램버스 랜덤 액세스 메모리)과 같은 많은 형태의 RAM들이 이용될 수 있는데, 그것은 제한적 설명이기보다는 오히려 예시적인 것이다. 본 명세서에 설명된 시스템 및 방법에서의 메모리(508)는 이러한 메모리 및 적합한 타입의 임의의 다른 메모리를 포함하지만, 이에 한정되지 않는다.
실제 애플리케이션에서, 수신기(502)는 레이트 매칭 디바이스(510)에 더 결합될 수 있다. 레이트 매칭 디바이스(510)는 도 2에서의 레이트 매칭 장치(205)와 기본적으로 유사할 수 있다. 또한, 액세스 단말기(500)는 폴라 코드 인코더(512)를 더 포함할 수 있다. 폴라 코드 인코더(512)는 도 2에서의 폴라 코드 인코더(204)와 기본적으로 유사하다.
시스템 폴라 코드가 폴라 코드 인코더(512)에 의한 인코딩에 의해 취득되면, 레이트 매칭 디바이스(510)는, 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할하고, 시스템 비트들을 인터리빙하여 제1 그룹의 인터리빙된 비트들(Set1)을 취득하고, 패리티 비트들을 인터리빙하여 제2 그룹의 인터리빙된 비트들(Set2)을 취득하며, 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정하도록 구성될 수 있다.
본 발명의 이 실시예에 따르면, 레이트 매칭된 출력 시퀀스를 취득하기 위해, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되어, 인터리빙 후의 시퀀스 구조는 좀 더 랜덤하게 되고, 이것은 FER을 감소시킬 수 있으며, 그로 인해 HARQ 성능을 개선하고, 데이터 전송의 신뢰성을 보장한다.
또한, 시스템 비트들과 패리티 비트들의 최소 거리들에 대한 인터리빙 처리의 영향들이 상이하기 때문에, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되면, 인터리빙된 비트들의 최소 거리들은 더 증가될 수 있으며, 그로 인해 폴라 코드의 레이트 매칭 성능을 개선한다.
한편, 비-시스템 폴라 코드가 폴라 코드 인코더(512)에 의한 인코딩에 의해 취득되면, 레이트 매칭 디바이스(510)는 인터리빙된 비트들을 취득하기 위해 비-시스템 폴라 코드에 대한 통합 인터리빙을 수행하고, 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정하도록 구성될 수 있다.
본 발명의 이 실시예에서는, 통합 인터리빙은 비-시스템 폴라 코드에 대해 실행되고, 인터리빙된 비트들의 최소 거리가 증가되며, 그로 인해 폴라 코드의 레이트 매칭 성능을 개선한다.
레이트 매칭 디바이스(510)에 의해 수행된 일종의 인터리빙 처리는 본 발명의 이 실시예에서 제한되지 않는다. 예를 들어, 2차(Quadratic) 인터리빙이 수행될 수 있다.
N이 2의 정수배인 경우에 있어서, 함수는 다음과 같이 정의된다:
Figure 112016096768412-pct00011
, 여기서 K는 홀수이고, 0≤≤m<N이며;
2차 인터리빙의 맵핑 함수는 다음과 같다:
Figure 112016096768412-pct00012
. 즉, c(m)번째 비트는 인터리빙된 비트들의 c(m+1)(mod N)번째 비트에 맵핑된다. 여기서, mod는 모듈로 연산(modulo operation)이다.
선택적으로, 한 실시예에서, 제1 그룹의 인터리빙된 비트들을 취득하기 위해 시스템 비트들을 인터리빙하면, 레이트 매칭 디바이스(510)는 제1 그룹의 인터리빙된 비트들을 취득하기 위해 시스템 비트들에 대한 2차 (Quadratic) 인터리빙을 수행할 수 있다.
선택적으로, 또 다른 실시예에서, 제2 그룹의 인터리빙된 비트들을 취득하기 위해 패리티 비트들을 인터리빙하면, 레이트 매칭 디바이스(510)는 제2 그룹의 인터리빙된 비트들을 취득하기 위해 패리티 비트들에 대한 2차 (Quadratic) 인터리빙을 수행할 수 있다.
선택적으로, 또 다른 실시예에서, 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정하면, 레이트 매칭 디바이스(510)는 원형 버퍼를 이용할 수 있다. 구체적으로, 첫째로, 레이트 매칭 디바이스(510)는 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들을 순차적으로 원형 버퍼에 기입할 수 있는데, 즉, 제1 그룹의 인터리빙된 비트들은 원형 버퍼에 먼저 기입된 다음, 제2 그룹의 인터리빙된 비트들이 원형 버퍼에 기입된다. 그리고 나서 레이트 매칭 디바이스(510)는 중복성 버전에 따라 원형 버퍼에서의 레이트 매칭된 출력 시퀀스의 스타트 위치를 결정할 수 있고, 레이트 매칭된 출력 시퀀스로서 스타트 위치에 따라 원형 버퍼로부터 비트들을 판독한다.
폴라 코드의 HARQ 프로세스에서, 시스템 비트들과 패리티 비트들은 중요도가 다르고, 구체적으로, 시스템 비트들은 패리티 비트들보다 더 중요하다. 시스템 비트들을 인터리빙함으로써 취득된 제1 그룹의 인터리빙된 비트들이 Set1이고, 패리티 비트들을 인터리빙함으로써 취득된 제2 그룹의 인터리빙된 비트들은 Set2인 것으로 가정된다. Set1은 Set2 이전에 원형 버퍼에 기입되어, 더 많은 시스템 비트들이 레이트 매칭된 출력 시퀀스에서 유지될 수 있게 되어, 폴라 코드의 HARQ 성능을 개선한다.
선택적으로, 또 다른 실시예에서, 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정할 때, 레이트 매칭 디바이스(510)는 제1 그룹의 인터리빙된 비트들(Set1) 및 제2 그룹의 인터리빙된 비트들(Set2)을 순차적으로 제3 그룹의 인터리빙된 비트들(Set3) 내에 결합할 수 있고, 즉, Set3에서, Set1 내의 모든 비트들은 Set2 내의 모든 비트들 이전에 위치한다. 그리고 나서 레이트 매칭 디바이스(510)는 비트들을 순차적으로 Set3으로부터 클립 또는 반복적으로 추출하여, 각각의 재전송 시간에 요구된 레이트 매칭된 출력 시퀀스를 취득하게 된다. 예를 들어, 재전송될 필요가 있는 비트들의 길이 La가 Set3의 길이 Lb보다 더 짧을 때, 길이가 La인 일부 비트들은 레이트 매칭된 출력 시퀀스로서 Set3으로부터 클립된다. 또 다른 예로서, 재전송될 필요가 있는 비트들의 길이 La가 Set3의 길이 Lb보다 더 길 때, Set3 내의 모든 비트들이 판독된 후, Set3 내의 비트들은 시작부터 제2 시간에 판독될 수 있는데, 이는 길이가 La인 레이트 매칭된 출력 시퀀스가 판독될 때까지 반복된다.
폴라 코드의 HARQ 프로세스에서, 시스템 비트들과 패리티 비트들은 중요도가 다르고, 구체적으로, 시스템 비트들은 패리티 비트들보다 더 중요하다. 그러므로, 시스템 비트들을 인터리빙함으로써 취득된 제1 그룹의 인터리빙된 비트들 Set1은 패리티 비트들을 인터리빙함으로써 취득된 제2 그룹의 인터리빙된 비트들 Set2 이전에 위치하고, 이들은 제3 그룹의 인터리빙된 비트들 Set3 내에 결합되어, 더 많은 시스템 비트들이 최종적으로 취득되는 레이트 매칭된 출력 시퀀스에서 유지될 수 있게 되고, 그로 인해 폴라 코드의 HARQ 성능을 개선한다.
선택적으로, 한 실시예에서, 인터리빙된 비트들을 취득하기 위해 비-시스템 폴라 코드에 대한 통합 인터리빙을 수행할 때, 레이트 매칭 디바이스(510)는 인터리빙된 비트들을 취득하기 위해 비-시스템 폴라 코드에 대한 2차(Quadratic) 인터리빙을 수행할 수 있다.
선택적으로, 또 다른 실시예에서, 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정할 때, 레이트 매칭 디바이스(510)는 인터리빙된 비트들을 원형 버퍼에 기입하고, 중복성 버전에 따라 원형 버퍼에서 레이트-매칭된 출력 시퀀스의 스타트 위치를 결정하고, 스타트 위치에 따라 원형 버퍼로부터 레이트-매칭된 출력 시퀀스를 판독할 수 있다.
선택적으로, 또 다른 실시예에서, 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정할 때, 레이트 매칭 디바이스(510)는 각각의 재전송 시간에 요구된 레이트 매칭된 출력 시퀀스를 취득하기 위해서, 인터리빙된 비트들로부터 비트들을 클립 또는 반복적으로 추출할 수 있다.
또한, 액세스 단말기(500)는 변조기(514) 및 전송기(516)를 더 포함할 수 있고, 여기서 전송기(516)는 신호를, 예를 들어, 기지국 또는 또 다른 액세스 단말기에 전송하도록 구성된다. 폴라 코드 인코더(512), 레이트 매칭 디바이스(510), 및/또는 변조기(514)가 프로세서(506)로부터 분리되는 것으로 도시되더라도, 폴라 코드 인코더(512), 레이트 매칭 디바이스(510), 및/또는 변조기(514)는 프로세서(506)의 일부 또는 다수의 프로세서들(도시되지 않음)일 수 있다는 것이 이해될 수 있다.
도 6은 상기 폴라 코드 처리 방법이 무선 통신 환경에서 실행되는 시스템(600)의 개략도이다. 시스템(600)은 기지국(602)(예를 들어, 액세스 포인트, NodeB, 또는 eNB)를 포함하며, 여기서 기지국(602)은 다수의 수신 안테나들(606)을 이용하여 하나 이상의 액세스 단말기들(604)로부터 신호들을 수신하는 수신기(610), 및 전송 안테나(608)를 이용하여 신호들을 하나 이상의 액세스 단말들(604)에 전송하는 전송기(624)를 가지고 있다. 수신기(610)는 수신 안테나들(606)로부터 정보를 수신할 수 있고, 수신된 정보를 복조하는 복조기(612)에 동작 가능하게 연결된다. 복조된 심볼은 도 7에서 설명된 프로세서와 유사한 프로세서(614)에 의해 분석되고, 프로세서(614)는 메모리(616)에 연결되고, 메모리(616)는 액세스 단말기(604)(도시되지 않은 상이한 기지국)에 전송될 데이터, 또는 액세스 단말기(604)(또는 도시되지 않은 상이한 기지국)로부터 수신된 데이터, 및/또는 이 명세서에서 다양한 동작들 및 기능들의 실행과 관련된 임의의 다른 적절한 정보를 저장하도록 구성된다. 프로세서(614)는 폴라 코드 인코더(618) 및 레이트 매칭 장치(620)에 더 결합될 수 있다.
본 발명의 이러한 실시예의 양태에 따르면, 레이트 매칭 장치(620)는, 폴라 코드 인코더(618)에 의해 출력된 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할하고; 시스템 비트들을 인터리빙하여 제1 그룹의 인터리빙된 비트들(Set1)을 취득하고, 패리티 비트들을 인터리빙하여 제2 그룹의 인터리빙된 비트들(Set2)을 취득하며, 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정하도록 구성될 수 있다.
본 발명의 이 실시예에 따르면, 레이트 매칭된 출력 시퀀스를 취득하기 위해, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되어, 인터리빙 후의 시퀀스 구조는 좀 더 랜덤하게 되고, 이것은 FER을 감소시킬 수 있으며, 그로 인해 HARQ 성능을 개선하고, 데이터 전송의 신뢰성을 보장한다.
또한, 시스템 비트들과 패리티 비트들의 최소 거리들에 대한 인터리빙 처리의 영향들이 상이하기 때문에, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되면, 인터리빙된 비트들의 최소 거리들은 더 증가될 수 있으며, 그로 인해 폴라 코드의 레이트 매칭 성능을 개선한다.
본 발명의 이러한 실시예의 또 다른 양태에 따르면, 레이트 매칭 장치(620)는 인터리빙된 비트들을 취득하기 위해 폴라 코드 인코더(618)에 의해 출력된 비-시스템 폴라 코드에 대한 통합 인터리빙을 수행하고, 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정하도록 구성될 수 있다.
본 발명의 이 실시예에서는, 통합 인터리빙은 비-시스템 폴라 코드에 대해 실행되고, 인터리빙된 비트들의 최소 거리가 증가되며, 그로 인해 폴라 코드의 레이트 매칭 성능을 개선한다.
레이트 매칭 장치(620)에 의해 수행된 일종의 인터리빙 처리는 본 발명의 이 실시예에서 제한되지 않는다. 예를 들어, 2차(Quadratic) 인터리빙이 수행될 수 있다.
N이 2의 정수배인 경우에 있어서, 함수는 다음과 같이 정의된다:
Figure 112016096768412-pct00013
, 여기서 K는 홀수이고, 0≤≤m<N이며;
2차 인터리빙의 맵핑 함수는 다음과 같다:
Figure 112016096768412-pct00014
. 즉, c(m)번째 비트는 인터리빙된 비트들의 c(m+1)(mod N)번째 비트에 맵핑된다. 여기서, mod는 모듈로 연산(modulo operation)이다.
선택적으로, 한 실시예에서, 제1 그룹의 인터리빙된 비트들을 취득하기 위해 시스템 비트들을 인터리빙하면, 레이트 매칭 디바이스(620)는 제1 그룹의 인터리빙된 비트들을 취득하기 위해 시스템 비트들에 대한 2차(Quadratic) 인터리빙을 수행할 수 있다.
선택적으로, 또 다른 실시예에서, 제2 그룹의 인터리빙된 비트들을 취득하기 위해 패리티 비트들을 인터리빙하면, 레이트 매칭 디바이스(620)는 제2 그룹의 인터리빙된 비트들을 취득하기 위해 패리티 비트들에 대한 2차(Quadratic) 인터리빙을 수행할 수 있다.
선택적으로, 또 다른 실시예에서, 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정하면, 레이트 매칭 디바이스(620)는 원형 버퍼를 이용할 수 있다. 구체적으로, 첫째로, 레이트 매칭 디바이스(620)는 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들을 순차적으로 원형 버퍼에 기입할 수 있는데, 즉, 제1 그룹의 인터리빙된 비트들은 원형 버퍼에 먼저 기입된 다음, 제2 그룹의 인터리빙된 비트들이 원형 버퍼에 기입된다. 그리고 나서 레이트 매칭 디바이스(620)는 중복성 버전에 따라 원형 버퍼에서의 레이트 매칭된 출력 시퀀스의 스타트 위치를 결정할 수 있고, 레이트 매칭된 출력 시퀀스로서 스타트 위치에 따라 원형 버퍼로부터 비트들을 판독할 수 있다.
폴라 코드의 HARQ 프로세스에서, 시스템 비트들과 패리티 비트들은 중요도가 다르고, 구체적으로, 시스템 비트들은 패리티 비트들보다 더 중요하다. 시스템 비트들을 인터리빙함으로써 취득된 제1 그룹의 인터리빙된 비트들이 Set1이고, 패리티 비트들을 인터리빙함으로써 취득된 제2 그룹의 인터리빙된 비트들은 Set2인 것으로 가정된다. Set1은 Set2 이전에 원형 버퍼에 기입되어, 더 많은 시스템 비트들이 레이트 매칭된 출력 시퀀스에서 유지될 수 있게 되어, 폴라 코드의 HARQ 성능을 개선한다.
선택적으로, 또 다른 실시예에서, 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정할 때, 레이트 매칭 디바이스(620)는 제1 그룹의 인터리빙된 비트들(Set1) 및 제2 그룹의 인터리빙된 비트들(Set2)을 순차적으로 제3 그룹의 인터리빙된 비트들(Set3) 내에 결합할 수 있고, 즉, Set3에서, Set1 내의 모든 비트들은 Set2 내의 모든 비트들 이전에 위치한다. 그리고 나서 레이트 매칭 디바이스(620)는 비트들을 순차적으로 Set3으로부터 클립 또는 반복적으로 추출하여, 각각의 재전송 시간에 요구된 레이트 매칭된 출력 시퀀스를 취득하게 된다. 예를 들어, 재전송될 필요가 있는 비트들의 길이 La가 Set3의 길이 Lb보다 더 짧을 때, 길이가 La인 일부 비트들은 레이트 매칭된 출력 시퀀스로서 Set3으로부터 클립된다. 또 다른 예로서, 재전송될 필요가 있는 비트들의 길이 La가 Set3의 길이 Lb보다 더 길 때, Set3 내의 모든 비트들이 판독된 후, Set3 내의 비트들은 시작부터 제2 시간에 판독될 수 있는데, 이는 길이가 La인 레이트 매칭된 출력 시퀀스가 판독될 때까지 반복된다.
폴라 코드의 HARQ 프로세스에서, 시스템 비트들과 패리티 비트들은 중요도가 다르고, 구체적으로, 시스템 비트들은 패리티 비트들보다 더 중요하다. 그러므로, 시스템 비트들을 인터리빙함으로써 취득된 제1 그룹의 인터리빙된 비트들 Set1은 패리티 비트들을 인터리빙함으로써 취득된 제2 그룹의 인터리빙된 비트들 Set2 이전에 위치하고, 이들은 제3 그룹의 인터리빙된 비트들 Set3 내에 결합되어, 더 많은 시스템 비트들이 최종적으로 취득되는 레이트 매칭된 출력 시퀀스에서 유지될 수 있게 되고, 그로 인해 폴라 코드의 HARQ 성능을 개선한다.
선택적으로, 한 실시예에서, 인터리빙된 비트들을 취득하기 위해 비-시스템 폴라 코드에 대한 통합 인터리빙을 수행할 때, 레이트 매칭 디바이스(620)는 인터리빙된 비트들을 취득하기 위해 비-시스템 폴라 코드에 대한 2차(Quadratic) 인터리빙을 수행할 수 있다.
선택적으로, 또 다른 실시예에서, 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정할 때, 레이트 매칭 디바이스(620)는 인터리빙된 비트들을 원형 버퍼에 기입하고, 중복성 버전에 따라 원형 버퍼에서 레이트-매칭된 출력 시퀀스의 스타트 위치를 결정하고, 스타트 위치에 따라 원형 버퍼로부터 레이트-매칭된 출력 시퀀스를 판독할 수 있다.
선택적으로, 또 다른 실시예에서, 인터리빙된 비트들에 기초하여 레이트-매칭된 출력 시퀀스를 결정할 때, 레이트 매칭 디바이스(620)는 각각의 재전송 시간에 요구된 레이트 매칭된 출력 시퀀스를 취득하기 위해서, 인터리빙된 비트들로부터 비트들을 순차적으로 클립 또는 반복적으로 추출할 수 있다.
또한, 시스템(600)에서, 변조기(622)는 프레임을 다중화할 수 있어, 전송기(624)가 안테나(608)를 이용하여 정보를 액세스 단말기(604)에 전송할 수 있게 한다. 폴라 코드 인코더(618), 레이트 매칭 디바이스(620), 및/또는 변조기(622)가 프로세서(614)로부터 분리되는 것으로 도시되더라도, 폴라 코드 인코더(618), 레이트 매칭 디바이스(620), 및/또는 변조기(622)는 프로세서(614)의 일부 또는 다수의 프로세서들(도시되지 않음)일 수 있다는 것이 이해될 수 있다.
본 명세서에서 설명된 구현들이 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 또는 이들의 조합에 의해 구현될 수 있다는 것을 잘 알 것이다. 하드웨어에 의한 구현에 있어서, 처리 유닛은 하나 이상의 ASIC(Application Specific Integrated Circuit, 주문형 집적 회로), DSP(Digital Signal Processor, 디지털 신호 처리기), DSPD(Digital Signal Processing Device, 디지털 신호 처리 장치), PLD(Programmable Logic Device, 프로그램가능한 논리 장치), FPGA(Field Programmable Gate Array, 필드 프로그램가능한 게이트 어레이), 프로세서, 컨트롤러, 마이크로컨트롤러, 마이크로프로세서, 본 명세서에서의 기능들을 수행하기 위한 다른 전자 유닛, 또는 이들의 조합에서 구현될 수 있다.
실시예들이 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 프로그램 코드, 또는 코드 세그먼트에서 구현될 때, 이들은 예를 들어, 저장 컴포넌트의 머신-판독가능 매체에 저장될 수 있다. 코드 세그먼트는 프로세스, 함수, 하위 프로그램, 프로그램, 루틴, 서브루틴, 모듈, 소프트웨어 그룹, 타입, 또는 명령어, 데이터 구조, 및 프로그램 명령문의 임의의 조합을 나타낼 수 있다. 코드 세그먼트는 정보, 데이터, 독립 변수, 파라미터, 또는 메모리 내용을 전송 및/또는 수신함으로써 또 다른 코드 세그먼트 또는 하드웨어 회로에 결합될 수 있다. 정보, 독립 변수, 파라미터, 데이터 또는 그와 유사한 것은 메모리 공유, 메시지 이송, 토큰 이송, 또는 네트워크 전송과 같은 임의의 적절한 방식으로 이송, 전달, 또는 전송될 수 있다.
소프트웨어에 의한 구현을 위해, 이 명세서에서의 기술들은 이 명세서에서의 기능적 모듈들(예를 들어, 프로세스 및 기능)을 실행함으로써 구현될 수 있다. 소프트웨어 코드는 메모리 유닛에 저장되고 프로세서에 의해 실행될 수 있다. 메모리 유닛은 프로세서 내부 또는 프로세서 외부에서 구현될 수 있고, 후자의 경우에, 메모리 유닛은 본 분야에 공지된 다양한 수단을 이용하여 통신 수단에 의해 프로세서에 결합될 수 있다.
도 7을 참조하면, 이는 무선 통신 환경에서 폴라 코드 레이트 매칭 방법을 이용할 수 있는 시스템(700)을 도시한다. 예를 들어, 시스템(700)은 적어도 부분적으로 기지국 내에 상주할 수 있다. 또 다른 예에 따르면, 시스템(700)은 적어도 부분적으로 액세스 단말기 내에 상주할 수 있다. 시스템(700)이 기능 블록을 포함하는 것으로 나타날 수 있다고 이해되어야 하고, 그것은 프로세서, 소프트웨어, 또는 그것의 조합(예를 들어, 펌웨어)에 의해 구현된 기능의 기능 블록을 나타낼 수 있다. 시스템(700)은 공동으로 동작을 수행하는 전자 컴포넌트들을 갖는 논리 그룹(702)을 포함한다.
예를 들어, 논리 그룹(702)은 시스템 폴라 코드를 시스템 비트들 및 패리티 비트들로 분할하도록 구성된 전자 컴포넌트(704), 및 제1 그룹의 인터리빙된 비트들을 취득하기 위해 시스템 비트들을 인터리빙하고, 제2 그룹의 인터리빙된 비트들을 취득하기 위해 패리티 비트들을 인터리빙하도록 구성된 전자 컴포넌트(706)를 포함할 수 있다. 논리 유닛(702)은 제1 그룹의 인터리빙된 비트들과 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정하도록 구성된 전자 컴포넌트(708)를 더 포함할 수 있다.
본 발명의 이 실시예에 따르면, 레이트 매칭된 출력 시퀀스를 취득하기 위해, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되어, 인터리빙 후의 시퀀스 구조는 좀 더 랜덤하게 되고, 이것은 FER을 감소시킬 수 있으며, 그로 인해 HARQ 성능을 개선하고, 데이터 전송의 신뢰성을 보장한다.
또한, 시스템 비트들과 패리티 비트들의 최소 거리들에 대한 인터리빙 처리의 영향들이 상이하기 때문에, 시스템 비트들과 패리티 비트들이 별개로 인터리빙되면, 인터리빙된 비트들의 최소 거리들은 더 증가될 수 있으며, 그로 인해 폴라 코드의 레이트 매칭 성능을 개선한다.
또한, 시스템(700)은 메모리(712)를 포함할 수 있으며, 여기서 후자는 전자 부품들(704, 706, 및 708)과 관련된 기능들을 수행하기 위한 명령어들을 저장한다. 전자 컴포넌트들(704, 706, 및 708)이 메모리(712) 외부에 있는 것으로 도시되더라도, 하나 이상의 전자 컴포넌트들(704, 706, 및 708)이 메모리(712) 내부에 존재할 수 있다는 것이 이해될 수 있다.
본 기술분야의 통상의 기술자라면, 본 명세서에 개시된 실시예들에서 설명된 예들과 조합하여, 유닛들 및 알고리즘 단계들이 전자식 하드웨어 또는 컴퓨터 소프트웨어와 전자식 하드웨어의 조합에 의해 구현될 수 있다는 점을 알 수 있을 것이다. 상기 기능들이 하드웨어 또는 소프트웨어에 의해 수행될 것인지는 특정한 응용들 및 기술적 해결책들의 설계 제약 조건들에 좌우된다. 통상의 기술자라면, 각각의 특정 응용에 대해 상기 설명된 기능들을 구현하기 위해 상이한 방법들을 이용할 수 있지만, 그 구현이 본 발명의 범위를 넘는 것이라고 간주되어서는 안 된다.
편리하고 간결한 설명을 위해, 상기 시스템, 장치, 및 유닛의 상세한 작동 프로세스를 위해, 상기 방법 실시예들에서의 대응하는 프로세스를 참조할 수 있고, 상세 사항들은 본 명세서에 다시 설명되지 않는다는 것이 통상의 기술자에 의해 명백하게 이해될 수 있다.
본 출원에서 제공된 여러 실시예들에서, 개시된 시스템, 장치, 및 방법은 다른 방식으로 구현될 수 있다는 것을 이해하여야 한다. 예를 들어, 설명된 장치 실시예는 예시적일 뿐이다. 예를 들어, 유닛 분할은 논리적 기능 분할일 뿐이며, 실제 구현에서는 다른 분할일 수 있다. 예를 들어, 다수의 유닛들 또는 컴포넌트들이 또 다른 시스템에 결합 또는 통합될 수 있거나, 일부 특징들이 무시되거나 수행되지 않을 수 있다. 또한, 표시되거나 논의된 상호 결합들 또는 직접 결합들 또는 통신 접속들은 일부 인터페이스들을 통해 구현될 수 있다. 장치들 또는 유닛들 간의 간접 결합들 또는 통신 접속들은 전자적, 기계적 또는 다른 형태들로 구현될 수 있다.
개별적인 부분들로서 설명된 유닛들이 물리적으로 분리되어 있을 수 있거나 그렇지 않을 수 있고, 유닛들로서 표시된 부분들이 물리적 유닛들일 수 있거나 그렇지 않을 수 있거나, 하나의 위치에 위치되어 있을 수 있거나, 다수의 네트워크 유닛들에 분산되어 있을 수 있다. 유닛들의 일부 또는 전부는 실시예들의 해결책의 목적을 달성하기 위해 실제의 필요에 따라 선택될 수 있다.
또한, 본 발명의 실시예들에서의 기능 유닛들은 하나의 처리 유닛으로 통합될 수 있거나, 또는 이러한 유닛들 각각은 물리적으로 단독으로 존재할 수 있거나, 또는 2개 이상의 유닛들이 하나의 유닛으로 통합된다.
기능들이 소프트웨어 기능 유닛의 형태로 구현되고, 독립 제품으로서 판매되거나 이용될 때, 기능들은 컴퓨터 판독가능 저장 매체에 저장될 수 있다. 이러한 이해에 기초하여, 본 발명의 기술적 해결책들은 본질적으로, 또는 종래 기술에 기여하는 부분, 또는 기술적 해결책들의 일부가 소프트웨어 제품의 형태로 구현될 수 있다. 컴퓨터 소프트웨어 제품은 저장 매체에 저장되고, 본 발명의 실시예들에 설명된 상기 방법들의 단계들의 전부 또는 일부를 수행하라고 컴퓨터 디바이스(개인용 컴퓨터, 서버, 또는 네트워크 디바이스일 수 있음)에 지시하기 위한 몇 개의 명령어들을 포함한다. 상기 저장 매체는: USB 플래시 드라이브, 이동식 하드 디스크, 판독 전용 메모리(ROM, Read-Only Memory), 랜덤 액세스 메모리(Random Access Memory, RAM), 자기 디스크, 또는 광학 디스크 등의, 프로그램 코드를 저장할 수 있는 임의의 매체를 포함한다.
상기 설명들은 본 발명의 구체적인 구현 방식들일 뿐이고, 본 발명의 보호 범위를 제한하려고 의도되는 것은 아니다. 본 발명에 개시된 기술 범위 내에서 본 기술분야의 숙련자에 의해 용이하게 도출될 수 있는 임의의 변형 또는 대체는 본 발명의 보호 범위 내에 있을 수 있다. 따라서, 본 발명의 보호 범위는 청구항들의 보호 범위에 따를 것이다.

Claims (10)

  1. 폴라 코드 레이트 매칭 방법으로서,
    무선 통신 장치에 의하여, 이동될 데이터를 인코딩함으로써 시스템 폴라 코드를 취득하는 단계 - 상기 시스템 폴라 코드는 생성 행렬에 해당함 -;
    상기 무선 통신 장치에 의하여, 상기 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할하는 단계 - 상기 시스템 비트들은 상기 생성 행렬의 단위 행렬 부분에 해당하고, 상기 패리티 비트들은 상기 생성 행렬의 체크 행렬 부분에 해당함 -;
    상기 무선 통신 장치에 의하여, 상기 시스템 비트들에 2차 인터리빙을 수행하여 제1 그룹의 인터리빙된 비트들을 취득하고, 상기 패리티 비트들에 2차 인터리빙을 수행하여 제2 그룹의 인터리빙된 비트들을 취득하는 단계 - 인터리빙 전의 c(m)번째 비트가 인터리빙 후의 c(m+1)(mod N)번째 비트에 맵핑되도록, 상기 2차 인터리빙의 맵핑 함수는
    Figure 112018053162415-pct00022
    임 -; 및
    상기 무선 통신 장치에 의하여, 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정하는 단계를 포함하고, 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 상기 레이트 매칭된 출력 시퀀스를 결정하는 단계는,
    상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들을 순차적으로 결합하여 제3 그룹의 인터리빙된 비트들을 생성하는 단계 - 상기 제3 그룹의 인터리빙된 비트들에서 상기 제1 그룹의 인터리빙된 비트들은 상기 제2 그룹의 인터리빙된 비트들에 앞섬 -; 및
    상기 제3 그룹의 인터리빙된 비트들의 길이가 재전송될 비트들의 길이보다 긴지 또는 짧은지 여부에 각각 기초하여 상기 레이트 매칭된 출력 시퀀스를 취득하기 위해 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 순차적으로 클립 또는 반복적으로 추출하는 단계를 더 포함하고,
    상기 제3 그룹의 인터리빙된 비트들의 길이가 상기 재전송될 비트들의 길이보다 길 때, 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 순차적으로 클립하여 상기 레이트 매칭된 출력 시퀀스를 취득하는 단계는: 상기 재전송될 비트들의 길이와 동일한 길이를 갖는 상기 제3 그룹의 인터리빙된 비트들로부터 비트들의 시퀀스를 클립하는 단계를 포함하고,
    상기 제3 그룹의 인터리빙된 비트들의 길이가 상기 재전송될 비트들의 길이보다 짧을 때, 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 반복적으로 추출하여 상기 레이트 매칭된 출력 시퀀스를 취득하는 단계는: 판독된 비트들의 수가 상기 재전송될 비트들의 길이와 동일해질 때까지, 상기 제3 그룹의 인터리빙된 비트들로부터 비트들의 시퀀스를 반복적으로 판독하는 단계
    를 포함하는 방법.
  2. 삭제
  3. 삭제
  4. 무선 통신 장치로서,
    프로세서 및 프로세서 실행 가능 명령어들을 저장하는 비일시적 메모리를 포함하고,
    상기 프로세서 실행 가능 명령어들은 상기 프로세서에 의하여 실행되었을 때,
    이동될 데이터를 인코딩함으로써 시스템 폴라 코드를 취득하는 동작 - 상기 시스템 폴라 코드는 생성 행렬에 해당함 -;
    출력된 상기 시스템 폴라 코드를 시스템 비트들과 패리티 비트들로 분할하는 동작 - 상기 시스템 비트들은 상기 생성 행렬의 단위 행렬 부분에 해당하고, 상기 패리티 비트들은 상기 생성 행렬의 체크 행렬 부분에 해당함 -;
    상기 시스템 비트들에 2차 인터리빙을 수행하여 제1 그룹의 인터리빙된 비트들을 취득하고, 상기 패리티 비트들에 2차 인터리빙을 수행하여 제2 그룹의 인터리빙된 비트들을 취득하는 단계 - 인터리빙 전의 c(m)번째 비트가 인터리빙 후의 c(m+1)(mod N)번째 비트에 맵핑되도록, 상기 2차 인터리빙의 맵핑 함수는
    Figure 112018053162415-pct00023
    임 -; 및
    상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 레이트 매칭된 출력 시퀀스를 결정하는 동작
    의 수행을 유발하고, 상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들에 기초하여 상기 레이트 매칭된 출력 시퀀스를 결정하는 동작은,
    상기 제1 그룹의 인터리빙된 비트들과 상기 제2 그룹의 인터리빙된 비트들을 순차적으로 결합하여 제3 그룹의 인터리빙된 비트들을 생성하는 동작 - 상기 제3 그룹의 인터리빙된 비트들에서 상기 제1 그룹의 인터리빙된 비트들은 상기 제2 그룹의 인터리빙된 비트들에 앞섬 -; 및
    상기 제3 그룹의 인터리빙된 비트들의 길이가 재전송될 비트들의 길이보다 긴지 또는 짧은지 여부에 각각 기초하여 상기 레이트 매칭된 출력 시퀀스를 취득하기 위해 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 순차적으로 클립 또는 반복적으로 추출하는 동작을 더 포함하고,
    상기 제3 그룹의 인터리빙된 비트들의 길이가 상기 재전송될 비트들의 길이보다 길 때, 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 순차적으로 클립하여 상기 레이트 매칭된 출력 시퀀스를 취득하는 동작은: 상기 재전송될 비트들의 길이와 동일한 길이를 갖는 상기 제3 그룹의 인터리빙된 비트들로부터 비트들의 시퀀스를 클립하는 동작을 포함하고,
    상기 제3 그룹의 인터리빙된 비트들의 길이가 상기 재전송될 비트들의 길이보다 짧을 때, 상기 제3 그룹의 인터리빙된 비트들로부터 비트들을 반복적으로 추출하여 상기 레이트 매칭된 출력 시퀀스를 취득하는 단계는: 판독된 비트들의 수가 상기 재전송될 비트들의 길이와 동일해질 때까지, 상기 제3 그룹의 인터리빙된 비트들로부터 비트들의 시퀀스를 반복적으로 판독하는 동작
    을 포함하는, 무선 통신 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020167027730A 2014-03-19 2014-03-19 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치 KR101937547B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/073719 WO2015139248A1 (zh) 2014-03-19 2014-03-19 极性码的速率匹配方法和速率匹配装置

Publications (2)

Publication Number Publication Date
KR20160130471A KR20160130471A (ko) 2016-11-11
KR101937547B1 true KR101937547B1 (ko) 2019-01-10

Family

ID=54143669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027730A KR101937547B1 (ko) 2014-03-19 2014-03-19 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치

Country Status (6)

Country Link
US (1) US10009146B2 (ko)
EP (1) EP3113398B1 (ko)
KR (1) KR101937547B1 (ko)
CN (1) CN105874736B (ko)
BR (1) BR112016021434A2 (ko)
WO (1) WO2015139248A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581462B2 (en) 2015-12-01 2020-03-03 Huawei Technologies Co., Ltd. Signature-enabled polar encoder and decoder
WO2017176309A1 (en) * 2016-04-08 2017-10-12 Intel Corporation Polar codes for harq transmissions
CN107508653B (zh) 2016-06-14 2021-03-23 华为技术有限公司 一种数据传输方法、装置和设备
EP3273602B1 (en) 2016-07-19 2022-01-26 MediaTek Inc. Low complexity rate matching design for polar codes
CN109075803B (zh) 2016-07-27 2020-11-06 华为技术有限公司 具有打孔、缩短和扩展的极化码编码
CN117500062A (zh) 2016-08-12 2024-02-02 中兴通讯股份有限公司 一种无线通信方法、终端以及非暂时性计算机可读存储介质
WO2018058295A1 (en) * 2016-09-27 2018-04-05 Qualcomm Incorporated Hybrid automatic repeat request for block codes
DE102016118269A1 (de) * 2016-09-27 2018-03-29 Endress + Hauser Gmbh + Co. Kg Verfahren und System zum verteilten Speichern von Informationen in einer eine Vielzahl von Feldgeräten aufweisenden Anlage der Prozessautomatisierung
CN118054824A (zh) 2016-09-28 2024-05-17 交互数字专利控股公司 用于nr的波束形成系统中的有效广播信道
WO2018068001A1 (en) * 2016-10-06 2018-04-12 Intel Corporation Circular buffer rate matching for polar code
EP3523905A1 (en) * 2016-10-07 2019-08-14 IDAC Holdings, Inc. Rate matching and harq with irregular modulation
US10327235B2 (en) 2017-01-04 2019-06-18 Coherent Logix, Incorporated Scrambling sequence design for multi-mode block discrimination on DCI blind detection
CN107342843B (zh) * 2017-01-05 2023-10-20 华为技术有限公司 速率匹配方法、编码装置和通信装置
EP3566360B1 (en) * 2017-01-06 2022-01-05 IDAC Holdings, Inc. Advanced coding on retranmission of data and control
CN108288969B (zh) * 2017-01-07 2021-12-21 华为技术有限公司 数据编码及译码的方法和装置
CN108288966B (zh) 2017-01-09 2022-11-18 中兴通讯股份有限公司 极性Polar码的速率匹配处理方法及装置
WO2018126476A1 (en) * 2017-01-09 2018-07-12 Qualcomm Incorporated Rate-matching scheme for control channels using polar codes
CN110519018B (zh) * 2017-01-09 2022-03-01 上海朗帛通信技术有限公司 一种被用于信道编码的ue、基站中的方法和设备
CN108347301B (zh) * 2017-01-25 2020-06-02 华为技术有限公司 数据的传输方法和装置
WO2018141311A1 (en) 2017-02-06 2018-08-09 Mediatek Inc. Polar code interleaving and bit selection
TWI653840B (zh) 2017-02-06 2019-03-11 聯發科技股份有限公司 極化碼打孔方法及裝置
KR20190033588A (ko) * 2017-02-10 2019-03-29 텔레폰악티에볼라겟엘엠에릭슨(펍) 폴라 코드에 대한 레이트 매칭을 위한 시스템 및 방법
CN108540140B (zh) * 2017-03-01 2021-01-22 电信科学技术研究院 一种极化码译码方法及装置
CN108574556B (zh) * 2017-03-10 2020-11-17 华为技术有限公司 一种Polar码的速率匹配方法及装置
KR20210064401A (ko) 2017-03-22 2021-06-02 아이디에이씨 홀딩스, 인크. 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
CN108631916B (zh) 2017-03-24 2020-03-31 华为技术有限公司 极化Polar码的速率匹配方法和装置、通信装置
CN108631793B (zh) * 2017-03-24 2022-04-22 华为技术有限公司 一种构造编码序列的方法，装置
CN108667464A (zh) 2017-04-01 2018-10-16 华为技术有限公司 极化码编码和译码的方法、发送设备和接收设备
CN108809482B (zh) 2017-04-28 2023-09-01 华为技术有限公司 Polar码的速率匹配方法及装置
WO2018205051A1 (en) * 2017-05-06 2018-11-15 Qualcomm Incorporated Rate-matching scheme for polar codes
US11063613B2 (en) 2017-05-15 2021-07-13 Qualcomm Incorporated Early termination of successive cancellation list decoding
KR102378324B1 (ko) 2017-06-19 2022-03-25 삼성전자 주식회사 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치
WO2018236114A1 (en) * 2017-06-19 2018-12-27 Samsung Electronics Co., Ltd. METHOD AND APPARATUS FOR FLOW ADAPTATION FOR COMMUNICATION AND BROADCASTING SYSTEMS
CN109245852B (zh) * 2017-07-11 2022-02-11 华为技术有限公司 Polar码的速率匹配方法及装置
CN109391363B (zh) * 2017-08-11 2020-08-25 华为技术有限公司 一种交织方法及装置
US10903938B2 (en) * 2017-08-21 2021-01-26 Mediatek Inc. Techniques of additional bit freezing for polar codes with rate matching
EP4228179A1 (en) * 2017-08-21 2023-08-16 QUALCOMM Incorporated Rate-matching techniques for polar codes
CN109428675B (zh) * 2017-08-30 2022-05-24 华为技术有限公司 数据传输方法及装置
CN109756307B (zh) * 2017-11-02 2020-11-17 华为技术有限公司 数据重传方法及装置
WO2019095270A1 (en) * 2017-11-17 2019-05-23 Qualcomm Incorporated Uplink control information segmentation for polar codes
WO2019139412A1 (ko) * 2018-01-12 2019-07-18 엘지전자 주식회사 정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치
CN110048802B (zh) * 2018-01-16 2021-12-28 华为技术有限公司 数据传输方法及装置、系统
WO2020056679A1 (en) * 2018-09-20 2020-03-26 Qualcomm Incorporated A polar code design for physical downlink control channel re-transmission
US11764911B2 (en) * 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080307293A1 (en) * 2007-06-08 2008-12-11 Jung-Fu Thomas Cheng Computational efficient convolutional coding with rate matching
US20090086849A1 (en) * 2007-09-28 2009-04-02 Jiannan Tsai Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
US20140019820A1 (en) * 2012-07-11 2014-01-16 The Regents Of The University Of California Ecc polar coding and list decoding methods and codecs

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
CN101083512B (zh) * 2006-06-02 2011-09-21 中兴通讯股份有限公司 一种双二进制咬尾Turbo码编码方法和装置
US8726121B2 (en) * 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
CN101119182B (zh) * 2007-08-13 2013-02-27 中兴通讯股份有限公司 一种高阶调制中的比特优先选择方法
CN101159513B (zh) * 2007-10-29 2012-05-23 中兴通讯股份有限公司 一种Turbo码速率匹配及码字比特读取的方法
CN101442383B (zh) * 2007-11-22 2012-11-28 中兴通讯股份有限公司 一种高阶调制中的比特优先映射方法
US7924763B2 (en) * 2007-12-11 2011-04-12 Motorola Mobility, Inc. Method and appratus for rate matching within a communication system
CN101557283A (zh) * 2008-04-10 2009-10-14 华为技术有限公司 重传比特的变换方法和系统
WO2009141682A1 (en) * 2008-05-19 2009-11-26 Freescale Semiconductor, Inc. Method and apparatus for interleaving a data stream using quadrature permutation polynomial functions (qpp)
US9007241B2 (en) * 2013-09-16 2015-04-14 Seagate Technology Llc Reduced polar codes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080307293A1 (en) * 2007-06-08 2008-12-11 Jung-Fu Thomas Cheng Computational efficient convolutional coding with rate matching
US20090086849A1 (en) * 2007-09-28 2009-04-02 Jiannan Tsai Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
US20140019820A1 (en) * 2012-07-11 2014-01-16 The Regents Of The University Of California Ecc polar coding and list decoding methods and codecs

Also Published As

Publication number Publication date
US20170005753A1 (en) 2017-01-05
EP3113398A4 (en) 2017-03-22
EP3113398A1 (en) 2017-01-04
KR20160130471A (ko) 2016-11-11
WO2015139248A1 (zh) 2015-09-24
CN105874736B (zh) 2020-02-14
CN105874736A (zh) 2016-08-17
BR112016021434A2 (pt) 2017-08-15
US10009146B2 (en) 2018-06-26
EP3113398B1 (en) 2020-04-22

Similar Documents

Publication Publication Date Title
KR101937547B1 (ko) 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치
US10778255B2 (en) Polar code processing method and device
RU2691885C2 (ru) Способ согласования скорости полярного кода и устройство согласования скорости полярного кода
US10389483B2 (en) Rate matching method and apparatus for polar code
US10361815B2 (en) Polar code rate matching method and apparatus
KR101909549B1 (ko) 폴라 코드 레이트 매칭 방법과 장치, 및 무선 통신 장치
RU2685034C2 (ru) Устройство кодирования и способ кодирования полярным кодом
EP3113400B1 (en) Polar code retransmission method and device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right