KR102240440B1

KR102240440B1 - 스펙트럼 분석기 및 그 제어 방법

Info

Publication number: KR102240440B1
Application number: KR1020190062629A
Authority: KR
Inventors: 곽영수; 주경환
Original assignee: 주식회사 이노와이어리스
Priority date: 2019-05-28
Filing date: 2019-05-28
Publication date: 2021-04-15
Also published as: EP3745143A1; US20200379024A1; US20230037910A1; JP7026725B2; US11740269B2; KR20200136712A; JP2020193965A; US11906558B2

Abstract

본 발명은 메모리 기능을 내장하여 디지털 데이터 기반의 주파수 스윕 방식을 채택하면서도 고속의 FFT 방식의 스펙트럼 분석기에 필적하는 성능을 발휘할 수 있도록 한 스펙트럼 분석기 및 그 제어 방법에 관한 것이다.
본 발명의 제1 특징에 따르면, 사용자가 설정한 스팬에 따라 아날로그 형태의 1개 이상의 단위 주파수 대역 신호인 BWP(Band-Width Part) 신호를 미리 정해진 샘플 레이트의 디지털 데이터 샘플로 변환하는 ADC(Analog to Digital Converter); ADC를 거친 데이터 샘플을 2단 캐스케이드 구조를 갖는 간축 처리 블록을 통해 디지털적으로 간축하면서 스윕한 후 처리함으로써 주파수 스윕 속도를 증가시키는 디지털 스윕 파트 및 사용자가 입력, 설정 및 선택한 각종 항목에 따라 디지털 스윕 파트를 제어하여 스펙트럼 분석을 수행한 후에 그 결과를 출력하는 제어부를 포함하여 이루어진 스펙트럼 분석기가 제공된다.
전술한 구성에서, 사용자가 설정한 스팬에 따라 1개 이상의 BWP 신호 분량씩 입력 RF 신호를 RF 스윕하여 출력하는 RF 처리 파트를 더 구비한다.

Description

스펙트럼 분석기 및 그 제어 방법{spectrum analyzer and the control method thereof}

본 발명은 스펙트럼 분석기 및 그 제어 방법에 관한 것으로, 특히 메모리 기능을 내장하여 디지털 데이터 기반의 주파수 스윕 방식을 채택하면서도 고속의 FFT 방식의 스펙트럼 분석기에 필적하는 성능을 발휘할 수 있도록 한 스펙트럼 분석기 및 그 제어 방법에 관한 것이다.

무선 통신 신호의 스펙트럼은 통신 규격/기술 기준에 의해 규정 및 제한되며 장비의 규격 적합성 측정 및 판단에 있어 매우 중요한 요소이다. 예를 들어 5세대(5G) 무선 통신 규격(release 15)을 제안한 3GPP에서는 통신 신호의 스펙트럼 마스크, 점유 대역폭, 채널 파워 및 EVM(Error Vector Magnitude) 등과 같은 신호의 특성을 확인하도록 하고 있다.

한편, 통신 신호의 스펙트럼 분석은 스펙트럼 분석기(Spectrum Analyzer)를 통해서 이루어진다. 이러한 스펙트럼 분석기는 신호의 스펙트럼을 얻는데 사용되는 방법에 따라 고속 푸리에 변환(Fast Fourier Transform; FFT) 방식과 스윕 튜닝(sweep tuning) 방식(이하 간단히 '스윕 방식'이라 한다)으로 구분된다.

FFT 방식의 스펙트럼 분석기는 동시에

개의 주파수 분해능 대역(Resolution Band-Width; 이하 'RBW'라 한다) 필터를 생성하여 처리하므로 고속의 성능을 나타낼 수 있으나 고속의 ADC(Analog to Digital Converter)와 함께 다수의 RBW 필터가 요구되는 등 자원을 많이 소모함으로써 고성능 및 고가의 FPGA(Field Programmable Gate Array)가 필요하다. 이뿐 아니라 종래 아날로그 스윕 방식의 스펙트럼 분석기에서 파생된 비디오 대역(Video Band-Width; 이하 VBW'라 한다) 필터 및 디텍터(Detector) 등의 기능을 FFT 방식의 스펙트럼 분석기에서 지원하기 위해서는 시간 영역의 누적 스펙트럼 결과에 대한 저장이 필요하여 많은 메모리가 요구된다.

반면, 스윕 방식의 스펙트럼 분석기는 입력되는 RF 신호가 차지하는 주파수 대역 중 임의의 주파수를 선택한 다음, 이렇게 선택된 주파수의 전력 레벨을 구하는 방식으로 동작한다. 즉, FFT 방식의 스펙트럼 분석기가 고속 푸리에 변환으로 RF 신호의 전체 주파수 대역의 전력 레벨을 동시에 획득하는 것이라면, 스윕 방식의 스펙트럼 분석기는 각 주파수의 전력 레벨을 한번에 하나씩 획득(스윕)하는 것으로 볼 수 있다. 따라서, 스윕 방식의 스펙트럼 분석기는 스펙트럼 분석 속도에 있어서 FFT 방식보다 떨어질 수밖에 없는 반면에 FFT 방식보다는 훨씬 저렴한 가격으로 장치를 구성할 수 있다는 장점이 있다.

스펙트럼 분석기는 일반적으로 아래의 표 1과 같은 측정 기능을 구비하며 특히 벡터 스펙트럼 분석기는 EVM 측정 기능을 갖는다.

수학식 1에서 k는 스펙트럼 분석기를 구현하기 위해 사용되는 필터에 의한 샘플 손실을 보전하기 위해 추가로 필요한 샘플 수를 나타내는 인자(factor)이다. 예를 들어, k=4일 때 하나의 스펙트럼 분석 결과 화면을 완성하기 위해서는 아래의 표 2와 같은 스윕 시간이 필요하게 된다.

표 2에서 보인 바와 같이 스윕 방식의 스펙트럼 분석기는 측정하고자 하는 전체 주파수 대역폭인 스팬(span), RBW 및 VBW의 다양한 조합에 따라 결과 분석 화면을 완성하는데 필요한 시간에 있어 매우 큰 변화를 나타내는 것을 알 수 있다. 특히 5G 통신 신호는 흔히 1㎳의 신호 길이를 갖는데, 이는 대부분의 RBW에서 신호 분석이 불가능함을 의미한다.

선행기술 1 : 10-2014-0048030호 공개특허공보(발명의 명칭: 디지털 스펙트럼 분석 장치 및 그 방법)

선행기술 2 : 10-2007-0101584호 공개특허공보(발명의 명칭: 스펙트럼 분석기)

선행기술 3 : 10-2007-0026243호 공개특허공보(발명의 명칭: 스펙트럼 분석기에 대한 데이터 처리 방법)

선행기술 4 : 10-2010-0034576호 공개특허공보(발명의 명칭: 스윕 방식을 이용한 스펙트럼 분석 방법)

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 메모리 기능을 내장하여 디지털 데이터 기반의 주파수 스윕 방식을 채택하면서도 고속의 FFT 방식의 스펙트럼 분석기에 필적하는 성능을 발휘할 수 있도록 한 스펙트럼 분석기 및 그 제어 방법을 제공함을 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명의 제1 특징에 따르면, 사용자가 설정한 스팬에 따라 아날로그 형태의 1개 이상의 단위 주파수 대역 신호인 BWP(Band-Width Part) 신호를 미리 정해진 샘플 레이트의 디지털 데이터 샘플로 변환하는 ADC(Analog to Digital Converter); ADC를 거친 데이터 샘플을 2단 캐스케이드 구조를 갖는 간축 처리 블록을 통해 디지털적으로 간축하면서 스윕한 후 처리함으로써 주파수 스윕 속도를 증가시키는 디지털 스윕 파트 및 사용자가 입력, 설정 및 선택한 각종 항목에 따라 디지털 스윕 파트를 제어하여 스펙트럼 분석을 수행한 후에 그 결과를 출력하는 제어부를 포함하여 이루어진 스펙트럼 분석기가 제공된다.

전술한 구성에서, 사용자가 설정한 스팬에 따라 1개 이상의 BWP 신호 분량씩 입력 RF 신호를 RF 스윕하여 출력하는 RF 처리 파트를 더 구비한다.

스팬, RBW(Resolution Band-width) 및 VBW(Video Band-width)를 포함하여 사용자로부터 원하는 측정 항목 및 이의 측정에 필요한 각종 설정값을 입력받는 입력 UI(User Interface) 및 측정 결과를 사용자가 알 수 있도록 디스플레이하는 출력 인터페이스를 더 구비하되, RF 처리 파트, ADC, 제어부 및 디지털 스윕 파트는 동일 본체에 함께 구성되고, 입력 UI 및 출력 UI는 본체와는 별개의 단말에 탑재된 채로 무선 통신으로 분본체와 UI 데이터를 송수신한다.

디지털 스윕 파트는 원하는 신호 구간에 동기해서 스펙트럼을 분석할 수 있도록 기능하는 게이트부, 2단 캐스케이드 구조로 연결되며, 각각이 주파수를 스윕하는 동안 사용할 데이터를 저장하는 제1 및 제2 입력 버퍼, NCO(Numerically Controlled Oscillator)로 이루어져서 디지털적인 주파수 스윕에 필요한 변환 주파수를 생성하는 LO(Local Oscillator)로 기능하는 제1 및 제2 DDS(Direct Digital Synthesizer) 및 사용자가 설정한 RBW에 맞는 데이터 처리를 위해 필요한 간축을 수행함으로써 처리할 데이터의 양을 감소시키는 제1 및 제2 CIC 필터를 포함하여 이루어진 제1 및 제2 간축 처리 블록을 구비한다.

RBW 필터링을 수행하는 RBW 필터, VBW 필터링 기능을 수행하는 VBW 필터, RBW 필터의 출력 신호의 파형을 추출하는 포락선 디텍터, RBW 대 VBW 비율(RBW/VBW)에 맞는 간축 또는 보간을 수행하는 제3 CIC 필터 및 VBW 필터의 출력에 대해 최대치(max), 최소치(min), 합(sum) 및 샘플(sample)의 4가지 VBW 출력값을 추출하는 디텍터를 더 구비한다.

게이트부에서의 신호의 동기는 내부 프레임 동기 신호, GPS 신호, 1PPS(Pulse Per Second) 신호 또는 5G NR(New Radio) SSB(Sync Signal Block) 신호이다.

제1 CIC부의 간축률(N_d1)과 제2 CIC부의 간축률(N_d2)이 곱해져서 전체 간축률(N_d=N_d1*N_d2)을 구성한다.

디지털적인 주파수 스윕 동안 추가적인 데이터를 수신함이 없이 제1 및 제2 입력 버퍼에 저장된 데이터를 재활용한다.

제어부는 ADC 출력 데이터에 대해서 복수의 RBW를 지원하기 위한 제1 및 제2 CIC 필터의 간축률(N_d1, N_d2) 및 그 곱인 전체 간축률(N_d=N_d1*N_d2)이 룩업 테이블로 저장된다.

본 발명의 제2 특징에 따르면, 측정하고자 하는 주파수 대역폭인 스팬(span)과 중심 주파수(f_c), RBW(Resolution Band-width) 및 VBW(Video Band-width)가 설정되면, 1차 및 2차 디지털적인 주파수 스윕 회수(TP₁, TP₂)의 곱((TP₁*TP₂)과 관련하여 정해지는 TP(Trace Point)를 사전 설정값으로 고정하는 (a) 단계;

에 의해 RF 처리 파트에서의 매 RF 주파수 스윕 시의 단위 주파수 대역폭인 BWP(Band-width Part)의 갯수(N_bwp)를 산출하는 (b) 단계; 각 BWP에 대해 제1 및 제2 간축률인 N_d1과 N_d2를 계산하고, RBW 필터 및 VBW 필터를 구성하는 (c) 단계; 동기가 정해진 시간 구간에 ADC의 N_S개의 출력 샘플을 제1 입력 버퍼에 캡처하는 (d) 단계; 제1 주파수 스텝의 분량만큼씩 제1 입력 버퍼에 저장된 샘플을 1차 디지털적으로 스윕한 후에 제1 간축률(N_d1)을 사용하는 제1 CIC 필터링을 통해 간축하는 (e) 단계; 제1 CIC 필터링을 통해 간축된 샘플을 제2 입력 버퍼에 캡처한 후에 제2 주파수 스텝의 분량만큼씩 제2 입력 버퍼에 저장된 샘플을 2차 디지털적으로 스윕한 후에 제2 간축률(N_d2)을 사용하는 제2 CIC 필터링을 통해 간축하는 (f) 단계 및 모든 BWP에 대한 처리가 종료될 때까지 1차 및 2차 디지털적인 주파수 스윕 및 간축 처리를 반복 수행하는 (g) 단계를 포함하여 이루어진 스펙트럼 분석기의 제어 방법이 제공된다.

전술한 구성에서, TP ≤ TP₁*TP₂이다.

제1 주파수 스텝은 bin(=span/TP)*TP₂로 정해지고, 제2 주파수 스텝은 bin으로 정해진다.

제1 입력 버퍼에 미리 정해진 개수(N_s)의 샘플이 채워질 때까지 캡처를 수행하되 캡처 도중에 시간 구간이 종료되면 캡처를 중지한 상태에서 다음 시간 구간에 이어서 캡처를 수행한다.

제2 CIC 필터링의 출력을 대상으로 RBW 필터, 포락선 디텍터, 제3 CIC 필터, VBW 필터 및 디텍터를 순차적으로 거치면서 제2 CIC 필터링의 출력 샘플을 모든 TP₂에 대한 처리가 종료될 때까지 반복한다.

RBW 필터의 계수

는

에 의해 정해지되, RBW 필터는

의 윈도우 함수를 기본으로 하여 구성하고, 최종 윈도우 함수는

(α는 RBW 필터의 대역폭을 맞추기 위한 상수)로 정해지며, RBW 샘플링 레이트와 RBW에 의해서 RBW 필터의 주파수 영역 값인 H[n]과 필터의 길이를 결정하고, IFFT(Inverse Fast Fourier Transform)를 통해 시간 영역 값인 h[n]을 구한다.

본 발명의 스펙트럼 분석기 및 그 제어 방법에 따르면, 스윕 방식의 아날로그 스펙트럼 분석기와 디지털 FFT 스펙트럼 분석기의 장점을 결합하여 FFT 방식보다 적은 자원을 활용하면서도 스윕 방식의 스펙트럼 분석기의 스윕 시간을 FFT 방식의 스펙트럼 분석기에 필적하도록 최대 4096배 이상 감소시킬 수가 있고, 이에 따라 입력 샘플 수가 제한되는 5G NR(New Radio)의 TDD 신호의 측정 결과를 쉽고 빠르게 얻을 수 있다.

도 1은 본 발명의 스펙트럼 분석기의 블럭 구성도.
도 2는 본 발명의 스펙트럼 분석기의 제어 방법을 설명하기 위한 흐름도.

이하에는 첨부한 도면을 참조하여 본 발명의 스펙트럼 분석기 및 그 제어 방법의 바람직한 실시예에 대해 상세하게 설명한다.

도 1은 본 발명의 스펙트럼 분석기의 블럭 구성도이다. 도 1에 도시한 바와 같이, 본 발명의 스펙트럼 분석기는 아날로그 스펙트럼 분석과 디지털 FFT 스펙트럼 분석의 장점만을 취하여 2단 캐스케이드(Cascaded) 구조의 CIC(Cascaded Integrator Comb) 필터를 기반으로 디지털적으로 동작한다.

구체적으로, 본 발명의 스펙트럼 분석기는 사용자로부터, 예를 들어 표 1에 도시한 항목 중에서 원하는 측정 항목 및 이의 측정에 필요한 각종 설정값, 예를 들어 스팬, RBW 및 VBW 등을 입력받는 입력 UI(User Interface)(200), 측정 결과를 사용자가 알 수 있도록 디스플레이하는 출력 UI(400), 사용자가 설정한 스팬에 따라 1개 이상의 단위 주파수 대역(Band-Width Part; 이하 간단히 'BWP'라 한다), 예를 들어 40㎒ 분량씩 입력 RF 신호를 스윕하여 출력하는 RF 처리 파트(미도시), RF 처리 파트를 통해 RF 스윕되어 출력되는 아날로그 형태의 각 BWP 신호를 미리 정해진 샘플 레이트, 예를 들어 122.88Msps의 속도로 샘플 데이터로 변환하는 ADC(100), ADC(100)를 거친 샘플 데이터를 2단 캐스케이드 구조를 갖는 간축(decimation) 처리 블록을 통해 디지털적으로 간축하면서 스윕한 후 처리함으로써 주파수 스윕 속도를 증가시키는 디지털 스윕 파트(DS) 및 사용자가 입력 UI(200)를 통해 입력, 설정 및 선택한 각종 항목에 따라 RF 처리 파트와 디지털 스윕 파트(DS)를 제어하여 스펙트럼 분석을 수행한 후에 그 결과를 출력 UI(400)를 통해 디스플레이(출력)하는 제어부(300)를 포함하여 이루어질 수 있다.

전술한 구성에서, RF 처리 파트, ADC(100), 제어부(300) 및 디지털 스윕 파트(DS)는 동일한 본체에 함께 구성될 수 있으나 입력 UI(200) 및 출력 UI(400)는 스펙트럼 분석기 본체와는 별개로 터치스크린 방식의 디스플레이 패널을 갖는 단말, 예를 들어 스마트폰, 노트북 PC 또는 태블릿 PC 등의 이동 단말로 구현되어 WiFi와 같은 근거리 무선 통신으로 분석기 본체와 UI 데이터를 송수신할 수 있다.

디지털 스윕 파트(DS)는 FPGA로 구현될 수 있을 것이다. 이 경우에 제어부(300)는 FPGA에 부속되거나 FPGA와는 별개의 CPU로 구현될 수 있는데, 이러한 제어부(300)에는 도 2에 도시한 제어 방법(알고리즘)이 펌웨어 형태로 탑재되어 있다.

구체적으로, 디지털 스윕 파트(DS)는 원하는 신호 구간, 예를 들어 5G TDD(Time Division Duplexing) 신호의 DL(Down-Link) 구간 또는 UL(Up-Link) 구간에 동기해서 스펙트럼을 분석할 수 있도록 기능하는 게이트(Gate)부(110), 2단 캐스케이드 구조로 연결되며, 각각이 주파수를 스윕하는 동안 사용할 데이터를 저장하는 제1 및 제2 입력 버퍼(122),(132), NCO(Numerically Controlled Oscillator)로 이루어져서 주파수 스윕에 필요한 변환 주파수를 생성하는 LO(Local Oscillator)로 기능하는 제1 및 제2 DDS(Direct Digital Synthesizer)(124),(134) 및 사용자가 설정한 RBW에 맞는 효율적인 데이터 처리를 위해 필요한 간축을 수행함으로써 처리할 데이터의 양을 감소시키는 제1 및 제2 CIC 필터(126),(136)를 포함하여 이루어진 제1 및 제2 간축 처리 블록(120),(130), 각각 사용자가 설정한 RBW 필터링 및 VBW 필터링 기능을 수행하는 RBW 필터(140) 및 VBW 필터(170), RBW 필터(140)의 출력인 복소 I/Q(In-phase/Quadrature-phase) 값을 각각 제곱한 후 제곱근(square root)를 취하여 출력 신호의 파형을 추출하는 포락선 디텍터(Envelope Detector)(150), 사용자가 설정한 RBW 대 VBW 비율(RBW/VBW)에 맞는 간축 또는 보간을 수행하는 제3 CIC 필터(160) 및 VBW 필터(170)의 출력에 대해 최대치(max), 최소치(min), 합(sum) 및 샘플(sample)의 4가지 VBW 출력값을 추출하는 디텍터(180)를 포함하여 이루어질 수 있다.

한편, 게이트부(110)에서의 신호의 동기는 내부 프레임 동기 신호, GPS 신호, 1PPS(Pulse Per Second) 신호 또는 5G NR(New Radio) SSB(Sync Signal Block) 신호 등과 같은 다양한 신호를 이용할 수 있다.

제1 CIC부(126)의 간축률(N_d1)과 제2 CIC부(136)의 간축률(N_d2)이 곱해져서 전체 간축률(N_d=N_d1*N_d2)을 구성한다.

제1 입력 버퍼(122) 및 제2 입력 버퍼(132)는 DDR 메모리로 구현될 수 있는데, 디지털적으로 주파수를 스윕하는 동안 추가적인 데이터를 수신함이 없이 제1 및 제2 입력 버퍼(122),(132)에 저장된 샘플 데이터를 재활용함으로써 제1 CIC 필터(126)의 간축률(1/N_d1)로 주파수 스윕 시간을 단축시킬 수 있다. 제1 입력 버퍼(122)의 최대 저장 샘플 수는, 예를 들어 2초 분량의 ADC(100) 출력 샘플(122.88Ms*2)이 될 수 있고, 제2 입력 버퍼(132)의 최대 저장 샘플 수는, 예를 들어 2초 분량의 제1 CIC 필터 출력 샘플(3.84Ms*2)이 될 수 있다.

한편, 예를 들어 Fs=122.88㎒의 샘플 레이트를 갖는 ADC의 출력 샘플 데이터에 대해서 다양한 RBW를 지원하기 위한 제1 및 제2 CIC 필터(126),(136)의 간축률(N_d1, N_d2) 및 그 곱인 전체 간축률(N_d=N_d1*N_d2)은 아래의 표 3과 같이 결정될 수 있다.

표 3의 결과는 아래의 수학식 2와 같이 1회의 주파수 스윕에 대해서 총 계산 횟수가 최소화되도록 결정한다.

수학식 2에서 C₁은 1단 구조의 간축 처리 블록을 갖는 경우의 계산량이고, C₂는 도 1과 같이 2단 캐스케이드 구조의 간축 처리 블록을 갖는 경우의 계산량이다. TP_x(Trace Point), 즉 TP₁및 TP₂(TP≤TP₁*TP₂)는 각각 제1 및 제2 간축 처리 블록(120),(130)의 주파수 스윕 횟수를 나타내며, N_S는 처리 샘플수이다.

따라서 본 발명에 따른 스펙트럼 분석기의 계산 효율성은 아래의 수학식 3과 같아서, 주파수 스윕에 소요되는 시간이 획기적으로 단축됨을 알 수 있다.

이를 보다 상세하게 설명하면, 스윕 방식의 스펙트럼 분석기의 특성상 각 스윕 포인트마다 입력 데이터가 필요하고, 모든 입력 데이터가 처리될 때까지 모든 스윕 포인트에서 동일한 계산이 반복되어야 하는데, 본 발명에서는 입력 버퍼를 이용하여 제2 간축 처리 블록(130)에 저장된 샘플 데이터를 재활용하여 모든 스윕 포인트에서 사용함으로써 새로운 샘플 데이터를 얻기 위한 제1 간축 처리 블록(120)의 입력/출력 시간이 필요 없다. 결과적으로, 제1 간축 처리 블록(120)의 간축률(N_d1)만큼 주파수 스윕시간을 감소시킬 수가 있다. 예를 들어, 표 2의 하단 항목의 경우에 RBW/VBW=1㎐이므로 종래 아날로그 스윕 방식의 스펙트럼 분석기를 통한 주파수 스윕 시간이 4000[sec]인 반면에 본 발명에 따르면 주파수 스윕 시간을 4000[sec]/4096만큼, 즉 1[sec] 이내로 단축시킬 수가 있다.

한편, FDD 방식의 통신 신호는 DL/UL의 신호 주파수가 분리되어 있고 그 주파수가 일정하므로 스윕 방식의 스펙트럼 분석기 입장에서 신호의 시작 지점은 의미가 없다. 하지만 5G 신호와 같은 TDD 방식의 통신 신호 분석을 지원하기 위해서는 전술한 바와 같이 DL/UL 등의 정해진 시간 구간에서만 신호의 스펙트럼을 연산하는 게이티드(Gated) 스펙트럼 분석 방식을 적용해야 한다.

또한 ADC(100)가 지원하는 순시 주파수보다 넓은 스팬을 지원하기 위해서는 RF 처리 파트에서 RF 스윕이 필요한데, 전술한 바와 같이 하나의 RF 스윕 주파수 대역폭인 BWP를 정의한 후에 스팬 대역폭을 BWP로 나누어서 반복적으로 처리해야 한다. 하나의 BWP에 대한 ADC의 출력 샘플 데이터는 FPGA로 구현되는 디지털 스윕 파트(DS)에서 디지털 방식으로 일괄 처리된다.

도 2는 본 발명의 스펙트럼 분석기의 제어 방법을 설명하기 위한 흐름도인바, 제어부(300)를 주체로 하여 수행될 수 있다.

먼저, 단계 S10에서는 사용자에 의해 측정하고자 하는 주파수 대역폭인 스팬(span)과 중심 주파수(f_c), RBW 및 VBW가 설정되면, 제1 및 제2 간축 처리 블록(120),(130)의 주파수 스윕 회수의 곱과 관련하여 정해지는 TP를 사전 설정값, 예를 들어 1001로 고정하는데, 이러한 TP는 디스플레이 화면의 가로 해상도와 관련하여 정해질 수 있다. 여기에서, TP는 TP₁*TP₂와 같거나 큰데, 같은 경우는 TP₁/TP₂가 모두 TP의 약수인 경우이다.

다음으로, 단계 S20에서는 단계 S10에서의 설정값에 의해 RF 처리 파트에서의 매 RF 주파수 스윕 시의 단위 주파수 대역폭, 예를 들어 40㎒의 대역폭을 갖는 BWP의 갯수(N_bwp)를 아래의 수학식 4에 의해 산출한다.

다음으로, 단계 S30에서는 각 BWP에 대해 제1 및 제2 간축 처리 블록(120),(130)의 간축률인 N_d1과 N_d2를 계산하고, RBW 필터(140) 및 VBW 필터(170)를 구성하는데, N_d1과 N_d2는 전술한 표 3에 의해 산출될 수 있다. 여기에서 개별 BWP는 서로 다른 RBW 및 VBW를 가질 수 있는데, 이에 따라 N_d1과 N_d2가 결정된다.

전술한 단계들을 거쳐서 초기화가 완료되면, 제어부(300)는 RF 주파수 스윕에 따른 데이터 안정화 시간을 거쳐서 디지털 스윕 파트(DS)를 구성하는 FPGA를 활성화시킨다.

구체적으로, 제어부(300)는 게이트부(110)에 의해 동기가 정해지는 시간 구간에 소정 샘플링 레이트, 예를 들어 122.88Msps로 동작하는 ADC(100)의 N_S개의 출력 샘플 데이터를, 예를 들어 DDR 메모리로 구현되는 제1 입력 버퍼(122)에 캡처(단계 S40)한다. 캡처 도중에 시간 구간이 종료되면 캡처를 중지(holding)한 상태에서 다음 시간 구간에 이어서 캡처를 진행한다. 이렇게 하여 제1 입력 버퍼(122)에 미리 정해진 개수(N_s)의 샘플 데이터가 채워지면 캡처를 완료하는데, 최대 저장 샘플 수는, 예를 들어 2초 분량(122.88Ms*2)이 될 수 있다.

다음으로, 주파수 스텝을 소정 단위, 예를 들어 bin(=span/TP)*TP₂로 설정한 상태에서, 제1 DDS(124)에 의해 매 주파수 스텝의 분량만큼씩 제1 입력 버퍼(122)에 저장된 샘플 데이터를 스윕하여 제1 CIC 필터(126)로 출력한다. 이후 제1 CIC 필터(126)는 단계 S30에서 산출된 제1 간축률(N_d1)을 사용하여 입력 샘플 데이터를 간축하는데, 이에 따라 제1 CIC 필터(126)의 출력 샘플 수는 N_s/N_d1으로 감소된다.

다음으로, 제1 CIC 필터(126)에서 출력된 샘플 데이터는 제2 간축 처리 블록(130)의 제2 입력 버퍼(132)에 캡처(단계 S50)되는데, 이에 따라 제2 입력 버퍼(132)의 필요 저장 공간은 N_S/N_d1으로 감소된다. 제2 입력 버퍼(132)의 최대 저장 샘플 수는, 예를 들어 2초 분량의 제1 CIC 필터(126)의 출력 샘플(3.84Ms*2)이 될 수 있다.

다음으로 주파수 스텝을 소정 단위, 예를 들어 bin으로 설정한 상태에서, 제2 DDS(134)에 의해 매 주파수 스텝의 분량만큼씩 제2 입력 버퍼(132)에 저장된 샘플 데이터를 스윕하여 제2 CIC 필터(136)로 출력하고, 제2 CIC 필터(126)는 단계 S30에서 산출된 제2 간축률(N_d2)을 사용하여 입력 샘플 데이터를 간축(단계 S60)하는데, 이에 따라 제2 CIC 필터(136)의 출력 샘플 수는 N_s/(N_d1*N_d2)로 감소된다.

다음으로 단계 S70에서는 제2 CIC 필터(136)의 출력을 대상으로 RBW 필터(140), 포락선 디텍터(150), 제3 CIC 필터(160), VBW 필터(170) 및 디텍터(180)를 순차적으로 거치면서 제2 CIC 필터(136)의 출력 샘플 데이터를 처리하고, 이어지는 단계 S80에서는 모든 TP₂에 대한 처리가 종료되었는지를 판단한다.

단계 S80에서의 판단 결과, 모든 TP₂에 대한 처리가 미종료된 경우에는 단계 S60 이하를 반복 수행하는 반면에 종료된 경우에는 단계 S90으로 진행하여 모든 TP에 대한 처리가 종료되었는지를 판단한다.

단계 S90에서의 판단 결과, 모든 TP에 대한 처리가 미종료된 경우에는 단계 S50 이하를 반복 수행하는 반면에 모든 TP에 대한 처리가 종료된 경우에는 다시 단계 S100으로 진행하여 모든 BWP에 대한 처리가 종료되었는지를 판단한다.

단계 S100에서의 판단 결과, 모든 BWP에 대한 처리가 미종료된 경우에는 단계 S30 이하를 반복 수행하는 반면에 종료된 경우에는 단계 S110으로 진행하여 디텍터(180)의 처리 결과를 최종적으로 출력한 후에 프로그램을 종료한다.

한편, 단계 S70에서 RBW 필터(140)는 임의의 샘플링 레이트에 대해서 정확히 RBW 대역폭만큼만 처리할 수 있어야 하는데, 아래의 수학식 5와 같이 Blackman-Harris 윈도우 함수(window function)를 기본으로 하여 구성할 수 있다.

최종 윈도우 함수는 아래의 수학식 6에 의해 결정될 수 있다.

수학식 6에서 α는 RBW 필터의 대역폭을 맞추기 위한 상수로서, 수학식 6을 수행하여 최적의 값을 찾아내야 한다. 이후 RBW 샘플링 레이트와 RBW에 의해서 RBW 필터의 주파수 영역 값인 H[n]과 필터의 길이를 결정하고, IFFT(Inverse Fast Fourier Transform)를 통해 시간 영역 값인 h[n]을 구한다. 최종 RBW 필터의 계수

는 아래의 수학식 7에 의해 구할 수 있다.

마지막으로 최종적인 RBW 필터의 대역폭이 -3dBc 기준에 맞도록 α를 적절하게 정함으로써 RBW 필터의 구성이 완료된다.

이상, 첨부한 도면을 참조하여 본 발명의 스펙트럼 분석기 및 그 제어 방법의 바람직한 실시예에 대하여 상세히 설명하였으나 이는 예시에 불과한 것이며, 본 발명의 기술적 사상의 범주 내에서 다양하게 변형 내지는 변경될 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이하의 청구범위의 기재에 의하여 정해져야 할 것이다. 예를 들어, 전술한 실시예에서는 간축 블록을 2단 캐스케이드 구조로 구성하였으나 3단 이상으로 구성할 수도 있을 것이다.

또한, '파트'나 '블록' 등의 용어는 논리적 또는 기능적인 설명의 편의상 임의로 차용한 것일 뿐이기에 권리 범위를 한정하는 용도로 사용돼서는 안 되며, 각 기능 구성 역시 더 큰 단위로 통합되거나 작은 단위로 분리되어 설명될 수도 있을 것이다.

100: ADC, 110: 게이트(Gate)부,
120: 제1 간축 처리 블록, 122: 제1 입력 버퍼,
124: 제1 DDS, 126: 제1 CIC 필터,
130: 제2 간축 처리 블록, 132: 제2 입력 버퍼,
134: 제2 DDS, 136: 제2 CIC 필터,
140: RBW 필터, 150: 포락선 디텍터,
160: 제3 CIC 필터, 170: VBW 필터,
180: 디텍터, 200: 입력 UI,
300: 제어부, 400: 출력 UI,
DS: 디지털 스윕 파트

Claims

사용자가 설정한 스팬에 따라 아날로그 형태의 1개 이상의 단위 주파수 대역 신호인 BWP(Band-Width Part) 신호를 미리 정해진 샘플 레이트의 샘플 데이터로 변환하는 ADC;
ADC를 거친 샘플 데이터를 2단 캐스케이드 구조를 갖는 간축 처리 블록을 통해 디지털적으로 간축하면서 스윕한 후 처리함으로써 주파수 스윕 속도를 증가시키는 디지털 스윕 파트 및
사용자가 입력, 설정 및 선택한 각종 항목에 따라 디지털 스윕 파트를 제어하여 스펙트럼 분석을 수행한 후에 그 결과를 출력하는 제어부를 포함하여 이루어지되,
디지털 스윕 파트는 ADC에서 출력된 샘플 데이터를 저장하는 제1 입력 버퍼, 제1 입력 버퍼에 저장된 샘플 데이터의 주파수 스윕에 필요한 변환 주파수를 생성하는 제1 DDS(Direct Digital Synthesizer) 및 제1 DDS에서 출력된 샘플 데이터를 제1 간축률(N_d1)을 사용하여 간축하는 제1 CIC(Cascaded Integrator Comb) 필터를 구비한 제1 간축 블록 및
제1 CIC 필터에서 출력된 샘플 데이터를 저장하는 제2 입력 버퍼, 제2 입력 버퍼에 저장된 샘플 데이터의 주파수 스윕에 필요한 변환 주파수를 생성하는 제2 DDS 및 제2 DDS에서 출력된 샘플 데이터를 제2 간축률(N_d2)을 사용하여 간축하는 제2 CIC 필터를 구비한 것을 특징으로 하는 스펙트럼 분석기.
청구항 1에 있어서,
사용자가 설정한 스팬에 따라 1개 이상의 BWP 신호 분량씩 입력 RF 신호를 RF 스윕하여 출력하는 RF 처리 파트를 더 구비한 것을 특징으로 하는 스펙트럼 분석기.
청구항 2에 있어서,
스팬, RBW(Resolution Band-width) 및 VBW(Video Band-width)를 포함하여 사용자로부터 원하는 측정 항목 및 이의 측정에 필요한 각종 설정값을 입력받는 입력 UI(User Interface) 및
측정 결과를 사용자가 알 수 있도록 디스플레이하는 출력 UI를 더 구비하되,
RF 처리 파트, ADC, 제어부 및 디지털 스윕 파트는 동일 본체에 함께 구성되고, 입력 UI 및 출력 UI는 본체와는 별개의 단말에 탑재된 채로 무선 통신으로 분본체와 UI 데이터를 송수신하는 것을 특징으로 하는 스펙트럼 분석기.
삭제
청구항 3에 있어서,
제2 CIC 필터에서 출력된 샘플 데이터에 대해 RBW 필터링을 수행하는 RBW 필터,
RBW 필터의 출력 신호의 파형을 추출하는 포락선 디텍터,
RBW 대 VBW 비율(RBW/VBW)에 맞는 간축 또는 보간을 수행하는 제3 CIC 필터,
제3 CIC 필터에서 출력된 샘플 데이터에 대해 VBW 필터링 기능을 수행하는 VBW 필터 및
VBW 필터의 출력에 대해 최대치(max), 최소치(min), 합(sum) 및 샘플(sample)의 4가지 VBW 출력값을 추출하는 디텍터를 더 구비한 것을 특징으로 하는 스펙트럼 분석기.
삭제
청구항 5에 있어서,
제1 CIC 필터의 간축률(N_d1)과 제2 CIC 필터의 간축률(N_d2)이 곱해져서 전체 간축률(N_d=N_d1*N_d2)을 구성하는 것을 특징으로 하는 스펙트럼 분석기.
청구항 1에 있어서,
디지털적인 주파수 스윕 동안 추가적인 데이터를 수신함이 없이 제1 및 제2 입력 버퍼에 저장된 샘플 데이터를 재활용하는 것을 특징으로 하는 스펙트럼 분석기.
청구항 1에 있어서,
제어부에는 ADC에서 출력된 샘플 데이터에 대해서 복수의 RBW를 지원하기 위한 제1 및 제2 CIC 필터의 간축률(N_d1, N_d2) 및 그 곱인 전체 간축률(N_d=N_d1*N_d2)이 룩업 테이블로 저장된 것을 특징으로 하는 스펙트럼 분석기.
측정하고자 하는 주파수 대역폭인 스팬(span)과 중심 주파수(f_c), RBW(Resolution Band-width) 및 VBW(Video Band-width)가 설정되면, 1차 및 2차 디지털적인 주파수 스윕 회수(TP₁, TP₂)의 곱((TP₁*TP₂)과 관련하여 정해지는 TP(Trace Point)를 사전 설정값으로 고정하는 (a) 단계;

에 의해 RF 처리 파트에서의 매 RF 주파수 스윕 시의 단위 주파수 대역폭인 BWP(Band-width Part)의 갯수(N_bwp)를 산출하는 (b) 단계;
각 BWP에 대해 제1 및 제2 간축률인 N_d1과 N_d2를 계산하고, RBW 필터 및 VBW 필터를 구성하는 (c) 단계;
동기가 정해진 시간 구간에 ADC의 N_S개의 출력 샘플 데이터를 제1 입력 버퍼에 캡처하는 (d) 단계;
제1 주파수 스텝의 분량만큼씩 제1 입력 버퍼에 저장된 샘플 데이터를 1차 디지털적으로 스윕한 후에 제1 간축률(N_d1)을 사용하는 제1 CIC 필터링을 통해 간축하는 (e) 단계;
제1 CIC 필터링을 통해 간축된 샘플 데이터를 제2 입력 버퍼에 캡처한 후에 제2 주파수 스텝의 분량만큼씩 제2 입력 버퍼에 저장된 샘플 데이터를 2차 디지털적으로 스윕한 후에 제2 간축률(N_d2)을 사용하는 제2 CIC 필터링을 통해 간축하는 (f) 단계 및
모든 BWP에 대한 처리가 종료될 때까지 1차 및 2차 디지털적인 주파수 스윕 및 간축 처리를 반복 수행하는 (g) 단계를 포함하여 이루어진 스펙트럼 분석기의 제어 방법.
청구항 10에 있어서,
TP ≤ TP₁*TP₂인 것을 특징으로 하는 스펙트럼 분석기의 제어 방법.
청구항 11에 있어서,
제1 주파수 스텝은 bin(=span/TP)*TP₂로 정해지고, 제2 주파수 스텝은 bin으로 정해지는 것을 특징으로 하는 스펙트럼 분석기의 제어 방법.
청구항 12에 있어서,
제1 입력 버퍼에 미리 정해진 개수(N_s)의 샘플 데이터가 채워질 때까지 캡처를 수행하되 캡처 도중에 시간 구간이 종료되면 캡처를 중지한 상태에서 다음 시간 구간에 이어서 캡처를 수행하는 것을 특징으로 하는 스펙트럼 분석기의 제어 방법.
청구항 12에 있어서,
제2 CIC 필터링의 출력을 대상으로 RBW 필터, 포락선 디텍터, 제3 CIC 필터, VBW 필터 및 디텍터를 순차적으로 거치면서 제2 CIC 필터링 의 출력 샘플을 모든 TP₂에 대한 처리가 종료될 때까지 반복하는 것을 특징으로 하는 스펙트럼 분석기의 제어 방법.
청구항 14에 있어서,
RBW 필터의 계수
는
에 의해 정해지되, RBW 필터는
의 윈도우 함수를 기본으로 하여 구성하고, 최종 윈도우 함수는
(α는 RBW 필터의 대역폭을 맞추기 위한 상수)로 정해지며, RBW 샘플링 레이트와 RBW에 의해서 RBW 필터의 주파수 영역 값인 H[n]과 필터의 길이를 결정하고, IFFT(Inverse Fast Fourier Transform)를 통해 시간 영역 값인 h[n]을 구하는 것을 특징으로 하는 스펙트럼 분석기의 제어 방법.