CN102109555B - 具有数字中频信号处理系统的频谱分析仪及其实现方法 - Google Patents

Abstract

本发明涉及具有数字中频信号处理系统的频谱分析仪及其实现方法，其数字中频的实现方法包括以下步骤：采用数字变频器产生相差为90度的两路信号，并同模数转换器采样输出的信号S_D进行混频，得到同相信号I_D和正交信号Q_D；用两个基带滤波器分别滤除同相和正交两路信号中的高频分量，得到滤波后的同相信号I’_D和正交信号Q’_D；对滤波后的两路信号一方面进行频率计数，另一方面进行幅度检波；对幅度检波的结果再进行视频滤波之后，通过显示检波得到最终的频谱分析结果；其中，通过以下方法进行频率计数：通过测量信号相对于中频频率的偏差，得到待测信号的频率值；根据同相信号I’_D和正交信号Q’_D的变化规律判断待测信号频率值大于或者小于中频频率。

Description

具有数字中频信号处理系统的频谱分析仪及其实现方法

技术领域

本发明涉及具有数字中频信号处理系统的频谱分析仪及其数字中频实现方法，属于信号处理技术领域。

背景技术

频谱仪通常用于测量信号的频率、功率并在显示器上显示出来，一般分为两种类型。一种是动态信号分析仪，即快速傅里叶变换分析仪，它是在一种特定时间周期内对信号进行FFT变换以获得频率、幅度和相位信息的仪器，这种仪器能够分析周期和非周期信号，但频率测量上限较低。另一种是扫频频谱仪，它是一种超外差可调预选接收机，能对信号或由信号变换来的中频信号进行分析。它的测量频率范围高，可以满足用户对测量频率范围、灵敏度等指标提出的更高要求。

目前的扫频频谱仪有两种实现方案：一种是模拟中频，它采用模拟电路来完成信号的频谱分析；另外一种方案是数字中频，采用DSP的方法来完成信号的频谱分析。数字中频在频谱分析速度和精度上都大大优于模拟中频，除此之外，采用数字中频的设备还可以通过DSP算法来扩展频谱仪的功能。因此，愈来愈多的扫频频谱仪采用了数字中频实现方案。

在数字中频中，需要对采样得到的数字信号进行混频，以得到同相和正交两路信号，再经滤波后进行频率计数。现有技术中，采用通过计算同相和正交两路信号的相位信息来完成频率计数的方法，在获取相位信息时需要进行复杂的计算。

扫频频谱仪工作时会产生一定量的信号处理结果，从这些结果中挑选出或者计算出若干个结果进行显示，如用户设定了正峰值检波方式，则会将信号处理结果分成若干段，然后从每段结果中挑选出最大的一个信号结果用于显示。当用户设定了较大频率范围，较小的分辨率带宽时，会产生数量巨大的用于显示的数据。对于这样数据，通常情况下会直接将数据送往DSP处理器进行处理，即显示检波是使用DSP处理器来实现的，这种方法可以充分利用DSP处理器的灵活性，很方便的实现要求的显示检波处理，但是，这种方法要求在数字中频ASIC和DSP处理器之间进行大量的数据传送，同时也需要DSP处理器处理大量的数据，会占用大量的DSP处理器时间。

发明内容

为此，本发明的目的是克服现有技术的不足，提供一种具有数字中频信号处理系统的频谱分析仪及其实现方法，它利用系统中已经产生的同相信号和正交信号，经过简单的处理后即可得到所需的测量值。

为实现上述目的，本发明采用以下技术方案：

一种具有数字中频信号处理系统的频谱分析仪，包括抗混叠滤波器、模数转换器ADC、数字中频、显示器，模拟中频输入信号经抗混叠滤波器送入模数转换器，模数转换器采样输出的信号送入数字中频进行频谱分析，数字中频分析的结果送显示器，其特征在于：所述数字中频包括数字变频器、两个基带滤波器、频率计数器、幅度检波器、视频滤波器、显示检波器，其中：数字变频器产生相差为90度的两路信号，并同模数转换器采样输出的信号进行混频得到同相和正交两路信号；同相和正交两路信号分别送入两个基带滤波器滤波；两个基带滤波器的输出同时送至频率计数器和幅度检波器；幅度检波器的输出送至视频滤波器；视频滤波器的输出送至显示检波器；频率计数器的输出和显示检波器的输出经数据处理器DSP送显示器。

所述基带滤波器包括两级级联的CIC滤波器、高阶低速FIR滤波器、低阶高速FIR滤波器，其中：第一级CIC滤波器的输出送入低阶高速FIR滤波器；第二级CIC滤波器的输出送入高阶低速FIR滤波器；高阶低速FIR滤波器和低阶高速FIR滤波器合并输出基带信号。

一种频谱分析仪中的数字中频的实现方法，包括以下步骤：

采用数字变频器产生相差为90度的两路信号，并同模数转换器采样输出的信号S_D进行混频，得到同相信号I_D和正交信号Q_D；

用两个基带滤波器分别滤除同相和正交两路信号中的高频分量，得到滤波后的同相信号I’_D和正交信号Q’_D；

对滤波后的两路信号一方面进行频率计数，另一方面进行幅度检波；

对幅度检波的结果再进行视频滤波之后，通过显示检波得到最终的频谱分析结果。

其中，通过以下方法进行频率计数：

通过测量信号相对于中频频率的偏差，得到待测信号的频率值f₀；

根据同相信号I’_D和正交信号Q’_D的变化规律判断待测信号频率值f_O是大于还是小于中频频率。

在所述频率计数方法中，通过公式f_O＝f_S*c₀/c₁得到所述待测信号的频率值f_O，其中：f_S为基准信号，c₁为基准信号f_S的计数输出值，c₀为同相信号I’_D的计数输出值；

通过以下方法判断待测信号的频率值f_O的正负：

如果I′_D(n)从大于0变化到小于0，Q′_D(n)的符号保持不变且其数值大于0，则f_O为正值；

如果I′_D(n)从小于0变化到大于0，Q′_D(n)的符号保持不变且其数值小于0，则f_O为正值；

如果I′_D(n)从大于0变化到小于0，Q′_D(n)的符号保持不变且其数值小于0，则f_O为负值；

如果I′_D(n)从小于0变化到大于0，Q′_D(n)的符号保持不变且其数值大于0，则f_O为负值；

f_O为正值或负值表示待测信号频率值大于或者小于中频频率。

通过以下方法进行幅度检波和显示检波：

扫频频谱仪完成一次扫频过程中会产生F₀…F_N-1共N个计算结果，此时在数字中频专用集成电路ASIC中进行第一次检波，从这N个计算结果中产生k个trace点，trace点是用户根据自己的设定希望得到的点，产生的方法按照用户选定的显示检波方法进行，如用户选定正峰值检波，则将F₀…F_N-1分为k段，对于每一段找出最大值，当时，此时数字中频ASIC会完成绝大部分显示检波的处理从而减少数据传送带宽要求和DSP处理器的处理负担；

显示检波要求在k个trace点中选出l个点用于屏幕显示，选出方法同从F₀…F_N-1中选出k个trace点，此部分通过在DSP处理器中进行第二次检波进行实现。

进行幅度检波和显示检波的详细步骤为：

1)根据用户的配置，计算得到幅度检波将计算得到N个点，同时用户要求最终产生k个trace点，将N点分成k段，则每段包含个点，记其中d₊₁为整数部分，d_-1为小数部分；

2)将数字中频ASIC中的显示检波模块中幅度检波结果计数器清0，trace点数计数器清0，段内最大点数置为d₊₁.d_-1；

3)当数字中频ASIC中的显示检波模块接收到幅度检波模块的输出结果时，按照显示检波模式进行数据处理，同时幅度检波结果计数器+1；

4)如果幅度检波结果计数器大于段内最大点数，则输出一个trace点传送给DSP处理器，Trace点数计数器加一，如果trace点数＝k，则完成第一次显示检波处理，跳到步骤5)，否则将段内最大点数加上d₊₁.d_-1，并返回到步骤3)；

5)将k点分成l段，则每段包含个点，记其中d′₊₁为整数部分，d′_-1为小数部分；

6)将DSP处理器中的显示检波模块中trace结果计数器清0，显示点数计数器清0，段内最大点数置为d′₊₁.d′_-1；

7)当DSP处理器中的显示检波模块接收到数字中频ASIC的输出结果时，按照显示检波模式进行数据处理，同时幅度检波结果计数器+1；

8)如果幅度检波结果计数器大于段内最大点数，则输出一个显示点传送给显示屏进行显示，显示点数计数器加一，如果显示点数＝1，则完成第二次显示检波处理，结束整个显示检波处理，否则将段内最大点数加上d′₊₁.d′_-1并返回到步骤7)。

本发明的优点是：

1.本发明利用系统中已经产生的I、Q信号，经过简单的处理后即可得到所需的测量值。与通过I、Q两路信号计算信号的相位信息完成频率计数的方法相比，避免了获取相位信息的复杂计算。

2.本发明采用数字中频ASIC和DSP处理器共同处理信号完成显示检波的方法，当扫频频谱仪完成一次扫频过程时，在数字中频ASIC中进行第一次检波，此时数字中频ASIC会完成绝大部分显示检波的处理，从而减少数据传送带宽要求和DSP处理器的处理负担。然后再从第一次检波的结果中选出用于屏幕显示的数据，此部分通过在DSP处理器中进行第二次检波实现。由于第一次检波已经完成了大部分数据处理操作，因此DSP处理器仅需要开销较少的处理时间即可完成用户所需的操作。

附图说明

图1是数字中频结构框图；

图2是DDC结构框图；

图3是频率计数原理框图；

图4是判断待测信号频率为正值或负值的原理框图；

图5是滤波器原理框图；

图6是级联积分器梳状滤波器原理图。

具体实施方式

本发明涉及具有数字中频信号处理系统的频谱分析仪及其实现方法。下面结合附图详细介绍。

数字中频整体介绍

如图1所示：本发明具有数字中频信号处理系统的频谱分析仪包括抗混叠滤波器、模数转换器ADC、数字中频、显示器。数字中频在频谱分析仪中的作用是完成信号的频谱分析。模拟中频输入信号经抗混叠滤波器送入模数转换器，模数转换器采样输出的信号送入数字中频进行频谱分析，数字中频分析的结果经数据处理器DSP送显示器。数字中频包括数字变频器DDC、两个基带滤波器、频率计数器、幅度检波器、视频滤波器、显示检波器，其中：

数字变频器DDC产生相差为90度的两路信号，并同模数转换器采样输出的信号进行混频得到同相和正交两路信号；

同相和正交两路信号分别送入两个基带滤波器滤波；

两个基带滤波器的输出同时送至频率计数器和幅度检波器；

幅度检波器的输出送至视频滤波器；

视频滤波器的输出送至显示检波器；

频率计数器的输出和显示检波器的输出经数据处理器DSP送显示器。

ADC采样得到的数字信号，首先通过DDC将中频信号搬移到零频并产生同相(in-phase)和正交(quadrature-phase)两路信号，DDC的结构如图2所示。其中NCO为数控振荡器，产生相差为90度的两路信号并同ADC采样输出的信号进行混频得到I(同相)、Q(正交)两路信号。

对这两路信号分别进行滤波，滤波之后的信号，一方面进行幅度检波，另一方面进行频率计数。幅度检波的结果再进行视频滤波之后，通过显示检波得到最终的频谱分析结果。

实现本发明中数字中频的方法，包括以下步骤：

采用数字变频器产生相差为90度的两路信号，并同模数转换器采样输出的信号S_D进行混频，得到同相信号I_D和正交信号Q_D；

用两个基带滤波器分别滤除同相和正交两路信号中的高频分量，得到滤波后的同相信号I’_D和正交信号Q’_D；

对滤波后的两路信号一方面进行频率计数，另一方面进行幅度检波；

对幅度检波的结果再进行视频滤波之后，通过显示检波得到最终的频谱分析结果。

假设使用频谱仪进行分析的信号S_R(t)＝A_R*sin(2*π*f_R*t)，在经过前端的电路的处理后，最后一级中频的输出是其中：A_R是频谱仪进行分析的信号S_R(t)的幅度，A_I＝β*A_R，β为前端模拟电路的增益，f_I为中频频率，f_O为f_R通过前端模拟电路频率变换后搬移到中频附近后的频率。为前端模拟电路引入的相位延时。

S_I经过ADC采样后可表示为其中f_S为采样频率。S_D通过DDC进行频率变换后，输出的同相分量和正交分量分别为：

(式-1)

(式-2)

这两路信号通过基带滤波后会滤除高频分量，得到下面的两路信号：

(式-3)

(式-4)

幅度检波器根据下列公式计算输入信号的幅度：

$A_D\left(n\right)=\sqrt{I_D^{\′2}+Q_D^{\′2}}=1/4*A_I$ (式-5)

结合关系式A_I＝β*A_R，有A_R＝4*A_D(n)/β。即可得到待分析信号的幅度值。

下面详细介绍

频率计数部分

当频谱仪在采用RBW滤波器(分析带宽较大的滤波器)进行扫频时，很多时候希望获得某一点待测信号的准确频率值，此需求通过频率计数功能加以完成，频率计数通过测量信号相对于中频频率的偏差，得到待测信号的准确频率值。由于待测信号的频率可能会大于中频频率，也可能会小于中频频率，因此不仅需要获取待测信号相对于中频频率的偏差，同时也需要判断待测信号的频率值大于中频频率或小于中频频率。

本发明采用等精度测频的方法测量信号的频率大小，然后根据I、Q两路信号的变化规律判断待测信号频率值大于或者小于中频频率。

使用等精度测频的方法计算频率大小的原理框图见图3。在测量频率之前，清零信号会将两个计数器进行清零操作，然后门控信号有效，启动两个计数器进行计数。门控信号持续一段时间后，转变为无效并停止两个计数器的计数，对于这两个计数器而言，由于计数的时间相等，于是有C₁/f_s＝C₀/f_o，即f_o＝f_s*C₀/C₁，得到待测信号频率f_o的大小。

送到频率计数器的信号通过下面的原理获取频率计数结果的符号(见图4)：

根据(式-3)和(式-4)，假定f_O为正值，如果I′_D(n)从大于0变化到小于0，Q′_D(n)的符号保持不变且其数值大于0，如果I′_D(n)从小于0变化到大于0，Q′_D(n)的符号保持不变且其数值小于0。假定f_O为负值，如果I′_D(n)从大于0变化到小于0，Q′_D(n)的符号保持不变且其数值小于0，如果I′_D(n)从小于0变化到大于0，Q′_D(n)的符号保持不变且其数值大于0。根据这个规律，可通过对上述假设进行反推的方法获取频率计数结果符号：

通过以上等精度测频的方法测量信号的频率大小，然后根据I、Q两路信号的变化规律判断待测信号的正负，如果为正值，说明待测信号频率值大于中频频率；如果为负值，说明待测信号频率值小于中频频率。这样，可以得到待测信号相对于中频信号的频率值，对此频率值进行修正即可得到准确的待测信号频率值。此方法利用系统中已经产生的I、Q信号，经过简单的处理后即可得到所需的测量值。与通过I、Q两路信号计算信号的相位信息完成频率计数的方法相比，避免了获取相位信息的复杂计算。

检波部分

扫频频谱仪工作时，会根据用户设定的频率范围、分辨率带宽，以某一个步进频率对前端输入的待测信号进行调谐，每当扫频频谱仪以某一个固定频率对前端输入的待测信号进行调谐时，会产生一定量的信号处理结果，此时会根据用户设定的显示检波方式，从这些结果中挑选一个或者计算一个结果出来进行显示。如用户设定了正峰值检波方式，则会从信号处理结果中挑选出最大的一个信号结果用于显示。当用户设定了较大频率范围，较小的分辨率带宽时，会产生数量巨大的用于显示的数据。例如当用户设定频率范围为3GHz，10Hz的的分辨率带宽时，此时可能会产生3,000,000,000显示数据，对于这样数据，通常情况下会直接将数据送往DSP处理器进行处理，即显示检波是使用DSP处理器来实现的，这种方法可以充分利用DSP处理器的灵活性，很方便的实现要求的显示检波处理，但是，这种方法要求在数字中频ASIC(Application Specific Integrated Circuits，专用集成电路)和DSP处理器之间进行大量的数据传送，同时也需要DSP处理器处理大量的数据，会占用大量的DSP处理器时间，因此，本发明采用了数字中频ASIC和DSP处理器共同处理上述信号处理的结果，完成显示检波的方法。

当扫频频谱仪以某一频率调谐前端输入信号，此时数字中频ASIC中的幅度检波会计算得到一个分析结果，假定当扫频频谱仪的前端电路调谐到频率f_n时，计算得到的结果是F_n，因此当扫频频谱仪完成一次扫频过程时，会产生F₀…F_N-1共N个计算结果。此时在数字中频ASIC中进行第一次检波，从这N个计算结果中产生k个trace点(trace点是频谱仪中的专用术语，意思是：在一个很大的信号频率范围内，根据用户的设定，用户希望得到的点。)，产生的方法按照用户选定的显示检波方法进行，如用户选定正峰值检波，则将F₀…F_N-1分为k段，对于每一段找出最大值，当时，此时数字中频ASIC会完成绝大部分显示检波的处理，从而减少数据传送带宽要求和DSP处理器的处理负担。同时显示检波要求在k个trace点中选出l个点用于屏幕显示。选出方法同从F₀…F_N-1中选出k个trace点，此部分通过在DSP处理器中进行第二次检波进行实现。由于第一次检波已经完成了大部分数据处理操作，因此DSP处理器仅需要开销较少的处理时间即可完成用户所需的操作。

具体的实施步骤如下：

1、根据用户的配置，计算得到幅度检波将计算得到N个点，同时用户要求最终产生k个trace点。将N点分成k段，则每段包含个点，记其中d₊₁为整数部分，d_-1为小数部分。

2、将数字中频ASIC中的显示检波模块中幅度检波结果计数器清0，trace点数计数器清0。段内最大点数置为d₊₁.d_-1。

3、当数字中频ASIC中的显示检波模块接收到幅度检波模块的输出结果时，按照显示检波模式进行相应的数据处理，同时幅度检波结果计数器+1，

4、如果幅度检波结果计数器大于段内最大点数，则输出一个trace点传送给DSP处理器。Trace点数计数器加一，如果trace点数＝k，则完成第一次显示检波处理，跳到步骤5，否则将段内最大点数加上d₊₁.d_-1，并返回到步骤3。

5、将k点分成l段，则每段包含个点，记其中d′₊₁为整数部分，d′_-1为小数部分。

6、将DSP处理器中的显示检波模块中trace结果计数器清0，显示点数计数器清0。段内最大点数置为d′₊₁.d′_-1。

7、当DSP处理器中的显示检波模块接收到数字中频ASIC的输出结果时，按照显示检波模式进行相应的数据处理，同时幅度检波结果计数器+1，

8、如果幅度检波结果计数器大于段内最大点数，则输出一个显示点传送给显示屏进行显示。显示点数计数器加一，如果显示点数＝l，则完成第二次显示检波处理，结束整个显示检波处理，否则将段内最大点数加上d′₊₁.d′_-1并返回到步骤7。

滤波部分

ADC对经过抗混叠滤波器的模拟中频信号进行采样，并将采样得到的信号送往DDC，将信号变换到基带，基带滤波器对DDC输出的信号进行滤波后，通过幅度检波得到待分析信号的频谱数值。在这个系统中，基带滤波器起到了限定进入幅度检波器信号带宽的作用，也称为RBW滤波器，此滤波器的设计决定了频谱仪最终的频率分辨能力，扫描时间长短等频谱仪的关键指标，因此在扫频频谱仪中，此滤波器的设计起到了极其核心的作用。

在本发明的频谱仪中，滤波器的结构如图5所示。基带滤波器包括两级级联的CIC滤波器、高阶低速FIR滤波器、低阶高速FIR滤波器，其中：第一级CIC滤波器的输出送入低阶高速FIR滤波器；第二级CIC滤波器的输出送入高阶低速FIR滤波器；高阶低速FIR滤波器和低阶高速FIR滤波器合并输出基带信号。

若ADC的采样率为45.5MHz，要求的RBW滤波器的最小带宽为10Hz，最大带宽为1MHz，同时RBW滤波器的带宽可按照1-3-10的步进进行设置，为采样率45.5MHz的信号实现一个带宽为10Hz的超窄带滤波，如果简单的采用FIR滤波器(Finite Impulse Response，有限冲激响应滤波器)或者IIR滤波器(Infinite Impulse Response，无限冲激响应滤波器)，都需要使用非常高阶的滤波器对速率高达45.5MHz的信号进行滤波才能实现，这不具备现实意义。为了解决此问题，本发明采用多速率滤波技术实现超窄带滤波器，首先将信号进行抽取操作，然后再使用FIR滤波器得到最终所需的滤波器带宽。滤波器中的抽取滤波器采用两级级联的CIC滤波器进行实现，CIC具备所实现资源少、很好的可编程性能等特点，这些特点使得CIC成为满足系统要求很好的选择。一个标准的CIC滤波器(级联积分器梳状滤波器)如图6所示。图中所示CIC具备以下特点：

1.系统函数为：其中R为抽取率，D为CIC的阶数。

2.CIC滤波器的增益和抽取率R、阶数D相关，其最大增益发生在直流处，为G_CIC＝R^D，因此如果进入CIC滤波器进行滤波的数据如果使用长度为W_L的字长进行表示，则滤波器中的累加器至少得使用长度为的字长才能保证计算结果不发生溢出，从而保证计算的准确性。

因为最小分辨率带宽为10Hz，因此为减少FIR滤波器的实现难度，应尽量采用较大的抽取率，同时为了保证抽取时由于混叠引入的噪声在允许的指标以内，CIC必须保证在6阶以上，这导致在分辨率带宽为10Hz时，如果采用的抽取率为500,000，此时CICI滤波器的累加器的字长可能需要上百位，如果简单的采用一个CIC完成所需的各种抽取率，需要以采样频率实现数个字长高达114+W_L的累加器，这会导致实现的难度加大，因此采用了多级抽取滤波器级联的方式加以解决。如图6所示，采用两级CIC，当抽取率小于128时，仅使用第一级CIC滤波器，此时CIC滤波器中累加器的字长最大仅需要48+W_L即可，因此极大的降低了实现难度。在抽取率大于128时，在第一级CIC滤波器后面再插入一级CIC滤波器，将第一级CIC滤波器的输出送入到第二级CIC滤波器，此时因为进入到第二级CIC数据速率，为f/R，此速率大大低于采样率，因此第二级CIC滤波器可以工作在较低的数据，很容易进行实现，采用这样的结构，可以较小的硬件成本实现高达数十万抽取率的CIC滤波器。

Claims (5)

1.一种具有数字中频信号处理系统的频谱分析仪，包括抗混叠滤波器、模数转换器ADC、数字中频、显示器，模拟中频输入信号经抗混叠滤波器送入模数转换器，模数转换器采样输出的信号送入数字中频进行频谱分析，数字中频分析的结果送显示器，其特征在于：

所述数字中频包括数字变频器、两个基带滤波器、频率计数器、幅度检波器、视频滤波器、显示检波器，其中：

数字变频器产生相差为90度的两路信号，并同模数转换器采样输出的信号进行混频得到同相和正交两路信号；

同相和正交两路信号分别送入两个基带滤波器滤波；

两个基带滤波器的输出同时送至频率计数器和幅度检波器；

幅度检波器的输出送至视频滤波器；

视频滤波器的输出送至显示检波器；

频率计数器的输出和显示检波器的输出经数据处理器DSP送显示器，

所述基带滤波器包括两级级联的CIC滤波器、高阶低速FIR滤波器、低阶高速FIR滤波器，其中：

第一级CIC滤波器的输出送入低阶高速FIR滤波器；

第二级CIC滤波器的输出送入高阶低速FIR滤波器；

高阶低速FIR滤波器和低阶高速FIR滤波器合并输出基带信号。

2.一种频谱分析仪中的数字中频的实现方法，其特征在于包括以下步骤：

采用数字变频器产生相差为90度的两路信号，并同模数转换器采样输出的信号S_D进行混频，得到同相信号I_D和正交信号Q_D；

用两个基带滤波器分别滤除同相和正交两路信号中的高频分量，得到滤波后的同相信号I’_D和正交信号Q’_D；

对滤波后的两路信号一方面进行频率计数，另一方面进行幅度检波；

对幅度检波的结果再进行视频滤波之后，通过显示检波得到最终的频谱分析结果；

其中，通过以下方法进行频率计数：

通过测量信号相对于中频频率的偏差，得到待测信号的频率值f_O；

根据同相信号I’_D和正交信号Q’_D的变化规律判断待测信号频率值f_O是大于还是小于中频频率。

3.如权利要求2所述的数字中频的实现方法，其特征在于：

在所述频率计数方法中，通过公式f_O＝f_S*c₀/c₁得到所述待测信号的频率值f_O，其中：f_S为基准信号，c₁为基准信号f_S的计数输出值，c₀为同相信号I’_D的计数输出值；

通过以下方法判断待测信号的频率值f_O的正负：

如果I′_D(n)从大于0变化到小于0，Q′_D(n)的符号保持不变且其数值大于0，则f_O为正值；

如果I′_D(n)从小于0变化到大于0，Q′_D(n)的符号保持不变且其数值小于0，则f_O为正值；

如果I′_D(n)从大于0变化到小于0，Q′_D(n)的符号保持不变且其数值小于0，则f_O为负值；

如果I′_D(n)从小于0变化到大于0，Q′_D(n)的符号保持不变且其数值大于0，则f_O为负值；

f_O为正值或负值表示待测信号频率值大于或者小于中频频率。

4.如权利要求2所述的数字中频的实现方法，其特征在于：

通过以下方法进行幅度检波和显示检波：

扫频频谱仪完成一次扫频过程中会产生F_O…F_N-1共N个计算结果，此时在数字中频专用集成电路ASIC中进行第一次检波，从这N个计算结果中产生k个trace点，trace点是用户根据自己的设定希望得到的点，产生的方法按照用户选定的显示检波方法进行，如用户选定正峰值检波，则将F_O…F_N-1分为k段，对于每一段找出最大值，当时，此时数字中频ASIC会完成绝大部分显示检波的处理，从而减少数据传送带宽要求和DSP处理器的处理负担；

显示检波要求在k个trace点中选出1个点用于屏幕显示，选出方法同从F_O…F_N-1中选出k个trace点，此部分通过在DSP处理器中进行第二次检波进行实现。

5.如权利要求4所述的数字中频的实现方法，其特征在于：

进行幅度检波和显示检波的详细步骤为：

1)根据用户的配置，计算得到幅度检波将计算得到N个点，同时用户要求最终产生k个trace点，将N点分成k段，则每段包含个点，记其中d₊₁为整数部分，d_-1为小数部分；

2)将数字中频ASIC中的显示检波模块中幅度检波结果计数器清0，trace点数计数器清0，段内最大点数置为d₊₁，d_-1；

3)当数字中频ASIC中的显示检波模块接收到幅度检波模块的输出结果时，按照显示检波模式进行数据处理，同时幅度检波结果计数器+1；

4)如果幅度检波结果计数器大于段内最大点数，则输出一个trace点传送给DSP处理器，Trace点数计数器加一，如果trace点数＝k，则完成第一次显示检波处理，跳到步骤5)，否则将段内最大点数加上d₊₁，d_-1，并返回到步骤3)；

5)将k点分成1段，则每段包含个点，记其中d′₊₁为整数部分，d′_-1为小数部分；

6)将DSP处理器中的显示检波模块中trace结果计数器清0，显示点数计数器清0，段内最大点数置为d′₊₁，d′_-1；

7)当DSP处理器中的显示检波模块接收到数字中频ASIC的输出结果时，按照显示检波模式进行数据处理，同时幅度检波结果计数器+1；

8)如果幅度检波结果计数器大于段内最大点数，则输出一个显示点传送给显示屏进行显示，显示点数计数器加一，如果显示点数＝1，则完成第二次显示检波处理，结束整个显示检波处理，否则将段内最大点数加上d′₊₁，d′_-1并返回到步骤7)。