KR102226526B1 - 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법 - Google Patents

불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법 Download PDF

Info

Publication number
KR102226526B1
KR102226526B1 KR1020200025978A KR20200025978A KR102226526B1 KR 102226526 B1 KR102226526 B1 KR 102226526B1 KR 1020200025978 A KR1020200025978 A KR 1020200025978A KR 20200025978 A KR20200025978 A KR 20200025978A KR 102226526 B1 KR102226526 B1 KR 102226526B1
Authority
KR
South Korea
Prior art keywords
memory device
nonvolatile memory
read
ready
data
Prior art date
Application number
KR1020200025978A
Other languages
English (en)
Other versions
KR20200027486A (ko
Inventor
곽동훈
윤현준
심동교
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200025978A priority Critical patent/KR102226526B1/ko
Publication of KR20200027486A publication Critical patent/KR20200027486A/ko
Application granted granted Critical
Publication of KR102226526B1 publication Critical patent/KR102226526B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

본 발명에 따른 불휘발성 메모리 장치는, 기판상에 수직 방향으로 형성되는 복수의 셀 스트링들을 포함하고, 상기 복수의 셀 스트링들 각각에 포함되는 메모리 셀들은 복수의 워드 라인들과 복수의 비트 라인들에 의해서 제어되는 셀 어레이, 상기 복수의 비트 라인들에 연결되는 페이지 버퍼, 상기 복수의 워드 라인들과 상기 복수의 비트 라인들에 전압을 제공하는 전압 발생기, 상기 페이지 버퍼로부터 전달되는 센싱 데이터를 일시 저장하고, 저장된 데이터를 외부로 출력하는 입출력 버퍼, 그리고 상기 페이지 버퍼로부터 상기 입출력 버퍼로 센싱 데이터가 덤프된 후에는 상기 셀 어레이에 제공된 바이어스 전압의 리커버리 이전에 상태 신호를 레디 상태로 설정하는 제어 로직을 포함한다.

Description

불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법{MEMORY SYSTEM COMPRISING NONVOLATILE MEMORY DEVICE AND CONTROL METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 불휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.
불휘발성 메모리 장치의 대표적인 예로 플래시 메모리 장치가 있다. 플래시 메모리 장치는 컴퓨터, 휴대폰, 스마트폰, PDA, 디지털카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등과 같은 정보기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다.
최근에, 반도체 메모리 장치의 집적도를 향상시키기 위하여 메모리 셀들이 3차원으로 적층되는 불휘발성 메모리 장치가 활발히 연구되고 있다. 3차원으로 적층되는 불휘발성 메모리 장치에서는 상대적으로 큰 로딩(Loading)에 의해서 전류, 전압의 초기화 속도가 낮다. 따라서, 3차원으로 적층되는 불휘발성 메모리 장치에서는 고속의 응답을 기대하기 어려운 실정이다.
본 발명의 목적은 불휘발성 메모리 장치의 로딩에 관계없이 고속의 읽기 동작이 가능한 불휘발성 메모리 장치 및 그것의 제어 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 기판상에 수직 방향으로 형성되는 복수의 셀 스트링들을 포함하고, 상기 복수의 셀 스트링들 각각에 포함되는 메모리 셀들은 복수의 워드 라인들과 복수의 비트 라인들에 의해서 제어되는 셀 어레이, 상기 복수의 비트 라인들에 연결되는 페이지 버퍼, 상기 복수의 워드 라인들과 상기 복수의 비트 라인들에 전압을 제공하는 전압 발생기, 상기 페이지 버퍼로부터 전달되는 센싱 데이터를 일시 저장하고, 저장된 데이터를 외부로 출력하는 입출력 버퍼, 그리고 상기 페이지 버퍼로부터 상기 입출력 버퍼로 센싱 데이터가 덤프된 후에는 상기 셀 어레이에 제공된 바이어스 전압의 리커버리 이전에 상태 신호를 레디 상태로 설정하는 제어 로직을 포함한다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템은, 읽기 명령에 응답하여 선택된 메모리 셀들을 센싱하여 래치하고, 래치된 읽기 데이터를 출력하되, 상기 선택된 메모리 셀들에 대한 리커버리 동작이 완료되기 이전에 레디/비지 신호를 레디 상태로 활성화하는 불휘발성 메모리 장치, 그리고 상기 레디/비지 신호를 참조하여 상기 읽기 데이터를 출력하도록 상기 불휘발성 메모리 장치를 제어하되, 상기 레디/비지 신호가 활성화된 시점으로부터 기준 시간이 경과한 이후에 후속 명령어를 제공하도록 설정되는 메모리 컨트롤러를 포함한다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 제어 방법은, 상기 불휘발성 메모리 장치에 제 1 명령어를 제공하는 단계, 상기 불휘발성 메모리 장치의 레디/비지 신호가 비지 상태로부터 레디 상태로의 천이 시점을 검출하는 단계, 그리고 상기 불휘발성 메모리 장치에 제 2 명령어를 제공하는 단계를 포함하되, 상기 제 2 명령어는 상기 천이 시점으로부터 기준 시간의 경과 이전에는 입력 금지된다.
본 발명에 따르면, 내부의 리커버리 동작의 완료 여부에 관계없이 데이터의 출력이 가능한 고속의 읽기 동작이 가능한 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템을 구현할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 블록(BLKi)을 보여주는 사시도이다.
도 2는 도 1의 메모리 블록의 구조를 보여주는 등가 회로도이다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 보여주는 타이밍도이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 6은 도 5의 불휘발성 메모리 장치의 동작을 보여주는 타이밍도이다.
도 7은 도 5의 상태 발생기의 동작을 보여주는 블록도이다.
도 8은 도 5의 불휘발성 메모리 장치의 동작을 보여주는 순서도이다.
도 9는 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 10은 본 발명의 실시 예에 따른 메모리 컨트롤러의 판단 기준을 보여주는 표이다.
도 11은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 12는 도 5의 불휘발성 메모리 장치의 다른 예를 보여주는 순서도이다.
도 13은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 14는 도 13의 메모리 시스템의 일반 읽기 동작을 보여주는 타이밍도이다.
도 15는 도 13의 메모리 시스템의 고속 읽기 동작을 보여주는 타이밍도이다.
도 16은 본 발명의 또 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 17은 도 16의 메모리 시스템의 동작을 보여주는 순서도이다.
도 18은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 메모리 카드 시스템을 보여준다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조번호들을 이용하여 인용될 것이다. 아래에서 설명될 본 발명에 따른 플래시 메모리 장치의 회로 구성과, 그것에 의해 수행되는 읽기 동작은 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다.
더불어, 본 발명의 특징 및 기능을 설명하기 위한 불휘발성 저장 매체로서 플래시 메모리 장치를 한 예로서 사용할 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 저장 매체로서 또 다른 불휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 메모리 시스템에도 적용될 수 있다.
본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 이하, 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 블록(BLKi)을 보여주는 사시도이다. 도 1을 참조하면, 메모리 블록(BLKi)은 복수의 방향들(x, y, z)을 따라 신장된 구조물들을 포함한다.
기판(11) 상에, x 방향을 따라 복수의 도핑 영역들(12a, 12b, 12c, 12d)이 형성된다. 제 1 및 제 2 도핑 영역들(12a, 12b) 사이의 기판(11)의 영역 상부에는, y 방향을 따라 신장되는 복수의 절연 물질들(18)이 z 방향을 따라 순차적으로 제공된다. 예를 들면, 복수의 절연 물질들(18)은 z 방향을 따라 특정 거리만큼 이격되어 형성될 것이다.
제 1 및 제 2 도핑 영역들(12a, 12b) 사이의 기판(11) 상부에, y 방향을 따라 순차적으로 배치되며, z 방향을 따라 절연 물질들(18)을 관통하는 필라(13)가 형성된다. 필라(13)는 절연 물질들(18)을 관통하여 기판(11)과 연결될 것이다. 여기서, 필라(13)는 제 2 및 제 3 도핑 영역들(12b, 12c) 사이의 기판 상부와, 제 3 및 제 4 도핑 영역들(12c, 12d) 사이의 기판 상부에도 형성된다.
필라(13)의 표면층(13a)은 기판(11)과 동일한 타입을 갖는 실리콘 물질을 포함할 수 있다. 필라(13)의 내부층(13b)은 절연 물질로 구성된다. 예를 들면, 필라(13)의 내부층(13b)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 것이다.
제 1 및 제 2 도핑 영역들(12a, 12b) 사이의 영역에서, 절연 물질들(18), 필라(13), 그리고 기판(11)의 노출된 표면을 따라 절연막(15)이 제공된다. 예시적으로, z 방향을 따라 제공되는 마지막 절연 물질(128)의 z 방향 쪽의 노출면에 제공되는 절연막(15)은 제거될 수 있다.
제 1 및 제 2 도핑 영역들(12a, 12b) 사이의 영역에서, 절연막(15)의 노출된 표면상에 제 1 도전 물질들(14a~14i)이 제공된다. 예를 들면, 기판(11)에 인접한 절연 물질(128) 및 기판(11) 사이에 y 방향을 따라 신장되는 제 1 도전 물질(124a)이 제공된다. 더 상세하게는, 기판(11)에 인접한 절연 물질(128)의 하부면의 절연막(15) 및 기판(11) 사이에, x 방향으로 신장되는 제 1 도전 물질(124a)이 제공된다.
제 2 및 제 3 도핑 영역들(12b, 12c) 사이의 영역에서, 제 1 및 제 2 도핑 영역들(12a, 12b) 상의 구조물과 동일한 구조물이 제공될 것이다. 제 3 및 제 4 도핑 영역들(12c, 12d) 사이의 영역에서, 제 1 및 제 2 도핑 영역들(12a, 12b) 상의 구조물과 동일한 구조물이 형성될 것이다.
필라들(13) 상에 드레인들(16)이 각각 제공된다. 드레인들(16)은 n 타입으로 도핑된 실리콘 물질들일 수 있다. 드레인들(16) 상에, x 방향으로 신장된 제 2 도전 물질들(17a~17c)이 제공된다. 제 2 도전 물질들(17a~17c)은 y 방향을 따라 순차적으로 배치된다. 제 2 도전 물질들(17a~17c) 각각은 대응하는 영역의 드레인들(16)과 연결된다. 예시적으로, 드레인들(16) 및 x 방향으로 신장된 제 2 도전 물질(17c)은 각각 콘택 플러그들(Contact plug)을 통해 연결될 수 있다.
여기서, 제 1 도전 물질들(14a~14i)은 각각 워드 라인 또는 선택 라인(SSL, GSL)을 형성한다. 제 1 도전 물질들(14a~14i) 중에서 워드 라인으로 형성되는 일부(14b~14h)는 동일한 층에 속한 것들은 상호 연결된다. 메모리 블록(BLKi)은 제 1 도전 물질들(14a~14i) 전체가 선택될 경우에 선택될 수 있다. 또한, 본 발명에서는 제 1 도전 물질들(14a~14i)의 층수는 예시적인 것에 불과하다. 제 1 도전 물질들(14a~14i)의 층수는 공정 기술이나 제어 기술에 따라 다양하게 변경될 수 있음은 잘 이해될 것이다.
도 2는 도 1의 메모리 블록을 선택하기 위한 구조를 보여주는 회로도이다. 도 2를 참조하면, 하나의 메모리 블록(BLKi)에는 복수의 셀 스트링들이 포함된다. 그리고 메모리 블록은 복수의 셀 스트링들을 선택하기 위한 복수의 스트링 선택 라인들(SSL<0>~SSL<2>)에 연결된다.
복수의 메모리 블록들 중에서 어느 하나의 메모리 블록을 선택하기 위해서는 선택되는 메모리 블록에 제공되는 블록 선택 신호(BLKWL)가 활성화된다. 블록 선택 신호(BLKWL)에 의해서 디코더(122)에 포함되는 패스 트랜지스터(20, 30)가 턴온(Turn-on) 또는 턴오프(Turn-off) 된다. 선택 신호들(SS<0>~SS<2>)은 패스 트랜지스터(20)에 의해서 복수의 스트링 선택 라인들(SSL<0>~SSL<2>)에 전달된다. 구동 신호들(S<0>~S<7>, GS)은 패스 트랜지스터(30)에 의해서 복수의 워드 라인들(WL<0>~WL<7>) 및 접지 선택 라인(GSL)에 전달된다.
선택 신호(SS<0>)가 활성화되면, 스트링 선택 라인(SSL<0>)에 연결된 셀 스트링들과 비트 라인들(BL<0>~BL<2>)이 전기적으로 연결된다. 그러면, 메모리 유닛(40)에 포함되는 메모리 셀들은 구동 신호들(S<0>~S<7>)의 인가를 통해서 액세스될 수 있다. 선택 신호(SS<1>)가 활성화되면, 스트링 선택 라인(SSL<1>)에 연결된 셀 스트링들과 비트 라인들(BL<0>~BL<2>)이 전기적으로 연결된다. 이때에는, 메모리 유닛(50)에 포함되는 메모리 셀들의 프로그램이 가능하다. 선택 신호(SS<2>)가 활성화되면, 스트링 선택 라인(SSL<2>)에 연결된 셀 스트링들과 비트 라인들(BL<0>~BL<2>)이 전기적으로 연결된다. 그러면, 메모리 유닛(60)에 포함되는 메모리 셀들의 프로그램이 가능하다.
하나의 메모리 블록을 선택하고, 선택된 메모리 블록에서 특정 워드 라인을 선택하기 위해서는 패스 트랜지스터(20, 30)를 통한 선택 신호들(SS<j>) 및 구동 신호(S<k>), 블록 선택 신호(BLKWL)들이 제공되어야 한다. 상술한 도면에서, 비록 워드 라인의 선택을 위한 제어 신호만이 도시되었으나, 메모리 블록(BLKi)에 액세스하기 위해서는 벌크(Bulk), 비트 라인(Bit line), 공통 소스 라인(CSL) 등의 전압 제공이 필요하다. 불휘발성 메모리 구조에서 전압의 인가 이후에는 후속 동작을 위해서 반드시 리커버리(Recovery) 동작이 필요하다. 하지만, 도시된 바와 같은 3차원으로 적층된 불휘발성 메모리 구조에서는 상대적으로 증가하는 저항과, 용량 성분에 의해서 리커버리 시간이 길어질 수밖에 없다. 리커버리 동작의 완료 후에 메모리 블록을 액세스하는 경우, 후속되는 메모리 액세스 동작은 지연될 수밖에 없다.
본 발명의 실시 예에서는 이러한 리커버리 시간의 문제를 해결하기 위한 기술이 제공될 것이다. 이러한 기술은 후술하는 도면들을 통해서 상세히 설명될 것이다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 3을 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120)를 포함할 수 있다.
메모리 컨트롤러(110)는 호스트(Host)의 요청에 응답하여 불휘발성 메모리 장치(120)를 제어하도록 구성될 것이다. 메모리 컨트롤러(110)는 호스트(Host)와 불휘발성 메모리 장치(120)를 인터페이싱한다. 메모리 컨트롤러(110)는 호스트(Host)의 쓰기 요청에 응답하여 데이터(Data)를 기입하기 위하여 불휘발성 메모리 장치(120)를 제어한다. 또한, 메모리 컨트롤러(110)는 호스트(Host)로부터의 읽기 요청에 응답하여 불휘발성 메모리 장치(120)의 독출 동작을 제어한다.
메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)로부터 제공되는 레디/비지 신호(RnB) 또는 상태 데이터(Status)를 참조하여 불휘발성 메모리 장치(120)에 액세스한다. 예를 들면, 레디/비지 신호(RnB)가 하이 레벨 'H'일 때, 메모리 컨트롤러는 불휘발성 메모리 장치(120)에 읽기 명령어를 제공한다. 읽기 명령어가 제공되면, 불휘발성 메모리 장치(120)의 레디/비지 신호(RnB)는 로우 레벨 'L'로 천이하고, 읽기 동작이 수행된다. 읽기 동작이 완료되면, 불휘발성 메모리 장치(120)는 레디/비지 신호(RnB)를 하이 레벨 'H'로 설정한다. 그러면, 메모리 컨트롤러(110)는 레디/비지 신호(RnB)의 천이에 응답하여 읽기 인에이블 신호(/RE)를 불휘발성 메모리 장치(120)에 제공하여 읽혀진 데이터를 출력 시킨다.
읽기 명령어에 응답하여 불휘발성 메모리 장치(120)는 선택된 영역의 메모리 셀을 센싱하기 위한 바이어스를 생성한다. 불휘발성 메모리 장치(120)는 생성된 바이어스에 따라 선택된 메모리 셀들을 센싱한다. 센싱된 데이터는 불휘발성 메모리 장치(120)의 페이지 버퍼(미도시됨)로부터 출력 버퍼(미도시됨)로 덤프(Dump)된다. 불휘발성 메모리 장치(120)는 읽혀진 데이터가 출력 버퍼에 덤프되면, 리커버리 동작이 진행 또는 완료되기 전이라 할지라도 레디/비지 신호(RnB)를 하이 레벨 'H'로 천이시킨다. 동시에, 불휘발성 메모리 장치(120)는 액세스를 위해서 선택된 메모리 셀들에 제공된 전류 또는 전압 바이어스를 방전하는 리커버리 동작을 수행한다.
본 발명의 메모리 컨트롤러(110)는 읽기 명령어를 제공한 후 레디/비지 신호(RnB)가 로우 레벨(L)로부터 하이 레벨(H)로 천이되더라도, 후속하는 명령어를 일정 시간 동안 인가하지 않는다. 즉, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 리커버리 동작이 완료되기 이전까지는 비록 레디/비지 신호(RnB)가 하이 레벨이라 하더라도 일정 시간이 경과한 후에 후속 명령어를 인가하도록 설정된다.
이상에서 본 발명의 메모리 시스템(100)에 따르면, 불휘발성 메모리 장치(100)는 내부 리커버리 동작이 완료되기 이전에 레디/비지 신호(RnB)를 하이 레벨 'H' 또는 상태(Status) 데이터를 'Ready'로 출력한다. 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 레디/비지 신호(RnB)가 하이 레벨 'H'이거나 상태(Status) 데이터가 'Ready'라 할지라도, 일정 시간 동안 후속 명령어의 입력을 금지한다.
도 4는 도 3의 메모리 시스템의 동작을 간략히 보여주는 타이밍도이다. 도 4를 참조하면, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 코어 리커버리가 완료되기 이전에 읽혀진 데이터를 독출할 수 있다.
메모리 컨트롤러(110)는 레디/비지 신호(RnB)의 하이 구간에서 읽기 명령어를 불휘발성 메모리 장치(120)에 입력한다. 읽기 명령어는, 예를 들면, 명령어 시퀀스(00h-ADD-30h)로 제공될 수 있다. 읽기 명령어의 입력이 완료되면, 불휘발성 메모리 장치(120)는 레디/비지 신호(RnB)를 로우 레벨 'L'로 천이시킨다. 이때, 불휘발성 메모리 장치(120)는 입출력단(I/Oi)을 통해서 상태 읽기 명령(예를 들면, '70h')을 제공받을 경우, 비지 상태(Busy)를 출력할 것이다.
불휘발성 메모리 장치(120)는 읽기 명령어에 응답하여, 선택된 메모리 영역에 제공할 워드 라인 전압을 생성하고, 생성된 워드 라인 전압을 선택된 메모리 영역에 제공할 것이다. 이러한 동작이 구간(T0~T1)에 대응하는 워드 라인 셋업(WL Setup) 구간이다. 이어서, 불휘발성 메모리 장치(120)는 선택된 메모리 영역의 셀들을 센싱하여 래치한다. 이러한 동작은 구간(T1~T2)에 대응하는 센싱 구간이다. 그리고 센싱된 데이터는 출력 버퍼(Output Buffer)에 덤프된다. 이러한 동작은 구간(T2~T3)에 도시된 덤프 구간이다.
센싱 데이터의 출력 버퍼로의 덤핑이 완료되는 시점(T3)에서, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들의 벌크, 워드 라인, 비트 라인, 선택 라인들, 공통 소스 라인 등을 방전하는 코어 리커버리(Core recovery)를 수행한다. 또한, 센싱 데이터의 덤핑이 완료되는 시점(T3)에서, 불휘발성 메모리 장치(120)는 레디/비지 신호(RnB)를 하이 레벨 'H'로 천이시킨다. 레디/비지 신호(RnB)가 하이 레벨 'H'로 천이되는 시점부터는 불휘발성 메모리 장치(120)의 외부로의 데이터 출력이 가능하다. 만일, 레디/비지 신호(RnB)를 참조하여, 메모리 컨트롤러(110)에서 읽기 인에이블 신호(/RE)를 활성화하면, 덤프된 데이터가 불휘발성 메모리 장치(120)로부터 출력될 것이다.
여기서, 불휘발성 메모리 장치(120)의 코어 리커버리 동작이 진행중이지만, 센싱된 데이터의 출력이 가능한 시간에 대한 정의가 필요하다. 실질적으로 레디/비지 신호(RnB)가 하이 레벨(H)이지만, 불휘발성 메모리 장치(120)의 코어 리커버리 동작이 진행중인 시간 구간(T3~T4)은 외부로부터 명령어가 제공되면 안된다. 이때에는 메모리 컨트롤러(110)로부터 불휘발성 메모리 장치(120)로 명령어가 입력되더라도, 코어 리커버리 동작의 미완료에 따라 오동작이 발생할 수 있기 때문이다. 따라서, 읽기 명령어에 응답하여 레디/비지 신호(RnB)가 로우 레벨(L)에서 하이 레벨(H)로 천이한 후, 코어 리커버리 동작이 완료되는 시점까지의 시간(tRC)에는 데이터 출력이 완료되더라도 명령어 입력은 금지된다. 이러한 시간(tRC)을 이하에서는 명령어 대기 시간(tRC)이라 칭하기로 한다. 불휘발성 메모리 장치(120)의 액세스 동작에서 명령어 대기 시간(tRC)이 경과한 이후에 메모리 컨트롤러(110)는 읽기/프로그램/소거 등의 후속 명령어를 제공할 수 있다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다. 도 5를 참조하면, 불휘발성 메모리 장치(120)는 셀 어레이(121), 행 디코더(122), 페이지 버퍼(123), 열 게이팅 회로(124), 입출력 버퍼(125), 제어 로직(126), 그리고 전압 발생기(127)를 포함한다.
셀 어레이(121)는 워드 라인들(WLs) 또는 선택 라인들(SSL, GSL)을 통해 행 디코더(122)에 연결된다. 셀 어레이(121)는 비트 라인(BL)을 통해서 페이지 버퍼(123)에 연결된다. 셀 어레이(121)는 복수의 낸드형 셀 스트링들(NAND Cell Strings)을 포함한다. 각각의 셀 스트링들은 수직 또는 수평 방향으로 채널을 형성할 수 있다. 셀 어레이(121)에는 복수의 워드 라인들이 수직 방향으로 적층될 수 있다.
읽기 동작시, 셀 어레이(121)는 행 디코더(122)로부터 전달되는 워드 라인 전압(VWL), 선택 라인 전압(VSL)을 제공받는다. 그리고 셀 어레이(121)의 비트 라인은 페이지 버퍼(123)로부터 프리차지 전압(VPRCH)을 제공받을 수 있다. 또한, 읽기 동작 동안, 셀 어레이(121)의 웰(Well)이나 공통 소스 라인의 전압은 전압 발생기(127)로부터 제공받을 수 있다. 이밖에 읽기 동작 동안, 다양한 코어 전압들이 읽기 동작의 수행을 위해서 선택된 메모리 셀들과 주변 회로들에 인가될 것이다.
행 디코더(122)는 어드레스(ADD)에 응답하여 셀 어레이(121)의 메모리 블록들 중 어느 하나를 선택할 수 있다. 행 디코더(122)는 선택된 메모리 블록의 워드 라인들 중 어느 하나를 선택할 수 있다. 행 디코더(122)는 선택된 메모리 블록의 워드 라인에 전압 발생기(127)로부터 제공되는 워드 라인 전압(VWL) 및 선택 라인 전압(VSL)을 전달한다. 읽기 동작시 행 디코더(122)는 선택 워드 라인(Selected WL)에 선택 읽기 전압(Vrd)을, 비선택 워드 라인(Unselected WL)에는 비선택 읽기 전압(Vread)을 전달한다.
페이지 버퍼(123)는 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작한다. 읽기 동작시, 페이지 버퍼(123)는 제어 로직(127)의 제어에 따라 선택된 메모리 셀에 저장된 데이터를 비트 라인(BL)을 통해서 감지한다. 페이지 버퍼(123)는 제어 로직(126)의 제어에 따라 선택된 메모리 셀들의 비트 라인(BL)을 프리차지한다. 그리고 제어 로직(126)으로부터 제공되는 센싱 인에이블 신호(S_EN)에 응답하여 선택된 메모리 셀들의 비트 라인(BL) 또는 센싱 노드를 센싱한다. 그리고 센싱된 데이터는 페이지 버퍼(123) 내부에 구비되는 래치에 저장하게 될 것이다. 또한, 페이지 버퍼(123)는 제어 로직(126)의 덤프 신호(Dump)에 응답하여 래치에 저장된 데이터를 열 게이팅 회로(124)를 경유하여 입출력 버퍼(125)에 덤핑한다.
열 게이팅 회로(124)는 제어 로직(126)으로부터의 제어에 따라 페이지 버퍼(124)의 래치(예를 들면, 캐시 래치)에 저장된 읽기 데이터를 순차적으로 선택하여 입출력 버퍼(125)에 전달한다.
입출력 버퍼(125)는 불휘발성 메모리 장치(120)의 외부로부터 제공되는 데이터를 일시 저장한다. 입출력 버퍼(125)는 불휘발성 메모리 장치(120)의 읽기 데이터나 내부 상태 데이터를 일시 저장하고, 지정된 시점에 입출력 라인(I/O Line)을 통해서 외부에 출력할 것이다. 예를 들면, 입출력 버퍼(125)는 외부에서 입출력 라인(I/O Line)을 통해서 제공되는 명령어, 어드레스, 데이터를 일시 저장한다. 그리고 명령어(rCMD)는 제어 로직(126)으로, 어드레스(ADD)는 행 디코더(122) 또는 제어 로직(126)으로, 데이터는 페이지 버퍼(123)로 전달될 것이다.
제어 로직(126)으로부터 제공되는 상태 데이터(Status)는 입출력 버퍼(125)에 일시 저장되고, 이후에 입출력 라인(I/O Line)을 경유하여 외부로 출력될 수 있다. 입출력 버퍼(125)는 제어 로직(126)으로부터 제공되는 출력 인에이블 신호(Out_EN)에 응답하여 페이지 버퍼(123)로부터 덤프된 읽기 데이터를 외부로 출력할 수 있다.
제어 로직(126)은 외부로부터 제공되는 명령어(rCMD)나 제어 신호에 응답하여 페이지 버퍼(123), 열 게이팅 회로(124), 입출력 버퍼(125), 그리고 전압 발생기(127)를 제어할 수 있다. 제어 로직(126)은 읽기 명령어에 응답하여 선택된 메모리 셀들에 대한 워드 라인 셋업, 데이터 센싱, 덤핑 동작, 코어 리커버리 동작 등을 포함하는 제반 제어 동작을 수행한다. 제어 로직(126)은 읽기 동작 중, 덤핑 동작이 완료되는 즉시 레디/비지 신호(RnB)를 로우 레벨(L)에서 하이 레벨(H)로 천이시킬 수 있다. 이때, 외부로부터 상태 명령어가 제공되더라도, 제어 로직(126)은 레디 상태(Ready)를 출력하도록 입출력 버퍼(125)를 제어할 수 있다.
코어 리커버리 동작이 수행되는 동안에 레디/비지 신호(RnB)를 하이 레벨(H)로 출력하기 위해 제어 로직(126)에는 상태 발생기(126a)가 포함될 수 있다. 상태 발생기(126a)는 읽기 명령어(rCMD)가 제공된 이후에, 선택된 메모리 셀들에 대한 센싱 여부, 그리고 센싱된 데이터의 덤핑 완료 여부를 참조하여 레디/비지 신호(RnB) 및 상태 데이터를 생성할 수 있다. 상태 발생기(126a)는 특히, 불휘발성 메모리 장치(120)의 코어 리커버리 동작의 완료 여부에 관계없이 레디/비지 신호(RnB) 및 상태 데이터를 생성할 수 있다. 즉, 코어 리커버리 동작이 진행 중이라 하더라도, 상태 발생기(126a)는 센싱된 데이터의 덤핑이 완료되면, 레디/비지 신호(RnB)를 하이 레벨(H)로, 상태 데이터를 레디 상태(Ready) 상태로 설정할 수 있다.
전압 발생기(127)는 제어 로직(126)의 제어에 따라 각각의 워드 라인들로 공급될 다양한 종류의 워드 라인 전압들과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 발생한다. 각각의 워드 라인들로 공급될 워드 라인 전압들로는 프로그램 전압(Vpgm), 패스 전압(Vpass), 선택 및 비선택 읽기 전압들(Vrd, Vread) 등이 있다. 전압 발생기(127)는 읽기 동작 및 프로그램 동작시에 선택 라인들(SSL, GSL)에 제공되는 선택 라인 전압(VSSL, VGSL)을 생성할 수 있다.
본 발명의 불휘발성 메모리 장치(120)는 읽기 명령어에 응답하여 외부로 데이터를 출력할 수 있다. 특히, 읽기 동작에 뒤따르는 코어 리커버리 동작이 완료되기 이전에 데이터를 출력할 수 있다. 따라서, 외부에 대해서는 코어 리커버리 동작이 진행되는 시간 동안 후속되는 명령어 입력이 금지된다. 이러한 명령어 입력이 금지되는 시간을 명령어 대기 시간(tRC)에 해당한다.
도 6은 도 5의 불휘발성 메모리 장치의 읽기 동작을 간략히 보여주는 타이밍도이다. 도 6을 참조하면, 불휘발성 메모리 장치(120)는 읽기 명령어(00h-ADD-30h)에 응답하여 워드 라인 셋업(WLS), 센싱(Sensing), 덤프(Dump) 그리고 코어 리커버리 동작을 순차적으로 수행한다.
레디/비지 신호(RnB)가 하이 레벨(H)인 구간에서 읽기 명령어를 수신하면, 불휘발성 메모리 장치(120)는 레디/비지 신호(RnB)를 로우 레벨(L)로 천이시키면서 선택된 메모리 셀들을 센싱하기 위한 제반 절차를 시작한다.
먼저, 시점 (t0)에서 불휘발성 메모리 장치(120)는 워드 라인 셋업(Word Line Setup: WLS) 동작을 수행한다. 불휘발성 메모리 장치(120)의 선택된 메모리 블록의 스트링 선택 라인(SSL)으로는 하이 레벨(H)의 스트링 선택 신호가 제공된다. 그리고 비선택 워드 라인으로는 비선택 읽기 전압(Vread)이 제공될 것이다.
시점 (t1)에서, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들에 대한 센싱을 수행한다. 메모리 셀들을 센싱하기 위해서 선택 워드 라인으로는 선택 읽기 전압(Vrd)이 제공될 것이다. 도시되지는 않았지만, 센싱 동작을 위해서 메모리 셀들의 비트 라인(Bit Line)은 특정 레벨로 프리차지될 것이다. 이러한 상태에서, 제어 로직(126)으로부터 센싱 인에이블 신호(S_EN)가 제공되면, 페이지 버퍼(123)는 비트 라인 또는 비트 라인의 프리차지 전압을 인가받은 센싱 노드를 감지한다. 즉 페이지 버퍼(123)는 센싱 노드의 레벨에 따라 센싱 데이터를 구비되는 래치에 저장할 것이다.
시점 (t2)에서, 제어 로직(126)은 페이지 버퍼(123)에 덤프 신호(Dump)를 인가한다. 덤프 신호(Dump)에 응답하여 페이지 버퍼(123)는 센싱된 데이터를 내부의 래치로부터 입출력 버퍼(125)로 출력하게 될 것이다. 페이지 버퍼(123)로부터 출력되는 센싱 데이터는 입출력 버퍼(125)에 구비되는 래치단에 저장될 것이다. 이러한 덤프 동작은 시점 (t3)까지 수행될 것이다.
시점 (t3)에서, 제어 로직(126)은 읽기 동작을 위해서 제공된 제반 전압(또는, 전류)들을 방전하도록 셀 어레이(121), 행 디코더(122), 페이지 버퍼(123), 전압 발생기(127) 등을 제어할 수 있다. 즉, 셀 어레이(121)의 바이어스 상태를 읽기 동작 이전의 상태로 회복시키기 위한 코어 리커버리 동작이 시점 (t3)에서 수행된다. 제어 로직(126)은 데이터 덤핑 동작이 완료되는 시점(t3)에서 레디 비지 신호(RnB)를 하이 레벨(H)로 천이시킨다. 그리고 이 구간에서 상태 읽기 명령어(Status read command)가 제공되면, 제어 로직(126)은 레디 상태(Ready)를 출력할 것이다. 레디 비지 신호(RnB)가 하이 레벨(H)로 천이되는 시점에, 입출력 버퍼(125)에 저장된 읽기 데이터의 출력 인에이블 신호(Out_EN)가 활성화된다.
레디 비지 신호(RnB) 신호가 하이 레벨인 명령어 대기 시간(tRC) 동안, 불휘발성 메모리 장치(120)의 코어 리커버리 동작이 발생한다. 예를 들면, 코어 리커버리 동작에 의해서 스트링 선택 라인(SSL)은 전원 전압(Vcc)으로부터 접지 전압(0V) 레벨로 방전될 것이다. 그리고 비선택 워드 라인이나 선택 워드 라인에 제공된 워드 라인 전압도 접지 레벨(0V)로 방전될 것이다. 레디 비지 신호(RnB)가 하이 레벨(H)로 천이한 이후에 명령어 입력이 금지되는 명령어 대기 시간(tRC)은 코어 리커버리 동작의 시작과 완료 시점을 고려하여 결정될 것이다.
여기서, 코어 리커버리 동작이 발생하는 구간(t3~t4)에서의 워드 라인들(WLs) 및 선택 라인(SSL), 그리고 비트 라인(BL) 전압은 도시된 파형에만 국한되지 않는다. 도 6의 전압 파형은 예시적인 실시 예에 불과하며, 코어 리커버리 동작을 위한 다양한 워드 라인, 선택 라인, 비트 라인들의 파형의 변형이 가능할 것이다.
도 7은 도 5의 상태 발생기를 간략히 보여주는 블록도이다. 도 7을 참조하면, 상태 발생기(126a)는 읽기 명령어(rCMD), 덤프 신호(Dump), 그리고 센싱 인에이블 신호(S_EN)에 응답하여 레디 비지 신호(RnB) 또는 상태 데이터(Status)를 생성한다.
상태 발생기(126a)는 읽기 명령어(rCMD)의 입력에 뒤따라 본 발명의 레디 비지 신호(RnB)의 레벨을 출력한다. 읽기 명령어(rCMD)가 입력된 이후에 상태 발생기(126a)는 레디 비지 신호(RnB)를 로우 레벨(L)로 천이할 것이다. 레디 비지 신호(RnB)가 로우 레벨(L)로 유지되는 동안에, 불휘발성 메모리 장치(120)의 내부에서는 워드 라인 셋업(WLS), 센싱, 그리고 덤프 동작이 수행된다. 워드 라인 셋업(WLS)이 완료되면, 센싱 인에이블 신호(S_EN)가 활성화될 것이다. 센싱 인에이블 신호(S_EN)의 활성화에 따른 센싱 동작이 완료되면, 덤프 신호(Dump)가 활성화될 것이다. 데이터의 덤프 동작이 완료되는 시점에, 상태 발생기(126a)는 레디/비지 신호(RnB)를 로우 레벨(L)로부터 하이 레벨(H)로 천이시킨다. 그리고 상태 데이터는 이 시점부터는 레디 상태(Ready)로 출력할 것이다.
도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작을 보여주는 순서도이다. 도 8을 참조하면, 불휘발성 메모리 장치(120, 도 5 참조)는 읽기 동작시 코어 리커버리 동작이 완료되기 이전에 데이터를 출력할 수 있다.
단계 S110에서, 불휘발성 메모리 장치(120)는 입출력 버퍼(125)를 경유하여 제공되는 읽기 명령어를 수신한다. 읽기 명령어(rCMD)는 도 4에서 메모리 컨트롤러(110)가 입출력 라인(I/O Line)을 통해서 입출력 버퍼(125)에 전달되는 읽기 명령어 시퀀스(00h-ADD-30h)로 제공될 수 있다. 입출력 버퍼(125)에 일시 래치된 읽기 명령어(rCMD)는 제어 로직(126)으로 전달될 것이다. 입출력 버퍼(125)에 일시 래치된 어드레스(ADD)는 제어 로직(126) 또는 행 디코더(122) 등으로 제공될 것이다.
단계 S120에서, 불휘발성 메모리 장치(120)는 읽기 명령어(rCMD)에 응답하여 레디/비지 신호(RnB)를 하이 레벨에서 로우 레벨(L)로 설정한다. 제어 로직(126)의 상태 발생기(126a)는 읽기 명령어(rCMD)에 응답하여 레디/비지 신호를 설정하는 레지스터의 논리 값을 '0'으로 설정할 수 있다. 또한, 상태 발생기(126a)는 상태 읽기 명령에 응답하여 입출력 라인(I/O Line)으로 출력할 상태 레지스터(Status Register)의 값을 'Ready' 상태에서 'Busy' 상태로 변경한다.
단계 S130에서, 불휘발성 메모리 장치(120)는 읽기 동작을 위한 읽기 바이어스 셋업을 진행한다. 예를 들면, 제어 로직(156)은 행 디코더(122), 페이지 버퍼(123), 그리고 전압 발생기(127) 등을 제어하여 읽기 동작을 위한 워드 라인 전압, 선택 라인 전압, 벌크 전압, 비트 라인 전압 등을 생성한다. 이러한 제반 생성된 전압들을 읽기 바이어스 전압이라 칭하기로 한다. 읽기 바이어스 전압이 생성되면, 제어 로직(120)은 생성된 전압들을 비트 라인, 선택 라인, 워드 라인에 제공하게 될 것이다.
단계 S140에서, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들의 비트 라인의 레벨 변화를 감지할 것이다. 예를 들면, 페이지 버퍼(123)는 선택된 메모리 셀들의 비트 라인을 프리차지하고, 프리차지된 비트 라인의 레벨을 센싱 노드(SO)에 전달할 것이다. 그리고 페이지 버퍼(123)는 센싱 노드(SO)의 논리 레벨을 판단하여 센싱 동작을 위해서 구비되는 센싱 래치에 저장할 것이다. 페이지 버퍼(123)의 센싱 래치에 저장된 센싱 데이터는 이후, 덤프 동작을 수행할 페이지 버퍼(123) 내에 구비되는 캐시 래치로 전달될 것이다.
단계 S150에서, 불휘발성 메모리 장치(120)는 페이지 버퍼(123)에 래치된 센싱 데이터를 입출력 버퍼(125)로 전달하기 위한 덤프 동작을 수행한다. 제어 로직(126)은 덤프 신호(Dump) 신호를 활성화하여, 페이지 버퍼(123)의 캐시 래치로부터 입출력 버퍼(125)의 출력용 래치에 데이터를 저장할 것이다. 덤프 동작을 위해서 제어 로직(126)은 열 게이팅 회로(124)를 제어하여 센싱 데이터를 입출력 단위로 페이지 버퍼(123)로부터 입출력 버퍼(125)에 전달할 것이다.
단계 S160에서, 덤프 동작이 완료되면, 불휘발성 메모리 장치(120)는 레디/비지 신호(RnB)를 로우 레벨(L)에서 하이 레벨(H)로 설정('L'→'H')한다. 제어 로직(126)의 상태 발생기(126a)는 덤프 동작이 완료되면, 코어 리커버리 동작의 완료 여부에 관계없이 레디/비지 신호(RnB)를 설정하는 레지스터의 논리 값을 '1'으로 설정할 수 있다. 또한, 상태 발생기(126a)는 상태 읽기 명령에 응답하여 입출력 라인(I/O Line)으로 출력할 상태 레지스터(Status Register)의 값을 'Busy' 상태에서 'Ready' 상태로 변경한다.
단계 S170a, 단계 S170b, 그리고 단계 S170c에서 불휘발성 메모리 장치(120)는 코어 리커버리 동작과 센싱 데이터의 출력을 동시에 수행할 수 있다. 덤프 동작이 완료되면, 레디/비지 신호(RnB)를 로우 레벨(L)에서 하이 레벨(H)로 설정함과 동시에 코어 리커버리 동작을 수행하는 단계 S170a가 실시될 수도 있다. 그리고 코어 리커버리 동작(S170a)과는 독립적으로 입출력 버퍼(125)에 덤프된 센싱 데이터의 출력도 진행될 수 있다. 단계 S170b에서, 제어 로직(126)은 메모리 컨트롤러(110)로부터 읽기 인에이블 신호(/RE)가 제공되는지 검출할 것이다. 만일, 읽기 인에이블 신호(/RE)의 입력이 특정 시간 동안 존재하지 않으면 절차는 종료된다. 하지만, 읽기 인에이블 신호(/RE)가 제공되면, 제어 로직(126)은 출력 인에이블 신호(Out_EN)를 활성화하여 입출력 버퍼(125)에 일시 저장된 센싱 데이터를 외부로 출력할 것이다.
이상에서는 본 발명의 불휘발성 메모리 장치(120)의 읽기 동작이 간략히 설명되었다. 본 발명의 불휘발성 메모리 장치(120)는 읽기 명령어가 제공되면 선택된 메모리 영역을 센싱한다. 그리고 불휘발성 메모리 장치(120)는 센싱 동작에 따르는 코어 리커버리 동작이 완료되기 이전에 레디/비지 신호(RnB)를 하이 레벨(H)로 설정하고, 센싱 데이터를 출력할 수 있다. 따라서, 코어 리커버리 동작이 수행되는 중에도 센싱 데이터는 출력될 수 있어, 읽기 동작의 고속화가 가능할 것으로 기대된다.
도 9는 도 5의 불휘발성 메모리 장치의 제어 방법을 간략히 보여주는 순서도이다. 도 9를 참조하면, 메모리 컨트롤러(110, 도 3 참조)는 읽기 동작 중에 불휘발성 메모리 장치(120)의 레디/비지 신호(RnB)가 로우 레벨(L)에서 하이 레벨(H)로 설정되더라도 명령어 대기 시간(tRC) 동안 후속 명령어를 인가하지 못한다. 좀더 자세히 설명하면 다음과 같다.
단계 S210에서, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 명령어(예를 들면, 읽기 명령)를 전달한다. 읽기 명령어(rCMD)는 도 4에서 입출력 라인(I/O Line)을 통해서 불휘발성 메모리 장치(120)에 읽기 명령어 시퀀스(00h-ADD-30h)로 제공될 수 있다. 하지만, 여기서 명령어(rCMD)는 읽기 명령어에만 국한되지는 않는다. 불휘발성 메모리 장치(120)의 메모리 셀들의 비트 라인이나 워드 라인 등에 특정 전압이 인가되는 어떠한 동작 명령어도 본 발명의 읽기 명령어와 같은 방식으로 제공될 수 있을 것이다.
단계 S220에서, 명령어의 전달에 따라 불휘발성 메모리 장치(120)의 내부 동작을 체크하기 위해서 메모리 컨트롤러(110)는 레디/비지 신호(RnB)를 검출한다. 또는, 불휘발성 메모리 장치(120)의 내부 동작을 체크하기 위해서 메모리 컨트롤러(110)는 상태 읽기 명령어(Status read CMD)를 제공할 수도 있다. 레디/비지 신호(RnB)가 비지 상태를 나타내는 로우 레벨 'L'이거나, 상태 데이터가 'Busy'로 출력되면, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 내부 동작 체크를 계속한다. 반면, 레디/비지 신호(RnB)가 '레디 상태'를 나타내는 하이 레벨 'H'로 천이하거나, 상태 데이터가 'Ready'로 출력되면, 절차는 단계 S230으로 이동한다.
단계 S230에서, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)로부터 센싱 데이터를 독출한다. 예를 들면, 메모리 컨트롤러(110)는 읽기 인에이블 신호(/RE)를 토글링하고, 토글링되는 읽기 인에이블 신호(/RE)에 동기되어 출력되는 센싱 데이터를 전달받을 수 있다.
단계 S240에서, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)로부터 출력되는 센싱 데이터의 사이즈를 기준 사이즈(N Byte)와 비교한다. 여기서, 기준 사이즈(N Byte)는 명령어 대기 시간(tRC) 동안 출력될 수 있는 데이터의 사이즈를 의미한다. 만일, 메모리 컨트롤러(110)가 읽기 요청한 데이터의 사이즈가 기준 사이즈(N Byte)와 같거나 크다면, 절차는 단계 S250으로 이동한다. 반면, 메모리 컨트롤러(110)가 읽기 요청한 데이터의 사이즈가 기준 사이즈(N Byte)보다 작다면, 절차는 단계 S260으로 이동한다.
단계 S250에서, 읽기 요청한 데이터의 사이즈가 기준 사이즈(N Byte) 이상이기 때문에, 메모리 컨트롤러(100)는 데이터의 출력이 완료될 때까지 대기(No 방향)한다. 즉, 읽기 요청한 데이터의 사이즈가 기준 사이즈(N Byte)보다 같거나 크기 때문에 명령어 대기 시간(tRC)이 경과하더라도 센싱 데이터의 출력이 지속될 수 있음을 의미한다. 따라서, 메모리 컨트롤러(110)는 데이터의 출력이 완료될 때까지 대기한다. 여기서, 메모리 컨트롤러(110)는 출력되는 데이터의 사이즈에 따라서 대기 시간을 예측할 수도 있을 것이다. 데이터의 출력 사이클이 완료되면, 절차는 단계 S270으로 이동한다.
단계 S260에서, 읽기 요청한 데이터의 사이즈가 기준 사이즈(N Byte)보다 작기 때문에, 명령어 대기 시간(tRC)이 경과하기 이전에 데이터의 출력이 완료된다. 따라서, 따라서, 메모리 컨트롤러(110)는 데이터의 출력이 완료되는 시점이 아니라, 명령어 대기 시간(tRC)이 경과하는지를 체크한다. 메모리 컨트롤러(110)는 명령어 대기 시간(tRC)이 경과하지 않으면 대기(No 방향)하고, 명령어 대기 시간(tRC)이 경과하면(Yes 방향), 절차는 단계 S270으로 이동한다.
단계 S270에서, 메모리 컨트롤러(110)는 후속 명령어를 불휘발성 메모리 장치(120)에 전달한다. 읽기 요청된 데이터가 모두 출력되거나, 코어 리커버리 동작이 실행되는 명령어 대기 시간(tRC)이 경과했기 때문에, 어떠한 명령어가 제공되더라도 신뢰성 저하는 발생하지 않을 것이다.
도 10은 도 9에서 메모리 컨트롤러가 읽기 요청한 데이터의 사이즈에 따른 대기 시간의 최소치들을 예시적으로 보여주는 표이다. 도 10을 참조하면, 읽기 요청한 데이터의 사이즈에 따라 그리고 메모리 컨트롤러(110)의 구동 클록의 주파수에 따라 대기 시간의 최소치는 달라질 수 있다. 여기서는 메모리 컨트롤러(110)의 구동 클록의 주파수에 관계없이 불휘발성 메모리 장치(120)가 동일한 속도로 데이터를 출력하는 경우를 가정하기로 한다.
예를 들면, 읽기 요청되는 데이터의 사이즈가 4K 바이트(Byte)인 경우, 데이터가 출력되는 데에는 약 10㎲의 시간이 소요된다. 반면, 8K 바이트의 데이터가 출력되는 데에는 약 20㎲의 시간이 소요된다. 그리고 16K 바이트의 데이터가 출력되는 데에는 약 40㎲의 시간이 소요된다. 여기서, 레디/비지 신호(RnB)가 로우 레벨(L)에서 하이 레벨(H)로 천이된 이후의 시점에서 코어 리커버리가 종료되는 명령어 대기 시간(tRC)은 고정된 값으로 제공될 수 있다. 그리고 명령어 대기 시간(tRC)은 데이터 출력에 소요되는 시간들보다 길 수도 있고 짧을 수도 있을 것이다.
도 11은 도 5의 불휘발성 메모리 장치의 제어 방법의 다른 실시 예를 보여주는 순서도이다. 도 11을 참조하면, 메모리 컨트롤러(110, 도 3 참조)는 읽기 동작 중에 불휘발성 메모리 장치(120)의 레디/비지 신호(RnB)가 로우 레벨(L)에서 하이 레벨(H)로 설정되더라도 명령어 대기 시간(tRC) 동안 후속 명령어를 인가하지 못한다. 좀더 자세히 설명하면 다음과 같다.
단계 S310에서, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 명령어(예를 들면, 읽기 명령)를 전달한다. 읽기 명령어는 도 4에서 입출력 라인(I/O Line)을 통해서 불휘발성 메모리 장치(120)에 읽기 명령어 시퀀스(00h-ADD-30h)로 제공될 수 있다. 하지만, 여기서 명령어는 읽기 명령어에만 국한되지는 않는다. 불휘발성 메모리 장치(120)의 메모리 셀들의 비트 라인이나 워드 라인 등에 특정 전압이 인가되는 제반 동작 명령어도 본 발명의 읽기 명령어와 같은 방식으로 제공될 수 있을 것이다.
단계 S320에서, 명령어의 전달에 따라 불휘발성 메모리 장치(120)의 내부 동작을 체크하기 위해서 메모리 컨트롤러(110)는 레디/비지 신호(RnB)를 검출한다. 또는, 불휘발성 메모리 장치(120)의 내부 동작을 체크하기 위해서 메모리 컨트롤러(110)는 상태 읽기 명령어(Status read CMD)를 제공할 수도 있다. 레디/비지 신호(RnB)가 비지 상태를 나타내는 로우 레벨 'L'이거나, 상태 데이터가 'Busy'로 출력되면, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 내부 동작 체크를 계속한다. 반면, 레디/비지 신호(RnB)가 '레디 상태'를 나타내는 하이 레벨 'H'로 천이하거나, 상태 데이터가 'Ready'로 출력되면, 절차는 단계 S330으로 이동한다.
단계 S330에서, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 대한 후속 동작을 결정한다. 예를 들면, 메모리 컨트롤러(110)는 센싱된 데이터를 출력하도록 불휘발성 메모리 장치(120)를 제어할 수 있다. 이 경우에 절차는 단계 S340으로 이동한다. 반면, 메모리 컨트롤러(110)가 읽기 명령어를 제공하긴 했지만, 센싱된 데이터의 출력보다 더 긴급한 명령어의 입력이 필요한 경우라면, 절차는 단계 S350으로 이동한다.
단계 S340에서, 메모리 컨트롤러(110)는 읽기 인에이블 신호(/RE)를 토글링하고, 토글링되는 읽기 인에이블 신호(/RE)에 동기되어 불휘발성 메모리 장치(120)로부터 출력되는 센싱 데이터를 독출한다.
단계 S350에서, 메모리 컨트롤러(110)는 후속 명령어 입력을 위한 명령어 대기 시간(tRC)의 경과를 기다린다. 만일, 명령어 대기 시간(tRC)이 경과하기 전이라면, 메모리 컨트롤러(110)는 카운트 되는 시간 경과가 명령어 대기 시간(tRC)에 도달할 때까지 대기한다. 그리고, 명령어 대기 시간(tRC)이 경과한 것으로 판정되면, 메모리 컨트롤러(110)는 후속 명령어를 불휘발성 메모리 장치(120)에 제공할 것이다.
이상에서는 읽기 명령어의 제공 이후에, 데이터의 출력 동작 또는 데이터의 출력 동작 없이 후속 명령어를 제공해야 하는 경우의 명령어 대기 시간(tRC)의 적용 방법이 간략히 설명되었다.
도 12는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작을 예시적으로 보여주는 순서도이다. 도 12를 참조하면, 불휘발성 메모리 장치(120, 도 5 참조)는 명령어 대기 시간(tRC) 이전에 제공되는 명령어는 무시할 수 있다.
단계 S410에서, 불휘발성 메모리 장치(120)는 입출력 버퍼(125)를 경유하여 제공되는 읽기 명령어를 수신한다.
단계 S420에서, 불휘발성 메모리 장치(120)는 읽기 명령어(rCMD)에 응답하여 레디/비지 신호(RnB)를 하이 레벨에서 로우 레벨(L)로 설정한다. 제어 로직(126)의 상태 발생기(126a)는 읽기 명령어(rCMD)에 응답하여 레디/비지 신호를 설정하는 레지스터의 논리 값을 '0'으로 설정할 수 있다. 또한, 상태 발생기(126a)는 상태 읽기 명령에 응답하여 입출력 라인(I/O Line)으로 출력할 상태 레지스터(Status Register)의 값을 'Ready' 상태에서 'Busy' 상태로 변경한다.
단계 S430에서, 불휘발성 메모리 장치(120)는 읽기 동작을 위한 읽기 바이어스를 생성하고, 생성된 읽기 바이어스를 참조하여 선택된 메모리 셀들을 센싱할 것이다. 불휘발성 메모리 장치(120)는 선택된 메모리 셀들의 비트 라인의 레벨 변화를 감지할 것이다. 그리고 불휘발성 메모리 장치(120)는 감지된 데이터를 페이지 버퍼(123)에 구비되는 센싱 래치에 저장할 것이다. 페이지 버퍼(123)의 센싱 래치에 저장된 센싱 데이터는 이후, 덤프 동작을 수행할 페이지 버퍼(123) 내에 구비되는 캐시 래치로 전달될 것이다. 캐시 래치에 저장된 센싱 데이터는 이후 입출력 버퍼(125)에 덤프될 것이다.
단계 S440에서, 덤프 동작이 완료되면, 불휘발성 메모리 장치(120)는 레디/비지 신호(RnB)를 로우 레벨(L)에서 하이 레벨(H)로 설정('L'→'H')한다. 제어 로직(126)의 상태 발생기(126a)는 덤프 동작이 완료되면, 코어 리커버리 동작의 완료 여부에 관계없이 레디/비지 신호(RnB)를 설정하는 레지스터의 논리 값을 '1'으로 설정할 수 있다. 또한, 상태 발생기(126a)는 상태 읽기 명령에 응답하여 입출력 라인(I/O Line)으로 출력할 상태 레지스터(Status Register)의 값을 'Busy' 상태에서 'Ready' 상태로 변경한다. 더불어, 덤프 동작이 완료되면 불휘발성 메모리 장치(120)는 코어 리커버리 동작을 수행할 것이다.
단계 S450에서, 불휘발성 메모리 장치(120)는 코어 리커버리 동작이 진행되는 중에도 메모리 컨트롤러(110)의 제어 동작을 검출한다. 예를 들면, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 덤프된 데이터의 출력을 위한 제어 신호(예를 들면, 읽기 인에이블 신호)가 활성화되는지, 또는 또 다른 명령어가 입력되는지를 검출할 수 있다. 만일, 메모리 컨트롤러(110)로부터의 읽기 인에이블 신호(/RE)가 활성화되면, 절차는 단계 S460으로 이동한다. 반면, 데이터의 출력없이 또 다른 명령어 입력의 경우에 절차는 단계 S470으로 이동한다.
단계 S460에서, 불휘발성 메모리 장치(120)는 센싱된 데이터를 메모리 컨트롤러(110)로 출력할 것이다.
단계 S470에서, 불휘발성 메모리 장치(120)는 레디 비지 신호(RnB)가 로우 레벨(L)에서 하이 레벨(H)로 천이한 시점으로부터의 경과 시간에 따라 동작 분기를 실시한다. 명령어 대기 시간(tRC)이 경과하기 전이라면, 절차는 입력된 명령어를 무시하는 단계 S480으로 이동한다. 단계 S480에 이어서, 절차는 명령어 대기 시간(tRC)이 지났는지를 지속적으로 검출하는 단계 S470으로 복귀할 것이다. 명령어 대기 시간(tRC)이 경과한 것으로 판정되면, 절차는 입력되는 명령어를 수행하기 위한 단계 S490으로 이동한다. 단계 S490에서, 불휘발성 메모리 장치(120)는 입력된 명령어에 대응하는 내부 동작을 수행하게 될 것이다.
도 13은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 13을 참조하면, 메모리 시스템(200)은 컨트롤러(210)와 불휘발성 메모리 장치를 포함한다.
메모리 컨트롤러(210)는 2가지 종류의 읽기 명령어(rCMD, rCMD')를 불휘발성 메모리 장치(220)에 제공한다. 제 1 읽기 명령어(rCMD)에 응답하여 불휘발성 메모리 장치(220)는 코어 리커버리 동작을 완료한 후에 레디/비지 신호(RnB)를 로우 레벨(L)에서 하이 레벨(H)로 천이하게 될 것이다. 따라서, 제 1 읽기 명령어(rCMD)에 따른 읽기 동작에서는 코어 리커버리 동작이 완료된 후에 센싱 데이터의 출력이 가능하다.
하지만, 제 2 읽기 명령어(rCMD')가 제공될 경우, 불휘발성 메모리 장치(220)는 센싱 데이터의 덤프 동작이 완료되면 코어 리커버리 동작의 완료 여부에 관계없이 레디/비지 신호(RnB)를 로우 레벨(L)에서 하이 레벨(H)로 천이하게 될 것이다. 따라서, 불휘발성 메모리 장치(220)는 코어 리커버리 동작의 진행 중에도 센싱 데이터를 출력할 수 있다.
이상의 실시 예에 따르면, 메모리 시스템은 읽기 명령어의 종류에 따라 코어 리커버리 동작과 데이터 출력을 동시에 실시하거나, 따로 실시할 수 있다. 제 2 읽기 명령어(rCMD')의 제공시, 메모리 컨트롤러(210)는 불휘발성 메모리 장치(220)의 레디/비지 신호(RnB)가 하이 레벨 'H'이거나 상태(Status) 데이터가 'Ready'라 할지라도, 일정 시간 동안 후속 명령어의 입력을 금지한다.
도 14는 제 1 읽기 명령어에 대한 불휘발성 메모리 장치의 응답을 보여주는 타이밍도이다. 도 14를 참조하면, 메모리 컨트롤러(210)는 코어 리커버리 동작이 완료된 후에 데이터 출력이 가능한 읽기 모드로 불휘발성 메모리 장치(220)를 제어한다.
메모리 컨트롤러(210)는 레디/비지 신호(RnB)의 하이 구간에서 읽기 명령어 시퀀스(00h-ADD-30h)를 불휘발성 메모리 장치(220)에 제공한다. 여기서, 읽기 명령어 시퀀스(00h-ADD-30h)는 제 1 읽기 명령어(rCMD)에 대응한다. 제 1 읽기 명령어(rCMD)에 응답하여 불휘발성 메모리 장치(220)는 시점 (T0)에서 레디/비지 신호(RnB)를 로우 레벨 'L'로 천이시킨다. 불휘발성 메모리 장치(220)는 이때, 입출력 단을 통해서 상태 읽기 명령(예를 들면, '70h')을 제공받을 경우, 비지 상태(Busy)를 출력할 것이다.
불휘발성 메모리 장치(120)는 제 1 읽기 명령어(rCMD)에 응답하여, 워드 라인 셋업 구간(T0~T1) 동안, 선택된 메모리 영역에 제공할 워드 라인 전압을 생성하고, 생성된 워드 라인 전압을 선택된 메모리 영역에 제공할 것이다. 이어서 불휘발성 메모리 장치(120)는 센싱 구간(T1~T2) 동안, 선택된 메모리 영역의 셀들을 센싱하고 센싱된 데이터를 래치한다. 그리고 덤프 구간(T2~T3) 동안에는 센싱된 데이터가 출력 버퍼(Output Buffer)에 덤프된다. 덤프 구간(T2~T3)에 이어서 코어 리커버리 구간(T3~T4) 동안, 불휘발성 메모리 장치(220)는 선택된 메모리 셀들의 벌크, 워드 라인, 비트 라인, 선택 라인들, 공통 소스 라인 등을 방전하는 코어 리커버리를 수행한다.
코어 리커버리 동작이 완료된 이후에야, 비로소 불휘발성 메모리 장치(220)는 레디/비지 신호(RnB)를 하이 레벨 'H'로 천이시킨다. 레디/비지 신호(RnB)가 하이 레벨 'H'로 천이되는 시점부터는 데이터의 출력이 가능하다. 만일, 레디/비지 신호(RnB)를 참조하여, 메모리 컨트롤러(210)에서 읽기 인에이블 신호(/RE)를 활성화하면, 덤프된 데이터가 불휘발성 메모리 장치(220)로부터 출력될 것이다.
이상에서는 제 1 읽기 명령어(rCMD)에 응답하여 코어 리커버리 동작이 완료된 이후에 데이터의 출력이 가능한 읽기 모드가 설명되었다.
도 15는 제 2 읽기 명령어에 대한 불휘발성 메모리 장치의 응답을 보여주는 타이밍도이다. 도 15를 참조하면, 메모리 컨트롤러(210)는 제 2 읽기 명령어(rCMD')를 통해서 코어 리커버리 동작이 완료되지 않은 시점에서도 불휘발성 메모리 장치(220)로부터 데이터를 출력받을 수 있다.
메모리 컨트롤러(210)는 레디/비지 신호(RnB)의 하이 구간에서 읽기 명령어 시퀀스(02h-ADD-30h)를 불휘발성 메모리 장치(120)에 제공한다. 여기서, 읽기 명령어 시퀀스(02h-ADD-30h)는 제 2 읽기 명령어(rCMD')에 대응한다. 제 2 읽기 명령어(rCMD')에 응답하여 불휘발성 메모리 장치(220)는 시점 (T0)에서 레디/비지 신호(RnB)를 로우 레벨 'L'로 천이시킨다.
불휘발성 메모리 장치(220)는 제 2 읽기 명령어(rCMD')에 응답하여, 워드 라인 셋업 구간(T0~T1) 동안 선택된 메모리 영역에 제공할 워드 라인 전압을 생성하고, 생성된 워드 라인 전압을 선택된 메모리 영역에 제공할 것이다. 이어서 불휘발성 메모리 장치(220)는 센싱 구간(T1~T2) 동안, 선택된 메모리 영역의 셀들을 센싱하여 래치한다. 그리고 덤프 구간(T2~T3) 동안에는 센싱된 데이터가 출력 버퍼(Output Buffer)에 덤프된다. 덤프 동작이 완료되면, 레디/비지 신호(RnB)는 로우 레벨 'L'에서 하이 레벨 'H'로 천이된다. 그리고 코어 리커버리 구간(T3~T4) 동안, 불휘발성 메모리 장치(220)는 선택된 메모리 셀들의 벌크, 워드 라인, 비트 라인, 선택 라인들, 공통 소스 라인 등을 방전하는 코어 리커버리 동작을 수행한다.
제 2 읽기 명령어(rCMD')에 의한 읽기 동작 시 덤프 구간(T2~T3)에 수행되는 센싱 데이터의 덤프 동작이 완료되면, 불휘발성 메모리 장치(220)는 레디/비지 신호(RnB)를 로우 레벨 'L'에서 하이 레벨 'H'로 천이시킨다. 레디/비지 신호(RnB)가 하이 레벨 'H'로 천이되는 시점부터는 덤프된 센싱 데이터의 출력이 가능하다. 이때, 메모리 컨트롤러(210)에서 읽기 인에이블 신호(/RE)를 활성화하면, 덤프된 데이터가 불휘발성 메모리 장치(220)로부터 출력될 것이다.
제 2 읽기 명령어(rCMD')가 제공되는 읽기 모드에서, 불휘발성 메모리 장치(220)의 코어 리커버리 동작이 진행중이지만, 센싱된 데이터의 출력할 수 있다. 그리고 비록 레디/비지 신호(RnB)가 하이 레벨 'H'이지만, 코어 리커버리 동작이 진행중인 명령어 대기 시간(tRC) 동안에는 불휘발성 메모리 장치로의 후속 명령어 입력은 금지된다. 제 2 읽기 명령어(rCMD')가 입력되면, 레디/비지 신호(RnB)가 하이 레벨(H)이라 할지라도 명령어 대기 시간(tRC) 동안에는 후속 명령어 입력이 금지된다.
이상의 도 14 및 도 15의 타이밍도들을 통해서 읽기 명령어를 통해서 코어 리커버리 동작과 데이터의 출력을 동시에 수행하거나 별도로 수행하도록 불휘발성 메모리 장치의 제어 방법이 설명되었다.
도 16은 본 발명의 또 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 16을 참조하면, 본 발명의 메모리 시스템(300)은 메모리 컨트롤러(310)와 불휘발성 메모리 장치(320)를 포함한다. 메모리 컨트롤러(310)는 불휘발성 메모리 장치(320)의 읽기 모드를 셋 피쳐(Set feature) 명령을 통해서 설정할 수 있다.
메모리 컨트롤러(310)는 불휘발성 메모리 장치(320)에 읽기 모드를 설정하기 위한 셋 피쳐(Set feature)를 설정할 수 있다. 셋 피쳐의 설정을 통해서, 불휘발성 메모리 장치(320)의 읽기 동작시, 코어 리커버리 동작과 데이터 출력을 동시에 실시하거나, 별도로 실시할 수 있다. 그리고 셋 피쳐가 코어 리커버리 동작과 데이터 출력을 동시에 수행하는 모드로 설정된 경우, 읽기 동작시 레디/비지 신호(RnB)가 하이 레벨 'H'이라 할지라도 명령어 대기 시간(tRC) 동안에는 불휘발성 메모리 장치(320)로의 후속 명령어 입력은 제한된다.
도 17은 도 16의 메모리 시스템의 동작을 간략히 보여주는 순서도이다. 도 17을 참조하면, 불휘발성 메모리 장치(320, 도 16 참조)는 내부에 설정된 셋 피쳐(Set feature)를 참조하여 메모리 컨트롤러(310)의 제어에 따라 읽기 동작을 수행한다. 여기서, 불휘발성 메모리 장치(320)는 셋 피쳐 명령어에 의해서 이미 읽기 모드의 설정이 완료된 상태라 가정한다.
단계 S510에서, 불휘발성 메모리 장치(320)는 메모리 컨트롤러(310)로부터 읽기 명령을 제공받는다. 불휘발성 메모리 장치(320)가 제공받는 읽기 명령어 시퀀스에는 읽기 모드에 대한 선택 정보가 포함되지 않을 것이다.
단계 S520에서, 불휘발성 메모리 장치(320)는 제공받은 읽기 명령어를 수행하기 위해, 이미 설정된 읽기 모드를 확인한다. 불휘발성 메모리 장치(320)는 이미 설정된 셋 피쳐(Set feature)가 제 1 읽기 모드(tRC_En)에 대응하는지, 또는 제 2 읽기 모드(tRC_Dis)에 대응하는지를 확인한다. 셋 피쳐(Set feature)가 제 1 읽기 모드(tRC_En)에 대응하는 경우, 절차는 단계 S530으로 이동한다. 반면, 셋 피쳐(Set feature)가 제 2 읽기 모드(tRC_Dis)에 대응하는 경우, 절차는 단계 S540으로 이동한다.
단계 S530에서, 불휘발성 메모리 장치(310)는 제 1 읽기 모드(tRC_En)에 따라 읽기 요청된 메모리 영역을 센싱하고, 센싱된 데이터를 출력하게 될 것이다. 제 1 읽기 모드는 데이터의 출력과 코어 리커버리 동작이 동시에 진행되는 명령어 대기 시간(tRC)이 활성화되는 읽기 모드에 대응한다.
단계 S540에서, 불휘발성 메모리 장치(310)는 제 2 읽기 모드(tRC_Dis)에 따라 읽기 요청된 메모리 영역을 센싱하고, 센싱된 데이터를 출력하게 될 것이다. 제 2 읽기 모드(tRC_Dis)는 데이터의 출력과 코어 리커버리 동작이 별도로 실시되는 명령어 대기 시간(tRC)이 비활성화되는 읽기 모드에 대응한다.
도 18은 본 발명의 실시 예에 따른 솔리드 스테이트 디스크(이하, SSD)를 포함하는 사용자 장치를 보여주는 블록도이다. 도 17을 참조하면, 사용자 장치(1000)는 호스트(1100)와 SSD(1200)를 포함한다. SSD(1200)는 SSD 컨트롤러(1210), 버퍼 메모리(1220), 그리고 불휘발성 메모리 장치(1230)를 포함한다.
SSD 컨트롤러(1210)는 호스트(1100)와 SSD(1200)와의 물리적 연결을 제공한다. 즉, SSD 컨트롤러(1210)는 호스트(1100)의 버스 포맷(Bus format)에 대응하여 SSD(1200)와의 인터페이싱을 제공한다. 특히, SSD 컨트롤러(1210)는 호스트(1100)로부터 제공되는 명령어를 디코딩한다. 디코딩된 결과에 따라, SSD 컨트롤러(1210)는 불휘발성 메모리 장치(1230)를 액세스한다. 호스트(1100)의 버스 포맷(Bus format)으로 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등이 포함될 수 있다.
버퍼 메모리(1220)에는 호스트(1100)로부터 제공되는 쓰기 데이터 또는 불휘발성 메모리 장치(1230)로부터 읽혀진 데이터가 일시 저장된다. 버퍼 메모리(1220)는 대용량의 보조 기억 장치로 사용되는 SSD(1200)에서 충분한 버퍼링을 제공하기 위해 동기식 DRAM(Synchronous DRAM)으로 제공될 수 있다. 하지만, 버퍼 메모리(1220)가 여기의 개시에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
불휘발성 메모리 장치(1230)는 SSD(1200)의 저장 매체로서 제공된다. 예를 들면, 불휘발성 메모리 장치(1230)는 대용량의 저장 능력을 가지는 수직 구조 낸드 플래시 메모리(NAND-type Flash memory)로 제공될 수 있다. 불휘발성 메모리 장치(1230)는 복수의 메모리 장치로 구성될 수 있다. 이 경우, 각각의 메모리 장치들은 채널 단위로 SSD 컨트롤러(1210)와 연결된다. 저장 매체로서 불휘발성 메모리 장치(1230)가 낸드 플래시 메모리를 예로 들어 설명되었으나, 또 다른 불휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 메모리 시스템도 적용될 수 있다. 불휘발성 메모리 장치는 실질적으로 도 3에서 설명된 것과 동일하게 구성될 수 있다.
상술한 SSD(1200)에서, 불휘발성 메모리 장치(1230)는 코어 리커버리 동작과 데이터 출력을 동시에 하거나 별도로 수행할 수 있다. 코어 리커버리 동작을 데이터 출력과 동시에 수행하는 경우, SSD 컨트롤러(1210)는 불휘발성 메모리 장치(1230)의 레디/비지 신호(RnB)가 하이 레벨이라 할지라도 명령어 대기 시간(tRC) 동안에는 후속 명령어 입력이 금지될 것이다.
도 19는 본 발명의 실시 예에 따른 메모리 카드의 예를 보여준다. 메모리 카드 시스템(2000)은 호스트(2100)와 메모리 카드(2200)를 포함한다. 호스트(2100)는 호스트 컨트롤러(2110) 및 호스트 접속 유닛(2120)을 포함한다. 메모리 카드(2200)는 카드 접속 유닛(2210), 카드 컨트롤러(2220), 그리고 플래시 메모리(2230)를 포함한다.
호스트 접속 유닛(2120) 및 카드 접속 유닛(2210)은 복수의 핀으로 구성된다. 이들 핀에는 커맨드 핀, 데이터 핀, 클록 핀, 전원 핀 등이 포함되어 있다. 핀의 수는 메모리 카드(2200)의 종류에 따라 달라진다. 예로서, SD 카드는 9개의 핀을 가질 수 있다.
호스트(2100)는 메모리 카드(2200)에 데이터를 쓰거나, 메모리 카드(2200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(2110)는 커맨드(예를 들면, 쓰기 커맨드), 호스트(2100) 내의 클록 발생기(도시되지 않음)에서 발생한 클록 신호(CLK), 그리고 데이터(DAT)를 호스트 접속 유닛(2120)을 통해 메모리 카드(2200)로 전송한다.
카드 컨트롤러(2220)는 카드 접속 유닛(2210)을 통해 수신된 쓰기 커맨드에 응답하여, 카드 컨트롤러(2220) 내에 있는 클록 발생기(도시되지 않음)에서 발생한 클록 신호에 동기하여 데이터를 메모리(2230)에 저장한다. 플래시 메모리(2230)는 호스트(2100)로부터 전송된 데이터를 저장한다. 예를 들어, 호스트(2100)가 디지털 카메라인 경우에는 영상 데이터를 저장한다.
본 발명의 플래시 메모리(2230)는 기판에 수직으로 적층되는 메모리 셀들을 포함할 수 있다. 그리고 플래시 메모리(2230)는 코어 리커버리 동작과 데이터 출력을 동시에 하거나 별도로 수행할 수 있다. 코어 리커버리 동작을 데이터 출력과 동시에 수행하는 경우, 카드 컨트롤러(2220)는 플래시 메모리(2230)의 레디/비지 신호(RnB)가 하이 레벨이라 할지라도 명령어 대기 시간(tRC) 동안에는 후속 명령어 입력을 금지할 것이다.
카드 접속 유닛(2210)은 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.
본 발명에 따른 불휘발성 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장 될 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
11 : 기판 12a, 12b, 12c, 12d : 도핑 영역
13 : 필라 13a : 표면층
13b : 내부층 14a~14i : 제 1 도전 물질
15 : 절연막 16 : 드레인
17a, 17b, 17c : 비트 라인 18 : 절연 물질
110, 210, 310 : 메모리 컨트롤러
120, 220, 320 : 불휘발성 메모리 장치
121 : 셀 어레이 122 : 행 디코더
123 : 페이지 버퍼 124 : 열 게이팅 회로
125 : 입출력 버퍼 126 : 제어 로직
126a : 상태 발생기 127 : 전압 발생기
1100 : 호스트 1200 : SSD
1210 : SSD 컨트롤러 1220 : 버퍼 메모리
1230 : 불휘발성 메모리 장치 2100 : 호스트
2110 : 호스트 컨트롤러 2120 : 호스트 접속 유닛
2200 : 메모리 카드 2210 : 카드 접속 유닛
2220 : 카드 컨트롤러 2230 : 플래시 메모리

Claims (14)

  1. 기판상에 수직 방향으로 형성되는 복수의 셀 스트링들을 포함하고, 상기 복수의 셀 스트링들 각각에 포함되는 메모리 셀들은 복수의 워드 라인들과 복수의 비트 라인들에 의해서 제어되는 셀 어레이;
    상기 복수의 비트 라인들에 연결되는 페이지 버퍼;
    상기 복수의 워드 라인들과 상기 복수의 비트 라인들에 전압을 제공하는 전압 발생기;
    상기 페이지 버퍼로부터 전달되는 센싱 데이터를 일시 저장하고, 저장된 데이터를 외부로 출력하는 입출력 버퍼; 그리고
    상기 페이지 버퍼에 래치된 상기 센싱 데이터를 상기 입출력 버퍼로 덤프하도록 덤프 신호를 전달하고, 상기 덤프 신호에 응답하여 상기 페이지 버퍼로부터 상기 입출력 버퍼로 센싱 데이터가 덤프된 후에는 상기 셀 어레이에 제공된 바이어스 전압의 리커버리 이전에 상태 신호를 레디 상태로 설정하는 제어 로직을 포함하되,
    상기 제어 로직은 상기 리커버리의 진행 중에 덤프된 상기 센싱 데이터를 읽기 인에이블 신호에 응답해서 외부에 출력하도록 상기 입출력 버퍼를 제어하며,
    상기 제어 로직은, 상기 상태 신호가 레디 상태로 천이한 시점으로부터 기준 시간 동안 명령어의 입력을 금지하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제어 로직은 상기 덤프 신호를 참조하여 상기 센싱 데이터가 상기 입출력 버퍼로 덤프된 후에 상기 상태 신호를 레디 상태로 천이시키는 상태 발생기를 포함하는 불휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 바이어스 전압은 상기 셀 어레이의 워드 라인, 선택 라인, 벌크 영역, 비트 라인, 그리고 공통 소스 라인들 중 적어도 하나로 제공되는 읽기 바이어스 전압인 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 상태 신호는 동작 준비 상태를 알려주는 레디/비지 신호인 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 상태 신호는 외부로부터의 상태 읽기 명령어에 응답하여 출력되는 상태 데이터인 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 제어 로직은 읽기 모드에 따라 상기 바이어스 전압의 리커버리 이전에 상태 신호를 레디 상태로 설정하거나, 상기 바이어스 전압의 리커버리가 완료된 후에 상기 상태 신호를 레디 상태로 설정하는 불휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 읽기 모드는 읽기 명령어를 통해서 선택하는 불휘발성 메모리 장치.
  8. 제 6 항에 있어서,
    상기 읽기 모드는 셋 피쳐의 설정을 통해서 선택하는 불휘발성 메모리 장치.
  9. 읽기 명령에 응답하여 선택된 메모리 셀들을 센싱하여 래치하고, 래치된 읽기 데이터를 출력하되, 상기 선택된 메모리 셀들에 대한 리커버리 동작이 완료되기 이전에 레디/비지 신호를 레디 상태로 활성화하는 불휘발성 메모리 장치; 그리고
    상기 레디/비지 신호를 참조하여 상기 읽기 데이터를 출력하도록 상기 불휘발성 메모리 장치를 제어하되, 상기 레디/비지 신호가 활성화된 시점으로부터 기준 시간이 경과한 이후에 후속 명령어를 제공하도록 설정되는 메모리 컨트롤러를 포함하되,
    상기 불휘발성 메모리 장치는 제 1 읽기 명령이 제공되면 상기 리커버리 동작이 완료된 후에 상기 레디/비지 신호를 레디 상태로 설정하고, 제 2 읽기 명령이 제공되면 상기 리커버리 동작이 완료되기 이전에 상기 레디/비지 신호를 레디 상태로 설정하며,
    상기 메모리 컨트롤러는 상기 제 2 읽기 명령에 의해서 요청되는 데이터의 사이즈 및 상기 기준 시간을 참조하여 상기 제 2 읽기 명령의 상기 후속 명령어를 입력하는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 불휘발성 메모리 장치는 상기 리커버리 동작의 진행중에 상기 읽기 데이터를 출력하는 메모리 시스템.
  11. 제 9 항에 있어서,
    상기 불휘발성 메모리 장치는 상기 제 2 읽기 명령에 응답하여 페이지 버퍼로부터 입출력 버퍼로 상기 읽기 데이터가 덤프되면 상기 리커버리 동작에 관계없이 상기 레디/비지 신호를 레디 상태로 설정하는 메모리 시스템.
  12. 제 9 항에 있어서,
    상기 메모리 컨트롤러는 상기 제 2 읽기 명령을 제공한 후에 상기 레디/비지 신호가 비지 상태로부터 레디 상태로 천이된 시점으로부터 기준 시간이 경과한 후에 후속 명령을 입력하도록 설정되는 메모리 시스템.
  13. 제 9 항에 있어서,
    상기 메모리 컨트롤러는 상기 제 2 읽기 명령에 의해서 요청되는 데이터의 출력 시간이 상기 기준 시간보다 긴 경우에는 상기 제2 읽기 명령에 의해서 요청되는 데이터의 출력이 완료된 이후에 후속 명령어를 상기 불휘발성 메모리 장치로 입력하는 메모리 시스템.
  14. 제 9 항에 있어서,
    상기 리커버리 동작은 상기 불휘발성 메모리 장치에서 생성되는 워드 라인 전압, 비트 라인 전압, 공통 소스 라인 전압, 벌크 전압, 전하 펌프 전압, 선택 라인 전압들 중 적어도 하나를 초기화하는 동작을 포함하는 메모리 시스템.
KR1020200025978A 2020-03-02 2020-03-02 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법 KR102226526B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200025978A KR102226526B1 (ko) 2020-03-02 2020-03-02 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200025978A KR102226526B1 (ko) 2020-03-02 2020-03-02 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130005922A Division KR20140093855A (ko) 2013-01-18 2013-01-18 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법

Publications (2)

Publication Number Publication Date
KR20200027486A KR20200027486A (ko) 2020-03-12
KR102226526B1 true KR102226526B1 (ko) 2021-03-12

Family

ID=69802989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200025978A KR102226526B1 (ko) 2020-03-02 2020-03-02 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법

Country Status (1)

Country Link
KR (1) KR102226526B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634458B1 (ko) * 2005-07-04 2006-10-16 삼성전자주식회사 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치
KR100684876B1 (ko) * 2005-01-03 2007-02-20 삼성전자주식회사 독출 시간을 단축시킬 수 있는 플래시 메모리 장치 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818209B1 (ko) * 2011-04-15 2018-01-16 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684876B1 (ko) * 2005-01-03 2007-02-20 삼성전자주식회사 독출 시간을 단축시킬 수 있는 플래시 메모리 장치 및 방법
KR100634458B1 (ko) * 2005-07-04 2006-10-16 삼성전자주식회사 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치

Also Published As

Publication number Publication date
KR20200027486A (ko) 2020-03-12

Similar Documents

Publication Publication Date Title
JP6599597B2 (ja) 不揮発性メモリ装置、不揮発性メモリ装置を含むメモリシステム及びそれらの制御方法
TWI698978B (zh) 包含虛擬記憶體單元的半導體記憶體裝置和操作其之方法
KR102187637B1 (ko) 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
US9564234B2 (en) Sequentially accessing memory cells in a memory device
CN106571158B (zh) 半导体存储器件及其操作方法
US8406062B2 (en) Charge recycling memory system and a charge recycling method thereof
CN108877854B (zh) 存储装置及其操作方法
US9293211B2 (en) Semiconductor device and method of operating the same
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
KR20170038504A (ko) 상태 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
TWI645416B (zh) 半導體記憶體裝置及操作其之方法
KR20160038160A (ko) 불 휘발성 메모리 장치 및 그것의 동작 방법
US11442664B2 (en) Memory system and method of operating the same
JP2023531214A (ja) メモリデバイスおよびその非同期マルチプレーン独立読み出し動作
KR20230002812A (ko) 메모리 디바이스 및 그 프로그램 동작
CN112542186A (zh) 存储器设备和操作存储器设备的方法
US8050104B2 (en) Non-volatile memory device and system having reduced bit line bias time
US20130301340A1 (en) Erasing method of resistive random access memory
US10026473B2 (en) Non-volatile memory device for selectively performing recovery operation and method of operating the same
KR102226526B1 (ko) 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법
CN111798886B (zh) 用于稳定内部电压的存储器设备及稳定其内部电压的方法
US20230367480A1 (en) Memory device configured to reduce verification time and operating method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right