KR102211752B1 - 서로 다른 단면적을 갖는 복수의 수직 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법 - Google Patents

서로 다른 단면적을 갖는 복수의 수직 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR102211752B1
KR102211752B1 KR1020190022150A KR20190022150A KR102211752B1 KR 102211752 B1 KR102211752 B1 KR 102211752B1 KR 1020190022150 A KR1020190022150 A KR 1020190022150A KR 20190022150 A KR20190022150 A KR 20190022150A KR 102211752 B1 KR102211752 B1 KR 102211752B1
Authority
KR
South Korea
Prior art keywords
vertical
flash memory
vertical strings
strings
group
Prior art date
Application number
KR1020190022150A
Other languages
English (en)
Other versions
KR20200103943A (ko
Inventor
송윤흡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190022150A priority Critical patent/KR102211752B1/ko
Priority to CN202080015493.XA priority patent/CN113474891A/zh
Priority to PCT/KR2020/001274 priority patent/WO2020175805A1/ko
Priority to US17/432,473 priority patent/US20220139953A1/en
Publication of KR20200103943A publication Critical patent/KR20200103943A/ko
Application granted granted Critical
Publication of KR102211752B1 publication Critical patent/KR102211752B1/ko

Links

Images

Classifications

    • H01L27/11573—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H01L27/11568—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

집적도를 도모하는 동시에 제조 공정을 단순화하는 3차원 플래시 메모리 및 그 제조 방법이 개시된다. 일 실시예에 따르면, 일 방향으로 연장 형성되는 복수의 수직 스트링들-상기 복수의 수직 스트링들 각각은, 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 둘러싸도록 상기 일 방향으로 연장 형성되는 전하 저장층으로 구성됨-을 포함하는 3차원 플래시 메모리에 있어서, 상기 복수의 수직 스트링들은, 서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 것을 특징으로 한다.

Description

서로 다른 단면적을 갖는 복수의 수직 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법{THREE DIMENSIONAL FLASH MEMORY INCLUDING VERTICAL STRINGS WITH DIFFERENT CROSS SECTION AND MANUFACTURING METHOD THEREOF}
아래의 실시예들은 3차원 플래시 메모리 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 집적도를 도모하는 동시에 제조 공정을 단순화하는 기술에 관한 것이다.
플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 그 메모리는, 예를 들어, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다. 이러한, 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.
구체적으로, 기존의 3차원 플래시 메모리의 어레이를 나타낸 도 1을 참조하면, 3차원 플래시 메모리의 어레이는 공통 소스 라인(CSL), 비트 라인(BL) 및 공통 소스 라인(CSL)과 비트라인(BL) 사이에 배치되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들은 2차원적으로 배열되고, 그 각각에는 복수 개의 셀 스트링들(CSTR)이 병렬로 연결된다. 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 비트 라인들과 하나의 공통 소스 라인(CSL) 사이에 복수의 셀 스트링들(CSTR)이 배치될 수 있다. 이 때, 공통 소스 라인들(CSL)은 복수 개일 수 있으며, 복수 개의 공통 소스 라인들(CSL)이 2차원적으로 배열될 수 있다. 여기서, 복수 개의 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 복수 개의 공통 소스 라인들(CSL) 각각이 전기적으로 제어될 수도 있다.
셀 스트링들(CSTR) 각각은 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 접지 선택 트랜지스터(GST), 스트링 선택 트랜지스터(SST) 및 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
공통 소스 라인(CSL)은 접지 선택 트랜지스터들(GST)의 소스들에 공통으로 연결될 수 있다. 이에 더하여, 공통 소스 라인(CSL)과 비트 라인(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수 개의 워드라인들(WL0-WL3) 및 복수개의 스트링 선택 라인들(SSL)이 접지 선택 트랜지스터(GST), 메모리 셀 트랜지스터들(MCT) 및 스트링 선택 트랜지스터들(SST)의 전극층들로서 각각 사용될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 메모리 요소(memory element)를 포함한다.
한편, 기존의 3차원 플래시 메모리는 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해, 수직적으로 셀을 적층함으로써, 집적도를 증가시키고 있다.
예를 들어, 기존의 3차원 플래시 메모리의 구조를 나타낸 도 2를 참조하면, 기존의 3차원 플래시 메모리는 기판(200) 상에 층간 절연층들(211) 및 수평 구조체들(250)이 교대로 반복적으로 형성된 전극 구조체(215)가 배치되어 제조된다. 층간 절연층들(211) 및 수평 구조체들(250)은 제1 방향으로 연장될 수 있다. 층간 절연층들(211)은 일례로 실리콘 산화막일 수 있으며, 층간 절연층들(211) 중 최하부의 층간 절연층(211a)은 나머지 층간 절연층들(211)보다 얇은 두께를 가질 수 있다. 수평 구조체들(250) 각각은 제1 및 제2 블로킹 절연막들(242, 243) 및 전극층(245)을 포함할 수 있다. 전극 구조체(215)는 복수 개로 제공되며, 복수 개의 전극 구조체들(215)은 제1 방향에 교차하는 제2 방향으로 서로 마주보며 배치될 수 있다. 제1 및 제2 방향은 각각 도 2의 x축 및 y축에 해당할 수 있다. 복수 개의 전극 구조체들(215) 사이에는 이들을 이격시키는 트렌치들(240)이 제1 방향으로 연장될 수 있다. 트렌치들(240)에 의해 노출된 기판(200) 내에는 고농도로 도핑된 불순물 영역들이 형성되어 공통 소스 라인(CSL)이 배치될 수 있다. 도시하지 않았으나, 트렌치들(240)을 채우는 분리 절연막들이 더 배치될 수 있다.
전극 구조체(215)를 관통하는 수직 구조체들(230)이 배치될 수 있다. 일례로, 수직 구조체들(230)은 평면적 관점에서, 제1 및 제2 방향을 따라 정렬되어 매트릭스 형태로 배치될 수 있다. 다른 예로, 수직 구조체들(230)은 제2 방향으로 정렬되되, 제1 방향으로 지그재그 형태로 배치될 수도 있다. 수직 구조체들(230) 각각은 보호막(224), 전하 저장막(225), 터널 절연막(226), 및 채널층(227)을 포함할 수 있다. 일례로, 채널층(227)은 그 내부의 속이 빈 튜브형으로 배치될 수 있으며, 이 경우 채널층(227)의 내부를 채우는 매립막(228)이 더 배치될 수 있다. 채널층(227)의 상부에는 드레인 영역(D)이 배치되고, 드레인 영역(D) 상에 도전 패턴(229)이 형성되어, 비트 라인(BL)과 연결될 수 있다. 비트 라인(BL)은 수평 전극들(250)과 교차하는 방향, 예를 들어 제2 방향으로 연장될 수 있다. 일례로, 제2 방향으로 정렬된 수직 구조체들(230)은 하나의 비트 라인(BL)에 연결될 수 있다.
수평 구조체들(250)에 포함된 제1 및 제2 블로킹 절연막들(242, 243) 및 수직 구조체들(230)에 포함된 전하 저장막(225) 및 터널 절연막(226)은 3차원 플래시 메모리의 정보 저장 요소인 ONO(Oxide-Nitride-Oxide)층으로 정의될 수 있다. 즉, 정보 저장 요소 중 일부는 수직 구조체들(230)에 포함되고, 나머지 일부는 수평 구조체들(250)에 포함될 수 있다. 일례로, 정보 저장 요소 중 전하 저장막(225) 및 터널 절연막(226)은 수직 구조체들(230)에 포함되고, 제1 및 제2 블로킹 절연막들(242, 243)은 수평 구조체들(250)에 포함될 수 있다.
기판(200) 및 수직 구조체들(230) 사이에 에피택시얼 패턴들(222)이 배치될 수 있다. 에피택시얼 패턴들(222)은 기판(200)과 수직 구조체들(230)을 연결한다. 에피택시얼 패턴들(222)은 적어도 한 층의 수평 구조체들(250)과 접할 수 있다. 즉, 에피택시얼 패턴들(222)은 최하부의 수평 구조체(250a)와 접하도록 배치될 수 있다. 다른 실시예에 따르면, 에피택시얼 패턴들(222)은 복수 개의 층, 예를 들어 두 개의 층의 수평 구조체들(250)과 접하도록 배치될 수도 있다. 한편, 에피택시얼 패턴들(222)이 최하부의 수평 구조체(250a)와 접하도록 배치되는 경우, 최하부의 수평 구조체(250a)는 나머지 수평 구조체들(250)보다 두껍게 배치될 수 있다. 에피택시얼 패턴들(222)에 접하는 최하부의 수평 구조체(250a)는 도 1을 참조하여 기재한 3차원 플래시 메모리의 어레이의 접지 선택 라인(GSL)에 해당할 수 있으며, 수직 구조체들(230)에 접하는 나머지 수평 구조체들(250)은 복수 개의 워드 라인들(WL0-WL3)에 해당할 수 있다.
에피택시얼 패턴들(222) 각각은 리세스된 측벽(222a)을 갖는다. 그에 따라, 에피택시얼 패턴들(222)에 접하는 최하부의 수평 구조체(250a)는 리세스된 측벽(222a)의 프로파일을 따라 배치된다. 즉, 최하부의 수평 구조체(250a)는 에피택시얼 패턴들(222)의 리세스된 측벽(222a)을 따라 안쪽으로 볼록한 형태로 배치될 수 있다.
이와 같은 구조를 갖는 기존의 3차원 플래시 메모리에서는, 집적도를 향상시키고자 셀 스트링들 중 수평 구조체를 제외한 수직 구조체인 복수의 수직 스트링들이 Staggered 형태로 배치되고 있는 추세이다. Staggered 형태는 중심 수직 스트링의 주변에 6개의 주변 수직 스트링들이 동일한 간격 아래 배치되는 구조를 나타낸다.
그러나 기존의 3차원 플래시 메모리는 집적도를 증가시키고자 Staggered 형태로 배치되는 복수의 수직 스트링들을 형성하는 과정에서, 식각 공정이 수 차례 수행되어야 하는 단점을 갖는다.
이에, 상기 단점들을 극복하기 위한 기술이 요구된다.
일 실시예들은 집적도를 도모하는 동시에 제조 공정을 단순화하는 3차원 플래시 메모리 및 그 제조 방법을 제안한다.
보다 상세하게, 일 실시예들은 복수의 수직 스트링들이 서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 3차원 플래시 메모리를 제안한다.
이 때, 일 실시예들은 복수의 수직 스트링들이 그룹 별로 서로 다른 단면적을 갖도록 함으로써, 그룹 별로 서로 다른 데이터 저장량의 특성을 구현한 3차원 플래시 메모리를 제안한다.
또한, 일 실시예들은 복수의 수직 스트링들을 그룹 별로 서로 다른 식각 공정을 통해 형성하는 가운데, 하나의 그룹 내에 포함되는 수직 스트링들을 동일한 식각 공정을 통해 한번에 형성함으로써, 제조 공정을 단순화하는 동시에 식각 에러를 최소화하는 3차원 플래시 메모리의 제조 방법을 제안한다.
일 실시예에 따르면, 일 방향으로 연장 형성되는 복수의 수직 스트링들-상기 복수의 수직 스트링들 각각은, 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 둘러싸도록 상기 일 방향으로 연장 형성되는 전하 저장층으로 구성됨-을 포함하는 3차원 플래시 메모리에 있어서, 상기 복수의 수직 스트링들은, 서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 것을 특징으로 한다.
일측에 따르면, 상기 복수의 수직 스트링들은, 상기 그룹 별로 서로 다른 식각 공정들을 통해 형성되는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 서로 다른 식각 공정들은, 각기 다른 단면적을 식각하는 공정인 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 스트링들은, 하나의 그룹 내에 포함되는 수직 스트링들은 동일한 식각 공정을 통해 한번에 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 스트링들은, 상기 그룹 별로 서로 다른 방식의 식각 공정들을 통해 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 스트링들은, 상기 3차원 플래시 메모리의 단면 상에서 서로 어긋나도록 배치되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 스트링들은, 상기 그룹 별로 서로 다른 데이터 저장량의 특성을 갖는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 스트링들은, 상기 복수의 수직 스트링들 사이의 간격이 상기 그룹과 무관하게 동일하도록 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 스트링들은, 상기 복수의 수직 스트링들 사이의 간격이 상기 그룹 별로 상이하도록 형성되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 일 방향으로 연장 형성되는 복수의 수직 스트링들-상기 복수의 수직 스트링들 각각은, 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 둘러싸도록 상기 일 방향으로 연장 형성되는 전하 저장층으로 구성됨-을 포함하는 3차원 플래시 메모리의 제조 방법은, 서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 상기 복수의 수직 스트링들에 대해, 상기 그룹 별로 서로 다른 식각 공정들을 수행하여 상기 복수의 수직 스트링들이 생성될 복수의 수직 홀들을 형성하는 단계를 포함한다.
일측에 따르면, 상기 서로 다른 식각 공정들은, 각기 다른 단면적을 식각하는 공정인 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 복수의 수직 홀들을 형성하는 단계는, 하나의 그룹 내에 포함되는 수직 스트링들이 형성될 수직 홀들을 동일한 식각 공정을 통해 한번에 형성하는 단계인 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 홀들을 형성하는 단계는, 상기 그룹 별로 서로 다른 방식의 식각 공정들을 수행하여 상기 복수의 수직 홀들을 형성하는 단계를 포함할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 홀들을 형성하는 단계는, 상기 복수의 수직 스트링들이 상기 3차원 플래시 메모리의 단면 상에서 서로 어긋나도록 상기 복수의 수직 스트링들이 생성될 상기 복수의 수직 홀들을 어긋나도록 형성하는 단계를 포함할 수 있다.
또 다른 일측에 따르면, 상기 복수의 수직 홀들을 형성하는 단계는, 상기 복수의 수직 스트링들이 상기 그룹 별로 서로 다른 데이터 저장량의 특성을 갖도록 상기 복수의 수직 스트링들이 생성될 복수의 수직 홀들을 상기 그룹 별로 서로 다른 단면적으로 형성하는 단계인 것을 특징으로 할 수 있다.
일 실시예들은 집적도를 도모하는 동시에 제조 공정을 단순화하는 3차원 플래시 메모리 및 그 제조 방법을 제안할 수 있다.
보다 상세하게, 일 실시예들은 복수의 수직 스트링들이 서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 3차원 플래시 메모리를 제안할 수 있다.
이 때, 일 실시예들은 복수의 수직 스트링들이 그룹 별로 서로 다른 단면적을 갖도록 함으로써, 그룹 별로 서로 다른 데이터 저장량의 특성을 구현한 3차원 플래시 메모리를 제안할 수 있다.
또한, 일 실시예들은 복수의 수직 스트링들을 그룹 별로 서로 다른 식각 공정을 통해 형성하는 가운데, 하나의 그룹 내에 포함되는 수직 스트링들을 동일한 식각 공정을 통해 한번에 형성함으로써, 제조 공정을 단순화하는 동시에 식각 에러를 최소화하는 3차원 플래시 메모리의 제조 방법을 제안할 수 있다.
도 1은 기존의 3차원 플래시 메모리의 어레이를 나타낸 간략 회로도이다.
도 2는 기존의 3차원 플래시 메모리의 구조를 나타낸 사시도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 상면도이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 5 내지 7은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위한 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 상면도이다.
도 3을 참조하면, 일 실시예에 따른 3차원 플래시 메모리(300)는, 일 방향으로 연장 형성되는 복수의 수직 스트링들(310)과 복수의 수직 스트링들(310)에 직교하도록 연결되는 복수의 수평 전극층들(미도시)을 포함하는 구조를 갖는다. 일례로, 3차원 플래시 메모리(300)는 일 방향(도 2에서의 z축 방향)으로 연장 형성되는 채널층(미도시)과 채널층을 둘러싸도록 동일한 방향으로 연장 형성되는 전하 저장층(미도시)으로 각각 구성되는 복수의 수직 스트링들(310)을 포함할 수 있다.
일 실시예에 따른 3차원 플래시 메모리(300)에서, 복수의 수직 스트링들(310)은 서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 것을 특징으로 한다. 예를 들어, 제1 수직 스트링(311), 제2 수직 스트링(312), 제3 수직 스트링(313) 및 제4 수직 스트링(314)는 상대적으로 단면적이 넓은 제1 그룹으로 그룹핑될 수 있으며, 제5 수직 스트링(315), 제6 수직 스트링(316), 제7 수직 스트링(317), 제8 수직 스트링(318) 및 제9 수직 스트링(319)은 상대적으로 단면적이 작은 제2 그룹으로 그룹핑될 수 있다. 이하, 스트링들(311, 315)이 서로 다른 단면적을 갖는다는 것은, 스트링들(311, 315) 각각에 포함되는 채널층 및 전하 저장층의 단면상 두께가 서로 다르다는 것을 의미한다.
따라서, 스트링들(311, 315) 각각의 전하 저장층의 두께가 달라짐에 따라, 스트링들(311, 315)은 서로 다른 데이터 저장량의 특성을 갖게 될 수 있다. 즉, 복수의 수직 스트링들(310)은 그룹 별로 서로 다른 데이터 저장량의 특성을 갖는 것을 특징으로 한다. 예를 들어, 제1 수직 스트링(311)은 3bit MLC(Multi level cell)의 특성을 갖고, 제5 수직 스트링(315)은 2bit MLC의 특성을 가질 수 있다.
여기서, 복수의 수직 스트링들(310)은 복수의 수직 스트링들(310) 사이의 간격이 그룹과 무관하게 동일하도록 형성될 수 있다. 일례로, 제1 그룹에 포함되는 제1 수직 스트링(311)과 제2 수직 스트링(312) 사이의 간격은 제2 그룹에 포함되는 제5 수직 스트링(315) 및 제6 수직 스트링(316) 사이의 간격과 동일할 수 있다.
반면에, 복수의 수직 스트링들(310)은 복수의 수직 스트링들(310) 사이의 간격이 그룹 별로 상이하도록 형성될 수도 있다. 예를 들어, 제1 그룹에 포함되는 제1 수직 스트링(311)과 제2 수직 스트링(312) 사이의 간격은 제2 그룹에 포함되는 제5 수직 스트링(315) 및 제6 수직 스트링(316) 사이의 간격과 상이할 수 있다. 물론, 그룹 내 수직 스트링들(311, 312, 313, 314) 사이의 간격은 동일할 수 있다.
이러한 복수의 수직 스트링들(310)은 그룹 별로 서로 다른 식각 공정들을 통해 형성될 수 있으며, 하나의 그룹 내에 포함되는 수직 스트링들은 동일한 식각 공정을 통해 한번에 형성될 수 있다. 이하, 서로 다른 식각 공정들은 각기 다른 단면적을 식각하는 공정인 것을 의미하는 바, 그룹 별로 서로 다른 식각 공정들이 수행된다는 것은, 동일한 방식의 식각 공정이 식각 단면적의 크기를 조절하며 그룹 별로 수행되는 것을 의미한다.
예를 들어, 첫 번째 식각 공정을 통해 제1 그룹에 포함되는 제1 수직 스트링(311), 제2 수직 스트링(312), 제3 수직 스트링(313) 및 제4 수직 스트링(314)이 한번에 형성된 이후에, 두 번째 식각 공정을 통해 제2 그룹에 포함되는 제5 수직 스트링(315), 제6 수직 스트링(316), 제7 수직 스트링(317), 제8 수직 스트링(318) 및 제9 수직 스트링(319)이 한번에 형성될 수 있다.
이 때, 그룹들에 적용되는 첫 번째 식각 공정과 두 번째 식각 공정은 동일한 방식의 식각 공정일 수 있다. 일례로, 첫 번째 식각 공정과 두 번째 식각 공정은 포토리소그래피(Photolithography) 공정일 수 있다. 그러나 이에 제한되거나 한정되지 않고, 그룹들에 적용되는 첫 번째 식각 공정과 두 번째 식각 공정은 서로 다른 방식의 식각 공정일 수 있다. 일례로, 첫 번째 식각 공정은 건식 식각 공정일 수 있으며, 두 번째 식각 공정은 습식 식각 공정일 수 있다.
이처럼 복수의 수직 스트링들(310)이 서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 구조를 갖는 3차원 플래시 메모리(300)는 그룹 별로 서로 다른 식각 공정을 적용하는 가운데, 하나의 그룹 내에 포함되는 수직 스트링들을 동일한 식각 공정을 통해 한번에 형성함으로써, 집적도를 도모하고 제조 공정을 단순화하는 동시에 식각 에러를 최소화할 수 있다.
이상, 복수의 수직 스트링들(310)이 서로 다른 두 개의 단면적을 갖는 두 개의 그룹들로 그룹핑되는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고, 서로 다른 세 개 이상의 단면적을 갖는 세 개 이상의 그룹들로 그룹핑될 수도 있다. 마찬가지로, 이러한 경우에도 세 개 이상의 그룹 별로 서로 다른 식각 공정이 적용될 수 있다.
또한, 이상, 복수의 수직 스트링들(310)이 3차원 플래시 메모리(300)의 단면 상에서 서로 어긋나도록(Staggered 형태로) 배치되는 것으로 설명되나, 이에 제한되거나 한정되지 않고 칼럼(Column)과 로우(Row)에 따라 바둑판 식으로 정렬되는 형태로 배치될 수도 있다.
이상 설명된 3차원 플래시 메모리(300)의 제조 방법에 대해서는 도 4 및 6을 참조하여 기재하기로 한다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 5 내지 7은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위한 도면이다.
이하, 3차원 플래시 메모리의 제조 방법에 의해 제조된 3차원 플래시 메모리는 도 3을 참조하여 상술된 구조를 갖게 된다. 또한, 이하, 3차원 플래시 메모리의 제조 방법을 수행하는 주체로는, 자동화 및 기계화된 제조 시스템이 사용될 수 있다.
도 4 내지 7을 참조하면, 일 실시예에 따른 제조 시스템은, 단계(S410)에서 서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 복수의 수직 스트링들에 대해, 그룹 별로 서로 다른 식각 공정들을 수행하여 복수의 수직 스트링들이 생성될 복수의 수직 홀들을 형성한다. 여기서, 서로 다른 식각 공정들은, 각기 다른 단면적을 식각하는 공정인 것을 의미한다.
즉, 단계(S410)에서 제조 시스템은 하나의 그룹 내에 포함되는 수직 스트링들이 형성될 수직 홀들을 동일한 식각 공정을 통해 한번에 형성할 수 있는 바, 단계(S410)는 복수의 수직 스트링들이 생성될 복수의 수직 홀들을 그룹 별로 서로 다른 단면적으로 형성하는 단계를 의미할 수 있다.
예를 들어, 제조 시스템은 제1 그룹에 포함되는 수직 스트링들이 생성될 수직 홀들(510)을 형성하는 첫 번째 식각 공정에서 사용하는 마스크 패턴을 도 5와 같이 구현함으로써, 도 5의 마스크 패턴을 활용하여 첫 번째 식각 공정을 수행하여 제1 그룹에 대응하는 수직 홀들(510)을 형성할 수 있다. 뒤이어, 제조 시스템은 제2 그룹에 포함되는 수직 스트링들이 생성될 수직 홀들(610)을 형성하는 두 번째 식각 공정에서 사용하는 마스크 패턴을 도 6과 같이 구현함으로써, 도 6의 마스크 패턴을 활용하여 두 번째 식각 공정을 수행하여 제2 그룹에 대응하는 수직 홀들(610)을 형성할 수 있다. 이에 도 7과 같이 제1 그룹에 대응하는 수직 홀들(510) 및 제2 그룹에 대응하는 수직 홀들(610)이 형성될 수 있다.
이 때, 단계(S410)에서 제조 시스템은 복수의 수직 스트링들이 그룹 별로 서로 다른 데이터 저장량의 특성을 갖도록 복수의 수직 스트링들이 생성될 복수의 수직 홀들을 그룹 별로 서로 다른 단면적으로 형성할 수 있다.
단계(S410)에서 제조 시스템은 동일한 방식의 식각 공정을 그룹 별로 반복하여 수행하는 대신에, 그룹 별로 서로 다른 방식의 식각 공정들을 수행할 수도 있다.
또한, 단계(S410)에서 제조 시스템은 복수의 수직 스트링들이 3차원 플래시 메모리의 단면 상에서 서로 어긋나도록 복수의 수직 스트링들이 생성될 복수의 수직 홀들을 어긋나도록 형성할 수 있다.
또한, 단계(S410)에서 제조 시스템은 복수의 수직 스트링들 사이의 간격을 그룹과 무관하게 동일하도록 복수의 수직 스트링들을 형성할 수 있다. 반면에, 제조 시스템은 복수의 수직 스트링들 사이의 간격이 그룹 별로 상이하도록 복수의 수직 스트링들을 형성할 수도 있다(그룹 내 수직 스트링들 사이의 간격은 동일하도록 수직 스트링들이 형성될 수 있음).
그 후, 제조 시스템은 단계(S420)에서 복수의 수직 홀들에 복수의 수직 스트링들을 생성하여 3차원 플래시 메모리를 제조할 수 있다. 복수의 수직 홀들에 복수의 수직 스트링들을 생성하는 공정은 기존의 공정과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
이상, 3차원 플래시 메모리의 제조 방법에 대한 설명에서, 복수의 수직 스트링들과 직교하며 연결되는 복수의 전극층들(미도시)를 형성하는 공정은 생략되었으나, 제조 시스템이 단계(S410) 이전에 복수의 층간 절연층들 및 복수의 전극층들이 교대로 적층되는 몰드 구조체를 준비한 뒤, 해당 몰드 구조체의 상면에서 단계(S410)를 수행함으로써, 복수의 전극층들을 포함하는 3차원 플래시 메모리가 제조될 수 있다. 또한, 복수의 전극층들이 형성되는 공정은 상술한 바에 제한되거나 한정되지 않고, 희생층을 이용하는 등 다양한 방식을 통해 수행될 수도 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

  1. 일 방향으로 연장 형성되는 복수의 수직 스트링들-상기 복수의 수직 스트링들 각각은, 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 둘러싸도록 상기 일 방향으로 연장 형성되는 전하 저장층으로 구성됨-을 포함하는 3차원 플래시 메모리에 있어서,
    상기 복수의 수직 스트링들은,
    서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되고, 상기 그룹 별로 서로 다른 데이터 저장량의 특성을 갖는 것을 특징으로 하는, 3차원 플래시 메모리.
  2. 제1항에 있어서,
    상기 복수의 수직 스트링들은,
    상기 그룹 별로 서로 다른 식각 공정들을 통해 형성되는 것을 특징으로 하는, 3차원 플래시 메모리.
  3. 제2항에 있어서,
    상기 서로 다른 식각 공정들은,
    각기 다른 단면적을 식각하는 공정인 것을 특징으로 하는, 3차원 플래시 메모리.
  4. 제2항에 있어서,
    상기 복수의 수직 스트링들은,
    하나의 그룹 내에 포함되는 수직 스트링들은 동일한 식각 공정을 통해 한번에 형성되는 것을 특징으로 하는, 3차원 플래시 메모리.
  5. 제2항에 있어서,
    상기 복수의 수직 스트링들은,
    상기 그룹 별로 서로 다른 방식의 식각 공정들을 통해 형성되는 것을 특징으로 하는, 3차원 플래시 메모리.
  6. 제1항에 있어서,
    상기 복수의 수직 스트링들은,
    상기 3차원 플래시 메모리의 단면 상에서 서로 어긋나도록 배치되는 것을 특징으로 하는, 3차원 플래시 메모리.
  7. 삭제
  8. 제1항에 있어서,
    상기 복수의 수직 스트링들은,
    상기 복수의 수직 스트링들 사이의 간격이 상기 그룹과 무관하게 동일하도록 형성되는 것을 특징으로 하는, 3차원 플래시 메모리.
  9. 일 방향으로 연장 형성되는 복수의 수직 스트링들-상기 복수의 수직 스트링들 각각은, 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 둘러싸도록 상기 일 방향으로 연장 형성되는 전하 저장층으로 구성됨-을 포함하는 3차원 플래시 메모리에 있어서,
    상기 복수의 수직 스트링들은,
    서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되고, 상기 복수의 수직 스트링들 사이의 간격이 상기 그룹 별로 상이하도록 형성되는 것을 특징으로 하는, 3차원 플래시 메모리.
  10. 일 방향으로 연장 형성되는 복수의 수직 스트링들-상기 복수의 수직 스트링들 각각은, 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 둘러싸도록 상기 일 방향으로 연장 형성되는 전하 저장층으로 구성됨-을 포함하는 3차원 플래시 메모리의 제조 방법에 있어서,
    서로 다른 단면적을 갖는 적어도 두 개 이상의 그룹들로 그룹핑되는 상기 복수의 수직 스트링들에 대해, 상기 그룹 별로 서로 다른 식각 공정들을 수행하여 상기 복수의 수직 스트링들이 생성될 복수의 수직 홀들을 형성하는 단계
    를 포함하고,
    상기 복수의 수직 홀들을 형성하는 단계는,
    상기 복수의 수직 스트링들이 상기 그룹 별로 서로 다른 데이터 저장량의 특성을 갖도록 상기 복수의 수직 스트링들이 생성될 복수의 수직 홀들을 상기 그룹 별로 서로 다른 단면적으로 형성하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  11. 제10항에 있어서,
    상기 서로 다른 식각 공정들은,
    각기 다른 단면적을 식각하는 공정인 것을 특징으로 하는, 3차원 플래시 메모리의 제조 방법.
  12. 제10항에 있어서,
    상기 복수의 수직 홀들을 형성하는 단계는,
    하나의 그룹 내에 포함되는 수직 스트링들이 형성될 수직 홀들을 동일한 식각 공정을 통해 한번에 형성하는 단계인 것을 특징으로 하는, 3차원 플래시 메모리의 제조 방법.
  13. 제10항에 있어서,
    상기 복수의 수직 홀들을 형성하는 단계는,
    상기 그룹 별로 서로 다른 방식의 식각 공정들을 수행하여 상기 복수의 수직 홀들을 형성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  14. 제10항에 있어서,
    상기 복수의 수직 홀들을 형성하는 단계는,
    상기 복수의 수직 스트링들이 상기 3차원 플래시 메모리의 단면 상에서 서로 어긋나도록 상기 복수의 수직 스트링들이 생성될 상기 복수의 수직 홀들을 어긋나도록 형성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  15. 삭제
KR1020190022150A 2019-02-26 2019-02-26 서로 다른 단면적을 갖는 복수의 수직 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법 KR102211752B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190022150A KR102211752B1 (ko) 2019-02-26 2019-02-26 서로 다른 단면적을 갖는 복수의 수직 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법
CN202080015493.XA CN113474891A (zh) 2019-02-26 2020-01-28 具有提高的集成度的三维闪存及其制造方法
PCT/KR2020/001274 WO2020175805A1 (ko) 2019-02-26 2020-01-28 집적도를 향상시킨 3차원 플래시 메모리 및 그 제조 방법
US17/432,473 US20220139953A1 (en) 2019-02-26 2020-01-28 Three-dimensional flash memory having improved degree of integration, and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190022150A KR102211752B1 (ko) 2019-02-26 2019-02-26 서로 다른 단면적을 갖는 복수의 수직 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200103943A KR20200103943A (ko) 2020-09-03
KR102211752B1 true KR102211752B1 (ko) 2021-02-02

Family

ID=72450201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190022150A KR102211752B1 (ko) 2019-02-26 2019-02-26 서로 다른 단면적을 갖는 복수의 수직 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102211752B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101841B1 (ko) * 2013-10-28 2020-04-17 삼성전자 주식회사 수직형 비휘발성 메모리 소자
KR20150122369A (ko) * 2014-04-22 2015-11-02 삼성전자주식회사 반도체 장치
KR20170053030A (ko) * 2015-11-05 2017-05-15 에스케이하이닉스 주식회사 3차원 반도체 장치 및 이의 제조방법
KR102629454B1 (ko) * 2016-08-22 2024-01-26 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102289598B1 (ko) * 2017-06-26 2021-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 그리고 그것의 프로그램 방법
KR102414511B1 (ko) * 2017-08-02 2022-06-30 삼성전자주식회사 3차원 반도체 소자

Also Published As

Publication number Publication date
KR20200103943A (ko) 2020-09-03

Similar Documents

Publication Publication Date Title
US10818728B2 (en) Three-dimensional semiconductor device
KR102067113B1 (ko) 중간 배선층을 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
JP2012146773A (ja) 不揮発性半導体記憶装置およびその製造方法
KR102159255B1 (ko) 에어 갭을 갖는 3차원 플래시 메모리 및 그 제조 방법
US9129860B2 (en) Semiconductor device and manufacturing method thereof
KR102056401B1 (ko) 벌크 소거 동작을 지원하는 3차원 플래시 메모리 소자 및 그 제조 방법
US11088167B2 (en) Transistor, three dimensional memory device including such transistor and method of fabricating such memory device
KR102142591B1 (ko) 필드 소거 방식을 지원하는 3차원 플래시 메모리 및 그 제조 방법
KR102101843B1 (ko) 다기능 중간 배선층을 포함하는 3차원 플래시 메모리 및 그 제조 방법
KR102211752B1 (ko) 서로 다른 단면적을 갖는 복수의 수직 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법
KR102298606B1 (ko) 단순화된 제조 공정을 통해 집적화를 도모하는 3차원 플래시 메모리 및 그 동작 방법
KR102143519B1 (ko) 후단 공정을 이용한 3차원 플래시 메모리 제조 방법
US11825654B2 (en) Memory device
US11462562B2 (en) Semiconductor device
US20220139953A1 (en) Three-dimensional flash memory having improved degree of integration, and manufacturing method therefor
KR102099250B1 (ko) 공유 비트 라인 구조를 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
KR102246877B1 (ko) 집적도를 향상시킨 3차원 플래시 메모리 및 그 제조 방법
KR102396928B1 (ko) 산화물 반도체 채널 물질 기반 3차원 플래시 메모리
KR102493067B1 (ko) 프로그램 동작 시 메모리 셀들 사이의 간섭을 방지하는 3차원 플래시 메모리 및 그 동작 방법
KR102373847B1 (ko) 복합 채널 물질 기반 3차원 플래시 메모리
KR102556380B1 (ko) 메모리 셀 영역을 넓힌 구조의 3차원 플래시 메모리
KR102316539B1 (ko) 드레인 및 소스로 구성되는 중간 배선들을 포함하는 3차원 플래시 메모리
KR102059147B1 (ko) 배선 길이를 감소시키는 3차원 플래시 메모리 및 그 제조 방법
US9831256B1 (en) Semiconductor device and method for manufacturing same
KR20220117691A (ko) 플로팅 디바이스를 포함하는 3차원 플래시 메모리 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant