KR102162384B1 - 음의 전압 발생기들 - Google Patents

음의 전압 발생기들 Download PDF

Info

Publication number
KR102162384B1
KR102162384B1 KR1020157000255A KR20157000255A KR102162384B1 KR 102162384 B1 KR102162384 B1 KR 102162384B1 KR 1020157000255 A KR1020157000255 A KR 1020157000255A KR 20157000255 A KR20157000255 A KR 20157000255A KR 102162384 B1 KR102162384 B1 KR 102162384B1
Authority
KR
South Korea
Prior art keywords
negative voltage
node
switch
coupled
voltage
Prior art date
Application number
KR1020157000255A
Other languages
English (en)
Other versions
KR20150016998A (ko
Inventor
마르코 카시아
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150016998A publication Critical patent/KR20150016998A/ko
Application granted granted Critical
Publication of KR102162384B1 publication Critical patent/KR102162384B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value
    • H02M2003/071—
    • H02M2003/072—
    • H02M2003/076—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

레벨 시프터들이나 AC 커플링 커패시터들을 필요로 하지 않는 음의 전압 발생기들이 개시된다. 예시적인 설계에서, 음의 전압 발생기는 제 1 스위치, 제 2 스위치, 제 3 스위치 및 제 4 스위치, 커패시터 그리고 제어 회로를 포함한다. 제 1 스위치는 입력 노드와 제 1 노드 사이에 커플링된다. 제 2 스위치는 제 1 노드와 회로 접지 사이에 커플링된다. 제 3 스위치는 제 2 노드와 회로 접지 사이에 커플링된다. 제 4 스위치는 제 2 노드와 출력 노드 사이에 커플링된다. 입력 노드는 양의 전압을 수신하고, 출력 노드는 음의 전압을 제공한다. 커패시터는 제 1 노드와 제 2 노드 사이에 커플링된다. 제어 회로(예를 들어, 인버터)는 제 2 노드에서의 음의 전압 레벨을 사용하여 제 3 스위치에 대해 양의 전압 레벨 및 음의 전압 레벨을 갖는 제어 신호를 발생시킨다.

Description

음의 전압 발생기들{NEGATIVE VOLTAGE GENERATORS}
본 특허출원은 "Negative voltage generator"라는 명칭으로 2012년 6월 8일자 출원된 가출원 제61/657,307호에 대한 우선권을 주장하며, 이 가출원은 본 출원의 양수인에게 양도되었고 이로써 인용에 의해 본 명세서에 명백히 포함된다.
본 개시는 일반적으로 전자 장치에 관한 것으로, 보다 구체적으로는 음의 전압 발생기들에 관한 것이다.
전자 디바이스(예를 들어, 셀룰러폰)는 제 1 전압을 수신하여 제 1 전압과는 다른 제 2 전압을 발생시키는 전압 발생기를 포함할 수 있다. 예를 들어, 전압 발생기는 양의 전압을 수신하여 음의 전압을 발생시키는 음의 전압 발생기일 수 있다. 음의 전압 발생기는 음의 전압을 얻기 위해 커패시터들을 충전 및 방전시키도록 제어될 수 있는 스위치들로 구현될 수 있다. 스위치들 중 일부는 양의 전압 레벨들을 관측할 수 있는 한편, 다른 스위치들은 음의 전압 레벨들을 관측할 수 있다. 이러한 스위치들에 대한 제어 신호들을 효율적인 방식으로 발생시키는 것은 까다로운 일이다.
도 1a는 스위치드 커패시터 음의 전압 발생기를 보여준다.
도 1b는 도 1a의 음의 전압 발생기에 대한 제어 신호들을 보여준다.
도 2a는 금속 산화물 반도체(MOS: metal oxide semiconductor) 트랜지스터들로 구현된 음의 전압 발생기를 보여준다.
도 2b는 도 2a의 음의 전압 발생기에 대한 제어 신호들을 보여준다.
도 3은 레벨 시프터들을 사용하지 않고 제어 신호들이 발생되는 음의 전압 발생기를 보여준다.
도 4는 도 3의 음의 전압 발생기에 대한 제어 신호들을 보여준다.
도 5와 도 6은 승압(boost) 회로 및 음의 전압 발생기로 구성된 승압/음의 전압 발생기를 보여준다.
도 7은 무선 통신 디바이스의 블록도를 보여준다.
도 8은 송신기의 블록도를 보여준다.
도 9는 다수의 스위치들의 개략도를 보여준다.
도 10은 음의 전압을 발생시키기 위한 프로세스를 보여준다.
아래에 제시되는 상세한 설명은 본 개시의 예시적인 설계들의 설명으로 의도되며 본 개시가 실시될 수 있는 설계들만을 나타내는 것으로 의도되는 것은 아니다. 본 명세서에서 "예시적인"이라는 용어는 "일례, 실례 또는 예시로서의 역할"을 의미하는데 사용된다. 본 명세서에 "예시적인"으로서 설명되는 어떠한 설계도 반드시 다른 설계들에 비해 선호되거나 유리한 것으로 해석되는 것은 아니다. 상세한 설명은 본 개시의 예시적인 설계들의 완전한 이해를 제공할 목적으로 특정 세부사항들을 포함한다. 그러나 본 명세서에서 설명되는 예시적인 설계들은 이러한 특정 세부사항들 없이 실시될 수도 있음이 해당 기술분야에서 통상의 지식을 가진 자들에게 명백할 것이다. 어떤 경우들에는, 본 명세서에서 제시되는 예시적인 설계들의 신규성을 불명료하게 하는 것을 피하기 위해, 잘 알려진 구조들 및 디바이스들은 블록도 형태로 도시된다.
레벨 시프터들이나 AC 커플링 커패시터들을 필요로 하지 않으며 집적 회로(IC) 상에 효율적으로 구현될 수 있는 음의 전압 발생기들이 본 명세서에 개시된다. 이러한 음의 전압 발생기들은 감소된 전력 소실, 더 낮은 비용, 더 작은 회로 면적, 더 빠른 동작 속도 등과 같은 다양한 이점들을 가질 수 있다. 음의 전압 발생기들은 예컨대, 스위치들을 제어하기 위해, 음의 공급 전압들을 필요로 하는 로직 회로들을 작동시키기 위해 등등, 다양한 애플리케이션들을 위해 사용될 수 있다.
도 1a는 스위치드 커패시터 회로로 구현된 음의 전압 발생기(100)의 개략도를 보여준다. 발생기(100) 내에서, 스위치(122)가 발생기(100)의 입력과 노드 A 사이에 커플링된다. 노드 A와 회로 접지 사이에는 스위치(124)가 커플링된다. 노드 A와 노드 B 사이에는 C1의 커패시턴스를 갖는 커패시터(132)가 커플링된다. 노드 B와 회로 접지 사이에는 스위치(126)가 커플링된다. 노드 B와 발생기(100)의 출력 사이에는 스위치(128)가 커플링된다. 스위치들(122, 126)은 CLK_A 제어 신호에 의해 제어되고, 스위치들(124, 128)은 CLK_B 제어 신호에 의해 제어된다. 발생기(100)의 출력과 회로 접지 사이에는 C2의 커패시턴스를 갖는 커패시터(134)가 커플링된다. 발생기(100)의 입력에 양의 전압(Vpos)이 제공되고, 발생기(100)의 출력에 의해 음의 출력 전압(Vneg)이 제공된다.
도 1b는 도 1a의 음의 전압 발생기(100)에 대한 제어 신호들의 타이밍도를 보여준다. CLK_A 신호는 클록 신호의 제 1 위상(θ1) 동안에는 로직 하이(high)이고 나머지 시간 동안에는 로직 로우(low)이다. CLK_B 신호는 클록 신호의 제 2 위상(θ2) 동안에는 로직 하이이고 나머지 시간 동안에는 로직 로우(low)이다. 도 1b에 도시된 바와 같이, 제 1 위상은 제 2 위상과 오버랩하지 않고 있다.
다시 도 1a를 참조하면, 음의 전압 발생기(100)는 다음과 같이 동작한다. 제 1 위상(θ1) 동안, CLK_A 신호는 로직 하이이고, CLK_B 신호는 로직 로우이며, 스위치들(122, 126)은 닫히고, 스위치들(124, 128)은 열린다. 커패시터(132)는 자신의 바닥 판을 스위치(126)를 통해 회로 접지에 접속시키고, Vpos 전압이 커패시터(132)를 Vpos로 충전시킨다. 제 2 위상(θ2) 동안, CLK_A 신호는 로직 로우이며, CLK_B 신호는 로직 하이이고, 스위치들(122, 126)은 열리고, 스위치들(124, 128)은 닫힌다. 커패시터(132)는 자신의 상부 판을 스위치(124)를 통해 회로 접지에 접속시키고, Vneg의 음의 전압을 제공하는데, 이는 대략 -Vpos가 되어야 한다.
음의 전압 발생기(100)는 (ⅰ) 제 1 위상 동안 커패시터(132)의 바닥 판이 회로 접지에 접속되어 커패시터(132)를 양의 전압으로 충전하고, (ⅱ) 제 2 위상 동안 커패시터(132)의 상부 판이 회로 접지에 접속되어 커패시터(132)를 방전시킴으로써 음의 전압을 발생시킨다. 커패시터(134)는 제 2 위상 동안에는 커패시터(132)로부터의 전하들을 축전하고, 커패시터(132)가 충전되고 있을 때의 제 1 위상 동안에는 Vneg 전압을 제공한다.
음의 전압 발생기(100)는 다양한 방식들로 구현될 수 있다. 예를 들어, 스위치들(122-128)은 트랜지스터들 또는 다른 어떤 전자 스위치들로 구현될 수 있다. 적절한 제어 신호들이 스위치들에 제공되어 적절한 시점에 이러한 스위치들을 온 또는 오프로 전환할 수 있다.
도 2a는 금속 산화물 반도체(MOS) 트랜지스터들로 구현된 스위치들을 포함하는 음의 전압 발생기(200)의 개략도를 보여준다. 발생기(200) 내에서, P 채널 MOS(PMOS: P-channel MOS) 트랜지스터(222)는 발생기(200)의 입력에 커플링된 하나의 소스/드레인 단자, 노드 A에 커플링된 다른 소스/드레인 단자, 및
Figure 112015001056619-pct00001
제어 신호를 수신하는 게이트를 갖는다. N 채널 MOS(NMOS) 트랜지스터(224)는 노드 A에 커플링된 하나의 소스/드레인 단자, 회로 접지에 커플링된 다른 소스/드레인 단자, 및 CLK_B 제어 신호를 수신하는 게이트를 갖는다. 각각의 MOS 트랜지스터는 대칭 구조로 구현될 수 있고, 각각의 MOS 트랜지스터의 소스와 드레인은 상호 교환 가능할 수 있다. 커패시터(232)가 노드 A와 노드 B 사이에 커플링된다. NMOS 트랜지스터(226)는 회로 접지에 커플링된 하나의 소스/드레인 단자, 노드 B에 커플링된 다른 소스/드레인 단자, 및 CLK_An 제어 신호를 수신하는 게이트를 갖는다. NMOS 트랜지스터(228)는 노드 B에 커플링된 하나의 소스/드레인 단자, 발생기(200)의 출력에 커플링된 다른 소스/드레인 단자, 및 CLK_Bn 제어 신호를 수신하는 게이트를 갖는다. 커패시터(234)가 발생기(200)의 출력과 회로 접지 사이에 커플링된다. 발생기(200)는 그 입력에서 양의 전압(Vpos)을 수신하고 그 출력에서 음의 전압(Vneg)을 제공한다.
도 2b는 도 2a의 음의 전압 발생기(200)에 대한 제어 신호들의 타이밍도를 보여준다. 클록 신호의 제 1 위상(θ1) 동안
Figure 112015001056619-pct00002
신호는 로직 로우이고 CLK_An 신호는 로직 하이이며, 나머지 시간 동안 이러한 제어 신호들은 반대 로직이다. CLK_B 신호와 CLK_Bn 신호는 클록 신호의 제 2 위상(θ2) 동안에는 로직 하이이고 나머지 시간 동안에는 로직 로우이다. 도 2b에 도시된 바와 같이, 제 1 위상은 제 2 위상과 오버랩하지 않고 있다.
도 2b는 또한
Figure 112015001056619-pct00003
신호, CLK_An 신호, CLK_B 신호 및 CLK_Bn 신호의 전압 레벨들을 보여준다.
Figure 112015001056619-pct00004
신호 및 CLK_B 신호는 표준 디지털 신호들일 수 있고, 로직 하이 동안에는 Vpos 또는 Vdd의 전압 레벨을 그리고 로직 로우 동안에는 0 볼트(V)의 전압 레벨을 가질 수 있으며, 여기서 Vdd는 전원 전압이다. CLK_An 신호는 (ⅰ) NMOS 트랜지스터(226)를 온으로 전환하도록 로직 하이 동안 Vth + Vds보다 더 큰 전압 레벨을 그리고 (ⅱ) NMOS 트랜지스터(226)를 오프로 전환하도록 로직 로우 동안 대략 Vneg의 전압 레벨을 가질 수 있으며, 여기서 Vth는 임계 전압이고 Vds는 NMOS 트랜지스터(226)의 드레인-소스 전압이다. Vth는 일반적으로 IC 제조 프로세스에 좌우되며 대략 0.5V 내지 0.7V일 수 있다. Vds는 NMOS 트랜지스터가 온으로 전환될 때 대략 0V일 수 있고, 온 상태와 오프 상태 간의 스위칭 시에는 0V보다 더 클 수 있다. CLK_Bn 신호는 (ⅰ) NMOS 트랜지스터(228)를 온으로 전환하도록 로직 하이 동안 Vneg + Vth + Vds보다 더 큰 전압 레벨을 그리고 (ⅱ) NMOS 트랜지스터(228)를 오프로 전환하도록 로직 로우 동안 대략 Vneg의 전압 레벨을 가질 수 있다.
다시 도 2a를 참조하면, PMOS 트랜지스터(222)의 소스와 드레인 그리고 NMOS 트랜지스터(224)의 소스와 드레인은 Vpos 또는 0V를 관측한다. 그러므로 PMOS 트랜지스터(222) 및 NMOS 트랜지스터(224)에 대한
Figure 112015001056619-pct00005
신호 및 CLK_B 신호는 Vpos 및 0V의 전압 레벨들을 가질 수 있다. NMOS 트랜지스터(226)는 제 1 위상 동안에 온으로 전환될 때 노드 B에서 0V를 관측하고, 제 2 위상 동안에 오프로 전환될 때 노드 B에서 Vneg를 관측한다. 그러므로 NMOS 트랜지스터(226)에 대한 CLK_An 신호는 NMOS 트랜지스터(226)를 온으로 전환하도록 제 1 위상 동안 Vth보다 더 커야하고 NMOS 트랜지스터(226)를 오프로 전환하도록 제 2 위상 동안 대략 Vneg가 되어야 한다. NMOS 트랜지스터(228)는 제 1 위상 동안 오프로 전환될 때 노드 B에서 0V를 관측하고 제 2 위상 동안 온으로 전환될 때 노드 B에서 Vneg를 관측한다. 그러므로 NMOS 트랜지스터(228)에 대한 CLK_Bn 신호는 NMOS 트랜지스터(228)를 온으로 전환하도록 제 2 위상 동안 Vneg + Vth보다 더 커야하고 NMOS 트랜지스터(228)를 오프로 전환하도록 제 1 위상 동안 대략 Vneg가 되어야 한다.
레벨 시프터들(240)은 클록 신호, Vpos 전압 및 Vneg 전압을 수신할 수 있고, NMOS 트랜지스터들(226, 228)을 온 및 오프로 전환하기 위해 적절한 전압 레벨들을 갖는 CLK_An 신호 및 CLK_Bn 신호를 발생시킬 수 있다. 레벨 시프터는 (ⅰ) 제 1 공급 전압(예를 들어, Vpos) 및 제 2 공급 전압(예를 들어, Vneg)을 수신하고, (ⅱ) 제 1 전압 범위(예를 들어, 0V 내지 Vpos)를 갖는 입력 신호를 수신하고, (ⅲ) 제 2 전압 범위(예를 들어, 0V 내지 Vneg 또는 Vpos 내지 Vneg)를 갖는 출력 신호를 제공하는 회로이다. 레벨 시프터들(240)은 발생기(200)에 의해 제공되는 Vneg 전압을 이용하여 CLK_An 신호 및 CLK_Bn 신호를 발생시킨다.
음의 전압 발생기에 대한 제어 신호들을 발생시키기 위한 레벨 시프터들의 사용은 여러 가지 이유들로 바람직하지 않을 수도 있다. 첫째, 레벨 시프터들에 의한 Vneg의 사용은 레벨 시프터들이 음의 전압 발생기에 의해 제공되는 출력 전류 중 일부를 소비하는 결과를 야기할 것이며, 이는 음의 전압 발생기의 성능에 악영향을 줄 수 있다. 성능 저하는 음의 전압 발생기가 IC 칩 상에 구현되며 한정된 양의 집적 커패시턴스 및 이에 따른 한정된 전류 용량을 갖는 경우에 더 심각할 수 있다. 스위치 동안 레벨 시프터들에 의해 소비되는 전류는 음의 전압 발생기의 효율을 감소시키고, 음의 전압 발생기에 의해 제공되는 평균 출력 전압을 상승시키며, Vneg 전압에 스퍼(spur)들을 발생시킬 수 있는데, 이들 모두 바람직하지 않을 수 있다.
둘째, 레벨 시프터들은 제어 신호들이 오정렬되는 결과를 야기할 수 있는 지연들을 유도한다. 레벨 시프터들은 도 2b에 도시된 바와 같이,
Figure 112015001056619-pct00006
신호 및 CLK_B 신호와 시간 정렬되어야 하는 오버랩하지 않는 CLK_An 신호 및 CLK_Bn 신호를 발생시킨다. 레벨 시프터들은 일반적으로 어떤 지연을 가지며, CLK_An 신호 및 CLK_Bn 신호의 발생시 지연을 감안하기 위해 복잡한 회로 설계로 구현될 필요가 있을 수도 있다. 음의 전압 발생기의 클록 레이트는 또한 레벨 시프터들의 속도로 제한될 수도 있다. 음의 전압 발생기에 대한 제어 신호들을 발생시키기 위한 레벨 시프터들의 사용과 연관된 다른 바람직하지 않은 영향들이 있을 수도 있다.
본 개시의 한 양상에서, 음의 전압 발생기는 레벨 시프터들을 사용하지 않고 음의 전압을 발생시킬 수 있다. 디지털 제어 신호들은 공칭 전압 레벨들(예를 들어, 0V 및 Vpos)을 가질 수 있으며 스위치들 및 다른 제어 회로들을 구동하는데 사용될 수 있다. 음의 전압 발생기는 레벨 시프터들을 사용하는 종래의 음의 전압 발생기에 대한 앞서 설명한 단점들을 피할 수 있다.
도 3은 레벨 시프터들이 없는 음의 전압 발생기(300)의 예시적인 설계의 개략도를 보여준다. 발생기(300) 내에서, PMOS 트랜지스터(322)는 발생기(300)의 입력에 커플링된 하나의 소스/드레인 단자, 노드 A에 커플링된 다른 소스/드레인 단자, 및
Figure 112015001056619-pct00007
제어 신호를 수신하는 게이트를 갖는다. NMOS 트랜지스터(324)는 노드 A에 커플링된 하나의 소스/드레인 단자, 회로 접지에 커플링된 다른 소스/드레인 단자, 및 CLK_B 제어 신호를 수신하는 게이트를 갖는다. 커패시터(332)가 노드 A와 노드 B 사이에 커플링된다. NMOS 트랜지스터(326)는 회로 접지에 커플링된 하나의 소스/드레인 단자, 노드 B에 커플링된 다른 소스/드레인 단자, 및 제어 회로(338)의 출력에 커플링된 게이트를 갖는다. NMOS 트랜지스터(328)는 노드 B에 커플링된 하나의 소스/드레인 단자, 그리고 발생기(300)의 출력에 커플링된 다른 소스/드레인 단자 및 게이트를 갖는다. NMOS 트랜지스터(328)는 다이오드 접속되며, 자신의 게이트를 하나의 소스/드레인 단자에 커플링한다. 다이오드 접속된 NMOS 트랜지스터(328)는 아래 설명되는 바와 같이, 제어 신호 없이 자동으로 온 또는 오프로 전환될 수 있는 직렬 스위치로 간주될 수 있다. 커패시터(334)가 발생기(300)의 출력과 회로 접지 사이에 커플링된다. 발생기(300)는 그 입력에서 양의 전압(Vpos)을 수신하고 그 출력에서 음의 전압(Vneg)을 제공한다.
도 3에 도시된 예시적인 설계에서, 제어 회로(338)는 NMOS 트랜지스터(342) 및 PMOS 트랜지스터(344)로 구현된 인버터(340)를 포함한다. MOS 트랜지스터들(342, 344)은 (ⅰ) 자신들의 게이트들을 서로 그리고 인버터(340)의 입력에 커플링하고 (ⅱ) 자신들의 드레인들을 서로 그리고 인버터(340)의 출력에 커플링한다. NMOS 트랜지스터(342)는 자신의 소스를 인버터(340)의 하위 공급 핀(Vs)에 커플링한다. PMOS 트랜지스터(344)는 자신의 소스를 인버터(340)의 상위 공급 핀(Vd)에 커플링한다. 종래의 인버터는 입력 신호를 수신하는 입력, 출력 신호를 제공하는 출력, Vdd 공급부에 커플링된 Vd 핀, 그리고 회로 접지에 커플링된 Vs 핀을 갖는다. 인버터(340)는 종래의 인버터와는 다르게 커플링되고 작동된다. 인버터(340)는 회로 접지에 커플링된 입력, Vc 제어 신호를 NMOS 트랜지스터(326)에 제공하는 출력, CLK_A 제어 신호를 수신하는 Vd 핀, 그리고 노드 B에 커플링된 Vs 핀을 갖는다. NMOS 트랜지스터(326)와 제어 회로(338)는 공칭 디지털 전압 레벨들(예를 들어, 0V 및 Vpos)을 갖는 디지털 제어 신호에 의해 제어될 수 있는 분로 스위치로 간주될 수 있다.
도 3은 음의 전압 발생기에서 MOS 트랜지스터에 대한 제어 신호를 발생시키기 위한 제어 회로(338)의 예시적인 설계를 보여준다. 제어 회로(338)는 레벨 시프터를 사용하지 않고 음의 전압 레벨을 갖는 제어 신호를 발생시킬 수 있다. 제어 회로(338)는 또한 다른 회로 설계들을 이용하여 다른 방식들로 구현될 수도 있다. 제어 회로(338)는 음의 전압 발생기의 Vneg 출력에 커플링되지 않는다.
도 4는 도 3의 음의 전압 발생기(300)에 대한 제어 신호들의 타이밍도를 보여준다. 클록 신호의 제 1 위상(θ1) 동안 CLK_A 신호는 로직 하이이고
Figure 112015001056619-pct00008
신호는 로직 로우이며, 나머지 시간 동안 이러한 제어 신호들은 반대 로직이다. CLK_B 신호는 클록 신호의 제 2 위상(θ2) 동안에는 로직 하이이고 나머지 시간 동안에는 로직 로우이다. 도 4에 도시된 바와 같이, 제 1 위상은 제 2 위상과 오버랩하지 않고 있다. CLK_A 신호,
Figure 112015001056619-pct00009
신호 및 CLK_B 신호는 로직 하이 동안 Vpos의 전압 레벨 그리고 로직 로우 동안 0V의 전압 레벨을 갖는 표준 디지털 신호들이다.
도 4는 또한 (Vb 신호로 지칭되는) 노드 B의 전압 그리고 제어 회로(338)로부터의 Vc 신호를 보여준다. Vb 신호는 MOS 트랜지스터들(322, 326)이 닫힌 경우의 제 1 위상 동안 0V이고 MOS 트랜지스터(324)가 닫힌 경우의 제 2 위상 동안 Vneg이다. CLK_A 신호가 Vpos이고 Vb 전압이 0V인 경우의 제 1 위상 동안 Vc 신호는 Vpos이다. CLK_A 신호가 0V이고 Vb 신호가 Vneg인 경우의 제 2 위상 동안 Vc 신호는 Vneg이다. 이와 같이 Vc 신호는 Vpos와 Vneg 사이를 오락가락하지만 음의 전압 발생기(300)의 출력에서 Vneg 신호를 사용하지 않고 발생된다. 특히, Vneg 출력 대신 노드 B의 전압으로부터 Vc 신호에 대한 Vneg 전압이 얻어진다.
다시 도 3을 참조하면, 음의 전압 발생기(300)는 다음과 같이 동작한다. 제 1 위상 동안, PMOS 트랜지스터(322)는 온으로 전환되고, NMOS 트랜지스터(324)는 오프로 전환되고, 커패시터(332)의 상부 판에 Vpos가 인가된다. 인버터(340) 내에서, PMOS 트랜지스터(344)는, 그것의 게이트가 접지되고 CLK_A 신호에 대한 로직 하이에 의해 그것의 드레인에 Vpos가 제공되는 것으로 인해 온으로 전환된다. 따라서 인버터(340)는 Vc 신호 상에 높은 전압을 제공하며, 이는 NMOS 트랜지스터(326)를 온으로 전환하고 커패시터(332)의 노드 B와 바닥 판을 접지한다. NMOS 트랜지스터(342)는, 그것의 소스에 노드 B에서의 0V가 제공되고 그것의 게이트가 회로 접지에 커플링되는 것으로 인해 오프로 전환된다. Vb 전압은 접지에 있기 때문에, NMOS 트랜지스터(328)는 자신의 드레인을 노드 B에 커플링하고, 자신의 소스를 발생기(300)의 Vneg 출력에 커플링하며, 자신의 게이트를 자신의 소스에 커플링한다. 이는 NMOS 트랜지스터(328)가 오프로 전환되고, 커패시터(332)가 NMOS 트랜지스터(328)를 통해 커패시터(334)로부터 절연되는 결과를 야기한다. 커패시터(332)는 Vpos 전압에 의해 Vpos로 충전된다.
제 2 위상 동안, PMOS 트랜지스터(322)는 오프로 전환되고, NMOS 트랜지스터(324)는 온으로 전환되고, 커패시터(332)의 상부 판은 접지되고, 노드 B는 노드 A가 접지되고 커패시터(332)가 거꾸로(upside-down) 플립(flip)되는 것으로 인해 음의 전압이 된다. 인버터(340) 내에서, NMOS 트랜지스터(342)는, 그것의 게이트가 접지되고 그것의 소스에 노드 B의 음의 전압이 제공되는 것으로 인해 온으로 전환된다. PMOS 트랜지스터(344)는, CLK_A 신호에 대한 로직 로우에 의해 그것의 드레인에 0V가 제공되는 것으로 인해 오프로 전환된다. 따라서 인버터(340)는 Vc 신호 상에 음의 전압을 제공하며, 이는 NMOS 트랜지스터(326)를 오프로 전환한다. Vb 전압은 음의 전압이기 때문에, NMOS 트랜지스터(328)는 자신의 소스를 노드 B에 커플링하고, 자신의 드레인을 발생기(300)의 Vneg 출력에 커플링하며, 자신의 게이트를 자신의 드레인에 커플링한다. Vb < Vneg라면, NMOS 트랜지스터(328)는 온으로 전환되고, 커패시터(332)는 NMOS 트랜지스터(328)를 통해 커패시터(334)를 충전한다.
본 발명의 제 2 양상에서, 사용할 수 있는 양의 전압보다 더 큰 크기를 갖는 음의 전압을 발생시키는데 승압 회로와 음의 전압 발생기의 결합이 사용될 수 있다. 이는 더 큰 음의 전압이 요구되는 경우에 바람직할 수 있다.
도 5는 승압 회로(510) 및 음의 전압 발생기(520)를 포함하는 승압/음의 전압 발생기(500)의 예시적인 설계의 블록도를 보여준다. 승압/음의 전압 발생기는 또한 음의 전압 발생기로 지칭될 수 있다. 승압 회로(510)는 양의 전압(Vpos) 및 기준 전압(Vref)을 수신하고, 대략 Vpos + Vref와 같은 승압 전압(Vboost)을 발생시킨다. 음의 전압 발생기(520)는 승압 전압을 수신하고, 대략 -(Vpos + Vref)와 같은 음의 전압(Vneg)을 발생시킨다.
승압 회로(510) 및 음의 전압 발생기(520)는 다양한 방식들로 구현될 수 있다. 예시적인 설계에서, 승압 회로(510) 및 음의 전압 발생기(520)는 공칭 전압 레벨들(예를 들어, 0V 및 Vpos)을 갖는 표준 디지털 제어 신호들을 기초로 동작하는 스위치드 커패시터 회로들로 구현될 수 있다.
도 6은 도 5의 승압/음의 전압 발생기(500) 내의 승압 회로(510) 및 음의 전압 발생기(520)의 예시적인 설계의 개략도를 보여준다. 승압 회로(510) 내에서, PMOS 트랜지스터(612)는 승압 회로(510)의 제 1 입력에 커플링된 하나의 소스/드레인 단자, 노드 E에 커플링된 다른 소스/드레인 단자, 및 음의 전압 발생기(520) 내의 노드 A에 커플링된 게이트를 갖는다. PMOS 트랜지스터(614)는 승압 회로(510)의 제 2 입력에 커플링된 하나의 소스/드레인 단자, 노드 F에 커플링된 다른 소스/드레인 단자, 및
Figure 112015001056619-pct00010
제어 신호를 수신하는 게이트를 갖는다. 커패시터(618)가 노드 E와 노드 F 사이에 커플링되며, C0의 커패시턴스를 갖는다. NMOS 트랜지스터(616)는 노드 F에 커플링된 드레인, 회로 접지에 커플링된 소스, 그리고 CLK_B 제어 신호를 수신하는 게이트를 갖는다.
승압 회로(510)의 제 1 입력에 양의 전압(Vpos)이 제공된다. 승압 회로(510)의 제 2 입력에 기준 전압(Vref)이 제공된다. 한 예시적인 설계에서, Vref 전압은 Vpos 전압만큼 높을 수 있고 Vpos 전압으로부터 도출될 수 있다. Vref 전압은 고정 전압일 수도 있다. 대안으로, Vref 전압은 원하는 Vneg 전압을 기초로 설정될 수 있는 조정 가능한 전압(예를 들어, 프로그램 가능한 전압)일 수도 있다.
도 6에 도시된 예시적인 설계에서, 음의 전압 발생기(520)는 PMOS 트랜지스터(622), NMOS 트랜지스터들(624, 626, 628), 커패시터들(632, 634) 및 인버터(640)를 포함하며, 이들은 도 3의 PMOS 트랜지스터(322), NMOS 트랜지스터들(324, 326, 328), 커패시터들(332, 334) 및 인버터(340)와 비슷한 방식으로 커플링된다.
도 4는 도 6의 승압 회로(510) 및 음의 전압 발생기(520)에 대한 제어 신호들의 타이밍도를 보여준다. 클록 신호의 제 1 위상(θ1) 동안 CLK_A 신호는 로직 하이이고,
Figure 112015001056619-pct00011
신호는 로직 로우이다. 클록 신호의 제 2 위상(θ2) 동안 CLK_B 신호는 로직 하이이다. CLK_A 신호,
Figure 112015001056619-pct00012
신호 및 CLK_B 신호는 로직 하이 동안 Vpos의 전압 레벨 그리고 로직 로우 동안 0V의 전압 레벨을 갖는 표준 디지털 신호들이다.
승압 회로(510) 및 음의 전압 발생기(520)는 다음과 같이 동작한다. 제 2 위상 동안, 커패시터(618)는 Vpos 전압에 의해 충전되고, 커패시터(632)는 커패시터(634)를 Vneg 전압으로 충전한다. 제 1 위상 동안, 커패시터(618)가 Vref 전압에 의해 승압되고 커패시터(632)를 충전하며, 커패시터(634)는 Vneg 전압을 제공한다.
제 2 위상 동안, 승압 회로(510) 내에서, PMOS 트랜지스터(612)는 노드 A에서의 0V에 의해 온으로 전환되고, PMOS 트랜지스터(614)는 오프로 전환되고, NMOS 트랜지스터(616)는 온으로 전환된다. 커패시터(618)는 자신의 바닥 판을 회로 접지에 커플링하고 PMOS 트랜지스터(612)를 통해 Vpos 전압에 의해 충전된다. 도 3에 관해 앞서 설명한 바와 같이, 음의 전압 발생기(520) 내에서, PMOS 트랜지스터(622)는 오프로 전환되고, NMOS 트랜지스터(624)는 온으로 전환되고, NMOS 트랜지스터(626)는 오프로 전환되고, NMOS 트랜지스터(628)는 온으로 전환된다. 커패시터(632)는 자신의 상부 판을 회로 접지에 커플링하며, 거꾸로 플립된다. 커패시터(632)는 커패시터(634)를 충전한다.
제 1 위상 동안, 승압 회로(510) 내에서, PMOS 트랜지스터(612)는 PMOS 트랜지스터(622)를 통해 자신의 게이트를 자신의 소스에 대해 단락시킴으로써 오프로 전환된다. PMOS 트랜지스터(614)는 온으로 전환되고, NMOS 트랜지스터(616)는 오프로 전환된다. 커패시터(618)는 PMOS 트랜지스터(614)를 통해 Vref 전압에 커플링된 바닥 판 및 대략 Vpos + Vref의 전압을 갖는 상부 판을 갖는다. 커패시터(618)는 자신의 전하를 음의 전압 발생기(520)에 제공한다. 도 3에 관해 앞서 설명한 바와 같이, 음의 전압 발생기(520) 내에서, PMOS 트랜지스터(622)는 온으로 전환되고, NMOS 트랜지스터(624)는 오프로 전환되고, NMOS 트랜지스터(626)는 온으로 전환되고, NMOS 트랜지스터(628)는 오프로 전환된다. 커패시터(632)는 자신의 바닥 판을 회로 접지에 커플링하고 커패시터(618)에 의해 대략 Vpos + Vref로 충전된다. 다음 제 2 위상에서, 커패시터(632)는 거꾸로 플립되며, 대략 -(Vpos + Vref)의 전압을 갖고, 커패시터(634)를 이 전압으로 충전한다. 정상 상태에서, Vneg 전압은 대략 -(Vpos + Vref - Vth)와 같고, 여기서 Vth는 NMOS 트랜지스터(628)의 임계 전압이다.
본 명세서에서 설명한 음의 전압 발생기는 다양한 이점들을 가질 수 있다. 첫째, 음의 전압 발생기는 레벨 시프터들을 사용하지 않고 발생될 수 있는 표준 디지털 제어 신호들을 기초로 작동할 수 있다. 이는 앞서 설명한 레벨 시프터들의 사용에 대한 단점들을 피할 수 있다. 이는 또한 노드 B에 커플링된 NMOS 트랜지스터들(예를 들어, 도 3의 MOS 트랜지스터들(326, 328))에 AC 커플링 커패시터들을 사용할 필요성을 피할 수 있으며, 이는 더 작은 회로 면적을 야기할 수 있다. 둘째, 음의 전압 발생기의 출력에 있는 NMOS 트랜지스터들(예를 들어, 도 3과 도 6의 NMOS 트랜지스터들(328, 628))에 대해 제어 신호가 요구되지 않는다. 이는 음의 전압 공급부에 커플링하는 제어 신호로부터의 스퍼들을 감소시킬 수 있다.
본 명세서에서 설명한 승압 회로 및 음의 전압 발생기를 포함하는 승압/음의 전압 발생기는 다양한 이점들을 가질 수 있다. 첫째, 승압/음의 전압 발생기는 양의 전압의 크기보다 더 큰 크기를 갖는 음의 전압을 제공할 수 있다. 예를 들어, Vneg 전압은 Vpos 전압 크기의 거의 2배일 수 있는데, 예를 들어 Vpos = 1.8V 그리고 Vneg
Figure 112015001056619-pct00013
-3.4V이다. 둘째, 음의 전압은 단순히 Vref 전압을 조정함으로써 프로그램 가능할 수 있다. 셋째, 앞서 설명한 바와 같이, 클록 신호의 2개의 위상들을 사용하여 승압 및 반전 기능들이 효율적으로 수행될 수 있으며, 이는 승압/음의 전압 발생기의 구현 및 동작을 단순화할 수 있다.
본 명세서에서 설명한 음의 전압 발생기들은 (예를 들어, 셀룰러폰들, 스마트폰들 등과 같은) 무선 통신 디바이스들, 태블릿들, 개인용 디지털 보조기기(PDA: personal digital assistant)들, 핸드헬드 디바이스들, 무선 모뎀들, 랩톱 컴퓨터들, 스마트북들, 넷북들, 코드리스 전화들, 무선 로컬 루프(WLL: wireless local loop) 스테이션들, 블루투스 디바이스들, 가전 디바이스들 등과 같은 다양한 전자 디바이스들에 사용될 수 있다. 무선 통신 디바이스에서 음의 전압 발생기들의 사용이 아래에서 설명된다.
도 7은 무선 통신 디바이스(700)의 예시적인 설계의 블록도를 보여준다. 이 예시적인 설계에서, 무선 디바이스(700)는 양방향 무선 통신을 지원하는 집적 회로(710), 송신기(TMTR: transmitter)(760) 및 수신기(RCVR: receiver)(770)를 포함한다. 집적 회로(710)는 주문형 집적 회로(ASIC: application specific integrated circuit) 또는 다른 어떤 타입의 IC일 수 있다.
집적 회로(710) 내에서, 음의 전압 발생기(730)는 양의 전압(Vpos)을 수신하고 제 1 음의 전압(Vneg1)을 발생시킨다. 발생기(730)는 도 3의 음의 전압 발생기(300) 또는 레벨 시프터들을 이용하지 않는 다른 어떤 음의 전압 발생기로 구현될 수 있다. 승압/음의 전압 발생기(740)는 양의 전압 및 기준 전압(Vref)을 수신하고 제 2 음의 전압(Vneg2)을 발생시킨다. 발생기(740)는 도 5와 도 6의 승압/음의 전압 발생기(500) 또는 다른 어떤 승압/음의 전압 발생기로 구현될 수 있다. 제어 신호 발생기(750)는 클록을 수신하고 음의 전압 발생기들(730, 740)에 대한 클록 및/또는 제어 신호들을 발생시킨다. 로직 회로(732)는 발생기(730)로부터 Vneg1 전압을 수신하고, Vneg1 전압을 자신의 회로들에 대한 더 낮은 전원 전압으로서 사용할 수 있다. 로직 회로(742)는 발생기(740)로부터 Vneg2 전압을 수신하고, Vneg2 전압을 자신의 회로들에 대한 더 낮은 전원 전압으로서 사용할 수 있다. 로직 회로들(732, 742)은 스위치들의 오프 전환과 같은 다양한 기능들을 수행할 수 있다.
프로세서/제어기(들)(720)는 무선 디바이스(700)에 대한 다양한 기능들, 예를 들어, 전송되는 데이터 및/또는 수신되는 데이터에 대한 처리를 수행할 수 있다. 메모리(722)는 프로세서/제어기(들)(720)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 집적 회로(710)는 또한 다른 모듈들, 프로세서들, 메모리들 등을 포함할 수도 있다.
송신기(760)는 집적 회로(710)로부터 아날로그 출력 신호를 수신하고 아날로그 출력 신호를 처리((예를 들어, 증폭, 필터링 및 상향 변환)하여 출력 무선 주파수(RF: radio frequency) 신호를 발생시키며, 이 신호는 안테나(790)를 통해 전송된다. 수신기(770)는 안테나(790)로부터 입력 RF 신호를 수신하고 입력 RF 신호를 처리(증폭, 필터링 및 하향 변환)하여 아날로그 입력 신호를 집적 회로(710)에 제공한다. 송신기(760) 및/또는 수신기(770)는 (ⅰ) 음의 전압 발생기 및/또는 승압/음의 전압 발생기를 포함하거나, 또는 (ⅱ) 음의 전압 발생기(730)로부터 Vneg1 전압을 수신하거나, 그리고/또는 (ⅲ) 승압/음의 전압 발생기(740)로부터 Vneg2 전압을 수신할 수 있다. Vneg1 및/또는 Vneg2 전압은 스위치들의 오프 전환, 회로들로의 전력 제공 등에 사용될 수 있다.
도 7에 도시된 바와 같이, 소형 음의 전압 발생기(730) 및/또는 승압/음의 전압 발생기(740)가 음의 전압들을 발생시킬 수 있으며, 이러한 전압들은 로직 회로들(732 및/또는 742)에 대한 음의 공급 전압들로서 사용될 수 있다. 집적 회로(710) 상에서 소량의 집적된 커패시턴스가 이용 가능할 수 있다. 음의 전압 발생기들(730 및/또는 740)은 앞서 설명한 바와 같이 제어될 수 있으며, 레벨 시프터들의 사용을 피할 수 있다. 이는 음의 전압 발생기들(730, 740)이 (ⅰ) 레벨 시프터들을 작동시키기 위해 음의 전압으로부터의 일부 전하를 사용하는 것으로 인한 더 낮은 효율, (ⅱ) 레벨 시프터들에서의 전이들로 인한 음의 전압의 스퍼들, (ⅲ) 레벨 시프터들의 속도로 인한 발생기들의 제한된 동작 속도 등을 비롯하여, 레벨 시프터들의 사용과 연관된 단점들을 피하게 할 수 있다.
도 8은 도 7의 송신기(760)에 사용될 수 있는 송신기(800)의 예시적인 설계의 블록도를 보여준다. 송신기(800) 내에서, 전력 증폭기(PA: power amplifier)(810)는 변조된 신호를 수신하고 증폭하여, 적절한 출력 전력 레벨을 갖는 증폭된 RF 신호를 제공한다. 정합 회로(820)가 PA(810)의 출력에 커플링되어 PA(810)에 대한 임피던스 및/또는 전력 정합을 수행한다. 정합 회로(820)는 PA(810)에 대한 원하는 정합을 얻도록 변경되거나 스위칭될 수 있는 하나 또는 그보다 많은 회로 컴포넌트들(예를 들어, 커패시터들)을 갖는 프로그램 가능한 정합 회로일 수 있다. 스위치플렉서(830)는 다수의 스위치들을 포함할 수 있다. 스위치플렉서(830)는 하나의 입력을 정합 회로(820)의 출력에 커플링하고, 다른 입력들을 다른 필터들 및/또는 정합 회로들에 커플링하고, 출력을 안테나(890)에 커플링할 수 있다. 송신기(800)는 또한, 단순하게 하기 위해 도 8에 도시되지 않은, 믹서들, 필터들, 증폭기들 등과 같은 다른 회로들을 포함할 수도 있다.
음의 전압 발생기(850)는 양의 전압(Vpos) 그리고 가능하게는 기준 전압(Vref)을 수신하고 음의 전압(Vneg)을 발생시킨다. 음의 전압 발생기(850)는 도 3의 음의 전압 발생기(300), 도 5와 도 6의 승압/음의 전압 발생기(500), 또는 다른 어떤 음의 전압 발생기로 구현될 수 있다. 제어 회로(860)는 Vpos 전압, Vneg 전압 및 디지털 제어 신호들을 수신한다. 제어 회로(860)는 정합 회로(820) 및 스위치플렉서(830)에 대해 음의 전압 레벨을 갖는 제어 신호들을 발생시킨다. Vneg 전압은 또한 송신기(800) 내의 다른 회로들에 사용될 수도 있다.
도 9는 적층형 NMOS 트랜지스터들로 구현된 N개의 RF 스위치들(930a 내지 930n)의 개략도를 보여주며, 여기서 N ≥ 1이다. RF 스위치(930a)는 적층 구조로(또는 직렬로) 커플링된 K개의 NMOS 트랜지스터들(932a 내지 932k)을 포함하며, 여기서 K는 1보다 더 큰 임의의 정수 값일 수 있다. K는 서로 다른 RF 스위치들에 대해 서로 다를 수 있다. 가장 왼쪽의 NMOS 트랜지스터(932a)는 제 1 입력 RF 신호(RFin1)를 수신하는 하나의 소스/드레인 단자를 갖고, 가장 오른쪽의 NMOS 트랜지스터(932k)는 출력 RF 신호(RFout)를 제공하는 하나의 소스/드레인 단자를 갖는다. RF 스위치(930a)는 한 단부는 서로 커플링되고 다른 단부는 NMOS 트랜지스터들(932a 내지 932k)의 게이트들에 각각 커플링된 K개의 저항들(934a 내지 934k)을 더 포함한다. 나머지 각각의 RF 스위치(930)는 RF 스위치(930a)와 비슷한 방식으로 구현될 수 있다.
도 9는 N개의 모든 RF 스위치들(930a 내지 930n)의 출력들이 노드 X에서 서로 커플링되는 예시적인 설계를 보여준다. RF 스위치들(930a 내지 930n)은 도 8의 스위치플렉서(830)에 사용될 수 있다. RF 스위치들(930a 내지 930n)은 또한, 서로 커플링되는 대신에 개별적으로 사용될 수도 있다.
제어 회로(860)는 디지털 제어 신호들, Vneg 전압 그리고 가능하게는 Vpos 전압을 기초로 N개의 RF 스위치들(930a 내지 930n)에 대한 제어 신호들(Vctrl1 내지 VctrlN)을 발생시킨다. 각각의 Vctrl 제어 신호는 대응하는 RF 스위치(930) 내의 NMOS 트랜지스터들(932)을 완전히 오프 전환시키는 Vneg의 전압 레벨을 가질 수 있다.
예시적인 설계에서, 장치(예를 들어, 무선 디바이스, IC, 회로 모듈 등)는 음의 전압 발생기에 대한 제어 회로 및 스위치를 포함할 수 있다. 음의 전압 발생기는 양의 전압을 수신하여 음의 전압을 제공할 수 있다. 스위치(예를 들어, 도 3의 NMOS 트랜지스터(326))는 음의 전압 발생기의 내부 노드 (예를 들어, 노드 B)와 회로 접지 사이에 커플링된다. 내부 노드는 각각의 스위칭 간격의 일부 동안(예를 들어, 도 4의 클록 위상(θ2) 동안) 음의 전압 레벨을 가질 수 있다. 제어 회로(예를 들어, 제어 회로(338))는 내부 노드의 음의 전압 레벨을 사용하여 스위치에 대한 제어 신호(예를 들어, Vc 제어 신호)를 발생시킬 수 있다.
예시적인 설계에서, 제어 회로는 음이 아닌 전압 레벨들을 갖는 디지털 제어 신호(예를 들어, CLK_A 신호)를 수신하여 스위치에 대해 양의 전압 레벨 및 음의 전압 레벨을 갖는 제어 신호를 제공하는 인버터(예를 들어, 도 3의 인버터(340))를 포함할 수 있다. 인버터는 예를 들어, 도 3에 도시된 것과 같이, 회로 접지에 커플링된 입력, 디지털 제어 신호를 수신하는 상위 공급 핀, 내부 노드에 커플링된 하위 공급 핀, 및 스위치에 커플링된 출력을 가질 수 있다. 제어 회로는 또한 다른 방식들로 구현될 수도 있다.
예시적인 설계에서, 음의 전압 발생기는 제 2 스위치, 제 3 스위치 및 제 4 스위치 그리고 커패시터를 더 포함할 수 있다. 제 2 스위치(예를 들어, 도 3의 PMOS 트랜지스터(322))는 음의 전압 발생기의 입력 노드와 제 2 내부 노드(예를 들어, 노드 A) 사이에 커플링될 수 있다. 제 3 스위치(예를 들어, NMOS 트랜지스터(324))는 제 2 내부 노드와 회로 접지 사이에 커플링될 수 있다. 제 4 스위치(예를 들어, NMOS 트랜지스터(328))는 음의 전압 발생기의 내부 노드와 출력 노드 사이에 커플링될 수 있다. 입력 노드는 양의 전압을 수신할 수 있고, 출력 노드는 음의 전압을 제공할 수 있다. 커패시터(예를 들어, 커패시터(332))는 내부 노드와 제 2 내부 노드 사이에 커플링될 수 있다.
제 2 스위치 및 제 3 스위치는 음이 아닌 전압 레벨들을 갖는 제 2 제어 신호 및 제 3 제어 신호(예를 들어,
Figure 112015001056619-pct00014
신호 및 CLK_B 신호)를 수신할 수 있다. 제어 회로는 음이 아닌 전압 레벨들을 갖는 제 4 제어 신호(예를 들어, CLK_A 신호)를 수신할 수 있고, 예를 들어 도 4에 도시된 바와 같이, 스위치에 대해 양의 전압 레벨 및 음의 전압 레벨을 갖는 제어 신호(예를 들어, Vc 제어 신호)를 제공할 수 있다.
예시적인 설계에서, 제 2 스위치는 PMOS 트랜지스터를 포함할 수 있다. 상기 스위치, 제 3 스위치 및 제 4 스위치는 각각 제 1 NMOS 트랜지스터, 제 2 NMOS 트랜지스터 및 제 3 NMOS 트랜지스터를 포함할 수 있다. 제 4 스위치에 대한 제 3 NMOS 트랜지스터(예를 들어, NMOS 트랜지스터(328))는 다이오드 접속될 수 있고, 내부 노드에 커플링된 제 1 소스/드레인 단자, 출력 노드에 커플링된 제 2 소스/드레인 단자, 및 출력 노드에 커플링된 게이트를 가질 수 있다.
음의 전압 발생기로부터의 음의 전압은 다양한 방식들로 사용될 수 있다. 예를 들어, 음의 전압은 (예를 들어, 도 7에 도시된 바와 같이) 무선 디바이스 내의 회로들에, (예를 들어, 도 8에 도시된 바와 같이) 송신기 내의 회로들 등에 사용될 수 있다. 예시적인 설계에서, 음의 전압은 (예를 들어, 도 9에 도시된 바와 같이) RF 스위치들에 대한 제어 신호들을 발생시키는데 사용될 수 있다. RF 스위치는 음의 전압을 기초로 발생되며 음의 전압 레벨을 갖는 제어 신호를 수신하도록 구성된 적어도 하나의 MOS 트랜지스터를 포함할 수 있다.
다른 예시적인 설계에서, 장치(예를 들어, 무선 디바이스, IC, 회로 모듈 등)는 승압 회로 및 음의 전압 발생기를 포함할 수도 있다. 승압 회로(예를 들어, 도 5와 도 6의 승압 회로(510))는 양의 전압 및 기준 전압을 수신하여 승압 전압을 제공할 수 있다. 음의 전압 발생기(예를 들어, 음의 전압 발생기(520))는 승압 회로에 커플링될 수 있고, 승압 전압을 수신하여 음의 전압을 제공할 수 있다.
예시적인 설계에서, 승압 회로는 제 1 스위치, 제 2 스위치 및 제 3 스위치 그리고 커패시터를 포함할 수 있다. 제 1 스위치(예를 들어, 도 6의 PMOS 트랜지스터(612))는 승압 회로의 제 1 입력과 출력 사이에 커플링될 수 있다. 제 2 스위치(예를 들어, PMOS 트랜지스터(614))는 승압 회로의 제 2 입력과 제 1 노드(예를 들어, 노드 F) 사이에 커플링될 수 있다. 제 3 스위치(예를 들어, NMOS 트랜지스터(616))는 제 1 노드와 회로 접지 사이에 커플링될 수 있다. 커패시터(예를 들어, 커패시터(618))는 승압 회로의 출력과 제 1 노드 사이에 커플링될 수 있다. 제 1 스위치, 제 2 스위치 및 제 3 스위치는 예를 들어, 도 6에 도시된 바와 같이, MOS 트랜지스터들을 포함할 수 있다.
예시적인 설계에서, 음의 전압 발생기는 제 1 스위치, 제 2 스위치, 제 3 스위치 및 제 4 스위치, 커패시터 그리고 제어 회로를 포함할 수 있다. 제 1 스위치(예를 들어, 도 6의 PMOS 트랜지스터(622))는 음의 전압 발생기의 입력과 제 1 노드(예를 들어, 노드 A) 사이에 커플링될 수 있다. 제 2 스위치(예를 들어, NMOS 트랜지스터(624))는 제 1 노드와 회로 접지 사이에 커플링될 수 있다. 제 3 스위치(예를 들어, NMOS 트랜지스터(626))는 제 2 노드(예를 들어, 노드 B)와 회로 접지 사이에 커플링될 수 있다. 제 4 스위치(예를 들어, NMOS 트랜지스터(628))는 제 2 노드와 음의 전압 발생기의 출력 사이에 커플링될 수 있다. 음의 전압 발생기의 입력은 승압 전압을 수신할 수 있고, 음의 전압 발생기의 출력은 음의 전압을 제공할 수 있다. 커패시터(예를 들어, 커패시터(632))는 제 1 노드와 제 2 노드 사이에 커플링될 수 있다. 제어 회로(예를 들어, 인버터(640))는 제 2 노드에서의 음의 전압 레벨을 사용하여 제 3 스위치에 대한 제어 신호를 발생시킬 수 있다. 제어 신호는 양의 전압 레벨 및 음의 전압 레벨을 가질 수 있다. 승압 회로 내의 제 1 스위치(예를 들어, PMOS 트랜지스터(612))는 예를 들어, 도 6에 도시된 바와 같이, 음의 전압 발생기의 제 1 노드(예를 들어, 노드 A)에서의 전압에 의해 제어될 수 있다.
예시적인 설계에서, 승압 회로 및 음의 전압 발생기는 클록 신호의 2개의 위상들에서 전압 승압 및 반전 기능들을 수행할 수 있다. 승압 회로는 제 1 클록 위상 동안에는 양의 전압에 의해 충전될 수 있고 제 2 클록 위상 동안에는 자신의 축전된 전하를 제공할 수 있는 제 1 커패시터(예를 들어, 커패시터(618))를 포함할 수 있다. 음의 전압 발생기는 제 2 클록 위상 동안에는 제 1 커패시터에 의해 충전될 수 있고 제 1 클록 위상 동안에는 자신의 축전된 전하를 제공할 수 있는 제 2 커패시터(예를 들어, 커패시터(632))를 포함할 수 있다. 음의 전압 발생기는 제 1 클록 위상 동안에는 제 2 커패시터에 의해 충전될 수 있고 제 2 클록 위상 동안에는 자신의 축전된 전하를 제공할 수 있는 제 3 커패시터(예를 들어, 커패시터(634))를 더 포함할 수 있다.
예시적인 설계에서, 양의 전압은 고정 전압일 수도 있고, 기준 전압은 고정 전압 또는 조정 가능한 전압(예를 들어, 프로그램 가능한 전압)일 수 있다. 음의 전압은, 기준 전압이 고정 전압이라면 고정 전압일 수 있고, 기준 전압이 조정 가능한 전압이라면 조정 가능한 전압일 수 있다.
도 10은 음의 전압을 발생시키기 위한 프로세스(1000)의 예시적인 설계를 보여준다. 음의 전압 발생기의 내부 노드(예를 들어, 노드 B)에서의 음의 전압 레벨을 사용하여, 양의 전압 레벨 및 음의 전압 레벨을 갖는 제어 신호(예를 들어, 도 3의 Vc 제어 신호)가 발생될 수 있다(블록 1012). 내부 노드와 회로 접지 사이에 커플링된 스위치(예를 들어, NMOS 트랜지스터(326))가 제어 신호를 기초로 제어될 수 있다(블록 1014). 음의 전압 발생기는 음이 아닌 전압 레벨들을 갖는 제 2 제어 신호 및 제 3 제어 신호(예를 들어,
Figure 112015001056619-pct00015
신호 및 CLK_B 신호)로 제어될 수 있는 제 2 스위치 및 제 3 스위치(예를 들어, MOS 트랜지스터들(322, 324))를 포함할 수 있다(블록 1016). 음의 전압 발생기는, 스위치가 커플링된 내부 노드에서의 전압을 기초로 제어될 수 있는 다이오드 접속 스위치(예를 들어, NMOS 트랜지스터(328))를 더 포함할 수 있다(블록 1018).
예시적인 설계에서, 음의 전압 발생기는 (예를 들어, 도 3에 도시된 것과 같이) 양의 전압을 기초로 음의 전압을 발생시킬 수 있다. 다른 예시적인 설계에서는, 양의 전압 및 기준 전압을 기초로 (예를 들어, 도 6의 승압 회로(510)에 의해) 승압 전압이 발생될 수 있다. 다음에, (예를 들어, 도 6에 도시된 바와 같이) 음의 전압 발생기가 승압 전압을 기초로 음의 전압을 발생시킬 수 있다.
본 명세서에서 설명한 음의 전압 발생기들은 IC, 아날로그 IC, 무선 주파수 IC(RFIC: radio frequency IC), 혼합 신호 IC, 주문형 집적 회로(ASIC), 인쇄 회로 보드(PCB: printed circuit board), 전자 디바이스 등에 구현될 수 있다. 전압 발생기들은 또한 상보형 금속 산화물 반도체(CMOS: complementary metal oxide semiconductor), NMOS, PMOS, 양극성 접합 트랜지스터(BJT: bipolar junction transistor), BiCMOS(bipolar-CMOS), 실리콘 게르마늄(SiGe), 갈륨 비소(GaAs), 헤테로 접합 양극성 트랜지스터(HBT: heterojunction bipolar transistor)들, 고전자 이동도 트랜지스터(HEMT: high electron mobility transistor)들, SOI(silicon-on-insulator) 등과 같은 다양한 IC 프로세스 기술들로 제조될 수 있다.
본 명세서에서 설명한 음의 전압 발생기들을 구현하는 장치는 독립형 디바이스일 수도 있고 또는 더 큰 디바이스의 일부일 수도 있다. 디바이스는 (ⅰ) 독립형 IC, (ⅱ) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 또는 그보다 많은 IC들의 세트, (ⅲ) RF 수신기(RFR: RF receiver) 또는 RF 송신기/수신기(RTR: RF transmitter/receiver)와 같은 RFIC, (ⅳ) 이동국 모뎀(MSM: mobile station modem)과 같은 ASIC, (ⅴ) 다른 디바이스들 내에 내장될 수 있는 모듈, (ⅵ) 수신기, 셀룰러폰, 무선 디바이스, 핸드셋 또는 모바일 유닛, (ⅶ) 등일 수 있다.
하나 또는 그보다 많은 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현된다면, 이 기능들은 컴퓨터 판독 가능 매체 상에 하나 또는 그보다 많은 명령들 또는 코드로서 저장되거나 이를 통해 전송될 수 있다. 컴퓨터 판독 가능 매체는 한 장소에서 다른 장소로 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체를 모두 포함한다. 저장 매체는 컴퓨터에 의해 액세스 가능한 임의의 이용 가능한 매체일 수 있다. 한정이 아닌 예시로, 이러한 컴퓨터 판독 가능 매체는 RAM, ROM, EEPROM, CD-ROM이나 다른 광 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령들이나 데이터 구조들의 형태로 원하는 프로그램 코드를 전달 또는 저장하는데 사용될 수 있으며 컴퓨터에 의해 액세스 가능한 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터 판독 가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 꼬임 쌍선, 디지털 가입자 회선(DSL: digital subscriber line), 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 전송된다면, 동축 케이블, 광섬유 케이블, 꼬임 쌍선, DSL, 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들이 매체의 정의에 포함된다. 본 명세서에서 사용된 것과 같은 디스크(disk 및 disc)는 콤팩트 디스크(CD: compact disc), 레이저 디스크(laser disc), 광 디스크(optical disc), 디지털 다기능 디스크(DVD: digital versatile disc), 플로피 디스크(floppy disk) 및 블루레이 디스크(blu-ray disc)를 포함하며, 여기서 디스크(disk)들은 보통 데이터를 자기적으로 재생하는 한편, 디스크(disc)들은 데이터를 레이저들에 의해 광학적으로 재생한다. 상기의 결합들이 또한 컴퓨터 판독 가능 매체의 범위 내에 포함되어야 한다.
본 개시의 상기의 설명은 해당 기술분야에서 통상의 지식을 가진 임의의 자가 본 개시를 이용하거나 실시할 수 있게 하도록 제공된다. 본 개시에 대한 다양한 변형들이 해당 기술분야에서 통상의 지식을 가진 자들에게 쉽게 명백할 것이며, 본 명세서에 정의된 일반 원리들은 본 개시의 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 그러므로 본 개시는 본 명세서에서 설명된 예시들 및 설계들로 한정되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특징들에 부합하는 가장 넓은 범위에 따르는 것이다.

Claims (20)

  1. 장치로서,
    음의 전압 발생기의 내부 노드와 회로 접지 사이에 커플링된 스위치 ― 상기 내부 노드는 상기 음의 전압 발생기의 출력으로부터 스위칭가능하게 절연(isolate)되고 그리고 각각의 스위칭 간격의 일부 동안 음의 전압 레벨을 가짐 ―; 및
    상기 내부 노드에 연속적으로 커플링되고 그리고 상기 내부 노드에서의 상기 음의 전압 레벨을 사용하여 상기 스위치에 대한 제어 신호를 발생시키도록 구성된 제어 회로를 포함하고,
    상기 스위칭 간격을 유발하는 클록 신호들은 양의 전압과 회로 접지 사이의 레벨들을 갖고, 기준 전압은 상기 양의 전압을 승압할 수 있는 레벨을 갖는,
    장치.
  2. 제 1 항에 있어서,
    상기 제어 회로는,
    음이 아닌 전압 레벨들을 갖는 디지털 제어 신호를 수신하고, 그리고 상기 스위치에 대해 양의 전압 레벨 및 음의 전압 레벨을 갖는 제어 신호를 제공하도록 구성된 인버터를 포함하는,
    장치.
  3. 제 2 항에 있어서,
    상기 인버터는, 회로 접지에 커플링된 입력, 상기 디지털 제어 신호를 수신하는 상위 공급 핀, 상기 내부 노드에 커플링된 하위 공급 핀, 및 상기 스위치에 커플링된 출력을 갖는,
    장치.
  4. 제 1 항에 있어서,
    상기 음의 전압 발생기의 입력 노드와 제 2 내부 노드 사이에 커플링된 제 2 스위치 ― 상기 입력 노드는 상기 양의 전압을 수신함 ―;
    상기 제 2 내부 노드와 회로 접지 사이에 커플링된 제 3 스위치;
    상기 내부 노드와 상기 음의 전압 발생기의 출력 노드 사이에 커플링된 제 4 스위치 ― 상기 출력 노드는 음의 전압을 제공함 ―; 및
    상기 내부 노드와 상기 제 2 내부 노드 사이에 커플링된 커패시터를 더 포함하는,
    장치.
  5. 제 4 항에 있어서,
    상기 제 2 스위치 및 상기 제 3 스위치는 음이 아닌 전압 레벨들을 갖는 제 2 제어 신호 및 제 3 제어 신호를 수신하고,
    상기 제어 회로는 음이 아닌 전압 레벨들을 갖는 제 4 제어 신호를 수신하고 그리고 상기 스위치에 대해 양의 전압 레벨 및 음의 전압 레벨을 갖는 제어 신호를 제공하는,
    장치.
  6. 제 4 항에 있어서,
    상기 제 2 스위치는 P 채널 금속 산화물 반도체(PMOS: P-channel metal oxide semiconductor) 트랜지스터를 포함하고,
    상기 스위치, 상기 제 3 스위치 및 상기 제 4 스위치는 각각, 제 1 N 채널 금속 산화물 반도체(NMOS) 트랜지스터, 제 2 NMOS 트랜지스터 및 제 3 NMOS 트랜지스터를 포함하는,
    장치.
  7. 제 6 항에 있어서,
    상기 제 4 스위치에 대한 상기 제 3 NMOS 트랜지스터는 다이오드 접속되며, 상기 내부 노드에 커플링된 제 1 소스/드레인 단자, 상기 출력 노드에 커플링된 제 2 소스/드레인 단자, 및 상기 출력 노드에 커플링된 게이트를 갖는,
    장치.
  8. 제 1 항에 있어서,
    상기 음의 전압 발생기로부터의 음의 전압을 기초로 발생된 제 2 제어 신호를 수신하도록 구성된 적어도 하나의 금속 산화물 반도체(MOS) 트랜지스터를 포함하는 무선 주파수(RF: radio frequency) 스위치를 더 포함하는,
    장치.
  9. 장치로서,
    양의 전압 및 기준 전압을 수신하고 그리고 승압(boosted) 전압을 제공하도록 구성된 승압 회로; 및
    상기 승압 회로에 커플링되며, 상기 승압 전압을 수신하고 그리고 음의 전압을 제공하도록 구성된 음의 전압 발생기를 포함하고,
    상기 음의 전압 발생기는 상기 음의 전압 발생기 내에서 스위칭하기 위해 상기 음의 전압 발생기 내부에서 발생된 음의 전압을 이용하고, 상기 내부에서 발생된 음의 전압은 상기 음의 전압 발생기의 출력으로부터 스위칭가능하게 절연되고, 상기 승압 회로 및 음의 전압 발생기에 대한 클록 신호들은 상기 양의 전압과 회로 접지 사이의 레벨들을 갖고, 상기 기준 전압은 상기 양의 전압을 승압할 수 있는 레벨을 갖는,
    장치.
  10. 제 9 항에 있어서,
    상기 승압 회로는,
    상기 승압 회로의 제 1 입력과 출력 사이에 커플링된 제 1 스위치;
    상기 승압 회로의 제 2 입력과 제 1 노드 사이에 커플링된 제 2 스위치;
    상기 제 1 노드와 회로 접지 사이에 커플링된 제 3 스위치; 및
    상기 승압 회로의 출력과 상기 제 1 노드 사이에 커플링된 커패시터를 포함하는,
    장치.
  11. 제 9 항에 있어서,
    상기 음의 전압 발생기는,
    상기 음의 전압 발생기의 입력과 제 1 노드 사이에 커플링된 제 1 스위치 ― 상기 입력은 상기 승압 전압을 수신함 ―;
    상기 제 1 노드와 회로 접지 사이에 커플링된 제 2 스위치;
    제 2 노드와 회로 접지 사이에 커플링된 제 3 스위치;
    상기 제 2 노드와 상기 음의 전압 발생기의 출력 사이에 커플링된 제 4 스위치 ― 상기 출력은 상기 음의 전압을 제공함 ―; 및
    상기 제 1 노드와 상기 제 2 노드 사이에 커플링된 커패시터를 포함하는,
    장치.
  12. 제 11 항에 있어서,
    상기 음의 전압 발생기는,
    상기 제 2 노드에서의 음의 전압 레벨을 사용하여 상기 제 3 스위치에 대한 제어 신호를 발생시키도록 구성된 제어 회로를 더 포함하며,
    상기 제어 신호는 양의 전압 레벨 및 음의 전압 레벨을 갖는,
    장치.
  13. 제 11 항에 있어서,
    상기 승압 회로는,
    상기 승압 회로의 입력과 출력 사이에 커플링되는 제 5 스위치를 포함하고,
    상기 제 5 스위치는 상기 음의 전압 발생기의 제 1 노드에서의 전압에 의해 제어되는,
    장치.
  14. 제 9 항에 있어서,
    상기 승압 회로는 제 1 커패시터를 포함하며, 상기 제 1 커패시터는 제 1 클록 위상 동안에는 상기 양의 전압에 의해 충전되고 그리고 제 2 클록 위상 동안에는 상기 제 1 커패시터 상에 축전된(stored) 전하를 제공하고,
    상기 음의 전압 발생기는 제 2 커패시터를 포함하며, 상기 제 2 커패시터는 상기 제 2 클록 위상 동안에는 상기 제 1 커패시터에 의해 충전되고 그리고 상기 제 1 클록 위상 동안에는 상기 제 2 커패시터 상에 축전된 전하를 제공하는,
    장치.
  15. 제 14 항에 있어서,
    상기 음의 전압 발생기는 제 3 커패시터를 더 포함하며, 상기 제 3 커패시터는 상기 제 1 클록 위상 동안에는 상기 제 2 커패시터에 의해 충전되고 그리고 상기 제 2 클록 위상 동안에는 상기 제 3 커패시터 상에 축전된 전하를 제공하는,
    장치.
  16. 제 9 항에 있어서,
    상기 기준 전압은, 조정 가능한 전압이거나, 상기 양의 전압을 기초로 발생되거나, 또는 둘 모두인,
    장치.
  17. 방법으로서,
    음의 전압 발생기의 내부 노드에서의 음의 전압 레벨을 사용하여 양의 전압 레벨 및 음의 전압 레벨을 갖는 제어 신호를 발생시키는 단계 ― 상기 내부 노드는 상기 음의 전압 발생기의 출력으로부터 스위칭가능하게 절연되고 그리고 각각의 스위칭 간격의 일부 동안 음의 전압 레벨을 가짐 ―; 및
    상기 내부 노드에 연속적으로 커플링된 제어 회로로 스위치를 제어하는 단계를 포함하고,
    상기 스위치는 상기 제어 신호에 기초하여 상기 내부 노드와 회로 접지 사이에 커플링되고, 상기 스위칭 간격을 유발하는 클록 신호들은 양의 전압과 회로 접지 사이의 레벨들을 갖고, 기준 전압은 상기 양의 전압을 승압할 수 있는 레벨을 갖는,
    방법.
  18. 제 17 항에 있어서,
    상기 양의 전압 및 상기 기준 전압을 기초로 승압 전압을 발생시키는 단계; 및
    상기 승압 전압을 기초로 상기 음의 전압 발생기로 음의 전압을 발생시키는 단계를 더 포함하는,
    방법.
  19. 장치로서,
    음의 전압을 발생시키기 위한 수단;
    상기 음의 전압을 발생시키기 위한 수단의 내부 노드에서의 음의 전압 레벨을 사용하여 양의 전압 레벨 및 음의 전압 레벨을 갖는 제어 신호를 발생시키기 위한 수단 ― 상기 내부 노드는 상기 음의 전압을 발생시키기 위한 수단의 출력으로부터 스위칭가능하게 절연되고 그리고 각각의 스위칭 간격의 일부 동안 음의 전압 레벨을 갖고, 상기 제어 신호를 발생시키기 위한 수단은 상기 내부 노드에 연속적으로 커플링됨 ―; 및
    상기 제어 신호를 기초로, 상기 내부 노드와 회로 접지 사이에 커플링된 스위치를 제어하기 위한 수단을 포함하고,
    상기 스위칭 간격을 유발하는 클록 신호들은 양의 전압과 회로 접지 사이의 레벨들을 갖고, 기준 전압은 상기 양의 전압을 승압할 수 있는 레벨을 갖는,
    장치.
  20. 제 19 항에 있어서,
    상기 양의 전압 및 상기 기준 전압을 기초로 승압 전압을 발생시키기 위한 수단을 더 포함하며,
    상기 음의 전압을 발생시키기 위한 수단은 상기 승압 전압을 기초로 상기 음의 전압을 발생시키도록 구성되는,
    장치.
KR1020157000255A 2012-06-08 2013-06-07 음의 전압 발생기들 KR102162384B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261657307P 2012-06-08 2012-06-08
US61/657,307 2012-06-08
US13/646,275 US9111601B2 (en) 2012-06-08 2012-10-05 Negative voltage generators
US13/646,275 2012-10-05
PCT/US2013/044810 WO2013185091A1 (en) 2012-06-08 2013-06-07 Negative voltage generators

Publications (2)

Publication Number Publication Date
KR20150016998A KR20150016998A (ko) 2015-02-13
KR102162384B1 true KR102162384B1 (ko) 2020-10-06

Family

ID=48670107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157000255A KR102162384B1 (ko) 2012-06-08 2013-06-07 음의 전압 발생기들

Country Status (4)

Country Link
US (1) US9111601B2 (ko)
KR (1) KR102162384B1 (ko)
CN (1) CN104335280B (ko)
WO (1) WO2013185091A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8611437B2 (en) 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9338036B2 (en) 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
US9171607B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended system-on-package
US9153314B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9076551B2 (en) * 2013-03-15 2015-07-07 Nvidia Corporation Multi-phase ground-referenced single-ended signaling
US9170980B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9153539B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9147447B2 (en) 2013-03-15 2015-09-29 Nvidia Corporation Ground-referenced single-ended memory interconnect
CN104867465B (zh) * 2015-05-11 2017-08-25 深圳市华星光电技术有限公司 负压信号生成电路
FR3011146B1 (fr) * 2013-09-23 2015-10-23 Commissariat Energie Atomique Circuit de pompe de charge de generation d'une tension negative
KR101616608B1 (ko) * 2014-01-28 2016-04-28 삼성전기주식회사 고주파 스위치 회로 및 전자기기
CN104518663B (zh) * 2014-07-18 2017-03-29 上海华虹宏力半导体制造有限公司 负压电荷泵反馈电路
US9577626B2 (en) 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9467124B2 (en) 2014-09-30 2016-10-11 Skyworks Solutions, Inc. Voltage generator with charge pump and related methods and apparatus
JP5911614B1 (ja) * 2015-01-19 2016-04-27 力晶科技股▲ふん▼有限公司 負基準電圧発生回路
KR101657878B1 (ko) * 2015-03-09 2016-09-19 성균관대학교산학협력단 플로팅 스위치 게이트 드라이버의 전원 회로 및 이를 포함하는 플로팅 스위치 게이트 구동 회로
CN106656126A (zh) * 2015-10-28 2017-05-10 上海新微技术研发中心有限公司 负电压产生电路、射频开关系统和射频开关电路控制方法
CN105529907A (zh) * 2015-12-11 2016-04-27 中国航空工业集团公司西安航空计算技术研究所 一种dc-dc负压产生电路及方法
CN110611424B (zh) * 2017-02-28 2021-10-26 华为技术有限公司 电压转换器及其控制方法和电压转换系统
TW201942604A (zh) * 2018-04-01 2019-11-01 香港商印芯科技股份有限公司 光學識別模組
CN108832809A (zh) * 2018-07-04 2018-11-16 电子科技大学 一种用于产生负压的dc-dc电路
KR102523373B1 (ko) * 2018-11-13 2023-04-18 삼성전기주식회사 네가티브 전압 회로
KR102646541B1 (ko) * 2019-05-15 2024-03-11 삼성전기주식회사 Ldo 레귤레이터 없는 네가티브 전압 생성회로
JPWO2021220629A1 (ko) * 2020-04-27 2021-11-04
CN215835383U (zh) * 2020-05-06 2022-02-15 意法半导体股份有限公司 电子电路
US11451130B2 (en) * 2020-05-06 2022-09-20 Stmicroelectronics S.R.L. Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
US11502619B1 (en) * 2021-07-30 2022-11-15 Texas Instruments Incorporated Hybrid multi-level inverter and charge pump
CN113708747B (zh) * 2021-10-28 2022-02-08 广州慧智微电子股份有限公司 受控开关切换电路和开关装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169548A1 (en) * 2002-10-16 2004-09-02 Nec Corporation Simple step-up apparatus including level shift circuits capable of low breakdown voltage
US20080122505A1 (en) * 2006-09-01 2008-05-29 Sitronix Technology Corp. Charge-pump circuit capable of regulating voltage without any external voltage regulator
US20110018619A1 (en) * 2009-07-22 2011-01-27 Qualcomm Incorporated Integrated negative voltage generator

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69627142T2 (de) 1996-08-02 2003-10-16 St Microelectronics Srl Bidirektionale Ladungspumpe
TW494631B (en) * 2000-01-26 2002-07-11 Sanyo Electric Co Charge pump circuit
JP3702166B2 (ja) * 2000-02-04 2005-10-05 三洋電機株式会社 チャージポンプ回路
JP3872927B2 (ja) 2000-03-22 2007-01-24 株式会社東芝 昇圧回路
US7796969B2 (en) * 2001-10-10 2010-09-14 Peregrine Semiconductor Corporation Symmetrically and asymmetrically stacked transistor group RF switch
US6720822B2 (en) * 2001-10-31 2004-04-13 Stmicroelectronics S.R.L. Negative charge pump architecture with self-generated boosted phases
US6917240B2 (en) 2003-01-06 2005-07-12 Texas Instruments Incorporated Reconfigurable topology for switching and charge pump negative polarity regulators
JP4965069B2 (ja) * 2004-10-21 2012-07-04 ラピスセミコンダクタ株式会社 半導体集積回路
JP2006203747A (ja) * 2005-01-24 2006-08-03 Sanyo Electric Co Ltd チャージポンプ回路
JP2007129828A (ja) * 2005-11-04 2007-05-24 Sanyo Electric Co Ltd チャージポンプ回路
ITMI20062517A1 (it) * 2006-12-28 2008-06-29 St Microelectronics Srl Regolatore di una pompa di carica e struttura circuitale comprendente detto regolatore
JP4925866B2 (ja) * 2007-02-28 2012-05-09 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
CN100592153C (zh) 2007-06-08 2010-02-24 群康科技(深圳)有限公司 负电压产生电路
US7990741B2 (en) 2008-07-16 2011-08-02 Aptina Imaging Corporation Comparator controlled charge pump for negative voltage booster
JP5342324B2 (ja) * 2009-05-26 2013-11-13 ルネサスエレクトロニクス株式会社 昇圧回路
KR20100138146A (ko) * 2009-06-24 2010-12-31 삼성전자주식회사 고효율의 차지 펌프
JP2011120407A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp チャージポンプ回路
CN101860368B (zh) * 2010-05-10 2012-12-05 中国电子科技集团公司第五十八研究所 一种适用于标准cmos工艺的负电压有效传输电路
KR101764125B1 (ko) * 2010-12-15 2017-08-02 삼성전자주식회사 음의 고전압 발생기 및 음의 고전압 발생기를 포함하는 비휘발성 메모리 장치
KR20120068228A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
TWI492508B (zh) * 2011-01-04 2015-07-11 Novatek Microelectronics Corp 電荷泵電路及應用其之驅動積體電路
TWI497254B (zh) * 2012-07-19 2015-08-21 Alpha Imaging Technology Corp 開關電路及應用其之充電幫浦
US9312755B2 (en) * 2013-03-05 2016-04-12 Qualcomm Incorporated Charge pump power savings

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169548A1 (en) * 2002-10-16 2004-09-02 Nec Corporation Simple step-up apparatus including level shift circuits capable of low breakdown voltage
US20080122505A1 (en) * 2006-09-01 2008-05-29 Sitronix Technology Corp. Charge-pump circuit capable of regulating voltage without any external voltage regulator
US20110018619A1 (en) * 2009-07-22 2011-01-27 Qualcomm Incorporated Integrated negative voltage generator

Also Published As

Publication number Publication date
KR20150016998A (ko) 2015-02-13
CN104335280B (zh) 2018-05-18
US9111601B2 (en) 2015-08-18
CN104335280A (zh) 2015-02-04
WO2013185091A1 (en) 2013-12-12
US20130328597A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
KR102162384B1 (ko) 음의 전압 발생기들
US8283964B2 (en) Level shifters and high voltage logic circuits
US8686796B2 (en) RF power amplifiers with improved efficiency and output power
US8901989B2 (en) Adaptive gate drive circuit with temperature compensation
EP2460270B1 (en) Switch with improved biasing
US7492215B2 (en) Power managing apparatus
US8461911B2 (en) Semiconductor switch for switching terminals
EP2460271A1 (en) Switches with bias resistors for even voltage distribution
US20110018619A1 (en) Integrated negative voltage generator
CN114731140A (zh) 级联放大器的导通时间加速
JP2013172482A (ja) スイッチ制御回路、半導体装置および無線通信装置
US7868657B1 (en) High voltage logic circuits
WO2023018563A1 (en) Current mirror pre-bias for increased transition speed
JP5778688B2 (ja) 高耐圧反転型チャージポンプ
US7834668B2 (en) Single threshold and single conductivity type amplifier/buffer
US7551035B2 (en) Fast converter for crossing voltage domains
US11258445B2 (en) Radio frequency apparatus and voltage generating device thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant