KR102119077B1 - 가공 방법 - Google Patents

가공 방법 Download PDF

Info

Publication number
KR102119077B1
KR102119077B1 KR1020140121067A KR20140121067A KR102119077B1 KR 102119077 B1 KR102119077 B1 KR 102119077B1 KR 1020140121067 A KR1020140121067 A KR 1020140121067A KR 20140121067 A KR20140121067 A KR 20140121067A KR 102119077 B1 KR102119077 B1 KR 102119077B1
Authority
KR
South Korea
Prior art keywords
processing
target pattern
line
processed
workpiece
Prior art date
Application number
KR1020140121067A
Other languages
English (en)
Other versions
KR20150034615A (ko
Inventor
사토시 사와키
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150034615A publication Critical patent/KR20150034615A/ko
Application granted granted Critical
Publication of KR102119077B1 publication Critical patent/KR102119077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Numerical Control (AREA)

Abstract

본 발명은 가공 예정 라인의 오검출에 따르는 피가공물의 파손을 방지할 수 있는 가공 방법을 제공하는 것을 과제로 한다.
가공 예정 라인(13)을 사이에 두는 제1 타겟 패턴과 제2 타겟 패턴을 선정하여 기억시키고, 제1 타겟 패턴으로부터 가공 예정 라인까지의 제1 거리와 제2 타겟 패턴으로부터 가공 예정 라인까지의 제2 거리의 비율을 기억시키는 티치 단계와, 피가공물(11) 상에서 제1 타겟 패턴 및 제2 타겟 패턴을 각각 검출하고, 검출한 제1 타겟 패턴과 제2 타겟 패턴 사이의 거리를 티치 단계에서 기억시킨 비율로 분할한 위치를 가공 예정 라인으로서 검출하는 가공 예정 라인 검출 단계와, 가공 예정 라인 검출 단계에서 검출된 가공 예정 라인을 따라서 가공 수단(4)으로 가공하는 가공 단계를 구비하는 구성이 제시된다.

Description

가공 방법{MACHINING METHOD}
본 발명은, 판형의 피가공물을 가공 예정 라인을 따라서 가공하는 가공 방법에 관한 것이다.
반도체 웨이퍼 등의 피가공물은, 예컨대 원환형의 절삭 블레이드를 구비하는 절삭 장치나, 레이저 조사용 가공 헤드를 구비하는 레이저 가공 장치로 가공된다. 이러한 가공 장치에서, 피가공물의 가공 전에는, 절삭 블레이드나 가공 헤드 등의 가공 유닛과 피가공물의 위치 관계를 조정하는 자동 정렬(autoalignment)이 실시되고 있다(예컨대 특허문헌 1 참조).
자동 정렬에서는, 가공 장치에 대하여, 피가공물의 특징적인 패턴을 타겟 패턴으로서 설정하고, 타겟 패턴으로부터 가공 예정 라인까지의 거리를 등록한다. 이에 따라, 가공 장치는, 피가공물을 촬상하여 얻어지는 타겟 패턴에 기초하여 가공 예정 라인의 위치를 특정하고, 가공 유닛을 가공 예정 라인에 위치하게 하여 피가공물을 가공할 수 있다.
특허문헌 1 : 일본 특허 공개 평7-321181호 공보
그런데, 휘어짐이나 변형이 생기기 쉬운 패키지 기판이나 소결 세라믹스 기판 등의 피가공물에서는, 타겟 패턴으로부터 가공 예정 라인까지의 거리가 일정하지 않고 불규칙하게 된다. 또한, 패턴 정밀도가 낮은 피가공물에서는, 타겟 패턴으로부터 가공 예정 라인까지의 거리가, 가공 장치에 등록된 값으로부터 크게 어긋나는 경우도 있다.
그 때문에, 이러한 피가공물에 대하여 종래의 자동 정렬 처리를 적용하면, 가공 예정 라인이 아닌 영역을 가공 예정 라인으로서 검출하여, 피가공물을 잘못된 위치에서 가공하여 파손시킬 우려가 있다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 가공 예정 라인의 오검출에 따르는 피가공물의 파손을 방지할 수 있는 가공 방법을 제공하는 것이다.
본 발명에 의하면, 피가공물의 가공 방법으로서, 피가공물에 있어서, 가공 예정 라인을 사이에 두는 제1 타겟 패턴과 제2 타겟 패턴을 선정하여 기억시키고, 상기 제1 타겟 패턴 및 상기 제2 타겟 패턴의 좌표 위치와, 상기 제1 타겟 패턴으로부터 상기 가공 예정 라인까지의 제1 거리와 상기 제2 타겟 패턴으로부터 상기 가공 예정 라인까지의 제2 거리의 비율을 기억시키는 티치 단계(teach step)와, 상기 티치 단계에서 기억시킨 상기 제1 타겟 패턴 및 상기 제2 타겟 패턴의 좌표 위치에 대하여 피가공물을 조합(粗合; 개략적으로 맞추는 것을 의미함)하는 조합 단계와, 상기 조합 단계를 실시한 후, 상기 티치 단계에서 기억시킨 상기 제1 타겟 패턴 및 상기 제2 타겟 패턴의 좌표 위치를 기초로 피가공물 상에서 상기 제1 타겟 패턴 및 상기 제2 타겟 패턴을 각각 검출하고, 검출한 상기 제1 타겟 패턴과 상기 제2 타겟 패턴 사이의 거리를 상기 티치 단계에서 기억시킨 상기 비율로 분할한 위치를 가공 예정 라인으로서 검출하는 가공 예정 라인 검출 단계와, 상기 가공 예정 라인 검출 단계에서 검출된 상기 가공 예정 라인을 따라서 가공 수단으로 가공하는 가공 단계를 구비한 것을 특징으로 하는 가공 방법이 제공된다.
또한, 본 발명에 있어서, 피가공물은, 가공 예정 라인을 사이에 두고 한쌍의 동일 타겟 패턴을 가지며, 제1 타겟 패턴과 제2 타겟 패턴은 동일 패턴인 것이 바람직하다.
본 발명의 가공 방법에서는, 가공 예정 라인을 사이에 두는 제1 타겟 패턴과 제2 타겟 패턴의 거리를, 티치 단계에서 기억시킨 비율을 이용하여 분할함으로써 가공 예정 라인을 검출하기 때문에, 제1 타겟 패턴과 제2 타겟 패턴 사이에 위치하는 가공 예정 라인을 적절하게 검출할 수 있다. 따라서, 가공 예정 라인의 오검출에 따르는 피가공물의 파손을 방지할 수 있다.
도 1은 본 실시형태의 가공 방법으로 가공되는 피가공물의 구성예를 모식적으로 나타내는 평면도이다.
도 2는 티치 단계를 모식적으로 나타내는 평면도이다.
도 3은 가공 예정 라인 검출 단계를 모식적으로 나타내는 평면도이다.
도 4는 가공 단계를 모식적으로 나타내는 사시도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시형태에 관해 설명한다. 본 실시형태에 따른 가공 방법은, 티치 단계(도 2 참조), 조합 단계, 가공 예정 라인 검출 단계(도 3 참조), 가공 단계(도 4 참조)를 포함한다.
티치 단계에서는, 가공 예정 라인을 사이에 두도록 선정된 제1 타겟 패턴 및 제2 타겟 패턴, 그리고 이들의 좌표 위치를 가공 장치에 기억시키고, 제1 타겟 패턴으로부터 가공 예정 라인까지의 제1 거리와, 제2 타겟 패턴으로부터 가공 예정 라인까지의 제2 거리의 비율을 가공 장치에 기억시킨다.
조합 단계에서는, 피가공물을 가공 장치에 위치 맞춤한다. 가공 예정 라인 검출 단계에서는, 피가공물 상에서 검출한 제1 타겟 패턴 및 제2 타겟 패턴의 거리를, 전술한 비율을 이용하여 분할하여 가공 예정 라인을 검출한다. 가공 단계에서는, 가공 예정 라인을 따라서 피가공물을 가공한다. 이하, 본 실시형태에 따른 가공 방법에 관해 상세히 설명한다.
도 1은, 본 실시형태의 가공 방법으로 가공되는 피가공물의 구성예를 모식적으로 나타내는 평면도이다. 도 1에 나타낸 바와 같이, 피가공물(11)은, IC 등의 디바이스가 형성된 반도체칩(도시하지 않음)을 수지 밀봉하여 구성되는 대략 직사각형의 CSP(Chip Size Package) 기판이다.
피가공물(11)의 표면은, 격자형으로 배열된 가공 예정 라인(스트리트)(13)에 의해 복수의 영역(15)으로 구획되어 있고, 각 영역(15)에는 디바이스의 전극과 접속되는 36개(6개×6개)의 범프(17)가 설치되어 있다.
범프(17)는, 예컨대 대략 구 형상의 땜납볼이다. 가공 장치(2)(도 4 참조)는, 이 범프(17)를 기준으로 가공 예정 라인(13)과 가공 유닛(가공 수단)(4)을 위치 맞춤하여 피가공물(11)을 가공한다.
본 실시형태의 가공 방법에서는, 우선 피가공물(11)의 가공 예정 라인(13)을 검출하기 위해 필요한 정보를 기억시키는 티치 단계를 실시한다. 도 2는, 티치 단계를 모식적으로 나타내는 평면도이다.
티치 단계에서는, 우선 등록용 피가공물(11a)을 가공 장치(2)의 척테이블(도시하지 않음)에 흡인 유지시킨다. 그리고, 도 2에 나타낸 바와 같이, 피가공물(11a)의 표면측을 가공 장치(2)의 카메라(도시하지 않음)로 촬상하여, 제1 방향으로 연장되는 임의의 가공 예정 라인(13a)을 사이에 두는 2개의 영역(15a, 15b)을 포함하는 촬상 화상(19a)을 취득한다.
다음으로, 촬상 화상(19a) 중의 2개의 영역(15a, 15b)에 각각 포함되는 특징적인 패턴의 화상(21a, 21b)을 선정하여, 제1 타겟 패턴 및 제2 타겟 패턴으로서 컨트롤러(도시하지 않음) 내의 메모리에 기억시킨다. 즉, 대상의 가공 예정 라인(13a)을 사이에 두는 2개의 특징적인 패턴이, 제1 타겟 패턴 및 제2 타겟 패턴으로서 선택된다.
또, 본 실시형태의 피가공물(11)은, 대상의 가공 예정 라인(13)을 사이에 두고 동일한 타겟 패턴을 갖고 있고, 제1 타겟 패턴 및 제2 타겟 패턴에는 동일한 패턴의 화상(21a, 21b)이 선택되어 있다. 이들 화상(21a, 21b)에는, 필터 처리 등의 화상 처리가 적용되어도 좋다.
제1 타겟 패턴 및 제2 타겟 패턴이 선택된 후에는, 화상(21a, 21b)의 중심의 좌표를, 제1 타겟 패턴 및 제2 타겟 패턴의 좌표 위치로서 메모리에 기억시킨다.
또한, 제1 타겟 패턴으로부터 대상의 가공 예정 라인(13a)까지의 제1 거리와, 제2 타겟 패턴으로부터 대상의 가공 예정 라인(13a)까지의 제2 거리의 비율을 산출하여 메모리에 기억시킨다. 제1 거리 및 제2 거리는, 각각 화상(21a, 21b)의 중심으로부터 대상의 가공 예정 라인(13a)의 중앙까지의 거리 Da, Db에 해당한다. 따라서, 메모리에는, 제1 거리와 제2 거리의 비율로서, 거리 Da와 거리 Db의 비율을 기억시킨다.
전술한 바와 같이, 촬상 화상(19a)에 기초하는 일련의 처리를 실시한 후에는, 동일한 가공 예정 라인(13a)에 대하여 다른 영역에서 촬상 화상을 취득하여, 동일한 처리를 실시하는 것이 바람직하다. 이와 같이, 1개의 가공 예정 라인(13)에 관해 복수의 영역에서 얻어지는 정보를 기억시킴으로써, 이후의 가공 예정 라인 검출 단계에서 가공 예정 라인(13)을 매우 정밀하게 검출할 수 있다.
제1 방향으로 연장되는 가공 예정 라인(13)의 정보를 기억시킨 후에는, 척테이블을 90도 회전시켜, 제1 방향과 직교하는 제2 방향으로 연장되는 가공 예정 라인(13)의 정보를 기억시킨다. 또, 전술한 처리는, 임의의 가공 예정 라인(13)에 관해 실시할 수 있다. 예컨대, 모든 가공 예정 라인(13)을 검출할 필요가 있는 경우에는, 제1 방향으로 연장되는 모든 가공 예정 라인(13)의 정보를 기억시킨 후에, 제2 방향으로 연장되는 모든 가공 예정 라인(13)의 정보를 기억시키면 된다.
단, 가장 끝에 위치하는 가공 예정 라인(13)과 같이, 제1 타겟 패턴 및 제2 타겟 패턴을 선택할 수 없는 가공 예정 라인(13)에 관해서는, 전술한 처리를 실시할 수 없다. 이러한 가공 예정 라인(13)의 위치는, 인접하는 가공 예정 라인(13)의 위치나, 가공 예정 라인(13) 사이의 거리를 나타내는 인덱스량 등에 기초하여 구할 수 있다.
이상의 처리는, 작업자의 수동 조작에 의해 행해져도 좋고, 컨트롤러에 의한 자동처리로 행해져도 좋다. 티치 단계의 종료 후에는, 척테이블로부터 등록용 피가공물(11a)이 반출된다.
다음으로, 가공 장치(2)에 대하여 처리용 피가공물(11b)의 위치를 맞추는 조합 단계를 실시한다. 조합 단계에서는, 처리용 피가공물(11b)의 척테이블에 대한 위치가, 티치 단계에서 사용된 등록용 피가공물(11a)의 척테이블에 대한 위치와 대략 동일해지도록, 처리용 피가공물(11b)을 척테이블에 배치한다.
예컨대, 가공 예정 라인(13)을 사이에 두고 동일한 타겟 패턴을 갖는 본 실시형태의 피가공물(11)에서는, 처리용 피가공물(11b)의 척테이블에 대한 위치가 1 인덱스량 이상 어긋나면, 다른 가공 예정 라인(13)을 오검출할 가능성이 높아진다.
따라서, 본 실시형태에서는, 처리용 피가공물(11b)의 척테이블에 대한 위치와, 티치 단계에서 사용된 등록용 피가공물(11a)의 척테이블에 대한 위치가, X축 방향 및 Y축 방향에서 1 인덱스량 이상 틀어지지 않도록 한다.
이 조합 단계에 의해, 이후의 가공 예정 라인 검출 단계에서 가공 예정 라인(13)을 적절하게 검출할 수 있게 된다. 또, 조합 단계는, 작업자의 수동 반송에 의해 실시되어도 좋고, 자동 반송으로 실시되어도 좋다.
조합 단계 후에는, 가공 예정 라인(13)의 위치를 검출하는 가공 예정 라인 검출 단계를 실시한다. 도 3은, 가공 예정 라인 검출 단계를 모식적으로 나타내는 평면도이다. 가공 예정 라인 검출 단계에서는, 우선 컨트롤러에 등록된 제1 타겟 패턴 및 제2 타겟 패턴의 좌표 위치에 기초하여, 처리용 피가공물(11b)의 표면측을 카메라로 촬상한다.
이것에 의해, 2개의 영역(15c, 15d)을 포함하는 촬상 화상(19b)을 취득한다. 다음으로, 촬상 화상(19b) 중에서, 제1 타겟 패턴 및 제2 타겟 패턴[화상(21a, 21b)]과의 상관도가 가장 강한 패턴의 화상(21c, 21d)을 패턴 매칭에 의해 검출된다.
그 후, 검출된 화상(21c, 21d)의 중심 좌표간 거리를, 티치 단계에서 기억시킨 제1 거리와 제2 거리의 비율(즉, 거리 Da와 거리 Db의 비율)을 이용하여 분할하고, 제1 방향으로 연장되는 가공 예정 라인(13b)의 중앙의 위치를 구한다. 이상과 같이 하여, 제1 방향으로 연장되는 가공 예정 라인(13)의 위치를 검출한 후에는, 척테이블을 90도 회전시켜, 제1 방향과 직교하는 제2 방향으로 연장되는 가공 예정 라인(13)의 위치를 검출한다.
이 가공 예정 라인 검출 단계에서는, 전술한 바와 같이, 모든 가공 예정 라인(13)을 검출해도 좋고, 미리 지정된 가공 예정 라인(13)만을 검출해도 좋다. 미리 지정된 가공 예정 라인(13)만을 검출하는 경우에는, 예컨대 검출된 가공 예정 라인(13)과 인덱스량에 기초하여, 나머지 가공 예정 라인(13)의 위치를 구할 수 있다. 또한, 검출된 가공 예정 라인(13)들 사이에 존재하는 가공 예정 라인(13)의 갯수에 기초하여, 나머지 가공 예정 라인(13)의 위치를 구해도 좋다.
가공 예정 라인 검출 단계 후에는, 가공 예정 라인(13b)을 따라서 처리용 피가공물(11b)을 가공하는 가공 단계를 실시한다. 도 4는, 가공 단계를 모식적으로 나타내는 사시도이다. 가공 단계에서는, 우선 가공 예정 라인 검출 단계에서 검출된 가공 예정 라인(13b)의 위치 정보에 기초하여, 가공 장치(2)의 가공 유닛(4)을 가공 예정 라인(13b)에 위치 맞춤한다.
도 4에 나타낸 바와 같이, 가공 유닛(4)은, 수평 방향으로 연장되는 회전축의 둘레에 회전 가능하게 지지된 스핀들(6)을 구비하고 있다. 스핀들(6)의 일단측에는, 원환형의 절삭 블레이드(8)가 장착되어 있다. 스핀들(6)의 타단측에는 모터(도시하지 않음)가 연결되어 있고, 스핀들(6)에 장착된 절삭 블레이드(8)는 이 모터의 회전력에 의해 회전한다.
위치 맞춤 후에는, 절삭 블레이드(8)를 회전시켜 피가공물(11b)에 절입시키고, 척테이블과 절삭 블레이드(8)를 가공 대상의 가공 예정 라인(13b)을 따라서 상대 이동(가공 이송)시킨다. 그 결과, 피가공물(11)은 가공 대상의 가공 예정 라인(13b)을 따라서 절삭된다.
그 후, 절삭 블레이드(8)를 상승시키고, 척테이블과 절삭 블레이드(8)를 가공 대상의 가공 예정 라인(13b)에 대하여 직교하는 방향으로 상대 이동(인덱싱 이송)시켜, 인접하는 가공 예정 라인(13b)에 절삭 블레이드(8)를 위치 맞춤한다. 위치 맞춤 후에는, 인접하는 가공 예정 라인(13b)을 따라서 동일하게 피가공물(11b)을 절삭한다.
이 동작을 반복하여, 제1 방향으로 연장되는 모든 가공 예정 라인(13b)을 따라서 피가공물(11b)을 절삭한 후에는 척테이블을 90° 회전시켜, 제1 방향과 직교하는 제2 방향으로 연장되는 가공 예정 라인(13b)을 따라서 피가공물(11b)을 절삭한다. 피가공물(11b)이 모든 가공 예정 라인(13b)을 따라서 절삭되면 가공 단계는 종료된다.
이상과 같이, 본 실시형태에서는, 가공 예정 라인(13)을 사이에 두는 제1 타겟 패턴과 제2 타겟 패턴의 거리를, 티치 단계에서 기억시킨 비율을 이용하여 분할함으로써 가공 예정 라인(13)을 검출하기 때문에, 제1 타겟 패턴과 제2 타겟 패턴 사이에 위치하는 가공 예정 라인(13)을 적절하게 검출할 수 있다.
특히, 본 실시형태에서는, 영역(15)에서 가공 예정 라인(13)에 근접하는 외주 부분을 제1 타겟 패턴 또는 제2 타겟 패턴으로서 설정하고 있기 때문에, 검출된 가공 예정 라인(13)이 영역(15)과 겹치지는 않는다. 따라서, 가공 예정 라인의 오검출에 따르는 피가공물의 파손을 확실하게 방지할 수 있다.
또, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러 가지로 변경하여 실시할 수 있다. 예컨대, 상기 실시형태에서는, 등록용 피가공물(11a)과 처리용 피가공물(11b)을 구별하고 있지만, 본 발명은 이것에 한정되지 않는다. 예컨대, 처리용 피가공물(11b)의 일부를 등록용 피가공물(11a)로서 이용할 수도 있다.
또한, 상기 실시형태에서는, 표면에 범프(17)가 설치된 CSP 기판을 피가공물(11)로서 이용하고 있지만, 피가공물(11)은 이것에 한정되지 않는다. WL-CSP(Wafer Level-Chip Size Package) 기판을 비롯한 패키지 기판, 소결 세라믹스 기판, 반도체 웨이퍼 등을 피가공물(11)로서 이용할 수도 있다.
또한, 상기 실시형태에서는, 절삭 블레이드(8)를 구비하는 가공 장치(2)로 피가공물(11)을 가공하고 있지만, 레이저 조사용 가공 헤드를 구비하는 가공 장치로 피가공물(11)을 가공해도 좋다. 즉, 가공 장치(2)로서, 절삭 블레이드(8)를 구비하는 절삭 장치, 또는 레이저 조사용 가공 헤드를 구비하는 레이저 가공 장치 중 어느 것을 이용해도 좋다.
또한, 상기 실시형태에서는, 2개의 영역(15a, 15b) 전체가 포함되는 촬상 화상(19a(19b))을 취득하고 있지만, 촬상 화상(19a(19b))에는 적어도 2개의 영역(15a, 15b)의 일부가 포함되어 있으면 된다.
또한, 상기 실시형태에서는, 피가공물(11a(11b))을 표면측으로부터 촬상하고 있지만, 적절한 촬상 화상(19a(19b))을 얻을 수 있는 것이라면 피가공물(11a(11b))을 이면측으로부터 촬상해도 좋다.
그 밖에, 상기 실시형태에 따른 구성 및 방법 등은, 본 발명의 목적 범위를 일탈하지 않는 한 적절하게 변경하여 실시될 수 있다.
2 : 가공 장치
4 : 가공 유닛(가공 수단)
6 : 스핀들
8 : 절삭 블레이드
11, 11a, 11b : 피가공물
13, 13a, 13b : 가공 예정 라인(스트리트)
15, 15a, 15b, 15c, 15d : 영역
17 : 범프
19a, 19b : 촬상 화상
21a, 21b, 21c, 21d : 화상
Da, Db : 거리

Claims (2)

  1. 피가공물의 가공 방법으로서,
    피가공물에 있어서, 가공 예정 라인을 사이에 두는 제1 타겟 패턴 및 제2 타겟 패턴을 선정하여 기억시키고, 상기 제1 타겟 패턴 및 상기 제2 타겟 패턴의 좌표 위치와, 상기 제1 타겟 패턴으로부터 상기 가공 예정 라인까지의 제1 거리와 상기 제2 타겟 패턴으로부터 상기 가공 예정 라인까지의 제2 거리의 비율을 기억시키는 티치 단계(teach step)와,
    상기 티치 단계에서 기억시킨 상기 제1 타겟 패턴 및 상기 제2 타겟 패턴의 좌표 위치에 대하여 피가공물의 위치를 맞추는 조합(粗合) 단계와,
    상기 조합 단계를 실시한 후, 상기 티치 단계에서 기억시킨 상기 제1 타겟 패턴 및 상기 제2 타겟 패턴의 좌표 위치를 기초로 피가공물 상에서 상기 제1 타겟 패턴 및 상기 제2 타겟 패턴을 각각 검출하고, 검출한 상기 제1 타겟 패턴과 상기 제2 타겟 패턴 사이의 거리를 상기 티치 단계에서 기억시킨 상기 비율로 분할한 위치를 가공 예정 라인으로서 검출하는 가공 예정 라인 검출 단계와,
    상기 가공 예정 라인 검출 단계에서 검출된 상기 가공 예정 라인을 따라서 가공 수단으로 가공하는 가공 단계
    를 구비한 것을 특징으로 하는 가공 방법.
  2. 제1항에 있어서,
    상기 제1 타겟 패턴과 상기 제2 타겟 패턴은 동일 패턴인 것을 특징으로 하는 가공 방법.
KR1020140121067A 2013-09-26 2014-09-12 가공 방법 KR102119077B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013199915A JP6177075B2 (ja) 2013-09-26 2013-09-26 加工方法
JPJP-P-2013-199915 2013-09-26

Publications (2)

Publication Number Publication Date
KR20150034615A KR20150034615A (ko) 2015-04-03
KR102119077B1 true KR102119077B1 (ko) 2020-06-04

Family

ID=52836414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140121067A KR102119077B1 (ko) 2013-09-26 2014-09-12 가공 방법

Country Status (3)

Country Link
JP (1) JP6177075B2 (ko)
KR (1) KR102119077B1 (ko)
TW (1) TWI603425B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050309A (ja) * 2015-08-31 2017-03-09 株式会社ディスコ 切削装置
JP7368177B2 (ja) * 2019-10-21 2023-10-24 株式会社ディスコ ワークのストリート位置の検出方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151920A (ja) 2001-11-09 2003-05-23 Disco Abrasive Syst Ltd 切削機における被加工物位置合わせ方法
JP2004297099A (ja) 2004-07-21 2004-10-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005085973A (ja) 2003-09-09 2005-03-31 Disco Abrasive Syst Ltd 切削装置
JP2010199625A (ja) 2010-06-02 2010-09-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321181A (ja) 1994-05-20 1995-12-08 Disco Abrasive Syst Ltd キーパターン自動設定ティーチシステム
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP2011253940A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
JP5894384B2 (ja) * 2011-07-08 2016-03-30 株式会社ディスコ 加工装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151920A (ja) 2001-11-09 2003-05-23 Disco Abrasive Syst Ltd 切削機における被加工物位置合わせ方法
JP2005085973A (ja) 2003-09-09 2005-03-31 Disco Abrasive Syst Ltd 切削装置
JP2004297099A (ja) 2004-07-21 2004-10-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2010199625A (ja) 2010-06-02 2010-09-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2015069976A (ja) 2015-04-13
KR20150034615A (ko) 2015-04-03
TW201517205A (zh) 2015-05-01
TWI603425B (zh) 2017-10-21
JP6177075B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
TWI653677B (zh) Alignment method
JP4640715B2 (ja) アライメント方法及びアライメント装置
JP6607639B2 (ja) ウェーハの加工方法
KR20170119297A (ko) 웨이퍼의 가공 방법
JP5187505B2 (ja) ダイシング方法
JP2009295899A (ja) 板状物の分割方法
US9047671B2 (en) Platelike workpiece with alignment mark
JP2007088028A (ja) 分割装置及びウェーハのアライメント方法
JP7208732B2 (ja) アライメント方法
CN105845561B (zh) 对准方法
KR102119077B1 (ko) 가공 방법
JP2009064828A (ja) 加工装置
JP4436641B2 (ja) 切削装置におけるアライメント方法
JP7088771B2 (ja) アライメント方法
JP6689543B2 (ja) 被加工物のアライメント方法
JP5011003B2 (ja) 位置合わせ方法
JP5686542B2 (ja) 分割予定ラインの検出方法
JP6486230B2 (ja) アライメント方法
JP2020123622A (ja) キーパターンの検出方法、及び装置
TWI761609B (zh) 晶圓的加工方法
JP7368177B2 (ja) ワークのストリート位置の検出方法
JP5602548B2 (ja) 加工位置検出方法
JP2022168510A (ja) 加工装置
JP2020126873A (ja) アライメント方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right