KR102112705B1 - 박막 증착 방법 - Google Patents

박막 증착 방법 Download PDF

Info

Publication number
KR102112705B1
KR102112705B1 KR1020160167401A KR20160167401A KR102112705B1 KR 102112705 B1 KR102112705 B1 KR 102112705B1 KR 1020160167401 A KR1020160167401 A KR 1020160167401A KR 20160167401 A KR20160167401 A KR 20160167401A KR 102112705 B1 KR102112705 B1 KR 102112705B1
Authority
KR
South Korea
Prior art keywords
thin film
deposition
film deposition
pattern
process gas
Prior art date
Application number
KR1020160167401A
Other languages
English (en)
Other versions
KR20180066919A (ko
Inventor
조병철
이상진
이인환
진광선
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020160167401A priority Critical patent/KR102112705B1/ko
Priority to US15/816,430 priority patent/US10381217B2/en
Priority to CN201711293365.8A priority patent/CN108231538A/zh
Publication of KR20180066919A publication Critical patent/KR20180066919A/ko
Application granted granted Critical
Publication of KR102112705B1 publication Critical patent/KR102112705B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 기술의 일 실시예에 의한 박막 증착 방법은 패턴이 형성된 기판이 제공되는 단계; 상기 패턴의 상단에 박막 증착을 억제하기 위한 증착 억제가스를 이용하여 증착 억제층을 형성하는 표면처리 단계; 상기 표면처리된 상기 패턴 상에 공정가스를 이용하여 상기 박막을 증착하는 박막증착 단계;를 포함하고, 상기 증착 억제가스는 불소를 포함하는 가스인 것을 특징으로 한다.

Description

박막 증착 방법{Method for Deposition of Thin Film}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 보다 구체적으로는 박막 증착 방법에 관한 것이다.
반도체는 웨이퍼 상에 형성된 수 많은 전자소자들의 조합품이라 할 수 있다.
반도체 제조 공정에서 박막 증착은 웨이퍼 상에 도전성, 절연성, 반도체 물질 등을 물리적으로 형성하는 공정을 의미한다.
박막 증착을 위한 대표적인 방법으로 ALD(Atomic Layer Deposition) 방식 및 CVD(Chemical Vapor Deposition) 방식을 들 수 있다.
CVD 방식은 두 가지 가스를 반응시켜 박막을 증착하는 방식이며 LPCVD(Low Pressure CVD), PECVD(Plasma Enhanced CVD) 등으로 세분화될 수 있다. ALD 방식은 원자를 한 층씩 증착시키는 공정으로 미세화 공정이 더욱 요구되는 곳에 이용될 수 있다.
한편, 프리커서(Precursor)란 금속에 리간드 결합을 하고 있는 물질을 뜻하며, 반도체 공정이 미세화됨에 따라 프리커서를 이용한 박막 증착 방식이 활발히 이용되고 있다.
하지만 반도체 장치의 디자인 룰은 계속해서 감소하고 있으며, 이러한 조건에서 요구되는 막 특성을 만족할 수 있는 박막 증착 방법이 계속 요구되고 있는 실정이다.
본 기술의 실시예는 기판 상에 선택적으로 박막을 증착할 수 있는 박막 증착 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 박막 증착 방법은 패턴이 형성된 기판이 제공되는 단계; 상기 패턴의 상단에 박막 증착을 억제하기 위한 증착 억제가스를 이용하여 증착 억제층을 형성하는 표면처리 단계; 상기 표면처리된 상기 패턴 상에 공정가스를 이용하여 상기 박막을 증착하는 박막증착 단계;를 포함하고, 상기 증착 억제가스는 불소를 포함하는 가스인 것을 특징으로 한다.
본 기술에 의하면 목적하는 위치에 목적하는 두께의 박막을 증착할 수 있다. 특히, 큰 종횡비를 갖는 패턴이 형성된 하부구조 상에 박막을 증착할 때 패턴 사이의 공간에만 우선적으로 박막을 매립할 수 있어 보이드(void)나 심(seam)이 없는 양질의 박막을 형성할 수 있다.
도 1은 일 실시예에 의한 박막 증착 방법을 설명하기 위한 흐름도이다.
도 2a 내지 2e는 일 실시예에 의한 박막 증착 방법을 설명하기 위한 단면도이다.
도 3은 일 실시예에 의한 박막 증착 방법을 설명하기 위한 흐름도이다.
도 4a 내지 4b는 일 실시예에 의한 박막 증착 방법을 설명하기 위한 단면도이다.
도 5는 증착 억제가스의 분포 및 위치에 따른 박막 증착 속도 차이를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 박막 증착 방법을 설명하기 위한 흐름도이고, 도 2a 내지 2e는 일 실시예에 의한 박막 증착 방법을 설명하기 위한 단면도이다.
먼저, 도 2a와 같이 하부구조(103)가 형성된 기판(101)이 증착 챔버 내로 제공될 수 있다.
일 실시예에서, 하부구조(103)는 비아홀, 트렌치, 콘택홀 등과 같이 종횡비(Aspect ratio)를 갖는 패턴일 수 있으며, 이 경우 하부구조(103)에는 홀(105)이 포함될 수 있다.
기판(101)의 목적하는 부분에만 박막을 증착하기 위하여, 증착 억제가스를 공급할 수 있다(S101). 증착 억제가스를 공급한 후에는 퍼지를 실시할 수 있다.
일 실시예에서, 증착하고자 하는 박막이 실리콘(Si)을 포함하는 금속유기(Metal Organic; MO) 화합물일 경우, 증착 억제가스는 불소를 포함하는 프리커서일 수 있다.
불소를 포함하는 프리커서는 불소와 함께 산소(O), 탄소(C), 수소(H), 질소(N) 중 적어도 어느 하나를 포함하는 물질 중에서 선택될 수 있다. 일 실시예에서, 불소를 포함하는 프리커서는 NF3, F2, CF4, CHF를 포함하는 그룹 중에서 선택될 수 있으나, 이에 한정되는 것은 아니다.
도 2b에 도시한 바와 같이, 증착 억제층(107)은 목적하는 박막이 증착되지 않도록 선택된 영역(증착 회피 영역), 예를 들어 하부구조(103)의 상단, 즉, 하부구조(103)의 상부 표면에 부착될 수 이다. 이를 위하여, 챔버 내로 공급되는 증착 억제가스의 유량, 공급 시간, 공급 압력 등을 제어할 수 있다.
본 증착 억제가스의 공급에 의하여 기판(101)의 표면은 불소(F)를 포함하는 소수성으로 변화하여 증착 프리커서, 예를 들어 실리콘 프리커서가 기판(101) 표면에 부착될 확률을 줄일 수 있다.
증착 회피 영역에 표면제어 증착 억제층(107)을 형성하는 표면처리 과정 후에는 증착 억제층(107)이 형성되지 않은 영역(증착 영역), 즉 하부구조(103)에 형성된 홀(105) 내에 박막을 형성할 수 있다. 박막은 예를 들어 ALD 방식으로 증착할 수 있다.
보다 구체적으로, 챔버 내에 증착 프리커서, 즉 제 1 공정가스(소스가스)를 공급하여 증착 영역 표면에 흡착시키고 퍼지할 수 있다(S103).
목적하는 박막이 실리콘을 포함하는 금속유기 화합물일 경우, 증착 프리커서는 금속유기(MO) 프리커서일 수 있다.
이후, 챔버 내에 제 2 공정가스(반응가스)를 공급하고 기 흡착되어 있는 제 1 공정가스와 반응시킨 후 퍼지하여(S105) 증착 억제층(107)이 형성되지 않은 영역(증착 영역), 예를 들어 홀(105) 내부에 박막(109)을 증착할 수 있다(도 2c 참조).
일 실시예에서, 제 1 공정가스인 소스가스는 실리콘을 포함하는 그룹 중에서 선택될 수 있다. 아울러, 제 2 공정가스인 반응가스는 O2플라즈마, H20, H2O2, O3 중에서 선택되거나, NH3, N2 중에서 선택될 수 있다.
소스가스 공급(S103) 및 반응가스 공급(S105)에 의해 목적하는 박막을 증착하는 과정은 박막의 두께가 기 설정된 목표 두께에 도달할 때까지(S107) 지정된 횟수(m회) 반복하는 사이클릭 증착 과정일 수 있다.
이에 따라 도 2d에 도시한 것과 같이, 증착 영역에 목표 두께를 갖는 박막(109)이 형성될 수 있다. 일 실시예에서, 박막(109)은 홀(105) 내부를 매립할 수 있는 두께로 형성될 수 있다.
그리고 나서, 증착 회피 영역 상에 형성된 증착 억제층(107)을 제거하여(S109) 도 2e와 같은 반도체 장치를 제조할 수 있다.
일 실시예에서, 증착 억제층(107)은 환원제, 또는 플라즈마 처리를 통해 제거할 수 있다. 환원제는 하이드록시기(-OH)를 포함하는 환원제일 수 있으나 이에 한정되는 것은 아니다. 플라즈마 처리는 아르곤(Ar)을 이용하여 수행할 수 있으나 이에 한정되는 것은 아니다.
본 기술에 의하면 종횡비를 갖는 하부구조 패턴에 포함되는 홀 내를 매립할 때, 패턴 상단에 증착 억제층을 미리 형성시켜 두고, 소스가스인 증착 프리커서와 반응가스를 이용하여 홀 내부를 매립할 수 있다. 홀 내부만을 선택적으로 매립함에 따라 보이드나 심이 유발되지 않는 양질의 박막을 형성할 수 있다.
도 3은 일 실시예에 의한 박막 증착 방법을 설명하기 위한 흐름도이고, 도 4a 내지 4b는 일 실시예에 의한 박막 증착 방법을 설명하기 위한 단면도이다.
먼저, 종횡비를 갖는 패턴을 포함하는 하부구조(103)가 형성된 기판(101)이 제공될 수 있다.
이러한 기판에 대해, 단계 S201~S209의 과정을 통해 기판(101)의 목적하는 부분에만 제 1 박막(109A)을 증착할 수 있다(도 2e 참조).
단계 S201~S209의 과정은 도 1에 도시한 단계 S101~S109와 실질적으로 동일하므로 구체적인 설명은 생략하기로 한다.
홀 내에 제 1 박막(109A)을 형성하고 증착 억제층(107)을 제거한 후에는, 챔버 내에 다시 증착 프리커서로 제 1 공정가스인 소스가스를 공급하여 흡착시킨 후 퍼지할 수 있다(S211). 이어서 챔버 내에 제 2 공정가스인 반응가스를 공급하여 제 1 공정가스와 반응시키킨 후 퍼지할 수 있다(S213).
이에 따라, 도 4a에 도시한 것과 같이, 하부구조(103) 및 제 1 박막(109A)이 형성된 전체구조 상부에 제 2 박막(111)이 증착될 수 있다.
소스가스 공급(S211) 및 반응가스 공급(S213)에 의해 목적하는 박막을 증착하는 과정은 박막의 두께가 기 설정된 목표 두께에 도달할 때까지(S215) 지정된 횟수(n회) 반복하는 사이클릭 증착 과정일 수 있다.
이에 따라 도 4b에 도시한 것과 같이, 전체 구조 상부에 목표 두께를 갖는 제 2 박막(111)이 형성될 수 있다. 일 실시예에서, 제 2 박막(111)은 제 1 박막(109A)과 동일한 물질 또는 상이한 물질로 형성될 수 있다.
본 실시예에서는 종횡비를 갖는 하부구조 패턴이 형성된 기판에 대하여 하부구조 패턴 내의 홀을 제 1 박막으로 매립한 후, 홀이 매립된 하부구조 상에 제 2 박막을 지정된 두께로 형성할 수 있다.
제 2 박막을 형성하기 전, 홀 내부가 제 1 박막에 의해 완벽히 매립된 상태를 가질 수 있으므로 반도체 장치의 수율 및 신뢰성을 향상시킬 수 있다.
도 5는 증착 억제가스의 분포 및 위치에 따른 박막 증착 속도 차이를 설명하기 위한 도면이다.
도 5를 참조하면, 패턴(201) 표면에 대한 증착 억제가스(203)의 분포 및 위치에 따라, 박막(예를 들어, 실리콘 산화막)(205)의 증착 속도가 다른 것을 알 수 있다.
즉, 도 5(a)와 같이 패턴(201) 내부보다 상단에 증착 억제가스(203)의 공급량이 많도록 제어할 수 있다. 패턴(201)에 대한 증착 억제가스(203)의 분포는 공급 시간 또는 공급량 등을 조절하여 다르게 만들 수 있다.
이 경우, 도 5(b)와 같이, 상대적으로 증착 억제가스(203)가 적게 분포된 패턴(201)의 내측부터 박막(205)이 증착되기 시작한다. 증착 공정이 계속 진행됨에 따라 도 5(c)와 같이 패턴(201) 내부는 박막(205)으로 채워져 가게 된다.
그리고 증착 억제가스(203)의 양을 줄이거나, 또는 패턴(201) 표면에 부착된 증착 억제가스(203)를 제거한 후 계속해서 증착 공정을 진행하게 되면 박막(205)의 성장속도가 높아지면서 패턴(201) 상단에 목적하는 두께의 박막(205)을 증착할 수 있다.
이에 따라, 심(seam) 또는 보이드(void)가 없는 박막을 형성할 수 있게 된다.
도 5(e)는 시간에 따른 박막(205) 증착 속도를 나타낸 도면이다. 도 5(b)와 같이 증착 억제가스(203)가 거의 부착되지 않은 패턴(201) 내측 저부에 박막(205)이 증착되는 속도(A), 증착 억제가스(203)가 일정량 부착된 패턴(201) 내측 상측에 박막(205)이 증착되는 속도(B), 증착 억제가스(203)가 많이 부착된 패턴(201) 상부 표면에 박막(205)이 증착되는 속도(C)가 서로 다름을 알 수 있으며, 박막(205)의 증착 속도는 증착 억제가스(203)의 부착량과 반비례함을 알 수 있다.
일 실시예에서, 증착 억제가스(203)에 의한 증착 억제층(203) 제거 과정 없이, 증착 억제가스 공급, 퍼지, 제 1 공정가스 공급, 퍼지, 제 2 공정가스 공급, 퍼지의 과정을 반복한 증착도 가능하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
101 : 기판
103 : 하부구조
105 : 홀
107 : 증착 억제층
109 : 제 1 박막
111 : 제 2 박막

Claims (13)

  1. 홀을 포함하는 패턴이 형성된 기판이 제공되는 단계;
    불소를 포함하는 증착 억제가스를 이용하여 상기 패턴의 상부 표면에 박막 증착을 억제하기 위한 증착 억제층을 형성하는 표면처리 단계;
    상기 표면처리된 상기 패턴을 포함하는 상기 기판 상에 공정가스를 이용하여 상기 홀 내에 상기 박막을 증착하는 박막증착 단계;
    를 포함하고,
    상기 박막증착 단계는 상기 홀 내에 제 1 박막을 복수회 증착하는 사이클릭 박막 증착 단계이며,
    상기 표면처리 단계 및 상기 사이클릭 박막 증착 단계를 포함하는 공정 단계는 복수회 반복 수행되는 것을 특징으로 하는 박막 증착 방법.
  2. 제 1 항에 있어서,
    상기 패턴은 비아홀, 트렌치, 콘택홀 중 적어도 어느 하나를 포함하는 종횡비를 갖는 형상으로 이루어지는 것을 특징으로 하는 박막 증착 방법.
  3. 제 1 항에 있어서,
    상기 박막증착 단계는, 상기 표면처리된 상기 패턴 상에 제 1 공정가스를 제공하여 상기 제 1 공정가스를 흡착시키는 흡착단계;
    상기 제 1 공정가스를 퍼지하는 제 1 퍼지단계;
    상기 패턴 상에 제 2 공정가스를 제공하여 상기 제 1 공정가스와 반응시키는 반응단계; 및
    상기 제 2 공정가스를 퍼지하는 제 2 퍼지단계;
    를 포함하는 박막 증착 방법.
  4. 제 3 항에 있어서,
    상기 제 1 공정가스는 실리콘을 포함하는 금속유기 화합물 중에서 선택되는 박막 증착 방법.
  5. 제 3 항에 있어서,
    상기 제 2 공정가스는 O2플라즈마, H20, H2O2, O3 중에서 선택되는 박막 증착 방법.
  6. 제 3 항에 있어서,
    상기 제 2 공정가스는 NH3, N2 중에서 선택되는 박막 증착 방법.
  7. 제 1 항에 있어서,
    상기 증착 억제가스는 상기 불소를 포함하고, 산소, 탄소, 수소, 질소 중 적어도 어느 하나를 더 포함하는 물질 중에서 선택되는 박막 증착 방법.
  8. 제 1 항에 있어서,
    상기 증착 억제가스는 NF3, F2, CF4, CHF를 포함하는 그룹 중에서 선택되는 박막 증착 방법.
  9. 삭제
  10. 홀을 포함하는 패턴이 형성된 기판이 제공되는 단계;
    불소를 포함하는 증착 억제가스를 이용하여 상기 패턴의 상부 표면에 박막 증착을 억제하기 위한 증착 억제층을 형성하는 표면처리 단계;
    상기 표면처리된 상기 패턴을 포함하는 상기 기판 상에 공정가스를 이용하여 상기 홀 내에 상기 박막을 증착하는 박막증착 단계;
    를 포함하고,
    상기 박막증착 단계는 상기 홀 내에 제 1 박막을 복수회 증착하는 제 1 사이클릭 증착 단계이며,
    상기 사이클릭 증착 단계 이후 상기 증착 억제층을 제거하기 위한 환원단계; 및
    상기 증착 억제층이 제거된 전체 구조 상부에 제 2 박막을 복수회 증착하는 제 2 사이클릭 증착 단계;
    를 더 포함하는 것을 특징으로 하는 박막 증착 방법.
  11. 제 10 항에 있어서,
    상기 환원단계는 하이드록시기(-OH)를 포함하는 환원제를 이용하여 수행되는 박막 증착 방법.
  12. 제 10 항에 있어서,
    상기 환원단계는 아르곤을 이용한 플라즈마 처리 단계를 포함하는 박막 증착 방법.
  13. 제 10 항에 있어서,
    상기 제 2 박막은 상기 제 1 박막과 동일한 물질 또는 상이한 물질로 형성되는 박막 증착 방법.
KR1020160167401A 2016-12-09 2016-12-09 박막 증착 방법 KR102112705B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160167401A KR102112705B1 (ko) 2016-12-09 2016-12-09 박막 증착 방법
US15/816,430 US10381217B2 (en) 2016-12-09 2017-11-17 Method of depositing a thin film
CN201711293365.8A CN108231538A (zh) 2016-12-09 2017-12-08 薄膜沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160167401A KR102112705B1 (ko) 2016-12-09 2016-12-09 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20180066919A KR20180066919A (ko) 2018-06-20
KR102112705B1 true KR102112705B1 (ko) 2020-05-21

Family

ID=62490301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160167401A KR102112705B1 (ko) 2016-12-09 2016-12-09 박막 증착 방법

Country Status (3)

Country Link
US (1) US10381217B2 (ko)
KR (1) KR102112705B1 (ko)
CN (1) CN108231538A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10781519B2 (en) * 2018-06-18 2020-09-22 Tokyo Electron Limited Method and apparatus for processing substrate
US20220122848A1 (en) * 2019-02-14 2022-04-21 Lam Research Corporation Selective etch using a sacrificial mask
JP6953480B2 (ja) 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7118099B2 (ja) * 2020-01-15 2022-08-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7305700B2 (ja) 2021-04-19 2023-07-10 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2023118554A (ja) * 2022-02-15 2023-08-25 東京エレクトロン株式会社 シリコン窒化膜の形成方法及び成膜装置
JP2024042235A (ja) * 2022-09-15 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024047283A (ja) * 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
WO2024069683A1 (ja) * 2022-09-26 2024-04-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
DE19638171C1 (de) * 1996-08-26 1997-09-04 Fraunhofer Ges Forschung In-situ-Plasmavorbehandlung zur TEOS-Siliziumoxid-Abscheidung
KR20000044876A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 금속배선 형성 방법
KR100585011B1 (ko) * 2000-06-30 2006-05-29 주식회사 하이닉스반도체 반도체 소자의 게이트전극 형성 방법
US7211525B1 (en) * 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
US7846644B2 (en) * 2007-11-20 2010-12-07 Eastman Kodak Company Photopatternable deposition inhibitor containing siloxane
KR101739496B1 (ko) * 2009-11-12 2017-05-25 주식회사 원익아이피에스 갭필 방법
KR101895398B1 (ko) * 2011-04-28 2018-10-25 삼성전자 주식회사 산화물 층의 형성 방법 및 이를 포함하는 반도체 소자의 제조 방법
US9378971B1 (en) * 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
TWI627192B (zh) * 2015-03-13 2018-06-21 村田製作所股份有限公司 Atomic layer deposition inhibiting material
JP6545094B2 (ja) * 2015-12-17 2019-07-17 東京エレクトロン株式会社 成膜方法及び成膜装置

Also Published As

Publication number Publication date
US10381217B2 (en) 2019-08-13
US20180166270A1 (en) 2018-06-14
CN108231538A (zh) 2018-06-29
KR20180066919A (ko) 2018-06-20

Similar Documents

Publication Publication Date Title
KR102112705B1 (ko) 박막 증착 방법
US20220262640A1 (en) Method for preventing line bending during metal fill process
US8399351B2 (en) Method of manufacturing a semiconductor device
CN111357083A (zh) 自限制生长
JP5710529B2 (ja) 半導体装置及びその製造方法
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
US8273639B2 (en) Atomic layer deposition method and semiconductor device formed by the same
CN116546817A (zh) 3d-nand器件中用于字线分离的方法
KR102630751B1 (ko) 3d nand 에칭
KR20220082023A (ko) 몰리브덴 충진
KR100719177B1 (ko) 선택적 원자층 증착법을 이용한 텅스텐막 형성 방법
KR20190132950A (ko) 에칭 중의 로우-k 트렌치 보호용 원자층 성막
JP7030696B2 (ja) 中性種に対する反応性イオンの比を増大させる方法
KR20220011081A (ko) 에칭 방법 및 에칭 장치
KR101971547B1 (ko) 반도체 소자의 금속층 형성 방법
US10559578B2 (en) Deposition of cobalt films with high deposition rate
KR101008002B1 (ko) 기판 구조의 형성 방법 및 이를 포함하는 소자의 제조 방법
US11437230B2 (en) Amorphous carbon multilayer coating with directional protection
US20230162977A1 (en) Substrate processing method and substrate processing apparatus
US20240150890A1 (en) Substrate processing method
KR102317440B1 (ko) 반도체 소자의 제조 방법
JP2006173299A (ja) 半導体装置の製造方法
KR20180130918A (ko) 박막 증착 방법
KR20180121096A (ko) 질소를 함유하는 실리콘 박막의 플라즈마 원자층 증착 방법 및 반도체 소자의 더블 패터닝 방법
KR20160048396A (ko) 박막의 형성 장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant