KR102108670B1 - 셀 기반 기준 전압 생성 - Google Patents
셀 기반 기준 전압 생성 Download PDFInfo
- Publication number
- KR102108670B1 KR102108670B1 KR1020187024974A KR20187024974A KR102108670B1 KR 102108670 B1 KR102108670 B1 KR 102108670B1 KR 1020187024974 A KR1020187024974 A KR 1020187024974A KR 20187024974 A KR20187024974 A KR 20187024974A KR 102108670 B1 KR102108670 B1 KR 102108670B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- ferroelectric capacitor
- digit line
- reference voltage
- selection component
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 82
- 239000003990 capacitor Substances 0.000 claims description 234
- 238000004891 communication Methods 0.000 claims description 81
- 230000004913 activation Effects 0.000 claims description 41
- 230000003213 activating effect Effects 0.000 claims description 28
- 230000008859 change Effects 0.000 claims description 16
- 230000000737 periodic effect Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 8
- 230000005621 ferroelectricity Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000010287 polarization Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 238000003491 array Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- -1 TiCN Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2255—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2297—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
강유전성 메모리 셀(들)을 동작시키는 방법, 시스템 및 디바이스가 설명된다. 제 1 강유전성 메모리 셀은 제 1 상태로 초기화될 수 있고 제 2 강유전성 메모리 셀은 다른 상태로 초기화될 수 있다. 각 상태는 대응하는 디지트 라인 전압을 가질 수 있다. 제 1 및 제 2 강유전성 메모리 셀의 디지트 라인은 2 개의 디지트 라인간에 전하 공유가 발생하도록 접속될 수 있다. 2 개의 디지트 라인 사이의 전하 공유로 인한 전압은 다른 구성요소에 의해 기준 전압으로 사용될 수 있다.
Description
상호 참조
본 특허 출원은 본 출원의 양수인에게 양도된 2016 년 2월 1일에 출원된 미국 특허 출원 제15/012,566호(발명자: Derner, 외, 발명의 명칭: "Cell-Based Reference Voltage Generation")의 우선권을 주장하는 2017년 1월 25일자 PCT 출원 PCT/US2017/014922호(출원인: Micron Technology, 발명의 명칭: "Cell-Based Reference Voltage Generation")의 우선권을 주장하며, 그 각각의 내용 전체는 본 출원에 참고자료로 포함된다.
배경
다음은 일반적으로 메모리 디바이스에 관한 것이며, 보다 상세하게는 셀 기반 기준 전압 생성에 관한 것이다.
메모리 디바이스는 컴퓨터, 무선 통신 디바이스, 카메라, 디지털 디스플레이 등과 같은 다양한 전자 디바이스에 정보를 저장하기 위해 널리 사용된다. 정보는 메모리 디바이스의 상이한 상태를 프로그래밍함으로써 저장된다. 예를 들어, 바이너리 디바이스는 2 개의 상태를 가지며, 흔히 논리 "1" 또는 논리 "0"으로 표시된다. 다른 시스템에서는 3 개 이상의 상태가 저장될 수 있다. 저장된 정보에 액세스하기 위해, 전자 디바이스는 메모리 디바이스에서 저장된 상태를 판독하거나 감지할 수 있다. 정보를 저장하기 위해, 전자 디바이스는 메모리 디바이스에 상태를 기입하거나 프로그래밍할 수 있다.
RAM(random access memory), ROM(read only memory), DRAM(dynamic RAM), SDRAM(synchronous dynamic RAM), FeRAM(ferroelectric RAM), MRAM(magnetic RAM), RRAM(resistive RAM), 플래시 메모리 등을 포함한 다양한 유형의 메모리 디바이스가 존재한다. 메모리 디바이스는 휘발성 또는 비휘발성일 수 있다. 비휘발성 메모리, 예를 들어 플래시 메모리는 외부 전원이 없는 경우에도 장시간 동안 데이터를 저장할 수 있다. 예를 들어, DRAM과 같은 휘발성 메모리 디바이스는 외부 전원에 의해 주기적으로 리프레시되지 않는 한, 시간에 따라 저장된 상태를 잃을 수 있다. 이진 메모리 디바이스는 예를 들어 충전 또는 방전된 커패시터를 포함할 수 있다. 충전된 커패시터는 누설 전류를 통해 시간이 지남에 따라 방전되어 저장된 정보가 손실될 수 있다. 휘발성 메모리의 특정 측면은 빠른 읽기 또는 쓰기 속도와 같은 성능 이점을 제공할 수 있지만, 주기적 새로 고침없이 데이터를 저장하는 기능과 같은 비휘발성의 측면이 유리할 수도 있다.
FeRAM은 휘발성 메모리와 유사한 디바이스 아키텍처를 사용할 수 있지만, 저장 디바이스로서 강유전성 커패시터의 사용으로 인해 비휘발성 특성을 가질 수 있다. FeRAM 디바이스는 다른 비휘발성 및 휘발성 메모리 디바이스와 비교하여 성능이 향상될 수 있다. FeRAM을 사용하는 디바이스는 FeRAM 메모리 셀에 의해 저장된 상태를 감지하기 위해 미리 결정된 기준 전압을 사용할 수 있다. 그러나 이러한 미리 결정된 기준 전압은 디바이스에 맞춤화되지 않을 수 있다. 또한 이러한 기준 전압은 시간 경과에 따라 셀 특성에 따라 달라질 수 있어, 바람직한 기준 전압 값과 실제 기준 전압 값 사이에 추가 불일치를 야기할 수 있다. 부정확한 기준 전압을 사용하면 디바이스의 감지 동작이 손상되어 판독이 부정확 해지고 성능이 저하될 수 있다.
본 명세서의 개시 내용은 다음의 도면을 참조하고 포함한다:
또한, 도 1은 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 예시적인 메모리 어레이를 도시한다.
도 2는 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 메모리 셀의 회로 예를 도시한다.
도 3은 본 개시의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 강유전성 메모리 셀을 동작시키는 예시적인 히스테리시스 플롯을 도시한다.
도 4는 본 발명의 다양한 실시예에 따라 셀 기반 기준 전압 생성을 지원하는 예시적인 회로를 도시한다.
도 5는 본 발명의 다양한 실시예에 따른 셀 기반 기준 전압 생성을 지원하는 예시적인 타이밍도를 도시한다.
도 6은 본 발명의 다양한 실시예에 따라 셀 기반 기준 전압 생성을 지원하는 예시적인 회로를 도시한다.
도 7은 본 발명의 다양한 실시예에 따른 셀 기반 기준 전압 생성을 지원하는 예시적인 타이밍도를 도시한다.
도 8은 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 예시적인 강유전 메모리 어레이를 도시한다.
도 9는 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 메모리 어레이를 포함하는 디바이스를 도시한다.
도 10 및 도 11은 본 발명의 다양한 실시예에 따른 셀 기반 기준 전압 생성 방법(들)을 도시하는 흐름도이다.
또한, 도 1은 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 예시적인 메모리 어레이를 도시한다.
도 2는 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 메모리 셀의 회로 예를 도시한다.
도 3은 본 개시의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 강유전성 메모리 셀을 동작시키는 예시적인 히스테리시스 플롯을 도시한다.
도 4는 본 발명의 다양한 실시예에 따라 셀 기반 기준 전압 생성을 지원하는 예시적인 회로를 도시한다.
도 5는 본 발명의 다양한 실시예에 따른 셀 기반 기준 전압 생성을 지원하는 예시적인 타이밍도를 도시한다.
도 6은 본 발명의 다양한 실시예에 따라 셀 기반 기준 전압 생성을 지원하는 예시적인 회로를 도시한다.
도 7은 본 발명의 다양한 실시예에 따른 셀 기반 기준 전압 생성을 지원하는 예시적인 타이밍도를 도시한다.
도 8은 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 예시적인 강유전 메모리 어레이를 도시한다.
도 9는 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 메모리 어레이를 포함하는 디바이스를 도시한다.
도 10 및 도 11은 본 발명의 다양한 실시예에 따른 셀 기반 기준 전압 생성 방법(들)을 도시하는 흐름도이다.
디바이스-특정 또는 어레이-특정 기준 전압은 디바이스의 메모리 셀을 사용하여 생성 및 유지될 수 있다. 예를 들어, 어레이의 메모리 셀들은 메모리 셀 디지트 라인들 간의 전하 공유를 용이하게 하기 위해 교번 상태로 설정될 수 있어서, 교번 상태들 사이의 중간에 기준 전압을 제공한다.
메모리 어레이 내의 강유전성 메모리 셀을 포함하는 메모리 셀은 워드 라인 및 디지트 라인에 의해 액세스될 수 있다. 액세스는 셀에의 기입(예를 들어, 로직 상태의 저장) 또는 셀의 판독(예를 들어, 저장된 로직 상태의 판독)을 포함한다. 각 셀은 셀의 논리 값을 저장하는 데 사용되는 저장 구성요소, 예를 들어 강유전성 커패시터를 가질 수 있다. 예를 들어, 각각의 셀은 로직 0 또는 로직 1 중 하나를 저장할 수 있다. 각각의 저장된 로직 값은 셀의 각각의 상태에 대응할 수 있고, 셀의 디지트 라인 상에 신호를 생성할 수 있다. 예를 들어, 저장된 로직 1은 제 1 디지트 라인 전압에 대응할 수 있고, 저장된 로직 0은 제 2 디지트 라인 전압에 대응할 수 있다. 디지트 라인은 다수의 메모리 셀들에 접속할 수 있고 판독 동작 동안 활성화될 때 메모리 셀의 저장된 로직 상태를 결정하는데 사용되는 감지 증폭기에 접속될 수 있다. 예를 들어, 활성화된 감지 증폭기는 셀로부터 추출된 신호(예를 들어, 전압)를 기준 신호와 비교할 수 있다.
기준 신호는 로직 0 및 로직 1에 대한 각 디지트 라인 전압들 사이의 중간 값(또는 거의 중간 값)을 갖는 전압 일 수 있다. 그러나, 각각의 셀 상태(예를 들어, 저장된 로직 1 또는 로직 0)에 대한 디지트 라인 전압들은 디바이스마다 다를 수 있다. 따라서, 미리 정해진(예를 들어, 공장 설정) 전압 기준과 어레이에 대한 보다 정확한 기준 전압간에 불일치가 있을 수 있다. 또한 어레이의 기준 전압은 셀 사용 및 셀 특성의 변화로 인해 시간이 지남에 따라 변동될 수 있다. 따라서, 어레이는 메모리 어레이 내의 셀 세트를 사용하여, 디바이스 및/또는 동작 조건에 고유한 기준 전압을 동적으로 생성 및 유지할 수 있다.
본원에 기재된 바와 같이, 강유전성 메모리 어레이로부터의 셀들은 교번 상태로 초기화될 수 있다. 예를 들어, 교번 셀은 로직 1 및 로직 0을 저장하는데 사용될 수 있다. 셀은 각각의 저장된 상태에 대응하는 전압으로 셀의 디지트 라인가 충전되도록 액세스될 수 있다. 그런 다음 디지트 라인가 함께 단락되어 디지트 라인 간의 전하 공유가 발생할 수 있다. 전하 공유는 각각의 저장된 상태에 대응하는 디지트 라인 전압들 사이의 중간 값을 갖는 전압을 초래할 수 있다. 이 전압은 디바이스에 의해(예를 들어, 메모리 제어기에서) 처리될 수 있고 어레이의 다른 동작(예를 들어, 감지 동작)을 위한 기준 전압으로서 사용될 수 있다.
위에서 소개된 개시의 실시예는 메모리 어레이와 관련하여 이하에서 더 설명된다. 셀 기반 기준 전압 생성을 위한 구체적 예들이 설명된다. 본 개시의 이들 및 다른 실시예는 셀-기반 기준 전압 생성과 관련된 장치도, 시스템도 및 흐름도를 참조하여 더 예시되고 기술된다.
도 1은 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 예시적인 메모리 어레이(100)를 도시한다. 메모리 어레이(100)는 또한 전자 메모리 장치로 지칭될 수 있다. 메모리 어레이(100)는 상이한 상태를 저장하도록 프로그램 가능한 메모리 셀(105)을 포함한다. 각각의 메모리 셀(105)은 로직 0 및 로직 1로 표시된 2 개의 상태를 저장하도록 프로그램될 수 있다. 어떤 경우에, 메모리 셀(105)은 3 개 이상의 로직 상태를 저장하도록 구성된다. 각각의 상태는 메모리 셀(105)이 액세스될 때 메모리 셀(105) 간에 대응하는 전압을 생성할 수 있다. 메모리 셀(105)은 프로그램 가능 상태를 나타내는 전하를 저장하는 커패시터를 포함할 수 있다. 예를 들어, 충전 및 비충전 커패시터는 2 개의 로직 상태를 나타낼 수 있다. DRAM 아키텍처는 일반적으로 그러한 디자인을 사용할 수 있으며, 채용된 커패시터는 선형 전기 분극 특성을 갖는 유전체 재료를 포함할 수 있다. 대조적으로, 강유전성 메모리 셀은 유전체 재료로서 강유전체를 갖는 커패시터를 포함할 수 있다. 강유전성 커패시터의 상이한 전하 레벨은 상이한 로직 상태를 나타낼 수 있다. 강유전체 재료는 비선형 분극 특성을 가지며, 강유전성 메모리 셀(105)의 몇몇 세부 사항 및 이점은 하기에서 논의된다.
판독 및 기입과 같은 동작은 적절한 워드 라인(110) 및 디지트 라인(115)을 활성화 또는 선택함으로써 메모리 셀(105)상에서 수행될 수 있다. 워드 라인(110) 또는 디지트 라인(115)을 활성화 또는 선택하는 것은 각각의 라인에 전위를 인가하는 것을 포함할 수 있다. 어떤 경우에, 디지트 라인(115)은 비트 라인으로 지칭될 수 있다. 워드 라인(110) 및 디지트 라인(115)은 도전성 재료로 제조된다. 일부 예에서, 워드 라인(110) 및 디지트 라인(115)은 원소 금속(예를 들어, 구리, 알루미늄, 금, 텅스텐), 2 개 이상의 원소 금속의 합금, 전도성 금속 화합물, 전도성으로 도핑된 반도체 물질, 또는 이들의 혼합물로 제조된다. 재료의 예는 TiN, TiCN, TiAlN, TiAlCN, Ru-TiN 및 RuCN을 포함할 수 있다. 도 1의 예에 따르면, 메모리 셀(105)의 각각의 로우(row)는 단일 워드 라인(110)에 연결되고, 메모리 셀(105)의 각각의 칼럼은 단일 디지트 라인(115)에 연결된다. 하나의 워드 라인(110) 및 하나의 디지트 라인(115)을 활성화시킴으로써, 단일 메모리 셀(105)이이 그 교차점에서 액세스될 수 있다. 워드 라인(110)과 디지트 라인(115)의 교점은 메모리 셀의 어드레스로 지칭될 수 있다.
일부 아키텍처에서, 셀의 논리 저장 디바이스, 예를 들어 커패시터는 선택 디바이스에 의해 디지트 라인으로부터 전기적으로 분리될 수 있다. 워드 라인(110)은 선택 디바이스에 접속될 수 있고 선택 디바이스를 제어할 수 있다. 예를 들어, 선택 디바이스는 트랜지스터일 수 있고 워드 라인(110)은 트랜지스터의 게이트에 접속될 수 있다. 워드 라인(110)을 활성화시키면 메모리 셀(105)의 커패시터와 이에 대응하는 디지트 라인(115) 사이의 전기적 접속이 이루어진다. 디지트 라인은 메모리 셀(105)을 판독하거나 기입하기 위해 액세스될 수 있다. 다른 아키텍처에서, 셀의 논리 저장 디바이스는 디지트 라인에 연결될 수 있는 게이트를 가진 트랜지스터와 같이, 선택 디바이스에 의해 워드 라인으로부터 전기적으로 분리될 수 있다.
메모리 셀(105) 액세스는 로우 디코더(120) 및 칼럼 디코더(130)를 통해 제어될 수 있다. 예를 들어, 로우 디코더(120)는 메모리 제어기(140)로부터 로우 어드레스를 수신하고, 수신된 로우 어드레스에 기초하여 적절한 워드 라인(110)을 활성화할 수 있다. 마찬가지로, 칼럼 디코더(130)는 메모리 제어기(140)로부터 칼럼 어드레스를 수신하여 적절한 디지트 라인(115)을 활성화시킨다. 따라서, 워드 라인(110) 및 디지트 라인(115)을 활성화시킴으로써, 메모리 셀(105)에 액세스할 수 있다.
액세스시, 메모리 셀(105)은 감지 구성요소(125)에 의해 판독 또는 감지될 수 있다. 셀(105)이 판독될 때, 저장된 상태는 셀의 커패시터 간에, 따라서 디지트 라인(115)에서, 대응 신호를 생성할 수 있다. 감지 구성요소(125)는 메모리 셀(105)의 저장 상태를 결정하기 위해 관련 디지트 라인(115)의 신호(예를 들어, 전압)를 기준 신호(미도시)와 비교할 수 있다. 기준 신호는 2개의 상이한 로직 상태에 의해 생성되는 전압들의 평균값인 값을 가질 수 있다. 디지트 라인(115)이 기준 전압보다 더 높은 전압을 갖는다면, 감지 구성요소(125)는 메모리 셀(105)의 저장된 상태가 로직 1이었음을 결정할 수 있고, 그 역도 마찬가지다. 감지 구성요소(125)는 래칭(latching)으로 지칭될 수 있는 신호의 차이를 검출 및 증폭하기 위해 다양한 트랜지스터 또는 증폭기를 포함할 수 있다. 메모리 셀(105)의 검출된 로직 상태는 그 후 출력(135)으로서 칼럼 디코더(130)를 통해 출력될 수 있다.
메모리 어레이(100)는 로직 1 및 로직 0 디지트 라인 전압들 사이의 중간인 기준 전압을 생성하기 위해 적어도 2 개의 메모리 셀들(105)을 사용할 수 있다. 메모리 셀은 서로 반대인 상태를 저장할 수 있고, 각각의 디지트 라인(115) 사이에서 전하 공유가 일어나고 기준 전압이 생성되는 방식으로 메모리 셀에 액세스할 수 있다. 기준 전압을 생성하는데 사용되는 메모리 셀들(105)은 로직 상태들이 사용자 입력에 관계없이 저장되도록 구성될 수 있다. 즉, 메모리 셀에 기입된 저장 로직 1 및 0은 사용자 데이터와 연관되지 않을 수 있다.
메모리 셀(105)이 사용자 데이터와 관련되지 않은 상태(예를 들어, 의미있는 정보와 관련되지 않은 상태)를 저장하더라도, 메모리 셀(105)은 사용자 입력을 통해 선택될 수 있다. 즉, 사용자는 어느 메모리 셀(105)이 기준 전압을 생성하는데 사용되는지를 선택할 수 있다. 다른 경우들에서, 메모리 셀들(105)은 메모리 어레이(100)를 호스팅하는 디바이스의 파워 업시에 선택되도록 미리 결정된다. 어떤 경우에, 메모리 셀들(105)은 (예를 들어, 감지 구성요소(125)에 연결되기보다는) 종래의 메모리 어레이(100) 아키텍처에서 전압원(가령, VCC/2)에 배선 접속되거나 또는 부동(floating) 상태인 디지트 라인을 가진 에지 메모리 셀(가령, 에지 메모리 셀(145))이다. 다른 경우에, 메모리 셀(105)은 에지 셀을 제외한 셀 세트 일 수 있다(예를 들어, 메모리 셀(105)은 내부 메모리 셀(150)과 같은 에지 셀의 내부에 있는 메모리 셀(105) 일 수 있다). 본 명세서에 설명된 기술을 사용하여, 기준 전압은 2 개의 메모리 셀(105)을 사용하여 생성될 수 있다. 그러나, 임의의 개수의 메모리 셀(105)이 기준 전압의 생성에 사용될 수 있다. 기준 전압을 생성하는데 사용되는 메모리 셀들(105)은 서로 인접하거나 또는 서로 분리될 수 있다. 몇몇 경우에, 기준 전압을 생성하는데 사용되는 메모리 셀(105)의 개수를 증가시키는 것은 기준 전압의 정확도 및 안정성을 증가시킬 수 있다.
여기에 설명된 기술을 사용하여, 기준 전압은 2 개의 메모리 셀(105)을 사용하여 생성될 수 있다. 그러나, 임의의 수의 메모리 셀(105)이 기준 전압의 생성에 사용될 수 있다. 메모리 셀(105)의 수는 짝수일 수도 있고 홀수일 수도 있다. 메모리 셀(105)의 수가 짝수 일 때, 결과 기준 전압은(예를 들어, 2 개의 전압 값이 사용될 때) 디지트 라인(115) 상에 존재하는 전압의 평균일 수 있다. 메모리 셀(105)의 수가 홀수 일 때, 결과 기준 전압은 다른 것보다 전압 중 하나에 더 가까운 값을 가질 수 있다(예를 들어, 2 개의 전압 값이 사용될 때). 예를 들어, 기준 전압은 m 개의 메모리 셀(105)에 의해 제공되는 제 2 전압 값보다 n 개의 메모리 셀(105)에 의해 제공된 제 1 전압 값에 더 가깝다(n> m). 따라서, 기준 전압은 전압의 상대적 가중치에 기초하여 사용된 전압의 평균과는 다른 전압 값에 맞추어 질 수 있다. 경우에 따라 기준 전압은 2 개보다 많은 전압 값을 사용하여 생성될 수 있다.
생성된 기준 전압은 메모리 어레이(100)를 호스팅하는 디바이스의 다른 구성요소에 의해 사용되기 전에 처리(예를 들어, 아날로그 신호로부터 디지털 신호로의 변환) 및 저장될 수 있다. 어떤 경우에, 저장된 기준 전압은 메모리 어레이(100)의 용도 또는 조건 변경으로 인해 2개의 각자의 디지트 라인 전압 사이 중간에 위치하는 것을 멈출 수 있다. 예를 들어, 저장된 기준 전압은 일정하게 유지될 수 있고, 디지트 라인 전압은 디지트 라인들 사이의 중간 전압이 저장된 기준 전압과 동일하지 않도록 변할 수 있다. 그러한 시나리오에서, 기준 전압은 여기에 설명된 기술을 수행함으로써 리프레시되거나 재생성될 수 있다.
기준 전압의 재생성은 메모리 제어기(140)(또는 메모리 어레이(100)의 다른 구성요소)에 의해 검출된 특정 조건에 의해 트리거될 수 있다. 예를 들어, 메모리 어레이(100)가 임계 수의 동작(예를 들어, 판독 또는 기입 동작)을 수행한 후에 기준 전압이 리프레시될 수 있다. 선택적으로, 소정의 물리적 조건이 메모리 어레이(100)에 의해 경험될 때(예컨대, 메모리 어레이(100)가 임계 온도에 도달할 때) 리프레시가 트리거될 수 있다. 몇몇 경우에, 기준 전압은 주기적으로(예를 들어, 타이머의 만료시) 리프레시될 수 있다. 다른 경우에, 기준 전압은 사용자의 입력에 응답하여 리프레시될 수 있다. 다른 실시예에서, 기준 전압은 에러 교정 임계 또는 이벤트가 검출되었을 때 리프레시될 수 있다. 예를 들어,(예를 들어, 에러 정정 코드(ECC)를 통해) 검출된 에러의 수가 임계 수보다 큰 경우, 메모리 제어기(140)는 기준 전압을 업데이트하도록 결정할 수 있다. 메모리 제어기(140)는 또한 정정 가능한 에러의 수가 최대에 도달할 때 기준 전압을 업데이트할 수 있다.
메모리 셀(105)은 관련 워드 라인(110) 및 디지트 라인(115)을 활성화시킴으로써 소정의 상태로 설정되거나 기입 또는 초기화될 수 있다. 전술한 바와 같이, 워드 라인(110)을 활성화하면 메모리 셀(105)의 대응하는 로우(row)가 각자의 디지트 라인(115)에 전기적으로 연결된다. 워드 라인(110)이 활성화되는 동안 관련 디지트 라인(115)을 제어함으로써, 메모리 셀(105)이 기입될 수 있다 - 즉, 로직 값이 메모리 셀(105)에 저장될 수 있다. 칼럼 디코더(130)는 메모리 셀(105)에 기입될 데이터, 예를 들어, 입력(135)을 수용할 수 있다. 강유전성 커패시터의 경우, 메모리 셀(105)은 강유전성 커패시터 양단에 전압을 인가함으로써 기입된다. 이 프로세스에 대해서는 아래에서 더 자세히 논의된다.
일부 메모리 구조에서, 메모리 셀(105) 액세스는 저장된 로직 상태를 저하 시키거나 파괴할 수 있고, 재기입 또는 리프레시 동작은 원래의 로직 상태를 메모리 셀(105)로 복귀시키도록 수행될 수 있다. DRAM에서, 예를 들어, 커패시터는 감지 동작 동안 부분적으로 또는 완전히 방전되어, 저장된 로직 상태를 손상시킬 수 있다. 따라서 로직 상태는 감지 동작 후에 재기입될 수 있다. 또한, 단일 워드 라인(110)을 활성화하면 로우 내 모든 메모리 셀이 방전되어, 로우 내의 몇몇 또는 모든 메모리 셀(105)은 재기입될 필요가 있을 수 있다.
DRAM을 포함하여 일부 메모리 아키텍처는 외부 전원에 의해 주기적으로 리프레시되지 않는 한, 시간이 지남에 따라 저장된 상태를 잃을 수 있다. 예를 들어, 충전된 커패시터는 누설 전류를 통해 시간이 지남에 따라 방전될 수 있으며, 이로 인해 저장된 정보가 손실될 수 있다. 이러한 소위 휘발성 메모리 디바이스의 리프레시율은 상대적으로 높을 수 있는데, 예를 들어 초당 수십 번의 리프레시 동작이 DRAM에 사용될 수 있으며 이는 상당한 전력 소비를 초래할 수 있다. 메모리 어레이가 점점 더 커짐에 따라 전력 소비가 증가하면, 특히, 배터리와 같은 유한 전원에 의존하는 모바일 디바이스의 경우, 메모리 어레이의 배치 또는 작동(예: 전원 공급 디바이스, 발열량, 재료 제한 등)이 방해될 수 있다. 그러나, 강유전성 메모리 셀은 다른 메모리 아키텍처에 비해 성능이 향상될 수 있는 유리한 특성을 가질 수 있다. 예를 들어, 강유전성 메모리 셀은 저장된 전하의 열화에 덜 민감하기 때문에, 강유전성 메모리 셀(105)을 채용하는 메모리 어레이(100)는 리프레시 동작을 거의 또는 전혀 요구하지 않을 수 있으므로, 동작하는데 필요한 전력이 더 적을 수 있다.
메모리 제어기(140)는 다양한 구성요소들, 예컨대 로우 디코더(120), 칼럼 디코더(130), 및 감지 구성요소(125)를 통해 메모리 셀들(105)의 동작(예를 들어, 판독, 기입, 리프레시, 등)을 제어할 수 있다. 메모리 제어기(140)는 원하는 워드 라인(110) 및 디지트 라인(115)을 활성화하기 위해 로우 및 칼럼 어드레스 신호를 생성할 수 있다. 메모리 제어기(140)는 또한 메모리 어레이(100)의 동작 동안 사용되는 다양한 전압 전위를 생성 및 제어할 수 있다. 일반적으로, 여기서 논의되는 인가 전압의 진폭, 형상, 또는 지속시간은 조정되거나 변할 수 있고, 메모리 어레이(100) 동작을 위한 다양한 작동들에 대해 상이할 수 있다. 더욱이, 메모리 어레이(100) 내의 하나, 다수, 또는 모든 메모리 셀(105)은 동시에 액세스될 수 있다(예를 들어, 예를 들어, 메모리 어레이(100)의 다수 또는 모든 셀은 모든 메모리 셀(105) 또는 메모리 셀(105)의 그룹이 단일 로직 상태로 설정되는 리셋 동작 중에 동시에 액세스될 수 있다.
본 명세서에 기술된 바와 같이, 강유전성 메모리 셀들(105)은 로직 0 및 로직 1 디지트 라인 전압들 사이의 중간인 기준 전압을 생성하는데 사용될 수 있다. 강유전성 메모리 셀(105)은 모든 다른 셀(105)이 로직 1 또는 로직 0을 저장하도록 교번 상태로 배치될 수 있다. 상태의 저장 후에, 강유전성 메모리 셀(105)은 각 디지트 라인(115)이 전하를 공유하도록 하는 방식으로 판독될 수 있다. 전하 공유를 통해 전자들을 교환함으로써, 디지트 라인들(115)은 초기 디지트 라인(115) 전압들 사이의 평균인 평형 전압에 도달할 수 있다. 이 평형 전압은 메모리 어레이(100)를 수용하는 디바이스 내의 다른 구성요소에 의해 기준 전압으로서 사용될 수 있다. 상이한 기준 전압 값은 메모리 셀(105)에 의해 저장된 상태의 패턴 또는 구성을 변화시킴으로써 생성될 수 있다.
도 2는 본 발명의 다양한 실시예에 따른 셀 기반 기준 전압 생성을 위한 예시적인 회로(200)를 도시한다. 회로(200)는 도 1을 참조하여 기술된 메모리 셀(105), 워드 라인(110), 디지트 라인(115) 및 감지 구성요소(125)의 예일 수 있는 강유전성 메모리 셀(105-a), 워드 라인(110-a), 디지트 라인(115-a), 감지 구성요소(125-a)를 각각 포함한다. 회로(200)는 플레이트(210) 및 셀 바닥(215)을 포함하는 도전 단자를 포함할 수 있는 커패시터(205)와 같은 로직 저장 요소를 포함할 수 있다. 이들 단자는 절연 강유전성 재료에 의해 분리될 수 있다. 상술한 바와 같이, 커패시터(205)를 충전 또는 방전함으로써, 즉 커패시터(205)의 강유전성 재료를 분극화함으로써, 다양한 상태가 저장될 수 있다. 커패시터(205)를 분극시키는데 필요한 총 전하는 잔여 분극(PR) 값으로 지칭될 수 있고, 커패시터(205)의 전체 전하의 절반에 도달하는 커패시터(205)의 전압은 항 전압(VC: coercive voltage)으로 지칭될 수 있다.
커패시터(205)의 저장된 상태는 회로(200)에 나타난 다양한 소자를 동작시킴으로써 판독되거나 감지될 수 있다. 커패시터(205)는 디지트 라인(115-a)과 전자 통신할 수 있다. 따라서, 선택 구성요소(220)가 비활성화될 때 커패시터(205)가 디지트 라인(115-a)으로부터 분리될 수 있고, 선택 구성요소(220)가 강유전성 메모리 셀(105-a)을 선택하도록 활성화될 때 커패시터(205)가 선택 구성요소(220)를 통해 디지트 라인(115-a)에 연결될 수 있다. 다시 말해서, 강유전성 메모리 셀(105-a)은 강유전성 커패시터(205)와 전자 통신하는 선택 구성요소(220)를 사용하여 선택될 수 있으며, 강유전성 메모리 셀(105-a)은 선택 구성요소(220) 및 강유전성 커패시터(205)를 포함한다. 일부 경우에, 선택 구성요소(220)는 트랜지스터일 수 있고, 그 동작은 트랜지스터 게이트에 전압을 인가함으로써 제어될 수 있으며, 여기서 전압 크기는 트랜지스터의 임계 크기보다 크다. 워드 라인(110-a)은 선택 구성요소(220)를 활성화할 수 있고; 예를 들어, 워드 라인(110-a)에 인가된 전압이 트랜지스터 게이트에 인가되어, 커패시터(205)를 디지트 라인(115-a)에 접속시킬 수 있다.
도 2에 도시된 예에서, 커패시터(205)는 강유전성 커패시터이다. 커패시터(205)의 플레이트들 사이의 강유전성 재료로 인하여, 이하에서보다 상세히 설명되는 바와 같이, 커패시터(205)는 디지트 라인(115-a)에 연결될 때 방전되지 않을 수 있다. 대신에, 플레이트(210)는 외부 전압에 의해 바이어싱되어, 커패시터(205)상의 저장된 전하의 변화를 초래할 수 있다. 저장된 전하의 변화는 커패시터(205)의 초기 상태, 즉 초기 상태가 로직 1 또는 로직 0으로 저장되었는지 여부에 좌우된다. 그 후 저장된 전하의 변화는 메모리 셀(105-a)에 저장된 로직 상태를 결정하기 위해 감지 구성요소(125-a)에 의해 기준값(225)(예를 들어, 기준 전압)과 비교될 수 있다.
특정 감지 기법 또는 프로세스는 많은 형태를 취할 수 있다. 일 실시예에서, 디지트 라인(115-a)은 고유의 커패시턴스를 가질 수 있고 커패시터(205)가 플레이트(210)에 인가되는 전압에 응답하여 충전하거나 방전함에 따라 0이 아닌 전압을 발생시킬 수 있다. 고유 커패시턴스는 치수, 디지트 라인(115-a)의 치수를 포함한 물리적 특성에 좌우될 수 있다. 디지트 라인(115-a)은 다수의 메모리 셀(105)을 연결할 수 있으므로, 디지트 라인(115-a)은 무시할 수 없는 커패시턴스(예를 들어, pF의 수준)를 초래하는 길이를 가질 수 있다. 디지트 라인(115-a)의 후속 전압은 커패시터(205)의 초기 로직 상태에 의존할 수 있고, 감지 구성요소(125-a)는 이 전압을 다른 메모리 셀(105)에 의해 생성된 기준 전압과 비교할 수 있다. 예를 들어, 소정의 전압이 플레이트(210)에 인가되고 커패시터 하부(215)에서의 전압은 저장된 전하와 관련하여 변할 수 있다. 커패시터 하부(215)에서의 전압은 감지 구성요소(125-a)에서의 기준 전압과 비교될 수 있고, 기준 전압과의 비교는 인가된 전압으로부터 생기는 커패시터(205)의 전하의 변화를 나타낼 수 있고, 따라서, 메모리 셀(105-a)에 저장된 로직 상태를 표시할 수 있다. 커패시터(205)에서의 전하와 전압 사이의 관계는 도 3을 참조하여 더 상세히 설명된다.
메모리 셀(105-a)에 기입하기 위해, 전압이 커패시터(205) 양단에 인가될 수 있다. 다양한 방법이 사용될 수 있다. 일 예시에서, 선택 구성요소(220)는 커패시터(205)를 디지트 라인(115-a)에 전기적으로 연결하기 위해 워드 라인(110-a)을 통해 활성화될 수 있다. 전압은 플레이트(210) 및 셀 바닥(215)의 전압을 디지트 라인(115-a)을 통해 제어함으로써 커패시터(205) 양단에 인가될 수 있다. 로직 0을 기입하기 위해, 플레이트(210)는 하이로 취해질 수 있고, 즉 양의 전압이 인가될 수 있고, 셀 바닥(215)은 로우로 취하여지며, 즉 접지에 연결되거나, 사실상 접지되거나, 음의 전압이 인가될 수 있다. 로직 1을 기입하기 위해 반대의 프로세스가 수행된다 - 즉, 플레이트(210)가 로우로 취해지고 셀 바닥(215)이 하이로 취해진 다.
커패시터(205)의 판독 및 기입 동작은 강유전성 디바이스와 관련된 비선형 성질을 설명할 수 있다. 도 3은 본 개시의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 강유전성 메모리 셀에 대한 히스테리시스 곡선(300-a 및 300-b)을 갖는 이러한 비선형 특성의 예를 도시한다. 히스테리시스 곡선(300-a 및 300-b)은 예시적인 강유전성 메모리 셀 기입 및 판독 프로세스를 각각 도시한다. 히스테리시스 곡선(300)은 전압 V의 함수로서 강유전성 커패시터(예를 들어, 도 2의 커패시터(205))에 저장된 전하 Q를 나타낸다.
강유전성 재료는 자발적인 전기 분극을 특징으로한다 - 즉, 전계의 부재시에도 0이 아닌 전기 분극을 유지한다. 예시적인 강유전성 재료는 티탄산 바륨(BaTiO3), 티탄산 납(PbTiO3), 티탄산 지르콘 산납(PZT) 및 탄탈산 스트론튬 비스무스(SBT)를 포함한다. 본 명세서에 기재된 강유전성 커패시터는 이들 또는 다른 강유전성 재료를 포함할 수 있다. 강유전성 커패시터 내의 전기 분극은 강유전성 재료의 표면에서의 순 전하를 초래하고, 커패시터 단자를 통해 반대 전하를 끌어 당긴다. 따라서, 전하가 강유전성 재료와 커패시터 단자의 계면에 저장된다. 전기적 분극은 외부에서 인가된 전기장이 없을 때 비교적 긴 시간, 심지어 무기한으로 유지될 수 있기 때문에, 예를 들어 DRAM 어레이에 채용된 커패시터에 비해 충전 누설이 상당히 감소될 수 있다. 이는 일부 DRAM 아키텍처에 대해 상술한 바와 같이 리프레시 동작을 수행할 필요성을 감소시킬 수 있다.
히스테리시스 곡선(300)은 커패시터의 단일 단자의 관점에서 이해될 수 있다. 예를 들어, 강유전체 재료가 음의 분극을 갖는다면, 양전하가 단자에 축적될 것이다. 마찬가지로, 강유전성 재료가 양의 분극을 갖는다면, 음전하가 단자에 축적될 것이다. 또한, 히스테리시스 곡선(300)의 전압은 커패시터 양단의 전압 차를 나타내고 방향성을 갖는다는 것을 이해해야 한다. 예를 들어, 문제의 단자에 양 전압을 인가하고 제 2 단자를 접지 상태로 유지함으로써 양 전압이 인가될 수 있다. 문제의 단자를 접지 상태로 유지하고 제 2 단자에 양의 전압을 인가함으로써 음의 전압이 인가될 수 있다. 즉, 문제의 단자를 음극으로 분극하도록 양의 전압이 인가될 수 있다. 유사하게, 히스테리시스 곡선(300)에 도시된 전압 차를 생성하기 위해 적절한 커패시터 단자에 2개의 양 전압, 2 개의 음 전압, 또는 양 및 음 전압의 임의의 조합이 인가될 수 있다.
히스테리시스 곡선(300-a)에 도시된 바와 같이, 강유전체 재료는 제로 전압 차이로 양 또는 음극 분극을 유지할 수 있고, 충전 상태(305)와 충전 상태(310)의 두 가지 가능한 충전 상태를 초래한다. 도 3의 에에 따르면, 충전 상태(305)는 로직 0을 나타내고 충전 상태(310)는 로직 1을 나타낸다. 일부 예에서, 각각의 충전 상태의 논리 값은 메모리 셀을 동작시키기 위한 다른 방식을 수용하도록 반전될 수 있다.
전압을 인가함으로써 강유전성 물질의 전기 분극, 즉 커패시터 단자상의 전하를 제어함으로써 로직 0 또는 1이 메모리 셀에 기입될 수 있다. 예를 들어, 커패시터 양단에 순(net) 양 전압(315)을 인가하면 충전 상태(305-a)에 도달할 때까지 전하가 축적된다. 전압(315)을 제거하면, 충전 상태(305-a)는 제로 전위에서 충전 상태(305)에 도달할 때까지 경로(320)를 따른다. 유사하게, 충전 상태(310)는 순 음의 전압(325)을 인가함으로써 기입되며, 충전 상태(310-a)가 된다. 음 전압(325)을 제거한 후, 충전 상태(310-a)는 제로 전압에서 충전 상태(310)에 도달할 때까지 경로(330)를 따른다.
강유전성 커패시터의 저장된 상태를 판독하거나 감지하기 위해, 전압이 커패시터 양단에 인가될 수 있다. 이에 응답하여, 저장된 전하가 변화하고, 변화의 정도 - 즉, 전하 상태 305-b 또는 310-b 중 어느 것이 초기에 저장되었는지 여부에 따라 커패시터의 저장된 전하가 변화하는 정도 - 는 초기 전하 상태에 의존한다. 예를 들어, 히스테리시스 곡선(300-b)은 2 개의 가능한 저장 전하 상태(305-b 및 310-b)를 도시한다. 순 전압(335)은 커패시터 양단에 인가될 수 있다. 양 전압으로 도시되었지만, 전압(335)은 음일 수 있다. 전압(335)에 응답하여, 충전 상태(305-b)는 경로(340)를 따른다. 마찬가지로, 충전 상태(310-b)가 초기에 저장 되었다면, 경로(345)를 따른다. 충전 상태(305-c) 및 충전 상태(310-c)의 최종 위치는 특정 감지 동작 및 회로를 비롯한 여러 가지 요인에 따라 달라질 수 있다.
몇몇 경우에, 최종 전하는 메모리 셀의 디지트 라인의 고유 커패시턴스에 의존할 수 있다. 예를 들어, 커패시터가 디지트 라인에 전기적으로 연결되고 전압(335)이 인가되면, 디지트 라인의 전압은 그 고유의 커패시턴스로 인해 상승할 수 있다. 따라서, 감지 구성요소에서 측정된 전압은 전압(335)과 동일하지 않을 수 있고 대신에 디지트 라인의 전압에 의존할 수 있다. 따라서, 히스테리시스 곡선(300-b)상의 최종 충전 상태(305-c 및 310-c)의 위치는 디지트 라인의 커패시턴스에 의존할 수 있고, 부하 라인 분석을 통해 결정될 수 있다 - 즉, 충전 상태(305-c 및 310- c)가 디지트 라인 커패시턴스에 대해 규정될 수 있다. 결과적으로, 커패시터의 전압, 전압(350) 또는 전압(355)은 상이할 수 있고, 커패시터의 초기 상태에 의존할 수 있다.
기준 전압과의 비교에서 커패시터의 전압(예를 들어, 전압(350) 또는 전압(355))을 사용함으로써, 커패시터의 초기 상태가 결정될 수 있다. 예를 들어, 기준 전압은 인가 전압(335)과 전압(350)의 합과, 인가 전압(335)과 전압(355)의 합의 평균일 수 있다. 비교에 따라, 감지 전압(예를 들어, 인가 전압(335) 및 전압(350)의 합, 또는 인가 전압(335)과 전압(355)의 합)은 기준 전압보다 높거나 낮게 결정될 수 있다. 이어서, 비교에 기초하여 강유전성 셀의 값(즉, 로직 0 또는 1)이 결정될 수 있다.
기준 전압의 값은 판독 동작의 정확도에 영향을 줄 수 있다. 예를 들어, 그 값이 너무 높으면, 로직 상태 1은 로직 상태 0으로 오독될 수 있다. 기준 전압 값이 너무 낮으면, 로직 상태 0은 로직 상태 1으로 오독될 수 있다. 따라서, 2 개의 상이한 로직 상태들 사이의 중간에 놓인 기준 전압이 사용될 수 있다. 이러한 기준 전압은 여기에 설명된 기술을 사용하여 생성될 수 있다. 이들 기술은 메모리 셀(105)을 사용하기 때문에, 어떤 경우에는, 메모리 어레이(100) 특성의 임의의 변화가 생성된 기준 전압에 반영될 것이다; 따라서, 디지트 라인에 대한 이 전압의 값이 메모리 어레이(100)에 대한 변화에 관계없이 유지될 수 있다.
상술한 바와 같이, 메모리 셀(105) 판독은 저장된 로직 상태 또는 값을 저하 시키거나 파괴할 수 있다. 그러나, 강유전성 메모리 셀(105)은 판독 동작 후에 초기 로직 상태를 유지할 수 있다. 예를 들어, 충전 상태(305-b)가 저장되고 판독 동작이 수행되는 경우, 충전 상태는 전압(335)이 제거된 후에 예를 들어 반대 방향으로 경로(340)를 따름으로써, 초기 충전 상태(305-b)로 복귀할 수 있다.
도 4는 본 발명의 다양한 실시예에 따른 셀 기반 전압 기준 생성을 위한 예시적인 회로(400)를 도시한다. 회로(400)는 2 개의 디지트 라인(115) 사이의 전하 공유로부터 생성된 기준 전압 VREF(435)를 출력할 수 있다. 회로(400)에 도시된 각 커패시터(205) 및 선택 구성요소(220) 쌍은 도 2를 참조하여 기술된 셀(105)의 예일 수 있다. 단지 2 개의 셀(105)이 도시되어 있지만, 여기에 설명된 기술은 임의의 수의 셀(105)을 사용하여 구현될 수 있다. 더 많은 셀(105)을 사용하면 노이즈에 대한 민감성(susceptibility)이 감소될 수 있으며, 이는 생성된 기준 전압의 정확도를 증가시킬 수 있다. 회로(400)는 전자 메모리 어레이(예를 들어, 강유전성 메모리 어레이(100))의 에지에, 또는 어레이의 에지 내부에 셀들(105)을 포함할 수 있다(예시 회로(400)의 셀들은 에지 셀로부터 배제됨).
회로(400)는 커패시터(205-a) 및 커패시터(205-b)를 포함할 수 있으며, 이는 도 2를 참조하여 설명된 강유전성 커패시터(205)의 일례일 수 있다. 커패시터(205-a)는 선택 구성요소(220-a)와 전자 통신하여, 선택 구성요소(220-a)의 활성화가 셀 바닥(215-a)을 디지트 라인(DL)(115-b)에 연결시키고 선택 구성요소(220-a)의 비활성화가 디지트 라인(115-b)으로부터 셀 바닥(215-a)을 분리시킨다. 마찬가지로, 커패시터(205-b)는 선택 구성요소(220-b)와 전자 통신하여 선택 구성요소(220-b)의 활성화가 셀 바닥(215-b)을 디지트 라인(115-c)에 연결하고 선택 구성요소(220-a)의 비활성화가 셀 바닥(215-b)을 디지트 라인(115-c)으로부터 분리시킨다. 선택 구성요소(220)는 활성화 전압을 워드 라인(110-a)에 인가함으로써 활성화될 수 있다. 커패시터(205) 각각은 기입 회로(405) 및 판독 회로(410)와 전자 통신할 수 있다.
기입 회로(405)는 스위칭 구성요소(415-a) 및 스위칭 구성요소(415-b)와 같은 다수의 스위칭 구성요소(415)를 포함할 수 있다. 활성화될 때, 스위칭 구성요소(415)는 두 개의 구성요소들 사이에서 전자의 흐름을 가능하게 할 수 있다; 비활성화될 때, 스위칭 구성요소(415)는 2 개의 구성요소들 간의 전자 흐름을 차단할 수 있다. 도 4에 도시된 예에서, 스위칭 구성요소(415)는 트랜지스터다(예를 들어, 스위칭 구성요소(415-a)는 PMOS 트랜지스터이고 스위칭 구성요소(415-b)는 NMOS 트랜지스터임); 그러나, 다른 디바이스가 사용될 수 있다. 따라서 스위칭 구성요소(415-a)는 스위칭 구성요소(415-a)의 게이트에(예를 들어, 기입 선 WR1(420-a)을 통해) 전압(가령, 접지 기준 전압)을 인가함으로써 활성화될 수 있고, 스위칭 구성요소(415-b)는 스위칭 구성요소(415-b)의 게이트에(예를 들어, 기입 선 WR0(420-b)를 통해) 전압(예를 들어, 양 전압)을 인가함으로써 활성화될 수 있다. 기입 선 WR1(420-a) 및 기입 선 WR0(420-b)에 인가된 전압은 각각의 스위칭 구성요소(415)를 턴 온시키기 위한 임계 전압 요구 사항을 만족시킬 수 있고 기입 전압 또는 활성화 전압으로 지칭될 수 있다. 어떤 경우에, 제어기는 기입 라인(420)으로의 전압의 인가를 조정할 수 있다.
기입 회로(405)는 또한 전압원(425-a) 및 전압원(425-b)과 같은 다수의 전압원(425)을 포함할 수 있다. 도 4에 도시된 예에서, 전압원(425-a)은 양의 레일 전압(VCC) 일 수 있고 전압원(425-b)은 가상 접지 기준(GND)일 수 있다. 스위칭 구성요소(415-a)는 전압원(425-a)에 연결될 수 있고 스위칭 구성요소(415-b)는 전압원(425-b)에 연결될 수 있다. 스위칭 구성요소들(415)과 전압원들(425) 사이의 연결은 간접적이거나 직접적 일 수 있다(예를 들어, 배선 접속). 따라서, 스위칭 구성요소(415-a)가 (예를 들어, 기입 라인 WR1(420-a)에 활성화 전압을 인가함으로써) 활성화될 때, 디지트 라인(115-b)의 전압은 전압원(425-a)의 전압으로 변화할 수 있다. 즉, 디지트 라인(115-b)에서의 전압은 VCC가 될 수 있다. 스위칭 구성요소(415-b)가 (예를 들어, 기입 라인 WR0(420-b)에 활성화 전압을 인가함으로써) 활성화될 때, 디지트 라인(115-c)의 전압은 전압원(425-a)의 전압으로 변화할 수 있다. 즉, 디지트 라인(115-c)에서의 전압은 0V가 될 수 있다. 도 4에 도시된 예에서, 전압원(425-a)은 VCC이고 전압원(425-b)은 접지(GND)이다. 그러나, 상이한 값들을 가진 전압원들(425)이 사용될 수 있다. 일부 예들에서, 전압원들(425)은 기입 회로(405)의 외부에 있다.
커패시터(205-a)는 제 1 상태로 초기화될 수 있고 커패시터(205-b)는 기입 회로(405)를 활성화시킴으로써 제 2 상태로 초기화될 수 있다. 각 상태는 대응 커패시터(205) 양단의 전압과 관련될 수 있다. 일부 경우에, 제 1 상태는 로직 1을 저장하는 것과 동일하고, 제 2 상태는 로직 0을 저장하는 것과 등가이다. 따라서, 셀(105)이 판독될 때, 디지트 라인(115-b)은 (저장된 로직 1에 대응하는) 제 1 전압을 가질 수 있고, 디지트 라인(115-c)은 (저장된 로직 0에 대응하는) 제 2 전압을 가질 수 있다. 이들 전압은 2 개의 디지트 라인 전압들 사이의 중간인 기준 전압을 생성하는데 사용될 수 있다. 예를 들어, 판독 회로(410)는 디지트 라인(115-b) 및 디지트 라인(115-c)을 함께 단락시켜서, 전하 공유가 나타난다. 디지트 라인(115-b) 및 디지트 라인(115-c)은 평형 전압에 도달할 때까지 전자를 교환할 수 있다. 디지트 라인들(115) 사이의 전하 공유에 기인한 전압은 판독 회로(410)로부터 출력될 수 있고, 회로(400)를 포함하는 디바이스의 다른 구성요소들에 대한 기준 전압으로서 사용될 수 있다. 어떤 경우에, 제어기는 회로(400)의 동작을 조정한다.
도 5는 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 강유전성 메모리 셀 어레이를 동작시키는 타이밍도(500)의 예를 도시한다. 타이밍도(500)는 축(505) 상에 표시된 전압과, 축(510) 상에 표시된 시간을 포함하고, 타이밍도(500)는 회로(400)의 예시적인 기입 동작을 나타낸다. 기입 동작은 커패시터(205)를 교번 상태로 초기화할 수 있다. 회로(400)의 다양한 구성요소들의 전압은 타이밍도(500) 상의 시간의 함수로 또한 표시된다. 예를 들어, 타이밍도(500)는 워드 라인 전압(515), 플레이트 전압(520), 기입 라인 전압(525-a), 기입 라인 전압(525-b), 디지트 라인 전압(530-a) 및 디지트 라인 전압(530-b)을 포함한다.
워드 라인 전압(515)은 선택 구성요소(220-a) 및 선택 구성요소(220-b)에 인가되어 선택 구성요소(220)가 활성화되고 커패시터(205)가 선택된다(예를 들어, 워드 라인 전압(535)이 활성화 전압(535)으로 증가할 수 있다). 따라서, 디지트 라인(115)은 그들 각각의 셀 하부(215)에 접속될 수 있다. 워드 라인 전압(515) 인가 이전에, 스위칭 구성요소(415)는 비활성이다. 워드 라인 전압(515) 인가 후에, 플레이트 전압(520)이 각 커패시터(205)의 플레이트에 인가될 수 있다. 또한, 기입 라인 전압들(525)은 스위칭 구성요소들(415)이 활성화되도록 인가될 수 있다. 스위칭 구성요소(415-b)를 활성화시키면 전압원(425-b)의 전압이 디지트 라인(115-c)에 인가되어, 디지트 라인 전압(530-a)이 접지로 풀링된다. 예로서, 선택 구성요소(220-b)가 활성화될 때, 셀 바닥 부(215-b)에 나타나는 전압은 디지트 라인 전압(530-a)의 전압이다. 따라서, 기입 라인 전압(525-a)이 인가될 때, 디지트 라인 전압(530-a)은 0V가 된다. 커패시터(205-a) 양단의 전압은 실질적으로 플레이트 전압(520)과 디지트 라인 전압(530-a) 사이의 차이이다. 플레이트 전압(520)이 높고 디지트 라인 전압(530-a)이 낮기 때문에, 커패시터(205-b) 양단에 양 전압이 인가되어, 커패시터(205-b)의 히스테리시스에 따라, 로직 0에 대응하는 충전 상태가 생성된다.
커패시터(205-a)에 로직 1을 저장하기 위해, 플레이트 전압(520)은 임계 값(예를 들어, 접지)으로 감소될 수 있다. 기입 선 전압(525-b)이 인가될 때 발생하는 스위칭 구성요소(415-a)의 활성화는 전압원(425-a)의 전압을 디지트 라인(115-b)에 인가시켜서, 디지트 라인 전압(530-b)이 하이(예: VCC)로 풀링된다. 선택 구성요소(220-a)가 활성화되기 때문에, 셀 바닥(215-a)에서 보이는 전압은 디지트 라인(115-b)에 의해 보여지는 전압(예를 들어, 디지트 라인 전압(530-b))이다. 따라서, 커패시터(205-a) 양단의 전압은 실질적으로 플레이트 전압(520)과 디지트 라인 전압(530-b) 사이의 차이이다. 플레이트 전압(520)이 낮고(예를 들어, 접지됨), 디지트 라인 전압(530-b)이 높기 때문에, 커패시터(205-a) 양단에 음 전압이 인가되어, 커패시터(205-a)의 히스테리시스에 따라, 로직 1에 대응하는 충전 상태가 생성된다.
플레이트 전압(520)이 접지로 감소될 때, 커패시터(205-b) 양단의 전압은 0이되고 로직 0이 저장된다. 유사하게, 디지트 라인 전압(530-b)이 접지로 감소될 때(예를 들어, 기입 라인 전압(525-a)을 감소시키고 스위칭 구성요소(415-a)를 비활성화시킴으로써), 커패시터(205-a) 양단의 전압은 0이되고 로직 1이 저장된다. 따라서, 커패시터(205)는 교번 로직 상태로 초기화될 수 있다. 이러한 로직 상태들은(예를 들어, 판독 회로(410)를 활성화시킴으로써) 기준 전압을 생성하기 위해 판독 동작 동안 사용될 수 있다.
도 6은 본 발명의 다양한 실시예에 따른 셀 기반 전압 기준 생성을 위한 예시적인 회로(600)를 도시한다. 회로(600)는 회로(400)의 예일 수 있다. 회로(600)의 커패시터(205)는 도 5를 참조하여 설명된 바와 같이 교번 상태로 초기화될 수 있다. 예를 들어, 커패시터(205-a)는 로직 1을 저장할 수 있고 커패시터(205-b)는 로직 0을 저장할 수 있다. 기입 회로(405)는 도 4를 참조하여 기술된 기입 회로(405)의 예일 수 있다. 선택적으로, 기입 회로(405)는 기입 회로(405)와 동일한 동작을 수행할 수 있는 상이한 구성의 구성요소를 사용하여 실현될 수 있다.
판독 회로(410)는 스위칭 구성요소(605-a) 및 스위칭 구성요소(605-b)를 포함할 수 있다. 각 스위칭 구성요소(605)는 선택 구성요소(220), 커패시터(205) 및 기입 회로(405)와 전자 통신할 수 있다. 도 6의 예에서, 스위칭 구성요소(605)는 트랜지스터다(예를 들어, 스위칭 구성요소(605-a)는 PMOS 트랜지스터 일 수 있고 스위칭 구성요소(605-b)는 NMOS 트랜지스터 일 수 있음); 그러나, 다른 디바이스가 사용될 수 있다. 따라서 스위칭 구성요소(605-a)는 스위칭 구성요소(605-a)의 게이트(610-a)에 (예를 들어, 판독 라인 RD0(615-a)를 통해) 전압을 인가함으로써 활성화될 수 있고, 스위칭 구성요소(605-b)는 (예를 들어, 판독 라인 RD1(615-b)을 통해) 스위칭 구성요소(605-b)의 게이트(610-b)에 전압을 인가함으로서 활성화된다. 판독 라인 RD0(615-a) 및 판독 라인 RD1(615-b)에 인가되는 전압은 판독 전압 또는 활성화 전압으로 지칭될 수 있다. 몇몇 경우에, 제어기는 판독 라인(615)으로의 전압 인가를 조정할 수 있다.
스위칭 구성요소(605)의 활성화는 디지트 라인(115-b) 및 디지트 라인(115-c)을 효과적으로 단락시킬 수 있다. 즉, 스위칭 구성요소(605)를 활성화하면 2 개의 디지트 라인(115) 사이에서 전자들의 교환이 가능해진다. 디지트 라인(115)이 상이한 전압을 가질 때, 전자는 2 개의 디지트 라인(115) 사이에서 흐를 수 있고, 평형 상태에 도달하면 공통 노드(620)에서의 전압은 디지트 라인(115)의 각 전압 사이의 중간이다. 공통 노드는 단일 전압이 측정될 수 있는 두 구성요소 사이의 물리적 접합부를 지칭할 수 있다. 따라서, 판독 회로(410)의 활성화는 셀 특성의 함수인 - 따라서 셀 특성에 따라 변하는 - 기준 전압(VREF)(435)을 생성할 수 있다. 몇몇 경우에, 제어기는 회로(600)의 동작을 조정할 수 있다.
따라서, 회로(600)는 제 1 전압원(425-a)과 전자 통신하는 제 1 강유전성 셀(205-a)과, 제 2 전압원(425-b)과 전자 통신하는 제 2 강유전성 셀(205-b)을 포함하는 전자 메모리 어레이의 예이다. 도 4에 도시된 예에서, 제 1 전압원(425-a)은 양의 전압원이고, 제 2 전압원(425-b)은 접지 기준이다. 회로(400)는 또한 제 1 강유전성 셀(205-a)의 제 1 디지트 라인(115-b) 및 제 2 강유전성 셀(205-b)의 제 2 디지트 라인(115-c)과 전자 통신하는 제 1 스위칭 구성요소(예를 들어, 스위칭 구성요소(605) 또는 판독 회로(410))를 또한 포함한다. 회로(600)는 또한 제 1 강유전성 커패시터(205-a)와 전자 통신하는 제 2 스위칭 구성요소(415-a) 및 제 2 강유전성 커패시터(205-b)와 전자 통신하는 제 3 스위칭 구성요소(415-b)를 포함할 수 있다. 제 2 스위칭 구성요소(415-a)는 제 1 전압원(425-a)에 배선 접속(hard-wired)될 수 있고 제 3 스위칭 구성요소는 제 2 전압원(425-b)에 배선 접속될 수 있다.
도 7은 본 개시의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 강유전성 메모리 셀 어레이를 동작시키는 타이밍도(700)의 예를 도시한다. 타이밍도(700)는 축(705)상의 전압 및 축(710)상의 시간을 포함하며, 회로(600)의 판독 동작을 나타낼 수 있다. 판독 동작은 상이한 상태로 초기화되는 셀들에 대한 디지트 라인 전압을 사용하여 기준 전압 VREF(435)를 생성할 수 있다. 회로(600)의 다양한 구성요소들의 전압이 타이밍도(700) 상의 시간의 함수로 또한 표현된다. 예를 들어, 타이밍도(700)는 워드 라인 전압(515), 플레이트 전압(520), 디지트 라인 전압(530-a) 및 디지트 라인 전압(530-b)을 포함한다. 타이밍도(700)는 타이밍도(500)에 의해 제시되는 이벤트 후 발생하는 이벤트를 나타낼 수 있다. 따라서, 타이밍도(700)는 커패시터(205-a)가 로직 1을 저장하고 커패시터(205-b)가 로직 0을 저장한 후에 구현될 수 있다.
기준 전압(VREF)(435)을 생성하기 위해, 워드 라인 전압(515)은 선택 구성요소(220)가 활성화되도록 임계 값(예를 들어, 활성화 전압(535))으로 증가될 수 있다. 선택 요소(220)를 활성화시키면 셀 바닥(215)이 각각의 디지트 라인(115)에 연결된다. 플레이트 전압(520)은 각 커패시터(205)의 플레이트에 인가되어 커패시터(205)의 각 충전 상태가 도 3을 참조하여 설명한 바와 같이 최종 위치로 이동한다. 플레이트 전압(520)은 주기적 스케줄 또는 회로(600)를 포함하는 어레이의 온도 변화에, 또는, 주기적 시간 스케줄에 적어도 부분적으로 기초하여 인가될 수 있다. 따라서, 제 1 전압(예를 들어, 디지트 라인 전압 530-b)은 저장된 로직 1에 대응하는 커패시터(205-a)의 디지트 라인(115-b) 상에서 발전할 수 있고, 제 2 전압(예컨대, 디지트 라인 전압(530-a))은 저장된 로직 0에 대응하는 커패시터(205-b)의 디지트 라인(115-c) 상에서 발전될 수 있다. 디지트 라인 전압(530)은 플레이트 전압(520)의 인가에 적어도 부분적으로 기초하여 발전할 수 있다. 각각의 커패시터(205)에 대한 셀 바닥(215)은 플레이트 전압(520)에서 각 커패시터(205) 양단의 전압을 뺀 값을 추적할 수 있다. 디지트 라인(115)이 선택 구성요소(220)를 통해 셀 하부(215)에 연결되기 때문에, 디지트 라인 전압(530-a)은 임계 전압(715-b)에 도달할 수 있고 디지트 라인 전압(530-b)은 임계 전압(715-a)에 도달할 수 있다.
디지트 라인 전압(530)이 안정화된 후에, 판독 회로(410)가 활성화될 수 있다(예를 들어, 판독 회로 활성화(720)가 발생할 수 있다). 도 7의 예에서, 판독 회로(410)의 활성화는 판독 라인 RD0(615-a) 및 판독 라인 RD1(615-b)에 활성화 전압을 인가하는 것을 포함할 수 있다. 따라서, 디지트 라인(115-b)은 디지트 라인(115-c)에 접속(예를 들어, 단락)될 수 있다. 이러한 연결은 평형 충전 상태에 도달할 때까지 디지트 라인들(115) 사이에서 전하 공유를 가능하게 할 수 있다. 즉, 디지트 라인(115)은 디지트 라인(115) 사이에 공유된 공통 노드(620)에서 단일 전압(예를 들어, 기준 전압 VREF(435))에 도달할 때까지 전자를 교환할 수 있다. 따라서, 기준 전압(435)은 디지트 라인(115-b) 상에서 발전된 전압(예를 들어, 디지트 라인 전압(530-b)) 및 디지트 라인(115-c) 상에서 발전된 전압(예를 들어, 디지트 라인 전압(530-a)) 상에서 발전된 전압으로부터 생성될 수 있다. 기준 전압(VREF)(435)은 임계 전압(715-a)과 임계 전압(715-b) 사이의 중간(또는 거의 중간)에 놓일 수 있고; 즉, 기준 전압(VREF)(435)은 디지트 라인 전압들(530) 사이에 있을 수 있다. 어떤 경우에, 기준 전압은 디지트 라인 전압들(530)의 평균일 수 있다. 따라서, 셀 기반 기준 전압이 생성될 수 있다. 몇몇 경우들에서, 기준 전압(VREF)(435)은 다른 구성요소들(예를 들어, 감지 구성요소(125))에 의해 저장되거나(예를 들어 세이브되거나) 사용되기 전에, 아날로그-디지트 변환기로 전달될 수 있다. 기준 전압은 디지트 또는 아날로그 형태로 (예를 들어, 일정 기간 동안) 저장될 수 있다.
도 8은 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 메모리 어레이(100-a)의 블록도(800)를 도시한다. 몇몇 경우들에서, 메모리 어레이(100-a)는 전자 메모리 장치로 지칭될 수 있다. 메모리 어레이(100-a)는 메모리 제어기(140-a) 및 메모리 셀(105-b)을 포함할 수 있으며, 이는 도 1 및 도 2를 참조하여 기술된 메모리 제어기(140) 및 메모리 셀(105)의 예일 수 있다. 메모리 어레이(100-a)는 도 4 및 도 6과 관련하여 기술된 기입 회로(405) 및 판독 회로(410)의 일례 일 수 있는 기입 회로(405-a) 및 판독 회로(410-a)를 포함할 수 있다. VREF 제어기(805)는 기입 회로(405-a) 및 판독 회로(410-a)와 전자 통신(및 동작을 제어)할 수 있다. 일부 경우, VREF 제어기(805)는 또한 메모리 어레이(100-a)의 특정 동작을 제어할 수 있다. 메모리 제어기(140-a)와 별개로 도시되어 있지만, VREF 제어기(805)는 메모리 제어기(140-a)와 통합되거나 함께 배치될 수 있다.
메모리 셀들(105-b)은 다수의 메모리 셀들(105)을 포함하며, 이들 중 일부 또는 전부는 셀-기반 기준 전압을 생성하는데 사용된다. 예를 들어, 도 2 및 도 4를 참조하여 기술된 바와 같이, 메모리 셀들(105-b)은 제 1 강유전성 메모리 셀 및 제 2 강유전성 메모리 셀을 포함할 수 있다. 제 1 강유전성 메모리 셀은 제 1 전압원(예를 들어, VCC와 같은 양 전압원)과 전자 통신할 수 있고 제 1 강유전성 커패시터 및 제 1 선택 구성요소를 포함할 수 있다. 제 2 강유전성 메모리 셀은 제 2 전압원(예를 들어, 접지 기준)과 전자 통신할 수 있고, 제 2 강유전성 커패시터 및 제 2 선택 구성요소를 포함할 수 있다.
메모리 셀들(105-b)은 메모리 어레이(100-a)의 에지 또는 메모리 어레이(100-a)의 내부 부분에 위치할 수 있다. 일부 예에서, 셀(105-b)의 각각의 디지트 라인(도시되지 않음)은 기입 회로(405-a) 및 판독 회로(410-a)와 전자 통신한다. 일부 예에서, 기입 회로(405-a)의 제 1 스위칭 구성요소는 제 1 전압원에 접속될 수 있고 기입 회로(405-a)의 제 2 스위칭 구성요소는 제 2 전압원에 접속될 수 있다. 스위칭 구성요소와 전압원 사이의 연결은 간접적이거나 직접적 일 수 있다(예를 들어, 배선 연결). 제 1 스위칭 구성요소는 제 1 강유전성 커패시터와 전자 통신할 수 있고, 제 2 스위칭 구성요소는 제 2 강유전성 커패시터와 전자 통신할 수 있다.
VREF 제어기(805)는 선택 구성요소와 전자 통신할 수 있고, 제 1 선택 구성요소 및 제 2 선택 구성요소를 활성화하도록 동작할 수 있다. VREF 제어기(805)는 또한 제 1 강유전성 커패시터의 제 1 전압(예를 들어, 로직 1 전압) 및 제 2 강유전성 커패시터의 제 2 전압(예를 들어, 로직 0 전압)을 결정할 수 있다. 상기 결정은 적어도 부분적으로 상기 제 1 및 제 2 선택 구성요소의 활성화에 기초할 수 있다. VREF 제어기(805)는 발전된 제 1 전압 및 발전된 제 2 전압으로부터 기준 전압을 생성할 수 있다. 기준 전압은 발전된 제 1 전압과 발전된 제 2 전압 사이의 값을 가질 수 있다.
일부 경우, VREF 제어기(805)는 제 1 선택 구성요소 및 제 2 선택 구성요소의 활성화를 트리거링하기 위한 조건을 검출하도록 동작할 수 있다. 따라서, 선택 구성요소의 활성화는 검출된 트리거 조건에 적어도 부분적으로 기초할 수 있다. 일부 경우, 트리거 조건은 온도 변화(예를 들어, 메모리 어레이(100-a) 또는 메모리 어레이(100-a)의 특정 구성요소의 온도 변화)이다. 다른 예들에서, 트리거 조건은 타이머 만료이다. 경우에 따라 트리거 조건은 작업 임계 값이 초과된 경우일 수 있다. 예를 들어, 메모리 어레이(100-a)의 다른 셀(105)에 대해 임계 수의 판독 동작이 발생한 후에 선택 구성요소가 선택될 수 있다. 어떤 경우에는, ECC가 검출된 에러를 정정할 수 없다는 검출한 때, 또는 검출된 에러의 수가 임계치를 초과하는 것으로 결정한 때, 선택 구성요소가 선택될 수 있다. 선택 구성요소의 활성화는 도 5 및 도 7을를 참조하여 기술된 기입 및 판독 동작을 시작할 수 있고, 이는 기준 전압(VREF)의 값을 리프레시할 수 있다.
몇몇 경우에, VREF 제어기(805)는 판독 회로(410-a)의 제 1 스위칭 구성요소 및 제 2 스위칭 구성요소와 전자 통신한다. VREF 제어기(805)는 스위칭 구성요소들을 활성화시켜, 스위칭 구성요소들과 전자 통신하는 선택 구성요소들의 2 개의 디지트 라인들(115) 사이에서 전하 공유가 발생될 수 있다. 전하 공유는 기준 전압으로 나타나거나 기준 전압을 생성하여, 기준 전압이 제 1 및 제 2 스위칭 구성요소의 활성화에 적어도 부분적으로 기초하여 저장될 수 있다. 몇몇 경우에, 기준 전압은 메모리 어레이(100-a)의 다른 구성요소에 의해 저장(가령, 세이브) 또는 사용되기 전에 아날로그-디지털(A/D) 변환기(830)로 전달될 수 있다. A/D 변환기(830)의 출력은 감지 구성요소(125-a)에 대한 기준으로서 사용될 기준 구성요소(820)로 전달될 수 있다. 어떤 경우에는 기준 전압을 아날로그 형태로 저장하거나 사용할 수 있다.
메모리 제어기(140-a)는 바이어싱 구성요소(810) 및 타이밍 모듈(815)을 포함할 수 있으며, 도 1-7에서 설명한 바와 같이 메모리 어레이(100-a)를 동작시킬 수 있다. 메모리 제어기(140-a)는 도 1 또는 도 2를 참조하여 기술된 워드 라인(110), 디지트 라인(115), 감지 구성요소(125, 및 플레이트(210)의 예일 수 있는 워드 라인(110-b), 디지트 라인(115-d), 감지 구성요소(125-a), 및 플레이트(210-a)와 전자 통신할 수 있다. 또한, 메모리 어레이(100-a)는 기준 구성요소(820) 및 래치(825)를 포함할 수 있다. 메모리 어레이(100-a)의 구성요소들은 서로 전자 통신할 수 있고, 도 1-7을 참조하여 기술된 기능을 수행할 수 있다. 어떤 경우에, 기준 구성요소(820), 감지 구성요소(125-a) 및 래치(825)는 메모리 제어기(140-a)의 구성요소일 수 있다.
메모리 제어기(140-a)는 전압(예컨대, 활성화 전압)을 이들 다양한 노드에 인가함으로써 워드 라인(110-b), 플레이트(210-a) 또는 디지트 라인(115-d)을 활성화하도록 구성될 수 있다. 예를 들어, 바이어싱 구성요소(810)는 상술된 바와 같이 메모리 셀들(105-b)을 판독 또는 기입하도록 메모리 셀들(105-b)을 동작시키는 전압을 인가하도록 구성될 수 있다. 몇몇 경우들에서, 메모리 제어기(140-b)는 도 1을 참조하여 기술된 바와 같이 로우 디코더, 칼럼 디코더, 또는 둘 모두를 포함할 수 있다. 이것은 메모리 제어기(140-a)가 하나 이상의 메모리 셀(105)에 액세스할 수 있게 한다. 바이어싱 구성요소(810)는 감지 구성요소(125-a)의 동작을 위한 전압을 제공할 수 있다.
일부 경우에, 메모리 제어기(140-a)는 타이밍 모듈(815)을 이용하여 동작을 수행할 수 있다. 예를 들어, 타이밍 모듈(815)은 여기서 논의되는 판독 및 기입과 같은 메모리 기능을 수행하도록 스위칭 및 전압 애플리케이션을 위한 타이밍을 포함한, 다양한 워드 라인 선택 또는 플레이트 바이어싱의 타이밍을 제어할 수 있다. 일부 경우, 타이밍 모듈(815)은 바이어싱 구성요소(810)의 동작을 제어할 수 있다.
일부 예에서, 바이어싱 구성요소(810) 및 타이밍 모듈(815)의 책임의 일부 또는 전부가 VREF 제어기(805)에 의해 수행될 수 있다. 예를 들어, VREF 제어기(805)는 기입 회로(405-a), 판독 회로(410-a) 및 메모리 셀들(105-b)에 사용되는 바이어스 전압의 타이밍 및 애플리케이션을 담당할 수 있다. VREF 제어기(805)는 메모리 어레이(100-a)의 제 1 강유전성 커패시터에 제 1 전압의 인가와, 메모리 어레이(100-a)의 제 2 커패시터에 제 2 전압의 인가를 용이하게 할 수 있다. 몇몇 경우, 기준 구성요소(820)는 제 1 강유전성 커패시터의 디지트 라인 상에 전개된 제 1 전압 및 제 2 강유전성 커패시터의 디지트 라인 상에 전개된 제 2 전압으로부터 생성된 기준 전압을 저장할 수 있다. 기준 전압의 값은 2 개의 강유전성 커패시터의 디지트 라인 상에 발생된 전압 사이일 수 있다. 예를 들어, 기준 전압의 값은 제 1 전압과 제 2 전압의 평균 일 수 있다. 어떤 경우에는 기준 전압이 아날로그 신호에서 디지털 신호로 변환된다.
일부 예에서, VREF 제어기(805)는 제 1 강유전성 커패시터와 전자 통신하는 제 1 스위칭 구성요소를 활성화시킬 수 있다. VREF 제어기(805)는 또한 제 2 강유전성 커패시터와 전자 통신하는 제 2 스위칭 구성요소를 활성화할 수 있다. 이 경우, 제 1 전압은 제 1 강유전성 커패시터에 인가될 수 있고, 제 2 전압은 제 1 스위칭 구성요소 및 제 2 스위칭 구성요소의 활성화에 적어도 부분적으로 기초하여 제 2 강유전성 커패시터에 인가될 수 있다. VREF 제어기(805)는 또한 제 1 디지트 라인 및 제 2 디지트 라인과 전자 통신하는 하나 이상의 추가적인 스위칭 구성요소를 활성화할 수 있다. 이러한 경우에, 기준 전압은 하나 이상의 추가 스위칭 구성요소를 활성화하는 것에 적어도 부분적으로 기초하여 검출된다.
일부 예에서, VREF 제어기(805)는 제 1 강유전성 커패시터를 선택하기 위해 제 1 강유전성 커패시터와 전자 통신하는 제 1 선택 구성요소를 활성화시킬 수 있다. VREF 제어기(805)는 또한 제 2 강유전성 커패시터를 선택하기 위해 제 2 강유전성 커패시터와 전자 통신하는 제 2 선택 구성요소를 활성화할 수 있다. 몇몇 경우에, 제 1 강유전성 커패시터 및 제 2 강유전성 커패시터는 메모리 어레이(100)의 파워 업 동작에 적어도 부분적으로 기초하여 선택된다. 즉, 기준 전압을 생성하는데 사용되는 셀(105)이 미리 결정될 수 있다. 다른 경우에, 제 1 강유전성 커패시터 및 제 2 강유전성 커패시터는 사용자 입력에 응답하여 선택된다. 즉, 사용자는 어떤 셀(105)이 전압 기준을 생성하는데 사용되는지를 선택할 수 있다.
기준 전압은 소정 지속시간 후에 또는 다수의 동작(예를 들어, 메모리 어레이(100-a) 내의 다른 셀(105)의 판독 동작) 후에 저하될 수 있다. 따라서, 기준 전압은 도 5 및 도 7을 참조하여 기술된 판독 및 기입 동작을 반복함으로써 리프레시될 수 있다. 따라서, VREF 제어기는 제 1 전압을 제 1 강유전성 커패시터에 재인가하고 제 2 전압을 제 2 강유전성 커패시터에 재인가할 수 있다. 이러한 재인가는 제 1 강유전성 커패시터의 제 1 상태(예컨대, 로직 1) 및 제 2 강유전성 커패시터의 제 2 상태(예컨대, 로직 0)를 복원할 수 있다. 일부 예에서, 재인가는 주기적 타이밍 스케줄에 적어도 부분적으로 기초할 수 있다. 다른 경우에, 재인가는 적어도 부분적으로는 어레이의 온도 변화에 기초하여, 제 1 강유전성 커패시터의 제 1 상태 및 제 2 강유전성 커패시터의 제 2 상태를 복원할 수 있다.
일부 경우, VREF 제어기(805)는 메모리 어레이(100-a)의 제 1 강유전성 커패시터에 제 1 공급 전압을 인가할 수 있다. VREF 제어기(805)는 또한 제 1 선택 구성요소와 전자 통신하는 제 1 스위칭 구성요소에 제 1 기입 전압을 인가할 수 있다. 따라서, 제 1 공급 전압은 제 1 기입 전압의 인가에 적어도 부분적으로 기초하여 인가될 수 있다. VREF 제어기(805)는 메모리 어레이(100-a)의 제 2 강유전성 커패시터에 제 2 공급 전압을 인가할 수 있다. 제 2 공급 전압은 제 1 공급 전압과 다를 수 있다. 일부 경우, VREF 제어기(805)는 제 2 선택 구성요소와 전자 통신하는 제 2 스위칭 구성요소에 제 2 기입 전압을 인가한다. 이러한 경우에, 제 2 공급 전압은 제 2 기입 전압의 인가에 적어도 부분적으로 기초하여 인가된다.
VREF 제어기(805)는 제 1 선택 구성요소와 제 2 선택 구성요소의 공통 노드에서 기준 전압을 결정할 수 있다. 제 1 선택 구성요소는 제 1 강유전성 커패시터와 전자 통신할 수 있고 제 2 선택 구성요소는 제 2 강유전성 커패시터와 전자 통신할 수 있다. VREF 제어기(805)는 공통 노드에서 기준 전압을 메모리 어레이(100-a)의 동작을 위한 기준으로서 사용할 수 있다. 일부 경우, VREF 제어기(805)는 제 1 선택 구성요소의 제 1 디지트 라인(115) 및 제 2 선택 구성요소의 제 2 디지트 라인(115)과 전자 통신하는 하나 이상의 스위칭 구성요소에 활성화 전압을 인가한다. 이러한 인가는 2 개의 디지트 라인(115) 사이에서 전하 공유를 가능하게 할 수 있다; 따라서, 공통 노드에서 기준 전압을 결정하는 것은 활성화 전압의 인가에 적어도 부분적으로 기초할 수 있다.
전술한 바와 같이, VREF 제어기(805)는 메모리 어레이(100-a)의 특정 동작을 제어할 수 있다. 예를 들어, VREF 제어기(805)는 기입 회로(405-a), 판독 회로(410-a) 및 메모리 셀(105-b)에 대한 활성화 전압의 인가를 조정할 수 있다. 활성화 전압의 인가는 도 5 및 도 7을 참조하여 기술된 판독 및 기입 동작을 가능하게 할 수 있다. VREF 제어기(805)는 활성화 전압을 인가하는 다른 구성요소와 통신함으로써 이들 동작의 일부 또는 모든 단계를 용이하게 할 수 있다. 대안으로, VREF 제어기(805) 그 자체가 활성화 전압의 인가를 수행할 수 있다. 어떤 경우들에서, 메모리 제어기(140-a)와 결합하여, VREF 제어기(805)는 여기에 설명된 동작들을 구현한다. 따라서, 특정 예들에서, 여기에 설명된 동작들은 바이어싱 구성요소(810), 타이밍 모듈(815) 및 VREF 제어기(805) 중 하나 이상에 의해 수행되거나 촉진된다.
기준 구성요소(820)는 감지 구성요소(125-a)에 대한 기준 신호를 생성하기 위한 다양한 구성요소를 포함할 수 있다. 일부 경우, 기준 구성요소(820)는 메모리 셀(105-b)에 의해 생성된 기준 전압의 버전을 수신한다. 기준 전압은 아날로그 형태 또는 디지털 형태일 수 있다. 기준 구성요소(820)는 메모리 셀들(105-b)로부터의 기준 전압을 사용하여 기준 신호를 생성하도록 특별히 구성된 회로를 포함할 수 있다. 일부 예에서, 기준 구성요소(820)는 도 3을 참조하여 기술된 바와 같이 2 개의 감지 전압들 사이의 값을 갖는 전압을 출력하도록 구성될 수 있다.
감지 구성요소(125-a)는 특정 동작을 수행하기 위해 기준 신호를 사용할 수 있다. 예를 들어, 감지 구성요소(125-a)는 메모리 셀(105-b)로부터의 신호(디지트 라인(115-d)을 통해)를 기준 구성요소(820)로부터의 기준 신호와 비교할 수 있다. 로직 상태 결정시, 그 후 감지 구성요소(125-a)는 메모리 어레이(100-a)가 일부인 메모리 디바이스를 사용하는 전자 디바이스의 동작들에 따라 사용될 수 있는 래치(825)에 출력을 저장할 수 있다.
도 9는 본 발명의 다양한 실시예에 따라 셀-기반 기준 전압 생성을 지원하는 시스템(900)을 도시한다. 시스템(900)은 다양한 구성요소들을 연결하거나 물리적으로 지지하기 위한 인쇄 회로 기판이거나 이를 포함할 수 있는 디바이스(905)를 포함한다. 디바이스(905)는 도 1 및 도 8을 참조하여 기술된 메모리 어레이(100)의 예일 수 있는 메모리 어레이(100-b)를 포함한다. 메모리 어레이(100-b)는 도 1 및 도 8을 참조하여 기술된 메모리 제어기(140)와, 도 1,2, 4, 6, 8을 참조하여 기술된 메모리 셀(105)의 예일 수 있는 메모리 제어기(140-b) 및 메모리 셀(들)(105-c)을 포함할 수 있다. 디바이스(905)는 또한 프로세서(910), BIOS 구성요소(915), 주변 구성요소(920) 및 입력/출력 제어 구성요소(925)를 포함할 수 있다. 디바이스(905)의 구성요소는 버스(930)를 통해 서로 전자 통신한다.
프로세서(910)는 메모리 제어기(140-b)를 통해 메모리 어레이(100-a)를 동작 시키도록 구성될 수 있다. 제어기(140-b)는 메모리 제어기(140), 메모리 제어기(140-a), VREF 제어기(805)의 예일 수 있고, 또는 이들의 조합일 수 있다. 몇몇 경우들에서, 프로세서(910)는 도 1 및 도 8을 참조하여 기술된 메모리 제어기(140) 또는 도 8을 참조하여 기술된 VREF 제어기(805)의 기능들을 수행할 수 있다. 다른 경우에, 메모리 제어기(140-b)는 프로세서(910)에 통합될 수 있다. 프로세서(910)는 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 구성요소들일 수 있고, 또는 이들 유형의 구성요소들의 조합 일 수 있으며, 프로세서(910)는 셀 기반 기준 전압 생성(cell-based reference voltage generation)을 포함한, 여기서 기술되는 다양한 기능들을 수행할 수 있다. 예를 들어, 프로세서(910)는 메모리 어레이(100-b)에 저장된 컴퓨터 판독 가능 명령어를 실행하여 디바이스(905)가 다양한 기능 또는 작업을 수행하도록 할 수 있다.
BIOS 구성요소(915)는 시스템(900)의 다양한 하드웨어 구성요소를 초기화 및 실행할 수 있는, 펌웨어로서 동작하는 BIOS(basic input/output system)를 포함하는 소프트웨어 구성요소일 수 있다. BIOS 구성요소(915)는 주변 구성요소(920), 입/출력 제어 구성요소(925), 등과 같은 다양한 구성요소들과 프로세서(910) 사이의 데이터 흐름을 또한 관리할 수 있다. BIOS 구성요소(915)는 판독 전용 메모리(ROM), 플래시 메모리, 또는 임의의 다른 비휘발성 메모리에 저장된 프로그램 또는 소프트웨어를 포함할 수 있다.
주변 디바이스 구성요소(들)(920)는 디바이스(905)에 통합된 임의의 입력 또는 출력 디바이스 또는 이러한 디바이스를 위한 인터페이스일 수 있다. 예로는 디스크 제어기, 사운드 제어기, 그래픽 제어기, 이더넷 제어기, 모뎀, USB 제어기, 직렬 포트 또는 병렬 포트 또는 주변 카드 슬롯, 가령, 주변 디바이스 구성요소 인터커넥트(PCI) 또는 AGP(Accelerated Graphics Port) 슬롯이 포함될 수 있다.
입/출력 제어 구성요소(925)는 프로세서(910)와 주변 구성요소(920), 입력 디바이스(935) 또는 출력 디바이스(940) 간의 데이터 통신을 관리할 수 있다. 입/출력 제어 구성요소(925)는 디바이스(905)에 통합되지 않은 주변 디바이스를 또한 관리할 수 있다. 몇몇 경우들에서, 입/출력 제어 구성요소(925)는 외부 주변 디바이스에 대한 물리적 접속 또는 포트를 나타낼 수 있다.
입력(935)은 디바이스(905) 또는 그 구성요소에 입력을 제공하는 디바이스(905) 외부의 디바이스 또는 신호를 나타낼 수 있다. 여기에는 사용자 인터페이스 또는 다른 디바이스와의 인터페이스가 포함될 수 있다. 몇몇 경우들에서, 입력(935)은 주변 디바이스(들)(920)을 통해 디바이스(905)와 인터페이스하는 주변 디바이스 일 수 있고, 또는, 입/출력 제어 구성요소(925)에 의해 관리될 수 있다.
출력 디바이스(940)는 디바이스(905) 또는 그 구성요소로부터 출력을 수신하도록 구성된 디바이스(905) 외부의 디바이스 또는 신호를 나타낼 수 있다. 출력 디바이스(940)의 예는 디스플레이, 오디오 스피커, 인쇄 디바이스, 다른 프로세서 또는 인쇄 회로 기판 등을 포함할 수 있다. 일부 경우, 출력(940)은 주변 디바이스 구성요소(920)를 통해 디바이스(905)와 인터페이스하는 주변 디바이스일 수 있고, 또는, 입/출력 제어 구성요소(925)에 의해 관리될 수 있다.
메모리 제어기(140-b), 디바이스(905), 및 메모리 어레이(100-b)의 구성요소들은 그 기능을 수행하도록 설계된 회로로 구성될 수 있다. 이는 본 명세서에 설명된 기능을 수행하도록 구성된 다양한 회로 요소, 예를 들어 도전 선, 트랜지스터, 커패시터, 인덕터, 저항기, 증폭기 또는 다른 능동 소자 또는 비활성 소자를 포함할 수 있다.
도 10은 본 발명의 다양한 실시예에 따른 셀 기반 기준 전압 생성 방법(1000)을 나타내는 흐름도이다. 방법(1000)의 동작들은 도 1, 8, 9를 참조하여 기술된 바와 같이 메모리 어레이(100)에 의해 구현될 수 있다. 예를 들어, 방법(1000)의 동작은 도 1, 8, 9를 참조하여 기술된 바와 같이, 메모리 제어기(140)에 의해 수행될 수 있다. 일부 예에서, 메모리 제어기(140)는 메모리 어레이(100)의 기능 요소를 제어하여 이하에 설명되는 기능을 수행하도록 코드 세트를 실행할 수 있다. 부가적으로 또는 대안으로, 메모리 제어기(140)는 특수 목적 하드웨어를 사용하여 이하에 설명되는 기능을 수행할 수 있다.
블록(1005)에서, 상기 방법은 어레이의 제 1 강유전성 커패시터의 디지트 라인 상에 제 1 전압을 발전시키는 단계를 포함할 수 있다. 몇몇 경우, 상기 방법은 제 1 강유전성 커패시터의 플레이트에 전압을 인가하는 단계를 포함한다. 이러한 경우 제 1 전압은 이러한 인가에 적어도 부분적으로 기초하여 발전된다. 특정 예에서, 블록(1005)의 동작은 도 8을 참조하여 기술된 바와 같이, VREF 제어기(805) 또는 바이어싱 구성요소(810)에 의해 수행되거나 촉진될 수 있다.
블록(1010)에서, 상기 방법은 어레이의 제 2 강유전성 커패시터의 디지트 라인 상에 제 2 전압을 발전시키는 단계를 포함할 수 있다. 발전된 제 2 전압은 발전된 제 1 전압과 다를 수 있다. 일부 경우에, 상기 방법은 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 단계를 포함한다. 이러한 경우에, 제 2 전압은 적어도 부분적으로 이러한 인가에 기초하여 발전된다.
일부 예에서, 본 방법은 제 1 강유전성 커패시터와 전자 통신하는 제 1 선택 구성요소를 활성화하여 제 1 강유전성 커패시터를 선택하고 제 2 강유전성 커패시터와 전자 통신하는 제 2 선택 구성요소를 활성화하여 제 2 강유전체 커패시터를 선택하는 단계를 포함한다. 제 1 강유전성 커패시터 및 제 2 강유전성 커패시터는 강유전성 메모리 셀들의 어레이의 파워-업 동작에 적어도 부분적으로 기초하여 선택될 수 있다. 대안으로, 제 1 강유전성 커패시터 및 제 2 강유전성 커패시터는 사용자 입력에 응답하여 선택될 수 있다. 특정 예에서, 블록(1010)의 동작은 도 8을 참조하여 기술된 바와 같이, VREF 제어기(805) 또는 바이어싱 구성요소(810)에 의해 수행되거나 촉진될 수 있다.
블록(1015)에서, 방법은 발전된 제 1 전압 및 발전된 제 2 전압으로부터 기준 전압을 생성하는 단계를 포함할 수 있다. 기준 전압은 발전된 제 1 전압과 발전된 제 2 전압 사이의 값을 가질 수 있다. 기준 전압의 값은 제 1 전압과 제 2 전압의 평균일 수 있다. 일부 경우, 기준 전압을 저장하는 단계는 제 1 강유전성 커패시터와 전자 통신하는 제 1 선택 구성요소를 활성화하는 단계, 제 2 강유전체 커패시터와 전자 통신하는 제 2 선택 구성요소를 활성화하는 단계, 및 제 1 선택 구성요소의 제 1 디지트 라인과 제 2 선택 구성요소의 제 2 선택 디지트 라인을 연결하는 노드에서 기준 전압을 검출하는 단계를 포함한다.
본 방법은 제 1 디지트 라인 및 제 2 디지트 라인과 전자 통신하는 하나 이상의 추가 스위칭 구성요소를 활성화시키는 단계를 더 포함할 수 있다. 기준 전압은 하나 이상의 추가적인 스위칭 구성요소를 활성화하는데 적어도 부분적으로 기초하여 검출될 수 있다. 일부 예에서, 기준 전압은 아날로그 신호로부터 디지털 신호로 변환된다. 일부 경우에, 상기 방법은 제 1 강유전성 커패시터의 플레이트에 전압을 인가하고 제 2 강유전성 커패시터의 플레이트에 전압을 인가하여 제 1 강유전성 커패시터의 제 1 상태 및 제 2 강유전성 커패시터의 제 2 상태를 복구하는 단계를 포함한다. 전압의 인가는 주기적 타이밍 스케줄에 적어도 부분적으로 기초할 수 있다. 전압의 인가는 어레이의 온도 변화에 적어도 부분적으로 기초할 수 있다. 특정 예들에서, 블록(1015)의 동작들은 도 8을 참조하여 기술된 바와 같이, VREF 제어기(805) 또는 바이어싱 구성요소(810)에 의해 수행되거나 촉진될 수 있다.
도 11은 본 발명의 다양한 실시예에 따른 셀-기반 기준 전압 생성 방법(1100)을 나타내는 흐름도이다. 방법(1100)의 동작은 도 1, 8, 9를 참조하여 기술된 바와 같이 메모리 어레이(100)에 의해 구현될 수 있다. 예를 들어, 방법(1100)의 동작은 도 1, 8, 9를 참조하여 기술된 바와 같이 메모리 제어기(140)에 의해 수행될 수 있다. 일부 예에서, 메모리 제어기(140)는 아래 설명되는 기능을 수행하도록 메모리 어레이(100)의 기능 요소들을 제어하기 위한 한 세트의 코드를 실행할 수 있다. 부가적으로 또는 대안으로, 메모리 제어기(140)는 특수 목적 하드웨어를 사용하여 이하에 설명되는 기능을 수행할 수 있다.
블록(1105)에서, 상기 방법은 메모리 어레이의 제 1 강유전성 커패시터에 제 1 공급 전압을 인가하는 단계를 포함할 수 있다. 일부의 경우, 이 방법은 제 1 기입 전압을 제 1 선택 구성요소와 전자 통신하는 제 1 스위칭 구성요소에 인가하는 단계를 포함한다. 이러한 경우에, 제 1 공급 전압은 제 1 기입 전압을 인가하는 것에 적어도 부분적으로 기초하여 인가된다. 특정 예들에서, 블록(1105)의 동작은 도 8을 참조하여 기술된 바와 같이, VREF 제어기(805) 또는 바이어싱 구성요소(810)에 의해 수행되거나 촉진될 수 있다.
블록(1110)에서, 상기 방법은 어레이의 제 2 강유전성 커패시터에 제 2 공급 전압을 인가하는 단계를 포함할 수 있다. 제 2 공급 전압은 제 1 공급 전압과 다를 수 있다. 일부 경우에, 상기 방법은 제 2 선택 구성요소와 전자 통신하는 제 2 스위칭 구성요소에 제 2 기입 전압을 인가하는 단계를 포함한다. 이러한 경우에, 제 2 공급 전압은 제 2 기입 전압의 인가에 적어도 부분적으로 기초하여 인가된다. 특정 예에서, 블록(1110)의 동작은 도 8을 참조하여 설명된 바와 같이 VREF 제어기(805) 또는 바이어싱 구성요소(810)에 의해 수행되거나 촉진될 수 있다.
블록(1115)에서, 상기 방법은 제 1 선택 구성요소 및 제 2 선택 구성요소의 공통 노드에서 기준 전압을 결정하는 단계를 포함할 수 있다. 제 1 선택 구성요소는 제 1 강유전성 커패시터와 전자 통신할 수 있고 제 2 선택 구성요소는 제 2 강유전성 커패시터와 전자 통신할 수 있다. 일부 경우, 상기 방법은 제 1 선택 구성요소의 제 1 디지트 라인 및 제 2 선택 구성요소의 제 2 디지트 라인과 전자 통신하는 하나 이상의 스위칭 구성요소에 활성화 전압을 인가하는 단계를 포함한다. 그러한 경우에, 공통 노드에서 기준 전압을 결정하는 것은 활성화 전압의 인가에 적어도 부분적으로 기초한다. 특정 예에서, 블록(1115)의 동작은 도 8을 참조하여 기술된 바와 같이, VREF 제어기(805) 또는 바이어싱 구성요소(810)에 의해 수행되거나 촉진될 수 있다.
블록(1120)에서, 상기 방법은 상기 공통 노드에서 상기 기준 전압을 상기 메모리 어레이의 동작에 대한 기준으로서 이용하는 단계를 포함할 수 있다. 특정 예에서, 블록(1120)의 동작은 도 8을 참조하여 설명된 바와 같이 VREF 제어기(805) 또는 바이어싱 구성요소(810)에 의해 수행되거나 촉진될 수 있다.
따라서, 방법들(1000 및 1100)은 셀-기반 기준 전압 생성을 제공할 수 있다. 방법들(1000 및 1100)은 가능한 구현예들을 기술하고, 동작들 및 단계들은 다른 구현예들이 가능하도록 재배치되거나 수정될 수 있음에 유의해야 한다. 일부 예들에서, 방법들(1000 및 1100) 중 2 이상으로부터의 실시형태들이 결합될 수 있다.
강유전성 메모리 셀들의 어레이를 동작시키는 방법이 제공된다. 상기 방법은 상기 어레이의 제 1 강유전성 커패시터의 디지트 라인 상에 제 1 전압을 발전시키는 단계와, 상기 어레이의 제 2 강유전성 커패시터의 디지트 라인 상에 제 2 전압을 발전시키는 단계 - 상기 발전된 제 2 전압은 상기 발전된 제 1 전압과 상이함 - 와, 상기 발전된 제 1 전압 및 상기 발전된 제 2 전압으로부터 기준 전압을 생성하는 단계 - 상기 기준 전압은 상기 발전된 제 1 전압과 상기 발전된 제 2 전압 사이의 값을 가짐 - 를 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 강유전체 커패시터의 플레이트에 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어 - 상기 제 1 전압은 상기 인가에 적어도 부분적으로 기초하여 발전됨 - 와, 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어 - 상기 제 2 전압은 상기 인가에 적어도 부분적으로 기초하여 발전됨 - 를 더 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 강유전성 커패시터와 전자 통신하는 제 1 선택 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어와, 상기 제 2 강유전성 커패시터와 전자 통신하는 제 2 선택 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어와, 상기 제 1 선택 구성요소의 제 1 디지트 라인과 상기 제 2 선택 구성요소의 제 2 디지트 라인을 연결하는 노드에서 상기 기준 전압을 검출하는 프로세스, 특징, 수단, 또는 명령어를 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 디지트 라인 및 상기 제 2 디지트 라인과 전자 통신하는 하나 이상의 추가 스위칭 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있고, 상기 기준 전압은 상기 하나 이상의 추가 스위칭 구성요소의 활성화에 적어도 부분적으로 기초하여 검출된다. 여기서 기술되는 방법 및 장치의 일부 예는 상기 기준 전압을 아날로그 신호로부터 디지털 신호로 변환하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 강유전체 커패시터를 선택하기 위해 상기 제 1 강유전체 커패시터와 전자 통신하는 제 1 선택 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어와, 상기 제 2 강유전성 커패시터를 선택하기 위해 상기 제 2 강유전성 커패시터와 전자 통신하는 제 2 선택 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예에서, 상기 제 1 강유전성 커패시터 및 상기 제 2 강유전성 커패시터는 상기 강유전성 메모리 셀들의 어레이의 파워-업 동작에 적어도 부분적으로 기초하여 선택된다. 여기서 기술되는 방법 및 장치의 일부 예에서, 상기 제 1 강유전성 커패시터 및 상기 제 2 강유전성 커패시터는 사용자 입력에 응답하여 선택된다. 여기서 기술되는 방법 및 장치의 일부 예에서, 기준 전압의 값은 발전된 제 1 전압 및 발전된 제 2 전압의 평균을 포함한다.
여기서 기술되는 방법 및 장치의 일부 예는 제 1 강유전성 커패시터의 제 1 상태 및 제 2 강유전성 커패시터의 제 2 상태를 복구하기 위해 주기적인 타이밍 스케줄에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 플레이트에 전압을 인가하고 상기 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다. 여기서 기술되는 방법 및 장치의 일부 예는 제 1 강유전성 커패시터의 제 1 상태 및 제 2 강유전성 커패시터의 제 2 상태를 복구하기 위해 상기 어레이의 온도 변화에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 플레이트에 전압을 인가하고 상기 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다.
강유전성 메모리 셀들의 어레이를 동작시키는 방법이 기술된다. 상기 방법은 상기 어레이의 제 1 강유전성 커패시터에 제 1 공급 전압을 인가하는 단계와, 상기 어레이의 제 2 강유전성 커패시터에 제 2 공급 전압을 인가하는 단계 - 상기 제 2 공급 전압은 상기 제 1 공급 전압과 상이함 - 와, 제 1 선택 구성요소와 제 2 선택 구성요소의 공통 노드에서 기준 전압을 결정하는 단계 - 상기 제 1 선택 구성요소는 상기 제 1 강유전성 커패시터와 전자 통신하고 상기 제 2 선택 구성요소는 상기 제 2 강유전성 커패시터와 전자 통신함 - 와, 상기 공통 노드에서의 상기 기준 전압을 상기 어레이의 동작을 위한 기준으로서 사용하는 단계를 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 선택 구성요소와 전자 통신하는 제 1 스위칭 구성요소에 제 1 기입 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어 - 상기 제 1 공급 전압은 상기 제 1 기입 전압의 인가에 적어도 부분적으로 기초하여 인가됨 - 와, 상기 제 2 선택 구성요소와 전자 통신하는 제 2 스위칭 구성요소에 제 2 기입 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어 - 상기 제 2 공급 전압은 상기 제 2 기입 전압의 인가에 적어도 부분적으로 기초하여 인가됨 - 를 더 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 선택 구성요소의 제 1 디지트 라인 및 상기 제 2 선택 구성요소의 제 2 디지트 라인과 전자 통신하는 하나 이상의 스위칭 구성요소에 활성화 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있고, 상기 공통 노드에서 상기 기준 전압의 결정은 상기 활성화 전압의 인가에 적어도 부분적으로 기초한다.
전자 메모리 어레이가 기술된다. 전자 메모리 어레이는 제 1 강유전성 커패시터 및 제 1 선택 구성요소를 포함하고, 제 1 전압원과 전자 통신하는 제 1 강유전성 셀과, 제 2 강유전성 커패시터 및 제 2 선택 구성요소를 포함하고, 제 2 전압원과 전자 통신하는 제 2 강유전성 셀과, 상기 제 1 강유전성 셀의 제 1 디지트 라인 및 상기 제 2 강유전성 셀의 제 2 디지트 라인과 전자 통신하는 제 1 스위칭 수단을 포함할 수 있다.
여기서 기술되는 전자 메모리 어레이의 일부 예에서, 상기 제 1 전압원은 양의 전압원을 포함하고, 상기 제 2 전압원은 접지 기준을 포함한다. 여기서 기술되는 전자 메모리 어레이의 일부 예에서, 상기 제 1 강유전성 커패시터와 전자 통신하는 제 2 스위칭 구성요소는 상기 제 1 전압원에 배선 접속되고, 상기 제 2 강유전성 커패시터와 전자 통신하는 제 3 스위칭 구성요소는 상기 제 2 전압원에 배선 접속된다. 여기서 기술되는 전자 메모리 어레이의 일부 예에서, 제 1 강유전성 셀은 제 2 강유전성 셀에 인접하여 위치한다.
여기서 기술되는 전자 메모리 어레이의 일부 예는 상기 어레이의 에지에 위치한 제 1 셀 세트와, 상기 제 1 셀 세트를 제외한 제 2 셀 세트를 더 포함하며, 상기 제 1 셀 세트는 상기 제 1 강유전성 셀 및 상기 제 2 강유전성 셀을 포함한다. 여기서 기술되는 전자 메모리 어레이의 일부 예에서, 상기 어레이의 에지에 위치한 제 1 셀 세트 및 상기 제 1 셀 세트를 제외한 제 2 셀 세트를 더 포함하며, 상기 제 2 셀 세트는 상기 제 1 강유전성 셀 및 상기 제 2 강유전성 셀을 포함한다.
전자 메모리 장치가 기술된다. 전자 메모리 장치는 제 1 강유전체 커패시터와, 제 2 강유전체 커패시터와, 상기 제 1 강유전성 커패시터 및 제 1 전압원과 전자 통신하는 제 1 선택 구성요소와, 상기 제 1 전압원과 상이한 제 2 전압원과 상기 제 2 강유전성 커패시터와 전자 통신하는 제 2 선택 구성요소와, 상기 제 1 선택 구성요소 및 상기 제 2 선택 구성요소와 전자 통신하는 제어기를 포함하며, 상기 제어기는, 제 1 선택 구성요소 및 제 2 선택 구성요소를 활성화시키도록 작동가능하고, 상기 제 1 및 제 2 선택 구성요소의 활성화에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 제 1 전압 및 상기 제 2 강유전성 커패시터의 제 2 전압을 결정하도록 작동가능하며, 상기 제 1 전압과 상기 제 2 전압 사이의 차이에 적어도 부분적으로 기초하는 기준 전압을 저장하도록 작동가능하다.
장치가 기술된다. 장치는 제 1 선택 구성요소 및 제 2 선택 구성요소를 활성화하기 위한 수단 - 상기 제 1 선택 구성요소는 제 1 강유전성 커패시터 및 제 1 전압원과 전자 통신하고, 상기 제 2 선택 구성요소는 제 2 강유전성 커패시터와, 상기 제 1 전압원과는 상이한 제 2 전압원과 전자 통신함 - 과, 상기 제 1 및 제 2 선택 구성요소의 활성화에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 제 1 전압 및 상기 제 2 강유전성 커패시터의 제 2 전압을 결정하기 위한 수단과, 상기 제 1 전압과 제 2 전압 사이의 차이에 적어도 부분적으로 기초하는 기준 전압을 저장하기 위한 수단을 포함할 수 있다.
앞서 기술된 장치의 일부 예는 상기 제 1 강유전체 커패시터, 상기 제 2 강유전체 커패시터 및 상기 제어기와 전자 통신하는 제 1 스위칭 구성요소와, 상기 제 1 강유전체 커패시터, 상기 제 2 강유전체 커패시터 및 상기 제어기와 전자 통신하는 제 2 스위칭 구성요소를 더 포함할 수 있다. 앞서 기술된 장치의 일부 예는 상기 제 1 스위칭 구성요소 및 상기 제 2 스위칭 구성요소를 활성화 시키기 위한 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있고, 상기 기준 전압은 상기 제 1 스위칭 구성요소 및 상기 제 2 스위칭 구성요소의 활성화에 적어도 부분적으로 기초하여 저장된다.
앞서 기술된 장치의 일부 예는 상기 제어기는 트리거 조건을 검출하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있고, 상기 제 1 선택 구성요소 및 상기 제 2 선택 구성요소의 활성화는 상기 트리거 조건에 적어도 부분적으로 기초한다.
앞서 기술된 장치의 일부 예에서, 상기 트리거 조건은 온도 변화, 타이머 만료, 동작 임계치, 또는 에러 정정 코드(ECC) 이벤트 중 적어도 하나를 포함한다.
강유전성 메모리 셀들의 어레이를 동작시키는 방법이 제공된다. 상기 방법은 상기 어레이의 제 1 강유전성 커패시터의 디지트 라인 상에 제 1 전압을 발전시키는 단계와, 상기 어레이의 제 2 강유전성 커패시터의 디지트 라인 상에 제 2 전압을 발전시키는 단계 - 상기 발전된 제 2 전압은 상기 발전된 제 1 전압과 상이함 - 와, 상기 발전된 제 1 전압 및 상기 발전된 제 2 전압으로부터 기준 전압을 생성하는 단계 - 상기 기준 전압은 상기 발전된 제 1 전압과 상기 발전된 제 2 전압 사이의 값을 가짐 - 를 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 강유전체 커패시터의 플레이트에 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어 - 상기 제 1 전압은 상기 인가에 적어도 부분적으로 기초하여 발전됨 - 와, 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어 - 상기 제 2 전압은 상기 인가에 적어도 부분적으로 기초하여 발전됨 - 를 더 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 강유전성 커패시터와 전자 통신하는 제 1 선택 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어와, 상기 제 2 강유전성 커패시터와 전자 통신하는 제 2 선택 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어와, 상기 제 1 선택 구성요소의 제 1 디지트 라인과 상기 제 2 선택 구성요소의 제 2 디지트 라인을 연결하는 노드에서 상기 기준 전압을 검출하는 프로세스, 특징, 수단, 또는 명령어를 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 디지트 라인 및 상기 제 2 디지트 라인과 전자 통신하는 하나 이상의 추가 스위칭 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있고, 상기 기준 전압은 상기 하나 이상의 추가 스위칭 구성요소의 활성화에 적어도 부분적으로 기초하여 검출된다. 여기서 기술되는 방법 및 장치의 일부 예는 상기 기준 전압을 아날로그 신호로부터 디지털 신호로 변환하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 강유전체 커패시터를 선택하기 위해 상기 제 1 강유전체 커패시터와 전자 통신하는 제 1 선택 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어와, 상기 제 2 강유전성 커패시터를 선택하기 위해 상기 제 2 강유전성 커패시터와 전자 통신하는 제 2 선택 구성요소를 활성화하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예에서, 상기 제 1 강유전성 커패시터 및 상기 제 2 강유전성 커패시터는 상기 강유전성 메모리 셀들의 어레이의 파워-업 동작에 적어도 부분적으로 기초하여 선택된다. 여기서 기술되는 방법 및 장치의 일부 예에서, 상기 제 1 강유전성 커패시터 및 상기 제 2 강유전성 커패시터는 사용자 입력에 응답하여 선택된다. 여기서 기술되는 방법 및 장치의 일부 예에서, 기준 전압의 값은 발전된 제 1 전압 및 발전된 제 2 전압의 평균을 포함한다.
여기서 기술되는 방법 및 장치의 일부 예는 제 1 강유전성 커패시터의 제 1 상태 및 제 2 강유전성 커패시터의 제 2 상태를 복구하기 위해 주기적인 타이밍 스케줄에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 플레이트에 전압을 인가하고 상기 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다. 여기서 기술되는 방법 및 장치의 일부 예는 제 1 강유전성 커패시터의 제 1 상태 및 제 2 강유전성 커패시터의 제 2 상태를 복구하기 위해 상기 어레이의 온도 변화에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 플레이트에 전압을 인가하고 상기 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다.
강유전성 메모리 셀들의 어레이를 동작시키는 방법이 기술된다. 상기 방법은 상기 어레이의 제 1 강유전성 커패시터에 제 1 공급 전압을 인가하는 단계와, 상기 어레이의 제 2 강유전성 커패시터에 제 2 공급 전압을 인가하는 단계 - 상기 제 2 공급 전압은 상기 제 1 공급 전압과 상이함 - 와, 제 1 선택 구성요소와 제 2 선택 구성요소의 공통 노드에서 기준 전압을 결정하는 단계 - 상기 제 1 선택 구성요소는 상기 제 1 강유전성 커패시터와 전자 통신하고 상기 제 2 선택 구성요소는 상기 제 2 강유전성 커패시터와 전자 통신함 - 와, 상기 공통 노드에서의 상기 기준 전압을 상기 어레이의 동작을 위한 기준으로서 사용하는 단계를 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 선택 구성요소와 전자 통신하는 제 1 스위칭 구성요소에 제 1 기입 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어 - 상기 제 1 공급 전압은 상기 제 1 기입 전압의 인가에 적어도 부분적으로 기초하여 인가됨 - 와, 상기 제 2 선택 구성요소와 전자 통신하는 제 2 스위칭 구성요소에 제 2 기입 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어 - 상기 제 2 공급 전압은 상기 제 2 기입 전압의 인가에 적어도 부분적으로 기초하여 인가됨 - 를 더 포함할 수 있다.
여기서 기술되는 방법 및 장치의 일부 예는 상기 제 1 선택 구성요소의 제 1 디지트 라인 및 상기 제 2 선택 구성요소의 제 2 디지트 라인과 전자 통신하는 하나 이상의 스위칭 구성요소에 활성화 전압을 인가하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있고, 상기 공통 노드에서 상기 기준 전압의 결정은 상기 활성화 전압의 인가에 적어도 부분적으로 기초한다.
전자 메모리 어레이가 기술된다. 전자 메모리 어레이는 제 1 강유전성 커패시터 및 제 1 선택 구성요소를 포함하고, 제 1 전압원과 전자 통신하는 제 1 강유전성 셀과, 제 2 강유전성 커패시터 및 제 2 선택 구성요소를 포함하고, 제 2 전압원과 전자 통신하는 제 2 강유전성 셀과, 상기 제 1 강유전성 셀의 제 1 디지트 라인 및 상기 제 2 강유전성 셀의 제 2 디지트 라인과 전자 통신하는 제 1 스위칭 수단을 포함할 수 있다.
여기서 기술되는 전자 메모리 어레이의 일부 예에서, 상기 제 1 전압원은 양의 전압원을 포함하고, 상기 제 2 전압원은 접지 기준을 포함한다. 여기서 기술되는 전자 메모리 어레이의 일부 예에서, 상기 제 1 강유전성 커패시터와 전자 통신하는 제 2 스위칭 구성요소는 상기 제 1 전압원에 배선 접속되고, 상기 제 2 강유전성 커패시터와 전자 통신하는 제 3 스위칭 구성요소는 상기 제 2 전압원에 배선 접속된다. 여기서 기술되는 전자 메모리 어레이의 일부 예에서, 제 1 강유전성 셀은 제 2 강유전성 셀에 인접하여 위치한다.
여기서 기술되는 전자 메모리 어레이의 일부 예는 상기 어레이의 에지에 위치한 제 1 셀 세트와, 상기 제 1 셀 세트를 제외한 제 2 셀 세트를 더 포함하며, 상기 제 1 셀 세트는 상기 제 1 강유전성 셀 및 상기 제 2 강유전성 셀을 포함한다. 여기서 기술되는 전자 메모리 어레이의 일부 예에서, 상기 어레이의 에지에 위치한 제 1 셀 세트 및 상기 제 1 셀 세트를 제외한 제 2 셀 세트를 더 포함하며, 상기 제 2 셀 세트는 상기 제 1 강유전성 셀 및 상기 제 2 강유전성 셀을 포함한다.
전자 메모리 장치가 기술된다. 전자 메모리 장치는 제 1 강유전체 커패시터와, 제 2 강유전체 커패시터와, 상기 제 1 강유전성 커패시터 및 제 1 전압원과 전자 통신하는 제 1 선택 구성요소와, 상기 제 1 전압원과 상이한 제 2 전압원과 상기 제 2 강유전성 커패시터와 전자 통신하는 제 2 선택 구성요소와, 상기 제 1 선택 구성요소 및 상기 제 2 선택 구성요소와 전자 통신하는 제어기를 포함하며, 상기 제어기는, 제 1 선택 구성요소 및 제 2 선택 구성요소를 활성화시키도록 작동가능하고, 상기 제 1 및 제 2 선택 구성요소의 활성화에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 제 1 전압 및 상기 제 2 강유전성 커패시터의 제 2 전압을 결정하도록 작동가능하며, 상기 제 1 전압과 상기 제 2 전압 사이의 차이에 적어도 부분적으로 기초하는 기준 전압을 저장하도록 작동가능하다.
장치가 기술된다. 장치는 제 1 선택 구성요소 및 제 2 선택 구성요소를 활성화하기 위한 수단 - 상기 제 1 선택 구성요소는 제 1 강유전성 커패시터 및 제 1 전압원과 전자 통신하고, 상기 제 2 선택 구성요소는 제 2 강유전성 커패시터와, 상기 제 1 전압원과는 상이한 제 2 전압원과 전자 통신함 - 과, 상기 제 1 및 제 2 선택 구성요소의 활성화에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 제 1 전압 및 상기 제 2 강유전성 커패시터의 제 2 전압을 결정하기 위한 수단과, 상기 제 1 전압과 제 2 전압 사이의 차이에 적어도 부분적으로 기초하는 기준 전압을 저장하기 위한 수단을 포함할 수 있다.
앞서 기술된 장치의 일부 예는 상기 제 1 강유전체 커패시터, 상기 제 2 강유전체 커패시터 및 상기 제어기와 전자 통신하는 제 1 스위칭 구성요소와, 상기 제 1 강유전체 커패시터, 상기 제 2 강유전체 커패시터 및 상기 제어기와 전자 통신하는 제 2 스위칭 구성요소를 더 포함할 수 있다. 앞서 기술된 장치의 일부 예는 상기 제 1 스위칭 구성요소 및 상기 제 2 스위칭 구성요소를 활성화 시키기 위한 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있고, 상기 기준 전압은 상기 제 1 스위칭 구성요소 및 상기 제 2 스위칭 구성요소의 활성화에 적어도 부분적으로 기초하여 저장된다.
앞서 기술된 장치의 일부 예는 상기 제어기는 트리거 조건을 검출하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있고, 상기 제 1 선택 구성요소 및 상기 제 2 선택 구성요소의 활성화는 상기 트리거 조건에 적어도 부분적으로 기초한다.
앞서 기술된 장치의 일부 예에서, 상기 트리거 조건은 온도 변화, 타이머 만료, 동작 임계치, 또는 에러 정정 코드(ECC) 이벤트 중 적어도 하나를 포함한다.
앞서 기술된 장치의 일부 예는 상기 제 1 강유전성 커패시터의 제 1 디지트 라인 및 상기 제 2 강유전성 커패시터의 제 2 디지트 라인과 전자 통신하는 아날로그-디지털 컨버터를 더 포함할 수 있다. 앞서 기술된 장치의 일부 예는 아날로그-디지털 컨버터의 출력을 기준 전압으로 저장하는 프로세스, 특징, 수단, 또는 명령어를 더 포함할 수 있다.
본 명세서의 설명은 예를 제공하고, 청구 범위에 설명된 범위, 적용 가능성 또는 예를 제한하지 않는다. 본 발명의 범위를 벗어나지 않고 논의된 구성요소들의 기능 및 배열에서 변경이 이루어질 수 있다. 여러 가지 예는 적절하게 다양한 절차 또는 구성요소를 생략, 대체 또는 추가할 수 있다. 또한, 일부 예와 관련하여 설명된 특징은 다른 예에서 결합될 수 있다.
본 명세서의 설명은 예를 제공하고, 청구 범위에 설명된 범위, 적용 가능성 또는 예를 제한하지 않는다. 본 발명의 범위를 벗어나지 않고 논의된 구성요소들의 기능 및 배열에서 변경이 이루어질 수 있다. 여러 가지 예는 적절하게 다양한 절차 또는 구성요소를 생략, 대체 또는 추가할 수 있다. 또한, 일부 예와 관련하여 설명된 특징은 다른 예에서 결합될 수 있다.
첨부된 도면과 관련하여 여기에 제시된 설명은 예시적인 구성을 기술하며, 청구 범위의 범주 내에 있거나 구현될 수 있는 모든 예를 나타내지는 않는다. 본 명세서에서 사용된 "예시" 및 "예시적인"이라는 용어는 "예시, 실례 또는 예증으로서의 역할을 하는 것"을 의미하는 것이지 "바람직한" 또는 "다른 예들보다 유리한"것을 의미하지는 않는다. 상세한 설명은 설명된 기술에 대한 이해를 제공한다. 그러나 이러한 기술은 이러한 특정 세부 사항 없이도 실행될 수 있다. 일부 예들에서, 잘 알려진 구조들 및 디바이스들은 설명된 예들의 개념들을 모호하게 하는 것을 피하기 위해 블록도 형태로 도시된다.
첨부된 도면에서, 유사한 구성요소 또는 특징은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 유형의 다양한 구성요소는 유사한 구성요소를 구별하는 대시(dash) 및 제 2 레이블에 의해 참조 라벨을 따라 가면서 구별될 수 있다. 제 1 참조 라벨이 명세서에서 사용되는 경우, 제 2 참조 라벨과 관계없이 동일한 제 1 참조 라벨을 갖는 유사한 구성요소들 중 임의의 하나에 설명이 적용될 수 있다.
여기에 기술된 정보 및 신호는 임의의 다양한 상이한 기술 및 기법을 사용하여 표현될 수 있다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령, 명령, 정보, 신호, 비트, 기호 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광학 필드 또는 입자, 또는 그 조합. 일부 도면은 신호를 단일 신호로 나타낼 수 있다. 그러나, 신호가 신호들의 버스를 나타낼 수 있음을 당업자는 이해할 것이며, 버스는 다양한 비트 폭을 가질 수 있다.
본 명세서에 사용된 바와 같이, 용어 "가상 접지"는 대략 0 볼트(0V)의 전압으로 유지되지만 접지와 직접 연결되지 않은 전기 회로의 노드를 나타낸다. 따라서, 가상 접지의 전압은 일시적으로 변동하여 정상 상태에서 약 0V로 복귀할 수 있다. 가상 접지는 연산 증폭기 및 저항으로 구성된 분압기와 같은 다양한 전자 회로 소자를 사용하여 구현될 수 있다. 다른 구현도 가능하다.
"전자 통신"이라는 용어는 구성요소들 간의 전자 흐름을 지원하는 구성요소들 사이의 관계를 말한다. 이것은 구성요소 간의 직접 연결을 포함하거나 중간 구성요소를 포함할 수 있다. 전자 통신의 구성요소는 능동적으로 전자 또는 신호를 교환하거나(예: 전원 회로에서) 전자 또는 신호를 활발히 교환하지 않을 수 있지만(예: 전원이 차단된 회로에서) 회로가 여기될 때 전자 또는 신호를 교환하도록 구성 및 작동할 수 있다. 예로서, 스위치(예를 들어, 트랜지스터)를 통해 물리적으로 연결된 2 개의 구성요소는 스위치의 상태(즉, 개방 또는 폐쇄)에 관계없이 전자 통신한다. "분리된(isolated)"이라는 용어는 전자들이 구성요소들 사이에서 흐르지 않는 구성요소들 사이의 관계를 말한다. 예를 들어 스위치로 물리적으로 연결된 두 개의 구성요소는 스위치가 열려있을 때 서로 분리될 수 있다. "배선 접속(hard-wired)"이라는 용어는 중간 구성요소없이 직접 연결되는 구성요소 간의 관계를 나타낸다.
메모리 어레이(100)를 포함한, 본 명세서에서 논의된 디바이스들은 실리콘, 게르마늄, 실리콘-게르마늄 합금, 갈륨 비소, 질화 갈륨 등과 같은, 반도체 기판 상에 형성될 수 있다. 어떤 경우에, 기판은 반도체 웨이퍼다. 다른 경우에, 기판은 실리콘-온-글래스(SOG) 또는 실리콘-온-사파이어(SOP)와 같은 실리콘-온-인설레이터(SOI) 기판, 또는 다른 기판상의 반도체 물질의 에피택셜 층일 수 있다. 기판 또는 기판의 서브영역의 도전성은 인, 붕소 또는 비소를 포함하나 이에 한정되지 않는 다양한 화학 종을 사용하는 도핑을 통해 제어될 수 있다. 도핑은 기판의 초기 형성 또는 성장 중에, 이온 주입에 의해, 또는 임의의 다른 도핑 수단에 의해 수행될 수 있다.
본 명세서에서 논의된 트랜지스터 또는 트랜지스터들은 전계 효과 트랜지스터(FET)를 나타낼 수 있고 소스, 드레인 및 게이트를 포함하는 3 단자 디바이스를 포함할 수 있다. 단자는 전도성 물질, 예컨대 금속을 통해 다른 전자 소자에 연결될 수 있다. 소스 및 드레인은 전도성일 수 있으며, 고도로 도핑 된, 예를 들어 퇴보된(degenerate) 반도체 영역을 포함할 수 있다. 소스 및 드레인은 약하게 도핑된 반도체 영역 또는 채널에 의해 분리될 수 있다. 채널이 n-형(즉, 다수 캐리어가 전자)인 경우, FET는 n-형 FET로 지칭될 수 있다. 채널이 p-형(즉, 다수 캐리어가 정공임)인 경우, FET는 p-형 FET로 지칭될 수 있다. 채널은 절연 게이트 산화물에 의해 캡핑될 수 있다. 채널 도전성은 게이트에 전압을 인가함으로써 제어될 수 있다. 예를 들어, n-형 FET 또는 p-형 FET에 각각 양 전압 또는 음 전압을 인가하면 채널이 전도성 상태가 될 수 있다. 트랜지스터는 트랜지스터의 문턱 전압보다 크거나 같은 전압이 트랜지스터 게이트에 인가될 때 "온 상태" 또는 "활성화"될 수 있다. 트랜지스터의 문턱 전압보다 낮은 전압이 트랜지스터 게이트에 인가될 때, 트랜지스터는 "오프 상태" 또는 "비활성화"될 수 있다.
본 명세서의 개시와 관련하여 설명된 다양한 예시적인 블록, 구성요소 및 모듈은 범용 프로세서, DSP, ASIC, FPGA 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직으로 구현되거나 수행될 수 있다, 이산 하드웨어 구성요소 또는 여기에 설명된 기능을 수행하도록 설계된 이들의 임의의 조합을 포함할 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안으로 프로세서는 임의의 종래 프로세서, 제어기, 마이크로 제어기 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합(예를 들어, DSP와 마이크로 프로세서의 조합, 다수의 마이크로 프로세서, DSP 코어와 관련된 하나 이상의 마이크로 프로세서, 또는 임의의 다른 그러한 구성)으로서 구현될 수 있다.
여기에 설명된 기능들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 프로세서에 의해 실행되는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 판독 가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 전송될 수 있다. 다른 예 및 구현 예는 본 개시 및 첨부된 청구항의 범위 내에 있다. 예를 들어, 소프트웨어의 성질로 인해, 상술한 기능들은 프로세서, 하드웨어, 펌웨어, 배선 또는 이들의 조합에 의해 실행되는 소프트웨어를 사용하여 구현될 수 있다. 기능을 구현하는 특징은 기능의 일부가 상이한 물리적 위치에 구현되도록 분포되는 것을 포함하여 다양한 위치에 물리적으로 배치될 수 있다. 또한, 청구항을 포함하여 여기서 사용되는, 항목 목록(예를 들어, "적어도 하나" 또는 "하나 이상"과 같은 구문으로 시작되는 항목의 목록)에서 사용되는 "또는"은 예를 들어 A, B 또는 C 중 적어도 하나의 목록이 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하는 포괄적 목록을 나타낸다.
컴퓨터 판독 가능 매체는 컴퓨터 프로그램의 한 장소에서 다른 장소로의 전송을 용이하게 하는 임의의 매체를 포함하는 비 일시적 컴퓨터 저장 매체 및 통신 매체 모두를 포함한다. 비 일시적 저장 매체는 범용 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체 일 수 있다. 예를 들어, 비 제한적인 컴퓨터 판독 가능 매체는 RAM, ROM, 전기적 소거 가능 프로그램 가능 판독 전용 메모리(EEPROM), 컴팩트 디스크(CD) ROM 또는 다른 광학 디스크 저장 디바이스, 자기 디스크 저장 디바이스 또는 다른 자기 저장 디바이스 또는 지시 또는 데이터 구조의 형태로 원하는 프로그램 코드 수단을 운반 또는 저장하는데 사용될 수 있고 범용 또는 전용 컴퓨터 또는 범용 또는 전용 프로세서에 의해 액세스될 수 있는, 임의의 다른 비 일시적인 매체를 포함한다.
또한, 임의의 접속이 컴퓨터 판독 가능 매체로 지칭된다. 예를 들어, 동축 케이블, 광섬유 케이블, 트위스트 페어, 디지털 가입자 회선(DSL) 또는 적외선, 무선 및 전자 레인지와 같은 무선 기술을 사용하여 웹 사이트, 서버 또는 기타 원격 소스에서 소프트웨어를 전송한 경우 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선(DSL) 또는 적외선, 무선 및 전자 레인지와 같은 무선 기술은 매체의 정의에 포함된다. 여기서 디스크 및 디스크들은 CD, 레이저 디스크, 광 디스크, DVD(digital versatile disc), 플로피 디스크 및 블루-레이 디스크를 포함하며 디스크(disk)는 일반적으로 데이터를 자기적으로 재생하는 반면 디스크(disc)는 레이저로 광학적으로 데이터를 재생합니다. 상기의 조합 또한 컴퓨터 판독 가능 매체의 범위 내에 포함된다.
본 명세서의 설명은 당업자가 본 발명을 제조 또는 사용할 수 있도록 제공된다. 당해 기술 분야의 당업자는 본 개시 내용에 대한 다양한 수정을 쉽게 알 수 있을 것이며, 본 명세서에 정의된 일반적인 원리는 본 발명의 범위를 벗어나지 않고 다른 변형에 적용될 수 있다. 따라서, 본 개시는 본 명세서에 설명된 예 및 설계에 한정되지 않고 여기에 개시된 원리 및 신규한 특징과 일치하는 가장 넓은 범위를 부여 받는다.
Claims (30)
- 강유전성 메모리 셀들의 어레이를 동작시키는 방법으로서,
상기 어레이의 제 1 강유전성 커패시터의 디지트 라인 상에 제 1 전압을 발전시키는 단계와,
상기 어레이의 제 2 강유전성 커패시터의 디지트 라인 상에 제 2 전압을 발전시키는 단계 - 상기 발전된 제 2 전압은 상기 발전된 제 1 전압과 상이함 - 와,
활성화 전압을 사용하여, 제 1 선택 구성요소 및 제 2 선택 구성요소를 활성화하는 단계 - 상기 제 1 선택 구성요소는 상기 제 1 강유전성 커패시터와 전자 통신하고, 상기 제 2 선택 구성요소는 상기 제 2 강유전성 커패시터와 전자 통신함 - 와,
상기 발전된 제 1 전압, 상기 발전된 제 2 전압 및 상기 활성화 전압에 적어도 부분적으로 기초하여 기준 전압을 생성하는 단계 - 상기 기준 전압은 상기 발전된 제 1 전압과 상기 발전된 제 2 전압 사이의 값을 가짐 - 와,
상기 기준 전압을 아날로그 신호로부터 디지털 신호로 변환하는 단계를 포함하는 방법. - 제 1 항에 있어서,
상기 제 1 강유전성 커패시터의 플레이트에 전압을 인가하는 단계 - 상기 제 1 전압은 상기 인가에 적어도 부분적으로 기초하여 발전됨 - 와,
제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 단계 - 상기 제 2 전압은 상기 인가에 적어도 부분적으로 기초하여 발전됨 - 를 더 포함하는 방법. - 제 1 항에 있어서, 상기 기준 전압을 생성하는 단계는,
상기 제 1 선택 구성요소의 제 1 디지트 라인과 상기 제 2 선택 구성요소의 제 2 디지트 라인을 연결하는 노드에서 상기 기준 전압을 검출하는 단계를 포함하는, 방법. - 제 3 항에 있어서,
상기 제 1 디지트 라인 및 상기 제 2 디지트 라인과 전자 통신하는 하나 이상의 추가 스위칭 구성요소를 활성화하는 단계 - 상기 기준 전압은 상기 하나 이상의 추가 스위칭 구성요소를 활성화시키는 단계에 적어도 부분적으로 기초하여 검출 됨 - 를 더 포함하는 방법. - 제 1 항에 있어서,
상기 강유전성 메모리 셀들의 어레이가 상기 변환된 기준 전압을 활용하기 전에 상기 변환된 기준 전압을 저장하는, 방법. - 제 1 항에 있어서,
상기 제 1 강유전성 커패시터를 선택하기 위해 상기 제 1 선택 구성요소를 활성화하는 단계와,
상기 제 2 강유전성 커패시터를 선택하기 위해 상기 제 2 선택 구성요소를 활성화하는 단계를 더 포함하는 방법. - 제 6 항에 있어서, 상기 제 1 강유전성 커패시터 및 상기 제 2 강유전성 커패시터는 상기 강유전성 메모리 셀들의 어레이의 파워-업 동작에 적어도 부분적으로 기초하여 선택되는 방법.
- 제 6 항에 있어서, 상기 제 1 강유전성 커패시터 및 상기 제 2 강유전성 커패시터는 사용자 입력에 응답하여 선택되는 방법.
- 제 1 항에 있어서,
제 1 강유전성 커패시터의 제 1 상태 및 제 2 강유전성 커패시터의 제 2 상태를 복구하기 위해 주기적인 타이밍 스케줄에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 플레이트에 전압을 인가하고 상기 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 단계를 더 포함하는 방법. - 제 1 항에 있어서,
제 1 강유전성 커패시터의 제 1 상태 및 제 2 강유전성 커패시터의 제 2 상태를 복구하기 위해 상기 어레이의 온도 변화에 적어도 부분적으로 기초하여 상기 제 1 강유전성 커패시터의 플레이트에 전압을 인가하고 상기 제 2 강유전성 커패시터의 플레이트에 전압을 인가하는 단계를 더 포함하는 방법. - 제 1 항에 있어서, 상기 기준 전압의 값은 상기 발전된 제 1 전압과 상기 발전된 제 2 전압의 평균을 포함하는 방법.
- 강유전성 메모리 셀들의 어레이를 동작시키는 방법으로서,
상기 어레이의 제 1 강유전성 커패시터에 제 1 공급 전압을 인가하는 단계와,
상기 어레이의 제 2 강유전성 커패시터에 제 2 공급 전압을 인가하는 단계 - 상기 제 2 공급 전압은 상기 제 1 공급 전압과 상이함 - 와,
제 1 선택 구성요소와 제 2 선택 구성요소의 공통 노드에서 기준 전압을 결정하는 단계 - 상기 제 1 선택 구성요소는 상기 제 1 강유전성 커패시터와 전자 통신하고 상기 제 2 선택 구성요소는 상기 제 2 강유전성 커패시터와 전자 통신함 - 와,
상기 기준 전압을 아날로그 신호로부터 디지털 신호로 변환하는 단계와,
상기 제 1 선택 구성요소의 제 1 디지트 라인 및 상기 제 2 선택 구성요소의 제 2 디지트 라인과 전자 통신하는 하나 이상의 스위칭 구성요소에 활성화 전압을 인가하는 단계 - 상기 공통 노드에서 상기 기준 전압의 결정은 상기 활성화 전압의 인가에 적어도 부분적으로 기초함 - 와,
상기 공통 노드에서의 상기 기준 전압을 상기 어레이의 동작을 위한 기준으로서 사용하는 단계를 포함하는 방법. - 제 12 항에 있어서,
상기 제 1 공급 전압 및 상기 제 2 공급 전압은 상기 제 1 강유전성 커패시터의 제 1 상태 및 상기 제 2 강유전성 커패시터의 제 2 상태를 복구하기 위해 주기적인 타이밍 스케줄에 적어도 부분적으로 기초하여 인가되는 방법. - 강유전성 메모리 셀들의 어레이를 동작시키는 방법으로서,
상기 어레이의 제 1 강유전성 커패시터에 제 1 공급 전압을 인가하는 단계와,
상기 어레이의 제 2 강유전성 커패시터에 제 2 공급 전압을 인가하는 단계 - 상기 제 2 공급 전압은 상기 제 1 공급 전압과 상이함 - 와,
제 1 선택 구성요소와 제 2 선택 구성요소의 공통 노드에서 기준 전압을 결정하는 단계 - 상기 제 1 선택 구성요소는 상기 제 1 강유전성 커패시터와 전자 통신하고 상기 제 2 선택 구성요소는 상기 제 2 강유전성 커패시터와 전자 통신함 - 와,
상기 기준 전압을 아날로그 신호로부터 디지털 신호로 변환하는 단계와,
상기 제 1 선택 구성요소와 전자 통신하는 제 1 스위칭 구성요소에 제 1 기입 전압을 인가하는 단계 - 상기 제 1 공급 전압은 상기 제 1 기입 전압의 인가에 적어도 부분적으로 기초하여 인가됨 - 와,
상기 제 2 선택 구성요소와 전자 통신하는 제 2 스위칭 구성요소에 제 2 기입 전압을 인가하는 단계 - 상기 제 2 공급 전압은 상기 제 2 기입 전압의 인가에 적어도 부분적으로 기초하여 인가됨 - 를 포함하는 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020207011375A KR102359857B1 (ko) | 2016-02-01 | 2017-01-25 | 셀 기반 기준 전압 생성 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/012,566 US9734886B1 (en) | 2016-02-01 | 2016-02-01 | Cell-based reference voltage generation |
| US15/012,566 | 2016-02-01 | ||
| PCT/US2017/014922 WO2017136203A1 (en) | 2016-02-01 | 2017-01-25 | Cell-based reference voltage generation |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207011375A Division KR102359857B1 (ko) | 2016-02-01 | 2017-01-25 | 셀 기반 기준 전압 생성 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180100451A KR20180100451A (ko) | 2018-09-10 |
| KR102108670B1 true KR102108670B1 (ko) | 2020-05-08 |
Family
ID=59386994
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187024974A KR102108670B1 (ko) | 2016-02-01 | 2017-01-25 | 셀 기반 기준 전압 생성 |
| KR1020207011375A KR102359857B1 (ko) | 2016-02-01 | 2017-01-25 | 셀 기반 기준 전압 생성 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207011375A KR102359857B1 (ko) | 2016-02-01 | 2017-01-25 | 셀 기반 기준 전압 생성 |
Country Status (7)
| Country | Link |
|---|---|
| US (5) | US9734886B1 (ko) |
| EP (1) | EP3411878A4 (ko) |
| JP (3) | JP2019511074A (ko) |
| KR (2) | KR102108670B1 (ko) |
| CN (1) | CN108701479A (ko) |
| SG (1) | SG11201806413WA (ko) |
| WO (1) | WO2017136203A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9966127B2 (en) * | 2016-10-12 | 2018-05-08 | Micron Technology, Inc. | Compensating for variations in selector threshold voltages |
| US10290341B2 (en) | 2017-02-24 | 2019-05-14 | Micron Technology, Inc. | Self-reference for ferroelectric memory |
| US10395715B2 (en) * | 2017-08-25 | 2019-08-27 | Micron Technology, Inc. | Self-referencing memory device |
| US11011238B2 (en) | 2018-06-28 | 2021-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Floating data line circuits and methods |
| US11360704B2 (en) | 2018-12-21 | 2022-06-14 | Micron Technology, Inc. | Multiplexed signal development in a memory device |
| US11488661B2 (en) * | 2021-04-01 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device including memory cells and edge cells |
| CN113205842B (zh) * | 2021-05-28 | 2024-03-22 | 无锡舜铭存储科技有限公司 | 一种铁电存储器调试区的读取电路及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002269971A (ja) | 2001-03-13 | 2002-09-20 | Oki Electric Ind Co Ltd | 半導体メモリおよび半導体メモリの駆動方法 |
| JP2004164713A (ja) | 2002-11-11 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| US20150235689A1 (en) * | 2014-02-14 | 2015-08-20 | Fujitsu Semiconductor Limited | Semiconductor memory device and control method thereof |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218566A (en) * | 1991-08-15 | 1993-06-08 | National Semiconductor Corporation | Dynamic adjusting reference voltage for ferroelectric circuits |
| JPH07192476A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | 強誘電体メモリ |
| JP3043992B2 (ja) * | 1995-08-21 | 2000-05-22 | 松下電子工業株式会社 | 強誘電体メモリ装置およびその検査方法 |
| SG79200A1 (en) * | 1995-08-21 | 2001-03-20 | Matsushita Electric Ind Co Ltd | Ferroelectric memory devices and method for testing them |
| JPH09231775A (ja) | 1996-02-23 | 1997-09-05 | Hitachi Ltd | 強誘電体記憶装置 |
| US5737260A (en) | 1996-03-27 | 1998-04-07 | Sharp Kabushiki Kaisha | Dual mode ferroelectric memory reference scheme |
| US5621680A (en) | 1996-04-01 | 1997-04-15 | Motorola, Inc. | Data storage element and method for reading data therefrom |
| JPH11144473A (ja) * | 1997-11-12 | 1999-05-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3602108B2 (ja) | 2002-03-27 | 2004-12-15 | 沖電気工業株式会社 | 半導体記憶装置 |
| US6704218B2 (en) * | 2002-04-02 | 2004-03-09 | Agilent Technologies, Inc. | FeRAM with a single access/multiple-comparison operation |
| KR100500944B1 (ko) * | 2002-12-11 | 2005-07-14 | 주식회사 하이닉스반도체 | 전류 이득 트랜지스터의 크기 조절을 통해 기준 전압을생성하는 강유전체 메모리 장치 |
| JP4123929B2 (ja) * | 2002-12-19 | 2008-07-23 | 松下電器産業株式会社 | リファレンス電位発生回路 |
| US6856535B2 (en) * | 2003-01-21 | 2005-02-15 | Texas Instruments Incorporated | Reference voltage generator for ferroelectric memory |
| JP2005235366A (ja) * | 2004-01-20 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 強誘電体記憶装置 |
| JP4038731B2 (ja) | 2004-06-18 | 2008-01-30 | セイコーエプソン株式会社 | 強誘電体記憶装置、電子機器 |
| KR100621766B1 (ko) * | 2004-08-09 | 2006-09-13 | 삼성전자주식회사 | 강유전체 메모리에서의 레퍼런스 전압 발생장치 및 그의구동방법 |
| US7116572B2 (en) * | 2004-11-09 | 2006-10-03 | Ramtron International Corporation | Circuit for generating a centered reference voltage for a 1T/1C ferroelectric memory |
| JP2010123218A (ja) * | 2008-11-21 | 2010-06-03 | Toshiba Corp | 半導体記憶装置 |
| JP2010160851A (ja) * | 2009-01-08 | 2010-07-22 | Toshiba Corp | 参照電圧発生回路および半導体記憶装置 |
| JP5284225B2 (ja) * | 2009-09-01 | 2013-09-11 | 株式会社東芝 | 不揮発性半導体記憶装置とその読み出し方法 |
| CN101819811B (zh) * | 2010-03-31 | 2013-10-16 | 清华大学 | 三值铁电存储器电路 |
| US9361965B2 (en) * | 2013-10-11 | 2016-06-07 | Texas Instruments Incorporated | Circuit and method for imprint reduction in FRAM memories |
| US9786346B2 (en) * | 2015-05-20 | 2017-10-10 | Micron Technology, Inc. | Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory |
-
2016
- 2016-02-01 US US15/012,566 patent/US9734886B1/en active Active
-
2017
- 2017-01-25 JP JP2018539270A patent/JP2019511074A/ja active Pending
- 2017-01-25 SG SG11201806413WA patent/SG11201806413WA/en unknown
- 2017-01-25 KR KR1020187024974A patent/KR102108670B1/ko active IP Right Grant
- 2017-01-25 EP EP17747936.7A patent/EP3411878A4/en not_active Withdrawn
- 2017-01-25 KR KR1020207011375A patent/KR102359857B1/ko active IP Right Grant
- 2017-01-25 WO PCT/US2017/014922 patent/WO2017136203A1/en active Application Filing
- 2017-01-25 CN CN201780014398.6A patent/CN108701479A/zh active Pending
- 2017-08-14 US US15/676,608 patent/US9892777B2/en active Active
- 2017-12-29 US US15/858,747 patent/US10153023B2/en active Active
-
2018
- 2018-11-07 US US16/183,021 patent/US10607677B2/en active Active
-
2019
- 2019-11-22 JP JP2019211766A patent/JP6979443B2/ja active Active
-
2020
- 2020-03-02 US US16/806,858 patent/US11238913B2/en active Active
- 2020-12-18 JP JP2020210063A patent/JP2021051824A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002269971A (ja) | 2001-03-13 | 2002-09-20 | Oki Electric Ind Co Ltd | 半導体メモリおよび半導体メモリの駆動方法 |
| JP2004164713A (ja) | 2002-11-11 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| US20150235689A1 (en) * | 2014-02-14 | 2015-08-20 | Fujitsu Semiconductor Limited | Semiconductor memory device and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180144783A1 (en) | 2018-05-24 |
| JP2019511074A (ja) | 2019-04-18 |
| SG11201806413WA (en) | 2018-08-30 |
| US9892777B2 (en) | 2018-02-13 |
| US11238913B2 (en) | 2022-02-01 |
| US20200202917A1 (en) | 2020-06-25 |
| US20170221542A1 (en) | 2017-08-03 |
| CN108701479A (zh) | 2018-10-23 |
| JP6979443B2 (ja) | 2021-12-15 |
| KR102359857B1 (ko) | 2022-02-08 |
| JP2021051824A (ja) | 2021-04-01 |
| JP2020042893A (ja) | 2020-03-19 |
| EP3411878A1 (en) | 2018-12-12 |
| US10153023B2 (en) | 2018-12-11 |
| US10607677B2 (en) | 2020-03-31 |
| US9734886B1 (en) | 2017-08-15 |
| KR20200044151A (ko) | 2020-04-28 |
| US20170358339A1 (en) | 2017-12-14 |
| US20190074046A1 (en) | 2019-03-07 |
| WO2017136203A1 (en) | 2017-08-10 |
| KR20180100451A (ko) | 2018-09-10 |
| EP3411878A4 (en) | 2020-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108885891B (zh) | 用于铁电存储器单元感测的偏移补偿 | |
| KR102220990B1 (ko) | 메모리 셀 임프린트 방지 | |
| CN111383680B (zh) | 阵列数据位反转 | |
| KR102170106B1 (ko) | 강유전성 메모리 셀 감지 | |
| KR102108670B1 (ko) | 셀 기반 기준 전압 생성 | |
| CN109074836B (zh) | 从铁电存储器单元的电荷提取 | |
| EP3424052B1 (en) | Ground reference scheme for a memory cell | |
| KR20180114230A (ko) | 저장 구성 요소와 절연된 상태에서의 메모리 셀의 센싱 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| A107 | Divisional application of patent | ||
| GRNT | Written decision to grant |