KR102095227B1 - 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법 - Google Patents

후막 인쇄방식을 이용한 칩형 퓨즈 제조방법 Download PDF

Info

Publication number
KR102095227B1
KR102095227B1 KR1020190158284A KR20190158284A KR102095227B1 KR 102095227 B1 KR102095227 B1 KR 102095227B1 KR 1020190158284 A KR1020190158284 A KR 1020190158284A KR 20190158284 A KR20190158284 A KR 20190158284A KR 102095227 B1 KR102095227 B1 KR 102095227B1
Authority
KR
South Korea
Prior art keywords
printing
fuse
ceramic substrate
conductive paste
minutes
Prior art date
Application number
KR1020190158284A
Other languages
English (en)
Inventor
장병철
Original Assignee
장병철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장병철 filed Critical 장병철
Priority to KR1020190158284A priority Critical patent/KR102095227B1/ko
Application granted granted Critical
Publication of KR102095227B1 publication Critical patent/KR102095227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H01H69/022—Manufacture of fuses of printed circuit fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2229/00—Manufacturing
    • H01H2229/002—Screen printing
    • H01H2229/004—Conductive ink

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuses (AREA)

Abstract

본 발명은 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법에 관한 것으로서, (A) 열전도율이 우수한 특성을 갖는 Al2O3, SiO2, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 탄소나노튜브, 질화붕소나노튜브의 세라믹소재 중에서 적어도 1종 이상이 사용되고, 성형 및 소결 공정을 통해 세라믹기판을 제조하여 구비하는 단계; (B) 상기 세라믹기판에 스루홀을 가공하는 단계; (C) 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 일정 형상의 도체패턴에 의한 퓨즈부를 형성하되, 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 점도를 유지하는 도전성 페이스트로 퓨즈부를 형성하는 단계; (D) 상기 세라믹기판의 하면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 형성되고, PCB기판에 칩형 퓨즈의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판 측 스루홀을 통해 퓨즈부와 전기적으로 연결되도록 단자패드부를 형성하는 단계;를 포함하며, 상기 (C)단계에서는 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조 처리하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리하는 것을 특징으로 한다.
본 발명에 따르면, 열전도율이 우수한 세라믹기판 위에 후막 인쇄기술을 이용하여 도체패턴을 형성 및 퓨즈부를 구성함으로써 아주 간단한 방식으로 칩(Chip)형 퓨즈를 용이하게 제조할 수 있으며, 인쇄기술을 활용하므로 퓨즈부에 대한 길이와 폭 및 두께를 용이하게 조절할 수 있고 정밀하게 형성할 수 있어 정밀도를 높일 수 있으며 다양한 설계로 칩형 퓨즈를 제조할 수 있다.

Description

후막 인쇄방식을 이용한 칩형 퓨즈 제조방법{MANUFACTURING METHOD OF CHIP TYPE FUSE USING THICK FILM PRINTING}
본 발명은 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법에 관한 것으로서, 더욱 상세하게는 열전도율이 우수한 세라믹기판 위에 후막 인쇄기술을 이용하여 도전성 페이스트로 도체패턴을 형성함으로써 칩(Chip) 형태로 제조하되, 일정 전류 이상 흐를 시 도체패턴의 얇게 형성시킨 부분이 발열되면서 녹아 끊어지도록 하여 전류를 차단하는 퓨즈로서의 특성을 발휘할 수 있도록 하고 발생하는 열은 세라믹기판을 통해 빠르게 방출할 수 있도록 한 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법에 관한 것이다.
일반적으로 기존의 칩 형태의 퓨즈는 일정 전류 이상 흐를 시 끊어지는 특성 물질(가용성 금속 컨덕터)을 사용하고 이를 형성하기 위해서 기판을 2개 이상 사용하고 있다.
이에, 기존의 칩 형태의 퓨즈는 제조공정이 복잡하고 다수의 공정 수행으로 공정시간이 많이 소요되는 단점이 있었다.
이와 같은 칩 형태의 퓨즈에 관하여 이미 개시되어 있는 기술로서는, 일본 공개특허 평11-96886호에서, 무기질의 기판의 상면에 실리콘 수지막을 형성하고, 이 실리콘 수지막 상에 퓨즈막을 형성하며, 또한, 퓨즈막 상에 실리콘 수지에 의해 보호막을 형성하고 기판 상면의 실리콘 수지막을 10㎛의 두께로 형성하는 내용이 개시되어 있다.
또한, 국내등록특허 제10-1050243호에서는, 열전도성이 낮은 막 재료로 이루어지는 제1 축열층이 절연기판 상에 형성되고, 당해 제1 축열층 상에 절연기판에 접촉하지 않도록 퓨즈막이 형성되고, 당해 퓨즈막은 양단에 배치되는 표면 전극부 사이에 퓨즈 요소부를 갖는 것이며, 당해 퓨즈 요소부 상에 열전도성이 낮은 막 재료로 이루어지는 제2 축열층이 형성되고, 상기 제1 축열층이 상기 제2 축열층보다도 두껍게 형성되고, 상기 열전도성이 낮은 막 재료로 이루어지는 상기 제1 축열층 및 상기 제2 축열층이 감광기를 함유하는 B스테이지 상태의 시트 형상 재료로 형성하는 내용이 개시되어 있다.
이러한 칩 형태의 퓨즈는 일정 전류 이상 흐를 시 이를 빠르게 차단하기 위한 정밀도가 필히 요구된다.
한편, 칩 형태의 퓨즈는 표면실장이 가능한 구성을 갖는 것으로서, 스마트폰, 비디오게임 콘솔, CD/DVD/HDD 드라이브, LCD 모니터 등 다양하게 적용되고 있다.
일본 공개특허공보 평11-96886호 대한민국 등록특허공보 제10-1050243호
본 발명은 상술한 종래의 문제점을 해소 및 이를 감안하여 안출된 것으로서, 열전도율이 우수한 세라믹기판 위에 후막 인쇄기술을 이용하여 도전성 페이스트로 도체패턴을 형성함으로써 칩(Chip) 형태로 제조하되, 일정 전류 이상 흐를 시 도체패턴 측 얇게 형성시킨 부분이 발열되면서 녹아 끊어지도록 하여 전류를 차단하는 퓨즈로서의 특성을 발휘할 수 있도록 하고 발생하는 열은 세라믹기판을 통해 빠르게 방출할 수 있도록 한 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법을 제공하는데 그 목적이 있다.
본 발명은 일정 전류 이상 흐를 시 이를 신속 정확하게 차단할 수 있도록 하며 정밀도를 높일 수 있도록 한 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법은, (A) 열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 질화붕소나노튜브의 세라믹소재 중에서 적어도 1종 이상이 사용되고, 성형 및 소결 공정을 통해 세라믹기판을 제조하여 구비하는 단계; (B) 상기 세라믹기판에 스루홀을 가공하는 단계; (C) 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 일정 형상의 도체패턴에 의한 퓨즈부를 형성하되, 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 점도를 유지하는 도전성 페이스트로 퓨즈부를 형성하는 단계; (D) 상기 세라믹기판의 하면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 형성되고, PCB기판에 칩형 퓨즈의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판 측 스루홀을 통해 퓨즈부와 전기적으로 연결되도록 단자패드부를 형성하는 단계;를 포함하며, 상기 (C)단계와 (D)단계에서는, 각각 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조 처리하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리하며; 상기 도전성 페이스트는 CaRuO3, BaRuO3, SrRuO3, Bi2Ru2O7, RuO2, ITO, ZTO 중에서 선택된 적어도 1종 이상의 주재료에 에폭시 또는 아크릴레이트에 의한 바인더를 포함하는 혼합조성으로 이루어진 것을 특징으로 한다.
또한, 상기의 목적을 달성하기 위한 본 발명에 따른 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법은, (A) 열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 질화붕소나노튜브의 세라믹소재 중에서 적어도 1종 이상이 사용되고, 성형 및 소결 공정을 통해 세라믹기판을 제조하여 구비하는 단계; (B) 상기 세라믹기판에 스루홀을 가공하는 단계; (C) 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 일정 형상의 도체패턴에 의한 퓨즈부를 형성하되, 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 점도를 유지하는 도전성 페이스트로 퓨즈부를 형성하는 단계; (D) 상기 세라믹기판의 하면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 형성되고, PCB기판에 칩형 퓨즈의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판 측 스루홀을 통해 퓨즈부와 전기적으로 연결되도록 단자패드부를 형성하는 단계;를 포함하며, 상기 (C)단계에서는, CaRuO3, BaRuO3, SrRuO3, Bi2Ru2O7, RuO2, ITO, ZTO 중에서 선택된 적어도 1종 이상의 주재료에 에폭시 또는 아크릴레이트에 의한 바인더를 포함하는 혼합조성으로 이루어진 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조 처리하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리하며; 상기 (D)단계에서는, 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 은분말 100중량부에 에폭시 또는 아크릴레이트에 의한 바인더 25~40중량부로 조성하여 인쇄한 후 140~150℃의 온도 조건에서 30~60분 동안 건조 처리하고, 250~300℃의 온도 조건에서 10~15분 동안 소성 처리하는 것을 특징으로 한다.
여기에서, (E) 상기 (D)단계 이후에, 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 세라믹 페이스트를 인쇄하되 퓨즈부를 커버하도록 형성한 후 건조 및 소성을 통해 보호막을 형성하는 단계;를 더 포함하되, 상기 세라믹 페이스트는 열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, Bi2O3-SiO2-B2O3, ZnO-SiO2-B2O3, Na2O-K20-Al2O3-SiO2, 질화붕소나노튜브 중에서 적어도 1종 이상으로 이루어지며; 상기 세라믹 페이스트를 인쇄한 후 145~155℃의 온도 조건에서 10~15분 동안 건조 처리하고, 450~550℃의 온도 조건에서 10~15분 동안 소성 처리할 수 있다.
여기에서, 상기 (C)단계에서는, 상기 세라믹기판의 상면 좌우 양측에 위치하여 서로 마주하는 상태로 간격 배치 및 대칭형 구조로 형성되는 한쌍 구조의 전극패턴과, 상기 한쌍 구조의 전극패턴 간을 전기적으로 연결 접속하여주는 연결매개체이면서 일정 전류 이상이 흐를 시 발열되면서 끊어지도록 설계된 퓨징패턴을 포함하는 형상으로 퓨즈부를 형성하되, 상기 전극패턴은 세라믹기판의 외측 방향에서 내측 방향에 위치된 퓨징패턴을 향해 갈수록 형성 폭이 축소되게 형성하고, 상기 퓨징패턴은 전극패턴이 갖는 최소 형성 폭 부분보다 더 작은 형성 폭을 갖도록 형성하여, 일정 전류 이상이 흐를 시 상기 퓨징패턴 측에서 전류집중현상에 의해 발열이 증대되면서 녹아 끊어지도록 형성할 수 있다.
여기에서, 상기 도전성 페이스트는 주재료에 대해 도전성 페이스트의 접촉면적을 넓힐 수 있어 사용량을 줄일 수 있도록 함과 더불어 도전성 페이스트의 레올로지(rheology) 특성을 최적화하여 매끄러운 인쇄작업을 유도 및 우수한 패턴으로 형성할 수 있도록 하기 위해 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 분말을 사용할 수 있다.
여기에서, 상기 퓨즈부에 대해서는, 상기 전류패턴 측 최외측에 위치되는 부분의 형성 폭을 "D"라고 할 때, 상기 퓨징패턴의 형성 폭(d)은 1/5D~1/4D의 조건을 만족하도록 형성하며; 평상시 전류 흐름에 지장이 없도록 하면서 일정 전류 이상이 흐를 시 발열에 의해 녹아 끊어짐이 발생되는 현상이 용이하게 이루어지도록 5~30㎛의 두께로 형성할 수 있다.
본 발명에 따르면, 열전도율이 우수한 세라믹기판 위에 후막 인쇄기술을 이용하여 도체패턴을 형성 및 퓨즈부를 구성함으로써 아주 간단한 방식으로 칩(Chip)형 퓨즈를 용이하게 제조할 수 있으며, 인쇄기술을 활용하므로 퓨즈부에 대한 길이와 폭 및 두께를 용이하게 조절할 수 있고 정밀하게 형성할 수 있어 정밀도를 높일 수 있음은 물론 사용 용도에 맞는 다양한 설계를 수행하여 용이하게 칩형 퓨즈를 제조할 수 있는 유용한 효과를 달성할 수 있다.
본 발명에 따르면, 일정 전류 이상 흐를 시 도체패턴 측 얇게 형성시킨 부분이 발열되면서 녹아 끊어지게 함으로써 전류를 차단하는 퓨즈로서의 특성을 발휘할 수 있고 퓨즈부에서 발생하는 열은 세라믹기판과 보호막을 통해 빠르게 방출할 수 있는 칩형 퓨즈를 제조할 수 있다.
본 발명에 따르면, 일정 전류 이상 흐를 시 이를 신속 정확하게 차단할 수 있으며, PCB기판에 실장시 접촉저항을 낮출 수 있는 단자패드부를 갖는 칩형 퓨즈를 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법을 나타낸 공정 순서도이다.
도 2는 본 발명의 실시예에 따른 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법에 의해 제조되는 칩형 퓨즈를 나타낸 사시도이다.
도 3은 본 발명의 실시예에 따른 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법에 의해 제조되는 칩형 퓨즈를 나타낸 분해 사시도이다.
도 4는 본 발명의 실시예에 따른 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법에 의해 제조되는 칩형 퓨즈를 나타낸 단면도이다.
도 5는 본 발명의 실시예에 따른 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법에 있어 도전성 페이스트의 인쇄를 통해 형성되는 퓨즈부를 나타낸 평면도이다.
본 발명에 대해 첨부한 도면을 참조하여 바람직한 실시예를 설명하면 다음과 같으며, 이와 같은 상세한 설명을 통해서 본 발명의 목적과 구성 및 그에 따른 특징들을 보다 잘 이해할 수 있게 될 것이다.
본 발명의 실시예에 따른 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법은 도 1에 나타낸 바와 같이, 세라믹기판 구비단계(S10), 세라믹기판 가공단계(S20), 퓨즈부 형성단계(S30), 단자패드부 형성단계(S40), 보호막 형성단계(S50)를 포함하는 구성으로 순차 실시할 수 있다.
상기 세라믹기판 구비단계(S10)는 열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 질화붕소나노튜브의 세라믹소재 중에서 적어도 1종 이상이 사용되고, 성형 및 소결 공정을 통해 세라믹기판을 제조하여 구비하는 단계이다.
상기 세라믹기판 가공단계(S20)는 상기 세라믹기판에 스루홀을 가공하는 단계이다.
상기 세라믹 가공단계(S20)는 인쇄기술을 이용하여 세라믹기판 상에 형성되는 퓨즈부와 단자패드부를 전기적으로 연결하는데 사용하기 위한 스루홀을 형성하는 단계이다.
상기 퓨즈부 형성단계(S30)는 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 일정 형상의 도체패턴에 의한 퓨즈부를 형성하되, 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 점도를 유지하는 도전성 페이스트로 퓨즈부를 형성하는 단계이다.
상기 퓨즈부 형성단계(S30)에서는 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조 처리하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리할 수 있다.
상기 단자패드부 형성단계(S40)는 상기 세라믹기판의 하면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 형성되고, PCB기판에 칩형 퓨즈의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판 측 스루홀을 통해 퓨즈부와 전기적으로 연결되도록 단자패드부를 형성하는 단계이다.
상기 단자패드부 형성단계(S40)에서는 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조 처리하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리할 수 있다.
하지만, 상기 단자패드부 형성단계(S40)에서는 도전성 페이스트의 소재 사용에 따라 건조 및 소성의 조건이 달라질 수도 있다 할 것이다.
상기 보호막 형성단계(S50)는 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 세라믹 페이스트를 인쇄하되 퓨즈부를 커버하도록 형성한 후 건조 및 소성을 통해 보호막을 형성하는 단계이다.
상기 보호막 형성단계(S50)에서는 상기 세라믹 페이스트를 인쇄한 후 145~155℃의 온도 조건에서 10~15분 동안 건조 처리하고, 450~550℃의 온도 조건에서 10~15분 동안 소성 처리할 수 있다.
이와 같은, 상술한 단계 처리에 의한 공정을 갖는 후막 인쇄방식을 이용한 침형 퓨즈 제조방법에 대해 도 2 내지 도 5에 나타낸 칩형 퓨즈(100)를 참조하여 더욱 구체적으로 설명하기로 한다.
상술한 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법으로 제조되는 칩형 퓨즈(100)는 도 2 내지 도 5에 나타낸 바와 같이, 세라믹기판(110), 퓨즈부(120), 단자패드부(130) 및 보호막(140)을 포함하는 구성을 갖게 할 수 있다.
상기 세라믹기판(110)은 퓨즈부(120)를 인쇄방식으로 형성하기 위한 베이스기재가 되면서 퓨즈부(20)에서 발생하는 열을 외부로 방출하는 기능을 수행하기 위한 구성이다.
상기 세라믹기판(110)은 열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 질화붕소나노튜브 중에서 선택된 1종을 사용하거나 또는 2종 이상을 혼합하여 사용할 수 있으며, 상술한 세라믹 소재를 이용하여 성형 및 소결하는 방식으로 구비할 수 있다.
일 예로서, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3의 소재 중에서 선택한 어느 1종과 질화붕소나노튜브를 혼합하여 사용할 수 있으며, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3의 소재 중에서 2종 이상을 조성하여 혼합 사용할 수 있다.
여기에서, 상기 세라믹기판(110)에는 상하면으로 형성되는 퓨즈부(120)와 단자패드부(130)를 전기적으로 연결하는데 사용하기 위한 스루홀(111)이 좌우 양측부에 위치하도록 가공할 수 있다.
상기 퓨즈부(120)는 상기 세라믹기판(110)의 상면에 도전성 페이스트를 잉크젯 프린팅 또는 스크린 프린팅 방식으로 인쇄하여 일정 형상의 도체패턴을 형성함에 의해 퓨즈로서 기능을 발휘토록 구비되고, 일정 전류 이상이 흐를 시 발열되면서 녹아 끊어지도록 설계되는 구성이다.
상기 퓨즈부(120)는 상기 세라믹기판(110)의 상면 좌우 양측에 위치하여 서로 마주하는 상태로 간격 배치 및 대칭형 구조로 형성되는 한쌍 구조의 전극패턴(121)과, 상기 한쌍 구조의 전극패턴(121) 간을 전기적으로 연결 접속하여주는 연결매개체이면서 일정 전류 이상이 흐를 시 발열되면서 녹아 끊어지도록 형성되는 퓨징패턴(122)을 포함한다.
이때, 상기 전극패턴(121)은 세라믹기판(110)의 외측 방향에서 내측 방향에 위치된 퓨징패턴(122)을 향해 갈수록 형성 폭이 축소되게 형성하고, 상기 퓨징패턴(122)은 전극패턴(121)이 갖는 최소 형성 폭 부분보다 더 작은 형성 폭을 갖도록 형성하여, 일정 전류 이상이 흐를 시 상기 퓨징패턴(122) 측에서 전류집중현상에 의해 발열이 증대되면서 녹아 끊어지도록 구성함으로써 신속하게 전류를 차단할 수 있도록 구성함이 바람직하다.
여기에서, 도 4에 나타낸 바와 같이, 상기 전극패턴(121) 측 최외측에 위치되는 부분의 형성 폭을 "D"라고 할 때, 상기 퓨징패턴(122)의 형성 폭(d)은 1/5D~1/4D의 조건을 만족하도록 구성함이 바람직하다.
여기에서, 상기 퓨즈부(120)는 평상시 전류 흐름에 지장이 없도록 하면서 일정 전류 이상이 흐를 시 발열에 의해 녹아 끊어짐이 발생되는 현상이 용이하게 이루어지도록 5~30㎛의 두께로 형성할 수 있다.
또한, 상기 퓨즈부(120)에 사용되는 도전성 페이스트는 CaRuO3, BaRuO3, SrRuO3, Bi2Ru2O7, RuO2, ITO, ZTO 중에서 선택된 적어도 1종 이상의 주재료에 에폭시 또는 아크릴레이트에 의한 바인더를 포함하는 혼합조성으로 이루어질 수 있다.
이때, 주재료 100중량부에 대해서 바인더 25~40중량부로 조성함이 바람직하며, 글래스 프릿(frit)나 카본 등의 유기 첨가제를 더 첨가할 수도 있으며, 2차에 걸친 교반 혼합을 통해 페이스트화할 수 있다.
여기에서, 상기 도전성 페이스트는 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 고점도를 유지하도록 제조하여 사용함이 바람직하다.
상기 주재료는 도전성 페이스트의 접촉면적을 넓힐 수 있어 사용량을 줄일 수 있도록 함과 더불어 도전성 페이스트의 레올로지(rheology) 특성을 최적화하여 매끄러운 인쇄작업을 유도 및 우수한 패턴으로 형성할 수 있도록 하기 위해 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 분말을 사용함이 바람직하다.
상기 바인더는 도전성 페이스트의 특성을 높이고 미세한 패턴의 형성을 용이하게 하며, 도전성 페이스트에 대해 우수한 레올로지(rheology) 특성을 제공할 수 있다.
여기에서, 상기 퓨즈부(120)는 상기에서 나열한 소재의 혼합조성으로 이루어진 도전성 페이스트를 사용하여 인쇄하고 건조 및 소성하는 공정을 통해 형성할 수 있으며, 이러한 과정을 3회 내지 5회 반복함으로써 양질의 도전패턴을 형성토록 처리할 수 있다.
부연하여, 상기 퓨즈부(120)에 대해 우수한 품질로 도전패턴을 형성하기 위해서는 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조를 수행하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리함이 바람직하다.
한편, 상기 퓨즈부(120)를 구성함에 있어서는, 일 예로서, 100mA의 허용 전류를 갖도록 하기 위한 경우, 도체패턴의 길이를 50mm로 하고, 도체패턴의 최대 형성 폭을 5mm로 하며, 도체패턴의 두께를 7.5㎛로 설계할 수 있다.
그러므로, 상기 퓨즈부(120) 측 퓨징패턴(122)은 100mA 이상의 전류가 흐를 시 발열되면서 녹아 끊어지게 되며, 이를 통해 전류를 차단한다.
이와 같이, 상기 퓨즈부(120)에 대해서는 도체패턴의 길이와 폭 및 두께를 조절함에 따라 허용전류를 제한 및 조절할 수 있으며, 인쇄 기술을 활용하므로 이러한 조절을 용이하면서도 간단하게 수행할 수 있는 장점을 제공할 수 있다.
상기 단자패드부(130)는 상기 세라믹기판(110)의 하면에 도전성 페이스트를 잉크젯 프린팅 또는 스크린 프린팅 방식으로 인쇄하여 형성되고, PCB기판(1)에 칩형 퓨즈(100)의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판(110) 측 스루홀(111)을 통해 스루홀에 도전성 페이스트를 채워넣음으로써 퓨즈부(120)와 전기적으로 연결되게 구비되는 구성이다.
상기 단자패드부(130)는 상기 퓨즈부(120)와 함께 도전성 페이스트를 인쇄함에 의해 형성되는데, 이미 상술한 바와 같이 퓨즈부(120)와 동일한 조성을 갖는 도전성 페이스트를 사용하여 형성할 수 있다.
여기에서, 상기 단자패드부(130)는 인쇄 후 건조 및 소성하는 공정을 수행하는데, 이 역시 퓨즈부(120)를 형성하는 동일한 조건으로 실시할 수 있다.
또한, 상기 단자패드부(130)에 있어서는 다른 유형을 갖는 조성으로 구성할 수도 있다 할 것인데, 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 은분말 100중량부에 에폭시 또는 아크릴레이트에 의한 바인더 25~40중량부로 조성하여 인쇄한 후, 건조와 소성을 수행하는 형태로 형성할 수 있다.
여기에서는 상기 단자패드부(130)에 대해 PCB기판(1) 측 단자와의 연결시 접촉저항을 낮출 수 있고 우수한 레올로지(rheology) 특성을 제공할 수 있으며, 저온 건조 및 소성을 가능하게 하는 장점을 제공할 수 있어 에너지를 절감할 수 있다.
부연하면, 플레이크형 은분말 사용시 인쇄한 후, 140~150℃의 온도 조건에서 30~60분 동안 건조를 수행하고, 250~300℃의 온도 조건에서 10~15분 동안 소성 처리할 수 있다.
상기 보호막(140)은 상기 세라믹기판(110)의 상면에 형성된 퓨즈부(120)를 커버하여 보호하도록 구비되고, 상기 퓨즈부(120)에서 발생되는 열을 외부로 방출하는 기능을 하는 구성이다.
상기 보호막(140)은 세라믹 페이스트를 잉크젯 프린팅 또는 스크린 프린팅 방식으로 인쇄하여 형성되고, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, Bi2O3-SiO2-B2O3, ZnO-SiO2-B2O3, Na2O-K20-Al2O3-SiO2, 질화붕소나노튜브 중에서 선택된 어느 1종 또는 2종 이상을 혼합한 상태로 사용될 수 있다.
여기에서도, 상기 보호막(50)은 상기 나열한 세라믹 페이스트를 사용하여 인쇄하고 건조 및 소성하는 작업이 요구되며, 보통 1회로 마감할 수 있다.
이때, 상기 보호막(50)에 대해 우수한 품질로 형성하기 위해서는 세라믹 페이스트를 인쇄한 후 145~155℃의 온도 조건에서 10~15분 동안 건조를 수행하고, 450~550℃의 온도 조건에서 10~15분 동안 소성 처리함이 바람직하다.
이에 따라, 상술한 제조방법으로 제조되는 구성으로 이루어지는 본 발명에 따른 칩형 퓨즈(100)를 통해서는 열전도율이 우수한 세라믹기판(110) 위에 후막 인쇄를 이용하여 도체패턴을 정밀하게 형성 및 퓨즈부(120)를 구성함으로써 아주 간단한 방식으로 칩(Chip)형 퓨즈를 용이하게 제조할 수 있으며, 인쇄기술을 활용하므로 퓨즈부(120)에 대한 길이와 폭 및 두께를 용이하게 조절할 수 있을 뿐만 아니라 정밀하게 형성할 수 있어 정밀도를 높일 수 있는 칩형 퓨즈를 제조할 수 있다.
특히, 본 발명을 통해서는 후막 인쇄기술의 활용에 의해 사용 용도에 맞는 다양한 설계를 수행할 수 있어 칩형 퓨즈를 더욱 용이하게 제조할 수 있는 장점을 제공할 수 있다.
이상에서 설명한 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고 이러한 실시예에 극히 한정되는 것은 아니며, 본 발명의 기술적 사상과 청구범위 내에서 이 기술분야의 당해업자에 의하여 다양한 수정과 변형 또는 단계의 치환 등이 이루어질 수 있다 할 것이며, 이는 본 발명의 기술적 범위에 속한다 할 것이다.
S10: 세라믹기판 구비단계
S20: 세라믹기판 가공단계
S30: 퓨즈부 형성단계
S40: 단자패드부 형성단계
S50: 보호막 형성단계

Claims (6)

  1. (A) 열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 질화붕소나노튜브의 세라믹소재 중에서 적어도 1종 이상이 사용되고, 성형 및 소결 공정을 통해 세라믹기판을 제조하여 구비하는 단계;
    (B) 상기 세라믹기판에 스루홀을 가공하는 단계;
    (C) 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 일정 형상의 도체패턴에 의한 퓨즈부를 형성하되, 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 점도를 유지하는 도전성 페이스트로 퓨즈부를 형성하는 단계;
    (D) 상기 세라믹기판의 하면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 형성되고, PCB기판에 칩형 퓨즈의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판 측 스루홀을 통해 퓨즈부와 전기적으로 연결되도록 단자패드부를 형성하는 단계; 를 포함하며,
    상기 (C)단계와 (D)단계에서는,
    각각 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조 처리하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리하며;
    상기 도전성 페이스트는 CaRuO3, BaRuO3, SrRuO3, Bi2Ru2O7, RuO2, ITO, ZTO 중에서 선택된 적어도 1종 이상의 주재료 100중량부에 대해서 에폭시 또는 아크릴레이트에 의한 바인더 25~40중량부를 포함하는 혼합조성으로 이루어지되, 주재료에 대해 도전성 페이스트의 접촉면적을 넓힐 수 있어 사용량을 줄일 수 있도록 함과 더불어 도전성 페이스트의 레올로지(rheology) 특성을 최적화하여 매끄러운 인쇄작업을 유도 및 우수한 패턴으로 형성할 수 있도록 하기 위해 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 분말을 사용하는 것을 특징으로 하는 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법.
  2. (A) 열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 질화붕소나노튜브의 세라믹소재 중에서 적어도 1종 이상이 사용되고, 성형 및 소결 공정을 통해 세라믹기판을 제조하여 구비하는 단계;
    (B) 상기 세라믹기판에 스루홀을 가공하는 단계;
    (C) 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 일정 형상의 도체패턴에 의한 퓨즈부를 형성하되, 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 점도를 유지하는 도전성 페이스트로 퓨즈부를 형성하는 단계;
    (D) 상기 세라믹기판의 하면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 도전성 페이스트를 인쇄한 후 건조 및 소성을 통해 형성되고, PCB기판에 칩형 퓨즈의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판 측 스루홀을 통해 퓨즈부와 전기적으로 연결되도록 단자패드부를 형성하는 단계; 를 포함하며,
    상기 (C)단계에서는,
    CaRuO3, BaRuO3, SrRuO3, Bi2Ru2O7, RuO2, ITO, ZTO 중에서 선택된 적어도 1종 이상의 주재료 100중량부에 대해서 에폭시 또는 아크릴레이트에 의한 바인더 25~40중량부를 포함하는 혼합조성으로 이루어진 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조 처리하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리하며;
    상기 (D)단계에서는,
    1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 은분말 100중량부에 대해서 에폭시 또는 아크릴레이트에 의한 바인더 25~40중량부로 조성하여 인쇄한 후 140~150℃의 온도 조건에서 30~60분 동안 건조 처리하고, 250~300℃의 온도 조건에서 10~15분 동안 소성 처리하는 것을 특징으로 하는 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    (E) 상기 (D)단계 이후에, 상기 세라믹기판의 상면에 잉크젯 프린팅 또는 스크린 프린팅 방식으로 세라믹 페이스트를 인쇄하되 퓨즈부를 커버하도록 형성한 후 건조 및 소성을 통해 보호막을 형성하는 단계; 를 더 포함하되,
    상기 세라믹 페이스트는 열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, Bi2O3-SiO2-B2O3, ZnO-SiO2-B2O3, Na2O-K20-Al2O3-SiO2, 질화붕소나노튜브 중에서 적어도 1종 이상으로 이루어지며;
    상기 세라믹 페이스트를 인쇄한 후 145~155℃의 온도 조건에서 10~15분 동안 건조 처리하고, 450~550℃의 온도 조건에서 10~15분 동안 소성 처리하는 것을 특징으로 하는 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020190158284A 2019-12-02 2019-12-02 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법 KR102095227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190158284A KR102095227B1 (ko) 2019-12-02 2019-12-02 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190158284A KR102095227B1 (ko) 2019-12-02 2019-12-02 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법

Publications (1)

Publication Number Publication Date
KR102095227B1 true KR102095227B1 (ko) 2020-03-31

Family

ID=70002514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190158284A KR102095227B1 (ko) 2019-12-02 2019-12-02 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법

Country Status (1)

Country Link
KR (1) KR102095227B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114815555A (zh) * 2022-05-13 2022-07-29 郑州中瓷科技有限公司 一种加热均匀且安全的激光打印机陶瓷加热条
CN115386194A (zh) * 2022-06-16 2022-11-25 杭州新三联电子有限公司 一种可恢复型热保护器板及其制备方法
CN115910697A (zh) * 2022-12-29 2023-04-04 深圳市良胜电子有限公司 三端保险丝制备方法及三端保险丝
WO2023228092A1 (en) * 2022-05-25 2023-11-30 Molex, Llc Fuse device for joining battery cells, and method of forming

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008781B1 (ko) * 1985-06-17 1990-11-29 마쯔시다덴기산교 가부시기가이샤 후막도체조성물
JPH1196886A (ja) 1997-09-16 1999-04-09 Matsuo Electric Co Ltd チップ形ヒューズ及びその製造方法
JP2003249403A (ja) * 2002-02-25 2003-09-05 Koa Corp チップ抵抗器
KR101050243B1 (ko) 2008-02-18 2011-07-19 가마야 덴끼 가부시끼가이샤 칩 퓨즈 및 그 제조방법
KR101777690B1 (ko) * 2016-02-19 2017-09-13 전자부품연구원 세라믹 히터용 발열 조성물, 그를 이용한 세라믹 히터 및 융착벨트
KR20180094284A (ko) * 2017-02-15 2018-08-23 지에프텍 주식회사 후막 인쇄 기술을 이용한 전도성 퓨즈

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008781B1 (ko) * 1985-06-17 1990-11-29 마쯔시다덴기산교 가부시기가이샤 후막도체조성물
JPH1196886A (ja) 1997-09-16 1999-04-09 Matsuo Electric Co Ltd チップ形ヒューズ及びその製造方法
JP2003249403A (ja) * 2002-02-25 2003-09-05 Koa Corp チップ抵抗器
KR101050243B1 (ko) 2008-02-18 2011-07-19 가마야 덴끼 가부시끼가이샤 칩 퓨즈 및 그 제조방법
KR101777690B1 (ko) * 2016-02-19 2017-09-13 전자부품연구원 세라믹 히터용 발열 조성물, 그를 이용한 세라믹 히터 및 융착벨트
KR20180094284A (ko) * 2017-02-15 2018-08-23 지에프텍 주식회사 후막 인쇄 기술을 이용한 전도성 퓨즈

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114815555A (zh) * 2022-05-13 2022-07-29 郑州中瓷科技有限公司 一种加热均匀且安全的激光打印机陶瓷加热条
WO2023228092A1 (en) * 2022-05-25 2023-11-30 Molex, Llc Fuse device for joining battery cells, and method of forming
CN115386194A (zh) * 2022-06-16 2022-11-25 杭州新三联电子有限公司 一种可恢复型热保护器板及其制备方法
CN115386194B (zh) * 2022-06-16 2024-05-07 杭州新三联电子有限公司 一种可恢复型热保护器板及其制备方法
CN115910697A (zh) * 2022-12-29 2023-04-04 深圳市良胜电子有限公司 三端保险丝制备方法及三端保险丝

Similar Documents

Publication Publication Date Title
KR102095227B1 (ko) 후막 인쇄방식을 이용한 칩형 퓨즈 제조방법
KR101883040B1 (ko) 칩 저항 소자
KR100511042B1 (ko) 후막 부품의 개선된 매입 방법
JP2022133317A (ja) 異方導電性フィルム及び接続構造体
JPH02503969A (ja) 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法
KR102095225B1 (ko) 혼성집적회로 기술을 이용한 칩형 퓨즈
KR102697500B1 (ko) 이방 도전성 필름 및 접속 구조체
JP6966717B2 (ja) 厚膜抵抗体組成物及びそれを含む厚膜抵抗ペースト
KR101883039B1 (ko) 칩 저항 소자
JP2017204547A (ja) 積層バリスタ
CN115461825A (zh) 厚膜电阻糊、厚膜电阻体和电子部件
TW202147353A (zh) 厚膜電阻糊、厚膜電阻體、及電子元件
CN105576598A (zh) 一种薄型自控制型保护器及其制造方法
TWI784000B (zh) 導體形成用組成物及其製造方法、導體及其製造方法、晶片電阻器
JP2007165086A (ja) ヒューズ素子及びその製造方法
TW201621955A (zh) 電路元件及電路元件之製造方法
JPH079821B2 (ja) 三層構造異方性導電膜部材の製造方法
CN109384392B (zh) 玻璃组合物及玻璃粉末
JP2017045906A (ja) 厚膜抵抗体ペースト
JPH09270584A (ja) 多層配線基板
JP2002075151A (ja) 保護素子
JP2013182907A (ja) セラミックス連結基板
JP4021787B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2012014990A (ja) セラミックヒューズおよびセラミックヒューズパッケージ
JP2017043033A (ja) 厚膜抵抗体およびサーマルヘッド

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant