KR102051968B1

KR102051968B1 - 전지 보호 회로와 전지 보호 장치 및 전지 팩

Info

Publication number: KR102051968B1
Application number: KR1020120135766A
Authority: KR
Inventors: 다이스케 키무라
Original assignee: 미쓰미덴기가부시기가이샤
Priority date: 2012-02-02
Filing date: 2012-11-28
Publication date: 2019-12-04
Also published as: KR20130089570A; US9373953B2; CN103248014B; JP5811874B2; US20130202918A1; CN103248014A; JP2013162581A

Abstract

단선 검출시의 오동작을 방지할 수 있는 전지 보호 회로를 제공하는 것.
복수의 셀(31~35)이 직렬로 접속된 이차전지(30)를 보호하는 전지 보호 회로로서, 셀(32)의 고전위측에 접속되는 단자(15)와, 셀(32)의 저전위측과 셀(31)의 고전위측에 접속되는 단자(14)와, 셀(31)의 저전위측에 접속되는 단자(13)와, 이차전지(30)의 축전 상태의 이상을 검출하는 축전 이상 검출 회로(110)와, 이차전지(30)와 단자(14) 사이의 단선에 의해, 단자(15)측에 단자(14)의 전위를 시프트시키는 중점 전위 고정 회로(101)와, 단자(14)의 전위에 기초하여, 상기 단선을 검출하는 단선 검출 회로(120)와, 단선 검출 회로(120)의 검출 결과를 유지하는 래치 회로(155)를 구비하는 전지 보호 회로.

Description

전지 보호 회로와 전지 보호 장치 및 전지 팩{BATTERY PROTECTION CIRCUIT AND BATTERY PROTECTION APPARATUS AND BATTERY PACK}

본 발명은 복수의 셀이 직렬로 접속된 이차전지를 보호하는 전지 보호 회로 및 전지 보호 장치에 관한 것이다. 또, 이 전지 보호 장치를 구비하는 전지 팩에 관한 것이다.

리튬 이온 이차전지에서는 복수의 셀이 다단 적층되어 있는 경우가 있다. 그러나, 각 셀의 셀 전압을 모니터하기 위한 모니터 단자가 단선한 경우, 그들의 셀 전압을 정확히 모니터할 수 없다. 그 때문에, 셀의 축전 상태가 과충전이나 과방전 등의 이상 상태가 되어도, 그 이상 상태를 검출할 수 없을 우려가 있다. 전지 보호 회로는 이러한 이상 상태가 계속되는 것을 회피하기 위해서, 단선 검출 기능을 구비하고 있는 경우가 있다. 예를 들면 특허문헌 1에는, 모니터 단자를 정전류 회로에서 풀 업 또는 풀 다운함으로써, 모니터 단자의 전위를 단선 발생시에 시프트시킴으로써, 단선을 검출하는 방법이 개시되어 있다.

일본 공개특허공보 평8-308115호

그런데, 이차전지와 모니터 단자 사이가 단선해도, 절반이 잘리거나 결선 불량 등의 불안정한 단선, 모니터 단자에 접속되는 다른 회로의 동작 등의 요인에 의해, 모니터 단자의 전위가 시프트한 값에 고정되지 않고 부정이 되는 경우가 있다. 그러한 경우, 단선 검출시에 행해져야 할 동작이 올바르게 행해지지 않을 우려가 있다.

그래서, 본 발명은 단선 검출시의 오동작을 방지할 수 있는 전지 보호 회로와 전지 보호 장치 및 전지 팩의 제공을 목적으로 한다.

상기 목적을 달성하기 위해서, 본 발명은,

적어도 제1 셀과 제2 셀의 복수의 셀이 직렬로 접속된 이차전지를 보호하는 전지 보호 회로로서,

상기 제1 셀의 고전위측에 접속되는 제1 단자와,

상기 제1 셀의 저전위측과 상기 제2 셀 고전위측에 접속되는 제2 단자와,

상기 제2 셀의 저전위측에 접속되는 제3 단자와,

상기 이차전지의 축전 상태의 이상을 검출하는 축전 이상 검출 회로와,

상기 이차전지와 상기 제2 단자 사이의 단선에 의해, 상기 제1 단자측 또는 상기 제3 단자측에 상기 제2 단자의 전위를 시프트시키는 시프트 회로와,

상기 제2 단자의 전위에 기초하여, 상기 단선을 검출하는 단선 검출 회로와,

상기 단선 검출 회로의 검출 결과를 유지하는 래치 회로를 구비하는 전지 보호 회로와 전지 보호 장치 및 전지 팩을 제공하는 것이다.

본 발명에 의하면, 단선 검출시의 오동작을 방지할 수 있다.

도 1은 전지 팩의 일 구성예를 나타낸 도면이다.
도 2는 전지 보호 IC의 일 구성예를 나타낸 도면이다.
도 3은 전지 보호 IC의 일 구성예를 나타낸 도면이다.

이하, 본 발명의 실시형태를 도면에 따라 설명한다.

도 1은, 본 발명의 일 실시형태인 전지 팩(100)의 구성도이다. 전지 팩(100)은 부하 접속 단자(5, 6)에 접속되는 외부 부하(90)에 전력을 공급 가능한 이차전지(30)와, 이차전지(30)를 보호하는 보호 모듈(80)을 내장한다. 전지 팩(100)은 외부 부하(90)에 내장되어도 되고, 외부 부착되어도 된다. 외부 부하(90)의 구체예로서 전동 공구, 전동 어시스트 자전거, 전동 바이크 등의 기기를 들 수 있다.

이차전지(30)는 부하 접속 단자(5, 6)에 접속되는 도시하지 않는 충전기에 의해 충전 가능하다. 이차전지(30)의 구체예로서 리튬 이온 전지 등을 들 수 있다. 이차전지(30)는 직렬로 접속된 복수의 셀(도 1에는, 5개의 셀(31~35)을 예시)로 구성되어 있다.

이차전지(30)의 정극은 이차전지(30)를 구성하는 셀(31~35) 중 가장 전위가 높은 최상단의 셀(35)의 정극에 접속되고, 이차전지(30)의 부극은 이차전지(30)를 구성하는 셀(31~35) 중 가장 전위가 낮은 최하단의 셀(31)의 부극에 접속되어 있다. 또한, 셀의 정극은 그 셀의 고전위측의 전극이며, 셀의 부극은 그 셀의 저전위측의 전극이다.

보호 모듈(80)은 부하 접속 단자(5)와, 부하 접속 단자(6)와, 복수의 셀 접속 단자(41~46)를 구비하는 전지 보호 장치이다. 셀 접속 단자(46)는 부하 접속 단자(5)에 전원 경로(9a)를 통하여 연결되고, 셀 접속 단자(41)는 부하 접속 단자(6)에 전원 경로(9b)를 통하여 연결된다.

셀 접속 단자(41)는 이차전지(30)의 부극(셀(31)의 부극)에 접속선(51)을 통하여 접속되고, 셀 접속 단자(42)는 셀(31)의 정극 및 셀(32)의 부극에 접속선(52)을 통하여 접속되며, 셀 접속 단자(43)는 셀(32)의 정극 및 셀(33)의 부극에 접속선(53)을 통하여 접속되고, 셀 접속 단자(44)는 셀(33)의 정극 및 셀(34)의 부극에 접속선(54)을 통하여 접속되며, 셀 접속 단자(45)는 셀(34)의 정극 및 셀(35)의 부극에 접속선(55)을 통하여 접속되고, 셀 접속 단자(46)는 이차전지(30)의 정극(셀(35)의 정극)에 접속선(56)을 통하여 접속된다.

보호 모듈(80)은 복수의 셀 밸런스 회로(21~25)를 구비하고 있다. 셀 밸런스 회로(21~25)는 셀(31~35) 중 대응하는 하나의 셀에 병렬로 접속되고, 셀(31~35) 사이의 셀 전압의 불균일을 저감하는 균등화 회로이다. 셀 밸런스 회로(21)는 접속선(51, 52)을 통하여 셀(31)에 병렬로 접속되고, 셀 밸런스 회로(22)는 접속선(52, 53)을 통하여 셀(32)에 병렬로 접속되며, 셀 밸런스 회로(23)는 접속선(53, 54)을 통하여 셀(33)에 병렬로 접속되고, 셀 밸런스 회로(24)는 접속선(54, 55)을 통하여 셀(34)에 병렬로 접속되며, 셀 밸런스 회로(25)는 접속선(55, 56)을 통하여 셀(35)에 병렬로 접속된다.

셀 밸런스 회로(21)는 셀(31)의 셀 전압이 소정의 방전 개시 역치 이상이 되었을 때, 셀(31)을 방전시키는 것을 개시하고, 셀(31)의 셀 전압이 소정의 방전 정지 역치 이하가 되었을 때, 셀(31)을 방전시키는 것을 정지한다. 방전 정지 역치는 방전 개시 역치 이하로 설정되어 있다. 셀 밸런스 회로(22~25)에 대해서도 마찬가지로 대응하는 셀의 셀 전압에 따라 그 셀의 방전 동작을 제어한다. 셀 밸런스 회로(21~25) 각각에 설정된 방전 개시 역치 및 방전 정지 역치를 서로 동일하게 함으로써, 셀(31~35) 각각의 셀 전압을 서로 동일하게 할 수 있다. 즉, 셀(31~35) 사이의 셀 전압의 밸런스를 유지할 수 있다.

보호 모듈(80)은 트랜지스터(1, 2)를 구비하고 있다. 트랜지스터(1)는 이차전지(30)의 충전 경로를 차단하는 충전 경로 차단부이며, 트랜지스터(2)는 이차전지(30)의 방전 경로를 차단하는 방전 경로 차단부이다. 도 1의 경우, 트랜지스터(1)는 이차전지(30)의 충전 전류가 흐르는 전원 경로(9b)를 차단하고, 트랜지스터(2)는 이차전지(30)의 방전 전류가 흐르는 전원 경로(9b)를 차단한다. 트랜지스터(1, 2)는 전원 경로(9b)의 도통/차단을 전환하는 스위칭 소자이며, 전원 경로(9b)에 직렬로 삽입되어 있다.

트랜지스터(1, 2)는 예를 들면, MOSFET이다. 트랜지스터(1)는 트랜지스터(1)의 기생 다이오드의 순방향이 이차전지(30)의 방전 방향이 되도록 전원 경로(9b)에 삽입되고, 트랜지스터(2)는 트랜지스터(2)의 기생 다이오드의 순방향이 이차전지(30)의 충전 방향이 되도록 전원 경로(9b)에 삽입된다. 또한, 트랜지스터(1, 2)는 IGBT나 바이폴러 트랜지스터 등의 다른 반도체 소자여도 된다. 또, 트랜지스터(1, 2)의 드레인-소스 사이(또는, 콜렉터-에미터 사이)에 다이오드가 추가되어도 된다.

보호 모듈(80)은 전지 보호 IC(이하, 「보호 IC」라고 함)(10)를 구비하고 있다. 보호 IC(10)는 이차전지(30)의 셀(31~35)의 보호 동작을 행하는 집적 회로이다.

보호 모듈(80)은 보호 IC(10)의 단자(11)로부터 트랜지스터(1)를 온으로 하는 하이 레벨의 신호를 출력하고, 트랜지스터(1)를 오프로 하는 로우 레벨의 신호를 출력한다. 보호 IC(10)는 트랜지스터(1)를 온으로 함으로써, 이차전지(30)를 충전하는 방향의 전류가 전원 경로(9b)에 흐르는 것을 허가하고, 트랜지스터(1)를 오프로 함으로써, 이차전지(30)를 충전하는 방향의 전류가 전원 경로(9b)에 흐르는 것을 금지한다.

또, 보호 모듈(80)은 보호 IC(10)의 단자(12)로부터, 트랜지스터(2)를 온으로 하는 하이 레벨의 신호를 출력하고, 트랜지스터(2)를 오프로 하는 로우 레벨의 신호를 출력한다. 보호 IC(10)는 트랜지스터(2)를 온으로 함으로써, 이차전지(30)를 방전하는 방향의 전류가 전원 경로(9b)에 흐르는 것을 허가하고, 트랜지스터(2)를 오프로 함으로써, 이차전지(30)를 방전하는 방향의 전류가 전원 경로(9b)에 흐르는 것을 금지한다.

보호 IC(10)는 충방전 제어부(7)를 구비하고 있다. 충방전 제어부(7)는 단자(13)와 단자(14) 사이의 전압의 검출값을 셀(31)의 셀 전압의 검출값으로서 취득하고, 단자(14)와 단자(15) 사이의 전압의 검출값을 셀(32)의 셀 전압의 검출값으로서 취득하며, 단자(15)와 단자(16) 사이의 전압의 검출값을 셀(33)의 셀 전압의 검출값으로서 취득하고, 단자(16)와 단자(17) 사이의 전압의 검출값을 셀(34)의 셀 전압의 검출값으로서 취득하며, 단자(17)와 단자(18) 사이의 전압의 검출값을 셀(35)의 셀 전압의 검출값으로서 취득한다.

단자(13~18)는 셀(31~35)의 셀 전압을 감시하기 위한 보호 IC(10)의 모니터 단자로서 기능한다. 단자(13)는 셀 접속 단자(41)에 접속되고, 단자(14)는 셀 접속 단자(42)에 접속되며, 단자(15)는 셀 접속 단자(43)에 접속되고, 단자(16)는 셀 접속 단자(44)에 접속되며, 단자(17)는 셀 접속 단자(45)에 접속되고, 단자(18)는 셀 접속 단자(46)에 접속되어 있다. 또, 단자(13)는 전원 경로(9b)에 접속되고, 예를 들면 보호 IC(10)의 부측 전원 단자(VSS 단자)이며, 단자(18)는 전원 경로(9a)에 접속되고, 예를 들면 보호 IC(10)의 정측 전원 단자(VDD 단자)이다.

충방전 제어부(7)는 셀(31~35)의 적어도 하나의 셀 전압의 검출값이 소정의 과충전 검출 역치 이상일 때, 이차전지(30)를 구성하는 셀의 과충전이 검출되었다고 하여, 충전 이상 검출 신호를 출력하는 과충전 검출 회로를 가진다. 충방전 제어부(7)는 이차전지(30)에 대한 충전 이상 검출 신호가 출력되었을 때, 트랜지스터(1)를 오프로 하는 로우 레벨의 신호를 단자(11)로부터 출력한다. 이것에 의해, 트랜지스터(2)의 온 상태/오프 상태에 관계없이, 이차전지(30)를 구성하는 셀(31~35)을 과충전으로부터 보호할 수 있다.

또, 충방전 제어부(7)는 셀(31~35)의 적어도 하나의 셀 전압의 검출값이 소정의 과방전 검출 역치 이하일 때, 이차전지(30)를 구성하는 셀의 과방전이 검출되었다고 하여, 방전 이상 검출 신호를 출력하는 과방전 검출 회로를 가진다. 충방전 제어부(7)는 이차전지(30)에 대한 방전 이상 검출 신호가 출력되었을 때, 트랜지스터(2)를 오프로 하는 로우 레벨의 신호를 단자(12)로부터 출력한다. 이것에 의해, 트랜지스터(1)의 온 상태/오프 상태에 관계없이, 이차전지(30)를 구성하는 셀(31~35)을 과방전으로부터 보호할 수 있다.

또한, 충방전 제어부(7)는 충전 과전류 검출 회로를 가져도 된다. 충전 과전류 검출 회로는 소정의 충전 과전류 검출 역치 이하의 부측 단자간 전압(부하 접속 단자(6)와 셀 접속 단자(41) 사이의 전압)을 검지함으로써, 이차전지(30)를 충전하는 방향의 과전류(충전 과전류)가 검출되었다고 하여, 충전 이상 검출 신호를 출력한다. 충방전 제어부(7)는 충전 과전류 검출 회로로부터 충전 이상 검출 신호가 출력되었을 때, 보호 IC(10)의 단자(11)로부터 로우 레벨의 신호를 출력함으로써, 트랜지스터(1)를 오프로 한다. 이것에 의해, 트랜지스터(2)의 온 상태/오프 상태에 관계없이, 이차전지(30)를 충전 과전류로부터도 보호할 수 있다.

또, 충방전 제어부(7)는 방전 과전류 검출 회로를 가져도 된다. 방전 과전류 검출 회로는 소정의 방전 과전류 검출 역치 이상의 부측 단자간 전압(부하 접속 단자(6)와 셀 접속 단자(41) 사이의 전압)을 검지함으로써, 이차전지(30)를 방전하는 방향의 과전류(방전 과전류)가 검출되었다고 하여, 방전 이상 검출 신호를 출력한다. 충방전 제어부(7)는 방전 과전류 검출 회로로부터 방전 이상 검출 신호가 출력되었을 때, 보호 IC(10)의 단자(12)로부터 로우 레벨의 신호를 출력함으로써, 트랜지스터(2)를 오프로 한다. 이것에 의해, 트랜지스터(1)의 온 상태/오프 상태에 관계없이, 이차전지(30)를 방전 과전류로부터도 보호할 수 있다.

또, 충방전 제어부(7)는 단자(14~17) 중 적어도 하나가 단선한 것을 나타내는 단선 이상 검출 신호를 출력하는 단선 검출 회로를 가지고 있다. 충방전 제어부(7)는 단선 이상 검출 신호가 출력되었을 때, 트랜지스터(1)를 오프로 하는 로우 레벨의 신호를 단자(11)로부터 출력하고, 트랜지스터(2)를 오프로 하는 로우 레벨의 신호를 단자(12)로부터 출력한다. 이것에 의해, 단자(14~17) 중 어느 하나가 단선함으로써, 이차전지(30)를 구성하는 셀(31~35)의 어느 하나의 축전 상태의 이상이 충방전 제어부(7)에 의해 검출되지 않아도, 트랜지스터(1 또는 2)가 오프 상태가 되지 않는 것을 방지할 수 있다. 그 결과, 셀(31~35)의 어느 하나의 축전 상태의 이상이 계속되는 것을 회피할 수 있다. 축전 상태의 이상은 예를 들면 과충전 검출 회로에 의해 검출되는 과충전 이상, 과방전 검출 회로에 의해 검출되는 과방전 이상 등을 들 수 있다.

또한, 충방전 제어부(7)는 단선 이상 검출 신호가 출력되었을 때, 외부 부하(90) 등의 외부 장치에 대하여, 단선이 검출된 것을 알리는 단선 통지 신호를 출력해도 된다. 외부 부하(90) 등의 외부 장치는 단선 통지 신호를 수신함으로써, 예를 들면, 단선한 것을 나타내는 에러 정보를 독출 가능한 기억 장치에 격납해도 되고, 유저에 대하여 통지해도 된다.

도 2는 도 1의 충방전 제어부(7) 및 셀 밸런스 회로(21~25)의 일 구성예를 구체적으로 나타낸 도면이다.

도 2의 보호 IC(10A)의 충방전 제어부(7)는 축전 이상 검출 회로(110)와, 중점 전위 고정 회로(101, 102)와, 단선 검출 회로(120)와, 래치 회로(155)와, 제어 회로(158)를 가지고 있다.

축전 이상 검출 회로(110)는 이차전지(30)의 축전 상태의 이상을 검출한다. 축전 이상 검출 회로(110)는 과충전 검출 회로 및 과방전 검출 회로로서, 셀(31~35)마다 설치된 블리더 저항(R21~R25) 및 검출기(111~115)를 가지고 있다.

블리더 저항(R21)은 단자(13, 14)를 통하여 셀(31)에 병렬로 접속되고, 블리더 저항(R22)은 단자(14, 15)를 통하여 셀(32)에 병렬로 접속되며, 블리더 저항(R23)은 단자(15, 16)를 통하여 셀(33)에 병렬로 접속되고, 블리더 저항(R24)은 단자(16, 17)를 통하여 셀(34)에 병렬로 접속되며, 블리더 저항(R25)은 단자(17, 18)를 통하여 셀(35)에 병렬로 접속된다. 블리더 저항(R21~R25)은 서로 동일한 저항값을 가지고 있다.

블리더 저항(R21)은 단자(13)와 단자(14) 사이의 전압을 제1 비로 분압한 값을 셀(31)의 과충전 판정용 검출값으로서 검출하고, 단자(13)와 단자(14) 사이의 전압을 제2 비로 분압한 값을 셀(31)의 과방전 판정용 검출값으로서 검출한다. 블리더 저항(R22~R25)도 마찬가지로, 블리더 저항(R21)과 동일한 분압비로 각 단자 사이의 전압을 분압함으로써, 셀(32~35)에 대응하는 과충전 판정용 검출값 및 과방전 판정용 검출값을 검출한다.

검출기(111)는 블리더 저항(R21)에 의해 검출된 과충전 판정용 검출값이 과충전 검출 역치 이상일 때, 셀(31)의 과충전 검출 신호를 출력하고, 블리더 저항(R21)에 의해 검출된 과방전 판정용 검출값이 과방전 검출 역치 이하일 때, 셀(31)의 과방전 검출 신호를 출력한다. 검출기(112~115)도 마찬가지로, 각 블리더 저항에 의해 검출된 값에 기초하여, 각 셀의 과충전 검출 신호 및 과방전 검출 신호를 출력한다. 검출기(111~115)는 예를 들면 컴퍼레이터로 구성되어 있다.

축전 이상 검출 회로(110)는 검출기(111~115)의 적어도 하나로부터 과충전 검출 신호가 출력되었을 때, 충전 이상 검출 신호를 제어 회로(158)에 대하여 출력하는 과충전 검출 회로로서 기능하고, 검출기(111~115)의 적어도 하나로부터 과방전 검출 신호가 출력되었을 때, 방전 이상 검출 신호를 제어 회로(158)에 대하여 출력하는 과방전 검출 회로로서 기능한다. 제어 회로(158)는 충전 이상 검출 신호를 수신함으로써, 도 1의 트랜지스터(1)를 오프로 하고, 방전 이상 검출 신호를 수신함으로써, 도 1의 트랜지스터(2)를 오프로 한다.

중점 전위 고정 회로(101)는 도 2에 나타내는 바와 같이 단자(14)와 단자(15) 사이에 삽입되어, 단자(14, 15)를 통하여 셀(32)에 병렬로 접속되는 회로이다. 중점 전위 고정 회로(101)는 저항(R11)과 트랜지스터(T11)의 직렬 회로가 삽입된 전류 경로를 가지고 있다. 트랜지스터(T11)는 이차전지(30)의 중간 전위점(36)과 단자(14) 사이의 단선 또는 이차전지(30)의 중간 전위점(37)과 단자(15) 사이의 단선이 발생하기 전의 초기 상태에서는 온으로 되어 있다.

중점 전위 고정 회로(101)는 이차전지(30)의 중간 전위점(36)과 단자(14) 사이의 단선에 의해, 단자(15)의 전위측에 고정되도록, 단자(14)의 전위(단자(13)와 단자(15) 사이의 중점 전위)를 시프트시키는 시프트 회로이다. 또, 중점 전위 고정 회로(101)는 이차전지(30)의 중간 전위점(37)과 단자(15) 사이의 단선에 의해, 단자(14)의 전위측에 고정되도록 단자(15)의 전위(단자(14)와 단자(16) 사이의 중점 전위)를 시프트시키는 시프트 회로이다. 중간 전위점(36)은 셀(32)의 부극과 셀(31)의 정극의 접속점이며, 중간 전위점(37)은 셀(33)의 부극과 셀(32)의 정극의 접속점이다.

중점 전위 고정 회로(102)는 단자(16)와 단자(17) 사이에 삽입되어, 단자(16, 17)를 통하여 셀(34)에 병렬로 접속되는 회로이다. 중점 전위 고정 회로(102)는 저항(R12)과 트랜지스터(T12)의 직렬 회로가 삽입된 전류 경로를 가지고 있다. 트랜지스터(T12)는 이차전지(30)의 중간 전위점(38)과 단자(16) 사이의 단선 또는 이차전지(30)의 중간 전위점(39)과 단자(17) 사이의 단선이 발생하기 전의 초기 상태에서는 온으로 되어 있다.

중점 전위 고정 회로(102)는 이차전지(30)의 중간 전위점(38)과 단자(16) 사이의 단선에 의해, 단자(17)의 전위측에 고정되도록, 단자(16)의 전위(단자(15)와 단자(17) 사이의 중점 전위)를 시프트시키는 시프트 회로이다. 또, 중점 전위 고정 회로(102)는 이차전지(30)의 중간 전위점(39)과 단자(17) 사이의 단선에 의해, 단자(16)의 전위측에 고정되도록, 단자(17)의 전위(단자(16)와 단자(18) 사이의 중점 전위)를 시프트시키는 시프트 회로이다. 중간 전위점(38)은 셀(34)의 부극과 셀(33)의 정극의 접속점이며, 중간 전위점(39)은 셀(35)의 부극과 셀(34)의 정극의 접속점이다.

단선 검출 회로(120)는 컴퍼레이터(121~124)를 가지고 있다. 컴퍼레이터(121)는 단자(14)의 전위에 기초하여, 중간 전위점(36)과 단자(14) 사이의 단선을 검출하는 검출기이며, 컴퍼레이터(122)는 단자(15)의 전위에 기초하여, 중간 전위점(37)과 단자(15) 사이의 단선을 검출하는 검출기이며, 컴퍼레이터(123)는 단자(16)의 전위에 기초하여, 중간 전위점(38)과 단자(16) 사이의 단선을 검출하는 검출기이며, 컴퍼레이터(124)는 단자(17)의 전위에 기초하여, 중간 전위점(39)과 단자(17) 사이의 단선을 검출하는 검출기이다.

컴퍼레이터(121)는 단자(15)에 풀 업된 단자(14)의 전위가 단선 검출 역치(Vth1) 이상일 때, 중간 전위점(36)과 단자(14) 사이의 단선을 검출한 것을 나타내는 하이 레벨의 단선 검출 신호를 출력한다. 컴퍼레이터(122)는 단자(14)에 풀 다운된 단자(15)의 전위가 단선 검출 역치(Vth2) 이하일 때, 중간 전위점(37)과 단자(15) 사이의 단선을 검출한 것을 나타내는 하이 레벨의 단선 검출 신호를 출력한다. 컴퍼레이터(123)는 단자(17)에 풀 업된 단자(16)의 전위가 단선 검출 역치(Vth3) 이상일 때, 중간 전위점(38)과 단자(16) 사이의 단선을 검출한 것을 나타내는 하이 레벨의 단선 검출 신호를 출력한다. 컴퍼레이터(124)는 단자(16)에 풀 다운된 단자(17)의 전위가 단선 검출 역치(Vth4) 이하일 때, 중간 전위점(39)과 단자(17) 사이의 단선을 검출한 것을 나타내는 하이 레벨의 단선 검출 신호를 출력한다.

단선 검출 역치(Vth1)는 저항(R35와 R36)이 직렬로 접속된 저항 분압 회로에 의해 생성된다. 이 저항 분압 회로는 단자(13)와 단자(15) 사이에 삽입되어, 단자(13, 15)를 통하여 셀(31)과 셀(32)의 직렬 회로에 병렬로 접속된다. 단선 검출 역치(Vth2)는 저항(R31과 R32)이 직렬로 접속된 저항 분압 회로에 의해 생성된다. 이 저항 분압 회로는 단자(14)와 단자(16) 사이에 삽입되어, 단자(14, 16)를 통하여 셀(32)과 셀(33)의 직렬 회로에 병렬로 접속된다. 단선 검출 역치(Vth3)는 저항(R37과 R38)이 직렬로 접속된 저항 분압 회로에 의해 생성된다. 이 저항 분압 회로는 단자(15)와 단자(17) 사이에 삽입되어, 단자(15, 17)를 통하여 셀(33)과 셀(34)의 직렬 회로에 병렬로 접속된다. 단선 검출 역치(Vth4)는 저항(R33과 R34)이 직렬로 접속된 저항 분압 회로에 의해 생성된다. 이 저항 분압 회로는 단자(16)와 단자(18) 사이에 삽입되어, 단자(16, 18)를 통하여 셀(34)과 셀(35)의 직렬 회로에 병렬로 접속된다.

단선 검출 회로(120)는 컴퍼레이터(121~124)의 적어도 하나로부터 단선 검출 신호가 출력되었을 때, 단선 이상이 검출된 것을 나타내는 하이 레벨의 단선 이상 검출 신호를 출력하는 논리합 회로(125)를 가지고 있다. 제어 회로(158)는 래치 회로(155)를 통하여 단선 이상 검출 신호를 수신함으로써, 단선 발생시에 행해야 할 소정의 동작을 실행한다. 예를 들면, 제어 회로(158)는 도 1의 트랜지스터(1, 2)를 오프로 해도 되고, 단선이 검출된 것을 알리는 단선 통지 신호를 출력해도 된다.

래치 회로(155)는 단선 검출 회로(120)의 단선 검출 결과를 유지하는 RS 플립플롭이다. 단선 검출 회로(120)의 논리합 회로(125)의 출력 신호가 부정 회로(151) 및 부정 논리합 회로(154)를 통하여, 래치 회로(155)의 세트 단자(S)에 입력된다. 보호 IC(10A)는 래치 회로(155)를 구비함으로써, 단선 검출 회로(120)에 의한 단선 검출 후의 단자(14~17)의 전위의 변동에 의해, 단선 검출 회로(120)에 의한 단선 검출이 잘못해서 해제되는 것을 방지할 수 있다.

예를 들면, 중간 전위점(39)과 단자(17) 사이가 완전히 단선하고 있지 않은 것에 의해, 단자(17)의 전위가 단선 검출 역치(Vth4)에 대하여 불안정하게 상하동해도, 컴퍼레이터(124)에 의한 단선 검출 결과를 래치 회로(155)에 의해 유지할 수 있다. 다른 중간 전위점(36~38)과 단자(14~16) 사이의 단선 검출에 대해서도 마찬가지이다.

또, 예를 들면, 접속선(55)의 단선이 발생함으로써 셀 밸런스 회로(25)가 동작함으로써, 단자(17)의 전위가 단선 검출 역치(Vth4)에 대하여 불안정하게 상하동해도, 컴퍼레이터(124)에 의한 단선 검출 결과를 래치 회로(155)에 의해 유지할 수 있다.

예를 들면, 셀 밸런스 회로(25)는 셀 밸런스 IC(65)와, 저항(R5)과 트랜지스터(T5)의 직렬 회로를 가지고 있다. 셀 밸런스 IC(65)는 셀(35)의 셀 전압(단자(17)와 단자(18) 사이의 전압이어도 된다)에 따라, 트랜지스터(T5)를 구동하는 집적 회로이다. 저항(R5)과 트랜지스터(T5)의 직렬 회로는 셀 접속 단자(45와 46)와의 사이에 삽입되어, 단자(45, 46)를 통하여 셀(35)에 병렬로 접속되는 방전 경로이다.

셀 밸런스 IC(65)는 셀(35)의 셀 전압이 소정의 방전 개시 역치 이상이 되었을 때, 트랜지스터(T5)를 온으로 함으로써, 저항(R5)을 통하여 셀(35)을 방전시키는 것을 개시한다. 방전 개시 역치는 축전 이상 검출 회로(110)에서 설정된 과충전 검출 역치보다 낮은 값으로 설정되어 있다. 또, 셀 밸런스 IC(65)는 셀(35)의 셀 전압이 소정의 방전 정지 역치 이하가 되었을 때, 트랜지스터(T5)를 오프로 함으로써, 저항(R5)을 통하여 셀(35)을 방전시키는 것을 정지한다. 방전 정지 역치는 축전 이상 검출 회로(110)에서 설정된 과방전 검출 역치보다 높은 값으로 설정되어 있다.

예를 들면, 접속선(55)이 점 a에서 단선한 경우, 중점 전위 고정 회로(102)는 저항(R12, R24, R25)에 의한 분압비에 따라, 단자(16)의 전위측에 근접하도록 단자(17)의 전위를 저하시킨다. 단자(17)의 전위의 저하에 의해, 셀 밸런스 IC(65)의 양단에 인가되는 전압은 커지기 때문에, 셀(35)의 셀 전압은 외관상 높아진다. 이 때문에, 셀 밸런스 IC(65)가 트랜지스터(T5)를 온으로 함으로써, 셀(35)의 방전이 개시한다. 저항(R5)에 흐르는 방전 전류(예를 들면 20mA)는 저항(R12, R24, R25)에 흐르는 전류(예를 들면 2μA)보다 충분히 크기 때문에, 단자(17)의 전위는 단자(18)의 전위측에 근접하게 상승한다. 단자(17)의 전위의 상승에 의해, 셀 밸런스 IC(65)의 양단에 인가되는 전압은 작아지기 때문에, 셀(35)의 셀 전압은 외관상 낮아진다. 이 때문에, 셀 밸런스 IC(65)가 트랜지스터(T5)를 오프로 함으로써, 셀(35)의 방전이 정지된다. 셀(35)의 방전 정지에 의해, 단자(17)의 전위는 단자(16)측의 전위측에 근접하도록 중점 전위 고정 회로(102)에 의해 다시 저하된다.

이와 같이, 접속선(55)이 점 a에서 단선함으로써, 단자(17)의 전위가 단선 검출 역치(Vth4)에 대하여 불안정하게 상하동하는 경우가 있다. 그러나, 래치 회로(155)가 구성되어 있는 것에 의해, 단선 검출이 해제되는 것을 방지할 수 있다. 또, 단선한 라인에 접속되어 있던 상하의 셀이 다른 셀보다 방전됨으로써, 각 셀 사이의 셀 전압의 밸런스가 악화하는 것을 억제할 수 있다. 이러한 점은 접속선(53)이 점 c에서 단선함으로써, 중점 전위 고정 회로(101)가 저항(R11, R22, R23)에 의한 분압비에 따라, 단자(14)의 전위측에 근접하도록 단자(15)의 전위를 저하시키는 경우도 마찬가지로 생각할 수 있다.

또, 중점 전위 고정 회로(102)의 트랜지스터(T12)는 단선 검출 회로(120)에 의한 단선 검출 결과가 래치 회로(155)에 의해 유지된 후, 단자(17)의 전위를 단자(16)의 전위측으로 시프트시키는 것을 정지하는 스위치 회로이다. 트랜지스터(T12)의 오프에 의해, 중점 전위 고정 회로(102)의 저항(R2)에 흐르는 전류는 차단되기 때문에, 단자(17)의 전위 시프트가 정지한다. 즉, 단자(16)의 전위측에 중점 전위 고정 회로(102)에 의해 풀 다운된 단자(17)의 전위는 트랜지스터(T12)의 오프에 의한 전위 시프트의 중지에 의해 상승한다.

또, 트랜지스터(T12)는 단선 검출 회로(120)에 의한 단선 검출 결과가 래치 회로(155)에 의해 유지된 후, 단자(16)의 전위를 단자(17)의 전위측으로 시프트시키는 것을 정지하는 스위치 회로이기도 하다. 트랜지스터(T12)의 오프에 의해, 중점 전위 고정 회로(102)의 저항(R2)에 흐르는 전류는 차단되기 때문에, 단자(16)의 전위 시프트가 정지한다. 즉, 단자(17)의 전위측에 중점 전위 고정 회로(102)에 의해 풀 업된 단자(16)의 전위는 트랜지스터(T12)의 오프에 의한 전위 시프트의 중지에 의해 저하된다.

이와 같이, 중점 전위 고정 회로(102)에 흐르는 전류를 제한하는 트랜지스터(T12)를 설치함으로써, 단자(17 또는 16)의 단선 발생 후에, 단자(17 또는 16)의 전위가 단선 검출 역치(Vth4 또는 Vth3)에 대하여 불안정하게 상하동하는 것을 억제할 수 있다. 그 결과, 단선 검출 회로(120)에 의한 단선 검출이 해제되기 어려워진다. 이러한 점은 중점 전위 고정 회로(101)의 트랜지스터(T11)에 대해서도 마찬가지이다.

또, 중점 전위 고정 회로(102)의 트랜지스터(T12)는 단선 검출 회로(120)에 의한 단선 검출 결과가 래치 회로(155)에 의해 유지된 후, 단자(18)와 단자(17) 사이의 입력 임피던스와, 단자(17)와 단자(16) 사이의 입력 임피던스를 동일하게 한다. 즉, 트랜지스터(T12)는 단자(18)와 단자(17) 사이의 입력 임피던스와, 단자(17)와 단자(16) 사이의 입력 임피던스가 동일하게 되도록, 단자(17)의 전위 시프트를 정지한다. 예를 들면, 저항(R24와 R25)의 저항값은 동일하기 때문에, 트랜지스터(T12)의 오프에 의해, 단자(18)와 단자(17) 사이의 입력 임피던스와, 단자(17)와 단자(16) 사이의 입력 임피던스가 동일하게 된다. 이것에 의해, 접속선(55)이 점 a에서 단선해도, 단자(18)와 단자(17) 사이의 입력 임피던스와, 단자(17)와 단자(16) 사이의 입력 임피던스의 비는 1:1이다. 그 때문에, 보호 IC(10A)의 내부의 전압 밸런스가 유지되기 때문에, 셀 밸런스 IC(65)가 움직이는 것을 방지할 수 있고, 셀 밸런스 IC(65)의 동작에 의해 트랜지스터(T5)가 온/오프를 반복하는 것을 방지할 수 있다. 이러한 점은 중점 전위 고정 회로(101)의 트랜지스터(T11)에 대해서도 마찬가지이다.

트랜지스터(T11, T12)는 래치 회로(155)의 반전 출력 단자(바 Q)의 출력 신호에 따라 온오프한다. 래치 회로(155)의 반전 출력 단자(바 Q)의 출력 신호는 논리합 회로(152)를 통하여 트랜지스터(T11, T12)의 게이트에 입력된다. 래치 회로(155)의 출력 단자(Q)의 출력 신호는 논리합 회로(156)에 입력된다. 논리합 회로(156)는 논리곱 회로(153)의 출력 신호가 입력된다. 논리곱 회로(153)는 논리합 회로(125)의 출력 신호와, 래치 기능 선택 회로(130)의 출력 신호가 입력된다. 래치 기능 선택 회로(130)의 출력 신호는 논리합 회로(152), 논리곱 회로(153) 및 부정 논리합 회로(154)에 입력된다.

래치 기능 선택 회로(130)는 래치 회로(155)의 유효/무효를 전환하는 전환 수단이다. 래치 기능 선택 회로(130)는 퓨즈(131)가 접속되어 있을 때, 저전위부(133)의 전위인 로우 레벨을 출력한다. 이것에 의해, 래치 회로(155)의 기능이 유효하게 된다. 또, 래치 기능 선택 회로(130)는 퓨즈(131)가 접속되어 있지 않을 때, 전류원(132)을 통하여 고전위부(134)의 전위인 하이 레벨을 출력한다. 이것에 의해, 래치 회로(155)의 기능이 무효가 된다.

또, 래치 회로(155)의 출력 단자(Q)의 출력 신호는 논리합 회로(156)를 통하여 논리곱 회로(157)에 입력된다. 또, 논리곱 회로(157)는 단선 검출 기능 선택 회로(140)의 출력 신호가 입력되고, 논리곱 회로(157)의 출력 신호는 제어 회로(158)에 입력된다.

단선 검출 기능 선택 회로(140)는 단선 검출 회로(120)의 유효/무효를 전환하는 전환 수단이다. 단선 검출 기능 선택 회로(140)는 퓨즈(141)가 접속되어 있을 때, 저전위부(143)의 전위인 로우 레벨을 출력한다. 이것에 의해, 단선 검출 회로(120)의 기능이 유효하게 된다. 또, 단선 검출 기능 선택 회로(140)는 퓨즈(141)가 접속되어 있지 않을 때, 전류원(142)을 통하여 고전위부(144)의 전위인 하이 레벨을 출력한다. 이것에 의해, 단선 검출 회로(120)의 기능이 무효가 된다.

퓨즈(131, 141)를 구성함으로써, 레이저 트리밍에 의한 퓨즈 커트의 유무에 따라, 래치 회로(155) 및/또는 단선 검출 회로(120)의 기능의 유무의 선택을 할 수 있다. 이것에 의해, 보호 IC(10A)를 사용하는 각각의 사용자에 대응한 기능을 배선층의 수정없이 용이하게 제공할 수 있다. 즉, 기능 전개에 의한 마스크의 제작 공수가 줄어든다. 또, 예를 들면, 시작(試作) 비용이나 관리 비용, IC의 제조의 리드타임, 평가 시간 등을 경감할 수 있다.

또, 보호 IC(10A)는 래치 회로(155)를 리셋하기 위한 리셋 단자(19)를 구비하면 된다. 리셋 단자(19)로부터 입력되는 리셋 신호는 래치 회로(155)의 리셋 단자(R)에 입력된다. 이것에 의해, 보호 IC(10A)의 외부의 장치가 래치 회로(155)에 의한 단선 검출 결과의 유지를 임의의 타이밍에 해제할 수 있다.

이상, 본 발명의 바람직한 실시예에 대해서 상세히 설명했는데, 본 발명은 상기 서술한 실시예에 제한되지 않고, 본 발명의 범위를 일탈하지 않고, 상기 서술한 실시예에 각종 변형, 개량, 치환 및 조합을 행할 수 있다.

예를 들면, 도 2의 경우, 직렬로 접속된 복수의 셀 중 짝수단째의 셀에 중점 전위 고정 회로가 병렬로 접속되어 있지만, 도 3에 나타내는 바와 같이, 홀수단째의 셀에 중점 전위 고정 회로가 병렬로 접속되어도 된다. 도 3의 경우, 컴퍼레이터(121~124)의 반전 입력 단자 및 비반전 입력 단자는 도 2에 대하여 역전하고 있다.

도 3에 있어서, 컴퍼레이터(121)는 단자(13)에 풀 다운된 단자(14)의 전위가 단선 검출 역치(Vth1) 이하일 때, 중간 전위점(36)과 단자(14) 사이의 단선을 검출한 것을 나타내는 하이 레벨의 단선 검출 신호를 출력한다. 컴퍼레이터(122)는 단자(16)에 풀 업된 단자(15)의 전위가 단선 검출 역치(Vth2) 이상일 때, 중간 전위점(37)과 단자(15) 사이의 단선을 검출한 것을 나타내는 하이 레벨의 단선 검출 신호를 출력한다. 컴퍼레이터(123)는 단자(15)에 풀 다운된 단자(16)의 전위가 단선 검출 역치(Vth3) 이하일 때, 중간 전위점(38)과 단자(16) 사이의 단선을 검출한 것을 나타내는 하이 레벨의 단선 검출 신호를 출력한다. 컴퍼레이터(124)는 단자(18)에 풀 업된 단자(17)의 전위가 단선 검출 역치(Vth4) 이상일 때, 중간 전위점(39)과 단자(17) 사이의 단선을 검출한 것을 나타내는 하이 레벨의 단선 검출 신호를 출력한다.

또, 예를 들면, 이차전지(30)를 구성하는 셀의 직렬수가 5개인 경우를 예시했는데, 그 이외의 직렬수인 경우도 마찬가지로 생각할 수 있다. 또, 트랜지스터(1)와 트랜지스터(2)는 도시하는 배치 위치를 서로 치환해도 된다.

또, 상기 서술한 실시예는 충전 제어용 트랜지스터(1) 및 방전 제어용 트랜지스터(2)가 부측의 전원 경로(9b)에 삽입된 형태였다. 그러나, 충전 제어용 트랜지스터(1) 및 방전 제어용 트랜지스터(2)가 정측의 전원 경로(9a)에 삽입된 형태여도 된다.

또, 상기 서술한 셀 밸런스 회로는 전지 보호 IC의 외부의 회로였지만, 전지 보호 IC에 내장되어도 된다.

1…충전 제어용 트랜지스터 2…방전 제어용 트랜지스터
7…충방전 제어부 5, 6…부하 접속 단자
7…충방전 제어부 9a, 9b…전원 경로
10, 10A, 10B…전지 보호 IC 11~19…외부 단자
21~25…셀 밸런스 회로 30…이차전지
31~35…셀 41~46…셀 접속 단자
51~56…접속선 61~65…셀 밸런스 IC
80…보호 모듈 90…외부 부하
100…전지 팩
101~105…중점 전위 고정 회로(시프트 회로)
110…축전 이상 검출 회로 111~115…검출기
120…단선 검출 회로 121~124…컴퍼레이터
125…논리합 회로 130…래치 기능 선택 회로
140…단선 검출 기능 선택 회로 155…래치 회로
158…제어 회로
T*…(*는 숫자)트랜지스터
R*…(*는 숫자)저항

Claims

적어도 제1 셀과 제2 셀의 복수의 셀이 직렬로 접속된 이차전지를 보호하는 전지 보호 회로로서,
상기 제1 셀의 고전위측에 접속되는 제1 단자와,
상기 제1 셀의 저전위측과 상기 제2 셀의 고전위측에 접속되는 제2 단자와,
상기 제2 셀의 저전위측에 접속되는 제3 단자와,
상기 이차전지의 축전 상태의 이상을 검출하는 축전 이상 검출 회로와,
상기 이차전지와 상기 제2 단자 사이의 단선에 의해, 상기 제1 단자측 또는 상기 제3 단자측에 상기 제2 단자의 전위를 시프트시키는 시프트 회로와,
상기 제2 단자의 전위에 기초하여, 상기 단선을 검출하는 단선 검출 회로와,
상기 단선 검출 회로의 검출 결과를 유지하는 래치 회로를 구비하고,
상기 검출 결과가 상기 래치 회로에 의해 유지된 후, 상기 제2 단자의 전위 시프트가 정지하는 것을 특징으로 하는 전지 보호 회로.
제 1 항에 있어서, 상기 제1 단자와 상기 제2 단자 사이의 임피던스와, 상기 제2 단자와 상기 제3 단자 사이의 임피던스가 동일하게 되도록, 상기 제2 단자의 전위 시프트가 정지하는 것을 특징으로 하는 전지 보호 회로.
제 1 항에 있어서, 상기 제2 단자의 전위 시프트는 스위치 회로에 의해 정지하는 것을 특징으로 하는 전지 보호 회로.
제 1 항에 있어서, 상기 래치 회로를 리셋하기 위한 리셋 단자를 구비하는 것을 특징으로 하는 전지 보호 회로.
제 1 항에 있어서, 상기 래치 회로 또는 상기 단선 검출 회로의 유효/무효를 전환하는 전환 수단을 구비하는 것을 특징으로 하는 전지 보호 회로.
제 5 항에 있어서, 상기 전환 수단은 상기 래치 회로 또는 상기 단선 검출 회로의 유효/무효를 퓨즈에 의해 전환하는 것을 특징으로 하는 전지 보호 회로.
제 1 항에 있어서, 상기 제1 셀의 셀 전압이 소정값 이상일 때, 상기 제1 셀을 방전하는 제1 방전 회로와,
상기 제2 셀의 셀 전압이 소정값 이상일 때, 상기 제2 셀을 방전하는 제2 방전 회로를 구비하는 것을 특징으로 하는 전지 보호 회로.
제 1 항에 기재된 전지 보호 회로와,
상기 검출 결과에 기초하여, 상기 이차전지에 흐르는 전류를 차단하는 차단부를 구비하는 것을 특징으로 하는 전지 보호 장치.
제 1 항에 기재된 전지 보호 장치와, 상기 이차전지를 구비하는 것을 특징으로 하는 전지 팩.
삭제