KR102042918B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102042918B1
KR102042918B1 KR1020180028041A KR20180028041A KR102042918B1 KR 102042918 B1 KR102042918 B1 KR 102042918B1 KR 1020180028041 A KR1020180028041 A KR 1020180028041A KR 20180028041 A KR20180028041 A KR 20180028041A KR 102042918 B1 KR102042918 B1 KR 102042918B1
Authority
KR
South Korea
Prior art keywords
reactant
gas
supply time
per cycle
layer
Prior art date
Application number
KR1020180028041A
Other languages
English (en)
Other versions
KR20180106897A (ko
Inventor
요시토모 하시모토
마사야 나가토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180106897A publication Critical patent/KR20180106897A/ko
Application granted granted Critical
Publication of KR102042918B1 publication Critical patent/KR102042918B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 기판 상에 막을 형성할 때의 막 두께 드롭 현상의 발생을 억제한다. (a) 표면에 패턴이 형성된 기판에 대하여, 형성하고자 하는 막을 구성하는 주 원소를 포함하는 원료를 공급함으로써, 주 원소를 포함하는 제1층을 형성하는 공정과, (b) 기판에 대하여 탄소 및 질소를 포함하는 제1 반응체를 공급함으로써, 제1층 상에 제1 반응체의 일부가 분해한 물질을 흡착시켜, 주 원소, 탄소 및 질소를 포함하는 제2층을 형성하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 패턴 상에, 주 원소, 탄소 및 질소를 포함하는 막을 형성하는 공정을 갖고, (b)에서는, 패턴의 적어도 상면, 측면 및 하면 각각에 형성되는 물질의 흡착층의 밀도가, 각각 동등해질 때까지, 제1 반응체를 공급한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판에 대하여 원료와 반응체를 비동시에 공급하여, 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2013-140944호 공보
표면에 패턴이 형성된 기판 상에 막을 형성하는 경우, 표면에 패턴이 형성되어 있지 않은 기판 상에 막을 형성하는 경우와 비교하여, 형성되는 막의 막 두께가 얇아지는 현상(이하, 이 현상을 막 두께 드롭 현상이라고도 함)이 발생하는 경우가 있다. 본 발명의 목적은, 표면에 패턴이 형성된 기판 상에 막을 형성할 때의 막 두께 드롭 현상의 발생을 억제하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
(a) 표면에 패턴이 형성된 기판에 대하여, 형성하고자 하는 막을 구성하는 주 원소를 포함하는 원료를 공급함으로써, 상기 주 원소를 포함하는 제1층을 형성하는 공정과,
(b)상기 기판에 대하여 탄소 및 질소를 포함하는 제1 반응체를 공급함으로써, 상기 제1층 상에 상기 제1 반응체의 일부가 분해한 물질을 흡착시켜, 상기 주 원소, 탄소 및 질소를 포함하는 제2층을 형성하는 공정,
을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 패턴 상에, 상기 주 원소, 탄소 및 질소를 포함하는 막을 형성하는 공정을 갖고,
상기 (b)에서는, 상기 패턴의 적어도 상면, 측면 및 하면 각각에 형성되는 상기 물질의 흡착층의 밀도가 각각 동등해질 때까지, 상기 제1 반응체를 공급하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 막을 형성할 때의 막 두께 드롭 현상의 발생을 억제하는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 일부의 개략 구성도이며, 처리 로의 일부를 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4의 (a)는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이며, (b)는 본 발명의 일 실시 형태의 성막 시퀀스의 변형예를 도시하는 도면이다.
도 5의 (a)는 표면에 패턴이 형성된 기판의 단면 확대도이며, (b)는 표면에 패턴이 형성된 기판에 대하여 원료를 공급한 후의 상태를 도시하는 모식도이며, (c), (d)는 각각, 표면에 패턴이 형성된 기판에 대하여 원료, 반응체를 순서대로 공급한 후의 상태를 도시하는 모식도이다.
도 6의 (a) 내지 (c)는 각각, 기판 상에 형성된 막의 막 두께의 평가 결과를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서 도 1 내지 도 5를 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 상류측부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치되어 있다.
노즐(249a, 249b)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 원료(원료 가스)로서, 형성하고자 하는 막을 구성하는 주 원소로서의 실리콘(Si) 및 할로겐 원소를 포함하는 할로실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 할로겐 원소에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. 할로실란계 가스로서는, 예를 들어 Cl을 포함하는 클로로실란계 가스를 사용할 수 있다. 클로로실란계 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 제1 반응체(제1 반응 가스)로서, 탄소(C) 및 질소(N)를 포함하는 가스인 아민계 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 아민계 가스는, N, C 및 H의 3 원소로 구성되는 가스이다. 아민계 가스로서는, 예를 들어 트리에틸아민((C2H5)3N, 약칭: TEA) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 제2 반응체(제2 반응 가스)로서, 산소(O)를 포함하는 가스인 산화 가스(산화제)가 MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 산화 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. 불활성 가스로서는, 예를 들어 질소(N2) 가스를 사용할 수 있다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 제1, 제2 반응체 공급계가 각각 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중 어느 하나, 또는 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내로의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, HDD 등의 자기 디스크, CD 등의 광디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터로의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 성막 처리
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 실리콘 산탄질화막(SiOCN막)을 형성하는 시퀀스 예에 대해서, 도 4의 (a)를 사용해서 설명한다. 여기에서는, 웨이퍼(200)로서, 패턴(요철 구조)이 표면에 형성된 패턴 웨이퍼를 사용하는 예에 대해서 설명한다. 도 5의 (a)는 상면(200a), 측면(200b) 및 하면(저면)(200c)을 구비하는 패턴이 표면에 형성된 웨이퍼(200)의 요철 구조의 일부만을 발췌한 단면 확대도이다. 패턴 웨이퍼는, 표면에 패턴이 형성되어 있지 않은 베어 웨이퍼에 비해, 큰 표면적을 갖고 있다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4의 (a)에 나타내는 성막 시퀀스에서는, 표면에 패턴이 형성된 웨이퍼(200)에 대하여 HCDS 가스(원료)를 공급함으로써, Si를 포함하는 제1층을 형성하는 스텝 A와, 웨이퍼(200)에 대하여 TEA 가스(제1 반응체)를 공급함으로써, 제1층 상에 TEA 가스의 일부가 분해한 물질을 흡착시켜, Si, C 및 N을 포함하는 제2층을 형성하는 스텝 B와, 웨이퍼(200)에 대하여 O2 가스(제2 반응체)를 공급함으로써, 제2층을 산화시켜, Si, O, C 및 N을 포함하는 제3층을 형성하는 스텝 C를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 패턴 상에 SiOCN막을 형성한다.
또한, 스텝 B에서는, 패턴의 적어도 상면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 TEA 가스의 일부가 분해한 물질의 흡착층의 밀도가, 각각 동등(또는 실질적으로 동등)해질 때까지, TEA 가스를 공급한다.
본 명세서에서는, 도 4의 (a)에 나타내는 성막 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용한다.
(HCDS→TEA→O2)×n ⇒ SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재했을 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)를 보트(217)에 장전(웨이퍼 차지)한다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 개재해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 처리실(201) 내가 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 스텝 A 내지 C를 순차 실행한다.
[스텝 A]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 HCDS 가스를 흘린다. HCDS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCDS 가스가 공급된다. 이때 밸브(243c, 243d)를 개방하고, 가스 공급관(232c, 232d) 내에 N2 가스를 흘리도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
HCDS 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm
HCDS 가스 공급 시간(TA): 1 내지 120초, 바람직하게는 1 내지 60초
N2 가스 공급 유량: 0 내지 10000sccm
처리 온도: 250 내지 800℃, 바람직하게는 400 내지 750℃, 보다 바람직하게는 550 내지 700℃
처리 압력: 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa
이 예시된다.
처리 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 HCDS가 화학 흡착되기 어려워져, 실용적인 성막 속도를 얻을 수 없게 되는 경우가 있다. 처리 온도를 250℃ 이상으로 함으로써 이것을 해소하는 것이 가능하게 된다. 처리 온도를 400℃ 이상, 나아가 550℃ 이상으로 함으로써, 웨이퍼(200) 상에 HCDS를 보다 충분히 흡착시키는 것이 가능하게 되어, 보다 충분한 성막 속도가 얻어지게 된다.
처리 온도가 800℃를 초과하면, 과잉의 기상 반응이 발생함으로써, 막 두께 균일성이 악화하기 쉬워지고, 그 제어가 곤란해지는 경우가 있다. 처리 온도를 800℃ 이하로 함으로써, 적정한 기상 반응을 발생시킬 수 있어, 막 두께 균일성의 악화를 억제할 수 있고, 그 제어가 가능하게 된다. 특히 처리 온도를 750℃ 이하, 나아가 700℃ 이하로 함으로써, 기상 반응보다도 표면 반응이 우세해져, 막 두께 균일성을 확보하기 쉬워지고, 그 제어가 용이하게 된다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200)의 표면 상, 즉, 웨이퍼(200)의 표면에 형성된 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에, 제1층(초기층)으로서, 예를 들어 1 원자층(1 분자층) 미만 내지 수 원자층(수 분자층) 정도의 두께의 Cl을 포함하는 Si 함유층이 형성된다. 제1층은, 웨이퍼(200)의 표면에 HCDS가 물리 흡착되거나, HCDS의 일부가 분해한 물질이 화학 흡착되거나, HCDS가 열분해하거나 하는 것 등에 의해 형성된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을 구성하는 물질을, 편의상 SixCly(1≤x≤2, 0≤y≤6)이라고도 한다. 또한, Cl을 포함하는 Si 함유층을, 편의상 간단히 Si 함유층이라고도 한다.
Cl을 함유하는 HCDS 가스는, N, C 및 H만으로 구성되는 TEA 가스와 비교해서 활성이며(분해하기 쉬워), 웨이퍼(200)의 표면으로의 흡착 효율이 높은 가스이다. 그 때문에, HCDS 가스의 공급 시간(TA)을 상술한 범위 내의 시간으로 함으로써, 즉, 후술하는 TB만큼 긴 시간으로 하지 않아도, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 제1층의 밀도를, 각각 동등한 것으로 하는 것이 가능하게 된다. 도 5의 (b)는 스텝 A를 실시함으로써, 제1층이, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에, 높은 밀도(동등한 밀도)로 연속적으로 형성된 상태를 도시하는 모식도이다. 도 5의 (b)에서, ○ 표시는 SixCly를 나타내고 있다. 이 점은, 도 5의 (c), 도 5의 (d)에서도 마찬가지이다.
제1층이 형성된 후, 밸브(243a)를 폐쇄하고, 웨이퍼(200)에 대한 HCDS 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)를 개방하고, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내가 퍼지된다.
원료로서는, HCDS 가스 외에, 예를 들어 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스를 사용할 수 있다. 또한, 원료 가스로서는, 테트라플루오로실란(SiF4) 가스, 테트라브로모실란(SiBr4) 가스, 테트라요오도실란(SiI4) 가스 등을 사용할 수 있다. 즉, 원료 가스로서는, 플루오로실란계 가스, 브로모실란계 가스, 요오도실란계 가스 등의 클로로실란계 가스 이외의 할로실란계 가스를 사용할 수 있다.
또한, 원료로서는, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스, 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스 등의 알킬렌할로실란계 가스나, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스, 1-모노클로로-1,1,2,2,2-펜타메틸디실란((CH3)5Si2Cl, 약칭: MCPMDS) 가스 등의 알킬할로실란계 가스를 사용할 수 있다. 이들 가스는, 모두 Si-C 결합을 포함하므로, 최종적으로 형성되는 SiOCN막의 C 농도를 높이는 것이 가능하게 된다.
또한, 원료로서는, 모노실란(SiH4, 약칭: MS) 가스, 디실란(Si2H6, 약칭: DS) 가스, 트리실란(Si3H8, 약칭: TS) 가스 등의 수소화규소 가스를 사용할 수 있다.
또한, 원료로서는, 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스tert-부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스, 디이소프로필아미노실란(SiH3N[CH(CH3)2]2, 약칭: DIPAS) 가스 등의 아미노실란계 가스를 사용할 수 있다. 이것들은 모두 Si-N 결합을 포함하므로, 최종적으로 형성되는 SiOCN막의 N 농도를 높이는 것이 가능하게 된다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 스텝 B, C에서도 마찬가지이다.
[스텝 B]
스텝 A가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1층에 대하여 TEA 가스를 공급한다.
이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 A에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. TEA 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TEA 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
TEA 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm
TEA 가스 공급 시간(TB): 상술한 TA보다도 긴 시간이며, 바람직하게는 TA의 2배 이상, 보다 바람직하게는 TA의 4배 이상, 더욱 바람직하게는 TA의 10배 이상, 더욱 바람직하게는 TA의 15배 이상의 시간
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 TEA 가스를 공급함으로써, 스텝 A에서 웨이퍼(200) 상에 형성된 제1층과, TEA 가스를 반응시킬 수 있다. 즉, 제1층에 포함되는 Cl과, TEA 가스에 포함되는 에틸기를 반응시킬 수 있다. 그에 의해, 제1층에 포함되는 Cl 중 적어도 일부의 Cl을 제1층으로부터 인발함(분리시킴)과 함께, TEA 가스에 포함되는 복수의 에틸기 중 적어도 일부의 에틸기를 TEA 가스로부터 분리시킬 수 있다. 그리고, 적어도 일부의 에틸기가 분리된 TEA 가스의 N과, 제1층에 포함되는 Si를 결합시켜, Si-N 결합을 형성하는 것이 가능하게 된다. 또한, 이때, TEA 가스로부터 분리한 에틸기(-CH2CH3)에 포함되는 C와, 제1층에 포함되는 Si를 결합시켜, Si-C 결합을 형성하는 것도 가능하게 된다. 이들의 결과, 제1층 중으로부터 Cl이 탈리됨과 함께, 제1층 상에 TEA의 일부가 분해한 물질의 흡착층이 형성된다. 본 명세서에서는, TEA의 일부가 분해한 물질을, 편의상 N(CxHy)z(0≤x≤2, 0≤y≤5, 0≤z≤3)라고도 한다. 웨이퍼(200) 상에는, 제2층으로서, 제1층과, 제1층 상에 형성된 N(CxHy)z의 흡착층을 포함하는 층, 즉, Si, C 및 N을 포함하는 층인 실리콘 탄질화층(SiCN층)이 형성된다.
TEA 가스는, Cl을 함유하는 HCDS 가스와 비교하면, 활성의 정도가 작아(분해하기 어려워), 웨이퍼(200)의 표면으로의 흡착 효율이 낮은 가스이다. 그 때문에, TEA 가스의 공급 시간(TB)을 HCDS 가스의 공급 시간(TA) 이하의 시간(TB≤TA)으로 하면, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 N(CxHy)z의 흡착층의 밀도가, 서로 상이해져버리는 경우가 있다. 도 5의 (c)는 TB≤TA로 했을 경우의, 웨이퍼(200)의 표면 상(제1층의 표면 상)에 형성되는 N(CxHy)z의 흡착층의 밀도를 도시하는 모식도이다. 도 5의 (c)에서, ◎ 표시는 N(CxHy)z를 나타내고 있다. 이 점은, 도 5의 (d)에서도 마찬가지이다.
도 5의 (c)에 도시한 바와 같이, TB≤TA로 했을 경우, 패턴의 표면(200a)에서는, N(CxHy)z의 흡착층이 어느 정도 높은 밀도로 형성되는 경우도 있다. 그러나, 패턴의 측면(200b)에서는, N(CxHy)z의 흡착량이 크게 감소하여, N(CxHy)z의 흡착층은 불연속인 층으로 되는 경우가 있다. 또한, 패턴의 하면(200c)에서는, N(CxHy)z가 거의 흡착되지 않아, N(CxHy)z의 흡착층이 형성되지 않는 경우도 있다. N(CxHy)z의 흡착층의 밀도가 도 5의 (c)에 도시하는 바와 같이 불균등해지면, 최종적으로 형성되는 SiOCN막의 막 두께가, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에서 크게 상이해져버린다. 결과로서, 웨이퍼(200) 상에 형성되는 SiOCN막의 막 두께(평균 막 두께)가 본 케이스와 마찬가지의 처리 수순, 처리 조건에 의해 베어 웨이퍼 상에 형성되는 SiOCN막의 막 두께(평균 막 두께)보다도 얇아지는 현상, 즉, 막 두께 드롭 현상이 발생하기 쉬워진다. 또한, N(CxHy)z의 흡착층의 밀도가 도 5의 (c)에 도시하는 바와 같이 불균등해지면, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 N(CxHy)z의 흡착층에서의 N 농도 및 C 농도 중, 적어도 어느 한쪽이 서로 상이해져버린다. 결과로서, 최종적으로 형성되는 SiOCN막의 조성이, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에서 크게 상이해져버린다.
이에 반해, 본 실시 형태와 같이, TEA 가스의 공급 시간(TB)을 HCDS 가스의 공급 시간(TA)보다도 길게 함(TB>TA)으로써, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 N(CxHy)z의 흡착층의 밀도를, 각각 동등한 것으로 하는 것이 가능하게 된다. 도 5의 (d)는 TB>TA로 함으로써, N(CxHy)z의 흡착층이, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에, 높은 밀도(동등한 밀도)로 연속적으로 형성된 상태를 도시하는 모식도이다. N(CxHy)z의 흡착층의 밀도 분포를 도 5의 (d)와 같이 면내에서 정렬시킴으로써, 최종적으로 형성되는 SiOCN막의 막 두께를, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에서 동등한 것으로 하는 것이 가능하게 된다. 결과로서, 본 실시 형태에 따르면, 웨이퍼(200)로서 패턴 웨이퍼를 사용하는 경우에도, SiOCN막의 막 두께(평균 막 두께)의 저하를 피하는 것, 즉, 막 두께 드롭 현상의 발생을 억제하는 것이 가능하게 된다. 또한, N(CxHy)z의 흡착층의 밀도 분포를 도 5의 (d)와 같이 면내에서 정렬시킴으로써, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 N(CxHy)z의 흡착층에서의 N 농도 및 C 농도 중, 적어도 어느 것을 동등한 것으로 할 수 있다. 결과로서, 최종적으로 형성되는 SiOCN막의 조성을, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에서 동등한 것으로 하는 것도 가능하게 된다. 또한, TB를 TA의 2배 이상의 시간(TB≥2TA)으로 함으로써, 상술한 효과가 충분히 얻어지게 되고, TB를 TA의 4배 이상의 시간(TB≥4TA)으로 함으로써, 상술한 효과가 보다 충분히 얻어지게 된다. 또한, TB를 TA의 10배 이상의 시간(TB≥10TA)으로 함으로써, 상술한 효과가 확실하게 얻어지게 되고, TB를 TA의 15배 이상의 시간(TB≥15TA)으로 함으로써, 상술한 효과가 보다 확실하게 얻어지게 된다. 예를 들어 TA를 10 내지 13초의 범위 내의 시간으로 했을 경우, TB를 100 내지 130초 이상으로 함으로써 상술한 효과가 확실하게 얻어지게 되고, TB를 150 내지 195초 이상으로 함으로써 상술한 효과가 보다 확실하게 얻어지게 된다. 단, 생산성을 고려하면, TB를 TA의 20배 이하의 시간(TB≤20TA)으로 하는 것이 바람직하다.
또한, 상술한 효과를 얻기 위해서는, TEA 가스의 공급 시간(TB)을 길게 할 뿐만 아니라, TEA 가스의 공급 유량을 크게 하는 것도 유효하다. 그러나, TEA 가스는, 상온 상압 하에서 액체 상태인 액체 원료를 기화시킴으로써 얻어지는 가스이며, 그 유량을 대유량화시키는 것은 곤란할 경우가 많다. 따라서, TEA 가스와 같은 액체 원료를 기화시켜 얻은 가스를 제1 반응체로서 사용하는 경우에는, 본 실시 형태와 같이, TEA 가스의 공급 시간(TB)을 조정하는 방법, 즉, TB>TA, 바람직하게는 TB≥2TA, 보다 바람직하게는 TB≥4TA, 더욱 바람직하게는 TB≥10TA, 더욱 바람직하게는 TB≥15TA로 하는 방법이 특히 유효해진다.
제2층이 형성된 후, 밸브(243b)를 폐쇄하고, 웨이퍼(200)에 대한 TEA 가스의 공급을 정지한다. 그리고, 스텝 A와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
제1 반응체로서의 아민계 가스로서는, TEA 가스 외에, 디에틸아민((C2H5)2N)H, 약칭: DEA) 가스, 모노에틸아민(C2H5NH2, 약칭: MEA) 가스 등의 에틸아민계 가스나, 트리메틸아민((CH3)3N, 약칭: TMA) 가스, 디메틸아민((CH3)2NH, 약칭: DMA) 가스, 모노메틸아민(CH3NH2, 약칭: MMA) 가스 등의 메틸아민계 가스나, 트리프로필아민((C3H7)3N, 약칭: TPA) 가스, 디프로필아민((C3H7)2NH, 약칭: DPA) 가스, 모노프로필아민(C3H7NH2, 약칭: MPA) 가스 등의 프로필아민계 가스나, 트리이소프로필아민([(CH3)2CH]3N, 약칭: TIPA) 가스, 디이소프로필아민([(CH3)2CH]2NH, 약칭: DIPA) 가스, 모노이소프로필아민((CH3)2CHNH2, 약칭: MIPA) 가스 등의 이소프로필아민계 가스나, 트리부틸아민((C4H9)3N, 약칭: TBA) 가스, 디부틸아민((C4H9)2NH, 약칭: DBA) 가스, 모노부틸아민(C4H9NH2, 약칭: MBA) 가스 등의 부틸아민계 가스나, 트리이소부틸아민([(CH3)2CHCH2]3N, 약칭: TIBA) 가스, 디이소부틸아민([(CH3)2CHCH2]2NH, 약칭: DIBA) 가스, 모노이소부틸아민((CH3)2CHCH2NH2, 약칭: MIBA) 가스 등의 이소부틸아민계 가스를 사용할 수 있다.
또한, 제1 반응체로서는, 아민계 가스 외에, 유기 히드라진계 가스를 사용할 수도 있다. 유기 히드라진계 가스로서는, 모노메틸히드라진((CH3)HN2H2, 약칭: MMH) 가스, 디메틸히드라진((CH3)2N2H2, 약칭: DMH) 가스, 트리메틸히드라진((CH3)2N2(CH3)H, 약칭: TMH) 가스 등의 메틸히드라진계 가스나, 에틸히드라진((C2H5)HN2H2, 약칭: EH) 가스 등의 에틸히드라진계 가스를 사용할 수 있다.
[스텝 C]
스텝 B가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제2층에 대하여 O2 가스를 공급한다.
이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 A에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. O2 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
O2 가스 공급 유량: 100 내지 10000sccm
O2 가스 공급 시간(TC): 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 O2 가스를 공급함으로써, 스텝 B를 실시함으로써 웨이퍼(200) 상에 형성된 제2층의 적어도 일부를 개질(산화)시킬 수 있다. 즉, O2 가스에 포함되어 있던 O 성분의 적어도 일부를 제2층에 첨가시켜, 제2층 중에 Si-O 결합을 형성할 수 있다. 제2층이 개질됨으로써, 웨이퍼(200) 상에 제3층으로서, Si, O, C 및 N을 포함하는 층인 실리콘 산탄질화층(SiOCN층)이 형성된다. 제3층을 형성할 때, 제2층에 포함되어 있던 C 성분이나 N 성분의 적어도 일부는, 제2층으로부터 탈리하지 않고 제2층 중에 유지(보유 지지)된다. 제3층을 형성할 때, 제2층에 포함되어 있던 Cl은, O2 가스에 의한 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하고, 처리실(201) 내로부터 배출된다. 즉, 제2층 중의 Cl 등의 불순물은, 제2층 내로부터 뽑히거나, 탈리하거나 함으로써, 제2층으로부터 분리된다. 이에 의해, 제3층은, 제2층에 비해서 Cl 등의 불순물이 적은 층이 된다.
제3층이 형성된 후, 밸브(243b)를 폐쇄하고, 웨이퍼(200)에 대한 O2 가스의 공급을 정지한다. 그리고, 스텝 A와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
제2 반응체로서의 산화 가스로서는, O2 가스 외에, 수증기(H2O 가스), 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스, 오존(O3) 가스, 수소(H2) 가스+O2 가스, H2 가스+O3 가스 등의 O 함유 가스를 사용할 수 있다.
[소정 횟수 실시]
스텝 A 내지 C를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 1회 이상(n회) 행함으로써, 웨이퍼(200) 상에 원하는 조성, 원하는 막 두께의 SiOCN막을 형성할 수 있다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1 사이클당 형성되는 제3층의 두께를 원하는 막 두께보다도 얇게 하고, 제3층을 적층함으로써 형성되는 SiOCN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
(애프터 퍼지 내지 대기압 복귀)
웨이퍼(200) 상에 원하는 조성, 원하는 막 두께의 SiOCN막이 형성되면, 노즐(249a, 249b) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)을 하강시켜, 반응관(203)의 하단을 개구시킨다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 스텝 B에서, TB>TA로 함으로써, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 N(CxHy)z의 흡착층의 밀도를, 각각 동등한 것으로 하는 것이 가능하게 된다. 이에 의해, 최종적으로 형성되는 SiOCN막의 막 두께를, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에서 동등한 것으로 할 수 있고, 결과적으로, 막 두께 드롭 현상의 발생을 억제하는 것이 가능하게 된다.
(b) 스텝 B에서, TB>TA로 함으로써, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 N(CxHy)z의 흡착층의 N 농도 및 C 농도 중 적어도 어느 것을, 각각 동등한 것으로 하는 것이 가능하게 된다. 이에 의해, 최종적으로 형성되는 SiOCN막의 조성을, 패턴의 표면(200a), 측면(200b) 및 하면(200c) 각각에서 동등한 것으로 하는 것도 가능하게 된다.
(c) 스텝 B에서, TB>TA로 하거나, TB>TC로 하거나 함으로써, 1 사이클당 형성되는 SiOCN층의 두께를 두껍게 하는 것, 즉, 사이클 레이트를 높이는 것이 가능하게 된다.
(d) 스텝 B에서, TB>TA로 하거나, TB>TC로 하거나 함으로써, 최종적으로 형성되는 SiOCN막의 조성을 미세 조정하는 것이 가능하게 된다. 구체적으로는, TB를 길게 할수록, SiOCN막의 C 농도를 증가시키는 방향으로, 또한 N 농도를 저하시키는 방향으로 각각 제어하는 것이 가능하게 된다.
(e) TA가 아니라, TB만을 길게 하므로, 최종적으로 형성되는 SiOCN막의 웨이퍼 면내 막 두께 균일성, 단차 피복성의 저하를 각각 피하면서, 막 두께 드롭 현상의 발생을 억제하는 것이 가능하게 된다. 이에 반해, TB뿐만 아니라, TA도 TB와 마찬가지로 길게 했을 경우에는, 가령 막 두께 드롭 현상의 발생을 억제할 수 있었다고 해도, 웨이퍼(200) 상에서의 HCDS의 분해가 과잉이 되어, 최종적으로 형성되는 SiOCN막의 웨이퍼 면내 막 두께 균일성, 단차 피복성이 각각 저하되기 쉬워진다.
(f) 상술한 효과는, HCDS 가스 이외의 상술한 원료를 사용하는 경우나, TEA 가스 이외의 상술한 제1 반응체를 사용하는 경우나, O2 가스 이외의 상술한 제2 반응체를 사용하는 경우나, N2 가스 이외의 상술한 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태는, 이하의 변형예와 같이 변경할 수 있다. 또한, 이들 변형예는 임의로 조합할 수 있다.
(변형예 1)
상술한 성막 시퀀스에서는, 주로 TB>TA로 하는 방법에 대해서 설명했지만, TB>TC로 하는 경우에도, 도 4의 (a)에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, TB를 TC의 1.5배 이상의 시간(TB≥1.5TC)으로 함으로써, 상술한 효과가 충분히 얻어지게 되고, TB를 TC의 3배 이상의 시간(TB≥3TC)으로 함으로써, 상술한 효과가 보다 충분히 얻어지게 된다. 또한, TB를 TC의 5배 이상의 시간(TB≥5TC)으로 함으로써, 상술한 효과가 확실하게 얻어지게 되고, TB를 TC의 10배 이상의 시간(TB≥10TC)으로 함으로써, 상술한 효과가 보다 확실하게 얻어지게 된다. 단, 생산성을 고려하면, TB를 TC의 20배 이하의 시간(TB≤20TC)으로 하는 것이 바람직하다. 다른 처리 수순, 처리 조건은, 상술한 성막 시퀀스의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
(변형예 2)
도 4의 (b)나 이하에 나타내는 성막 시퀀스와 같이, 1 사이클에서의 스텝 B에서는, TEA 가스를 분할(펄스, 간헐) 공급하도록 해도 된다. 즉, 1 사이클에서의 스텝 B에서는, 웨이퍼(200)에 대한 TEA 가스의 공급과, 처리실(201) 내의 퍼지를 교대로 복수회(m회) 반복하도록 해도 된다.
(HCDS→TEA×m→O2)×n ⇒ SiOCN
본 변형예에서도, 스텝 B에서는, 패턴의 적어도 상면(200a), 측면(200b) 및 하면(200c) 각각에 형성되는 N(CxHy)z의 흡착층의 밀도가, 각각 동등해질 때까지, TEA 가스의 분할 공급을 계속한다. 예를 들어, 1 사이클당 스텝 B에서의 TEA 가스의 합계 공급 시간(각 펄스의 합계 공급 시간)을 1 사이클당 스텝 A에서의 HCDS 가스의 공급 시간(TA)보다도 길게 하거나, 1 사이클당 스텝 C에서의 O2 가스의 공급 시간( TC)보다도 길게 하거나 함으로써, 이것을 실현하는 것이 가능하게 된다.
또한, 본 변형예에서는, 1 사이클에서의 스텝 B에서의 1 펄스당 TEA 가스의 공급 시간을, 1 사이클당 스텝 A에서의 HCDS 가스의 공급 시간(TA)보다도 짧게 해서, TEA 가스의 분할 공급을 복수회 행하는 것이 바람직하다. 또한, 1 사이클에서의 스텝 B에서의 1 펄스당 TEA 가스의 공급 시간을, 1 사이클당 스텝 C에서의 O2 가스의 공급 시간보다도 짧게 해서, TEA 가스의 분할 공급을 복수회 행하는 것이 바람직하다. 다른 처리 수순, 처리 조건은, 도 4의 (a)에 나타내는 성막 시퀀스의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
본 변형예에서도, 도 4의 (a)에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
또한, 본 변형예에 의하면, 스텝 B에서 TEA 가스를 분할 공급함으로써, N(CxHy)z의 웨이퍼(200)의 표면에 대한 흡착 효율을 높일 수 있다. 왜냐하면, 웨이퍼(200)에 대하여 공급된 TEA 가스 중, 일부의 TEA 가스는, 제1층과의 반응을 발생시키지 않고 제1층의 표면에 머물러, 제1층 상으로의 N(CxHy)z의 흡착층의 형성을 저해하는 경우가 있다. 또한, N(CxHy)z의 흡착층을 형성할 때 발생한 반응 부생성물이 제1층의 표면에 머물러, 제1층 상으로의 N(CxHy)z의 흡착층의 형성을 저해하는 경우도 있다. 이에 반해, 본 변형예와 같이, 스텝 B에서, 웨이퍼(200)에 대한 TEA 가스의 공급과, 처리실(201) 내의 퍼지를 교대로 복수회 행함으로써, 제1층 상으로의 N(CxHy)z의 흡착층의 형성을 저해하는 요인(흡착 반응에 실패한 TEA 가스나 반응 부생물)을 제1층의 표면으로부터 빠르게 제거하는 것이 가능하게 된다. 결과로서, N(CxHy)z의 웨이퍼(200)의 표면에 대한 흡착 효율을 높일 수 있고, 최종적으로 형성되는 SiOCN막에서의 막 두께 드롭 현상의 발생을 더욱 억제하는 것이 가능하게 된다. 또한, 1 사이클당 형성되는 SiOCN층의 두께를 더욱 두껍게 하는 것, 즉, 사이클 레이트를 더 높이는 것이 가능하게 된다.
(변형예 3)
이하에 나타내는 성막 시퀀스와 같이, 스텝 C를 실시하지 않고, 웨이퍼(200) 상에 Si, C 및 N을 포함하는 실리콘 탄질화막(SiCN막)을 형성하도록 해도 된다. 본 변형예의 스텝 A, B의 처리 수순, 처리 조건은, 도 4의 (a)에 나타내는 성막 시퀀스의 스텝 A, B의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
(HCDS→TEA)×n ⇒ SiCN
(HCDS→TEA×m)×n ⇒ SiCN
본 변형예에서도, 도 4의 (a)에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 본 발명은 티타늄산 탄질화막(TiOCN막), 티타늄 탄질화막(TiCN막) 등의 금속계 박막을 형성하는 경우에도, 적합하게 적용할 수 있다. 이들 막은, 예를 들어 티타늄테트라클로라이드(TiCl4) 가스 등의 원료나, 상술한 아민계 가스, 산화 가스 등의 반응체를 사용하여, 이하에 나타내는 성막 시퀀스에 의해 형성하는 것이 가능하다. 이들 성막 시퀀스를 행하는 경우에도 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건에서 성막을 행할 수 있고, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
(TiCl4→TEA→O2)×n ⇒ TiOCN
(TiCl4→TEA×m→O2)×n ⇒ TiOCN
(TiCl4→TEA)×n ⇒ TiCN
(TiCl4→TEA×m)×n ⇒ TiCN
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한 번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한 번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있고, 이것들과 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
상술한 실시 형태나 변형예 등의 방법에 의해 형성되는 각종 막은, 절연막, 스페이서막, 마스크막, 전하 축적막, 스트레스 제어막 등으로서 널리 사용하는 것이 가능하다. 최근, 반도체 디바이스의 미세화에 수반하여, 웨이퍼 상에 형성되는 막에 대하여 보다 정확한 막 두께 제어의 실현이 요구되고 있다. 고밀도 패턴이 표면에 형성된 패턴 웨이퍼 상에 형성되는 막의 막 두께를 정확하게 제어하는 것이 가능한 본 발명은, 이 요구에 부응하는 기술로서 매우 유익하다.
[실시예]
이하, 실시예에 대해서 설명한다.
실시예 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4의 (a)에 나타내는 성막 시퀀스에 의해, 복수매의 웨이퍼 상에 SiOCN막을 형성하는 처리를 2회 실시하였다. 1회째의 성막 처리에서는, 보트에 장전하는 100매의 웨이퍼 모두를 베어 웨이퍼로 하였다. 2회째의 성막 처리에서는, 보트에 장전하는 웨이퍼 중, 상부측의 25매를, 베어 웨이퍼에 대하여 10배의 표면적을 갖는 패턴 웨이퍼로 하고, 그 밖의 75매를 베어 웨이퍼로 하였다. 어느 성막 처리에서든, 1 사이클당 스텝 B에서의 TEA 가스의 공급 시간(TB)을, 1 사이클당 스텝 A에서의 HCDS 가스의 공급 시간(TA)의 2 내지 4배 정도로 하고, 또한 1 사이클당 O2 가스의 공급 시간(TC)의 1 내지 5배 정도로 하였다. 다른 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 조건으로 하였다.
실시예 2로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4의 (a)에 나타내는 성막 시퀀스에 의해, 복수매의 웨이퍼 상에 SiOCN막을 형성하는 처리를 2회 실시하였다. 1회째의 성막 처리에서는, 보트에 장전하는 100매의 웨이퍼 모두를 베어 웨이퍼로 하였다. 2회째의 성막 처리에서는, 보트에 장전하는 웨이퍼 중, 상부측의 25매를, 베어 웨이퍼에 대하여 10배의 표면적을 갖는 패턴 웨이퍼로 하고, 그 밖의 75매를 베어 웨이퍼로 하였다. 어느 성막 처리에서든, 1 사이클당 스텝 B에서의 TEA 가스의 공급 시간(TB)을, 1 사이클당 스텝 A에서의 HCDS 가스의 공급 시간(TA)의 10 내지 15배 정도로 하고, 또한 1 사이클당 O2 가스의 공급 시간(TC)의 10 내지 20배 정도로 하였다. 다른 처리 조건은, 실시예 1의 처리 조건과 마찬가지로 하였다.
실시예 3으로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4의 (b)에 나타내는 성막 시퀀스에 의해, 복수매의 웨이퍼 상에 SiOCN막을 형성하는 처리를 2회 실시하였다. 1회째의 성막 처리에서는, 보트에 장전하는 100매의 웨이퍼 모두를 베어 웨이퍼로 하였다. 2회째의 성막 처리에서는, 보트에 장전하는 웨이퍼 중, 상부측의 25매를, 베어 웨이퍼에 대하여 10배의 표면적을 갖는 패턴 웨이퍼로 하고, 그 밖의 75매를 베어 웨이퍼로 하였다. 어느 성막 처리에서든, 1 사이클당 스텝 B에서의 TEA 가스의 합계 공급 시간(각 펄스의 합계 공급 시간)을 실시예 1에서의 1 사이클당 스텝 B에서의 TEA 가스의 공급 시간(TB)과 동등한 것으로 하였다. 다른 처리 조건은, 실시예 1의 처리 조건과 마찬가지로 하였다.
비교예로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 웨이퍼에 대한 HCDS 가스의 공급, 웨이퍼에 대한 TEA 가스의 공급, 웨이퍼에 대한 O2 가스의 공급을 비동시에 행하는 사이클을 복수회 행하는 성막 시퀀스에 의해, 복수매의 웨이퍼 상에 SiOCN막을 형성하는 처리를 2회 실시하였다. 1회째의 성막 처리에서는, 보트에 장전하는 100매의 웨이퍼 모두를 베어 웨이퍼로 하였다. 2회째의 성막 처리에서는, 보트에 장전하는 웨이퍼 중, 상부측의 25매를, 베어 웨이퍼에 대하여 10배의 표면적을 갖는 패턴 웨이퍼로 하고, 그 밖의 75매를 베어 웨이퍼로 하였다. 어느 성막 처리에서든, 1 사이클당 TEA 가스의 공급 시간을, 1 사이클당 HCDS 가스의 공급 시간과 동등한 것으로 하였다. 다른 처리 조건은, 실시예 1의 처리 조건과 마찬가지로 하였다.
그리고, 실시예 1 내지 3, 비교예 각각에 있어서, 1회째의 성막 처리에서 베어 웨이퍼 상에 형성한 SiOCN막의 면내 평균 막 두께(AV1), 및 2회째의 성막 처리에서 패턴 웨이퍼 상에 형성한 SiOCN막의 면내 평균 막 두께(AV2)를 각각 측정하고, 막 두께 드롭 현상의 발생 정도를 평가하였다. 도 6의 (a) 내지 도 6의 (c)는 각각, 비교예, 실시예 1, 실시예 3에서의 SiOCN막의 막 두께 측정 결과를 도시하는 도면이다. 각 도면의 횡축은 면내 평균 막 두께(Å)를, 종축은 보트에 장전된 웨이퍼의 위치(120이 TOP측, 0이 BOTTOM측)를 각각 나타내고 있다. 도면 중, ◆는 1회째의 성막 처리에서 베어 웨이퍼 상에 형성한 SiOCN막의 면내 평균 막 두께(AV1)를, ◇는 2회째의 성막 처리에서 패턴 웨이퍼 상에 형성한 SiOCN막의 면내 평균 막 두께(AV2)를 각각 나타내고 있다.
도 6의 (a)에 도시한 바와 같이, 비교예에서는, 패턴 웨이퍼 상에 형성한 SiOCN막의 면내 평균 막 두께(AV2)가, 베어 웨이퍼 상에 형성한 SiOCN막의 면내 평균 막 두께(AV1)보다도 얇아지는 막 두께 드롭 현상이 발생하고 있어, 〔(AV1-AV2)/AV1〕×100으로 표현되는 막 두께 드롭률은, 14.9％에 달하는 것을 알았다.
또한, 도 6의 (b)에 도시한 바와 같이, 실시예 1에서의 막 두께 드롭률은, 비교예에서의 그것보다도 작게 되어 있어, 9.2％ 정도인 것을 알았다. 즉, 1 사이클당 스텝 B에서의 TEA 가스의 공급 시간(TB)을, 1 사이클당 스텝 A에서의 HCDS 가스의 공급 시간(TA)보다도 크게 하고, 또한 1 사이클당 스텝 C에서의 O2 가스의 공급 시간(TC)보다도 크게 함으로써, 막 두께 드롭 현상의 발생을 억제할 수 있음을 알았다.
또한, 도시하고 있지 않지만, 실시예 2에서의 막 두께 드롭률은, 비교예, 실시예 1에서의 그것보다도 작게 되어 있어, 6.0％ 정도인 것을 알았다. 즉, 1 사이클당 스텝 B에서의 TEA 가스의 공급 시간(TB)을, 1 사이클당 스텝 A에서의 HCDS 가스의 공급 시간(TA)의 10 내지 15배 정도로 하고, 또한 1 사이클당 스텝 C에서의 O2 가스의 공급 시간(TC)의 10 내지 20배 정도로 함으로써, 막 두께 드롭 현상의 발생을 대폭 억제할 수 있음을 알았다.
또한, 도 6의 (c)에 도시한 바와 같이, 실시예 3에서의 막 두께 드롭률은, 비교예, 실시예 1에서의 그것들보다도 작게 되어 있어, 6.0％ 정도인 것을 알았다. 즉, TEA 가스를 분할 공급하고, 또한 1 사이클당 스텝 B에서의 TEA 가스의 합계 공급 시간을, 1 사이클당 스텝 A에서의 HCDS 가스의 공급 시간(TA)보다도 크게 함으로써, 막 두께 드롭 현상의 발생을 대폭 억제할 수 있음을 알았다.
200 : 웨이퍼(기판) 200a : 패턴의 상면
200b : 패턴의 측면 200c : 패턴의 하면

Claims (20)

  1. (a) 표면에 패턴이 형성된 기판에 대하여, 형성하고자 하는 막을 구성하는 주 원소를 포함하는 원료를 공급함으로써, 상기 주 원소를 포함하는 제1층을 형성하는 공정과,
    (b) 상기 기판에 대하여 탄소 및 질소를 포함하는 제1 반응체를 공급함으로써, 상기 제1층 상에 상기 제1 반응체의 일부가 분해한 물질을 흡착시켜, 상기 주 원소, 탄소 및 질소를 포함하는 제2층을 형성하는 공정
    을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 패턴 상에, 상기 주 원소, 탄소 및 질소를 포함하는 막을 형성하는 공정을 갖고,
    상기 (b)에서는, 상기 패턴의 적어도 상면, 측면 및 하면 각각에 형성되는 상기 물질의 흡착층의 밀도가, 각각 동등해질 때까지, 상기 제1 반응체를 공급하고,
    1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (a)에서의 상기 원료의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 (b)에서는, 상기 패턴의 적어도 상면, 측면 및 하면 각각에 형성되는 상기 물질의 흡착층의 질소 농도 및 탄소 농도 중 적어도 어느 것이, 각각 동등해질 때까지, 상기 제1 반응체를 공급하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 사이클은 또한,
    (c) 상기 기판에 대하여 산소를 포함하는 제2 반응체를 공급함으로써, 상기 제2층을 산화시켜, 상기 주 원소, 산소, 탄소 및 질소를 포함하는 제3층을 형성하는 공정을, 상기 (a), (b) 각각과 비동시에 행하는 것을 포함하는, 반도체 장치의 제조 방법.
  4. 삭제
  5. 제1항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (a)에서의 상기 원료의 공급 시간의 2배 이상으로 하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (a)에서의 상기 원료의 공급 시간의 4배 이상으로 하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (a)에서의 상기 원료의 공급 시간의 10배 이상으로 하는, 반도체 장치의 제조 방법.
  8. 제3항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (c)에서의 상기 제2 반응체의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  9. 제3항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (c)에서의 상기 제2 반응체의 공급 시간의 1.5배 이상으로 하는, 반도체 장치의 제조 방법.
  10. 제3항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (c)에서의 상기 제2 반응체의 공급 시간의 3배 이상으로 하는, 반도체 장치의 제조 방법.
  11. 제3항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (c)에서의 상기 제2 반응체의 공급 시간의 5배 이상으로 하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (a)에서의 상기 원료의 공급 시간의 20배 이하로 하는, 반도체 장치의 제조 방법.
  13. 제3항에 있어서, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (c)에서의 상기 제2 반응체의 공급 시간의 20배 이하로 하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서, 1 사이클에서의 (b)에서는, 상기 제1 반응체를 분할 공급하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서, 1 사이클에서의 상기 (b)에서는, 상기 제1 반응체의 공급과, 상기 기판이 존재하는 공간의 퍼지를 교대로 복수회 반복하는, 반도체 장치의 제조 방법.
  16. 제14항에 있어서, 1 사이클에서의 (b)에서의 1 펄스당 상기 제1 반응체의 공급 시간을, 1 사이클당 (a)에서의 상기 원료의 공급 시간보다도 짧게 하는, 반도체 장치의 제조 방법.
  17. 제3항에 있어서, 1 사이클에서의 (b)에서는, 상기 제1 반응체를 분할 공급하고, 1 사이클에서의 (b)에서의 1 펄스당 상기 제1 반응체의 공급 시간을, 1 사이클당 (c)에서의 상기 제2 반응체의 공급 시간보다도 짧게 하는, 반도체 장치의 제조 방법.
  18. 제1항에 있어서, 상기 제1 반응체는, 아민계 가스 또는 유기 히드라진계 가스를 포함하는, 반도체 장치의 제조 방법.
  19. 기판에 대하여 처리가 행하여지는 처리실과,
    상기 처리실 내의 기판에 대하여, 형성하고자 하는 막을 구성하는 주 원소를 포함하는 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 탄소 및 질소를 포함하는 제1 반응체를 공급하는 제1 반응체 공급계와,
    상기 처리실 내에서, (a) 표면에 패턴이 형성된 기판에 대하여 상기 원료를 공급함으로써, 상기 주 원소를 포함하는 제1층을 형성하는 처리와, (b) 상기 기판에 대하여 상기 제1 반응체를 공급함으로써, 상기 제1층 상에 상기 제1 반응체의 일부가 분해한 물질을 흡착시켜, 상기 주 원소, 탄소 및 질소를 포함하는 제2층을 형성하는 처리를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 패턴 상에, 상기 주 원소, 탄소 및 질소를 포함하는 막을 형성하는 처리를 행하게 하고, (b)에서는, 상기 패턴의 적어도 상면, 측면 및 하면 각각에 형성되는 상기 물질의 흡착층의 밀도가, 각각 동등해질 때까지, 상기 제1 반응체를 공급하고, 1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (a)에서의 상기 원료의 공급 시간보다도 길게 하도록, 상기 원료 공급계 및 상기 제1 반응체 공급계를 제어하도록 구성되는 제어부
    를 갖는, 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에 있어서,
    (a) 표면에 패턴이 형성된 기판에 대하여, 형성하고자 하는 막을 구성하는 주 원소를 포함하는 원료를 공급함으로써, 상기 주 원소를 포함하는 제1층을 형성하는 수순과,
    (b) 상기 기판에 대하여 탄소 및 질소를 포함하는 제1 반응체를 공급함으로써, 상기 제1층 상에 상기 제1 반응체의 일부가 분해한 물질을 흡착시켜, 상기 주 원소, 탄소 및 질소를 포함하는 제2층을 형성하는 수순
    을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 패턴 상에, 상기 주 원소, 탄소 및 질소를 포함하는 막을 형성하는 수순과,
    상기 (b)에서, 상기 패턴의 적어도 상면, 측면 및 하면 각각에 형성되는 상기 물질의 흡착층의 밀도가, 각각 동등해질 때까지, 상기 제1 반응체를 공급하는 수순과,
    1 사이클당 (b)에서의 상기 제1 반응체의 공급 시간을, 1 사이클당 (a)에서의 상기 원료의 공급 시간보다도 길게 하는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020180028041A 2017-03-17 2018-03-09 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102042918B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-053328 2017-03-17
JP2017053328A JP6920082B2 (ja) 2017-03-17 2017-03-17 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20180106897A KR20180106897A (ko) 2018-10-01
KR102042918B1 true KR102042918B1 (ko) 2019-11-08

Family

ID=63521242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180028041A KR102042918B1 (ko) 2017-03-17 2018-03-09 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US20180269055A1 (ko)
JP (1) JP6920082B2 (ko)
KR (1) KR102042918B1 (ko)
CN (1) CN108624864B (ko)
TW (1) TWI678736B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6853116B2 (ja) * 2017-05-31 2021-03-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11060190B2 (en) * 2018-03-29 2021-07-13 Kokusai Electric Corporation Substrate processing apparatus and control system
KR102652485B1 (ko) * 2018-10-29 2024-03-28 주성엔지니어링(주) 기판 처리 방법
US20210225634A1 (en) * 2020-01-17 2021-07-22 Asm Ip Holding B.V. FORMATION OF SiCN THIN FILMS
JP7303226B2 (ja) * 2021-01-18 2023-07-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN116724380A (zh) * 2021-02-26 2023-09-08 株式会社国际电气 半导体装置的制造方法、基板处理装置以及程序

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067778A1 (ja) * 2008-12-09 2010-06-17 株式会社アルバック 窒化タンタル膜の形成方法及びその成膜装置
JP2012124322A (ja) * 2010-12-08 2012-06-28 Elpida Memory Inc 半導体記憶装置の製造方法
WO2013027549A1 (ja) * 2011-08-25 2013-02-28 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5923324B2 (ja) * 2012-01-31 2016-05-24 昭和電工株式会社 熱アシスト磁気記録媒体及び磁気記録再生装置
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6415808B2 (ja) * 2012-12-13 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6035166B2 (ja) * 2013-02-26 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6245643B2 (ja) * 2013-03-28 2017-12-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2015199111A1 (ja) * 2014-06-25 2015-12-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6468955B2 (ja) * 2015-06-23 2019-02-13 東京エレクトロン株式会社 シリコン含有膜の成膜方法及び成膜装置
KR102188750B1 (ko) * 2015-09-11 2020-12-08 버슘머트리얼즈 유에스, 엘엘씨 콘포말한 금속 또는 메탈로이드 실리콘 니트라이드 막을 증착시키는 방법 및 얻어진 막
CN105925954B (zh) * 2016-05-27 2020-04-14 清华大学 一种半导体氮化碳薄膜的制备方法

Also Published As

Publication number Publication date
KR20180106897A (ko) 2018-10-01
TW201838030A (zh) 2018-10-16
JP6920082B2 (ja) 2021-08-18
CN108624864B (zh) 2020-09-18
JP2018157095A (ja) 2018-10-04
TWI678736B (zh) 2019-12-01
CN108624864A (zh) 2018-10-09
US20180269055A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
KR102459905B1 (ko) 가스 공급 노즐, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR102042918B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US9508543B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
JP7464638B2 (ja) 基板処理装置、プラズマ生成装置、反応管、プラズマ生成方法、基板処理方法、半導体装置の製造方法およびプログラム
JP5847783B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
KR102513888B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6568508B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6594804B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2013054655A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
US10910214B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10128104B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6055879B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10626502B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20230093981A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
JP6990756B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2016034043A (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6731527B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2022064600A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2021061428A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2019087445A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TW202338985A (zh) 基板處理方法，半導體裝置的製造方法，基板處理裝置及程式
JP2023048475A (ja) 半導体装置の製造方法、基板処理装置、基板処理方法及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant