KR102033274B1 - 광기전 디바이스의 제조 방법 - Google Patents

광기전 디바이스의 제조 방법 Download PDF

Info

Publication number
KR102033274B1
KR102033274B1 KR1020187034555A KR20187034555A KR102033274B1 KR 102033274 B1 KR102033274 B1 KR 102033274B1 KR 1020187034555 A KR1020187034555 A KR 1020187034555A KR 20187034555 A KR20187034555 A KR 20187034555A KR 102033274 B1 KR102033274 B1 KR 102033274B1
Authority
KR
South Korea
Prior art keywords
grains
conductive layer
layer
conductive
charge
Prior art date
Application number
KR1020187034555A
Other languages
English (en)
Other versions
KR20180131637A (ko
Inventor
헨릭 린드스트룀
조반니 필리
Original Assignee
엑세거 오퍼레이션스 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑세거 오퍼레이션스 에이비 filed Critical 엑세거 오퍼레이션스 에이비
Priority claimed from PCT/EP2017/067633 external-priority patent/WO2018019598A1/en
Publication of KR20180131637A publication Critical patent/KR20180131637A/ko
Application granted granted Critical
Publication of KR102033274B1 publication Critical patent/KR102033274B1/ko

Links

Images

Classifications

    • H01L51/4213—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/20—Light-sensitive devices
    • H01G9/2004—Light-sensitive devices characterised by the electrolyte, e.g. comprising an organic electrolyte
    • H01G9/2009—Solid electrolytes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/20—Light-sensitive devices
    • H01G9/2045—Light-sensitive devices comprising a semiconductor electrode comprising elements of the fourth group of the Periodic Table with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0384—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including other non-monocrystalline materials, e.g. semiconductor particles embedded in an insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H01L31/0481—Encapsulation of modules characterised by the composition of the encapsulation material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L51/0037—
    • H01L51/44—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/125—Deposition of organic active material using liquid deposition, e.g. spin coating using electrolytic deposition e.g. in-situ electropolymerisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/542—Dye sensitized solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은
- 다공성 절연 기판의 일측 상에 다공성 제 1 전도 층을 형성하는 단계,
- 구조체를 형성하기 위해 도핑된 반도체 재료의 그레인들의 층으로 제 1 전도 층을 코팅하는 단계,
- 구조체의 제 1 열처리를 수행하여 그레인들을 제 1 전도 층에 본딩하는 단계,
- 제 1 전도 층의 표면 상에 전기 절연 층을 형성하는 단계,
- 상기 다공성 절연 기판의 반대측 상에 제 2 전도 층을 형성하는 단계,
- 그레인들의 표면 상에, 제 1 전도 층의 기공 내부에, 그리고 절연 기판의 기공 내부에 전하 전도 재료를 도포하는 단계, 및
- 상기 전하 전도 재료를 상기 제 2 전도 층에 전기적으로 접속하는 단계를 포함하는 광기전 디바이스의 제조 방법에 관한 것이다.

Description

광기전 디바이스의 제조 방법
본 발명은 태양 전지와 같은 광 흡수층을 포함하는 광기전 디바이스의 분야에 관한 것이다. 보다 구체적으로, 본 발명은 광기전 디바이스의 제조 방법에 관한 것이다.
광기전 디바이스는 광기전 효과를 나타내는 반도체 재료들을 사용하여 광을 전기를 변환한다.
통상적인 광기전 시스템은 전력을 생산하는 다수의 태양 전지들을 각각 포함하는 태양 패널들을 채용한다. 태양 전지 또는 광기전 디바이스는 태양광을 전기로 직접 변환하는 디바이스이다. 태양 전지의 표면에 입사된 광은 전력을 생산한다. 태양 전지는 광 흡수층을 갖는다. 광자의 에너지가 광 흡수층 내 재료의 밴드 갭 이상이면, 광자가 재료에 의해 흡수되어 광 여기된 전자가 발생된다. 전면 표면은 베이스와는 다른 방식으로 도핑되어, PN 접합을 생성한다. 조명 하에서, 광자가 흡수되어, PN 접합에서 분리되는 전자-정공 쌍을 생성한다. 태양 전지의 후면측 상에서 금속판이 베이스로부터 과잉 전하 캐리어를 수집하고, 전면측 상에서 금속 와이어는 이미터로부터 과잉 전하 캐리어를 수집한다.
실리콘은 태양 전지에서 가장 보편적으로 사용되는 반도체 재료이다. 실리콘은, 예를 들어, 화학적으로 안정하고 광을 흡수할 수 있는 능력이 높기 때문에 높은 효율을 제공하는 등 여러 장점이 있다. 표준 실리콘 태양 전지는 도핑된 실리콘의 얇은 웨이퍼로부터 제조된다. 실리콘 웨이퍼의 단점은 비싸다는 것이다.
실리콘 웨이퍼의 전면 표면은 베이스와는 다른 방식으로 도핑되어, PN 접합을 생성한다. 태양 전지를 생산하는 동안, 도핑된 실리콘 웨이퍼들의 다수의 샘플들은 실리콘 잉곳으로부터 절단되거나 또는 소잉되야 하고, 그 다음 실리콘 웨이퍼들의 샘플들이 태양 전지에 전기적으로 조립된다. 실리콘 잉곳은 극도로 높은 순도를 가져야하고 소잉 (sawing) 은 시간이 많이 들고 상당한 양의 재료 낭비를 낳기 때문에, 그러한 태양 전지의 생산은 비싸다.
전통적인 태양 전지의 후면측 상에서 금속판이 베이스로부터 과잉 전하 캐리어를 수집하고, 전면측 상에서 금속 그리드 및 금속 와이어는 이미터로부터 과잉 전하 캐리어를 수집한다. 따라서, 종래의 실리콘 태양 전지들은 전면측 콘택트식 이미터를 갖는다. 태양 전지의 전면측 상에 전류 수집 그리드 및 와이어를 사용하는데 따른 문제점은 양호한 전류 수집과 광 수확 (light harvesting) 사이에 트레이드 오프 (trade-off) 가 있다는 것이다. 금속 와이어들의 크기를 증가시킴으로써, 전도가 증가되고 전류 수집이 향상된다. 그러나, 금속 그리드 및 와이어의 크기를 증가시킴으로써 더 많은 태양 수확 면적이 음영지게 되어, 태양 전지의 효율의 감소로 이어진다.
이 문제에 대한 알려진 해결책은 후면 콘택트 태양 전지이다. US 2014166095 A1은 후면 콘택트 후면 접합 실리콘 태양 전지를 제조하는 방법을 기술하고 있다. 후면 콘택트 태양 전지는 전면측 콘택트 이미터를 태양 전지의 후면측으로 이동시킴으로써보다 보다 높은 효율을 달성한다. 보다 높은 효율성은 태양 전지의 전면측에서 감소된 음영으로부터 비롯된다. 후면 콘택트 태양 전지들의 여러 구성들이 존재한다. 예를 들어, 후면 콘택트 후면 접합 (BC-BJ) 실리콘 태양 전지들에서, 이미터 영역과 모든 와이어링이 태양 전지의 후면측 상에 배치되어 그 결과 태양 전지의 전면측으로부터 임의의 음영 컴포넌트들을 효과적으로 제거한다. 그러나, 이러한 BC-BJ 실리콘 태양 전지의 생산은 복잡할 뿐만 아니라 비용이 많이 든다.
WO 2013/149787 A1에는 후면 콘택트를 갖는 염료 감응형 태양 전지가 개시되어 있다. 태양 전지는 다공성 절연 층, 다공성 절연 층의 상단에 형성된 다공성 전도성 금속층을 포함하는 작업 전극, 및 태양에 대면하도록 다공성 전도성 금속층의 상단에 배열된 흡착된 염료를 함유하는 광 흡수층을 포함한다. 광 흡수층은 TiO2 입자들의 표면 상에 광 흡착 염료 분자에 의해 염색된 TiO2 금속 산화물 입자들을 포함한다. 염료 감응형 태양 전지는 다공성 절연 층의 반대측에 배치된 전도 층을 포함하는 카운터 전극을 더 포함한다. 전해질이 작업 전극과 카운터 전극 사이에 채워진다. 이 태양 전지의 장점은 제조가 용이하고 빠르며, 따라서 제조하기에 비용 효율적이라는 것이다. 실리콘 태양 전지에 비해 이 유형의 태양 전지의 단점은 염료 분자들이 실리콘보다 광을 흡수할 수 있는 능력이 낮기 때문에 최대 효율이 낮다는 것이다.
염료 감응형 태양 전지의 추가 개발에서, 염료가 주입된 TiO2 층에 대한 대체물로서 페로브스카이트를 사용함으로써 전지들의 효율이 증대되었다. WO2014/184379 에는 페로브스카이트를 포함하는 광 흡수층을 갖는 염료 감응형 태양 전지가 개시되어 있다. 페로브스카이트를 사용하는 이점은 더 높은 태양 전지 효율에 도달할 수 있다는 것이다. 그러나, 페로브스카이트 태양 전지는 여러 단점이 있는데, 예를 들면, 제조가 어렵고, 값 비싸며, 불안정하고, 환경적으로 위험하다.
태양 전지의 비용을 줄이기 위해, 고체 실리콘 웨이퍼들 대신에 실리콘 그레인 (silicon grain) 들을 사용하는 것이 제안되었다.
US4357400 에는 산화환원 전해질 내에 도핑된 실리콘 입자를 갖는 태양 전지가 개시되어 있다. 태양 전지는 기판의 일측에 2개의 전도 층들이 인터리빙된 절연 기판을 포함한다. 일 유형의 도핑의 개별 반도체 입자들이 전도 층들 중 하나 상에 배치되고 반대 유형의 도핑의 반도체 입자들이 다른 전도 층 상에 배치된다. 모두는 산화환원 전해질에 함침되고 캡슐화된다. 산화환원 전해질은 입자들과 접촉하여, 반도체 입자들에 충돌하는 광자들에 응답하여 2개의 전도 층들을 가로질러 전압 전위가 생성된다. 전도 층들은 예를 들어 알루미늄의 얇은 층들이다. 전도 층들은 스퍼터링되고 예를 들어 서로 맞물린 핑거 (interdigitated finger) 를 갖는 패턴으로 기판 상에 에칭된다. 반도체 입자들은 실크 스크리닝에 의해 도포 (apply) 되고 전도체의 표면에 접착될 수 있다. 이 태양 전지의 단점은 제조 공정이 복잡하고 시간이 많이 든다는 것이다. 따라서, 그 태양 전지는 제조하기에 비싸다.
CN20151101264 는 실리콘 웨이퍼 및 전면 및 후면 콘택트들을 갖는 전통적인 태양 전지를 기술한다. 충전율 (fill factor) 및 변환 효율을 향상시키기 위해, 발광성 다공성 실리콘 입자들이 태양 전지의 실리콘 웨이퍼의 표면 상에 스핀 코팅된다. 실리콘 그레인들은 HF 및 에탄올 용액에서 전기화학적 에칭에 의해 제조된 후 2-200nm 입경으로 분쇄된다. 이러한 유형의 태양 전지의 단점은 실리콘 그레인들이 실리콘 웨이퍼에 부착되어 크고 방대한 실리콘 구조체를 만든다는 것이다.
US2011/0000537 에는 수소화 비정질 실리콘, 비-실리콘계 엘리먼트 및 그 수소화 비정질 실리콘계 재료에 임베딩된 결정질 실리콘 그레인들을 포함하는 광 흡수층을 갖는 태양 전지가 기재되어 있다.
JP2004087546 에는 Si 입자들을 함유하는 조성물을 사용하여 실리콘 막을 형성하는 방법이 기재되어 있다. Si 입자들은 실리콘 잉곳을 파쇄하고 부분들을 적당한 크기로 밀링하여 형성된다. 입자들을 세정하여 실리콘 산화물을 제거하고 분산매와 혼합한다. 조성물을 유리 기판 상에 도포한 후, 기판을 열처리하고 실리콘 막을 얻는다.
제조 비용을 줄이기 위한 목적으로 유기 재료를 사용하여 광기전 디바이스들을 제조하는 것이 알려져 있다. 유기 재료는 무기 반도체 재료와 접촉하고, 이에 의해 전자와 정공이 분리되는 이종접합이 만들어진다.
단결정질 n 형 실리콘 (n-Si) 과 고 전도성 중합체 폴리(3,4-에틸렌디옥시티오펜)-폴리(스티렌 설포네이트) (PEDOT : PSS) 을 결합한 하이브리드 무기-유기 태양 전지의 사용은 2015 년 8 월 17 일에 공개되었고 Sara Jackle, Matthias Mattiza, Martin Liebhaber, Gerald Bronstrup, Mathias Rommel, Klaus Lips, 및 Silke Christiansen 에 의해 작성된 Scientific 보고서의 “Junction formation and current transport mechanisms in hybrid n-Si/PEDOT:PSS solar cells” 이라는 제목의 논문에 기재되어 있다. 그 논문에는 In/Ga 공정 후면 콘택트 (eutectic back contact) 에 라미네이트된 n 형 Si 웨이퍼 및 Au 그리드 전면 콘택트와 함께 그 웨이퍼 상부의 PEDOT : PSS 층에 대해 기재되어 있다.
US2012/0285521 은, 무기 반도체 층이 유기 층과 라미네이트되고 금속 애노드 그리드가 유기 층의 상단에 배치되고 캐소드 층이 Si 층 아래에 배치되는 광기전 디바이스를 기술한다. 예를 들어, 반도체 층은 실리콘 웨이퍼로 만들어지고, 유기 층은 예를 들어, PEDOT : PSS로 만들어진다. 이 광기전 디바이스의 단점은 금속 애노드 그리드가 유기 층의 상단에 배치하고, 따라서 태양 수확 영역의 일부를 음영지게 하여 태양 전지의 효율 감소로 이어진다는 것이다.
본 발명의 목적은 위에 언급된 문제점들을 적어도 부분적으로 극복하고 개선된 광기전 디바이스의 제조 방법을 제공하는 것이다.
이 목적은 청구항 1에 정의된 바와 같은 광기전 디바이스의 제조 방법에 의해 달성된다.
그 방법은
- 다공성 절연 기판의 일측 상에 다공성 제 1 전도 층을 형성하는 단계,
- 구조체를 형성하기 위해 도핑된 반도체 재료의 그레인들의 층으로 제 1 전도 층을 코팅하는 단계,
- 구조체의 제 1 열처리를 수행하여 그레인들을 제 1 전도 층에 본딩하는 단계,
- 제 1 전도 층의 표면 상에 전기 절연 층을 형성하는 단계,
- 다공성 절연 기판의 반대측 상에 제 2 전도 층을 형성하는 단계,
- 그레인들의 표면 상에, 제 1 전도 층의 기공 내부에, 그리고 절연 기판의 기공 내부에 전하 전도 재료를 도포하는 단계, 및
- 전하 전도 재료를 제 2 전도 층에 전기적으로 접속하는 단계
를 포함한다.
본 발명에 따른 방법은 저비용으로, 환경 친화적이며, 높은 변환 효율을 갖는 광기전 디바이스를 제조하는 것을 가능하게 한다. 본 발명에 따른 방법은 웨이퍼 또는 박막에 기초한 실리콘 태양 전지를 제조하기 위한 전통적인 방법과 비교하여 현저히 용이하다.
본 발명에 따른 방법으로 생산된 광기전 디바이스는 도핑된 반도체 재료의 복수의 그레인들, 및 전하 전도 재료로 만들어진 전하 전도체를 포함하고, 그 전하 전도체는 그레인들과 전하 전도체 사이에 복수의 접합 (junction) 들이 형성되도록 그레인들을 부분적으로 피복한다. 접합은 광 여기된 전자와 정공의 분리를 제공할 수 있는 그레인과 전하 전도체 사이의 계면이다. 그레인들은 접합을 형성하기 위해 전하 전도체와 전기적 및 물리적으로 접촉한다. 반도체 재료 및 전하 전도 재료의 유형에 따라, 접합들은 동종 접합 (homojunction) 또는 이종 접합 (heterojunction) 일 수 있다.
도핑된 반도체는, 예를 들어, 붕소 (p 형), 인 (n 형) 또는 비소 (n 형) 와 같은 도펀트를 포함하는 반도체를 의미한다. 도핑된 반도체를 생산하기 위해, 반도체에 도펀트가 첨가된다. 도펀트 재료의 유형에 따라, 반도체는 p 도핑 또는 n 도핑된다.
구조체라는 용어는 지금까지 생산된 디바이스를 의미한다. 예를 들어, 단계 2에서 구조체는 다공성 절연 기판, 제 1 전도 층 및 그레인들의 층을 포함한다.
본 명세서에서 사용된 전하 전도체는 정공 전도 재료 또는 전자 전도 재료로 만들어진다. 정공 전도 재료에서, 대다수 (majority) 의 전하 캐리어는 정공이고, 전자 전도 재료에서 대다수의 전하 캐리어는 전자이다. 정공 전도 재료는, 주로 정공의 수송을 허용하고 주로 전자의 수송을 방지하는 재료이다. 전자 전도 재료는, 주로 전자의 수송을 허용하고 주로 정공의 수송을 방지하는 재료이다. 이상적인 전하 전도체는 그레인과 함께 접합을 형성할 수 있고, 여기서 형성된 접합은 광 생성된 전자 및 정공을 분리할 수 있다. 이상적인 전하 전도체는 하나의 유형의 전하 캐리어만을 수용 및 전도하며 다른 유형의 전하 캐리어를 차단한다. 예를 들어, 전하 전도체가 이상적인 정공 전도체인 경우, 전하 전도체는 정공만을 전도하고, 전자가 정공 전도체에 들어가는 것을 차단한다. 전하 전도체가 이상적인 전자 전도체인 경우, 전하 전도체는 전자만을 전도하고, 정공이 전자 전도체에 들어가는 것을 차단할 것이다.
전하 전도체는 여러 목적으로 사용된다. 주요 목적은 전자와 정공이 분리될 수 있는 접합을 제공하는 것이다. 제 2 목적은 하나의 유형의 전하 캐리어를 접합으로부터 전도하는 것이다. 제 3 목적은 그레인들을 기계적으로 서로 결합시키고 그레인들을 제 1 전도 층에 기계적으로 결합시켜 기계적으로 견고한 광기전 디바이스를 형성하는 것이다.
그레인들이 제 1 전도 층에 부착된다. 그레인 표면의 부분이 제 1 전도 층과 물리적으로 접촉하기 때문에, 전하 전도체는 그레인의 전체 표면 영역을 부분적으로만 피복할 수 있다. 그레인들의 나머지 자유 (free) 표면 영역들은 복수의 접합들이 그레인과 전하 전도체 사이에 형성되도록 전하 전도체로 피복되는 것이 바람직하다.
광 흡수층의 재료는 전통적 실리콘 태양 전지의 광 흡수 층에 비해 현저히 저렴한데, 비싼 웨이퍼 대신 반도체 그레인들을 포함하는 분말로 만들어질 수 있기 때문이고, 필요한 반도체 재료의 양은 전통적인 반도체 태양 전지에 대한 것보다 작기 때문이다. 적합하게는, 반도체 재료는 실리콘이다. 그러나, CdTe, CIGS, CIS, GaAs 또는 페로브스카이트와 같은 다른 반도체 재료도 사용될 수 있다. 광 흡수층의 재료는 또한 염료 감응형 태양 전지의 광 흡수층보다 저렴한데, 실리콘과 같은 저렴한 반도체가 더 비싼 염료 분자들 대신에 광 흡수체로서 사용될 수 있기 때문이다.
그레인들로 인해, 광 흡수층의 표면은 웨이퍼가 사용되는 경우에 비해 더 거칠어진다. 평면 실리콘 웨이퍼와 비교할 때, 그레인들의 더 거친 표면은 반사광이 흡수될 가능성을 증가시키며, 이는 표면에서의 반사로 인한 효율 손실을 감소시킨다. 따라서, 전통적인 실리콘 태양 전지의 표면 상에 종종 사용되는 반사 방지 코팅의 필요성이 감소되거나 또는 더 이상 필요하지 않게 된다.
전하 전도체는 그레인들 사이에 형성된 공간에 뿐만 아니라 그레인들 상에 배치된다. 그레인들의 대부분은 그레인의 표면의 주된 부분 (major part) 을 피복하는 전하 전도체의 층으로 피복된다. 이것으로 입사광의 많은 부분이 전기로 변환될 수 있어, 높은 변환 효율에 이르게 된다. 전하 전도 재료는 일정한 고유 기계적 안정성을 가지기 때문에, 전하 전도 재료는 그레인들 사이의 접착제로서 작용하여, 광 흡수층을 안정화시킨다. 또한, 전하 전도체는 또한 그레인들 및 제 1 전도 층을 함께 접착하여, 그레인들 및 제 1 전도 층의 기계적 접착을 향상시킨다. 이것은 광 흡수층의 물리적 강도 및 제 1 전도 층에 대한 그레인의 접착을 향상시킨다.
바람직하게는, 전하 전도체는, 그레인들의 대부분이 그레인의 표면의 주된 부분을 피복하는 전하 전도 층으로 피복되도록 그레인들 상에 배치된다. 전하 전도 층은 위에서 정의된 바와 같은 전하 전도 재료로 만들어진 층이다 바람직하게는, 전하 전도체는 그레인들 상에 배치되어 전하 전도체가 그레인들의 자유 표면을 피복하는 전하 전도 층을 형성한다. 전하 전도 층이 너무 두꺼우면, 전도 층은 광의 일부가 그레인에 도달하는 것을 방지하는 광 흡수 필터로서 작용할 것이다. 바람직하게는, 전하 전도 층은 10 nm 와 200 nm 사이의 두께를 갖는다. 보다 바람직하게는, 전하 전도 층은 50nm 와 100nm 사이의 두께, 그리고 더욱 더 바람직하게는 70nm 와 90nm 사이의 두께를 갖는다. 이러한 얇은 층들은 대부분의 광이 전하 전도 층을 관통하여 그레인에 도달할 수 있게 할 것이다.
바람직하게는, 그레인의 전체 자유 표면, 즉 기판/전도 층과 접촉하지 않는 표면은 전하 전도체에 의해 피복된다. 자유 표면의 전하 전도체의 커버리지 (coverage) 는 프로세스 파라미터들 또는 전하 전도체 재료 특성의 변동으로 인해 커버리지에서 약간의 디스럽션 (disruption) 을 포함할 수도 있다. 또한, 자유 표면의 전체 커버리지를 방지하는 그레인들의 지오메트리들로 인해 커버리지가 또한 방해 (disrupt) 될 수도 있다. 전하 전도체는 또한 작은 그레인/입자를 포함할 수도 있고, 그레인/입자 사이의 공간은 그레인들의 커버리지에서 디스럽션을 일으킬 수도 있다. 커버리지에서의 디스럽션은 전지의 효율을 감소시킬 것이다.
전하 전도 재료는 제 1 전도 층의 기공 및 절연 기판의 기공이 전하 전도 재료로 채워지도록 도포된다. 제 1 전도 층 및 절연 기판은 다공성으로 전하 전도체가 제 1 전도 층의 기공 내에 그리고 다공성 절연 기판의 기공 내에 수용될 수 있게 하여, 복수의 전하 전도 경로가 광 흡수층으로부터, 상기 제 1 전도 층을 통해 그리고 절연 기판을 통해 제 2 전도 층으로 형성된다. 전하 전도 경로는 위에서 정의된 바와 같은 전하 전도 재료로 만들어진 경로이며, 이는 전하, 즉 전자 또는 정공의 수송을 허용한다. 또한, 전하 전도 재료는 제 2 전도 층과 전기적으로 접촉하도록 도포된다. 예를 들어, 제 2 전도 층은 다공성 절연 기판의 표면 상에 배치되고, 이에 의해 제 2 전도 층은 절연 기판의 기공 내에 축적된 전하 전도 재료와 전기적으로 접촉한다. 대안적으로, 제 2 다공성 절연 기판은 제 1 다공성 절연 기판과 제 2 전도 층 사이에 배열되고, 제 2 다공성 절연 기판의 기공은 제 2 전도 층과 전기 접촉하는 전하 전도 재료로 채워진다.
그 방법은 다공성 절연 기판의 반대측 상에 제 2 전도 층을 형성하는 단계를 포함한다. 따라서, 제 1 및 제 2 전도 층은 다공성 절연 기판의 상이한 측들 상에 형성된다. 이 단계는 상이한 방법으로 그리고 상이한 순서로 수행될 수 있다. 제 2 전도 층의 형성은 구조체의 제 1 열처리를 수행하기 전과 후에 수행될 수 있다. 예를 들어, 제 2 전도 층은 전도 입자들을 포함하는 잉크를 다공성 절연 기판의 반대측에 성막 (depositing) 함으로써 형성된다. 대안적으로, 제 2 전도 층은 샌드위치 구조체를 형성하도록 다공성 절연 기판의 반대측에 부착된다.
전하 전도 재료와 제 1 전도 층 사이의 전기 접촉을 피하고 이에 의해 제 1 전도 층과 제 2 전도 층 사이의 단락을 피하기 위해 제 1 전도 층의 가용 표면 상에 전기 절연 층들이 형성된다. 이 단계는 전하 전도 재료가 도포되기 전에 수행되어야 한다.
제 1 및 제 2 전도 층들은 외부 회로에 접속될 수 있다.
본 발명의 실시형태에 따르면, 그레인들의 층은 단층 (monolayer) 이다. 그레인들이 제 1 전도 층 상에 배치되어 그레인들의 단층이 제 1 전도 층 상에 형성된다. 그레인들은 제 1 전도 층 상에 직접 성막될 수 있다. 그레인들의 성막은 분무, 인쇄 등과 같은 간단한 공정으로 이루어질 수 있다. 서로의 상단에 2개 이상의 층의 그레인들을 함유하는 다층 (multi-layer) 과 반대로, 단층은 단 하나의 단일 층의 그레인들을 함유한다. 그레인들의 단층에서, 그레인들의 주요 부분 (main part) 은 제 1 전도 층과 직접 물리적 및 전기적으로 접촉한다. 따라서, 대부분의 그레인들은 전력 생성에 기여하여, 고효율의 광기전 디바이스를 달성한다. 다층의 그레인들에서는, 가장 낮은 층의 그레인들만이 제 1 전도 층과 직접 물리적 및 전기적으로 접촉하고, 다른 그레인들은 제 1 전도 층과 간접적인 접촉만을 갖는다. 다층의 그레인들의 단점은 그레인들의 주요 부분 (main part) 들이 제 1 전도 층과의 간접적인 전기 접촉만을 가지며, 이는 보다 낮은 효율의 광기전 디바이스를 야기한다는 것이다. 또한, 단층의 그레인들에서, 그레인들의 주요 부분은 광에 면하는 상부 표면과, 제 1 전도 층과 직접 기계적 및 전기적으로 접촉하는 하부 표면을 갖는다. 상부 표면은 전하 전도 재료로 피복된다. 제 1 전도 층 상의 그레인들의 분포는 그레인들 사이에 얇은 갭을 초래할 수도 있다. 바람직하게는, 이러한 갭들은 갭들에 맞는 더 작은 그레인들로 채워질 수 있다.
그레인들이 제 1 전도 층과 물리적 및 전기적으로 직접 접촉한다는 사실 때문에, 전자가 수집되기 전에 전자가 이동해야하는 거리가 짧고, 이에 따라 전자 및 정공이 수집되기 전에 전자와 정공의 재결합 가능성이 낮다. 이것은 높은 변환 효율로 이어진다.
그레인들의 각각의 그레인의 표면의 일부는 제 1 전도 층과 물리적 및 전기적으로 접촉하고, 그레인들의 각각의 그레인의 나머지 자유 표면의 우세한 부분 (predominant part) 이 전하 전도체로 피복된다. 각각의 그레인은 상부 부분이 전하 전도체로 피복되고, 하부 부분은 제 1 전도 층과 물리적 및 전기적으로 접촉한다. 전기적 단락을 피하기 위해, 제 1 전도 층과 전기적으로 접촉하는 그레인들의 하부 부분이 전하 전도체와 낮은 오믹 접합을 형성하지 않는 것이 중요하다. 전하 전도체와 그레인의 하부 부분 사이의 전기 저항이 너무 낮으면, 단락으로 인한 손실이 너무 높아질 것이다. 따라서, 제 1 전도층과 전기적으로 접촉하는 그레인 표면의 부분은 전하 전도체로 피복되어서는 안된다. 바람직하게는, 그레인의 나머지 표면은 높은 변환 효율을 달성하기 위해 전하 전도체로 피복된다. 이상적으로, 전하 전도체는 그레인의 나머지 자유 표면 전체를 피복한다.
제 1 전도 층은 접합으로부터 광 여기된 전자를 수집하고 그 전자를 광기전 디바이스 외부의 외부 회로로 수송한다. 그레인들이 제 1 전도 층과 물리적 및 전기적으로 직접 접촉한다는 사실 때문에, 전자가 수집되기 전에 전자가 이동해야하는 거리가 짧고, 이에 따라 전자 및 정공이 수집되기 전에 전자와 정공의 재결합 가능성이 낮다. 따라서, 전통적인 광기전체와 비교하여 본 발명에 따른 방법에 의해 제조된 광기전 디바이스의 장점은, 전자가 수집되기 전에 이동하는 거리가 더 짧기 때문에 광 흡수층에서의 전기 저항 손실이 더 적다는 것이다. 제 1 전도 층에 의해 전하 캐리어가 수집되기까지의 거리는 전형적으로 수 마이크로미터 내지 수십 마이크로미터의 범위인 반면에, 전통적인 실리콘 웨이퍼 태양 전지에서는 전자가 전면측 집전체에 도달하기까지 통상적으로 수천 마이크로미터, 즉 수 밀리미터 이동할 필요가 있거나 또는 후면측 집전체에 도달하기까지 수백 마이크로미터 이동할 필요가 있다.
바람직하게는, 그레인들의 층은 기판의 대부분의 표면을 피복한다. 전하 전도체는 그레인들의 가용 표면의 적어도 50 %, 그리고 보다 바람직하게는 적어도 70 %, 그리고 가장 바람직하게는 적어도 80 % 를 피복한다. 정공-도체에 의해 피복되는 그레인들의 면적이 더 클수록 변환 효율이 더 높다, 즉, 입사광의 더 많은 부분이 전기로 변환된다. 이상적으로, 전하 전도체는 각 그레인의 자유 가용 표면 전체를 피복한다. 그레인들의 가용 표면은 제 1 전도 층과 접촉하지 않는 표면의 부분이다.
전도 입자들은 서로 본딩되고, 그레인들은 제 1 열처리 중에 전도 입자들에 본딩된다. 바람직하게는, 구조체의 제 1 열처리는 비산화성 환경에서 수행된다. 대부분의 그레인들은 바람직하게는 서로 이격되어 배치되고, 제 1 열처리 중에 서로 본딩되지 않아 개별적인 그레인들로 남는다. 적합하게는, 그레인들은 실리콘으로 만들어지고, 전도 입자들은 금속 또는 금속 합금으로 만들어지고, 입자들과 그레인들 사이의 경계는 금속 실리콘 합금 또는 금속 실리사이드를 포함한다. 따라서, 그레인들과 입자들 사이의 전기적 접촉이 향상된다.
본 발명의 실시형태에 따르면, 그레인들의 평균 크기는 1㎛ 보다 크고, 바람직하게는 10㎛보다 크며, 그리고 가장 바람직하게는 20㎛보다 크다. 따라서, 그레인들의 표면은 크고 이에 의해 광을 흡수할 수 있는 능력이 크다. 그레인들이 너무 작으면, 광을 흡수할 수 있는 능력이 저하된다.
본 발명의 실시형태에 따르면, 그레인들의 평균 크기는 300㎛ 보다 작고, 바람직하게는 80㎛보다 작으며, 그리고 가장 바람직하게는 50㎛보다 작다. 그레인들이 너무 크면 그레인/전하 전도체 계면들까지의 거리 때문에 효율이 떨어질 수도 있다.
그레인들의 평균 크기는 적절하게는 1 ㎛ 와 300 ㎛ 사이이다. 바람직하게는, 그레인의 평균 크기는 10 ㎛ 와 80 ㎛ 사이이고, 가장 바람직하게는 그레인의 평균 크기는 20 와 50 ㎛ 사이이다. 이 실시형태는 고효율의 얇은 광기전 디바이스를 제조하는 방법을 제공한다. 단층의 그레인들로 인해, 광 흡수층의 두께는 그레인들의 크기에 의존한다. 실리콘 웨이퍼는 전형적으로 약 150 내지 200 ㎛이다. 본 발명에 따른 광 흡수층은 전통적인 반도체 태양 전지의 광 흡수층보다 더 얇고 더 유연하게 제조될 수 있다. 본 발명에 따른 광 흡수층은, 예를 들어, 40 과 80 ㎛ 사이 크기를 갖는 그레인들이 사용되는 경우, 약 40 내지 80 ㎛ 로 만들어질 수 있다.
본 발명의 실시형태에 따르면, 그 방법은 제 1 전도 층 상에 상기 그레인들의 분말을 포함하는 잉크를 성막하는 단계를 포함한다. 적합하게 광 흡수층은, 그레인들을 포함하는 잉크를 제 1 전도 층 상에 성막시킴으로써 제조될 수 있다. 잉크는 표면 상의 임의의 적합한 패턴으로 성막될 수 있다. 그 다음, 전하 전도체 재료는 그레인들의 자유 표면 상에 성막된다. 잉크는, 예를 들어, 인쇄 또는 분무에 의해 성막될 수 있다.
본 발명의 실시형태에 따르면, 그레인들은 정전 분무에 의해 제 1 전도 층 상에 성막된다. 그레인들로 이루어지는 건조 분말을 사용한 정전 분무는 제 1 전도 층 상에 얇은 단층의 그레인들을 제공하는데 특히 적합하다는 것이 입증되었다.
본 발명의 실시형태에 따르면, 그 방법은 비산화성 환경에서 구조체의 제 1 열처리를 수행하기 전에 그레인들을 산화시키는 단계를 포함한다. 산화는 그레인들의 표면에 보호 산화물 층을 제공하고, 이는 제 1 열처리 동안 그레인들을 오염으로부터 보호한다. 제 1 열처리는, 예를 들어, 진공 노에서 수행되고 오븐으로부터의 입자들은 그레인들의 오염을 유발할 수도 있다.
본 발명의 실시형태에 따르면, 그레인들은 도핑된 실리콘으로 만들어진다. 실리콘은 저렴하고, 환경 친화적이며, 높은 변환 효율을 가진 안정적인 재료이다. 실리콘은 광을 흡수할 수 있는 능력이 높기 때문에, 고 효율의 광 흡수층에 이른다. 실리콘은 다결정질 그레인들 또는 불순물의 정도가 낮은 결정질, 순수 태양 등급 유형일 수 있다. 실리콘은 n 형 도핑되거나 p 형 도핑될 수 있다.
본 발명의 실시형태에 따르면, 그 방법은 제 1 전도 층을 그레인들로 코팅하기 전에 실리콘 그레인들의 제 1 에칭을 수행하여 그레인들 상에 {111} 피라미드 평면을 형성하는 단계를 포함한다. 에칭은, 예를 들어, 수산화 칼륨 (KOH) 을 사용하여 이루어질 수 있다. 제 1 에칭은 주로 {111} 평면들이 그레인들의 표면에 노출된 그레인들을 제공한다. 전하 전도체는 그레인들의 {111} 피라미드 평면들과 접촉한다. 이것은 광 트래핑 (light trapping) 을 유발하는데, 이는 광이 표면들에서 여러번 반사되고, 그로 인해 그레인들의 광 흡수가 증가된다는 것을 의미한다. 그레인들이 입사광을 향해 다수의 엔젤 (angels) 들을 나타낼 것이므로, 광기전 디바이스의 효율은, 평면 실리콘 웨이퍼의 경우에 그러한 것처럼, 층에 대한 광의 입사각에 결정적으로 의존하지 않는다. 따라서, 광학 손실은 평면 실리콘 웨이퍼에 비해 감소된다.
본 발명의 실시형태에 따르면, 그 방법은 제 2 열처리를 수행한 후 그리고 전하 전도 재료를 그레인들의 표면 상에 도포하기 전에 그레인들의 제 2 에칭을 수행하는 단계를 포함한다. 제 2 에칭은, 예를 들어, 불화 수소 (HF) 를 사용하여 이루어질 수 있다. 그레인들의 제 2 에칭은 전하 전도 재료를 도포하기 전에 그레인들의 표면의 세정을 제공하여, 그레인들과 전하 전도 재료 사이의 전기적 접촉을 향상시킨다.
본 발명의 실시형태에 따르면, 전하 전도 재료는 전도 중합체, 무기 재료 및 금속-유기 재료 중 어느 것이다. 적합하게는, 전하 전도체는 PEDOT:PSS 라 불리는 폴리(3,4-에틸렌디옥시티오펜)-폴리 (스티렌 설포네이트) 이다. PEDOT : PSS 는 전도성이 높은 정공 전도 중합체이다. 전하 전도체는 또한 무기 재료 또는 금속-유기 재료로 만들어질 수 있다.
본 발명의 실시형태에 따르면, 전하 전도체는 PEDOT:PSS 로 만들어지고 그레인들은 도핑된 실리콘으로 만들어진다. PEDOT는 정공 전도체이기 때문에 PEDOT 와 함께 N 도핑된 실리콘이 바람직할 수 있다. n 도핑된 실리콘의 도펀트는 예를 들어, 포스포 (phosphor) 이다. PEDOT : PSS 는 실리콘과 함께 잘 작동하며 함께 이들은 높은 광 대 전기 에너지 변환 효율을 달성할 수 있다.
본 발명의 실시형태에 따르면, 그레인들의 표면 상에 전하 전도 재료를 도포하는 단계는 그레인들의 표면 상에, 제 1 전도 층의 기공 내부에 그리고 절연 기판의 기공 내부에 전하 전도 재료의 입자들을 함유하는 액체계 용액을 도포하는 단계, 및 고체 전하 전도체의 층이 그레인들 상에 성막되고 고체 전하 전도체가 제 1 전도 층의 기공 내부에 그리고 절연 기판의 기공 내부에 성막되도록 구조체를 건조하는 단계를 포함한다.
본 발명의 실시 형태에 따르면, 다공성 절연 기판의 일측 상에 다공성 제 1 전도 층을 형성하는 단계는 다공성 절연 기판의 일측 상에 전도 입자들을 포함하는 잉크를 성막하는 단계를 포함한다. 성막하는 단계는, 예를 들어, 인쇄 또는 분무에 의해 이루어질 수 있다.
전도 입자들은 제 2 열처리 중에 절연 산화물로 적어도 부분적으로 피복된다. 그레인과 접촉하지 않는 전도 입자의 표면의 부분은 산화물로 피복된다. 산화물은 입자들 상에 보호 및 전기 절연 층을 제공하고, 이는 전자 또는 정공이 전도 층과 전하 전도체 사이에서 전달되는 것을 방지하여, 전도 층과 전하 전도체 사이의 단락을 방지한다.
본 발명의 실시형태에 따르면, 전도 입자는 티타늄 또는 이의 합금으로 만들어진다. 티타늄은 부식에 견딜 수 있는 능력과 실리콘에 우수한 전기적 접촉을 형성할 수 있기 때문에 전도 층에 사용하기에 적합한 재료이다. 제 2 열처리 중에 티타늄 입자 상에 티타늄 산화물의 층이 형성된다. 티타늄 산화물은 티타늄 입자 상에 보호 산화물 층을 제공하고, 이는 제 1 전도 층과 전하 전도체 사이의 단락을 방지한다.
본 발명의 실시 형태에 따르면, 전도 입자들은 티타늄을 포함하고, 그레인들은 도핑된 실리콘을 포함하고, 그레인들의 실리콘 및 입자들의 티타늄은 반응하고 제 1 열처리 동안 그레인들과 입자들 사이의 경계에서 티타늄 실리사이드를 형성한다. 따라서, 티타늄 실리사이드는 제 1 열처리 중에 그레인과 제 1 전도 층 사이의 경계에 형성된다. 티타늄 실리사이드는 우수한 전기 전도성을 갖는다. 그레인과 제 1 전도 층 사이의 경계는 티타늄 실리사이드를 포함한다는 사실로 인해, 그레인과 제 1 전도 층 사이의 전기적 접촉이 향상된다. 티타늄 실리사이드는 여러 변형들, 예를 들어, TiSi2, TiSi, Ti5Si4, Ti5Si3, Ti3Si 로 존재할 수 있다. 적합하게는, 그레인과 제 1 전도 층 사이의 경계는 TiSi2를 포함한다. TiSi2 는 C49-TiSi2 와 C54-TiSi2 의 두 가지 변형들로 존재한다.
본 발명의 실시형태에 따르면, 전도 입자는 알루미늄 또는 이의 합금으로 만들어진다. 적합하게, 전도 입자는 알루미늄을 포함하고, 그레인과 접촉하지 않는 전도 입자의 표면의 부분은 제 2 열처리 중에 알루미늄 산화물 등의 산화물로 피복된다.
본 발명의 실시형태에 따르면, 그 방법은 제 1 전도 층의 코팅 후에 그리고 구조체의 제 1 열처리를 수행하기 전에 제 1 다공성 전도 층내로 그레인들의 일부가 돌출하도록 그레인들의 층에 압력을 가하는 단계를 포함한다. 그레인들의 하부 부분이 제 1 다공성 전도 층내로 돌출한다는 사실로 인해, 그레인들과 다공성 전도 층 사이의 접촉 표면의 면적이 증가된다. 접촉 면적을 증가시킴으로써, 그레인들과 다공성 전도 층 사이의 본딩이 촉진된다. 증가된 접촉 면적은 또한 그레인들과 전도 층 사이의 향상된 전기 접촉으로 이어진다. 예를 들어, 그레인들은 소결에 의해 다공성 전도 층에 본딩된다.
본 발명의 실시 형태에 따르면, 다공성 절연 기판은 다공성 유리 마이크로섬유 기반 기판이다.
본 발명의 실시 형태에 따르면, 제 1 열처리는 적어도 2 시간 동안 550 ℃ 보다 높은 온도로 구조체를 진공 중에서 열처리하는 단계를 포함한다.
본 발명의 실시 형태에 따르면, 전하 전도체는 그레인들과는 상이한 도핑 유형의 반도체 재료로 만들어진 입자들을 포함한다. 따라서, 광 여기된 전자와 정공이 분리되는 복수의 접합들이 그레인과 입자 사이의 계면에 형성된다. 예를 들어, 접합들은 PN 접합이다.
절연 기판은 제 1 과 제 2 전도 층들을 전기적으로 절연시키기 위해 제 1 과 제 2 전도 층들 사이에 배치된다. 전하 전도체는 제 2 전도 층에 전기적으로 연결되고 제 1 전도 층으로부터 전기적으로 절연된다. 전하 전도체는 제 2 전도 층에 직접 또는 간접적으로 전기적으로 접속될 수 있다. 광 흡수층은 제 1 전도 층 상에 배치된다. 따라서, 제 1 및 제 2 전도 층들은 광 흡수층의 후면 측에 배치된다. 이 실시 형태의 이점은, 후면 콘택트를 갖는다는 것이다. 태양에 면하는 광 흡수층의 전면 측에 집전 그리드 및 와이어를 사용하는 대신에, 광 흡수층의 후면 측에 제 1 및 제 2 전도 층들이 배열된다. 따라서, 광 흡수층을 음영지게 하는 것이 없고, 증가된 효율이 달성된다. 이 실시 형태의 또 다른 이점은 제 1 전도 층이 절연 층과 광 흡수층 사이에 배열된다는 것이다. 따라서, 디바이스의 전도 층들은 투명할 필요가 없으며, 높은 전도성의 재료로 만들어질 수 있어, 전류 처리 능력을 증가시키고 디바이스의 고효율을 보장한다. 제 1 콘택트는 제 1 전도 층에 전기적으로 연결될 수 있고, 제 2 콘택트는 제 2 전도 층에 전기적으로 연결될 수 있다. 따라서, 제 1 콘택트는 광 흡수층의 도핑된 반도체 재료에 전기적으로 연결되고, 제 2 콘택트는 전하 전도체에 전기적으로 연결된다. 제 1 및 제 2 콘택트는 전면 측 대신에, 디바이스의 에지 상에 배치될 수 있다. 따라서, 광 흡수층을 음영지게 하는 것이 없고, 증가된 효율이 달성된다.
본 발명의 실시 형태에 따르면, 그 방법은 다공성 절연 기판의 반대측에 다공성 제 2 전도 층을 형성하는 단계를 포함하고, 전하 전도 재료를 그레인들의 표면 상에 도포하는 단계는 제 2 전도 층의 기공 내부에 전하 전도 재료를 도포하는 단계를 포함한다. 예를 들어, 다공성 제 2 전도 층은 전도 입자들을 포함하는 잉크를 다공성 절연 기판의 반대측에 성막함으로써 형성된다. 제 1 및 제 2 전도 층 및 절연 기판은 전하 운반 재료가 구조체를 관통하여 제 2 전도 층과 접속될 수 있는 정도로 다공성으로 만들어질 수 있다. 제 1 층과 제 2 층 사이의 단락 및 정공과 전자의 재결합을 배제하기 위해, 제 1 전도 층은 절연 산화물 층에 의해 전하 전도 재료로부터 격리되어야 한다. 그레인들은 전하 전도체를 통해 그리고 가능하게는 디바이스의 다른 층들을 통해 제 2 전도 층에 간접적으로 전기적으로 접속된다. 따라서 광 흡수층에서의 각각의 그레인은 직접 또는 간접적으로 제 1 및 제 2 전도 층들에 접속되어 광기전 전기 회로를 형성한다.
본 발명의 실시 형태에 따르면, 제 1 전도 층의 표면 상에 전기 절연 층을 형성하는 단계는 산화성 환경에서 구조체의 제 2 열처리를 수행하여 제 1 전도 층의 가용 표면 상에 절연 산화물 층을 형성하는 단계를 포함한다. 그 방법은 산화성 환경에서 구조체의 제 2 열처리를 수행하는 단계를 포함한다. 구조체의 제 2 열처리는 제 1 전도 층 상에 절연 산화물을 생성하고, 이는 제 1 전도 층으로부터 전하 전도체를 전기적으로 절연시킨다.
본 발명의 실시 형태에 따르면, 제 1 전도 층의 표면 상에 전기 절연 층을 형성하는 단계는 제 1 전도 층의 가용 표면 상에 절연 코팅을 성막하는 단계를 포함한다. 산화성 환경에서 구조체의 제 2 열처리를 사용하는 대신에, 예를 들어 인쇄에 의해 얇은 절연 코팅을 제 1 전도 층의 가용 표면 상에 성막하는 것이 가능하다. 절연 재료를 함유하는 일정량의 잉크를 제 1 전도 층 상에 인쇄함으로써, 제 1 전도 층 내의 기공을 잉크로 채우는 것이 가능하다. 잉크의 용매를 증발시킴으로써, 잉크 내의 절연 재료가 제 1 전도 층의 가용 내부 및 외부 표면 상에 성막된다. 건조된 잉크 코팅은 가열되어 제 1 전도 층의 가용 표면에 접착되는 절연 코팅을 생성할 수 있다.
산화성 환경에서 구조체의 제 2 열처리를 사용하는 대신에, 인쇄에 의해 얇은 절연 코팅을 제 1 전도 층의 가용 표면 상에 성막하는 것이 가능하다. 절연 재료를 함유하는 일정량의 잉크를 제 1 전도 층 상에 인쇄함으로써, 제 1 전도 층 내의 기공을 잉크로 채우는 것이 가능하다. 잉크의 용매를 증발시킴으로써, 잉크 내의 절연 재료가 제 1 전도 층의 가용 내부 및 외부 표면 상에 성막된다. 건조된 잉크 코팅은 가열되어 제 1 전도 층의 가용 표면에 접착되는 절연 코팅을 생성할 수 있다. 그 코팅은 다공성일 수 있으며, 대안적으로, 컴팩트 (compact) 할 수 있다. 그 코팅은 예를 들어, TiO2, Al2O3, ZrO2, 알루미노실리케이트, SiO2 또는 다른 전기 절연 재료들 또는 재료들의 조합물 또는 혼합물로 이루어질 수 있다. 제 1 전도 층과 전하 전도 재료 사이의 전기 절연성을 더욱 향상시키기 위해, 먼저 산화성 환경에서 구조체의 제 2 열처리를 수행하여 제 1 전도 층의 가용 표면 상에 절연 산화물 층을 형성하고, 다음으로 제 1 전도 층의 산화물 층들 상에 얇은 절연 코팅을 성막하는 것에 의해 위의 단계들을 조합하는 것이 가능하다.
본 발명은 이제 본 발명의 상이한 실시형태들의 설명과 첨부된 도면들을 참조하여 더 면밀하게 설명될 것이다.
도 1은 본 발명의 제 1 실시 형태에 따른 광 흡수층의 예를 도시한다.
도 2는 본 발명의 제 1 실시 형태에 따른 광기전 디바이스의 단면을 개략적으로 도시한다.
도 3은 도 2에 도시된 광기전 디바이스의 부분의 확대도를 도시한다.
도 4는 본 발명의 제 2 실시 형태에 따른 광기전 디바이스의 단면을 개략적으로 도시한다.
도 5는 본 발명에 따른 광기전 디바이스의 제조 방법의 일례의 흐름도를 도시한다.
도 6은 본 발명의 제 1 실시형태에 따른 광기전 디바이스의 제조 방법의 일례의 흐름도를 도시한다.
도 7은 본 발명의 제 2 실시형태에 따른 광기전 디바이스의 제조 방법의 일례의 흐름도를 도시한다.
도 8은 본 발명의 제 3 실시형태에 따른 광기전 디바이스의 제조 방법의 일례의 흐름도를 도시한다.
도 1은 본 발명에 따른 방법으로 제조된 광 흡수층 (1a) 의 개략도를 도시한다. 광 흡수층 (1a) 은 도핑된 반도체 재료로 만들어진 복수의 그레인들 (2) 및 그레인들 (2) 과 물리적 및 전기적으로 접촉하는 전기 전하 전도체 (3) 를 포함한다. 접합 (4) 이 전하 전도체 (3) 와 그레인들 (2) 사이의 접촉 영역에 형성된다. 그레인들 (2) 은 복수의 접합들 (4) 이 그레인들과 전하 전도체 사이에 형성되도록 전하 전도체 (3) 로 부분적으로 피복된다. 바람직하게는, 그레인들 (2) 의 표면의 적어도 50 % 가 전하 전도체로 피복된다.
그레인들 (2) 의 반도체 재료는 광자를 흡수할 수 있는 능력이 있으며, 이는 전자를 원자가 전자대에서 전도대로 여기시키고, 이로써 반도체 재료에 전자-정공 쌍을 만든다. 적합하게는, 반도체 재료는 실리콘이다. 그러나, CdTe, CIGS, CIS, GaAs 또는 페로브스카이트와 같은 다른 반도체 재료도 사용될 수 있다. 바람직하게는, 그레인들의 평균 크기는 1 ㎛ 와 300 ㎛ 사이이고, 통상적으로 그레인들 (2) 의 평균 크기는 20 ㎛ 와 100 ㎛ 사이이다.
전하 전도체 (3) 는 고체, 즉 액체가 아닌, 재료로 만들어지며, 정공 전도체 또는 전자 전도체일 수 있다. 그레인들이 n 도핑되는 경우, 전하 전도체 (3) 는 바람직하게는 정공 전도체이고, 그레인들이 p 도핑되는 경우, 전하 전도체 (3) 는 전자 전도체인 것이 바람직하다. 전하 전도체 (3) 는 전하 전도 재료, 예를 들어 실리콘과 같은 도핑된 반도체 재료 또는 전도 중합체와 같은 유기 전도 재료로 만들어진다. 전도성이 충분한 여러 투명, 전도성 중합체를 이 목적으로 사용할 수도 있다. 실리콘 그레인들과 조합하여 사용되기에 적합한 정공 전도 중합체의 예는 폴리 (3,4-에틸렌디옥시티오펜) 폴리스티렌 설포네이트 (PEDOT : PSS) 이다. PEDOT : PSS 는 2개의 이오노머의 중합체 혼합물이다. 전하 전도체 (3) 에 적합한 재료의 다른 예들은 폴리아닐린, P3HT 및 Spiro-OMeTAD 이다. 중합체 전도체가 사용되는 경우, 전하 전도체는 중합체 또는 중합체들의 혼합물로 만들어진 복수의 입자들을 포함한다. 전하 전도체의 입자들은 그레인들의 표면을 부분적으로 피복한다. 접합들 (4) 은 광 여기된 전자 및 정공 쌍의 분리를 제공할 수 있는 능력을 갖는다. 그레인들 및 전하 전도체의 재료에 따라, 접합은 p-n 접합과 같은 동종 접합 또는 이종 접합이다.
동종 접합은 유사한 반도체 재료 사이의 계면이다. 이들 재료들은 동일한 밴드 갭을 갖지만 전형적으로 상이한 도핑을 갖는다. 예를 들어, 동종 접합은 n 도핑된 반도체와 p 도핑된 반도체 사이의 계면, 소위 PN 접합에서 일어난다.
이종 접합은 금속, 절연, 고속 이온 전도체 및 반도체 재료들의 결정질 및 비정질 구조들을 포함하여, 임의의 2개의 고체 상태 재료들간의 계면이다. 2개의 고체 상태 재료들은 2개의 무기 재료들의 조합 또는 2개의 유기 재료들의 조합 또는 하나의 무기 재료와 하나의 유기 재료의 조합으로 만들어질 수 있다.
그레인들 (2) 은 본질적으로 광 흡수층에 고르게 분포되고, 전하 전도체 (3) 는 그레인들 상에 그리고 그레인들 사이의 공간에 위치한다. 그레인들 (2) 의 크기 및 형상은 다양할 수도 있다. 광 흡수층 (1a) 이 전도 층 (8) 에 도포된다. 예를 들어, 층 (8) 은 전도 층이다. 그레인들 (2) 은 층 (8) 과 물리적 그리고 전기적으로 접촉한다. 그레인들의 하부 부분은 전도 층 (8) 내로 돌출할 수도 있다.
도 3에 도시된 예에서, 전하 전도체 (3) 는 유기 전도체이다. 전하 전도체는 그레인들 (2) 의 표면 상에 배치되어 전하 전도 층 (6) 이 그레인들 상에 형성된다. 따라서, 그레인 (2) 들의 각각의 그레인의 표면은 전하 전도 재료로 부분적으로 피복된다. 바람직하게는, 전하 전도 층 (6) 은 10 nm 와 200 nm 사이의 두께를 갖는다. 전형적으로는, 전하 전도 층 (6) 은 50 nm 와 100 nm 사이의 두께를 갖는다. 전하 전도체 (3) 는 그레인들이 전하 전도체에 의해 서로 본딩되도록 그레인들 사이에 배치된다. 따라서, 전하 전도체는 광 흡수층의 기계적 강도를 증가시킨다. 전하 전도 층 (6) 은 단층이다. 그레인들의 각각은 상부 부분이 입사 광에 면하고 하부 부분은 전도 층 (8) 과 직접 물리적 및 전기적으로 접촉한다. 그레인들의 상부 표면은 전하 전도체 (3) 로 전체적으로 또는 적어도 부분적으로 피복되고, 하부 표면은, 전도 층 (8) 과 전기적으로 접촉할 수 있게 하기 위해 전하 전도체가 없다.
도 2는 본 발명의 실시 형태에 따른 방법으로 제조된 광기전 디바이스 (10) 의 일례의 단면을 개략적으로 도시한다. 이 실시 형태에서, 광기전 디바이스 (10) 는 태양 전지이다. 도 3은 광기전 디바이스 (10) 의 부분의 확대도를 도시한다. 광기전 디바이스 (10) 는 도 1에 도시된 바와 같이 그레인들 (2) 및 전하 전도체 (3) 를 포함하는 광 흡수층 (1a), 그 광 흡수층 (1a) 의 그레인들 (2) 과 전기적으로 접촉하는 제 1 전도 층 (16), 그 전하 전도체 (3) 에 전기적으로 연결된 제 2 전도 층 (18), 및 그 제 1 및 제 2 전도 층을 전기적으로 절연시키기 위하여, 제 1 과 제 2 전도 층들 (16, 18) 사이에 배치된 절연 층 (20) 을 포함한다. 광 흡수층 (1a) 은 광기전 디바이스의 상단 측에 배치된다. 상단 측은 태양광이 그레인들 (2) 에 부딪혀 광 여기된 전자를 생성할 수 있도록 태양에 면해야 한다. 제 1 전도 층 (16) 은 광 흡수층 (1a) 으로부터 광 생성 전자를 추출하는 후면 콘택트의 역할을 한다. 광 흡수층 (1a) 은 제 1 전도 층 상에 배치된다. 따라서, 여기된 전자 및/또는 정공이 수집될 때까지 이동할 필요가 있는 거리가 짧다. 제 1 콘택트 (12) 는 제 1 전도 층 (16) 에 전기적으로 접속되고, 제 2 콘택트 (14) 는 제 2 전도 층 (18) 에 전기적으로 접속된다. 콘택트들 (12, 14) 사이에는 부하 (L) 가 접속된다. 제 1 및 제 2 전도 층들 (16, 18) 은 적합하게 금속 또는 금속 합금, 예를 들어, 티타늄, 또는 알루미늄 또는 이들의 합금으로 만들어진 금속층들이다.
디바이스 (10) 는 광 흡수층 (1a) 과 제 2 전도 층 (18) 사이에 배치되어 전하, 즉 정공 또는 전자가 광 흡수층 (1a) 으로부터 제 2 전도 층 (18) 으로 이동할 수 있게 하는 전하 전도 재료의 복수의 전하 전도 경로 (22) 를 더 포함한다. 전도 경로 (22) 는 그레인들 상의 전하 전도 층 (6) 과 동일한 재료로 만들어지는 것이 적합하지만, 반드시 그럴 필요는 없다. 이 실시 형태에서, 전하 전도체 (3) 는 전도 경로 (22) 뿐만 아니라 그레인들 상에 층 (6) 을 형성한다. 전도 경로 (22) 는 제 1 전도 층 (16) 및 절연 층 (20) 을 관통한다. 적합하게는, 제 1 전도 층 (16) 및 절연 층 (20) 은 전하 전도체가 제 1 전도 층 및 절연 층 (20) 을 관통하여 제 2 전도 층으로의 경로 (22) 를 형성할 수 있게 하기 위해 다공성이다. 전하 전도체 (3) 는 제 1 전도 층 (16) 의 기공 내에 그리고 절연 층 (20) 의 기공 내에 수용될 수 있다. 본 발명의 실시 형태에서, 제 2 전도 층 (18) 은 다공성일 수 있고, 전하 전도체 (3) 는 제 2 전도 층 (18) 의 기공 내에 수용될 수 있다.
절연 층 (20) 은 다공성 절연 기판을 포함할 수도 있다. 예를 들어, 다공성 절연 기판은 유리 마이크로섬유 또는 세라믹 마이크로섬유로 만들어진다. 제 1 전도 층 (16) 은 다공성 절연 기판의 상부 측에 배치되고, 제 2 전도 층 (18) 은 다공성 절연 기판의 하부 측에 배치된다. 광 흡수층 (1a) 은 제 1 전도 층 (16) 상에 배치된다.
도 3은 광 흡수층 (1a) 및 제 1 전도 층 (16) 의 확대 부분을 도시한다. 이 실시 형태에서, 제 1 전도 층 (16) 은 전도 재료로 만들어진 복수의 전도 입자들 (24) 을 포함한다. 전도 입자들 (24) 은 적합하게 금속 또는 금속 합금, 예를 들어, 티타늄 또는 알루미늄 또는 이들의 합금으로 만들어진 금속 입자들이다. 제 1 전도 층의 전도 입자들 (24) 은 서로 물리적 및 전기적으로 접촉한다. 그레인들 (2) 은 제 1 전도 층의 전도 입자들 (24) 중 일부와 물리적 및 전기적으로 접촉한다. 바람직하게는, 그레인들 (2) 은 그레인들과 제 1 전도 층 (16) 의 입자들 (24) 사이에 충분한 접촉 영역을 제공하기 위해 100 ㎛ 미만의 크기를 갖는다. 그레인들 (2) 은 광기전 디바이스로부터 먼쪽으로 면하는 상부 부분 및 제 1 전도성 층의 전도 입자들 (24) 와 물리적으로 접촉하는 하부 부분을 갖는다. 그레인들 (2) 의 상부 부분은 전하 전도체 (3) 의 전도 층 (6) 으로 피복된다.
그레인들은 바람직하게는 도핑된 실리콘으로 만들어지며, 제 1 전도 층의 실리콘 그레인들 (2) 과 전도 입자들 (24) 사이의 물리적 접촉의 구역은 그레인들 (2) 과 입자들 (24) 사이에 양호한 전기적 접촉을 제공하기 위해 금속-실리콘 합금 또는 금속 실리사이드의 층 (26) 으로 이루어진다. 예를 들어, 그레인들 (2) 은 실리콘 (Si) 으로 만들어지고 전도 입자들 (24) 는 티타늄 (Ti) 으로 만들어지거나, 또는 적어도 부분적으로 티타늄을 포함하고, 그레인들 (2) 과 입자들 (24) 사이의 경계는 티타늄 실리사이드의 층 (26) 을 포함하고, 이는 Si 와 Ti 사이에 양호한 전기적 접촉을 제공한다.
제 1 전도 층 (16) 은 서로 본딩된 복수의 전도 입자들 (24) 에 의해 형성된다는 사실 때문에, 입자들 사이에 공동이 형성된다. 따라서, 제 1 전도 층 (16) 은 전하 전도체 (3) 가 제 1 전도 층을 통해 연장되어 복수의 전하 전도 경로 (22) 를 형성할 수 있게 한다. 전하 전도체 (3) 는 제 1 전도 층 (16) 내의 전도 입자들 (24) 사이에 형성된 공동들 중 일부에 수용된다.
제 1 전도 층 (16) 과 전하 전도체 (3) 의 전도 경로 (22) 사이의 전기적 접촉을 피하기 위해, 전도 입자들 (24) 은 절연 재료, 예를 들어 절연 산화물의 절연 층 (28) 으로 적어도 부분적으로 피복된다. 바람직하게는, 그레인들 (2) 과 또는 층 내 다른 전도 입자들 (24) 과 접촉하지 않는 전도 입자들 (24) 의 표면의 부분은 절연 층 (28) 으로 피복된다. 도 3에 도시된 바와 같이, 전하 전도체 (3) 의 전하 전도 경로 (22) 는 입자들 (24) 상의 절연 층 (28) 과 접촉한다. 절연 금속 산화물의 층은 예를 들어, 디바이스 (10) 의 제조 동안 전도 입자들 (24) 을 산화시킴으로써 형성된다. 금속 산화물의 절연 층 (28) 은 입자들 상에 보호 및 전기 절연 층을 제공하고, 이는 전하가 제 1 전도 층 (16) 과 전하 전도체 (3) 사이에서 전달되는 것을 방지하고, 이에 의해 제 1 전도 층 (16) 과 전하 전도체 (3) 사이의 단락을 방지한다. 예를 들어, 전도 입자들은 티타늄을 포함하고, 그레인과 접촉하지 않는 티타늄 입자들의 표면의 부분은 티타늄 산화물 (TiO2) 로 피복된다. 예를 들어, 전도 입자들은 알루미늄을 포함하고, 그레인과 접촉하지 않는 전도 입자들의 표면의 부분은 알루미늄 산화물 (Al2O3) 로 피복된다.
제 2 전도 층 (18) 은 또한 전도 입자들을 포함할 수도 있다. 제 2 전도 층 (18) 의 전도 입자들은 적합하게 금속 또는 금속 합금, 예를 들어, 티타늄, 알루미늄 또는 이들의 합금으로 만들어진 금속 입자들이다. 이 예에서, 제 2 전도 층 (18) 의 전도 입자들 (미도시) 은 알루미늄으로 만들어지고, 알루미늄 입자들은 절연 층으로 피복되지 않고, 따라서 전하 전도체는 제 2 전도 층 (18) 의 입자들과 전기적으로 접촉할 수 있게 된다. 전도 층들 (16, 18) 의 전도 입자들이 소결되어 전도 층을 형성한다. 전도 층들 (16, 18) 의 각각에서 전도 입자들은 서로 전기적으로 접촉하여 전도 층을 형성한다. 그러나, 전하 전도체 (3) 를 수용하기 위해 전도 입자들 사이의 공간이 또한 존재한다. 광 흡수층의 그레인들 (2) 상의 접합들 (4) 은 제 2 전도 층 (18) 내의 전도 입자들과 전기적으로 접촉하는 전하 전도 재료의 경로들 (22) 과 전기적으로 접촉한다.
도 4는 본 발명의 제 2 실시 형태에 따른 광기전 디바이스 (30) 의 부분의 단면을 개략적으로 도시한다. 광기전 디바이스 (30) 는 태양 전지이다. 도 4에서, 동일하고 대응하는 부분들은 도 1 내지 도 3에서와 동일한 참조 번호로 표시된다. 도 4는 디바이스의 아키텍처의 매우 단순화된 개략도이다. 이 예에서, 그레인들 (2) 은 n 도핑된 실리콘으로 만들어지고, 제 1 및 제 2 전도 층들은 티타늄으로 만들어진 전도 입자들 (24, 25) 을 포함하고, 전하 전도체 (3) 는 정공 전도 중합체이다. 이 예에서, 정공 전도 중합체는 PEDOT : PSS이며, 이하에서 PEDOT 로 표기된다. PEDOT는 정공 전도체이며, 제 2 전도 층 (18) 에 정공을 수송한다. n 도핑된 실리콘 그레인들은 전자 전도체이며 전자를 제 1 전도 층으로 수송한다. 다음으로, 제 1 전도 층은 외부 전자 회로를 통해 제 2 전도 층으로 전자를 수송한다. 그레인들 (2) 은, 예를 들어, 결정질 실리콘으로 만들어진다. 실리콘 그레인들은 주로 {111} 평면들이 표면에 노출될 수도 있다. 다수의 실리콘 그레인들 (2) 및 다수의 티타늄 전도 입자들 (24, 25) 을 보여주는 대신에, 전도 층들 (16, 18) 의 각각에서 2개의 실리콘 그레인들 (2) 및 2개의 티타늄 전도 입자들 (24, 25) 만이 보여져 있다. 실제 태양 전지는 광 흡수층에서 서로 옆에 놓여있는 수천 또는 심지어 수백만개의 그레인들 (2) 을 포함한다는 것을 이해해야 한다. 그러나 2개의 그레인들은 태양 전지의 아키텍처와 작동 원리를 시연하는데 필요한 최소 개수이다.
광기전 디바이스 (30) 는 다공성 절연 기판 형태의 절연 층 (20), 절연 층의 일측 상에 배치된 제 1 전도 층 (16), 절연 층의 반대측 상에 배치된 제 2 전도 층 (18), 및 제 1 전도 층 (16) 상에 배치되고 제 1 전도 층과 전기적으로 접촉하는 광 흡수 층 (1a) 을 포함한다. 전도 층들 (16, 18) 은 외부 전기 부하 (32) 에 접속된다. 제 1 및 제 2 전도 층들 (16, 18) 은 절연 층 (20) 에 의해 물리적 및 전기적으로 분리된다. 광 흡수층 (1a) 의 실리콘 그레인들 (2) 과 제 1 전도 층 (16) 의 티타늄 전도 입자들 (24) 사이에는 티타늄 실리사이드 (TiSi2) 의 층 (26) 이 형성된다. 광 흡수층 (1a) 의 실리콘 그레인들 (2) 은 티타늄 입자들에 본딩되어 있다. 제 1 전도 층 (16) 내의 티타늄 전도 입자들 (24) 은 서로 물리적 및 전기적으로 접촉하고, 제 2 전도 층 (18) 내의 티타늄 전도 입자들 (25) 은 서로 물리적 및 전기적으로 접촉한다.
전도 층들 (16, 18) 내의 티타늄 입자들은 절연 티타늄 산화물 (TiO2) 의 절연 층들 (28) 에 의해 부분적으로 피복된다. 그레인들 (2) 과 또는 층 내 다른 전도 입자들 (24) 과 접촉하는 티타늄 전도 입자들 (24) 의 표면의 부분은 티타늄 산화물로 피복되지 않는다. 광 흡수층 (1a) 과 제 1 전도 층 (16) 사이의 구역 (38) 은 티타늄 산화물 (TiO2) 및 실리콘 산화물 (SiO2) 을 포함한다.
광기전 디바이스 (30) 는 제 2 전도 층 (18) 에 전기적으로 연결되고 제 1 전도 층으로부터 전기적으로 절연된 접속 부위 (34) 를 포함한다는 점에서 도 2에 도시된 광기전 디바이스 (10) 와는 상이하다. 접속 부위 (34) 는 금속층을 포함할 수도 있다. 이 예에서, 접속 부위 (34) 는 은 (Ag) 으로 만들어진 층을 포함한다. 은을 사용하는 것이 적합한데, 왜냐하면 이것은 티타늄 및 PEDOT 양자 모두와 양호한 전기적 접촉을 제공하기 때문이다. 은을 사용하는 또 다른 장점은 은이 티타늄 입자들과 접속 부위 (34) 사이의 접촉 영역에서 제 2 전도 층 (18) 의 티타늄 입자 (25) 상에 산화물의 형성을 방지한다는 것이다. 대신에, 제 2 전도 층 (18) 의 티타늄 입자들 (25) 와 접속 부위 (34) 사이에 티타늄 은 (AgTi) 의 층 (36) 이 형성된다. 따라서 PEDOT는 은과 양호한 낮은 오믹 접촉을 형성할 수 있고 은은 AgTi 를 통해 티타늄과 양호한 낮은 오믹 접촉을 형성할 수 있다. 결과적으로, PEDOT는 은 및 AgTi 를 통해 간접적으로 티타늄과 접촉할 수 있다. 접속 부위에는 다른 재료, 예를 들어 흑연 또는 비정질 탄소와 같은 탄소계 재료가 사용될 수도 있다.
전하 전도체 (3) 는 광 흡수층 (1a) 의 그레인들 (2) 과 물리적 및 전기적으로 접촉하게 배치된다. 또한, 전하 전도체 (3) 는 제 2 전도 층 (18) 에 전기적으로 연결되는 접속 부위 (34) 와 전기적으로 접촉하게 배열된다. 이 실시 형태에서, 전하 전도체 (3) 는 전도 입자들 (24, 25) 상의 절연 층 (28) 에 의해 제 1 및 제 2 전도 층들 (16, 18) 로부터 전기적으로 절연된다. 도 4에 도시된 바와 같이, 전하 전도체 (3) 는 그레인들 (2) 의 주요 부분을 피복하고, 제 1 전도 층 (16), 절연 층 (20), 및 제 2 전도 층 (18) 을 통해 연장한다. 전하 전도체 (3) 는 제 1 및 제 2 전도 층 내의 입자들 상의 산화물 층 (28) 과 접촉한다. 전하 전도체 (3) 는 절연 산화물 (28) 에 의해 전도 입자들 (24, 25) 로부터, 그리고 이에 따라 제 1 및 제 2 전도 층으로부터 전기적으로 절연된다. 전하 전도체 (3) 는 접속 부위 (34) 와 물리적 및 전기적으로 접촉한다. 전하 전도체 (3) 는 간접적으로, 접속 부위 (34) 를 통해 티타늄 입자들 (25) 과 물리적 및 전기적으로 접촉한다. 따라서, 접속 부위는 확실히 전하 전도체가 제 2 전도 층의 티타늄 입자들 (25) 에 정공을 전달할 수 있도록 하는 목적으로 사용된다. 광기전 디바이스는 또한 케이싱 또는 광기전 디바이스를 둘러싸는 다른 수단을 포함할 수도 있다.
이하에서, 도 4에 개시된 태양 전지가 어떻게 작동하는지에 대해 단계별로 설명한다:
단계 1. 광자는 그레인들 (2) 내부에 여기된 전자-정공 쌍을 만든다. 이 예에서, 전하 전도체 (3) 는 PEDOT이고, 그레인들 (2) 은 실리콘으로 만들어지고, 계면 (40) 은 PEDOT-실리콘 계면이다.
단계 2. 그 다음, 여기된 전자는 그레인 (2) 을 통해 그리고 금속 실리콘 계면의 구역 (26) 을 가로 질러 이동하고 전도 입자 (24) 내로 들어간다. 이 예에서, 입자 (24) 는 Ti 입자이고, 층 (26) 은 TiSi2를 포함한다. 따라서, 전자는 Si-TiSi2-Ti 계면을 통과한다. 반면에, 여기된 정공은 계면 (40) 을 가로 질러 전하 전도체 (3) 의 층내로 이동한다.
단계 3. 다음으로, 전도 입자 (24) 에서의 전자는 이웃한 입자들 (24) 로 전달된 다음에, 외부 전기 부하 (32) 를 통해 외부 전기 회로에서 수집될 수 있다. 그 동안 정공은 아래로 접속 부위 (34) 의 낮은 오믹 은 층까지 줄곧 전하 전도체 (3) 의 전하 전도 경로 (22) 내부에서 이동한다.
단계 4. 외부 전기 부하 (32) 를 통과한 후에, 전자는 제 2 전도 층 (18) 으로 전달된다. 그 다음, 전자는 Ti-TiAg-Ag 층 (36) 으로 전달된다. 전하 전도체 (3) 에서의 정공은 접속 부위 (34) 의 은 층으로 전달되고 접속 부위 (34) 에서 전자와 재결합한다.
6개 중요한 계면들이 도 4 에 개시된 예에서 식별될 수 있다:
1. 전하 전도체-그레인 계면
그레인들 (2) 과 전하 전도체 (3) 사이의 계면 (40) 에서 전자 및 정공의 효율적인 전하 분리를 달성하여 높은 광전류 및 높은 광 전압의 발생을 가능하게 하기 위해서는 그레인들 (2) 은 본질적으로 산화물 프리 (oxide free) 이어야 한다. 그레인들 상의 산화물 층의 두께는 효과적인 전하 분리를 얻기 위해 단지 수 나노미터 두께 또는 심지어 더 얇아야 한다. 본 실시형태에서, 그레인들 (2) 은 도핑된 실리콘으로 만들어지고, 전하 전도체 (3) 는 PEDOT 으로 만들어지며, 따라서 계면 (40) 은 PEDOT-Si 계면이다. 실리콘은 PEDOT-Si 계면에서 전자 및 정공의 효율적인 전하 분리를 달성하기 위해 Si 표면 상에 본질적으로 산화물 프리, 즉 SiO2 가 전혀 없거나 거의 없어야 한다.
2. 전도 입자 - 그레인들
그레인들 (2) 과 제 1 전도 층의 전도 입자들 (24) 사이에는 금속 실리사이드의 층 (26) 이 형성된다. 금속 실리사이드는 전자들이 그레인들로부터 전도 입자들로 전달될 때 저항 손실을 최소화할 만큼의 충분히 높은 전도성을 가져야 한다. 이 실시 형태에서, 전도 입자들은 티타늄 (Ti) 으로 만들어지고, 따라서 실리콘 그레인과 티타늄 입자 사이의 층 (26) 은 티타늄 실리사이드 (TiSi2) 로 이루어진다.
3. 전하 전도체 - 금속 실리사이드 - 산화물
단락을 피하기 위해, 전하 전도체 (3), 금속 실리사이드 층 (26) 과 절연 산화물 층 (28) 사이에 절연 층 (38) 이 있어야 한다. 이 실시 형태에서, 절연 층 (38) 은 티타늄 산화물 (TiO2) 과 실리콘 산화물 (SiO2) 로 이루어진다. TiO2-SiO2 층 (38) 은 PEDOT 와 TiSi2 사이의 양호한 전기적 절연을 달성할 만큼 충분히 두꺼워야 한다. TiO2-SiO2 층 (38) 이 너무 얇으면, PEDOT와 TiSi2 사이의 단락이 발생하여 결과적으로 광전류 및 광 전압이 낮아진다.
4. 전하 전도체-전도 입자들
전하 전도체 (3) 와 제 1 및 제 2 전도 층의 전도 입자들 (24, 25) 사이의 절연을 달성하기 위해, 전도 입자들은 절연 산화물 층 (28) 으로 피복된다. 이 실시 형태에서, 절연 산화물 층 (28) 은 TiO2 와 같은 티타늄 산화물로 이루어진다. 티타늄 산화물 층 (28) 은 PEDOT 와 티타늄 사이의 충분한 전기적 절연을 달성하기 위해 충분히 두꺼워야 한다. 티타늄 산화물 층이 너무 얇으면, PEDOT 와 티타늄 사이의 단락 때문에 광 전압 및 광전류가 낮아질 것이다.
5. 접속 부위 - 전도 입자들
제 2 전도 층의 전도 입자들 (25) 과 접속 부위 (34) 사이에는, 전도 층 (36) 이 있다. 이 실시 형태에서, 전도 층 (36) 은 티타늄 은 (TiAg) 으로 이루어진다. 전도 층 (36) 은 제 2 전도 층의 전도 입자들 (25) 과 접속 부위 (34) 사이에, 예를 들어, 은 (Ag) 과 티타늄 (Ti) 사이에, 양호한 낮은 오믹 전기 접촉을 제공할만큼 충분히 두꺼워야 한다.
6. 접속 부위 - 전하 전도체
전하 전도체 (3) 는 계면 (42) 에서 접속 부위 (34) 와 접촉한다. 전하 전도체 (3), 이 실시 형태에서 PEDOT 는 최대 광전류를 달성하기 위해 저항 손실을 피하기에 충분하게 접속 부위 (34) 의 은을 피복해야 한다.
이하에서, 광기전 디바이스 (2, 30) 의 제조 방법의 복수의 예들을 설명하기로 한다.
도 5는 본 발명에 따른 광기전 디바이스의 제조 방법의 일례의 흐름도를 도시한다. 도 5 에서 흐름도의 7개 단계들이 이하에서 보다 상세히 설명될 것이다. 단계들 중 적어도 일부는 상이한 순서로 수행될 수 있다.
단계 1 : 다공성 절연 기판의 일측 상에 다공성 제 1 전도 층을 형성하는 단계. 제 1 다공성 전도 층의 형성은 상이한 방식으로 행해질 수 있다. 예를 들어, 이것은 다공성 절연 기판의 일측 상에 전도 입자들을 포함하는 잉크로 분무 또는 인쇄함으로써 행해질 수 있다. 전도 입자들은 예를 들어, 티타늄 또는 이의 합금, 또는 알루미늄 또는 이의 합금으로부터 제조될 수 있다. 다공성 절연 기판은, 예를 들어, 다공성 유리 마이크로섬유계 기판일 수 있다. 바람직하게는, 전도성 입자들은 다공성 절연 기판의 기공보다 더 커서 입자들이 다공성 절연 기판을 관통하는 것을 회피한다.
단계 2 : 구조체를 형성하기 위해 도핑된 반도체 재료의 그레인들의 층으로 상기 제 1 전도 층을 코팅하는 단계. 이 예에서, 구조체는 다공성 절연 기판, 제 1 전도 층 및 그레인들의 층을 포함한다. 그레인들은 도핑된 실리콘과 같은 도핑된 반도체 재료로 만들어진다. 코팅은 바람직하게는 제 1 전도 층의 표면이 그레인들의 단층에 의해 피복되도록 행해진다. 이것은 제 1 전도 층 상에 그레인들의 분말을 함유하는, 액체, 예를 들어 잉크를 도포함으로써 행해질 수 있다. 그레인들의 성막은, 예를 들어, 인쇄 또는 분무에 의해 행해질 수 있다. 적합한 분무 기술은 예를 들어 정전 분무 또는 전기 분무이다. 실리콘 입자들은 제 1 전도 층 상에 성막되기 전에 별도의 단계에서 에칭될 수도 있다.
그레인들의 평균 크기는 적합하게는 1 ㎛ 와 300 ㎛ 사이, 바람직하게는 10 ㎛ 와 80 ㎛ 사이, 그리고 가장 바람직하게는 20 ㎛ 와 50 ㎛ 사이이다. 예를 들어, 그레인들의 분말은 분쇄 (grinding) 에 의해 제조될 수 있다. 분쇄는, 예를 들어, 디스크 형 또는 원추형 밀을 사용하여 행해질 수 있다. 분쇄 중에 생성되는 그레인들의 크기와 형상은 밀링 시간, 밀링 속도 등과 같은 선택된 분쇄 공정 파라미터에 의존한다. 그레인들의 평균 크기는 분쇄 공정 파라미터를 조절함으로써 제어될 수 있다. 예를 들어, 분말의 평균 입경은 메쉬를 사용하여 측정될 수 있다. 예를 들어, 분말의 평균 입경을 측정하는데 메쉬를 사용하는 것은 주지되어 있다.
단계 3: 그레인들을 제 1 전도 층, 예를 들어 제 1 전도 층의 전도 입자들에 본딩시키기 위해 구조체의 제 1 열처리를 수행하는 단계. 제 1 열처리는 또한 제 1 전도 층 내의 전도 입자들을 서로 본딩시킨다. 바람직하게는, 열처리는 비산화성 환경에서 수행된다. 예를 들어, 구조체는 적어도 2 시간 동안 550 ℃ 보다 높은 온도로 진공에서 열처리된다. 제 1 열처리는 예를 들어 구조체의 진공 소결에 의해 행해진다. 이 단계에서, 그레인들 및 전도성 입자들은 진공 소결된다. 소결 동안, 그레인들은 제 1 전도 층의 전도 입자들에 본딩되어 이들 사이에 기계적 및 전기적 접촉을 달성한다. 또한, 진공 소결 동안 전도 입자들은 함께 소결되어 전도 입자들 사이에 기계적 및 전기적 접촉을 갖는 제 1 전도 층을 형성한다.
단계 4 : 제 1 전도 층의 표면 상에 전기 절연 층을 형성하는 단계. 이 단계는 산화성 환경에서 구조체의 제 2 열처리를 수행하여 제 1 전도 층의 가용 표면 상에, 예를 들어, 다른 전도 입자들 또는 그레인들과 물리적으로 접촉하지 않는, 전도 입자들의 표면의 부분 상에, 절연 산화물 층을 형성하는 단계를 포함할 수도 있다. 이는 제 1 전도 층과 전하 전도체 사이의 전기 접촉을 방지하고, 따라서 제 1 전도 층과 전하 전도체 사이에서 전자 또는 정공이 전달되는 것을 방지함으로써, 제 1 과 제 2 전도 층 사이의 단락을 방지한다. 산화성 환경은, 예를 들어, 공기이다. 구조체의 제 2 열처리는 예를 들어, 500 ℃에서 30분간 수행될 수 있다.
산화성 환경에서 구조체의 제 2 열처리를 사용하는 대신에, 인쇄에 의해 얇은 절연 코팅을 제 1 전도 층의 가용 표면 상에 성막하는 것이 가능하다. 절연 재료를 함유하는 일정량의 잉크를 제 1 전도 층 상에 인쇄함으로써, 제 1 전도 층 내의 기공을 잉크로 채우는 것이 가능하다. 잉크의 용매를 증발시킴으로써, 잉크 내의 절연 재료가 제 1 전도 층의 가용 내부 및 외부 표면 상에 성막된다. 건조된 잉크 코팅은 가열되어 제 1 전도 층의 가용 표면에 접착되는 절연 코팅을 생성할 수 있다.
그 코팅은 다공성일 수 있으며, 대안적으로, 컴팩트 (compact) 할 수 있다. 코팅은 예를 들어, TiO2, Al2O3, ZrO2, 알루미노실리케이트, SiO2 또는 다른 전기 절연 재료들 또는 재료들의 조합물 또는 혼합물로 만들어질 수 있다. 예를 들어, 코팅은, 예를 들어, TiO2, Al2O3, ZrO2, 알루미노실리케이트, SiO2 의 입자들을 함유하는 잉크를 제 1 전도 층 상단에 인쇄함으로써, 성막될 수 있다. 입자들이 잉크에 사용되는 경우, 성막된 절연 코팅은 다공성일 수 있다. 입자들은 제 1 전도 층의 기공보다 작은 직경을 가져야 한다. 제 1 전도 층 내의 기공들이 약 1㎛이면, 입자들은 우선적으로 100nm 이하의 직경을 가져야 한다. 대안적으로, 입자들을 함유하는 잉크를 사용하는 대신에, 인쇄 잉크는 예를 들어, 공기와 같은 산소 함유 환경에서 상승된 온도로 성막된 잉크의 건조 및 열처리 시에, TiO2, Al2O3, ZrO2, 알루미노실리케이트, SiO2 로 변환되는 전구체 재료를 함유할 수 있다. 이러한 전구체 재료들은 컴팩트 성막된 절연 코팅을 형성할 수 있다. 이러한 전구체 재료들의 예들은, 예를 들어, DuPont 에 의해 제조되는 TyzorTM 제품군으로부터 (TiO2를 형성하기 위한) 유기 티타네이트 또는 (ZrO2를 형성하기 위한) 유기 지르코네이트이다. 다른 전구체 재료들은 (SiO2 형성을 위한) 실란 또는 (Al2O3 형성을 위한) 알루미늄 클로로하이드레이트일 수 있다.
제 1 전도 층의 가용 표면 상에 절연 층을 생성하기 위해 잉크에 입자들 및 전구체들 양자 모두를 혼합하는 것이 가능하다.
또한, 제 1 전도 층이 전하 전도 재료와 전기적으로 절연되도록 더 보장하기 위해 표면의 코팅뿐만 아니라 제 2 열처리를 수행하는 것도 가능하다.
단계 5: 제 2 전도 층을 형성하는 단계. 제 2 전도 층의 형성은 제 2 전도 층을 형성하기 위해 선정된 방법에 따라 다른 단계들에 관하여 상이한 시점에서 행해질 수 있다. 제 2 전도 층은 많은 상이한 방식으로 형성될 수 있다. 일 실시 형태에서, 제 2 전도 층은 다공성 절연 기판의 반대측 상에 형성된 다공성 전도 층일 수 있다. 예를 들어, 제 2 전도 층은 전도 입자들을 포함하는 잉크를 절연 기판의 반대 표면 상에 성막함으로써 형성될 수 있다. 이 실시 형태에서, 제 2 전도 층의 형성은 단계 3 에서의 열처리를 수행하기 전에, 그리고 심지어 단계 2 전에 또는 단계 1 전에 행해질 수 있다. 대안적으로, 제 2 전도 층은 제 2 절연 기판 상에 형성될 수 있고, 다음 단계에서, 제 2 절연 기판은 제 1 기판에 부착된다. 대안적으로, 제 2 전도 층은 전하 전도 재료와 전기적으로 접촉하게 되는 전기 전도 호일일 수 있다. 전도 호일은, 예를 들어, 금속 호일일 수 있다. 이 경우, 제 2 전도 층의 형성은 단계 7 후에 행해질 수 있다.
단계 7: 그레인들의 표면 상에, 제 1 전도 층의 기공 내부에, 그리고 절연 기판의 기공 내부에 전하 전도 재료를 도포하는 단계. 전하 전도 재료는 예를 들어, 전도 중합체, 무기 재료 및 금속-유기 재료 중 임의의 것이다. 전하 전도 재료의 도포는, 예를 들어, 용액이 제 1 전도 층의 기공 내로, 그리고 절연 기판의 기공 내로 침투하도록 그레인들의 표면 상에 전하 전도 재료의 입자들을 함유하는 액체계 용액을 도포하고, 고체 전하 전도체의 층이 그레인들 상에 성막되고 고체 전하 전도체가 제 1 전도 층의 기공 및 절연 기판의 기공 내부에 성막되도록 구조체를 건조하는 것에 의해 행해질 수 있다. 대안적으로, 전하 전도 재료의 성막은 여러 단계로 수행될 수 있다. 예를 들어, 전하 전도 재료를 갖는 용액을 먼저 그레인들 상에 분무한 다음, 용매를 건조시켜 그레인들의 표면 상에 전하 전도 재료의 건조 고체 층을 산출할 수 있다. 제 2 단계에서, 구조체의 반대측에 전하 전도 재료의 용액을 분무한다. 전하 전도 재료를 함유하는 용액의 도포는, 예를 들면, 침지 또는 분무, 예를 들어, 초음파 분무에 의해 행해질 수 있다. 그레인들의 표면 상의 전하 전도체는, 예를 들어, 그레인들의 가용 표면의 적어도 50 %, 그리고 보다 바람직하게는 적어도 70 %, 그리고 가장 바람직하게는 그레인들의 표면의 적어도 80 % 를 피복한다. 그레인들의 가용 표면은 제 1 전도 층과 접촉하지 않는 표면의 부분이다.
단계 8 : 전하 전도 재료를 제 2 전도 층에 전기적으로 접속하는 단계. 단계 8 은 단계 5 또는 7의 일부 또는 그 결과일 수 있거나, 또는 별도의 단계로 수행될 수 있다. 예를 들어, 전하 전도 재료는 단계 7 동안 제 2 전도 층과 전기적으로 접촉하도록 도포된다. 제 2 전도 층이 다공성 절연 기판의 표면 상에 배치되면, 제 2 전도 층은 절연 기판의 기공 내에 축적된 전하 전도 재료와 전기적으로 접촉한다. 제 2 다공성 절연 기판이 제 1 다공성 절연 기판과 제 2 전도 층 사이에 배열되고, 제 2 다공성 절연 기판의 기공이 전하 전도 재료로 채워지면, 전하 전도 재료는 제 2 전도 층과 전기적으로 접촉한다. 이러한 경우들에서, 전하 전도 재료가 다공성 절연 기판(들)의 기공에 도포되었을 때 전하 전도 재료는 제 2 전도 층에 전기적으로 접속된 상태가 된다. 제 2 전도 층이 전하 전도 재료와 전기적으로 접촉되는 전기 전도 호일인 경우, 전하 전도 재료 및 제 2 전도 층은 단계 5 동안 전기적으로 접속된다.
전하 전도 재료와 제 2 전도 층의 전기적 접속은, 예를 들어, 제 2 전도 층 상에 접속 부위를 제공하고, 접속 부위와 전하 전도 재료를 전기적으로 접속함으로써 수행될 수 있다. 접속 부위는 제 2 전도 층 및 전하 전도 재료 양자 모두에 물리적 및 전기적으로 접속된다. 예를 들어, 접속 부위는 제 2 전도 층 상에 배치된 은 (Ag) 의 층을 포함한다. 대안적으로, 제 2 전도 층은 은, 또는 제 2 열처리 중에 산화하지 않는 또 다른 전도 재료로 만들어진 전도 입자들을 포함할 수도 있으며, 이 입자들이 접속 부위를 형성한다. 은을 사용하는 것이 적합한데, 왜냐하면 이것은 티타늄 및 PEDOT 양자 모두와 양호한 전기적 접촉을 제공하기 때문이다. 은을 사용하는 또 다른 장점은 은이 티타늄 입자들과 접속 부위 사이의 접촉 영역에서 제 2 전도 층의 티타늄 입자 상에 산화물의 형성을 방지한다는 것이다. 은 층의 형성 중에 접속 부위와 제 2 전도 층의 티타늄 입자들 사이에 티타늄 은 (AgTi) 의 층이 형성된다. 따라서 PEDOT는 은과 양호한 낮은 오믹 접촉을 형성할 수 있고 은은 AgTi 를 통해 티타늄과 양호한 낮은 오믹 접촉을 형성할 수 있다. 결과적으로, PEDOT는 은 및 AgTi 를 통해 간접적으로 티타늄과 접촉할 수 있다. 접속 부위에는 다른 재료, 예를 들어 고도로 도핑된 실리콘, 또는 흑연, 그래핀, CNT 또는 비정질 탄소와 같은 탄소계 재료가 사용될 수도 있다.
도 6은 본 발명의 제 1 실시형태에 따른 광기전 디바이스의 제조 방법의 흐름도를 도시한다. 이 방법은 모놀리식 광기전 디바이스를 낳을 것이다. 도 6에 도시된 본 발명의 제 1 실시 형태는 도 5에 도시된 것과 동일한 단계들을 포함하지만, 그 단계들은 상이한 순서로 수행된다. 단계들 1, 2 및 3 은 도 5를 참조하여 설명된 것과 동일한 방식으로 수행될 수 있으므로 여기에서 더 상세히 설명하지 않는다. 이 실시 형태에서, 단계 5에서 제 2 전도 층의 형성은 제 1 전도 층이 그레인들로 코팅되기 전에, 즉 단계 2 전에 행해진다. 단계 5는 또한 단계 1 전에 수행될 수 있다.
단계 5 : 다공성 절연 기판의 반대측 상에 다공성 제 2 전도 층을 형성하는 단계. 예를 들어, 제 2 전도 층은 전도 입자들을 포함하는 잉크와 같은 액체를 다공성 절연 기판의 반대측 상에 성막함으로써 형성될 수 있다. 적합하게는, 전도성 입자들은 너무 커서 다공성 절연 기판을 관통할 수 없다. 제 2 전도 층은 제 1 전도성 층과 동일한 방식으로 성막된다. 예를 들어, 제 2 전도 층에 사용되는 전도 입자들은 제 1 전도 층의 전도 입자들과 동일한 재료로 만들어진다. 일 실시 형태에서, 제 2 전도 층은 제 2 전도 층의 산화를 피하기 위해 은 또는 탄소와 같은 산화를 견딜 수 있는 재료의 전도성 입자들을 포함할 수도 있다.
이 실시형태에서, 구조체는 다공성 절연 기판, 제 1 및 제 2 전도 층들 및 그레인들의 층을 포함한다. 따라서, 단계 3에서 제 2 전도 층의 전도 입자들이 서로 본딩되고, 단계 4에서 제 2 전도 층의 전도 입자들의 가용 표면이 산화물 층으로 피복된다. 전하 전도 재료는 단계 5에서 제 2 전도 층의 기공 내부에도 도포된다.
단계들 7 + 8: 전하 전도 재료는 그레인들의 표면 상에, 제 1 전도 층의 기공 내부에, 절연 기판의 기공 내부에 그리고 제 2 전도 층과 전기적으로 접촉하게 도포된다. 제 2 전도 층이 다공성 절연 기판의 표면 상에 배치되고, 전하 전도 재료가 다공성 절연 기판의 기공 내에 도포되는 사실로 인해, 제 2 전도 층은 절연 기판의 기공 내에 축적된 전하 전도 재료와 전기적으로 접촉하게 될 것이다.
도 7은 본 발명의 제 2 실시형태에 따른 모놀리식 광기전 디바이스의 제조 방법의 일례의 흐름도를 도시한다. 이 실시 형태에서, 광기전 디바이스의 제조의 보다 구체적인 예가 설명된다. 본 방법의 이 실시 형태는 디바이스의 제조를 향상시키거나 및/또는 디바이스의 성능을 향상시키는 여러 선택적 단계들을 포함한다. 이 예에서, 제 1 전도 층의 표면들 상에 전기 절연 층을 형성하는 단계를 포함하는 단계 4는 2개의 단계들 : 산화성 환경 (4a) 에서 제 2 열처리를 수행하는 단계와, 제 1 전도 층 (4b) 의 표면 상에 전기 절연 재료를 도포하는 단계를 포함한다. 이하에서, 도 7 에 있는 흐름도의 상이한 단계들이 보다 상세히 설명될 것이다.
단계 1 : 다공성 절연 기판의 일측 상에 다공성 제 1 전도 층을 형성하는 단계. 이 예에서, 10 ㎛ 크기의 TiH2 입자들과 테르피네올과 혼합하여 제 1 잉크를 제조한다. 잉크는 10 마이크로미터보다 작은 직경을 갖는 TiH2 입자를 포함한다. 이어서, 제 1 잉크는 다공성 유리 마이크로섬유계 기판 상에 인쇄 또는 분무된다. 인쇄된 층은 제 1 다공성 전도 층을 형성할 것이다.
단계 5 : 다공성 절연 기판의 반대측 상에 다공성 제 2 전도 층을 형성하는 단계. 이 예에서, TiH2 를 테르피네올과 혼합하여 제 2 잉크를 제조한다. 잉크는 10 마이크로미터보다 작은 직경을 갖는 TiH2 입자를 포함한다. 그 다음, 제 2 전도 층을 성막하기 위한 잉크를 제조하기 위해, 잉크는 은 도금된 전도성 입자들과 혼합된다. 이어서, 제 2 잉크가 다공성 절연 기판의 반대측 상에 인쇄 또는 분무된다. 제 2 인쇄된 층은 다공성 제 2 전도 층을 형성할 것이다. 은 도금된 전도성 입자들은 단계 8에서 제 2 전도 층과 전하 전도 재료를 전기적으로 접속하기 위한 접속 부위를 형성한다. 대안적으로, 은 또는 또 다른 적절한 재료의 층이 접속 부위를 형성하기 위해 제 2 전도 층의 표면에 도포된다.
단계 6a (선택적) : 그레인들의 제 1 에칭을 수행하는 단계. 제 1 에칭은 그레인들의 이방성 에칭이다. 그레인들의 에칭은, 예를 들어, 등방성 에칭 용액 또는 이방성 에칭 용액을 이용하여 수행될 수 있다. 그레인들, 예를 들어, 실리콘 그레인들의 이방성 에칭은 피라미드형 그레인 표면이 그레인에 의한 유효 광 흡수를 증가시킬 수 있는 피라미드형 에치 핏 (etch pit) 에 사용될 수 있다. 에칭은, 예를 들어, 수산화 칼륨 (KOH) 을 사용하여 이루어질 수 있다. 제 1 에칭은 주로 {111} 평면들이 그레인들의 표면에 노출된 그레인들을 제공한다. 전하 전도체는 그레인들의 {111} 피라미드 평면들과 접촉한다. 이것은 광 트래핑 (light trapping) 을 유발하는데, 이는 광이 표면들에서 여러번 반사되고, 그로 인해 그레인들의 광 흡수가 증가된다는 것을 의미한다. 그레인들이 도핑된 실리콘으로 만들어지는 경우, 에칭의 목적은 실리콘 상에 {111} 피라미드형 평면을 형성하는 것이다. 에칭 단계는 제 1 전도 층을 그레인들로 코팅하기 전에 수행된다. 대안적으로, 이 단계는 단계 1 및 단계 1b 전에 수행된다.
단계 2 : 구조체를 형성하기 위해 도핑된 반도체 재료의 그레인들의 층으로 제 1 전도 층을 코팅하는 단계. 이 단계는 도 5를 참조하여 앞서 설명된 것과 동일한 방식으로 수행될 수 있다.
단계 2b (선택적) : 그레인들의 일부가 구조체의 제 1 열처리를 수행하기 전에 제 1 다공성 전도 층 내로 돌출되도록 그레인들의 층에 압력을 가하는 단계. 예를 들어, 멤브레인 프레스를 사용하거나 롤러 프레스를 사용하여 압력을 그레인들의 상단에 가할 수 있다. 따라서, 그레인들과 다공성 전도 층 사이의 접촉 표면의 면적이 증가하고 결과적으로 그레인들과 다공성 전도 층 사이의 본딩이 촉진된다. 증가된 접촉 면적은 또한 그레인들과 전도 층 사이의 향상된 전기 접촉으로 이어진다.
단계 2c (선택적) : 구조체의 제 1 열처리를 수행하기 전에 그레인들을 산화시키는 단계. 산화는 그레인들의 표면에 보호 산화물 층을 제공하고, 이는 제 1 열처리 동안 그레인들을 오염으로부터 보호한다. 산화는 예를 들어 500 ℃ 이상의 상승된 온도에서 물의 존재 또는 부재하에 공기 또는 산소 가스에 그레인들을 노출시킴으로써 행해질 수 있다. 물의 존재는 산화를 증진시킨다.
단계 3 : 비 산화성 환경에서 구조체의 제 1 열처리를 수행하여 그레인들을 제 1 전도 층에 본딩하는 단계. 또한, 제 1 및 제 2 전도 층들의 전도 입자들은 제 1 열처리 동안 층 내의 다른 전도 입자들에 본딩된다. 그레인들이 제 1 다공성 전도 층으로 소결될 때까지 진공하에 구조체가 열처리된다. 소결 동안, 그레인들은 제 1 전도 층의 전도 입자들에 본딩되어 이들 사이에 기계적 및 전기적 접촉을 달성한다. 또한, 진공 소결 동안 전도 입자들은 함께 소결되어 전도 입자들 사이에 기계적 및 전기적 접촉을 갖는 제 1 전도 층을 형성한다. 바람직하게는, 기판, 제 1 및 제 2 전도 층들 및 그레인들의 층을 포함하는 구조체는 적어도 2 시간 동안 550 ℃ 보다 높은 온도로 진공에서 열처리된다. 예를 들어, 그 인쇄된 기판은 650℃ 에서 진공 소결되었고 그 후에 실온으로 냉각하게 두었다. 소결 동안 압력은 0.0001 mbar 보다 낮다.
이 예에서, 그레인들은 도핑된 실리콘으로 만들어지고 전도 입자들은 티타늄으로 만들어진다. 진공에서 열처리하는 동안, 그레인들의 실리콘과 입자들의 티타늄이 반응하고 그레인들과 입자들 사이의 경계에서 티타늄 실리사이드를 형성한다. 따라서, 티타늄 실리사이드의 층들이 그레인들과 제 1 전도 층의 입자들 사이에 형성되고, 이는 그레인들과 입자들 사이의 전기 접촉을 향상시킨다.
단계 4a : 구조체, 즉 절연 기판, 제 1 및 제 2 전도 층들, 및 그레인들의 층을 산화성 환경에서 제 2 열처리를 수행하여 제 1 및 제 2 전도층들의 전도 입자의 가용 표면 상에 절연 산화물 층을 형성하는 단계. 그 구조체는 제 1 다공성 전도 층의 가용 표면이 산화될 때까지 공기 중에서 열처리된다. 예를 들어, 그 구조체는 공기 중에서 열처리되어 제 1 과 제 2 전도 층의 전도 입자들 상에 전기 절연 산화물 층을 얻는다. 실리콘 입자들의 표면은 또한 제 2 열처리 중에 산화된다.
단계 4b : 제 1 전도 층의 표면 상에 전기 절연 재료를 도포하는 단계. 산화성 환경에서 구조체의 제 2 열처리를 사용하는 것에 추가하여, 예를 들어 인쇄에 의해 얇은 절연 코팅을 제 1 전도 층의 가용 표면 상에 성막하는 것이 가능하다. 절연 재료를 함유하는 일정량의 잉크를 제 1 전도 층 상에 인쇄함으로써, 제 1 전도 층 내의 기공을 잉크로 채우는 것이 가능하다. 잉크의 용매를 증발시킴으로써, 잉크 내의 절연 재료가 제 1 전도 층의 가용 내부 및 외부 표면 상에 성막된다. 건조된 잉크 코팅은 가열되어 제 1 전도 층의 가용 표면에 접착되는 절연 코팅을 생성할 수 있다. 코팅은 예를 들어, TiO2, Al2O3, ZrO2, 알루미노실리케이트, SiO2 또는 다른 전기 절연 재료들 또는 재료들의 조합물 또는 혼합물로 이루어질 수도 있다. 예를 들어, 코팅은, 예를 들어, TiO2, Al2O3, ZrO2, 알루미노실리케이트, SiO2 의 입자들을 함유하는 잉크를 제 1 전도 층 상단에 인쇄함으로써, 성막될 수 있다. 입자들이 잉크에 사용되는 경우, 성막된 절연 코팅은 다공성일 수 있다. 입자들은 제 1 전도 층의 기공보다 작은 직경을 가져야 한다. 제 1 전도 층 내의 기공들이 약 1㎛이면, 입자들은 우선적으로 100nm 이하의 직경을 가져야 한다. 대안적으로, 입자들을 함유하는 잉크를 사용하는 대신에, 인쇄 잉크는 예를 들어, 공기와 같은 산소 함유 환경에서 상승된 온도로 성막된 잉크의 건조 및 열처리 시에, TiO2, Al2O3, ZrO2, 알루미노실리케이트, SiO2 로 변환되는 전구체 재료를 함유할 수 있다. 이러한 전구체 재료들은 컴팩트 성막된 절연 코팅을 형성할 수 있다. 이러한 전구체 재료들의 예들은, 예를 들어, DuPont 에 의해 제조되는 TyzorTM 제품군으로부터 (TiO2를 형성하기 위한) 유기 티타네이트 또는 (ZrO2를 형성하기 위한) 유기 지르코네이트이다. 다른 전구체 재료들은 (SiO2 형성을 위한) 실란 또는 (Al2O3 형성을 위한) 알루미늄 클로로하이드레이트일 수 있다. 제 1 전도 층의 가용 표면 상에 절연 층을 생성하기 위해 잉크에 입자들 및 전구체들 양자 모두를 혼합하는 것이 가능하다.
단계 6b (선택적) : 제 2 열처리를 수행한 후 그리고 전하 전도 재료를 그레인들의 표면 상에 도포하기 전에 그레인들의 제 2 에칭을 수행하는 단계. 제 2 에칭은, 예를 들어, 그레인들의 등방성 에칭이고, 그레인들의 표면으로부터 산화물 및 불순물을 제거하는데 사용된다. 제 2 에칭은, 예를 들어, 그레인들의 표면을 불화 수소 (HF) 로 처리함으로써 수행될 수 있다. 이는 예를 들어, 그레인들의 표면을 수중 HF 용액 형태로 HF에 노출 시키거나, 또는 그레인들의 표면을 기체상태 HF에 노출시키는 것과 같은 방법으로 행해질 수 있다. HF 처리는, 그레인들의 표면으로부터, 산화물, 예를 들어, 실리콘 산화물을 제거하는 효과를 갖는다. 그레인들의 제 2 에칭은 전하 전도 재료를 도포하기 전에 그레인들의 표면의 세정을 제공하여, 그레인들과 전하 전도 재료 사이의 전기적 접촉을 향상시킨다. 이 예에서, 실리콘 그레인들의 제 2 에칭은 실리콘 그레인들의 표면을 HF로 처리함으로써 그레인들의 실리콘 산화물을 제거한다.
단계 7 + 8 : 그레인들의 표면 상에, 제 1 및 제 2 전도 층들의 기공 내부에, 그리고 절연 기판의 기공 내부에 그리고 제 2 전도 층과 전기적으로 접촉하게 전하 전도 재료를 도포하는 단계. 이 예에서, 전하 전도 재료는 제 2 전도 층에서 은 도금 입자들과 전기적으로 접촉한다. 이 예에서, 전하 전도 재료는 PEDOT : PSS이다. PEDOT:PSS 는 실리콘 그레인들의 표면 상에 그리고 제 1 전도 층의 기공 내부에 그리고 절연 기판의 기공 내부에 그리고 제 2 전도 층의 기공 내부에 성막된다. PEDOT : PSS 는 예를 들어 PEDOT : PSS를 함유하는 수계 용액으로부터 성막될 수 있다. PEDOT : PSS 용액은 PEDOT : PSS 의 용액에 제 1 및 제 2 전도 층들 및 실리콘 그레인들을 갖는 기판을 침지시켜 성막될 수 있다. 대안적으로, PEDOT : PSS 성막은 여러 단계로 수행될 수 있다. 예를 들어, PEDOT : PSS 용액을 먼저 실리콘 그레인들 상에 분무한 다음, 용매를 건조시켜 실리콘 그레인들의 표면에 건조 고체 PEDOT : PSS 층을 산출할 수 있다. 제 2 단계에서, 제 2 전도 층은 PEDOT : PSS 의 용액으로 분무된다. 실리콘 그레인들 상의 PEDOT : PSS의 박층을 달성하기 위한 적절한 분무 기술은 예를 들어 초음파 분무이다.
도 8은 본 발명의 제 3 실시형태에 따른 샌드위치 유형의 광기전 디바이스의 제조 방법의 흐름도를 도시한다. 본 발명의 이 실시 형태는 제 2 구체 예를 사용하여 제 2 전도 층을 형성할 때 광기전 디바이스의 제조가 어떻게 수행되는지를 보여준다. 이하에서, 도 8 에 있는 흐름도의 상이한 단계들이 보다 철저히 설명될 것이다.
도 8에 도시된 본 발명의 제 3 실시 형태는 도 5에 도시된 것과 동일한 단계들 1 내지 4 를 포함한다.
단계 5 : 제 2 다공성 절연 기판 상에 제 2 전도 층을 형성하는 단계. 제 2 전도 층은 제 2 다공성 절연 기판 상에 형성된다. 제 2 전도 층은 많은 상이한 방식으로, 예를 들어 전술한 것과 동일한 방식으로, 제 2 기판 상에 도포될 수 있다. 제 2 전도 층은 다공성일 필요는 없다. 제 2 전도 층은 예를 들어 제 2 다공성 절연 기판에 부착된 금속 호일일 수 있다.
단계 9: 제 1 및 제 2 다공성 기판들을 서로 기계적으로 접속하여 단일 구조체를 형성하는 단계. 예를 들어, 제 1 및 제 2 다공성 기판들은 기판의 반대측 상에 배열된 제 1 및 제 2 전도 층들을 갖는 단일 기판을 형성하도록 함께 접착된다.
단계 7 + 8: 그레인들의 표면 상에, 제 1 전도 층의 기공 내부에, 제 1 및 제 2 절연 기판의 기공 내부에 그리고 제 2 전도 층과 전기적으로 접촉하게 전하 전도 재료를 도포하는 단계. 이 단계는 앞서 설명된 것과 동일한 방식으로 수행될 수 있다.
단계들 1-5 및 1, 8 은 본 발명에 따른 광기전 디바이스를 제조할 때 수행될 필요가 있는 단계들이다. 제 2 전도 층을 형성하는 단계, 즉 단계 5 는 도 6 및 도 8에 도시된 바와 같이, 단계가 수행되는 방식에 따라, 공정에서 상이한 시간에 그리고 상이한 방식으로 수행될 수 있다. 수행하기에 유리한 도 7에 도시된 단계들, 단계 2b, 2c, 6a 및 6b 의 일부 예가 존재하지만, 엄밀하게 반드시 행할 필요는 없고 이들 단계 중 모두, 일부가 수행되거나 또는 아무것도 수행되지 않을 수 있다. 그러나 광기전 디바이스의 성능을 향상시킬 수 있기 때문에 그 단계들을 수행하는 것이 유용할 수 있다. 바람직하게는, 단계 4a, 4b 중 어느 하나 또는 양자 모두가 수행된다.
본 발명은 개시된 실시 형태들에 한정되지 않는 것이 아니라 이하의 청구항들의 범위 내에서 변경 및 수정될 수도 있다. 많은 방법 단계들이 상이한 순서로 수행될 수 있다. 예를 들어, 제 2 전도 층의 형성은 구조체의 제 1 열처리를 수행하기 전과 후에 수행될 수 있다. 제 2 전도 층은 다공성 또는 속이 꽉찬 상태 (solid) 일 수 있다. 예를 들어, 제 2 전도 층은 금속 호일일 수 있다. 제 2 전도 층은 절연 기판의 표면 상에 직접 도포되거나 또는 절연 기판으로부터 이격되어 배열될 수 있다. 그레인들의 제 1 에칭은 예를 들어, 제 1 및 제 2 전도 층들이 형성되기 전에 수행될 수 있다.

Claims (15)

  1. 광기전 디바이스의 제조 방법으로서,
    - 다공성 절연 기판 (20) 의 일측 상에 다공성 제 1 전도 층 (16) 을 형성하는 단계,
    - 구조체를 형성하기 위해 도핑된 반도체 재료의 그레인들 (2) 의 층으로 상기 제 1 전도 층을 코팅하는 단계,
    - 상기 구조체의 제 1 열처리를 수행하여 상기 그레인들을 상기 제 1 전도 층에 본딩하는 단계,
    - 상기 제 1 전도 층의 표면 상에 전기 절연 층을 형성하는 단계,
    - 상기 다공성 절연 기판 (20) 의 반대측 상에 제 2 전도 층 (18) 을 형성하는 단계,
    - 상기 그레인들의 표면 상에, 상기 제 1 전도 층의 기공 내부에, 그리고 상기 절연 기판의 기공 내부에 전하 전도 재료 (3) 를 도포하는 단계, 및
    - 상기 전하 전도 재료를 상기 제 2 전도 층에 전기적으로 접속하는 단계
    를 포함하는, 광기전 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 그레인들 (2) 의 평균 크기는 1 ㎛ 와 300 ㎛ 사이, 또는 10 ㎛ 와 80 ㎛ 사이, 또는 20 ㎛ 와 50 ㎛ 사이인, 광기전 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 그레인들의 층 (6) 은 단층인, 광기전 디바이스의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 전도 층을 코팅하는 단계는 상기 제 1 전도 층 상에 상기 그레인들 (2) 의 분말을 포함하는 잉크를 성막하는 단계를 포함하는, 광기전 디바이스의 제조 방법.
  5. 제 4 항에 있어서,
    상기 그레인들 (2) 을 포함하는 상기 잉크는 정전 분무에 의해 상기 제 1 전도 층 (16) 상에 성막되는, 광기전 디바이스의 제조 방법.
  6. 제 1 항에 있어서,
    상기 방법은 상기 구조체의 제 1 열처리를 수행하기 전에 상기 그레인들 (2) 을 산화시키는 단계를 포함하는, 광기전 디바이스의 제조 방법.
  7. 제 1 항에 있어서,
    상기 그레인들 (2) 은 도핑된 실리콘으로 만들어지는, 광기전 디바이스의 제조 방법.
  8. 제 1 항에 있어서,
    상기 방법은 상기 제 1 전도 층 (16) 을 상기 그레인들로 코팅하기 전에 상기 그레인들 (2) 의 제 1 에칭을 수행하여 상기 그레인들 상에 {111} 피라미드 평면을 형성하는 단계를 포함하는, 광기전 디바이스의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 방법은 상기 전하 전도 재료 (3) 를 상기 그레인들의 표면 상에 도포하기 전에 상기 그레인들 (2) 의 제 2 에칭을 수행하는 단계를 포함하는, 광기전 디바이스의 제조 방법.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 전하 전도 재료 (3) 는, 전도 중합체, 무기 재료 및 금속-유기 재료 중 어느 것인, 광기전 디바이스의 제조 방법.
  11. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 그레인들 (2) 의 표면 상에 전하 전도 재료 (3) 를 도포하는 단계는 상기 그레인들의 표면 상에, 상기 제 1 전도 층의 기공 내부에 그리고 상기 절연 기판의 기공 내부에 상기 전하 전도 재료의 입자들을 함유하는 액체계 용액을 도포하는 단계, 및 고체 전하 전도체의 층 (6) 이 상기 그레인들 상에 성막되고 고체 전하 전도체가 상기 제 1 전도 층의 기공 내부에 그리고 상기 절연 기판의 기공 내부에 성막되도록 상기 구조체를 건조하는 단계를 포함하는, 광기전 디바이스의 제조 방법.
  12. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 다공성 절연 기판 (20) 의 일측 상에 다공성 제 1 전도 층 (16) 을 형성하는 단계는 상기 다공성 절연 기판의 일측 상에 전도 입자들 (24) 을 포함하는 잉크를 성막하는 단계를 포함하는, 광기전 디바이스의 제조 방법.
  13. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 그레인들 (2) 은 도핑된 실리콘으로 만들어지고, 상기 제 1 전도 층은 금속 또는 금속 합금의 입자들 (24) 을 포함하고, 상기 제 1 열처리 중에 상기 그레인들과 상기 입자들 사이의 경계에 금속 실리사이드 또는 금속 실리콘 합금 (26) 의 구역이 형성되는, 광기전 디바이스의 제조 방법.
  14. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 전도 층 (16) 의 표면 상에 전기 절연 층을 형성하는 단계는 산화성 환경에서 상기 구조체의 제 2 열처리를 수행하여 상기 제 1 전도 층의 가용 표면 상에 절연 산화물 층 (28) 을 형성하는 단계를 포함하는, 광기전 디바이스의 제조 방법.
  15. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 전도 층 (16) 의 표면 상에 전기 절연 층을 형성하는 단계는 상기 제 1 전도 층의 가용 표면 상에 절연 코팅을 성막하는 단계를 포함하는, 광기전 디바이스의 제조 방법.
KR1020187034555A 2016-07-29 2017-07-12 광기전 디바이스의 제조 방법 KR102033274B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
SE1651090 2016-07-29
SE1651090-1 2016-07-29
SE1651521-5 2016-11-21
SE1651521A SE540184C2 (en) 2016-07-29 2016-11-21 A light absorbing layer and a photovoltaic device including a light absorbing layer
PCT/EP2017/067633 WO2018019598A1 (en) 2016-07-29 2017-07-12 A method for producing a photovoltaic device

Publications (2)

Publication Number Publication Date
KR20180131637A KR20180131637A (ko) 2018-12-10
KR102033274B1 true KR102033274B1 (ko) 2019-10-16

Family

ID=61236531

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187034553A KR102033273B1 (ko) 2016-07-29 2017-01-10 광 흡수층 및 광 흡수층을 포함하는 광기전 디바이스
KR1020187034555A KR102033274B1 (ko) 2016-07-29 2017-07-12 광기전 디바이스의 제조 방법
KR1020207000360A KR102130940B1 (ko) 2016-07-29 2018-06-29 도핑된 반도체 재료의 복수의 그레인들을 포함하는 광 흡수층을 갖는 광기전 디바이스

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187034553A KR102033273B1 (ko) 2016-07-29 2017-01-10 광 흡수층 및 광 흡수층을 포함하는 광기전 디바이스

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207000360A KR102130940B1 (ko) 2016-07-29 2018-06-29 도핑된 반도체 재료의 복수의 그레인들을 포함하는 광 흡수층을 갖는 광기전 디바이스

Country Status (14)

Country Link
US (3) US10998459B2 (ko)
EP (2) EP3491680B1 (ko)
JP (3) JP6635357B2 (ko)
KR (3) KR102033273B1 (ko)
CN (3) CN109496370B (ko)
AU (2) AU2017302388B2 (ko)
BR (1) BR112019001351B1 (ko)
CA (2) CA3022237C (ko)
ES (3) ES2884324T3 (ko)
MX (2) MX2019001200A (ko)
SA (2) SA518400512B1 (ko)
SE (2) SE540184C2 (ko)
TW (1) TWI715698B (ko)
ZA (2) ZA201808012B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2901323T3 (es) * 2019-07-26 2022-03-22 Meyer Burger Germany Gmbh Dispositivo fotovoltaico y método para fabricar el mismo
KR20240114748A (ko) * 2021-12-23 2024-07-24 컨템포러리 엠퍼렉스 테크놀로지 씨오., 리미티드 A/m/x 결정질 재료, 태양광 소자 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014184379A1 (en) 2013-05-17 2014-11-20 Exeger Sweden Ab A dye-sensitized solar cell and a method for manufacturing the solar cell
WO2015117795A1 (en) 2014-02-06 2015-08-13 Exeger Sweden Ab A transparent dye-sensitized solar cell and a method for manufacturing the solar cell

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2900921C2 (de) 1979-01-11 1981-06-04 Censor Patent- und Versuchs-Anstalt, 9490 Vaduz Verfahren zum Projektionskopieren von Masken auf ein Werkstück
US4357400A (en) 1979-12-11 1982-11-02 Electric Power Research Institute, Inc. Photoelectrochemical cell employing discrete semiconductor bodies
JPH0536997A (ja) * 1991-07-26 1993-02-12 Sanyo Electric Co Ltd 光起電力装置
JPH08186245A (ja) * 1994-12-28 1996-07-16 Sony Corp 量子構造の製造方法
JP2001156321A (ja) * 1999-03-09 2001-06-08 Fuji Xerox Co Ltd 半導体装置およびその製造方法
EP1175938A1 (en) * 2000-07-29 2002-01-30 The Hydrogen Solar Production Company Limited Photocatalytic film of iron oxide, electrode with such a photocatalytic film, method of producing such films, photoelectrochemical cell with the electrode and photoelectrochemical system with the cell, for the cleavage of water into hydrogen and oxygen
DE60123714T2 (de) * 2000-08-15 2007-10-04 FUJI PHOTO FILM CO., LTD., Minamiashigara Photoelektrische Zelle und Herstellungsmethode
JP2004055686A (ja) * 2002-07-17 2004-02-19 Sharp Corp 太陽電池およびその製造方法
JP4016419B2 (ja) 2002-08-23 2007-12-05 Ｊｓｒ株式会社 シリコン膜形成用組成物およびシリコン膜の形成方法
US7052587B2 (en) * 2003-06-27 2006-05-30 General Motors Corporation Photoelectrochemical device and electrode
EP1624472A3 (en) 2004-07-08 2011-03-16 Sumitomo Chemical Company, Limited Porous Electrodes, Devices including the Porous Electrodes, and Methods for their Production
US20060021647A1 (en) 2004-07-28 2006-02-02 Gui John Y Molecular photovoltaics, method of manufacture and articles derived therefrom
JP2006156582A (ja) * 2004-11-26 2006-06-15 Kyocera Corp 半導体部品および光電変換装置
JP2007281018A (ja) 2006-04-03 2007-10-25 Mitsubishi Heavy Ind Ltd 光電変換装置及びその製造方法
KR20070099840A (ko) * 2006-04-05 2007-10-10 삼성에스디아이 주식회사 태양 전지 및 이의 제조 방법
JP2008143754A (ja) * 2006-12-12 2008-06-26 Union Material Kk 球状シリコン結晶及びその製造方法
US8158880B1 (en) 2007-01-17 2012-04-17 Aqt Solar, Inc. Thin-film photovoltaic structures including semiconductor grain and oxide layers
US20090308442A1 (en) 2008-06-12 2009-12-17 Honeywell International Inc. Nanostructure enabled solar cell electrode passivation via atomic layer deposition
KR100908243B1 (ko) * 2007-08-22 2009-07-20 한국전자통신연구원 전자 재결합 차단층을 포함하는 염료감응 태양전지 및 그제조 방법
WO2009075229A1 (ja) * 2007-12-12 2009-06-18 Sharp Kabushiki Kaisha 光増感太陽電池、その製造方法および光増感太陽電池モジュール
US8067763B2 (en) 2007-12-19 2011-11-29 Honeywell International Inc. Quantum dot solar cell with conjugated bridge molecule
KR101461522B1 (ko) 2008-04-10 2014-11-14 한양대학교 산학협력단 겔형 전해질 및 이를 이용한 염료감응 태양전지
KR100952837B1 (ko) 2008-07-28 2010-04-15 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US20110048525A1 (en) 2008-11-26 2011-03-03 Sony Corporation Functional device and method for producing the same
CN102341952A (zh) 2009-03-06 2012-02-01 日本电气株式会社 光电转换元件及其制造方法,光学传感器和太阳能电池
JP4683396B2 (ja) 2009-04-30 2011-05-18 シャープ株式会社 多孔質電極、色素増感太陽電池、および色素増感太陽電池モジュール
KR101072472B1 (ko) 2009-07-03 2011-10-11 한국철강 주식회사 광기전력 장치의 제조 방법
GB0916037D0 (en) 2009-09-11 2009-10-28 Isis Innovation Device
CN201655556U (zh) 2009-12-24 2010-11-24 彩虹集团公司 一种染料敏化太阳能电池
JP4620794B1 (ja) 2010-03-11 2011-01-26 大日本印刷株式会社 色素増感型太陽電池
GB201004106D0 (en) * 2010-03-11 2010-04-28 Isis Innovation Device
KR101339439B1 (ko) 2010-06-22 2013-12-10 한국전자통신연구원 태양 전지 및 그 제조 방법
US8329496B2 (en) 2010-10-14 2012-12-11 Miasole Dithered scanned laser beam for scribing solar cell structures
US20130199613A1 (en) 2010-11-16 2013-08-08 Akinobu Hayakawa Ink for active layer of organic solar cell, organic solar cell, and process for manufacture of organic solar cell
CN103154332B (zh) * 2011-01-26 2016-04-13 国立大学法人山口大学 硅熔体接触构件及其制法、以及晶体硅的制造方法
US20120285521A1 (en) 2011-05-09 2012-11-15 The Trustees Of Princeton University Silicon/organic heterojunction (soh) solar cell and roll-to-roll fabrication process for making same
JP5118233B2 (ja) 2011-06-08 2013-01-16 シャープ株式会社 光電変換素子および光電変換素子モジュール
KR101246618B1 (ko) 2011-06-27 2013-03-25 한국화학연구원 무기반도체 감응형 광전소자 및 그 제조방법
TW201301538A (zh) 2011-06-28 2013-01-01 Ind Tech Res Inst 複合型染料敏化光電裝置
KR101266514B1 (ko) * 2011-07-18 2013-05-27 충남대학교산학협력단 염료 감응형 태양전지용 광전극 및 이의 제조방법
RU2594294C2 (ru) * 2011-10-11 2016-08-10 Эксегер Свиден Аб Способ для изготовления солнечных элементов, сенсибилизированных красителем, и солнечные элементы, изготовленные указанным способом
US9859348B2 (en) * 2011-10-14 2018-01-02 Diftek Lasers, Inc. Electronic device and method of making thereof
JP6373552B2 (ja) 2011-10-26 2018-08-15 住友化学株式会社 光電変換素子
SE537669C2 (sv) 2012-04-04 2015-09-29 Exeger Sweden Ab Färgämnessensiterad solcellsmodul med seriekopplad struktursamt sätt för framställning av solcellen
PL2850669T3 (pl) 2012-05-18 2016-08-31 Isis Innovation Urządzenie fotowoltaiczne zawierające Perowskity
JP6265124B2 (ja) 2012-08-22 2018-01-24 住友大阪セメント株式会社 色素増感型太陽電池用ペースト、多孔質光反射絶縁層、及び色素増感型太陽電池
US20150280019A1 (en) 2012-11-13 2015-10-01 Sekisui Chemical Co., Ltd. Solar cell
US8785233B2 (en) 2012-12-19 2014-07-22 Sunpower Corporation Solar cell emitter region fabrication using silicon nano-particles
US9312406B2 (en) 2012-12-19 2016-04-12 Sunpower Corporation Hybrid emitter all back contact solar cell
TWI539618B (zh) * 2013-02-07 2016-06-21 陳柏頴 半導體材料組成物及其製成太陽能電池之方法
WO2014179368A1 (en) 2013-04-29 2014-11-06 Solexel, Inc. Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate
WO2014180780A1 (en) * 2013-05-06 2014-11-13 Greatcell Solar S.A. Organic-inorganic perovskite based solar cell
WO2015031944A1 (en) 2013-09-04 2015-03-12 Dyesol Ltd A photovoltaic device
GB201410542D0 (en) 2014-06-12 2014-07-30 Isis Innovation Heterojunction device
KR101623653B1 (ko) * 2014-10-29 2016-05-23 고려대학교 산학협력단 페로브스카이트와 염료를 이용한 태양전지 및 그 제조 방법
WO2016110851A1 (en) 2015-01-07 2016-07-14 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd Self-assembly of perovskite for fabrication of transparent devices
CN105024013A (zh) * 2015-03-05 2015-11-04 苏州瑞晟纳米科技有限公司 一种新型的低温溶液法制备的高效率长寿命的平面异质结钙钛矿太阳能电池
CN104795464B (zh) 2015-03-09 2016-09-07 浙江大学 一种利用发光多孔硅颗粒提高太阳能电池效率的方法
CA3014775C (en) * 2016-03-10 2023-07-25 Exeger Operations Ab A solar cell comprising grains of a doped semiconducting material and a method for manufacturing the solar cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014184379A1 (en) 2013-05-17 2014-11-20 Exeger Sweden Ab A dye-sensitized solar cell and a method for manufacturing the solar cell
WO2015117795A1 (en) 2014-02-06 2015-08-13 Exeger Sweden Ab A transparent dye-sensitized solar cell and a method for manufacturing the solar cell

Also Published As

Publication number Publication date
AU2017302388A2 (en) 2019-02-14
JP2019522351A (ja) 2019-08-08
AU2017302388B2 (en) 2021-09-30
US20190165290A1 (en) 2019-05-30
US11264520B2 (en) 2022-03-01
BR112019001351B1 (pt) 2023-04-18
ES2874353T3 (es) 2021-11-04
CN109496370A (zh) 2019-03-19
CN110892496B (zh) 2021-08-13
SE1651521A1 (en) 2018-01-30
CN109564978A (zh) 2019-04-02
JP2020526932A (ja) 2020-08-31
CA3022214C (en) 2023-01-03
AU2017303233B2 (en) 2022-04-28
KR20200006174A (ko) 2020-01-17
CA3022214A1 (en) 2018-02-01
KR102130940B1 (ko) 2020-07-08
US10998459B2 (en) 2021-05-04
SA518400512B1 (ar) 2021-10-06
JP2019522350A (ja) 2019-08-08
CA3022237A1 (en) 2018-02-01
TW201817051A (zh) 2018-05-01
US11222988B2 (en) 2022-01-11
CN109564978B (zh) 2020-03-31
JP6635357B2 (ja) 2020-01-22
SE540184C2 (en) 2018-04-24
MX2019001203A (es) 2019-06-10
CN109496370B (zh) 2020-08-11
CA3022237C (en) 2023-05-23
EP3491681B1 (en) 2020-08-26
MX2019001200A (es) 2019-06-10
BR112019001400A2 (pt) 2019-05-07
AU2017303233A1 (en) 2018-12-20
US20210135030A1 (en) 2021-05-06
ES2884324T3 (es) 2021-12-10
EP3491680A1 (en) 2019-06-05
BR112019001351A2 (pt) 2019-04-30
ZA201808012B (en) 2019-08-28
SE541506C2 (en) 2019-10-22
KR20180131637A (ko) 2018-12-10
SA518400541B1 (ar) 2021-09-27
TWI715698B (zh) 2021-01-11
EP3491680B1 (en) 2021-06-16
CN110892496A (zh) 2020-03-17
JP6768986B2 (ja) 2020-10-14
SE1751329A1 (en) 2019-01-13
JP6694178B2 (ja) 2020-05-13
KR20180133528A (ko) 2018-12-14
US20210280808A1 (en) 2021-09-09
EP3491681A1 (en) 2019-06-05
ES2828059T3 (es) 2021-05-25
ZA201808013B (en) 2019-08-28
AU2017302388A1 (en) 2019-02-07
KR102033273B1 (ko) 2019-10-16

Similar Documents

Publication Publication Date Title
WO2018019598A1 (en) A method for producing a photovoltaic device
KR102033274B1 (ko) 광기전 디바이스의 제조 방법
EP3652763B1 (en) A photovoltaic device having a light absorbing layer including a plurality of grains of a doped semiconducting material

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant