KR102024410B1 - 자기저항 효과 소자 및 자기 메모리 - Google Patents

자기저항 효과 소자 및 자기 메모리 Download PDF

Info

Publication number
KR102024410B1
KR102024410B1 KR1020147024891A KR20147024891A KR102024410B1 KR 102024410 B1 KR102024410 B1 KR 102024410B1 KR 1020147024891 A KR1020147024891 A KR 1020147024891A KR 20147024891 A KR20147024891 A KR 20147024891A KR 102024410 B1 KR102024410 B1 KR 102024410B1
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic layer
nonmagnetic
magnetization
ferromagnetic
Prior art date
Application number
KR1020147024891A
Other languages
English (en)
Other versions
KR20140143362A (ko
Inventor
히데오 사토
?스케 후카미
미치히코 야마노우치
쇼지 이케다
후미히로 마츠쿠라
히데오 오노
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20140143362A publication Critical patent/KR20140143362A/ko
Application granted granted Critical
Publication of KR102024410B1 publication Critical patent/KR102024410B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

[과제] 막면 내에서 수직자기 기록을 하는 기록층의 열안정성이 높은 자기저항 효과 소자 및 자기저항 효과 소자를 이용한 자기 메모리를 제공한다.
[해결 수단] 자화 방향이 불변인 제1 강자성층(106)과, 자화 방향이 가변인 제2 강자성층(109)과, 제1 강자성층(106)과 제2 강자성층(109)의 사이에 설치된 제1 비자성층(110)과, 제1 강자성층 및 제2 강자성층에 접속되는 전류 공급 단자(201, 202)와, 제2 강자성층(109)의 제1 비자성층(110)과 반대 측의 면에 설치된 비자성 결합층(203)과, 비자성 결합층(203)의 제2 강자성층(109)의 반대 측의 면에 설치된 자화 방향이 가변인 제3 강자성층(204)과, 제3 강자성층(204)의 비자성 결합층(203)의 반대 측의 면에 설치된 제2 비자성층(205)을 구비하고, 제2 강자성층(109)과 제3 강자성층(204)은 자화 방향이 동일하여, 전류에 의해 스핀 주입 자화 반전한다.

Description

자기저항 효과 소자 및 자기 메모리{MAGNETO-RESISTANCE EFFECT ELEMENT AND MAGNETIC MEMORY}
본 발명은 자기저항 효과 소자(magneto-resistance effect element), 및 그 자기저항 효과 소자를 가지는 자기 메모리(Magnetic　Random Access Memory：MRAM)에 관한 것이다.
종래의 자기저항 효과 소자를 가지는 자기 메모리("MRAM"이라고 부름)에 대해 설명한다. 도 24는 종래의 자기저항 효과 소자를 가지는 자기 메모리의 메모리 셀(memory cell)을 나타내는 도이다. 이 도에 나타내듯이, 자기 메모리 셀(2100)은 자기저항 효과 소자(2101)와 선택 트랜지스터(2102)가 직렬로 전기적으로 접속된 구조로 되어 있다. 선택 트랜지스터(2102)의 소스(source) 전극은 소스 라인(source line)(2103)에, 드레인(drain) 전극은 자기저항 효과 소자(2101)를 통해 비트 라인(bit line)(2104)에, 게이트(gate) 전극은 워드 라인(word line)(2105)에, 각각 전기적으로 접속된다.
자기저항 효과 소자(2101)는 제1 강자성층(2106)과 제2 강자성층(2109)의 사이에 제1 비자성층(2110)이 끼워진 3층 구조를 기본으로 하고 있다. 자기저항 효과 소자의 저항값은 제1 강자성층(2106)과 제2 강자성층(2109)의 자화가 평행 배치인 경우에 작아지고, 반평행(反平行) 배치인 경우는 커진다.
자기 메모리의 메모리 셀(2100)에서는 이 2개의 저항 상태를 비트 정보 '0', '1'에 할당한다. 여기서, 제1 강자성층(2106)의 자화 방향은 고정되어 있고, 제2 강자성층(2109)의 자화가 선택 트랜지스터로부터 공급된 전류에 따라, 스핀 전달 토크(spin transfer torque)에 의해 반전된다. 전류가 도 24 중에서 아래에서 위로 흐르는 경우, 반평행 자화 배치로 되고, 역방향으로 전류가 흐르는 경우, 평행 배치가 된다. 결과적으로, 선택 트랜지스터(2102)로부터 공급되는 전류의 방향에 의해, 제1 강자성층(2106)과 제2 강자성층(2109)의 자화 방향 배치를 평행 배치 혹은 반평행 배치로 변경하는 것이 가능하고, 이에 따라 자기저항 효과 소자(2101)의 저항값이 변화함으로써, 비트 정보를 기입하는 것이 가능하게 된다.
상기한 예에서는, 제1 강자성층(2106)이 자화가 고정된 참조층("고정층"이라고도 불리고 있음), 제2 강자성층(2109)이 자화 방향이 가변인 기록층("자유층"이라고도 불리고 있음)으로서 기술되었지만, 반대의 구성이라도 MRAM로서 기능한다.
MRAM를 실현하기 위해서는, 기록 소자인 자기저항 효과 소자(2101)는 100% 이상의 자기저항 변화율(MR ratio)을 가질 것, 기록층으로 되는 제2 강자성층(2109)은 선택 트랜지스터의 구동 전류보다 낮은 기입 전류(선택 트랜지스터의 게이트 폭을 Fnm으로 하면, 구동 전류는 대체로 FμA임)로 자화가 반전할 것, 기록층으로 되는 제2 강자성층(2109)은 70 이상의 열안정성 정수(heat stability constant)(E/kBT, E는 에너지 장벽, kB는 볼츠만 정수, T는 절대 온도(K))를 가지고 있을 것의, 3개의 특성을 동시에 만족할 필요가 있다.
높은 자기저항 변화율을 얻기 위한 자기저항 효과 소자(2101)의 막(膜) 구성으로서, 제1 강자성층(2106) 및 제2 강자성층(2109)은 Fe, Co, Ni 등의 3d 천이 금속의 어느 하나의 원소를 포함하는 bcc 구조를 가지는 재료로 구성되고, 제1 비자성층(2110)에 MgO를 이용한 구성이 알려져 있다. 통상, 이러한 재료를 이용하여 자기저항 효과 소자를 제작하면, 소자 크기에 비해 제1 강자성층(2106)과 제2 강자성층(2109)의 막 두께가 얇기 때문에, 막면(膜面) 수직 방향으로 큰 반자계(反磁界)가 작용하고, 결과적으로 제1 강자성층(2106)과 제2 강자성층(2109)의 자화는 막면에 평행한 방향으로 향한다.
자화가 막면에 평행한 방향으로 향하고 있는 경우에, 스핀 전달 토크를 이용하여 자화의 방향을 반전시키기 위해서는, 막면 수직 방향으로 존재하는 큰 반자계에 의한 에너지 장벽을 넘을 필요가 있어, 스위칭 전류가 커진다고 하는 문제가 있다.
이 문제에 대한 해결 수단으로서는, 제1 강자성층(2106)과 제2 강자성층(2109)의 자화의 방향을 수직 방향으로 향하게 하는 것이다. 이 경우는, 스핀 전달 토크를 이용한 자화 반전 시에, 스핀 전달 토크에 의한 자화 반전에 즈음해서의 에너지 장벽은 반자계에 의해 감소하기 때문에, 스위칭 전류의 저감이 가능하다.
도 25는 비특허 문헌 1로 보고된 자기저항 효과 소자(2101)의 구조를 나타내는 단면도이다. 이 도에 나타내듯이, 자기저항 효과 소자(2101)는 그라운드층(ground layer)(2201)과, 그라운드층(2201) 상에 형성된 제1 강자성층(2106)으로 된 참조층과, 참조층 상에 형성되는 제1 비자성층(2110)과, 제1 비자성층(2110) 상에 형성되는 제2 강자성층(2109)으로 된 기록층과, 기록층 상에 형성되는 캡(cap)층(2202)으로 구성되어 있다.
비특허 문헌 1에 의하면, 자기저항 효과 소자(2101)에서는 제1 강자성층(2106)과 제2 강자성층(2109)에 CoFeB를 이용하여, 제1 비자성층(2110)에 MgO를 이용한 구성으로, CoFeB의 막 두께를 얇게 하고, 제1 비자성층(2110)의 MgO층과의 사이에 발생하는 계면 자기 이방성을 이용함으로써, 자화를 막면 수직 방향으로 향하게 하는 것이 가능하다.
상기와 같은 구성으로, 비특허 문헌 1에서는 100% 이상의 높은 자기저항 변화율("MR비"라고도 불리고 있음)을 유지한 채, 직경 40nm의 디바이스로, 열안정성 지수 40과, 49μA라고 하는 낮은 기입 전류가 실현될 수 있는 것이 보고되어 있다. 그러나 열안정성 지수 40이라고 하는 수치는 1 비트의 정보를 10년간 보유하기 위해서는 충분한 값이지만, MRAM을 실현하기 위해 필요한 값인 열안정성 지수 70에는 도달하고 있지 않다고 하는 과제가 남아 있다.
도 26은 특허 문헌 1에 개시된 자기저항 효과 소자(2300)의 구조를 나타내는 단면도이다. 이 도에 나타내듯이, 특허 문헌 1의 도 9에 개시되어 있는 자기저항 효과 소자(2300)는, 그라운드층(2503)과, 그라운드층(2503) 상에 형성되는 고정층(2310)과, 고정층(2310) 상에 형성되는 비자성층(2370)과, 비자성층(2370) 상에 형성되는 강자성층으로 된 기록층(2380)과, 기록층(2380) 상에 형성되는 캡층(cap layer)(2504)으로 구성되어 있다. 고정층(2310)은 비자성층(2311)과, 강자성층(2312)과, 비자성층(2313)과, 강자성층(2314)의 5층 구조로 되고, 고정층의 자화 방향이 막면에 수직 방향에 의한 안정화, 즉, 열안정성을 향상시키는 것이 개시되어 있다. 고정층(2310) 내의 비자성층(2313)은 강자성층(2312)과 강자성층(2312)의 사이에 자기적인 결합을 발생시키는 것과, 구체적인 재료로서 MgO, Al2O3, SiO2와 같은 절연물과, Ru, Rh, V, Ir, Os, Re로 이루어진 금속을 들 수 있다.
[특허 문헌 1] 특개 2011－258596호 공보
[비특허 문헌 1] S. Ikeda, K. Miura, H. Yamamoto, K. Mizunuma, H. D. Gan, M. Endo, S. Kanai, F. Matsukura, and H. Ohno, Nature Mater., 9, 721, (2010) [비특허 문헌 2] M. Yamanouchi, R. Koizumi, S. Ikeda, H. Sato, K. Mizunuma, K. Miura, H. D. Gan, F. Matsukura, and H. Ohno, J. Appl. Phys. 109, 07C712, (2011) [비특허 문헌 3] D. C. Worledge, G. Hu, David W. Abraham, J. Z. Sun, P. L. Trouilloud, J. Nowak, S. Brown, M. C. Gaidis, E. J. O'Sullivan, and R. P. Robertazzi, Appl. Phys. Lett. 98, 022501, (2011) [비특허 문헌 4] S. S. P. Parkin, Phys. Rev. Lett. 67, 3598, (1991) [비특허 문헌 5] H. X. Yang, M. Chshiev, B. Dieny, J. H. Lee, A. Manchon, K. H. Shin, Phys. Rev. B. 84, 054401, (2011) [비특허 문헌 6] D. Abraham, D.C. Worledge, 56th Magnetism and Magnetic Materials, AF-01, AZ, USA, (2011)
이상, 설명했듯이, 수직자화 기록을 하는 자기저항 효과 소자에 있어서, 기록층의 열안정성 지수를 크게 하는 기록층을 얻을 수 없다고 하는 과제가 있다.
본 발명은 상기 과제에 감안하여, 수직자기 기록을 하는 기록층의 열안정성이 높은 자기저항 효과 소자 및 자기저항 효과 소자를 이용한 자기 메모리를 제공하는 것을 목적으로 하고 있다.
본 발명자들은 예의 연구를 행한 결과, 수직자기 기록층을, 제2 강자성층과 비자성 결합층과 제3 강자성층으로 이루어진 층 구조로 하고, 제2 강자성층과 제3 강자성층을 예를 들어 CoFeB 합금으로 하고, 비자성 결합층을 충분히 두께가 얇은 Ta 등으로 구성하면, 기록층의 수직자기 이방성 에너지 밀도를 약화시키지 않는다는 것을 찾아내고, 종래에 비해 큰 폭으로 열안정성을 향상시킴으로써 본 발명을 완성하기에 이르렀다.
즉, 본 발명에 관련되는 자기저항 효과 소자는 자화 방향이 막면 수직 방향에서 불변인 제1 강자성층을 포함하는 고정층과, 자화 방향이 막면 수직 방향에서 가변인 제2 강자성층과, 상기 제2 강자성층에 인접하여 설치되는 제1 비자성층과, 상기 제2 강자성층의 상기 제1 비자성층과는 반대 측의 면에 인접하여 설치되는 비자성 결합층과, 상기 비자성 결합층의 상기 제2 강자성층과는 반대 측의 면에 인접하여 설치된 자화 방향이 막면 수직 방향에서 가변인 제3 강자성층과, 상기 제3 강자성층의 상기 비자성 결합층과는 반대 측의 면에 인접하여 설치된 제2 비자성층을 구비하고, 상기 제2 강자성층 및 상기 제3 강자성층은 각각 Fe, Co, Ni 중의 적어도 하나를 포함하고, 또한, 박막 퇴적 직후에 아몰퍼스(amorphous) 상태로 되도록, 각각 B, C, N, O, F, Si, Al, P, S 중의 적어도 하나를 포함하고 있고, 상기 제2 강자성층과 상기 제3 강자성층의 자화 방향은 동일하고, 상기 제2 강자성층과 제3 강자성층의 합계 막 두께는 2nm 이상이고, 상기 비자성 결합층의 막 두께는 0.3nm 이상 1.0nm 미만인 것을 특징으로 한다.
본 발명에 관련되는 자기저항 효과 소자에 의하면, 자유층을 제2 강자성층과 비자성 결합층과 제3 강자성층으로 이루어진 3층 구조로 하고, 비자성 결합층으로서 Ta 등을 이용함으로써, 수직자화를 유지하면서 기록층의 막 두께를 두껍게 하는 것이 가능하게 되고, 열안정성 지수를 큰 폭으로 증가하는 것이 가능하다.
본 발명에 관련되는 자기저항 효과 소자에서, 상기 비자성 결합층은 Ta, Hf, Zr, Nb, Mo, Ti 중의 적어도 하나를 포함하는 금속으로 구성되는 것이 바람직하다. 특히, 상기 비자성 결합층은 Ta를 포함하는 금속인 것이 바람직하다. 이 경우, 열처리를 행함으로써 제2 강자성층 및 제3 강자성층으로부터 B나 C 등의 첨가 재료를 비자성 결합층이 흡수하고, 제2 강자성층 및 제3 강자성층의 결정화를 촉진할 수가 있다. 또, 비자성 결합층이 제2 강자성층 및 제3 강자성층의 수직자기 이방성 에너지 밀도를 약화시키는 일도 없다. 또한, 본 발명자들은 비자성 결합층에 Ta를 이용함으로써 이러한 효과가 얻어지는 것을 실험으로 확인하고 있다. 또, 이론적인 고찰로부터, Ta와 마찬가지의 효과가 Hf, Zr, Nb, Mo, Ti에서도 얻어지는 것을 알 수 있다.
본 발명에 관련되는 자기저항 효과 소자에서, 특히, 상기 제2 강자성층 및 상기 제3 강자성층은 Co와 Fe와 B를 함유하고 있는 것이 바람직하고, 구체적으로는, Co－Fe－B 합금 등으로 이루어지는 것이 바람직하다.
본 발명에 관련되는 자기저항 효과 소자에서, 상기 제1 비자성층 및 상기 제2 비자성층은 N, O, C 중의 적어도 하나를 포함하고 있는 것이 바람직하다. 특히, 상기 제1 비자성층 및 상기 제2 비자성층은 산화마그네슘으로 이루어지는 것이 바람직하다. 구체적으로는, Mg－O, Al－O, Si－O 등으로 이루어진다.
또, 제2 비자성층의 막 두께는 0.5~2nm이며, 제1 비자성층의 막 두께는 제2 비자성층의 막 두께보다 얇게 되어 있는 것이 바람직하다. 본 발명에 관련되는 자기저항 효과 소자로부터 정보를 독출(read out)하는 경우에는, 자기저항 효과가 이용된다. 제2 비자성층은 이 자기저항 효과의 저항값에 영향을 준다. 따라서 그 막 두께는 양호한 독출 특성이 얻어질 수 있는 막 두께인 것이 바람직하다. 예를 들면, 제1 비자성층에 Mg－O를 이용한 경우, 그 터널 저항은 Mg－O층의 막 두께에 대해서 지수 함수적으로 변화한다. 양호한 독출 특성을 얻기 위해서는 자기저항 효과 소자의 터널 저항은 대체로 0.5~100kΩ으로 설계된다. 이러한 터널 저항이 얻어지는 Mg－O층의 막 두께는, 소자의 크기에도 따르지만, 대체로 0.5~2nm 정도이다. 또, 제1 비자성층은 제2 강자성층에 수직자기 이방성을 부여할 수 있을만한 막 두께를 가지고 있으면 좋다. 이것은 예를 들면 제1 비자성층에 Mg－O를 이용한 경우에는, 대체로 0.5nm 이상의 막 두께에 있어서 실현된다.
본 발명에 관련되는 자기저항 효과 소자는 상기 비자성 결합층의 막 두께가 0.2nm 이상 1.0nm 미만이라도 좋다. 또한, 상기 비자성 결합층의 막 두께가 0.2nm 이상 0.6nm 미만이라도 좋다. 비자성 결합층의 막 두께가 너무 얇으면, 제2 강자성층 및 제3 강자성층으로부터의 첨가 원소의 흡수 효과가 없어지고, 제2 강자성층 및 제3 강자성층의 자화 용이축(容易軸)이 수직 방향으로 향하기 어려워진다. 한편, 비자성 결합층의 막 두께가 너무 두꺼우면, 제2 강자성층 및 제3 강자성층이 독립적으로 행동하게 되어, 열안정성 향상의 효과가 얻어지지 않는다. 이와 같은 것 때문에 비자성 결합층의 막 두께의 상한 및 하한이 결정된다.
본 발명자들은 비자성 결합층에 Ta를 이용한 경우에 대해, Ta층의 막 두께를 0nm로부터 1.0nm까지 전개하여 소자를 제작하고, 제2 강자성층 및 제3 강자성층의 자화의 상태나 외부 자장, 전류에 대한 행동을 실험으로 조사했다. 그 결과, Ta의 막 두께가 0.2nm 미만인 때는 제2 강자성층 및 제3 강자성층은 수직자화 용이축으로 되지 않고, 또 Ta의 막 두께가 0.6nm 이상인 때에는, 제2 강자성층 및 제3 강자성층은 수직자화로는 되지만 결합이 약하고 서로 독립적으로 행동하는 것이 확인되었다. 또한, 이 막 두께 범위는 비자성 결합층에 이용되는 재료나 제2 강자성층 및 제3 강자성층에 이용되는 재료, 막 두께, 및 자기저항 효과 소자의 성막 후의 열처리 온도에 의해, 적절히 변경될 수 있다.
본 발명에 관련되는 자기저항 효과 소자는 상기 제2 강자성층 및 상기 제3 강자성층의 막 두께가 0.8nm 이상 60nm 이하인 것이 바람직하다. 제2 강자성층과 제3 강자성층과의 합계 막 두께의 하한에 관해서는, 제2 강자성층과 제3 강자성층에 있어서의 수직 방향이 자화 용이축으로 되면, 어느 정도 얇아도 좋고, 이론적으로는 막 두께의 하한은 0으로 된다. 그러나 현실에서는 막 두께가 저감되면 제2 강자성층 및 제3 강자성층은 서서히 상자성(常磁性)적으로 행동하게 된다. 이 강자성으로부터 상자성으로 천이하는 막 두께는 박막의 성막이나 어닐링(annealing)의 상태에 강하게 의존하지만, 대체로 0.4~0.9nm 정도이다. 이 때문에 제2 강자성층과 제3 강자성층의 합계 막 두께는 0.8nm 이상인 것이 바람직하다. 또, 열안정성, 동작의 안정성 및 제조 용이성을 높이기 위해서는, 이러한 강자성층의 합계 막 두께를 두껍게 할 필요가 있기 때문에, 제2 강자성층과 제3 강자성층의 합계 막 두께는 2nm 이상인 것이 더욱 바람직하다.
본 발명에 관련되는 자기저항 효과 소자는 상기 제1 강자성층에 접속되는 제1 전류 단자와, 상기 제2 강자성층에 접속되는 제2 전류 단자를 가지며, 상기 제1 강자성층은 상기 제1 비자성층에 대해서 상기 제2 강자성층과는 반대 측의 면에 인접하여 설치되고, 상기 제2 강자성층 및 상기 제3 강자성층은 전류에 의해 스핀 주입(spin injection) 자화 반전하는 것이 바람직하다.
이 경우, 본 발명에 관련되는 자기 메모리는 서로 평행하게 배치된 복수의 소스 라인과, 상기 소스 라인과 교차하는 방향으로 서로 평행하게 배치된 복수의 워드 라인과, 상기 소스 라인에 평행하게 배치된 복수의 비트 라인과, 상기 비트 라인과 상기 워드 라인이 교차하는 부분에 설치된 본 발명에 관련되는 자기저항 효과 소자와, 상기 자기저항 효과 소자의 막면 수직 방향으로 전류를 인가하는 회로를 가지며, 상기 자기저항 효과 소자의 일단은 선택 트랜지스터의 소스/드레인 전극에 전기적으로 접속되고, 상기 자기저항 효과 소자의 타단은 상기 비트 라인에 전기적으로 접속되고, 상기 워드 라인은 상기 선택 트랜지스터의 게이트 전극에 전기적으로 접속되고, 상기 소스 라인은 상기 선택 트랜지스터의 소스/드레인 전극에 전기적으로 접속되는 것을 특징으로 한다.
또, 본 발명에 관련되는 자기저항 효과 소자는 제1 전류 단자와 제2 전류 단자와 제3 전류 단자를 가지며, 상기 제2 강자성층 및 상기 제3 강자성층은 서로 반대 방향으로 자화된 제1 자화 고정 영역 및 제2 자화 고정 영역과, 자화 방향이 가변인 자화 자유 영역을 가지며, 상기 고정층은 상기 제1 전류 단자에 접속되고, 상기 제1 자화 고정 영역은 상기 제2 전류 단자에 접속되고, 상기 제2 자화 고정 영역은 제3 전류 단자에 접속되어도 좋다.
　이 경우, 본 발명에 관련되는 자기 메모리는 서로 평행하게 배치된 복수의 제1 비트 라인 및 제2 비트 라인과, 상기 제1 비트 라인 및 제2 비트 라인과 교차하는 방향으로 서로 평행하게 배치된 복수의 워드 라인과, 상기 제1 비트 라인 및 제2 비트 라인과 상기 워드 라인이 교차하는 부분에 배치된 본 발명에 관련되는 자기저항 효과 소자와, 상기 자기저항 효과 소자의 막면 내 및 막면 수직 방향으로 전류를 인가하는 회로를 가지며, 상기 제2 전류 단자는 제1 선택 트랜지스터의 소스/드레인 전극에 전기적으로 접속되고, 상기 제3 전류 단자는 제2 선택 트랜지스터의 소스/드레인 전극에 전기적으로 접속되고, 상기 제1 선택 트랜지스터의 또 한쪽의 소스/드레인 전극은 상기 제1 비트 라인에 접속되고, 상기 제2 선택 트랜지스터의 또 한쪽의 소스·드레인 전극은 상기 제2 비트 라인에 접속되고, 상기 제1 선택 트랜지스터 및 상기 제2 선택 트랜지스터의 게이트 전극은 상기 워드 라인에 접속되는 것을 특징으로 한다.
이 제1~제3 전류 단자를 가지는 경우, 본 발명에 관련되는 자기저항 효과 소자는 강자성층과 비자성층을 적층한 적층 구조를 3 단자 자벽(磁壁) 이동형 자기 메모리에 적용하여 이루어지기 때문에, 작은 기입 전류 및 큰 독출 신호를 동시에 가지고 있다. 또, 제1 자화 자유층이, 적어도 제1 비자성층, 제2 강자성층, 비자성 결합층, 제3 강자성층이 이 순서로 적층된 적층 구조를 가지고 있고, 제2 강자성층 및 제3 강자성층의 합계 막 두께를 크게 할 수가 있기 때문에, 데이터의 보유 특성을 비약적으로 높일 수가 있고, 열안정성, 동작의 안정성 및 제조 용이성을 높일 수가 있다.
또, 이 경우, 제2 강자성층과 제1 비자성층과의 경계의 제1 계면 및 제3 강자성층과 제2 비자성층과의 경계의 제2 계면에 있어서의 계면 자기 이방성에 의해, 제2 강자성층 및 제3 강자성층의 자화 용이축이 기판 수직 방향으로 되도록 구성되는 것이 바람직하다. 이 경우, 제2 강자성층, 제3 강자성층과 제2 비자성층, 제1 비자성층의 조합은, 제1 계면 및 제2 계면에 있어서의 기판 수직 방향의 계면 자기 이방성이 발현되는 재료의 조합으로 이루어질 필요가 있다. 또, 제2 강자성층과 제3 강자성층은 자기적으로 결합하고 있을 필요가 있기 때문에, 비자성 결합층의 막 두께는 충분히 얇은 것이 바람직하다. 또한, 제1 비자성층, 제2 강자성층, 비자성 결합층, 제3 강자성층은 어느 것이나 단일 재료만으로 구성될 필요는 없고, 다른 복수의 재료가 적층된 구조라도 좋다.
본 발명에 관련되는 자기 메모리는 본 발명에 관련되는 자기저항 효과 소자에의 정보의 기입, 및 본 발명에 관련되는 자기저항 효과 소자로부터의 정보의 독출을 행할 수가 있다. 본 발명에 관련되는 자기 메모리는 본 발명에 관련되는 자기저항 효과 소자를 이용하고 있기 때문에, 작은 기입 전류 및 큰 독출 신호를 가지며, 열안정성, 동작의 안정성 및 제조 용이성이 높다.
또한, 본 발명에 관련되는 자기저항 효과 소자에서, 상기 고정층은 제1 강자성층과 제2 비자성 결합층과 제4 강자성층으로 이루어지고, 제4 강자성층의 자화 방향은 제1 강자성층과 동일해도 좋다. 또, 상기 고정층은 제1 강자성층과 제3 비자성 결합층과 제5 강자성층으로 이루어지고, 제5 강자성층의 자화 방향은 제1 강자성층과 반대라도 좋다. 또, 제1 강자성층과 제3 비자성 결합층의 사이에, 제4 비자성층과, 자화 방향이 불변이고 또한 그 자화 방향이 제1 강자성층의 자화 방향과 동일한 제6 강자성층을 더 구비하고 있어도 좋다. 또, 제3 비자성 결합층은 Ru, Rh, Ir, Cr 중 어느 하나를 포함하는 금속으로 되어도 좋다. 또, 제2 및 제4 비자성 결합층은 Ta, Cr, V의 어느 하나를 포함하는 합금으로 되어도 좋다. 또, 제4 및 제5 및 제6 강자성층은 Co, Fe, Ni 중 적어도 하나를 포함하는 금속과 Pt 혹은 Pd를 포함하는 금속을 교호로 적층한 적층막으로 되어도 좋다.
또, 본 발명에 관련되는 자기저항 효과 소자에서, 상기 고정층은 적어도 일부가 상기 제1 자화 고정 영역 및 상기 제2 자화 고정 영역의 자화 방향에 따라 상기 자화 자유 영역을 연장한 영역에 겹쳐지도록 배치되어 있어도 좋다. 이 경우, 고정층과 제2 비자성층과 자화 자유 영역을 관통하는 방향으로 전류가 흐르기 때문에, 자화 자유 영역의 자화와 고정층의 자화의 상대각에 의해 생기는 자기저항 효과를 이용하여, 자화 자유 영역에 저장되어 있는 기억 정보를 독출할 수가 있다. 고정층은 자화 자유 영역에 대해서 적어도 일부분이 오버랩(overlap)되어 있으면 좋고, 그 크기도 자화 자유 영역보다도 크게 형성되어 있어도 좋다.
본 발명에 의하면, 수직자기 기록을 하는 기록층의 열안정성이 높은 자기저항 효과 소자 및 자기저항 효과 소자를 이용한 자기 메모리를 제공할 수가 있다.
도 1은 본 발명의 제1 실시 형태의 자기저항 효과 소자를 나타내는 단면도이다.
도 2는 본 발명의 제1 실시 형태의 자기저항 효과 소자의 자유층의 자화를 나타내는 모식도이다.
도 3의 (a)~(c)는 비자성 결합층의 재료로서 Ta, Ru, Pd를 이용한 경우의 자화 곡선을 나타내는 도, (d) 및 (e)는 비자성 결합층의 재료로서 Ta를 이용하고, 그 층 두께를 변화시킨 경우의 자화 곡선을 나타내는 도이다.
도 4의 (a)~(c)는 실시예 2의 자기저항 효과 소자의 외부 자장 인가에 의한 자기저항 효과를 나타내는 도이다.
도 5는 본 발명의 제1 실시 형태의 자기저항 효과 소자와 도 24에 나타낸 종래 구조의 자기저항 효과 소자의 열안정성을 비교하는 도이다.
도 6은 도 1에 나타내는 구조의 자기저항 효과 소자를, 전류(스핀 전달 토크)를 이용하여 기록층의 자화를 반전시킨 결과를 나타내는 도이다.
도 7은 본 발명의 제1 실시 형태의 자기저항 효과 소자의 변형예 1을 나타내는 단면도이다.
도 8은 본 발명의 제1 실시 형태의 자기저항 효과 소자의 변형예 2를 나타내는 단면도이다.
도 9는 본 발명의 제1 실시 형태의 자기저항 효과 소자의 변형예 3을 나타내는 단면도이다.
도 10은 본 발명의 제1 실시 형태의 자기저항 효과 소자의 변형예 4를 나타내는 단면도이다.
도 11은 본 발명의 제1 실시 형태의 자기저항 효과 소자의 변형예 5를 나타내는 단면도이다.
도 12는 본 발명의 제1 실시 형태의 자기저항 효과 소자의 변형예 6을 나타내는 단면도이다.
도 13은 본 발명의 제1 실시 형태의 자기저항 효과 소자의 변형예 7을 나타내는 단면도이다.
도 14는 본 발명의 제1 실시 형태의 자기저항 효과 소자를 기억 소자로 한, 본 발명의 제1 실시 형태의 자기 메모리(MRAM)의 구성을 나타내는 블록도이다.
도 15는 본 발명의 제2 실시 형태의 자기저항 효과 소자를 나타내는 (a) 사시도, (b) 단면도, (c) 제1 자화 자유화의 평면도이다.
도 16은 도 15에 나타내는 자기저항 효과 소자의, 제1 자화 자유층과 제2 비자성층의 적층 구조를 나타내는 단면도이다.
도 17은 도 15에 나타내는 자기저항 효과 소자의, (a) 제1 자화 자유층과 자화 고정층의 위치 관계를 나타내는 단면도, (b) 그 변형예를 나타내는 단면도이다.
도 18은 도 15에 나타내는 자기저항 효과 소자의, (a) 메모리 정보로서 '0'이 저장된 상태, (b) 메모리 정보로서 '1'이 저장된 상태의 자화 구조를 나타내는 단면도이다.
도 19는 도 15에 나타내는 자기저항 효과 소자의, (a) 메모리 정보로서 '1'을 기입할 때의 동작 방법, (b) 메모리 정보로서 '0'을 기입할 때의 동작 방법을 나타내는 단면도이다.
도 20은 도 15에 나타내는 자기저항 효과 소자의, (a) 메모리 정보로서 '0'을 독출할 때의 동작 방법, (b) 메모리 정보로서 '1'을 독출할 때의 동작 방법을 나타내는 단면도이다.
도 21은 본 발명의 제2 실시 형태의 자기저항 효과 소자의 변형예 8을 나타내는 (a) 사시도, (b) x－z 단면도, (c) y－z 단면도이다.
도 22는 본 발명의 제2 실시 형태의 자기 메모리를 나타내는 회로 블록도이다.
도 23은 도 22에 나타내는 자기 메모리의 자기 메모리 셀을 나타내는 회로도이다.
도 24는 종래의 자기저항 효과 소자를 가지는 자기 메모리의 메모리 셀을 모식적으로 나타내는 단면도이다.
도 25는 비특허 문헌 1에서 보고된 자기저항 효과 소자의 구조를 나타내는 단면도이다.
도 26은 특허 문헌 1에 개시된 자기저항 효과 소자의 구조를 나타내는 단면도이다.
이하, 도면을 참조하면서 본 발명을 몇 가지의 실시 형태에 기초하여 구체적으로 설명한다.
[본 발명의 제1 실시 형태의 자기저항 효과 소자］
도 1은 본 발명의 제1 실시 형태의 자기저항 효과 소자(101)의 구조를 나타내는 단면도이고, 도 2는 본 발명의 자기저항 효과 소자(101)의 자유층의 자화를 나타내는 모식도이다.
도 1에 나타내듯이, 자기저항 효과 소자(101)는 그라운드층(201)과, 그라운드층(201)에 인접하여 형성된 제1 강자성층(106)으로 되고 막면 내의 자화 방향이 수직인 고정층과, 고정층에 인접하여 형성되는 제1 비자성층(110)과, 제1 비자성층(110)에 인접하여 형성되는 제2 강자성층(109)과 비자성 결합층(203)과 제3 강자성층(204)으로 이루어지는 자유층과, 제3 강자성층(204)에 인접하여 형성되는 제2 비자성층(205)과, 제2 비자성층(205) 상에 형성되는 캡층(cap layer)(202)을 포함하여 구성되어 있다. 자화가 고정된 고정층은 자화가 가변인 자유층에 대해서 참조층이라고도 불리고 있다. 또, 자화 방향이 가변인 자유층은 그 자화 방향에 따라 기록할 수 있으므로 기록층이라고도 불리고 있다.
고정층(참조층)으로 되는 제1 강자성층(106)은 자화 방향이 고정되어 있다.
자화 방향이 가변인 자유층(기록층)의 제2 강자성층(109)과 제3 강자성층(204)의 재료는, Co, Fe, Ni 등의 3d 강자성 천이 금속 원소를 적어도 하나 포함하고, 첨가 재료 B, C 등의 재료를 적어도 하나 포함하는 재료로 구성된다.
또한, 그라운드층(201)과 캡층(cap layer)(202)은 전극 또는 전극층으로도 불리고 있고, 자기저항 효과 소자(101)의 전류 공급 단자가 된다. 그라운드층(201)은 기판 상에 형성하여도 좋다. 이러한 기판으로서는 MgO 기판, Si 기판, 열산화막 부착 Si 기판 등을 사용할 수가 있다.
그라운드층(201)으로서는 표면 거칠기가 작고, 상기 제1 강자성층(106)에 대해 막면 수직 방향으로 bcc ＜001＞ 배향을 실현할 수 있는 재료가 후보로 된다. 구체적으로는, Ta나 Ta와 Ru를 교호로 적층한 Ta/Ru/Ta 적층막이 이용된다. 캡층(202)에는 구체적으로는 Ta 등이 이용된다.
도 2(a)에 나타내듯이, 상기 자유층에 있어서 제2 강자성층(109)과 제3 강자성층(204)의 자화 방향은 동일하고, 또한 면직(面直) 방향, 즉, 제2 강자성층(109)의 면의 수직 방향, 도에서는 화살표(↑)의 지면(紙面) 수직 방향이다. 이 제2 강자성층(109)과 제3 강자성층(204)의 자화 방향은, 도 2(a)에 나타내듯이, 그라운드층(201)과 캡층(202)으로 이루어지는 전극에 흐르는 전류의 방향을 반전함으로써 변경할 수가 있다(도 2(b) 참조). 즉, 상기 자유층은 스핀 주입으로 자화 반전이 가능한 층이다. 자화 방향에 관해서는 면직 방향을 수직자화 방향, 면내(面內) 방향을 수평 자화 방향이라고 부르는 경우도 있다.
제1 비자성층(110)의 재료는 MgO, Al2O3, SiO2 등의 산소를 포함하는 화합물이다. 제1 비자성층(110)은 상기 제1 강자성층(106)과 제2 강자성층(109)의 재료의 조합으로 자기저항 변화율이 커지고, 또한 계면 자기 이방성이 발현하는 재료가 바람직하다.
제2 비자성층(205)은 기록층 중의 제3 강자성층(204)과의 사이에서 계면 자기 이방성을 발현하는 재료가 바람직하고, MgO, Al2O3, SiO2 등의 산소를 포함하는 화합물을 들 수 있다.
기록층 중의 비자성 결합층(203)의 재료로서는, 열처리를 행함으로써 B나 C 등의 첨가 재료를 제2 강자성층(109), 제3 강자성층(204)로부터 흡수하는 것이 가능한 재료로서, 또한 제2 강자성층(109)과 제3 강자성층(204)의 수직자기 이방성 에너지 밀도를 약화시키지 않는 것이 중요하다. 비자성 결합층(203)의 비자성층의 재료로서 Ta, Hf, W, Zr, Nb, Mo, Ti 등을 들 수 있고, 특히 Ta가 바람직하다는 것을 알게 되었다.
제2 강자성층(109)과 제3 강자성층(204)에 CoFeB로 된 3개의 원자로 이루어진 강자성체를 사용할 수가 있다. 이 경우, CoFeB의 각 원자의 조성을 (Co100 － XFeX)100－ YBY로서 나타낸 경우에는, B의 조성 Y는 원자수비(原子數比)로 15~25at%의 범위인 것이 바람직하고, Fe의 조성에 대해서는 X는 20at% 이상의 영역인 것이 바람직하다. 또, 제2 강자성층(109)과 제3 강자성층(204)의 막 두께의 합계는 수직자화를 유지할 수 있는 영역으로 설정될 필요가 있다.
다음으로, 기록층의 수직자화를 유지할 수 있는 두께에 대해 설명한다.
계면 자기 이방성을 발생하는 계면을 2매 가지는 강자성체의 자기적인 에너지는, 아래와 같이 식 (1)에 의해 표시된다.
Keff = 2Ki/t－Ms2/2μ0　　　　　(1)
실효적인 자기 이방성 에너지 밀도의 부호가 음(-)으로 되는 경우는 면내가 자화 용이축으로 되고, 양(+)으로 되는 경우는 면직 방향이 자화 용이축으로 된다.
따라서 Keff=0으로 하면, 자화 용이축이 면내 방향으로부터 면직 방향으로 변하는 임계 막 두께(tth)에 관한 아래 식 (2)가 얻어진다.
tth = 2 Ki/(Ms2/2μ0)　　　　　　(2)
식 (2)에 의해, Ki의 증가와 Ms의 감소가 임계 막 두께의 증가에 효과적이라는 것을 알 수 있다.
비특허 문헌 5에 의하면, 이상적인 Fe/MgO 구조로 얻어지는 Ki는 3mJ/m2 정도이다. 한편, Ms에 대해서는 비특허 문헌 6에서, 0.38T로 된 CoFeB 조성이 사용되고 있다. 이상의 값을 식 (2)에 대입하면, 임계 막 두께 tth는 60nm로 된다. 따라서 제2 강자성층(109)과 제3 강자성층(204)의 막 두께의 합계는 60nm 이하로 설계한다.
기록층 중의 비자성 결합층(203)의 두께는 제2 강자성층(109)과 제3 강자성층(204)의 사이에 충분한 크기의 자기적인 결합을 공급하는 막 두께로 설정한다.
비자성 결합층(203)으로서 Ru, Pd에 대해서도 검토를 행하였다.
도 3(a) ~ 도 3(e)는 비자성 결합층(203)의 재료로서 Ta, Ru, Pd를 이용한 경우의 자화 곡선이다. 도 3에는 도 1에 나타낸 자기저항 효과 소자(101)의 구조에서, 비자성 결합층(203)의 재료로서 Ta, Ru, Pd를 이용하고, 제2 강자성층(109)과 제3 강자성층(204)으로 CoFeB를 이용한 적층막의 자화 곡선을 나타내고 있다. 도 3의 횡축은 인가 자계 μ0H(T)이고, 종축은 자화(임의 눈금)이다. 도 3(a) ~ 도 3(c)는 비자성 결합층(203)의 재료로서 Ta, Ru, Pd를 이용하고, 그 층 두께를 0.4nm로 한 경우이며, 실선은 수직 방향의 자화 곡선이며, 점선은 면내 방향의 자화 곡선이다. 도 3(d) 및 도 3(e)는 비자성 결합층(203)의 재료로서 Ta를 이용하고, 그 층 두께를 각각 0.2nm 및 0.4nm로 한 경우이며, 흑색의 실선은 수직 방향의 자화 곡선이고, 회색의 실선은 면내 방향의 자화 곡선이다.
도 3에 나타내듯이, Ta를 비자성 결합층(203)으로서 이용하고, 그 층 두께를 0.4nm로 한 경우에는, 자화 용이축이 면직 방향으로 향하고 있는 것에 반해, Ru, Pd를 비자성 결합층(203)으로서 이용한 경우에는, 자화 용이축이 면내 방향으로 향하고 있는 것을 알 수 있다. 즉, CoFeB층의 자화 용이축을 면직 방향으로 유지하기 위해서는, 비자성 결합층(203)으로서 Ta를 이용하고, 그 층 두께를 0.3 내지 0.5nm 정도로 하는 것이 바람직하다고 하는 것을 알게 되었다.
본 발명자들은 비자성 결합층(203)으로서 기능하는 재료를 탐사하는 것을 목적으로, Ta/MgO/CoFeB/캡층 혹은 Ta/그라운드층/CoFeB/MgO/Ta라고 하는 적층 구조에 있어서, 여러 가지의 재료를 그라운드(ground) 재료 혹은 캡층(202)으로 이용하여, CoFeB층의 자기 이방성 에너지 밀도의 그라운드 재료(캡 재료) 의존성을 조사하였다. 그 결과, Rh캡을 이용한 경우, Ta캡을 이용한 경우에 비해, 수직자기 이방성 에너지가 약화되는 것을 확인하였다. V에 대해서는 Ta와 동족이지만, Ta를 이용한 경우보다도 수직자기 이방성 에너지 밀도가 작은 것이 보고되고 있고(비특허 문헌 6 참조), 또 본 발명자들의 그룹에서도 마찬가지의 실험 사실을 확인하고 있다.
[실시예 1］
본 발명의 제1 실시 형태의 자기저항 효과 소자(101)는 이하와 같이 하여 제작할 수가 있다.
최초로, 산화막 부착 Si 기판 상에, 그라운드층(201)과, 고정층(106)과, 제1 비자성층(110)과, 제2 강자성층(109)과 비자성 결합층(203)과 제3 강자성층(204)으로 이루어진 기록층과, 제2 비자성층(205)과, 캡층(202)의 순서로, 소정의 두께로 퇴적한다. 자유층이나 고정층(106)의 강자성체 재료로서는, CoFeB 등으로 된 합금을 이용할 수가 있다. 자유층 중의 비자성 결합층(203)으로서는 상기한 Ta 등을 이용할 수가 있다. 제1 비자성층(110) 및 제2 비자성층(205)로서는 MgO를 이용할 수가 있다. 이러한 각 층의 퇴적 방법으로서는 물리 증착법인 스퍼터(sputter)법, 분자선 에피택셜 성장법(MBE(Molecular Beam Epitaxy)법) 등을 이용할 수가 있다.
다음으로, 전극 형성 공정에는 마스크 공정이나 에칭 공정에 의해 자기저항 효과 소자(101)의 패턴을 그라운드층(201) 및 캡층(202)에 형성하여, 자기저항 효과 소자(101)를 제작할 수가 있다.
이상의 결과에 따라, 본 발명에 의해, 비자성 결합층(203)으로서 Ta를 이용하여, 도 1에 나타낸 구조를 제작함으로써 높은 열안정성을 나타내는 자기저항 효과 소자(101)를 제작할 수 있다는 것을 알게 되었다.
본 발명의 구조를 이용하여 열안정성이 높은 기록층을 제작하기 위해서는, 이하와 같은 조건이 필요하다.
(1) Ta 등으로 된 비자성 결합층(203)은 제2 강자성층(109)과 제3 강자성층(204)의 사이에 자기적인 결합을 발생시킬 것.
(2) 비자성 결합층(203)은 열처리를 행한 후에, 기록층의 재료인 B나 C를 흡수 가능하여 제2 강자성층(109)과 제1 비자성층(110), 및 제3 강자성층(204)과 제2 비자성층(205) 사이에 발생하는 계면 자기 이방성을 증가시킬 것.
(3) 기록층 내의 제2 강자성층(109)과 제3 강자성층(204)의 수직자기 이방성 에너지 밀도를 약화시키지 않을 것.
(4) 기록층 내의 제2 강자성층(109)과 제3 강자성층(204)의 사이에 자기적인 결합을 얻기 위해 비자성 결합층(203)의 막 두께를 충분히 얇게 할 수 있을 것.
［실시예 2］
실시예 2에서는, 실시예 1의 결과를 받아서, 비자성 결합층(203)의 재료를 Ta로 하고, 제1 강자성층(고정층)(106), 기록층의 제2 강자성층(109) 및 제3 강자성층(204)의 자성층 재료가 CoFeB이고, 제1 비자성층(110)과 제2 비자성층(205)의 재료가 MgO인 경우를 예로서 설명한다.
도 4(a) ~ 도 4(c)는 실시예 2의 자기저항 효과 소자(101)의 외부 자장 인가에 의한 자기저항 효과를 나타내는 도이다. 횡축은 자기저항 효과 소자(101)에 인가되는 자장μ0H(mT)이고, 종축은 자기저항 효과 소자(101)의 저항값(kΩ)이다.
도 4에는 일례로서 도 1에 나타낸 구조에서, 자화가 고정된 제1 강자성층(고정층)(106)의 CoFeB 막 두께를 0.9nm, 기록층으로 되는 제2 강자성층(109)의 CoFeB 막 두께를 1.6nm, 제3 강자성층(204)의 CoFeB 막 두께를 1nm로 하고, 제1 비자성층(110)과 제2 비자성층(205)의 MgO 막 두께를 0.9nm로 하고, 비자성 결합층(203)의 Ta 막 두께를 0.4, 1.0nm로 변화시킨 경우의 자기저항 효과 소자(101)의 저항 변화를 막면에 대해 수직 방향으로 자계를 인가하여 측정한 결과를 나타내고 있다.
도 4(a)에 나타내듯이, 비자성 결합층(203)의 Ta 막 두께(tTa)가 0.4nm인 자기저항 효과 소자(101)는 전형적인 마이너 RH 곡선이다.
　이에 반해, Ta 막 두께가 1.0nm의 경우에는, 도 4(b)와 도 4(c)에 나타낸 2종류의 마이너 RH 곡선이 얻어지고, 이것은 Ta를 통한 CoFeB층 사이의 자기적인 결합이 약하기 때문에 생기고 있다. 도 4(b), 도 4(c)에서는 어느 경우에도 측정의 초기에 부(負)방향으로 큰 자계를 인가하고, 모든 강자성층의 자화 방향을 일 방향(하향)에 맞추고 있다. 도 4(b)에서는 정(正)방향으로 자계를 인가하고, 제2 강자성층(109)이 반전한 직후에 외부 자계를 감소시키고 있다. 한편, 도 4(c)에 나타낸 예에서는 제2 강자성층(109)이 반전한 후에도 정방향의 자계를 인가하고, 114mT의 자계를 인가한 후, 외부 자계를 감소시키고 있다.
도 4(b)에서는 비자성 결합층(203)인 Ta 상의 CoFeB층은 자화 반전하지 않고, 하향으로 고정된 그대로 제2 강자성층(109)의 CoFeB층의 자화를 반전시키고 있다. 이때에, 제1 강자성층(106)의 자화 방향도 하향으로 고정되어 있기 때문에, 제2 강자성층(109)에는 제1 강자성층(106) 및 제3 강자성층(204)로부터 다이폴(dipole) 자계가 인가된다. 결과적으로, 쉬프트(shift) 자계가 45mT라고 하는 매우 큰 값으로 되어 있다.
한편, 도 4(c)의 예에서는 제2 강자성층(109)이 반전된 후에도, 정방향의 자계 강도를 증가시켜, 비자성 결합층(203)으로 되는 Ta 상의 CoFeB층도 자화 반전시킨 상태, 즉 비자성 결합층(203)으로 되는 Ta 위의 CoFeB층의 자화 방향을 상향으로 고정한 상태에서 RH 곡선을 측정하고 있다. 이 경우에는 제3 강자성층(204)으로부터의 다이폴 자계가 제1 강자성층(106)으로부터의 다이폴 자계를 없애기 때문에, 쉬프트 자계는 5mT라고 하는 작은 값으로 된다.
이상의 결과에 의해, 비자성 결합층(203)의 Ta가 0.4nm인 경우에는, 제2 강자성층(109)과 제3 강자성층(204)은 강자성적으로 결합하고 있는데 반해, 비자성 결합층(203)의 Ta가 1.0nm인 경우에는, 비자성 결합층(203)의 상하의 CoFeB층은 독립적으로 반전하고 있다는 것을 알게 되었다.
이에 의해, 본 발명의 자기저항 효과 소자(101)에서는, 비자성 결합층(203)의 Ta막 두께를 1.0nm 미만으로 설계할 필요가 있다는 것을 알게 되었다.
발명의 효과에서 말한 것과 같이, 본 발명에 의해 자기저항 효과 소자(101)의 열안정성을 향상시키는 것이 가능하다.
도 5는 본 발명의 자기저항 효과 소자(101)와, 도 15에 나타낸 종래 구조의 자기저항 효과 소자의 열안정성을 비교하는 도이다. 도 5의 횡축은 기록층의 면적(nm2)이고, 종축은 열안정 지수(E/kBT)이다.
비교예는 자화가 고정된 제1 강자성층(2106)의 막 두께를 0.9nm, 자화 방향이 가변인 제2 강자성층(2109)의 막 두께를 1.6nm, 제1 비자성층(2110)의 막 두께를 0.9nm로 한 자기저항 효과 소자(2101)의 열안정성 지수이다.
실시예의 자기저항 효과 소자는 도 1에 나타내는 소자 구조를 가지고 있고, 본 발명에서 찾아낸 Ta를 비자성 결합층(203)에 적용하고, 실시예 2에 나타낸 것과 같이 제2 강자성층(109)과 제3 강자성층(204) 사이에 충분한 자기적인 결합을 얻기 위해서 Ta 막 두께를 0.4nm로 하였다. 도 5에서는 자기저항 효과 소자(101)의 열안정성 지수를 소자의 면적에 대해서 나타냈다.
어느 소자 면적에서도, 본 발명에서 이용한 Ta를 비자성 결합층(203)으로서 이용한 구조를 구비하는 자기저항 효과 소자(101)가 높은 열안정성을 나타내고 있고, MRAM의 실현에 필요한 열안정성 지수 80 이상의 값을 실현할 수 있다는 것을 알 수 있다.
도 6은 도 1의 구조의 자기저항 효과 소자(101)를, 전류(스핀 전달 토크(spin transfer torque))를 이용하여 기록층의 자화를 반전시킨 결과를 나타내는 도이다. 횡축은 자기저항 효과 소자(101)에 인가하는 전류(μA)이고, 종축은 자기저항 효과 소자(101)의 저항값(kΩ)이다.
도 6에 나타내듯이, 본 발명의 자기저항 효과 소자(101)를 외부 전류에 의해 자화 반전할 수 있다는 것을 알게 되었다. 즉, 전류에 의해 무자장(無磁場) 상태에서, 평행 상태로부터 반평행 상태로, 및 반평행 상태로부터 평행 상태로 자화 상태를 변경시킬 수 있다는 것을 알 수 있다.
이상의 결과에 의해, 본 발명의 자기저항 효과 소자(101)를 이용하여, 외부로부터 공급된 전류에 의해 자화 상태를 변경할 수 있다는 것을 알게 되었다.
도 1에 나타낸 예에서는 자화가 고정된 참조층의 자화의 방향은 상향으로 나타나고 있지만, 하향으로 고정되어도 좋다.
도 1의 구조를 이용한 도 4, 도 5 및 도 6의 예에서는, 제1, 제2 및 제3 강자성층(106, 109, 204)을 모두 CoFeB로서 구성하고 있지만, 자화가 고정된 제1 강자성층(106)에는 Co와 Pt 혹은 Pd, Ni와 Pt 혹은 Pd 등의 다층막이나, FePt, TbFeCo 합금 등의 종래부터 알려져 있는 다른 수직자기 이방성 재료로 구성해도 좋다.
제1 강자성층(106)과 제1 비자성층(110)의 사이에 Co, Fe, Ni 등의 3d 천이 금속을 적어도 1 종류 포함하는 강자성체 혹은 호이슬러(Heusler) 합금을 재료로 한 층을 새롭게 삽입해도 좋다. 상기 구조에 있어서, 높은 자기저항비를 얻기 위해서, 제1 강자성층(106)에 있어서의 Fe, Co, Ni를 적어도 하나 포함하는 층과, Co와 Pt 혹은 Pd, Ni와 Pt 혹은 Pd 등의 다층막이나, FePt, TbFeCo 합금 등의 종래부터 알려져 있는 다른 수직자기 이방성 재료를 이용한 강자성층과의 사이에, Ta, Cr, V라고 하는 비자성 금속을 삽입해도 좋다.
[변형예 1］
도 7은 본 발명의 제1 실시 형태의 자기저항 효과 소자(101A)의 변형예 1의 구조를 나타내는 단면도이다. 도 7의 자기저항 효과 소자(101A)가 도 1의 자기저항 효과 소자(101)와 다른 것은 고정층이다. 고정층은 제1 강자성층(106)과, 제4 강자성층(701)과 제2 비자성 결합층(702)으로 더 구성되어 있다. 일례로서, 도 7에서는 제1 비자성층(110)과 인접하는 제1 강자성층(106)에 CoFeB를 이용하고, 그 아래에 Ta, Cr, V 중 적어도 하나를 함유하는 비자성 재료를 제2 비자성 결합층(702)으로서 삽입하고, 제2 비자성 결합층(702)의 아래에 제4 강자성층(701)으로서 Co와 Pt 혹은 Pd, Ni와 Pt 혹은 Pd 등의 다층막이나, FePt, TbFeCo 합금 등의 종래부터 알려져 있는 다른 수직자기 이방성 재료를 이용한 강자성층으로 구성되는 자기저항 효과 소자(101A)의 단면도를 나타냈다.
［변형예 2］
도 8은 본 발명의 제1 실시 형태의 자기저항 효과 소자(101B)의 변형예 2의 구조를 나타내는 단면도이다.
도 1에 나타낸 자기저항 효과 소자(101)에서는 자화가 고정된 참조층은 제1 강자성층(106)의 단층으로 구성되어 있다.
도 8의 본 발명의 변형예 2의 자기저항 효과 소자(101B)에서는, 제1 강자성층(106)의 아래에 제1 강자성층(106)의 자화 방향과 역방향의 자화를 가진 제5 강자성층(801)을 삽입해도 좋다. 이 경우, 제2 강자성층(109)과 제3 강자성층(204)으로 구성되는 자화 방향이 가변인 기록층에 작용하는 누설 자계가 작아지기 때문에, 본 발명의 효과가 더욱 강조된다.
도 8의 자기저항 효과 소자(101B)에서는 제1 강자성층(106)과 제5 강자성층(801)의 사이에 반강자성적인 층간 결합을 공급하는 제3 비자성 결합층(802)이 삽입되어 있다.
비특허 문헌 4에 의하면, 제3 비자성 결합층(802는)은 Pd, Pt, Ni, Fe, Co를 제외한 모든 천이 금속 및 그 합금이 후보이고, 제3 비자성 결합층(802)의 막 두께를 최적으로 조정함으로써, 제1 강자성층(106)과 제5 강자성층(801) 사이에 반강자성적인 층간 결합을 작용시키는 것이 가능하게 된다.
도 8의 예에서는 제1 강자성층(106)으로서 CoFeB를 이용하고 있고, 제5 강자성층(801)으로서는 Co와 Pt 혹은 Pd, Ni와 Pt 혹은 Pd 등의 다층막이나, FePt, TbFeCo 합금 등의 종래부터 알려져 있는 다른 수직자기 이방성 재료가 후보이다.
또, 제1 강자성층(106)과 제3 비자성층(802)의 사이에 수직자기 이방성 에너지가 큰 Co와 Pt 혹은 Pd, Ni와 Pt 혹은 Pd 등의 다층막이나, FePt, TbFeCo 합금 등의 종래부터 알려져 있는 다른 수직자기 이방성 재료를 삽입한 구조로 해도 좋다. 그 경우에는, 높은 자기저항비를 얻기 위해서, Ta, Cr, V라고 하는 비자성 재료를, CoFeB층과 종래부터 있는 수직자기 이방성 재료의 사이에 삽입해도 좋다.
［변형예 3］
도 9는 본 발명의 제1 실시 형태의 자기저항 효과 소자(101C)의 변형예 3의 구조를 나타내는 단면도이다. 도 9에는 일례로서 도 8의 자기저항 효과 소자(101B)에 있어서, 제1 강자성층(106)에 CoFeB를 이용하여 그 아래에 제4 비자성 결합층(901)으로 되는 Ta를 더 삽입하고, 그 아래에 Co와 Pt 혹은 Pd, Ni와 Pt 혹은 Pd 등의 다층막이나, FePt, TbFeCo 합금 등의 종래부터 알려져 있는 다른 수직자기 이방성 재료로 이루어지는 제6 강자성층(902)을 더 구비한 예를 나타내었다.
［변형예 4］
도 10은 본 발명의 제1 실시 형태의 자기저항 효과 소자(101D)의 변형예 4의 구조를 나타내는 단면도이다.
본 발명의 다른 관점에 의하면, 본 발명의 효과는 기록층과 참조층의 위치가 제1 비자성층(110)에 대해서 상대적인 위치가 반대로 된 도 10에 나타낸 구성에서도 마찬가지의 효과를 발휘한다.
실시예 1에서는 제1 비자성층(110)의 아래에 배치된 강자성층이, 자화가 고정된 참조층으로서 기능하고, 제1 비자성층(110)의 위에 배치된 제2 강자성층(109), 제3 강자성층(204)이 자화 방향이 가변인 기록층으로서 기능하고 있다.
한편, 도 10에 나타낸 구성에서는 제1 비자성층(110)에 대한 기록층과 참조층(106)의 상대적인 위치가 반대로 되어 있다. 도 10의 예에서는 비자성 결합층(203)이 Ta이고, 참조층으로 되는 제1 강자성층(106), 기록층으로 되는 제2 강자성층(109) 및 제3 강자성층(204)의 재료가 모두 CoFeB이고, 제1 비자성층(110)과 제2 비자성층(205)의 재료가 MgO인 경우의 예를 나타내고 있다.
도 10에 나타낸 예에서는 자화가 고정된 참조층인 제1 강자성층(106)의 자화가 상향으로 되어 있지만, 하향으로 되어도 좋다. 또, 제1 강자성층(106)에는 Co와 Pt 혹은 Pd, Ni와 Pt 혹은 Pd 등의 다층막이나, FePt, TbFeCo 합금 등의 종래부터 알려져 있는 다른 수직자기 이방성 재료로 구성해도 좋다.
［변형예 5］
도 10에 나타내는 자기저항 효과 소자(101D)에 있어서, 제1 강자성층(106)의 아래에 Co, Fe, Ni 등의 3d 천이 금속을 적어도 1 종류 포함하는 강자성체 혹은 호이슬러 합금을 재료로 한 층을 새롭게 삽입해도 좋다. 그 경우에 보다 큰 자기저항 변화율을 얻기 위해, 상기에서 삽입된 Co, Fe, Ni 등의 3d 천이 금속을 적어도 1 종류 포함하는 강자성체 혹은 호이슬러 합금을 재료로 한 층의 위에, Ta, Cr, V의 어느 하나를 포함하는 비자성 재료를 제5 비자성 결합층(1101)으로서 삽입하고, 도 11에 예시한 것과 같은 구조라도 좋다.
도 11은 본 발명의 제1 실시 형태의 자기저항 효과 소자(101E)의 변형예 5의 구조를 나타내는 단면도이다. 이 도에 나타내듯이, 본 발명의 변형예 5의 자기저항 효과 소자(101E)의 구조는, 도 10의 제1 강자성층(106)의 위에 Ta, Cr, V의 어느 하나를 더 포함하는 층으로 이루어진 제5 비자성 결합층(1101)과, 제7 강자성층(1102)이 삽입되어 있다. 제7 강자성층(1102)의 자화 방향은 상향으로 고정되어 있지만 하향으로 고정되어도 좋다.
［변형예 6］
본 발명의 다른 관점에 의하면, 도 10에 나타낸 구조에 있어서도, 변형예 2에 나타낸 것과 같이 제1 강자성층(106)의 위에 제1 강자성층(106)의 자화 방향과 역방향의 자화 방향을 갖는 제8 강자성층(1201)을 더 부여해도 좋다.
도 12는 본 발명의 제1 실시 형태의 자기저항 효과 소자(101F)의 변형예 6의 구조를 나타내는 단면도이다. 이 도에 나타내듯이, 본 발명의 변형예 6의 자기저항 효과 소자(101F)는 도 10에 나타낸 자기저항 효과 소자(101D)의 제1 강자성층(106)의 위에, 반강자성적인 층간 결합을 발생하는 제6 비자성 결합층(1202)을 더 적층하고, 그 위에 제1 강자성층(106)과 자화 방향이 역방향인 자화가 고정된 제8 강자성층(1201)을 더 구비하고 있다. 본 구조에서도 변형예 3과 마찬가지로, 제1 강자성층(106) 위에 Co와 Pt 혹은 Pd, Ni와 Pt 혹은 Pd 등의 다층막이나, FePt, TbFeCo 합금 등의 종래부터 알려져 있는 다른 수직자기 이방성 재료를 더 적층한 구조라도 좋다.
［변형예 7］
도 13은 본 발명의 제1 실시 형태의 자기저항 효과 소자(101G)의 변형예 7의 구조를 나타내는 단면도이다. 이 도에 예시하고 있듯이, 본 발명의 변형예 7의 자기저항 효과 소자(101G)는 도 12에 나타낸 자기저항 효과 소자(101F)의 제1 강자성층(106)의 위에 제9 강자성층(1301)을 더 구비하고 있다. 높은 자기저항비를 얻기 위해서, 종래부터 알려져 있는 다른 수직자기 이방성 재료로 이루어진 제9 강자성층(1301)과 제1 강자성층(106)의 사이에, Ta, Cr, V를 적어도 하나 포함하는 합금층으로 된 제7 비자성 결합층(1302)을 삽입한 구조로 해도 좋다.
본 발명의 다른 관점에 의하면, 제2 강자성층(109)과 제3 강자성층(204)을 제조하는 경우에, 스퍼터링 타깃(sputtering target)과 기판의 상대 위치를 조정함으로써, 더욱 큰 수직자기 이방성 에너지를 얻는 것이 가능하다. 수직자기 이방성 에너지 밀도의 증가는 기록층 막 두께의 증가를 가능하게 하고, 결과적으로 열안정성의 증가로 이어진다.
［본 발명의 제1 실시 형태의 자기 메모리］
본 발명의 제1 실시 형태의 자기저항 효과 소자(101)를 기억 소자로 한 본 발명의 제1 실시 형태의 자기 메모리에 대해 설명한다.
도 14는 본 발명의 자기저항 효과 소자(101, 101A~101G)를 기억 소자로 한 자기 메모리(MRAM)(1400)의 구성을 나타내는 블록도이다.
본 발명의 제1 실시 형태의 자기 메모리에 의하면, 실시예 1, 2, 변형예 1~7의 자기저항 효과 소자(101, 101A~101G)를 기록 소자로서 이용함으로써 자기 메모리(MRAM)를 실현할 수가 있다. 도 14에 나타내듯이, 자기 메모리(1400)의 메모리 어레이(memory array)에서는, 서로 평행하게 배치된 복수의 소스 라인(103)과, 소스 라인(103)과 평행하게 배치되고 또한 서로 평행하게 배치된 비트 라인(104)과, 비트 라인(104)에 수직으로 배치되고 또한 서로 평행한 복수의 워드 라인(105)과, 메모리 셀(100) 내의 자기저항 효과 소자(101)의 막면 수직 방향으로 전류를 인가하는 회로와, 주변 회로를 구비하고 있고, 자기 메모리(1400)의 메모리 셀(100)은 비트 라인(104)과 워드 라인(105)의 각 교점에 배치된다. 메모리 셀(100) 중의 자기저항 효과 소자는 실시예 1~7의 자기저항 효과 소자(101, 101A~101G)의 어느 것을 사용해도 좋지만, 예를 들어, 실시예 1의 자기저항 효과 소자(101)로 해서 설명한다.
자기 메모리(1400)의 메모리 셀(100)은 실시예 1, 2, 변형예 1~7의 자기저항 효과 소자(101)와 선택 트랜지스터(102)를 구비하고 있다. 비트 라인(104)은 자기저항 효과 소자(101)를 통해 선택 트랜지스터(102)의 드레인 전극에 전기적으로 접속되어 있고, 소스 라인(103)은 배선층을 통해 선택 트랜지스터(102)의 소스 전극에 전기적으로 접속되어 있다.
또, 워드 라인(105)은 선택 트랜지스터(102)의 게이트 전극에 전기적으로 접속되어 있다. 소스 라인(103)과 비트 라인(104)의 일단은 전압 인가를 위한 라이트 드라이버(write driver)(1403)와 센서 증폭기(1402)에 전기적으로 접속되어 있다. 워드 라인(105)의 일단은 워드 드라이버(word driver)(1401)에 전기적으로 접속되어 있다.
선택용 트랜지스터(102) 및 주변 회로는 MOS 트랜지스터를 이용하여 제작할 수가 있다. 이러한 회로는 저소비 전력화를 위해서 상보형 MOS로 이루어진 집적 회로, 소위 CMOS 집적 회로로 구성해도 좋다.
'1'의 기입 동작에서는 라이트 드라이버(1403)로부터 소스 라인(103)에 전압을 인가함과 아울러, 워드 드라이버(1401)로부터 워드 라인(105)에 전압을 인가함으로써, 소스 라인(103)으로부터 자기저항 효과 소자(101)를 통해 비트 라인(104)에 전류가 흐르게 한다. 이때에, 자기저항 효과 소자(101)의 자화 방향이 가변인 기록층의 자화와 자화 방향이 고정되어 참조층의 자화 배치가 반평행 상태로 되고, 자기저항 효과 소자(101)는 고저항 상태로 되고, 보유하는 정보는 '1'로 된다.
한편, '0'의 기입 동작에서는 라이트 드라이버(1403)로부터 비트 라인(104)에 전압을 인가함과 아울러, 워드 드라이버(1401)로부터 워드 라인(105)에 전압을 인가함으로써, 비트 라인(104)으로부터 자기저항 효과 소자(101)를 통해 소스 라인(103)에 전류가 흐르게 한다. 즉, '0'의 기입 동작에서는 '1'의 기입 동작과는 역방향으로 전류가 흐르게 하고, 자기저항 효과 소자(101)의 자유층에 있어서의 스핀 주입 자화 반전을 시킨다. 이때에, 자기저항 효과 소자(101)의 자화 방향이 가변인 기록층의 자화와 자화 방향이 고정된 참조층의 자화 배치가 평행 상태로 되고, 자기저항 효과 소자(101)는 저저항 상태로 되고, 보유하는 정보는 '0'으로 된다.
독출 시에는 센서 증폭기(1402)를 이용하여, 저항 변화에 의한 신호의 차를 판독한다. 이러한 메모리 어레이를 이용함으로써, 자기저항 변화율이 크고, 독출 전류가 작고, 종래 구조보다 열안정성을 높인 자기저항 효과 소자(101)를 구비하는 MRAM를 실현할 수 있다.
본 발명의 자기 메모리(1400)는 이하와 같이 하여 제작할 수가 있다.
최초로, Si 등의 기판 상에 선택용 트랜지스터(102) 및 주변 회로를 CMOS 공정으로 형성하고, 그 후에 본 발명의 자기 메모리(1400)의 자기저항 효과 소자(101)를 형성하면 좋다. 구체적으로는, 상기한 공정으로 제작한 선택용 트랜지스터 및 주변 회로의 전체를 절연막으로 더 피복하고, 자기저항 효과 소자(101)의 각 전극에만 접속되는 영역의 창 개방을 행하여, 자기저항 효과 소자(101)를 형성한다. 다음으로, 형성한 자기저항 효과 소자(101), 각 메모리 셀(100), 비트 라인(104), 워드 라인(105) 등의 배선을 층간 절연층과 전극 배선에 의한 다층 배선층으로 형성하면 좋다.
여기서, 각 재료의 퇴적에는 스퍼터법 이외에, CVD법, 증착법, 레이저 어블레이션(laser ablation)법, MBE법 등의 통상의 박막 성막법을 이용할 수가 있다. 또, 소정의 형상의 전극이나 집적 회로의 배선을 형성하기 위한 마스크 공정에는, 광 노광이나 EB 노광 등을 이용할 수가 있다.
［본 발명의 제2 실시 형태의 자기저항 효과 소자］
도 15 내지 도 20은 본 발명의 제2 실시 형태의 자기저항 효과 소자를 나타내고 있다. 또한, 이하의 설명에서는 본 발명의 제1 실시 형태의 자기저항 효과 소자와 동일한 구성에는 동일한 부호를 부여하고, 중복되는 설명을 생략한다.
도 15에 나타내듯이, 자기저항 효과 소자(1010)는 제1 자화 자유층(301)과 제2 비자성층(205)과 고정층(106)과 자화 고정층(401, 402)을 가지고 있다. 또한, 도 15 중의 x－y－z 좌표계에 있어서, z축은 기판 수직 방향이고, x－y축은 기판 평면에 평행인 것으로 한다. 이 x－y－z 좌표계의 정의는 이후의 도에서도 공통이다. 또, 도 15(b) 중의 화살표는 각 층에 포함되는 강자성체의 자화 방향이다.
도 16에 나타내듯이, 제1 자화 자유층(301)은 제1 비자성층(110)과 제2 강자성층(109)과 비자성 결합층(203)과 제3 강자성층(204)을 구비하고, 또한 이러한 층은 이 순서로 적층하여 설치되어 있다. 또, 제2 비자성층(205)은 비자성체로 구성되어 제3 강자성층(204)에 인접하여 설치되어 있다. 제2 비자성층(205)은 제1 자화 자유층(301)의 한쪽의 면 전체를 덮도록 형성되어 있다.
제2 강자성층(109)과 제1 비자성층(110)의 경계에는 제1 계면(I1)이 형성되고, 제3 강자성층(204)과 제2 비자성층(205)의 경계에는 제2 계면(I2)이 형성되어 있다. 제2 강자성층(109) 및 제3 강자성층(204)은 강자성체를 포함하고 있다. 특히, 제2 강자성층(109) 및 제3 강자성층(204)은 각각 3d 강자성 천이 금속 원소인 Fe, Co, Ni 중의 적어도 하나를 포함하고 있는 것이 바람직하고, 박막 퇴적 직후에 아몰퍼스(amorphous) 상태로 되도록, 각각 B, C, N, O, F, Si, Al, P, S 중의 적어도 하나를 더 포함하고 있는 것이 바람직하다. 제2 비자성층(205) 및 제1 비자성층(110)은 비자성체를 포함하고 있고, 특히, N, O, C 중의 적어도 하나를 포함하고 있는 것이 바람직하다. 이에 의해, 제1 계면(I1) 및 제2 계면(I2)에 대해 기판 수직 방향의 계면 자기 이방성이 발현하기 때문에, 제2 강자성층(109) 및 제3 강자성층(204)의 자화 용이축이 기판 수직 방향으로 되어 있다.
또한, 구체적인 일례로서는, 제2 강자성층(109) 및 제3 강자성층(204)은 Co－Fe－B 합금으로 이루어지고, 합계 막 두께가 0.8nm 이상 60nm 이하이다. 제2 비자성층(205) 및 제1 비자성층(110)은 Mg－O로 이루어지고, 제2 비자성층(205)의 막 두께는 0.5~2nm이다.
비자성 결합층(203)은 금속을 포함하고 있고, 특히, Ta, Hf, Zr, Nb, Mo, Ti 중의 적어도 하나를 포함하고 있는 것이 바람직하다. 구체적인 일례로서는, 비자성 결합층(203)은 Ta로 이루어지고, 막 두께가 0.2nm 이상 0.6nm 미만이다.
또, 도 15(b) 및 도 15(c)에 나타내듯이, 제1 자화 자유층(301)은 제1 자화 고정 영역(302)과, 제2 자화 고정 영역(303)과, 자화 자유 영역(304)을 가지고 있다. 또한, 도 15에서는 제1 자화 자유층(301)은 x축 방향으로 연신하여 형성되고, 자화 자유 영역(304)은 제1 자화 고정 영역(302)과 제2 자화 고정 영역(303)에 끼워져서 설치되어 있지만, 제1 자화 고정 영역(302), 제2 자화 고정 영역(303), 자화 자유 영역(304)의 위치 관계는 이에 한정되는 것은 아니다. 제1 자화 고정 영역(302) 및 제2 자화 고정 영역(303)은 z축 방향으로 고정된 자화를 가지고 있고, 또한 이들은 반평행 방향으로 자화되어 있다. 도 15의 예에서는, 제1 자화 고정 영역(302)의 자화는 ＋z 방향으로 고정되어 있고, 제2 자화 고정 영역(303)의 자화는 -z 방향으로 고정되어 있다. 자화 자유 영역(304)의 자화는 ＋z 방향 또는 -z 방향의 어느 쪽을 향할 수가 있도록 되어 있다.
도 15에 나타내듯이, 고정층(106)은 제2 비자성층(205)에 인접하여, 제1 자화 자유층(301)과는 반대 측에 설치되어 있다. 고정층(106)은 수직자기 이방성을 가지고 자화 방향의 고정된 강자성체를 가지고 있다. 고정층(106)은 제10 강자성층(1061)과 제3 비자성층(1062)과 제11 강자성층(1063)을 가지고 있다. 제10 강자성층(1061) 및 제11 강자성층(1063)은 수직자기 이방성을 가지는 강자성체에 의해 구성되어 있다. 제3 비자성층(1062)은 비자성체에 의해 구성되고, 제10 강자성층(1061)과 제11 강자성층(1063)에 끼워져서 설치되어 있다. 제10 강자성층(1061) 및 제11 강자성층(1063)의 자화는 반평행 방향으로 고정되고, 제3 비자성층(1062)은 제10 강자성층(1061) 및 제11 강자성층(1063)의 자화가 반평행 방향을 향하도록 결합시키는 작용을 하고 있다.
제10 강자성층(1061) 및 제11 강자성층(1063)은 Fe, Co, Ni 등의 3d 강자성 천이 금속 원소를 적어도 하나 포함하고 있다. 또, 이러한 원소와 Pt, Pd, Au 등을 교호로 적층함으로써, 수직자기 이방성을 가지고 있어도 좋다. 또, Tb－Fe－Co, Gd－Fe－Co, Sm－Co와 같은 희토류 금속을 포함한 수직자기 이방성 재료나, Fe－Pt, Fe－Pd, Co－Pt 등의 규칙 합금을 이용하여도 좋다. 제3 비자성층(1062)은 임의의 재료로 이루어져도 좋지만, 바람직하게는 제10 강자성층(1061)과 제11 강자성층(1063)을 반강자성적으로 결합시키는 작용을 하는, Ru, Ir, Rh, Os, Re로 이루어져 있는 것이 바람직하다.
또, 고정층(106)은 x－y평면에 있어서 적어도 제1 자화 자유층(301)의 자화 자유 영역(304)에 오버랩(overlap)하도록 하여 설치되어 있다. 도 15에 나타내는 예에서는, 고정층(106)은 자화 자유 영역(304)의 바로 위쪽에 배치되고, x－y 평면에 있어서의 자화 자유 영역(304)에 들어가도록 설치되어 있다. 또한, 고정층(106)은 자화 자유 영역(304)에 대해서 x－y 평면에 있어서 적어도 일부분에서 오버랩(overlap)하고 있으면 좋고, 그 크기도 자화 자유 영역(304)보다도 크게 형성되어 있어도 상관없다.
도 15에 나타내듯이, 자화 고정층(401, 402)은 각각 적어도 일부분에 있어서 강자성체를 가지고 있다. 자화 고정층(401, 402)은 각각 제1 자화 자유층(301)의 제1 자화 고정 영역(302)과 제2 자화 고정 영역(303)에 접하고, 자기적으로 결합되어 있다. 또한, 이 자기적인 결합은 교환(交換) 결합이라도 좋고, 정자(靜磁) 결합이라도 좋다. 자화 고정층(401, 402)은 제1 자화 자유층(301)의 제1 자화 고정 영역(302)의 자화와 제2 자화 고정 영역(303)의 자화를 반평행 방향으로 고정하는 역할을 하고 있다. 이 때문에 자화 고정층(401, 402)은 서로 반평행 방향으로 고정된 자화를 가지고 있다. 또, 자화 고정층(401, 402)은 이 역할만 달성된다면, 3개 이상이라도, 1개라도, 또 설치되지 않아도 좋다.
자화 고정층(401, 402)은 Fe, Co, Ni 등의 3d 강자성 천이 금속 원소를 적어도 하나 포함하고 있다. 또, 이러한 원소와 Pt, Pd, Au 등을 교호로 적층함으로써, 수직자기 이방성을 가지고 있어도 좋다. 또, Tb－Fe－Co, Gd－Fe－Co, Sm－Co와 같은 희토류 금속을 포함한 수직자기 이방성 재료나, Fe－Pt, Fe－Pd, Co－Pt 등의 규칙 합금을 이용해도 좋다.
또한, 자화 고정층(401, 402)은 도 17(a)에 나타내듯이, 제1 자화 자유층(301)의 제1 비자성층(110)에 인접하여 설치되어도 좋고, 도 17(b)에 나타내듯이, 제1 자화 자유층(301)의 제2 강자성층(109)에 인접하여 설치되어도 좋다. 도 17(a)에 나타내듯이, 자화 고정층(401, 402)이 제1 비자성층(110)에 인접하여 설치되는 경우, 자화 고정층(401, 402)과 제2 강자성층(109)보다 위의 층과는 전기적으로 도통하고 있을 필요가 있고, 이를 위해 제1 비자성층(110)의 터널 저항은 충분히 얇게 되도록 구성되어 있을 필요가 있다. 이를 위해서는 제1 비자성층(110)의 막 두께를 얇게 하는 것 외에, 자화 고정층(401, 402)의 상부의 거칠기(roughness)가 거칠어지도록 하고, 거기에 따라 전류의 리크 패스(leak pass)가 많아지도록 함으로써 도통을 취할 수도 있다.
또, 도 17(b)에 나타내듯이, 자화 고정층(401, 402)이 제2 강자성층(109)과 인접하여 설치되는 경우, 제2 강자성층(109) 중의 제1 비자성층(110)과 인접하는 부분에 관해서는, 계면 자기 이방성에 의해 수직자기 이방성이 발현되고, 제2 강자성층(109) 중의 자화 고정층(401, 402)에 인접하는 부분에 관해서는, 자화 고정층과의 교환 결합에 의해 수직자기 이방성이 발현되도록 구성되어 있을 필요가 있다. 이 경우에는, 제1 비자성층(110)의 막 두께에 상한은 존재하지 않게 된다.
또한, 자기저항 효과 소자(1010)는 외부의 배선과의 접속을 위해, 도전체로 구성되는 콘택트(contact)층을 가지고 있어도 좋다.
[자기저항 효과 소자(1010)의 메모리 상태］
자기저항 효과 소자(1010)에서는 제1 자화 자유층(301)의 자화 상태가 기억 정보에 관련될 수 있다. 도 18(a)에 나타내듯이, 자기저항 효과 소자(1010)에 메모리 정보로서 '0'이 저장된 상태에 있어서는, 제1 자화 자유층(301)의 자화 자유 영역(304)의 자화는 ＋z 방향을 향하고 있다. 이때에, 제1 자화 고정 영역(302)은 ＋z 방향, 제2 자화 고정 영역(303)은 -z 방향을 향하고 있기 때문에, 자화 자유 영역(304)과 제2 자화 고정 영역(303)의 경계에 자벽 DW가 형성된다.
한편, 도 18(b)에 나타내듯이, 메모리 정보로서 '1'이 저장된 상태에 있어서는, 제1 자화 자유층(301)의 자화 자유 영역(304)의 자화는, －z 방향을 향하고 있다. 이때에, 제1 자화 고정 영역(302)은 ＋z 방향, 제2 자화 고정 영역(303)은 -z 방향을 향하고 있기 때문에, 자화 자유 영역(304)과 제1 자화 고정 영역(302)의 경계에 자벽 DW가 형성된다.
이와 같이, 자기저항 효과 소자(1010)에서는 제1 자화 자유층(301)의 자화 자유 영역(304)의 자화 방향이 메모리 소자로서 보았을 때의 기억 정보에 대응하고 있고, 다시 말하면, 자벽 DW의 위치가 기억 정보에 대응하고 있다. 또한, 자기저항 효과 소자(1010)에 있어서의 메모리 상태의 정의는 이에 한정되지 않고, 제1 자화 고정 영역(302), 제2 자화 고정 영역(303), 자화 자유 영역(304)의 자화 방향과 메모리 상태와의 관련성에는 임의성이 있다.
［자기저항 효과 소자(1010)에의 정보의 기입 방법］
자기저항 효과 소자(1010)에서는, 도 18에 나타내는 자벽 DW를 전류에 의해 이동시킴으로써 정보의 기입을 행한다. 도 19(a)에 나타내듯이, 메모리 정보로서 '1'을 기입하는 경우, '1' 기입 전류 Iw1이 제1 자화 자유층(301)의 제1 자화 고정 영역(302)으로부터 자화 자유 영역(304)을 경유하여 제2 자화 고정 영역(303)으로 도입된다. 이때에, 제1 자화 자유층(301) 내에 있어서, 전도 전자(傳導電子)는, 제2 자화 고정 영역(303)으로부터 자화 자유 영역(304)을 경유하여 제1 자화 고정 영역(302)으로 흐른다. 이에 의해, 자화 자유 영역(304)과 제2 자화 고정 영역(303)의 경계에 형성된 자벽 DW에는 스핀 전달 토크가 작용하여, 자벽 DW는 자화 자유 영역(304)과 제2 자화 고정 영역(303)의 경계로부터 자화 자유 영역(304)과 제1 자화 고정 영역(302)의 경계로 이동한다. 또한, 제1 자화 고정 영역(302)의 자화가 고정되어 있기 때문에, 자화 자유 영역(304)과 제1 자화 고정 영역(302)의 경계에서 자벽 DW는 정지한다. 이에 의해 실현되는 자화 상태는 도 18(b)에 나타내는 '1' 상태와 다름없다. 이와 같이 하여, '1' 기입 전류 Iw1을 자기저항 효과 소자(1010)에 도입함으로써, '0' 상태로부터 '1' 상태로의 저장 정보의 갱신을 행할 수가 있다.
한편, 도 19(b)에 나타내듯이, 메모리 정보로서 '0'을 기입하는 경우, '0' 기입 전류 Iw0가 제1 자화 자유층(301)의 제2 자화 고정 영역(303)으로부터 자화 자유 영역(304)을 경유하여 제1 자화 고정 영역(302)으로 도입된다. 이때에, 제1 자화 자유층(301) 내에 있어서, 전도 전자는 제1 자화 고정 영역(302)으로부터 자화 자유 영역(304)을 경유하여 제2 자화 고정 영역(303)으로 흐른다. 이에 의해, 자화 자유 영역(304)과 제1 자화 고정 영역(302)의 경계에 형성된 자벽 DW에는 스핀 전달 토크가 작용하여, 자벽 DW는 자화 자유 영역(304)과 제1 자화 고정 영역(302)의 경계로부터 자화 자유 영역(304)과 제2 자화 고정 영역(303)의 경계로 이동한다. 또한, 제2 자화 고정 영역(303)의 자화가 고정되어 있기 때문에, 자화 자유 영역(304)과 제2 자화 고정 영역(303)의 경계에서 자벽 DW가 정지한다. 이에 의해 실현되는 자화 상태는 도 18(a)에 나타내는 '0' 상태와 다름없다. 이와 같이 하여, '0' 기입 전류 Iw0를 자기저항 효과 소자(1010)에 도입함으로써, '1' 상태로부터 '0' 상태로의 저장 정보의 갱신을 행할 수가 있다.
이와 같이, 제1 자화 자유층(301)에 쌍방향의 기입 전류를 도입함으로써, '0' 상태와 '1' 상태의 사이에서의 저장 정보의 갱신이 가능하다. 또한, 도 19에서는 기입 전류 Iw1, Iw0는 각 자화 고정층(401, 402)을 경유하고 있지만, 기입 전류의 경로는 이에 한정되는 것은 아니고, 제1 자화 자유층(301) 내에서 제1 자화 고정 영역(302)과 자화 자유 영역(304)의 사이, 또는 제2 자화 고정 영역(303)과 자화 자유 영역(304)의 사이에 도입되면, 어떠한 경로를 찾아가도 좋다.
또, '0'상태에 대해 '0' 기입 전류 Iw0가 도입된 경우, 및 '1' 상태에 있어서 '1' 기입 전류 Iw1가 도입된 경우에는, 메모리 상태의 변화는 일어나지 않는다. 즉, 자기저항 효과 소자(1010)에 있어서는 정보의 중복 기재(over-write)도 가능하다.
［자기저항 효과 소자(1010)으로부터의 정보의 독출 방법］
자기저항 효과 소자(1010)에서는 제1 자화 자유층(301)의 자화 자유 영역(304)의 자화 방향이, 저장되어 있는 기억 정보에 대응하고 있다. 자기저항 효과 소자(1010)에서는 이 자화 자유 영역(304)과 고정층(106)의 제10 강자성층(1061)과의 자화의 상대각에 의해 발생하는 자기저항 효과를 이용하여 정보의 독출을 행한다. 자기저항 효과 소자(1010)에서는 독출 전류 Ir을 고정층(106), 제2 비자성층(205), 제1 자화 자유층(301)을 관통하도록 도입함으로써, 정보의 독출을 행한다.
도 20(a)에 나타내듯이, 메모리 정보로서 '0'을 독출하는 경우, 제2 비자성층(205)에 인접한 고정층(106)의 제10 강자성층(1061)의 자화 방향은 ＋z 방향을 향하고 있고, 제1 자화 자유층(301)의 자화 자유 영역(304)의 자화도 ＋z 방향을 향하고 있다. 이 때문에 고정층(106), 제2 비자성층(205), 제1 자화 자유층(301)을 관통하는 방향으로 전류를 도입하면, 자기저항 효과에 의해 저저항 상태가 관측된다.
한편, 도 20(b)에 나타내듯이, 메모리 정보로서 '1'을 독출하는 경우, 제2 비자성층(205)에 인접한 고정층(106)의 제10 강자성층(1061)의 자화 방향은 －z 방향을 향하고 있고, 제1 자화 자유층(301)의 자화 자유 영역(304)의 자화는 ＋z 방향을 향하고 있다. 이 때문에 고정층(106), 제2 비자성층(205), 제1 자화 자유층(301)을 관통하는 방향으로 전류를 도입하면, 자기저항 효과에 의해 고저항 상태가 관측된다.
이와 같이 자화 자유 영역(304)의 자화의 제10 강자성층(1061)에 대한 상대각에 따라 자기저항 효과 소자(1010)에 있어서의 저항이 변화하기 때문에, 이 저항의 차이를 이용함으로써 자기저항 효과 소자(1010)로부터의 정보의 독출을 행할 수가 있다.
도 20에서는 독출 전류 Ir은 각 자화 고정층(401, 402)으로부터 제1 자화 자유층(301), 제2 비자성층(205), 고정층(106)을 경유하여 ＋z 방향으로 도입되어 있지만, 독출 전류 Ir의 경로는 이에 한정되는 것은 아니다. 즉, 고정층(106)의 제10 강자성층(1061)과 제2 비자성층(205)과 제1 자화 자유층(301)의 자화 자유 영역(304)을 관통하는 방향으로 전류가 흐르기만 하면, 그 이외의 경로가 어떠하더라도 좋다.
［변형예 8］
도 21은 본 발명의 제2 실시 형태의 자기저항 효과 소자의 변형예 8을 나타내고 있다.
도 21에 나타내듯이, 자기저항 효과 소자(1010A)는 제1 자화 자유층(301)과 제2 비자성층(205)과 고정층(106)과 자화 고정층(401, 402)과 제2 자화 자유층(501)과 제4 비자성층(502)을 가지고 있다. 또한, 이하의 설명에서는 본 발명의 제2 실시 형태의 자기저항 효과 소자(1010)와 동일한 구성에는 동일한 부호를 부여하고, 중복되는 설명을 생략한다.
제2 자화 자유층(501)은 적어도 일부분에 있어서 강자성체를 가지며, x－y 면내에 있어서 자화 방향이 반전 가능하게 되어 있다. 즉, 제2 자화 자유층(501)은 면내 자기 이방성을 가지는 강자성체를 가지고 있다. 또, 제2 자화 자유층(501)은 제1 자화 자유층(301)의 자화 자유 영역(304)의 중심으로부터 x－y 면내에 있어서 벗어나도록 하여 설치되어 있다. 도 9에 나타내는 일례에서는, 제2 자화 자유층(501)은 제1 자화 자유층(301)의 자화 자유 영역(304)에 대해서,＋y 방향으로 벗어나도록 하여 설치되어 있다.
제2 자화 자유층(501)은 임의의 재료를 사용할 수가 있고, 실제로는 Fe, Co, Ni를 포함하는 강자성체로 구성되는 것이 바람직하다. 특히, 제2 자화 자유층(501)은 소망의 독출 특성이 얻어지도록 재료나 막 두께를 설계할 수가 있다.
제4 비자성층(502)은 고정층(106)과 제2 자화 자유층(501)에 끼워져서 설치되어 있다. 제4 비자성층(502)은 임의의 재료를 사용할 수가 있고, 모든 비자성체를 이용할 수가 있다. 제2 자화 자유층(501)의 재료와 제4 비자성층(502)의 재료의 조합으로서는, 예를 들면, Co－Fe－B, Mg－O가 바람직하다.
또, 도 21에 나타내듯이, 각 자화 고정층(401, 402)은 각각 제1 자화 자유층(301)의 제1 자화 고정 영역(302) 및 제2 자화 고정 영역(303)에 인접하여, 그 상측의 면상에 설치되어 있다. 또, 제2 비자성층(205)은 제1 자화 자유층(301)의 하측의 면에 인접하여 설치되어 있다.
자기저항 효과 소자(1010A)는 자기저항 효과 소자(1010)와 마찬가지로, 제1 자화 자유층(301)의 자화 자유 영역(304)의 자화의 방향이 상방향을 향하고 있는지 하방향을 향하고 있는지에 의해, 저장되어 있는 정보의 '0'과 '1'을 구별한다. 자기저항 효과 소자(1010A)에서는 자화 자유 영역(304)이 위(＋z 방향)를 향하고 있는 경우, 제2 자화 자유층(501)의 위치에서는 ＋y 방향의 누설 자계가 발생하게 된다. 이 누설 자속에 의해, 제2 자화 자유층(501)의 자화는 ＋y 방향을 향한다. 이때에, 제2 자화 자유층(501)과, 제4 비자성층(502)과 인접하는 고정층(106)의 제10 강자성층(1061)과의 상대 각도는 평행으로 된다.
한편, 자화 자유 영역(304)이 아래(－z 방향)를 향하고 있는 경우, 제2 자화 자유층(501)의 위치에서는 -y 방향의 누설 자계가 발생하게 된다. 이 누설 자속에 의해, 제2 자화 자유층(501)의 자화는 -y 방향을 향한다. 이때에, 제2 자화 자유층(501)과, 제4 비자성층(502)과 인접하는 고정층(106)의 제10 강자성층(1061)과의 상대 각도는 반평행으로 된다. 이와 같이, 자기저항 효과 소자(1010A)에서는, 제1 자화 자유층(301)의 자화 자유 영역(304)의 자화 방향이 누설 자계라는 형태로 제2 자화 자유층(20)에 전달되고, 독출은 제2 자화 자유층(20), 제4 비자성층(502), 고정층(106)의 사이에서 발생하는 자기저항 효과를 이용함으로써 행해진다.
또한, 도 21에서는 자기저항 효과 소자(1010A)는 4 단자의 소자로 되어 있으나, 실제로는, 독출을 담당하는 제2 자화 자유층(501), 제4 비자성층(502), 고정층(106)으로 이루어진 적층체와, 기입 및 데이터 보유를 담당하는 제1 자화 자유층(301), 제1 비자성층(20)과는 전기적으로 접속되어 있어도 좋다. 이 경우에는, 자기저항 효과 소자(1010A)는 3 단자의 소자가 된다.
［본 발명의 제2 실시 형태의 자기 메모리］
도 22 및 도 23은 본 발명의 제2 실시 형태의 자기 메모리를 나타내고 있다.
도 22에 나타내듯이, 본 발명의 제2 실시 형태의 자기 메모리(1500)는 어레이 형태로 배치된 복수의 자기 메모리 셀(1501)을 가지고 있다. 또, 도 23에 나타내듯이, 각 자기 메모리 셀(1501)은 자기저항 효과 소자(1010)를 가지고 있다.
［자기 메모리(1500)의 회로 구성］
도 23에 나타내듯이, 자기 메모리 셀(1501)에서는, 자기저항 효과 소자(1010)가 제1 비트 라인(1021), 제2 비트 라인(1022), 워드 라인(1030), 접지 라인(ground line)(1040)에 접속되어 있다. 고정층(106)에 연결되는 단자는 접지 라인(1040)에 접속되어 있다. 제1 자화 고정 영역(302)은 자화 고정층(401)을 경유하여, 제1 셀 트랜지스터(1051)의 소스/드레인에 접속되어 있다. 제2 자화 고정 영역(303)은 자화 고정층(402)을 경유하여, 제1 셀 트랜지스터(1052)의 소스/드레인에 접속되어 있다. 제1 셀 트랜지스터(1051) 및 제2 셀 트랜지스터(1052)의 게이트 전극은 워드 라인(1030)에 접속되어 있다. 또, 제1 셀 트랜지스터(1051) 및 제2 셀 트랜지스터(1052)의 소스/드레인 중의 자기저항 효과 소자(1010)에 접속되는 측과는 반대 측의 단자는, 각각 제1 비트 라인(1021), 제2 비트 라인(1022)에 접속되어 있다.
정보를 기입하는 경우, 워드 라인(1030)을 하이(High) 레벨로 설정함으로써, 제1 셀 트랜지스터(1051), 제2 셀 트랜지스터(1052)가 온(ON) 상태로 된다. 또한, 제1 비트 라인(1021) 및 제2 비트 라인(1022)의 양쪽을 하이(High)로 설정함으로써, 자기저항 효과 소자(1010)에의 정보의 기입이 가능하게 된다.
정보를 독출하는 경우, 워드 라인(1030)을 하이(High) 레벨로 설정함으로써, 제1 셀 트랜지스터(1051), 제2 셀 트랜지스터(1052)가 온(ON) 상태로 된다. 또한, 제1 비트 라인(1021) 및 제2 비트 라인(1022)의 양쪽을 하이(High)로 설정하거나, 혹은, 일방을 하이(High)로 타방을 오픈(Open)으로 설정함으로써, 자기저항 효과 소자(1010)로부터의 정보의 독출이 가능하게 된다.
도 22에 나타내듯이, 자기 메모리(1500)는 메모리 셀 어레이(1502)와 X 드라이버(driver)(1503)와 Y 드라이버(1504)와 컨트롤러(1505)를 구비하고 있다. 메모리 셀 어레이(1502)는 어레이 형태로 배치된 복수의 자기 메모리 셀(1501)을 가지고 있다. 각 자기 메모리 셀(1501)은 제1 비트 라인(1021), 제2 비트 라인(1022), 워드 라인(1030), 접지 라인(1040)에 접속되어 있다. X 드라이버(1503)는 복수의 워드 라인(1030)에 접속되어 있고, 그들 복수의 워드 라인(1030) 중, 액세스(access) 대상의 자기 메모리 셀(1501)에 연결되는 워드 라인(1030)을 구동하도록 되어 있다.
Y 드라이버(1504)는 복수의 제1 비트 라인(1021), 제2 비트 라인(1022)에 접속되어 있고, 그들 복수의 제1 비트 라인(1021), 제2 비트 라인(1022)을 소망의 데이터 기입, 독출 상태로 설정하도록 되어 있다. 컨트롤러(1505)는 데이터 기입, 혹은 데이터 독출에 대응하여, X 드라이버(1503) 및 Y 드라이버(1504)의 각각을 제어하도록 되어 있다. 또한, 자기저항 효과 소자(1010)의 고정층(106)에 접속되는 접지 라인(1040)은 X 드라이버(1503)에 접속되어 있지만, 이것을 Y 드라이버(1504)에 접속되는 독출 비트 라인에 의해 대용하는 것도 가능하다.
또한, 도 22 및 도 23에서 나타내는 회로 구성은 자기저항 효과 소자(1010 또는 1010A)를 이용하여 자기 메모리(1500)를 형성하는데 있어서의 일례이고, 다른 회로 구성을 이용하여도 동등의 효과를 가지는 자기 메모리를 제공할 수가 있다.
이상에 나타내듯이, 자기저항 효과 소자(1010)는 강자성층과 비자성층을 적층한 적층 구조를 3 단자 자벽 이동형 자기 메모리에 적용하여 이루어지기 때문에, 작은 기입 전류 및 큰 독출 신호를 동시에 가지고 있다. 또, 제1 자화 자유층(301)의 제2 강자성층(109) 및 제3 강자성층(204)의 합계 막 두께를 크게 할 수가 있기 때문에, 데이터의 보유 특성을 비약적으로 높일 수가 있고, 열안정성, 동작의 안정성 및 제조 용이성을 높일 수가 있다.
본 발명은 상기 실시예에 한정되는 것은 아니고, 특허 청구의 범위에 기재한 발명의 범위 내에서 여러 가지의 변형이 가능하고, 그것들도 본 발명의 범위 내에 포함되는 것은 말할 필요도 없다.
[산업상의 이용 가능성]
본 발명에 관련되는 자기저항 효과 소자는 메가비트(megabit), 기가비트(gigabit) 클래스의 대규모 메모리 어레이뿐만 아니라, 킬로비트(kilobit), 메가비트 클래스의 고속으로 동작하는 캐시 메모리(cache memory)나 시스템 LSI의 논리(logic) 영역에 설치되는 레지스터(register)와 같은 단일 비트나 수 비트의 일시적인 기억 소자에도 적용할 수 있다. 또한, 레이스트랙(racetrack) 메모리와 같은 세선(細線) 상에 형성되는 복수의 자기 구역의 각각의 자화 방향에서 복수의 정보를 기억하고, 소망의 비트에 액세스하기 위해서 전류유기(電流誘起) 자벽이동(磁壁移動)을 이용하는 것과 같은 디바이스(device)에도 적용이 가능하다.
이 때문에 본 발명에 관련되는 자기 메모리는 휴대전화 등의 모바일 기기나 PC에 사용되는 불휘발성의 반도체 메모리 장치나, 자동차나 게임기 등에 사용되는 불휘발성 메모리 내장의 마이크로컴퓨터에 있어서의 메모리 부분, 및 논리 부분에 접속되는 캐시 메모리나 레지스터 등의 일시 기억소자 등에 이용 가능하다고 생각된다.
100　자기 메모리의 메모리 셀 101, 101A~101G　자기저항 효과 소자
102　선택 트랜지스터 103　소스 라인
104　비트 라인 105　워드 라인
106　제1 강자성층(고정층) 109　제2 강자성층
110　제1 비자성층 201　그라운드층
202　캡층 203　비자성 결합층
204　제3 강자성층 205　제2 비자성층
701　제4 강자성층 702　제2 비자성 결합층
801　제5 강자성층 802　제3 비자성 결합층
901　제4 비자성 결합층 902　제6 강자성층
1101　제5 비자성 결합층 1102　제7 강자성층
1201　제8 강자성층 1202　제6 비자성 결합층
1301　제9 강자성층 1302　제7 비자성 결합층
1400　자기 메모리(MRAM) 1401　워드 드라이버
1402　센서 증폭기 1403　라이트 드라이버
1010, 1010A　자기저항 효과 소자 1021　제1 비트 라인
1022　제2 비트 라인 1030　워드 라인
1040　접지 라인 1051　제1 셀 트랜지스터
1052　제2 셀 트랜지스터 1061　제10 강자성층
1062　제3 비자성층 1063　제11 강자성층
301　제1 자화 자유층 302　제1 자화 고정 영역
303　제2 자화 고정 영역 304　자화 자유 영역
401, 402 자화 고정층 501　제2 자화 자유층
502　제4 비자성층 1500　자기 메모리
1501　자기 메모리 셀 1502　메모리 셀 어레이
1503　X 드라이버 1504　Y 드라이버
1505　컨트롤러

Claims (15)

  1. 자화 방향이 막면 수직 방향에서 불변인 제1 강자성층을 포함하는 고정층과,
    자화 방향이 막면 수직 방향에서 가변인 제2 강자성층과,
    상기 제2 강자성층에 인접하여 설치되는 제1 비자성층과,
    상기 제2 강자성층의 상기 제1 비자성층과는 반대 측의 면에 인접하여 설치되는 비자성 결합층과,
    상기 비자성 결합층의 상기 제2 강자성층과는 반대 측의 면에 인접하여 설치된 자화 방향이 막면 수직 방향에서 가변인 제3 강자성층과,
    상기 제3 강자성층의 상기 비자성 결합층과는 반대 측의 면에 인접하여 설치된 제2 비자성층을 구비하고,
    상기 제2 강자성층 및 상기 제3 강자성층은 각각 Fe, Co, Ni 중의 적어도 하나를 포함하고, 또한, 박막 퇴적 직후에 아몰퍼스 상태로 되도록, 각각 B, C, N, O, F, Si, Al, P, S 중의 적어도 하나를 포함하고 있고,
    상기 제2 강자성층과 상기 제3 강자성층의 자화 방향은 동일하고, 상기 제2 강자성층과 제3 강자성층의 합계 막 두께는 2nm 이상이고,
    상기 비자성 결합층의 막 두께는 0.3nm 이상 1.0nm 미만인 것을 특징으로 하는 자기저항 효과 소자.
  2. 제1항에 있어서,
    상기 비자성 결합층은 Ta, Hf, Zr, Nb, Mo, Ti 중의 적어도 하나를 포함하는 금속으로 구성되는 것을 특징으로 하는 자기저항 효과 소자.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 제1 비자성층 및 상기 제2 비자성층은 N, O, C 중의 적어도 하나를 포함하고 있는 것을 특징으로 하는 자기저항 효과 소자.
  5. 삭제
  6. 삭제
  7. 제1항 또는 제2항에 있어서,
    상기 비자성 결합층은 Ta를 포함하는 금속인 것을 특징으로 하는 자기저항 효과 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 제2 강자성층 및 상기 제3 강자성층의 막 두께가 0.8nm 이상 60nm 이하인 것을 특징으로 하는 자기저항 효과 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 제2 강자성층 및 상기 제3 강자성층은 Co와 Fe와 B를 함유하고 있는 것을 특징으로 하는 자기저항 효과 소자.
  10. 제1항 또는 제2항에 있어서,
    상기 제1 비자성층 및 상기 제2 비자성층은 산화마그네슘으로 이루어진 것을 특징으로 자기저항 효과 소자.
  11. 제1항 또는 제2항에 있어서,
    상기 제1 강자성층에 접속되는 제1 전류 단자와,
    상기 제2 강자성층에 접속되는 제2 전류 단자를 가지며,
    상기 제1 강자성층은 상기 제1 비자성층에 대해서 상기 제2 강자성층과는 반대 측의 면에 인접하여 설치되고,
    상기 제2 강자성층 및 상기 제3 강자성층은 전류에 의해 스핀 주입 자화 반전하는 것을 특징으로 하는 자기저항 효과 소자.
  12. 제1항 또는 제2항에 있어서,
    제1 전류 단자와 제2 전류 단자와 제3 전류 단자를 가지며,
    상기 제2 강자성층 및 상기 제3 강자성층은 서로 반대 방향으로 자화된 제1 자화 고정 영역 및 제2 자화 고정 영역과, 자화 방향이 가변인 자화 자유 영역을 가지며,
    상기 고정층은 상기 제1 전류 단자에 접속되고,
    상기 제 1 자화 고정 영역은 상기 제2 전류 단자에 접속되고,
    상기 제 2 자화 고정 영역은 제3 전류 단자에 접속되는 것을　특징으로 하는 자기저항 효과 소자.
  13. 서로 평행하게 배치된 복수의 소스 라인과,
    상기 소스 라인과 교차하는 방향으로, 서로 평행하게 배치된 복수의 워드 라인과,
    상기 소스 라인에 평행하게 배치된 복수의 비트 라인과,
    상기 비트 라인과 상기 워드 라인이 교차하는 부분에 설치된 제11항 기재의 자기저항 효과 소자와,
    상기 자기저항 효과 소자의 막면 수직 방향으로 전류를 인가하는 회로를 가지며,
    상기 자기저항 효과 소자는 상기 제1 전류 단자 및 상기 제2 전류 단자의 어느 일방이 선택 트랜지스터의 소스/드레인 전극에 전기적으로 접속되고, 타방이 상기 비트 라인에 전기적으로 접속되고,
    상기 워드 라인은 상기 선택 트랜지스터의 게이트 전극에 전기적으로 접속되고,
    상기 소스 라인은 상기 선택 트랜지스터의 소스/드레인 전극에 전기적으로 접속되어 있는 것을 특징으로 하는 자기 메모리.
  14. 서로 평행에 배치된 복수의 제1 비트 라인 및 제2 비트 라인과,
    상기 제 1 비트 라인 및 제2 비트 라인과 교차하는 방향으로, 서로 평행하게 배치된 복수의 워드 라인과,
    상기 제 1 비트 라인 및 제2 비트 라인과 상기 워드 라인이 교차하는 부분에 배치된 제12항 기재의 자기저항 효과 소자와,
    상기 자기저항 효과 소자의 막면 내, 및 막면 수직 방향으로 전류를 인가하는 회로를 가지며,
    상기 제2 전류 단자는 제1 선택 트랜지스터의 소스/드레인 전극에 전기적으로 접속되고,
    상기 제3 전류 단자는 제2 선택 트랜지스터의 소스/드레인 전극에 전기적으로 접속되고,
    상기 제1 선택 트랜지스터의 또 한쪽의 소스/드레인 전극은 상기 제 1 비트 라인에 접속되고,
    상기 제2 선택 트랜지스터의 또 한쪽의 소스·드레인 전극은 상기 제 2 비트 라인에 접속되고,
    상기 제1 선택 트랜지스터 및 상기 제2 선택 트랜지스터의 게이트 전극은 상기 워드 라인에 접속되어 있는 것을 특징으로 하는 자기 메모리.
  15. 자화 방향이 막면 수직 방향에서 불변인 제1 강자성층을 포함하는 고정층과,
    자화 방향이 막면 수직 방향에서 가변인 제2 강자성층과,
    상기 제2 강자성층에 인접하여 설치되는 제1 비자성층과,
    상기 제2 강자성층의 상기 제1 비자성층과는 반대 측의 면에 인접하여 설치되는 비자성 결합층과,
    상기 비자성 결합층의 상기 제2 강자성층과는 반대 측의 면에 인접하여 설치된 자화 방향이 막면 수직 방향에서 가변인 제3 강자성층과,
    상기 제3 강자성층의 상기 비자성 결합층과는 반대 측의 면에 인접하여 설치된 제2 비자성층을 구비하고,
    상기 제2 강자성층 및 상기 제3 강자성층은 각각 Fe, Co, Ni 중의 적어도 하나를 포함하고, 또한, 각각 B, C, N, O, F, Si, Al, P, S 중의 적어도 하나를 포함하고 있고,
    상기 제2 강자성층과 상기 제3 강자성층의 자화 방향은 동일하고, 상기 제2 강자성층과 제3 강자성층의 합계 막 두께는 2nm 이상이고,
    상기 비자성 결합층의 막 두께는 0.3nm 이상 1.0nm 미만인 것을 특징으로 하는 자기저항 효과 소자.
KR1020147024891A 2012-04-09 2013-03-25 자기저항 효과 소자 및 자기 메모리 KR102024410B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2012-088846 2012-04-09
JP2012088846 2012-04-09
JPJP-P-2012-111089 2012-05-15
JP2012111089 2012-05-15
PCT/JP2013/058528 WO2013153942A1 (ja) 2012-04-09 2013-03-25 磁気抵抗効果素子および磁気メモリ

Publications (2)

Publication Number Publication Date
KR20140143362A KR20140143362A (ko) 2014-12-16
KR102024410B1 true KR102024410B1 (ko) 2019-09-23

Family

ID=49327512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147024891A KR102024410B1 (ko) 2012-04-09 2013-03-25 자기저항 효과 소자 및 자기 메모리

Country Status (5)

Country Link
US (1) US9202545B2 (ko)
JP (1) JP6090800B2 (ko)
KR (1) KR102024410B1 (ko)
CN (1) CN104170074B (ko)
WO (1) WO2013153942A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166143B1 (en) * 2014-06-13 2015-10-20 Avalanche Technology, Inc. Magnetic random access memory with multiple free layers
KR102385151B1 (ko) * 2015-01-27 2022-04-11 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
JP2016178252A (ja) * 2015-03-20 2016-10-06 株式会社東芝 磁壁移動素子を備えた不揮発性ｓｒａｍ
JP6948706B2 (ja) * 2015-07-16 2021-10-13 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9825216B2 (en) 2015-10-16 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor memory device
KR102433703B1 (ko) * 2015-11-30 2022-08-19 에스케이하이닉스 주식회사 전자 장치
US9963780B2 (en) * 2015-12-03 2018-05-08 International Business Machines Corporation Growth of metal on a dielectric
KR101874171B1 (ko) * 2016-03-24 2018-08-03 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
JP2017195269A (ja) 2016-04-20 2017-10-26 ソニー株式会社 磁気記憶素子
US10497417B2 (en) * 2016-06-01 2019-12-03 Tdk Corporation Spin current assisted magnetoresistance effect device
JP6934673B2 (ja) * 2016-06-08 2021-09-15 国立大学法人東北大学 磁気トンネル接合素子および磁気メモリ
US10475564B2 (en) 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
JP6702034B2 (ja) * 2016-07-04 2020-05-27 株式会社デンソー 磁気センサ
JP6876335B2 (ja) * 2016-07-29 2021-05-26 国立大学法人東北大学 磁気トンネル接合素子およびその製造方法
US10546997B2 (en) * 2016-12-02 2020-01-28 Regents Of The University Of Minnesota Magnetic structures including FePd
US11038099B2 (en) * 2016-12-13 2021-06-15 Intel Corporation Perpendicular magnetoelectric spin orbit logic
JP2020068214A (ja) * 2017-02-28 2020-04-30 Tdk株式会社 強磁性多層膜、磁気抵抗効果素子、及び強磁性多層膜を製造する方法
US10204671B2 (en) * 2017-03-10 2019-02-12 Simon Fraser University Applications of non-collinearly coupled magnetic layers
JP7055303B2 (ja) * 2017-03-31 2022-04-18 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
JP6917205B2 (ja) * 2017-06-16 2021-08-11 東京エレクトロン株式会社 磁気抵抗素子の製造方法
CN110021335B (zh) * 2018-01-09 2021-05-28 中电海康集团有限公司 磁性隧道结的数据保存时间的获取方法和装置
KR20200136903A (ko) * 2018-03-30 2020-12-08 고쿠리츠다이가쿠호진 도호쿠다이가쿠 자기 저항 효과 소자 및 자기 메모리
JP6555404B1 (ja) * 2018-08-02 2019-08-07 Tdk株式会社 磁壁移動型磁気記録素子及び磁気記録アレイ
WO2020026637A1 (ja) 2018-08-02 2020-02-06 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
JP2020043133A (ja) * 2018-09-06 2020-03-19 キオクシア株式会社 磁気記憶装置
CN111613720B (zh) * 2019-02-25 2022-09-09 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
JP7441483B2 (ja) 2019-08-23 2024-03-01 国立大学法人東北大学 磁気メモリ素子及びその製造方法、並びに磁気メモリ
CN112038488A (zh) * 2020-09-04 2020-12-04 浙江驰拓科技有限公司 Mtj的制作方法和mtj
JP2022096258A (ja) * 2020-12-17 2022-06-29 キオクシア株式会社 磁気記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP5260040B2 (ja) * 2007-12-19 2013-08-14 株式会社日立製作所 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
WO2009093387A1 (ja) * 2008-01-25 2009-07-30 Nec Corporation 磁気ランダムアクセスメモリ及びその初期化方法
KR101683135B1 (ko) * 2009-03-13 2016-12-06 시게이트 테크놀로지 엘엘씨 수직자기기록매체
JP4903277B2 (ja) * 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP5725735B2 (ja) 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置

Also Published As

Publication number Publication date
CN104170074B (zh) 2017-04-26
US20150109853A1 (en) 2015-04-23
WO2013153942A1 (ja) 2013-10-17
CN104170074A (zh) 2014-11-26
US9202545B2 (en) 2015-12-01
JP6090800B2 (ja) 2017-03-15
JPWO2013153942A1 (ja) 2015-12-17
KR20140143362A (ko) 2014-12-16

Similar Documents

Publication Publication Date Title
KR102024410B1 (ko) 자기저항 효과 소자 및 자기 메모리
US8637947B2 (en) Memory element and memory apparatus
JP5600344B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP5321991B2 (ja) 磁気メモリー素子及びその駆動方法
TWI540684B (zh) Memory elements and memory devices
JP6290487B1 (ja) 磁気メモリ
CN106887247B (zh) 信息存储元件和存储装置
JP5618103B2 (ja) 磁気抵抗効果素子及び磁気メモリ
TWI639155B (zh) 儲存元件、儲存裝置及磁頭
KR101983855B1 (ko) 기억 소자, 기억 장치
KR20070057673A (ko) 기억 소자 및 메모리
KR20080054343A (ko) 기억 소자 및 메모리
WO2014049935A1 (en) Storage element, storage apparatus, and magnetic head
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115399A (ja) 記憶素子、記憶装置
KR20110098899A (ko) 자기 메모리 소자 및 불휘발성 기억장치
JP2013115412A (ja) 記憶素子、記憶装置
KR20070058364A (ko) 기억 소자 및 메모리
TW201222546A (en) Memory element and memory device
JP2014140077A (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP2010219177A (ja) 磁気トンネル接合素子、磁気ランダムアクセスメモリ
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant