KR102016172B1 - 비디바이스 엣지 영역이 감소된 전자 디바이스 - Google Patents
비디바이스 엣지 영역이 감소된 전자 디바이스 Download PDFInfo
- Publication number
- KR102016172B1 KR102016172B1 KR1020130027482A KR20130027482A KR102016172B1 KR 102016172 B1 KR102016172 B1 KR 102016172B1 KR 1020130027482 A KR1020130027482 A KR 1020130027482A KR 20130027482 A KR20130027482 A KR 20130027482A KR 102016172 B1 KR102016172 B1 KR 102016172B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- edge
- barrier film
- disposed
- devices
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 521
- 230000004888 barrier function Effects 0.000 claims abstract description 267
- 239000000463 material Substances 0.000 claims description 193
- 238000000034 method Methods 0.000 claims description 127
- 238000000151 deposition Methods 0.000 claims description 101
- 239000000203 mixture Substances 0.000 claims description 48
- 229920001296 polysiloxane Polymers 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229920003023 plastic Polymers 0.000 claims description 14
- 239000004033 plastic Substances 0.000 claims description 14
- -1 polysiloxanes Polymers 0.000 claims description 12
- 239000011888 foil Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229920000548 poly(silane) polymer Polymers 0.000 claims description 2
- 229920003257 polycarbosilane Polymers 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229920001558 organosilicon polymer Polymers 0.000 claims 1
- 239000010408 film Substances 0.000 description 222
- 239000010410 layer Substances 0.000 description 184
- 239000000047 product Substances 0.000 description 68
- 239000002243 precursor Substances 0.000 description 62
- 239000004020 conductor Substances 0.000 description 45
- 229920000642 polymer Polymers 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 33
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 32
- 239000007789 gas Substances 0.000 description 30
- 230000008021 deposition Effects 0.000 description 28
- 238000005520 cutting process Methods 0.000 description 23
- 239000012044 organic layer Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 23
- 238000006243 chemical reaction Methods 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 20
- 238000005538 encapsulation Methods 0.000 description 20
- 239000000376 reactant Substances 0.000 description 19
- 239000011368 organic material Substances 0.000 description 18
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 18
- 239000010409 thin film Substances 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 14
- 239000001301 oxygen Substances 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 14
- 239000012466 permeate Substances 0.000 description 14
- 229920006254 polymer film Polymers 0.000 description 13
- 238000005137 deposition process Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 12
- 150000003384 small molecules Chemical class 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 150000003961 organosilicon compounds Chemical class 0.000 description 10
- 239000000565 sealant Substances 0.000 description 10
- 238000013459 approach Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 9
- 238000006731 degradation reaction Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 8
- 229940073561 hexamethyldisiloxane Drugs 0.000 description 8
- 238000004770 highest occupied molecular orbital Methods 0.000 description 8
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 239000011541 reaction mixture Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000000412 dendrimer Substances 0.000 description 5
- 229920000736 dendritic polymer Polymers 0.000 description 5
- 230000005525 hole transport Effects 0.000 description 5
- 230000005693 optoelectronics Effects 0.000 description 5
- 229920000058 polyacrylate Polymers 0.000 description 5
- 229910052729 chemical element Inorganic materials 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- 230000005571 horizontal transmission Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000037361 pathway Effects 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 125000001424 substituent group Chemical group 0.000 description 4
- 230000032258 transport Effects 0.000 description 4
- 125000000217 alkyl group Chemical group 0.000 description 3
- 125000003118 aryl group Chemical group 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000003446 ligand Substances 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- PUNGSQUVTIDKNU-UHFFFAOYSA-N 2,4,6,8,10-pentamethyl-1,3,5,7,9,2$l^{3},4$l^{3},6$l^{3},8$l^{3},10$l^{3}-pentaoxapentasilecane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O[Si](C)O1 PUNGSQUVTIDKNU-UHFFFAOYSA-N 0.000 description 2
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 244000309464 bull Species 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229920000592 inorganic polymer Polymers 0.000 description 2
- UEEXRMUCXBPYOV-UHFFFAOYSA-N iridium;2-phenylpyridine Chemical group [Ir].C1=CC=CC=C1C1=CC=CC=N1.C1=CC=CC=C1C1=CC=CC=N1.C1=CC=CC=C1C1=CC=CC=N1 UEEXRMUCXBPYOV-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- KWEKXPWNFQBJAY-UHFFFAOYSA-N (dimethyl-$l^{3}-silanyl)oxy-dimethylsilicon Chemical compound C[Si](C)O[Si](C)C KWEKXPWNFQBJAY-UHFFFAOYSA-N 0.000 description 1
- WGGNJZRNHUJNEM-UHFFFAOYSA-N 2,2,4,4,6,6-hexamethyl-1,3,5,2,4,6-triazatrisilinane Chemical compound C[Si]1(C)N[Si](C)(C)N[Si](C)(C)N1 WGGNJZRNHUJNEM-UHFFFAOYSA-N 0.000 description 1
- VFHJWQUCFQTIAR-UHFFFAOYSA-N 2-methylideneoxatrisiletane Chemical compound C=[Si]1O[SiH2][SiH2]1 VFHJWQUCFQTIAR-UHFFFAOYSA-N 0.000 description 1
- OPLQHQZLCUPOIX-UHFFFAOYSA-N 2-methylsilirane Chemical compound CC1C[SiH2]1 OPLQHQZLCUPOIX-UHFFFAOYSA-N 0.000 description 1
- DHDHJYNTEFLIHY-UHFFFAOYSA-N 4,7-diphenyl-1,10-phenanthroline Chemical group C1=CC=CC=C1C1=CC=NC2=C1C=CC1=C(C=3C=CC=CC=3)C=CN=C21 DHDHJYNTEFLIHY-UHFFFAOYSA-N 0.000 description 1
- DIVZFUBWFAOMCW-UHFFFAOYSA-N 4-n-(3-methylphenyl)-1-n,1-n-bis[4-(n-(3-methylphenyl)anilino)phenyl]-4-n-phenylbenzene-1,4-diamine Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)N(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 DIVZFUBWFAOMCW-UHFFFAOYSA-N 0.000 description 1
- 229920001621 AMOLED Polymers 0.000 description 1
- 239000002200 LIPON - lithium phosphorus oxynitride Substances 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 125000003342 alkenyl group Chemical group 0.000 description 1
- 125000000304 alkynyl group Chemical group 0.000 description 1
- 229920005603 alternating copolymer Polymers 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000003710 aryl alkyl group Chemical group 0.000 description 1
- 229920001400 block copolymer Polymers 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 125000000753 cycloalkyl group Chemical group 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- JJQZDUKDJDQPMQ-UHFFFAOYSA-N dimethoxy(dimethyl)silane Chemical compound CO[Si](C)(C)OC JJQZDUKDJDQPMQ-UHFFFAOYSA-N 0.000 description 1
- OIKHZBFJHONJJB-UHFFFAOYSA-N dimethyl(phenyl)silicon Chemical compound C[Si](C)C1=CC=CC=C1 OIKHZBFJHONJJB-UHFFFAOYSA-N 0.000 description 1
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 1
- 238000010017 direct printing Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical compound C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 description 1
- KCWYOFZQRFCIIE-UHFFFAOYSA-N ethylsilane Chemical compound CC[SiH3] KCWYOFZQRFCIIE-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229920000578 graft copolymer Polymers 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002367 halogens Chemical group 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000001072 heteroaryl group Chemical group 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- HTDJPCNNEPUOOQ-UHFFFAOYSA-N hexamethylcyclotrisiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O1 HTDJPCNNEPUOOQ-UHFFFAOYSA-N 0.000 description 1
- 229920001519 homopolymer Polymers 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000004816 latex Substances 0.000 description 1
- 229920000126 latex Polymers 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- OKHRRIGNGQFVEE-UHFFFAOYSA-N methyl(diphenyl)silicon Chemical compound C=1C=CC=CC=1[Si](C)C1=CC=CC=C1 OKHRRIGNGQFVEE-UHFFFAOYSA-N 0.000 description 1
- OFLMWACNYIOTNX-UHFFFAOYSA-N methyl(methylsilyloxy)silane Chemical compound C[SiH2]O[SiH2]C OFLMWACNYIOTNX-UHFFFAOYSA-N 0.000 description 1
- FWITZJRQRZACHD-UHFFFAOYSA-N methyl-[2-[methyl(silyloxy)silyl]propan-2-yl]-silyloxysilane Chemical compound C[SiH](O[SiH3])C(C)(C)[SiH](C)O[SiH3] FWITZJRQRZACHD-UHFFFAOYSA-N 0.000 description 1
- ANKWZKDLZJQPKN-UHFFFAOYSA-N methyl-[[methyl(silyloxy)silyl]methyl]-silyloxysilane Chemical compound [SiH3]O[SiH](C)C[SiH](C)O[SiH3] ANKWZKDLZJQPKN-UHFFFAOYSA-N 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000329 molecular dynamics simulation Methods 0.000 description 1
- KSVMTHKYDGMXFJ-UHFFFAOYSA-N n,n'-bis(trimethylsilyl)methanediimine Chemical compound C[Si](C)(C)N=C=N[Si](C)(C)C KSVMTHKYDGMXFJ-UHFFFAOYSA-N 0.000 description 1
- MYADPEFFMQPOQC-UHFFFAOYSA-N n-[[acetyl(ethyl)amino]-dimethylsilyl]-n-ethylacetamide Chemical compound CCN(C(C)=O)[Si](C)(C)N(CC)C(C)=O MYADPEFFMQPOQC-UHFFFAOYSA-N 0.000 description 1
- XJSOFJATDVCLHI-UHFFFAOYSA-N n-[[acetyl(methyl)amino]-dimethylsilyl]-n-methylacetamide Chemical compound CC(=O)N(C)[Si](C)(C)N(C)C(C)=O XJSOFJATDVCLHI-UHFFFAOYSA-N 0.000 description 1
- WWOJHRGOXHGXEX-UHFFFAOYSA-N n-[[acetyl(methyl)amino]-ethenyl-methylsilyl]-n-methylacetamide Chemical compound CC(=O)N(C)[Si](C)(C=C)N(C)C(C)=O WWOJHRGOXHGXEX-UHFFFAOYSA-N 0.000 description 1
- WOFLNHIWMZYCJH-UHFFFAOYSA-N n-[bis(diethylaminooxy)-methylsilyl]oxy-n-ethylethanamine Chemical compound CCN(CC)O[Si](C)(ON(CC)CC)ON(CC)CC WOFLNHIWMZYCJH-UHFFFAOYSA-N 0.000 description 1
- NASKMVWXSAHSLX-UHFFFAOYSA-N n-[bis(n-acetylanilino)-methylsilyl]-n-phenylacetamide Chemical compound C=1C=CC=CC=1N(C(C)=O)[Si](C)(N(C(C)=O)C=1C=CC=CC=1)N(C(=O)C)C1=CC=CC=C1 NASKMVWXSAHSLX-UHFFFAOYSA-N 0.000 description 1
- GEEYEXCEWMASIB-UHFFFAOYSA-N n-[bis[acetyl(ethyl)amino]-ethenylsilyl]-n-ethylacetamide Chemical compound CCN(C(C)=O)[Si](C=C)(N(CC)C(C)=O)N(CC)C(C)=O GEEYEXCEWMASIB-UHFFFAOYSA-N 0.000 description 1
- DXCDKJNAUJTZGP-UHFFFAOYSA-N n-[diethylaminooxy(diphenyl)silyl]oxy-n-ethylethanamine Chemical compound C=1C=CC=CC=1[Si](ON(CC)CC)(ON(CC)CC)C1=CC=CC=C1 DXCDKJNAUJTZGP-UHFFFAOYSA-N 0.000 description 1
- XGTQMIMKLICSCM-UHFFFAOYSA-N n-methyl-n-tris[acetyl(methyl)amino]silylacetamide Chemical compound CC(=O)N(C)[Si](N(C)C(C)=O)(N(C)C(C)=O)N(C)C(C)=O XGTQMIMKLICSCM-UHFFFAOYSA-N 0.000 description 1
- 231100000956 nontoxicity Toxicity 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013086 organic photovoltaic Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 229920005604 random copolymer Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 238000010129 solution processing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XOAJIYVOSJHEQB-UHFFFAOYSA-N trimethyl trimethoxysilyl silicate Chemical compound CO[Si](OC)(OC)O[Si](OC)(OC)OC XOAJIYVOSJHEQB-UHFFFAOYSA-N 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000003981 vehicle Substances 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
- H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/851—Division of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Electroluminescent Light Sources (AREA)
- Photovoltaic Devices (AREA)
Abstract
본원은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 기판 위에 배치된 제2 측면을 갖는 디바이스를 포함하는 제1 제품을 제공할 수 있고, 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 3 ㎜ 내에 배치된다. 제1 제품은 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제1 장벽 필름을 추가로 포함할 수 있다.
Description
본 발명은 비디바이스 엣지 영역이 감소된 전자 디바이스에 관한 것이다.
유기 물질을 이용하는 광전자 디바이스는 다양한 이유로 점점 유용하게 되고 있다. 이러한 디바이스를 제조하는 데 사용되는 많은 물질은 비교적 저렴하므로, 유기 광전자 디바이스는 무기 디바이스에 비해 원가 우위 가능성이 있다. 또한, 유기 물질의 고유 특성, 예컨대 이들의 가요성은 가요성 기판 위의 제조와 같은 특정 용도에 유기 물질이 잘 맞도록 할 수 있다. 유기 광전자 디바이스의 예로는 유기 발광 디바이스(OLED), 유기 광 트랜지스터, 유기 광기전력 전지 및 유기 광 검출기를 들 수 있다. OLED의 경우, 유기 물질은 통상적인 물질에 비해 성능 우위를 가질 수 있다. 예를 들면, 유기 방출 층이 광을 방출하는 파장은 일반적으로 적절한 도펀트에 의해 쉽게 조정될 수 있다.
OLED는 전압이 디바이스에 인가될 때 광을 방출하는 유기 박막을 이용한다. OLED는 평판 디스플레이, 조명 및 역광 조명(backlighting)과 같은 용도에 사용하기 위해 관심이 점가하는 기술이 되고 있다. 일부 OLED 물질 및 배치가 본원에 그 전문이 참고문헌으로 포함된 미국 특허 제5,844,363호, 제6,303,238호 및 제5,707,745호에 기재되어 있다.
인광 방출 분자에 대한 한 용도는 풀 컬러(full color) 디스플레이이다. 이러한 디스플레이에 대한 공업 규격은 "포화" 컬러라 칭하는 특정한 색상을 방출하는 데 적합한 화소를 요한다. 특히, 이러한 규격은 포화 적색, 녹색 및 청색 화소를 요한다. 색상을 당해 분야에 널리 공지된 CIE 좌표를 이용하여 측정할 수 있다.
녹색 방출 분자의 일례는 하기 화학식의 구조를 갖고, Ir(ppy)3으로 표시되는 트리스(2-페닐피리딘)이리듐이다:
이것 및 본원의 하기 도면에서, 본 발명자들은 질소로부터 금속(여기서, Ir)으로의 배위 결합을 직선으로 표시하였다.
본원에 사용되는 바와 같은 "유기"라는 용어는 유기 광전자 디바이스를 제조하는 데 사용될 수 있는 소분자 유기 물질뿐만 아니라 중합체 물질을 포함한다. "소분자"는 중합체가 아닌 임의의 유기 물질을 의미하고, "소분자"는 실제로 아주 클 수 있다. 소분자는 일부 환경에서 반복 단위를 포함할 수 있다. 예를 들면, 치환기로서 장쇄 알킬 기를 이용하는 것은 "소분자" 부류에서 분자를 제거하지 않는다. 소분자는 또한, 예를 들면 중합체 골격 상의 펜던트 기로서 또는 골격의 일부로서 중합체에 도입될 수 있다. 소분자는 또한 덴드리머의 코어 모이어티로서 작용할 수 있으며, 덴드리머는 코어 모이어티 위에 지어진 일련의 화학 쉘로 이루어진다. 덴드리머의 코어 모이어티는 형광 또는 인광 소분자 에미터일 수 있다. 덴드리머는 "소분자"일 수 있으며, OLED 분야에서 현재 사용되는 모든 덴드리머가 소분자인 것으로 생각된다.
본원에 사용되는 바와 같은 "상부"는 기판에서 가장 멀리 떨어져 있는 것을 의미하며, "바닥"은 기판에 가장 근접하여 있는 것을 의미한다. 제1 층이 제2 층 "위에 배치된" 것으로 기술되는 경우, 제1 층은 기판으로부터 더 멀리 배치된다. 제1 층이 제2 층"과 접촉된" 것으로 기술되지 않는 한, 제1 층과 제2 층 사이에 다른 층이 존재할 수 있다. 예를 들면, 캐소드는 다양한 유기 층이 사이에 존재하더라도, 애노드 "위에 배치된" 것으로 기술될 수 있다.
본원에 사용되는 바와 같은 "용해 처리가능한"(solution processible)은 용액 또는 현탁액 형태의, 액체 매질 중에 용해되고/되거나, 분산되고/되거나, 수송되고/되거나, 그 액체 매질로부터 증착될 수 있다는 것을 의미한다.
리간드가 방출 물질의 광능동 특성에 직접 기여하는 것으로 생각되는 경우 리간드는 "광능동"이라 언급할 수 있다. 보조 리간드가 광능동 리간드의 특성을 변형시킬 수 있지만, 방출 물질의 광능동 특성에 기여하지 않는다고 생각되는 경우 리간드는 "보조"(ancillary)라 언급할 수 있다.
본원에 사용되는 바와 같고, 당업자에게 일반적으로 이해되는 바와 같이, 제1 "최고 점유 분자 오비탈"(HOMO) 또는 "최저 비점유 분자 오비탈"(LUMO) 에너지 준위는 제1 에너지 준위가 진공 에너지 준위에 더 가까울 경우 제2 HOMO 또는 LUMO 에너지 준위"보다 크거나", 이것"보다 높다". 이온화 전위(IP)가 진공 준위에 대해 음성 에너지(negative energy)로서 측정되므로, 더 높은 HOMO 에너지 준위는 더 작은 절대 값을 갖는 IP(덜 음성인 IP)에 상응한다. 유사하게, 더 높은 LUMO 에너지 준위는 더 작은 절대 값을 갖는 전자 친화력(EA)(덜 음성인 EA)에 상응한다. 통상적인 에너지 준위 다이어그램에서, 상단에서의 진공 준위에 의해, 한 물질의 LUMO 에너지 준위는 동일한 물질의 HOMO 에너지 준위보다 크다. "더 높은" HOMO 또는 LUMO 에너지 준위는 "더 낮은" HOMO 또는 LUMO 에너지 준위보다 이러한 디아어그램의 상단에 더 가까운 것으로 보인다.
본원에 사용되는 바와 같고, 당업자에게 일반적으로 이해되는 바와 같이, 제1 일 함수는 제1 일 함수가 더 큰 절대 값을 가지는 경우 제2 일 함수"보다 크거나", 이것"보다 높다". 일 함수가 일반적으로 진공 준위에 대해 음의 숫자로서 측정되므로, "더 높은" 일 함수는 더 음수라는 것을 의미한다. 통상적인 에너지 준위 다이어그램에서, 상단에서의 진공 준위에 의해, "더 높은" 일 함수는 하향 방향으로 진공 준위에서 더 멀리 떨어져 있는 것으로서 예시된다. 따라서, HOMO 및 LUMO 에너지 준위의 정의는 일 함수와 다른 관례를 따른다.
OLED에 대한 더 상세한 세부내용 및 상기 기술된 정의는 본원에 그 전문이 참고문헌으로 포함된 미국 특허 제7,279,704호에서 찾을 수 있다.
본원에 제공된 일부 실시양태는 디바이스, 디바이스를 제조하는 방법, 및/또는 대기 조건으로부터 열화 증가를 겪는 일 없이 디바이스의 비디바이스(또는 "사공간(dead space)")을 감소시키거나 제거하는 방법에 의해 제조된 디바이스를 포함할 수 있다. 즉, 예를 들면 본원에 제공된 실시양태는 기판의 수직 측면 및/또는 엣지(및 디바이스의 측면)의 적어도 일부분 위에 배치된 엣지 시일(시일)로서 장벽 필름을 사용함으로써 디바이스 열화 증가를 겪는 일 없이 디바이스의 일부분이 기판의 엣지에 또는 그 근처에 배치될 수 있는 디바이스를 포함할 수 있다. 이렇게 함으로써, (장벽 필름의 벌크에 걸친 것보다 통상적으로 더 빠른) 장벽 필름 및 기판의 계면에 걸친 유입(ingress)은 장벽 필름 층을 디바이스의 측면에 수직인 방향으로 연장하는 일(일부 경우에는, 디바이스의 추가의 비디바이스를 생성할 것임) 없이 충분한 길이를 유지할 수 있다.
일부 실시양태에서, 본원은 제1 제품을 제공할 수 있다. 제1 제품은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 기판 위에 배치된 제2 측면을 갖는 디바이스를 포함할 수 있고, 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 3 ㎜ 내에 배치된다. 제1 제품은 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제1 장벽 필름을 추가로 포함할 수 있다.
일부 실시양태에서, 기재된 바와 같은 제1 제품에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 2 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 1 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 0.5 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 0.1 ㎜ 내에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스는 능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있고, 디바이스의 능동 디바이스 영역의 적어도 일부분은 기판의 제1 엣지로부터 0.1 ㎜ 내에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스는 능동 디바이스 영역을 포함할 수 있고, 디바이스의 능동 디바이스 영역의 적어도 일부분은 기판의 제1 엣지로부터 0.1 ㎜ 내에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 기판은 유리, 플라스틱, 또는 금속 호일 물질 중 임의의 1종을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함할 수 있다. 일부 실시양태에서, 제1 장벽 필름은 중합체 실리콘과 무기 실리콘의 혼합물을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 장벽 필름은 디바이스의 적어도 일부분 위에 배치될 수 있다. 일부 실시양태에서, 제1 장벽 필름은 전체 디바이스 위에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스는 복수의 측면을 포함할 수 있고, 제1 장벽 필름은 디바이스의 복수의 측면의 각각을 커버할 수 있다. 일부 실시양태에서, 기판은 복수의 측면을 포함할 수 있고, 제1 장벽 필름은 기판의 복수의 측면의 각각의 적어도 일부분을 커버할 수 있다. 일부 실시양태에서, 기판은 4개소 측면을 포함할 수 있고, 제1 장벽 필름은 기판의 측면 중 2개소 측면 이상의 적어도 일부분을 커버할 수 있다. 일부 실시양태에서, 제1 장벽 필름은 전체 디바이스 위에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 디바이스 위에 배치될 수 있는 제2 장벽 필름을 추가로 포함할 수 있다. 제1 장벽 필름 및 제2 장벽 필름은 상이한 물질을 포함할 수 있다. 일부 실시양태에서, 제2 장벽 필름은 유리, 플라스틱, 장벽 필름 코팅 플라스틱, 또는 금속 호일 물질을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 기판은 제1 외부 주연부를 가질 수 있고, 디바이스는 제2 외부 주연부를 가질 수 있다. 일부 실시양태에서, 디바이스의 제2 외부 주연부의 대략 50% 이상은 기판의 제1 외부 주연부로부터 대략 1 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 외부 주연부의 대략 50% 이상은 기판의 제1 외부 주연부로부터 대략 0.1 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 외부 주연부의 대략 75% 이상은 기판의 제1 외부 주연부로부터 대략 1 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 외부 주연부의 대략 75% 이상은 기판의 제1 외부 주연부로부터 대략 0.1 ㎜ 내에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 장벽 필름은 화학 증착 CVD 및 유기실리콘 전구체를 사용하여 증착될 수 있다.
일부 실시양태에서, 제1 제품은 태양 전지, 박막 전지, 유기 전자 디바이스, 조명 패널 또는 조명 패널을 갖는 광원, 디스플레이 또는 디스플레이를 갖는 전자 디바이스, 휴대폰, 노트북 컴퓨터, 태블릿 컴퓨터, 또는 텔레비젼 중 임의의 것을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스는 유기 층을 포함할 수 있다. 일부 실시양태에서, 디바이스는 OLED를 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 일렉트로닉스 팩키지를 추가로 포함할 수 있고, 일렉트로닉스 팩키지는 적어도 디바이스보다 작은 치수를 갖는다. 일부 실시양태에서, 일렉트로닉스 팩키지는 디바이스의 총 면적보다 작은 총 면적을 갖는다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 복수의 디바이스를 추가로 포함할 수 있다. 일부 실시양태에서, 복수의 디바이스의 각각은 다른 디바이스 중 1개 이상으로부터 6.0 ㎜ 미만의 거리에 배치될 수 있다. 일부 실시양태에서, 복수의 디바이스의 각각은 다른 디바이스 중 1개 이상으로부터 4.0 ㎜ 미만의 거리에 배치될 수 있다. 일부 실시양태에서, 복수의 디바이스의 각각은 다른 디바이스 중 1개 이상으로부터 2.0 ㎜ 미만의 거리에 배치될 수 있다. 일부 실시양태에서, 복수의 디바이스의 각각은 다른 디바이스 중 1개 이상으로부터 1.0 ㎜ 미만의 거리에 배치될 수 있다.
일부 실시양태에서, 제1 제품이 복수의 디바이스를 포함하는 상기 기재된 바와 같은 제1 제품에서, 복수의 디바이스는 동일한 기판 위에 배치될 수 있다. 일부 실시양태에서, 복수의 디바이스는 상이한 기판 위에 배치될 수 있다. 일부 실시양태에서, 복수의 디바이스는 상이한 피크 파장을 갖는 광을 방출하는 2개 이상의 디바이스를 포함할 수 있다. 일부 실시양태에서, 제1 제품은 디스플레이를 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 기판은 제2 표면을 추가로 포함할 수 있고, 복수의 전기 전도체는 기판 내에 배치될 수 있고, 복수의 전도체의 각각은 기판의 제1 표면으로부터 제2 표면으로 연장된다. 일부 실시양태에서, 각각의 전기 전도체는 마이크로정공 내에 배치될 수 있다. 일부 실시양태에서, 기판은 외부 주연부를 포함할 수 있고, 복수의 전도체의 각각은 외부 주연부의 1 ㎜ 내에 배치될 수 있다. 기판이 외부 주연부를 포함하는 일부 실시양태에서, 1개 이상의 전도체는 기판의 외부 주연부로부터 1 ㎜ 초과의 거리에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 기판의 제1 측면 위에 배치될 수 있는 복수의 전기 전도체를 추가로 포함할 수 있다. 일부 실시양태에서, 기판은 제2 표면을 추가로 포함할 수 있고, 복수의 전도체의 각각은 기판의 제1 표면으로부터 제2 표면으로 연장될 수 있다.
일부 실시양태에서, 기판이 제2 표면 및 기판 내에 배치되거나 기판의 제1 측면 위에 배치된 복수의 전도체를 포함하는 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 기판 위에 배치된 복수의 전극을 추가로 포함할 수 있다. 일부 실시양태에서, 복수의 전기 전도체의 각각은 복수의 전극 중 1개 이상에 전기 연결될 수 있다. 일부 실시양태에서, 복수의 전극과 복수의 전기 전도체 사이의 전기 연결은 기판의 제1 표면 위에 배치된 패턴형성 전도성 트레이스를 포함할 수 있다.
일부 실시양태에서, 본원은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 제1 기판; 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 제2 기판; 및 제1 디바이스 및 제2 디바이스를 포함하는 복수의 디바이스를 포함하는 제1 제품을 제공할 수 있다. 제1 디바이스는 제1 기판 위에 배치될 수 있고 제2 측면을 갖고, 제1 디바이스의 제2 측면의 적어도 제1 일부분은 제1 기판의 제1 엣지로부터 대략 3.0 ㎜ 내에 배치된다. 제1 제품은 제1 기판의 제1 엣지의 적어도 일부분, 제1 기판의 제1 측면의 적어도 일부분, 및 제1 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제1 장벽 필름을 추가로 포함할 수 있다. 제2 디바이스는 제2 기판 위에 배치될 수 있고 제2 측면을 갖고, 제2 디바이스의 제2 측면의 적어도 제1 일부분은 제2 기판의 제1 엣지로부터 대략 3.0 ㎜ 내에 배치된다. 제1 제품은 제2 기판의 제1 엣지의 적어도 일부분, 제2 기판의 제1 측면의 적어도 일부분, 및 제2 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제2 장벽 필름을 추가로 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 디바이스의 제2 측면의 제1 일부분은 제2 디바이스의 제2 측면의 제1 일부분으로부터 6.0 ㎜ 미만의 거리에 배치될 수 있다. 일부 실시양태에서, 제1 디바이스의 제2 측면의 제1 일부분은 제2 디바이스의 제2 측면의 제1 일부분으로부터 2.0 ㎜ 미만의 거리에 배치될 수 있다. 일부 실시양태에서, 제1 디바이스의 제2 측면의 제1 일부분은 제2 디바이스의 제2 측면의 제1 일부분으로부터 1.0 ㎜ 미만의 거리에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 디바이스는 능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있고; 제2 디바이스는 능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있고; 제1 디바이스의 능동 디바이스 영역의 적어도 일부분은 제2 디바이스의 능동 디바이스 영역의 적어도 일부분의 1.0 ㎜ 미만의 거리에 배치된다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 디바이스는 능동 디바이스 영역을 포함할 수 있고; 제2 디바이스는 능동 디바이스 영역을 포함할 수 있고; 제1 디바이스의 능동 디바이스 영역의 적어도 일부분은 제2 디바이스의 능동 디바이스 영역의 적어도 일부분의 0.01 ㎜ 미만의 거리에 배치될 수 있다.
실시양태는 또한 제1 방법을 제공할 수 있다. 제1 방법은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 기판의 제1 표면 위에 배치된 제2 측면을 갖는 디바이스를 제공하는 단계를 포함할 수 있다. 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 3.0 ㎜ 이하에 배치될 수 있다. 기판을 제공한 후, 제1 방법은 제1 장벽 필름을 증착하여 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 단계를 추가로 포함한다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 2.0 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 1.0 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 0.5 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 0.1 ㎜ 이하에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 디바이스는 능동 디바이스 영역을 포함할 수 있고; 디바이스의 능동 디바이스 영역의 적어도 일부분은 기판의 제1 엣지로부터 0.1 ㎜ 내에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제1 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함할 수 있다. 일부 실시양태에서, 제1 장벽 필름은 중합체 실리콘과 무기 실리콘의 혼합물을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 기판을 복수의 위치에서 스크라이빙하는 단계, 디바이스를 기판의 제1 표면 위에 증착하는 단계, 및 기판을 복수의 스크라이빙 위치에서 분할하는 단계를 포함할 수 있다. 일부 실시양태에서, 디바이스를 기판의 제1 표면 위에 증착하기 전에 기판을 분할하는 단계를 수행할 수 있다. 일부 실시양태에서, 디바이스를 기판의 제1 표면 위에 증착한 후에 기판을 분할하는 단계를 수행할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 디바이스를 기판의 제1 표면 위에 증착하는 단계; 디바이스를 증착한 후, 기판 및 디바이스를 복수의 위치에서 스크라이빙하는 단계; 및 기판 및 디바이스를 복수의 스크라이빙 위치에서 분할하는 단계를 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 디바이스를 기판의 전체 제1 표면 위에 증착하는 단계를 포함할 수 있다. 일부 실시양태에서, 기판을 제공하는 단계는 디바이스를 기판의 제1 표면보다 큰 구멍을 갖는 마스크를 통해 증착하는 단계를 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 디바이스를 기판의 제1 표면 위에 증착하는 단계; 및 디바이스를 증착한 후, 기판 및 디바이스를 복수의 위치에서 분할하는 단계를 포함할 수 있다. 일부 실시양태에서, 기판 및 디바이스를 분할하는 단계는 디바이스 및 기판을 절단하는 단계를 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 디바이스를 기판의 제1 표면 위에 증착하는 단계; 디바이스를 증착한 후, 능동의 일부분을 절삭하여 디바이스의 제2 측면에 노출시키는 단계; 및 디바이스를 증착한 후, 기판의 일부분을 절삭하여 제1 측면을 노출시키는 단계를 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제1 장벽 필름을 증착한 후, 상기 방법은 기판을 분할하는 단계를 추가로 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제1 방법은 기판의 제1 표면으로부터 기판의 제2 표면으로의 복수의 전도성 경로를 형성하는 단계를 추가로 포함할 수 있다. 일부 실시양태에서, 복수의 전도성 경로를 형성하는 단계는 기판 내의 제1 표면으로부터 제2 표면으로 복수의 비아를 제작하는 단계; 및 전도성 물질을 복수의 비아의 각각 내에 배치하는 단계를 포함할 수 있다.
일부 실시양태에서, 기판의 제1 표면으로부터 기판의 제2 표면으로 복수의 전도성 경로를 형성하는 단계를 포함하는 상기 기재된 바와 같은 제1 방법에서, 복수의 전도성 경로를 포함하는 단계는 전도성 물질을 기판의 제1 측면 위에 배치하는 단계를 포함할 수 있다. 일부 실시양태에서, 전도성 물질을 기판의 제1 측면 위에 배치하는 단계는 전도성 물질을 제1 측면의 일부분 위에 직접 인쇄하여 복수의 전도성 경로를 형성하는 단계; 전도층을 제1 측면의 적어도 일부분 위에 배치하고 전도층을 패턴형성하여 복수의 전도성 경로를 형성하는 단계; 전도층을 증착하여 진공 공정을 이용하여 복수의 전도성 경로를 형성하는 단계; 및/또는 기판의 제1 측면을 전도성 물질에 딥핑하여 복수의 전도성 경로를 형성하는 단계 중 임의의 1개, 또는 이들의 일부 조합을 포함한다.
실시양태는 또한 일 방법에 의해 제조된 제1 제품을 제공할 수 있다. 상기 방법은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 제2 측면을 갖는 기판의 제1 표면 위에 배치된 디바이스를 제공하는 단계를 포함할 수 있고, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 1.0 ㎜ 이하에 배치된다. 상기 방법은 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 제2 측면의 적어도 제1 일부분을 커버하도록 제1 장벽 필름을 증착하는 단계를 추가로 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 방법에 의해 제조된 제1 제품에서, 제1 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 방법에 의해 제조된 제1 제품에서, 제1 장벽 필름을 증착하는 단계는 유기실리콘 전구체를 사용하는 것을 포함할 수 있다. 일부 실시양태에서, 제1 장벽 필름을 증착하는 단계는 화학 증착 CVD를 포함할 수 있다. 일부 실시양태에서, 화학 증착은 플라즈마 증강형일 수 있다.
일부 실시양태에서, 제1 장벽 필름을 증착하는 단계가 유기실리콘 전구체를 사용하는 것을 포함하는 상기 기재된 바와 같은 방법에 의해 제조된 제1 제품에서, 장벽 필름은 실질적으로 중합체 실리콘과 무기 실리콘의 혼합물로 이루어질 수 있다. 일부 실시양태에서, 중합체 실리콘 대 무기 실리콘의 중량비는 95:5 내지 5:95 범위일 수 있다. 일부 실시양태에서, 중합체 실리콘 및 무기 실리콘은 동일한 전구체 물질로부터 생성될 수 있다. 일부 실시양태에서, 장벽 필름의 0.1 ㎜ 이상의 두께를 증착 공정에서의 모든 반응 조건에 대해 동일한 반응 조건 하에 증착할 수 있다. 일부 실시양태에서, 수증기 투과율은 장벽 필름의 0.1 ㎛ 이상의 두께를 통해 10-6 g/㎡/일 미만일 수 있다.
일부 실시양태에서, 제1 장벽 필름을 증착하는 단계가 유기실리콘 전구체를 사용하는 것을 포함하는 상기 기재된 바와 같은 방법에 의해 제조된 제1 제품에서, 전구체 물질은 헥사메틸 디실록산 또는 디메틸 실록산을 포함할 수 있다. 일부 실시양태에서, 전구체 물질은 단일의 유기실리콘 화합물을 포함할 수 있다. 일부 실시양태에서, 전구체 물질은 유기실리콘 화합물의 혼합물을 포함한다.
실시양태는 또한 제1 제품을 제공할 수 있다. 제1 제품은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 기판 위에 배치된 제2 측면을 갖는 디바이스를 포함할 수 있고; 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 1.0 ㎜ 내에 배치된다. 디바이스는 제1 유기 물질을 포함할 수 있다. 일부 실시양태에서, 제1 기판의 제1 측면은 6×1013 원자/c㎡ 초과의 제1 유기 물질로 커버되지 않는다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 유기 물질은 기판의 제1 측면의 임의의 일부분을 커버하지 않는다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품은 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제1 장벽 필름을 추가로 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 0.1 ㎜ 내에 배치될 수 있다.
실시양태는 또한 제1 방법을 제공할 수 있다. 제1 방법은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 기판의 제1 표면 위에 배치된 디바이스를 제공하는 단계; 및 디바이스를 분할하여 디바이스의 제2 측면을 노출시켜 디바이스의 적어도 제1 일부분을 제1 엣지로부터 3.0 ㎜ 이하에 배치하는 단계를 포함할 수 있다. 일부 실시양태에서, 디바이스의 적어도 제1 일부분은 제1 엣지로부터 2.0 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 디바이스의 적어도 제1 일부분은 제1 엣지로부터 1.0 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 디바이스의 적어도 제1 일부분은 제1 엣지로부터 0.1 ㎜ 이하에 배치된다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 디바이스는 능동 디바이스 영역을 포함할 수 있고; 디바이스의 능동 디바이스 영역의 적어도 일부분은 기판의 제1 엣지로부터 0.1 ㎜ 이하에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제1 측면 및 제1 엣지를 갖는 기판을 제공하는 단계는 기판을 제1 측면을 따라 분할하는 단계를 포함할 수 있다. 일부 실시양태에서, 기판을 분할하는 단계 및 디바이스를 분할하는 단계는 동일한 단계를 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서 디바이스를 분할하는 단계 후, 상기 방법은 제1 장벽 필름을 증착하여 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 단계를 추가로 포함할 수 있다. 일부 실시양태에서, 디바이스를 분할하는 단계 및 제1 장벽 필름을 분할하는 단계를 진공에서 수행할 수 있다. 일부 실시양태에서, 제1 장벽 필름은 중합체 실리콘과 무기 실리콘의 혼합물을 을 포함할 수 있다.
일부 실시양태에서, 디바이스를 분할하는 단계는 디바이스를 절단하는 단계를 포함할 수 있다.
도 1은 유기 발광 디바이스를 보여준다.
도 2는 별개의 전자 수송 층을 갖지 않는 인버티드 유기 발광 디바이스를 보여준다.
도 3은 다층 장벽을 갖는 예시된 디바이스의 단면을 보여준다. 무기 필름 및 중합체 필름 둘 다에 사용되는 증착 마스크의 풋프린트는 동일할 수 있고, 이는 이 예시된 디바이스에서 디바이스 풋프린트보다 예를 들면 1 ㎜만큼 더 크다.
도 4는 다층 장벽을 갖는 예시된 디바이스의 단면을 보여준다. 중합체 필름에 사용되는 마스크의 풋프린트는 디바이스 풋프린트보다 예를 들면 1 ㎜만큼 더 클 수 있고, 무기 필름의 마스크의 풋프린트는 중합체 필름의 것보다 예를 들면 1 ㎜만큼 더 클 수 있다.
도 5는 다층 장벽을 갖는 예시된 디바이스의 단면을 보여준다. 무기 필름 및 중합체 필름의 각각의 스택에 사용되는 마스크의 풋프린트는 이전 스택보다 예를 들면 1 ㎜만큼 더 클 수 있다. 제1 스택의 풋프린트는 디바이스의 디바이스 풋프린트의 것보다 예를 들면 1 ㎜만큼 더 클 수 있다.
도 6은 플라즈마 증강형 증착(PECVD) 시스템에서의 기판 전극에 수직으로 탑재된 실리콘 웨이퍼의 사진이다.
도 7은 일부 실시양태에 따른 예시된 플라즈마 증강형 화학 증착 장치의 단면도이다.
도 8은 필름 두께의 반로그자(semi-logarithmic scale)(log(t)) 대 길이를 상관관계시키는 실험 결과의 예시된 도면이고, 여기서 "길이"는 예시된 증착 공정에서 RF 전극으로부터 기판으로의 거리에 해당한다.
도 9는 일부 실시양태에 따른 예시된 디바이스의 단면도이다.
도 10은 일부 실시양태에 따른 기판의 제1 표면으로부터 기판의 제2 표면으로의 전기 전도체의 예시된 배치의 예시이다.
도 11은 일부 실시양태에 따른 기판의 제1 표면으로부터 기판의 제2 표면으로의 전기 전도체의 예시된 배치의 예시이다.
도 12(a) 및 도 12(b)는 일부 실시양태에 따른 예시된 이동 디바이스를 보여준다.
도 13은 일부 실시양태에 따른 제작 직후 실험 디바이스의 2개의 사진을 포함한다.
도 14는 일부 실시양태에 따른 제작 21 시간 후 도 13으로부터의 실험 디바이스의 2개의 사진을 포함한다.
도 15(a) 내지 도 15(d)는 일부 실시양태에 따른 예시된 디바이스 및 제작 공정을 보여준다.
도 16은 일부 실시양태에 따른 예시된 디바이스 및 제작 공정을 보여준다.
도 17은 일부 실시양태에 따른 예시된 디바이스 및 제작 공정을 보여준다.
도 2는 별개의 전자 수송 층을 갖지 않는 인버티드 유기 발광 디바이스를 보여준다.
도 3은 다층 장벽을 갖는 예시된 디바이스의 단면을 보여준다. 무기 필름 및 중합체 필름 둘 다에 사용되는 증착 마스크의 풋프린트는 동일할 수 있고, 이는 이 예시된 디바이스에서 디바이스 풋프린트보다 예를 들면 1 ㎜만큼 더 크다.
도 4는 다층 장벽을 갖는 예시된 디바이스의 단면을 보여준다. 중합체 필름에 사용되는 마스크의 풋프린트는 디바이스 풋프린트보다 예를 들면 1 ㎜만큼 더 클 수 있고, 무기 필름의 마스크의 풋프린트는 중합체 필름의 것보다 예를 들면 1 ㎜만큼 더 클 수 있다.
도 5는 다층 장벽을 갖는 예시된 디바이스의 단면을 보여준다. 무기 필름 및 중합체 필름의 각각의 스택에 사용되는 마스크의 풋프린트는 이전 스택보다 예를 들면 1 ㎜만큼 더 클 수 있다. 제1 스택의 풋프린트는 디바이스의 디바이스 풋프린트의 것보다 예를 들면 1 ㎜만큼 더 클 수 있다.
도 6은 플라즈마 증강형 증착(PECVD) 시스템에서의 기판 전극에 수직으로 탑재된 실리콘 웨이퍼의 사진이다.
도 7은 일부 실시양태에 따른 예시된 플라즈마 증강형 화학 증착 장치의 단면도이다.
도 8은 필름 두께의 반로그자(semi-logarithmic scale)(log(t)) 대 길이를 상관관계시키는 실험 결과의 예시된 도면이고, 여기서 "길이"는 예시된 증착 공정에서 RF 전극으로부터 기판으로의 거리에 해당한다.
도 9는 일부 실시양태에 따른 예시된 디바이스의 단면도이다.
도 10은 일부 실시양태에 따른 기판의 제1 표면으로부터 기판의 제2 표면으로의 전기 전도체의 예시된 배치의 예시이다.
도 11은 일부 실시양태에 따른 기판의 제1 표면으로부터 기판의 제2 표면으로의 전기 전도체의 예시된 배치의 예시이다.
도 12(a) 및 도 12(b)는 일부 실시양태에 따른 예시된 이동 디바이스를 보여준다.
도 13은 일부 실시양태에 따른 제작 직후 실험 디바이스의 2개의 사진을 포함한다.
도 14는 일부 실시양태에 따른 제작 21 시간 후 도 13으로부터의 실험 디바이스의 2개의 사진을 포함한다.
도 15(a) 내지 도 15(d)는 일부 실시양태에 따른 예시된 디바이스 및 제작 공정을 보여준다.
도 16은 일부 실시양태에 따른 예시된 디바이스 및 제작 공정을 보여준다.
도 17은 일부 실시양태에 따른 예시된 디바이스 및 제작 공정을 보여준다.
일반적으로, OLED는 사이에 배치되고 애노드와 캐소드에 전기적으로 연결된 1개 이상의 유기 층을 포함한다. 전류가 인가될 때, 애노드는 유기 층(들)에 정공을 주입하고 캐소드는 전자를 주입한다. 주입된 정공과 전자는 각각 반대로 하전된 전극으로 이동한다. 전자 및 정공이 동일한 분자에 국재화될 때, 여기 에너지 상태를 갖는 국재화 전자-정공 쌍인 "엑시톤"이 형성된다. 엑시톤이 광전자 방출 메커니즘을 통해 이완될 때 광이 방출된다. 일부 경우에, 엑시톤은 엑시머 또는 엑시플렉스(exciplex)에 국재화될 수 있다. 무방사 메커니즘, 예컨대 열 이완이 또한 일어날 수 있지만, 일반적으로 바람직하지 않은 것으로 생각된다.
예를 들면, 미국 특허 제4,769,292호(그 전문이 참조문헌으로 포함됨)에 기재된 바와 같이, 초기 OLED는 일중항 상태("형광")에서 광을 방출하는 방출 분자를 사용한다. 일반적으로 형광 방출은 10 나노초 미만의 기간에 일어난다.
더 최근에, 삼중항 상태("인광")에서 광을 방출하는 방출 물질을 갖는 OLED가 제시된 바 있다(문헌[Baldo et al., "Highly Efficient Phosphorescent Emission from Organic Electoluminescent Devices," Nature, vol. 395, 151-154, 1998; ("Baldo-I") and Baldo et al., "Very high-efficiency green organic light-emitting devices based on electophosphorescence," Appl. Phys. Lett., vol. 75, No. 3, 4-6 (1999)("Baldo-II)] 참조, 그 전문이 참조문헌으로 포함됨). 인광은 미국 특허 제7,279,704호 칼럼 5-6(그 참조문헌으로 포함됨)에 자세히 설명되어 있다.
도 1은 유기 발광 디바이스(100)를 보여준다. 이 도면은 반드시 크기 변경하여 작도될 필요는 없다. 디바이스(100)는 기판(110), 애노드(115), 정공 주입 층(120), 정공 수송 층(125), 전자 차단 층(130), 발광 층(135), 정공 차단 층(140), 전자 수송 층(145), 전자 주입 층(150), 보호성 층(155), 및 캐소드(160)를 포함할 수 있다. 캐소드(160)는 제1 전도 층(162) 및 제2 전도 층(164)을 갖는 화합물 캐소드이다. 디바이스(100)는 기재된 층을 순서대로 증착함으로써 제작할 수 있다. 이러한 다양한 층의 특성 및 기능, 및 실시예 물질이 US 제7,279,704호 칼럼 6-10(이는 참조문헌으로 포함됨)에 더 자세히 기재되어 있다.
이러한 층의 각각에 대한 더 많은 예가 이용 가능하다. 예를 들면, 가요성 및 투명 기판-애노드 조합이 미국 특허 제5,844,363호(그 전문이 참조문헌으로 포함됨)에 개시되어 있다. p 도핑 정공 수송 층의 예는 미국 특허 출원 공보 제2003/0230980호(그 전문이 참조문헌으로 포함됨)에 개시된 바와 같이 50:1의 몰 비로 F4-TCNQ로 도핑된 m-MTDATA이다. 방출 및 호스트 물질의 예는 미국 특허 제6,303,238호(Thompson et al)(그 전문이 참조문헌으로 포함됨)에 개시되어 있다. n 도핑 전자 수송 층의 예는 미국 특허 출원 공보 제2003/0230980호(그 전문이 참조문헌으로 포함됨)에 개시된 바와 같이 1:1의 몰 비로 Li로 도핑된 BPhen이다. 미국 특허 제5,703,436호 및 제5,707,745호(그 전문이 참조문헌으로 포함됨)는 밑에 있는 투명, 전기 전도성, 스퍼터 증착 ITO 층을 갖는 Mg:Ag와 같은 금속 박층을 갖는 화합물 캐소드를 비롯한 캐소드의 예를 개시한다. 차단 층의 이론 및 사용은 미국 특허 제6,097,147호 및 미국 특허 출원 공보 제2003/0230980호(그 전문이 참조문헌으로 포함됨)에 더 자세히 기재되어 있다. 주입 층의 예는 미국 특허 출원 공보 제2004/0174116호(그 전문이 참조문헌으로 포함됨)에 제공된다. 보호성 층의 설명은 미국 특허 출원 공보 제2004/0174116호(그 전문이 참조문헌으로 포함됨)에서 확인할 수 있다.
도 2는 인버티드 OLED(200)를 보여준다. 디바이스는 기판(210), 캐소드(215), 발광 층(220), 정공 수송 층(225), 및 애노드(230)을 포함한다. 기재된 층을 차례로 증착시킴으로써 디바이스(200)를 제작할 수 있다. 가장 일반적인 OLED 배치가 애노드 위에 배치된 캐소드를 갖고, 디바이스(200)가 애노드(230) 아래에 배치된 캐소드(215)를 갖기 때문에, 디바이스(200)를 "인버티드" OLED라 칭할 수 있다. 디바이스(100)와 관련하여 기재된 것과 유사한 물질을 디바이스(200)의 상응하는 층에 사용할 수 있다. 도 2는 디바이스(100)의 구조로부터 일부 층이 어떻게 생략될 수 있는지에 대한 일례를 제공한다.
도 1 및 도 2에 예시된 단순한 층상 구조는 비제한적인 예로서 제공되고, 본 발명의 실시양태는 폭 넓은 다양한 다른 구조와 관련하여 이용될 수 있는 것으로 이해된다. 기술된 특정한 물질 및 구조는 사실상 예시된 것이며, 다른 물질 및 구조를 사용할 수 있다. 기능성 OLED를 기술된 다양한 층을 상이한 방식으로 조합함으로써 성취할 수 있거나, 디자인, 성능 및 비용 인자에 기초하여 층을 완전히 생략할 수 있다. 구체적으로 기술되지 않은 다른 층을 또한 포함할 수 있다. 구체적으로 기술된 것 이외의 물질을 사용할 수 있다. 본원에 제공된 예들 중 다수가 단일의 물질을 포함하는 것으로 다양한 층을 기술하고 있지만, 물질의 조합, 예컨대 호스트와 도펀트의 혼합물, 또는 더 일반적으로는 임의의 혼합물을 사용할 수 있는 것으로 이해된다. 또한, 층은 다양한 하위 층을 가질 수 있다. 본원에서 다양한 층에 부여된 명칭은 엄격히 한정적인 것임을 의도한 것이 아니다. 예를 들면, 디바이스(200)에서, 정공 수송 층(225)은 발광 층(220)으로 정공을 수송하고 정공을 주입하고, 정공 수송 층 또는 정공 주입 층이라 기술할 수 있다. 일 실시양태에서, OLED는 캐소드와 애노드 사이에 배치된 "유기 층"을 갖는 것으로 기술될 수 있다. 이 유기 층은 단일의 층을 포함할 수 있거나, 예를 들면 도 1 및 도 2와 관련하여 기술된 바와 같은 상이한 유기 물질의 복수 층을 추가로 포함할 수 있다.
구체적으로 기술되지 않은 구조 및 물질, 예컨대 미국 특허 제5,247,190호(Friend et al.)(그 전문이 참조문헌으로 포함됨)에 개시된 바와 같은 중합체 물질(PLED)로 이루어진 OLED를 또한 사용할 수 있다. 추가의 예에 의하면, 단일의 유기 층을 갖는 OLED를 사용할 수 있다. OLED를, 예를 들면 미국 특허 제5,707,745호(Forrest et al.)(그 전문이 참조문헌으로 포함됨)에 기술된 바와 같이 적층할 수 있다. OLED 구조는 도 1 및 도 2에 예시된 단순 층상 구조로부터 벗어날 수 있다. 예를 들면, 기판은 아웃커플링(out-coupling)을 개선하기 위한 각이 있는 반사 표면, 예컨대 미국 특허 제6,091,195호(Forrest et al.)(그 전문이 참조문헌으로 포함됨)에 기술된 바와 같은 메사(mesa) 구조 및/또는 미국 특허 제5,834,893호(Bulovic et al.)(그 전문이 참조문헌으로 포함됨)에 기술된 바와 같은 피트(pit) 구조를 포함할 수 있다.
달리 기재되지 않은 한, 다양한 실시양태의 층 중 임의의 층을 임의의 적합한 방법에 의해 증착할 수 있다. 유기 층의 경우, 바람직한 방법은 열 증발, 잉크 젯, 예컨대 미국 특허 제6,013,982호 및 제6,087,196호(그 전문이 참조문헌으로 포함됨)에 기술된 것, 유기 증기 상 증착(OVPD; ogranic vapor phase deposition), 예컨대 미국 특허 제6,337,102호(Forrest et al.)(그 전문이 참조문헌으로 포함됨)에 기술된 것 및 유기 증기 젯 인쇄(OVJP; organic vapor jet printing)에 의한 증착, 예컨대 미국 특허 출원 제10/233,470호(그 전문이 참조문헌으로 포함됨)에 기술된 것을 포함한다. 다른 적절한 증착 방법은 스핀 코팅 및 다른 용액 기반 공정을 포함한다. 이 용액 기반 공정을 질소 또는 불활성 대기 중에서 수행하는 것이 바람직하다. 다른 층의 경우, 바람직한 방법은 열 증발을 포함한다. 바람직한 패턴형성 방법은 마스크를 통한 증착, 냉간 용접, 예컨대 미국 특허 번호 제6,294,398호 및 제6,468,819호(그 전문이 참조문헌으로 포함됨)에 기술된 것 및 잉크 젯 및 OVJD와 같은 증착 방법 중 일부와 관련된 패턴형성을 포함한다. 다른 방법을 또한 이용할 수 있다. 증착하고자 하는 물질을 그 물질이 특정한 증착 방법과 상용성을 갖도록 개질할 수 있다. 예를 들면, 용액 가공(soultion processing)을 견딜 수 있는 성능을 증강하기 위해 분지형 또는 비분지형이고, 바람직하게는 3개 이상의 탄소를 함유하는 알킬 및 아릴 기와 같은 치환기를 소분자 내에 사용할 수 있다. 20개 이상의 탄소를 갖는 치환기를 사용할 수 있고, 3∼20개의 탄소가 바람직한 범위이다. 비대칭 구조를 갖는 물질은 대칭 구조를 갖는 것보다 더 우수한 용액 가공성을 가질 수 있는데, 왜냐하면 비대칭 물질이 보다 낮은 재결정화 경향을 가질 수 있기 때문이다. 용액 가공을 견딜 수 있는 소분자의 성능을 향상시키기 위해 덴드리머 치환기를 사용할 수 있다.
본 발명의 실시양태에 따라 제작된 디바이스는 평판 디스플레이, 컴퓨터 모니터, 텔레비전, 빌보드, 내부 또는 외부 조명 및/또는 신호전달(signalling)을 위한 라이트, 헤드업 디스플레이, 완전 투명 디스플레이, 플렉서블 디스플레이, 레이저 프린터, 전화기, 휴대폰, PDA(personal digital assistant), 랩탑 컴퓨터, 디지털 카메라, 캠코더, 뷰파인더, 마이크로디스플레이, 차량, 대면적 벽, 극장 또는 운동장 스크린, 조명 고정물(lighting fixture) 또는 간판을 비롯한 폭 넓은 다양한 소비자 제품에 도입될 수 있다. 수동 매트릭스 및 능동 매트릭스를 비롯한 다양한 제어 메커니즘을 본 발명에 따라 제작된 디바이스를 제어하기 위해 이용할 수 있다. 많은 디바이스가 18℃ 내지 30℃와 같은 인간에게 편안할 수 있는 온도 범위에서, 더 바람직하게는 실온(20∼25℃)에 사용되도록 의도된다.
본원에 기술된 물질 및 구조는 OLED 이외의 디바이스에서의 용도를 가질 수 있다. 예를 들면, 유기 태양 전지 및 유기 광 검출기와 같은 다른 광전자 디바이스는 상기 물질 및 구조를 사용할 수 있다. 더 일반적으로, 유기 트랜지스터와 같은 유기 디바이스는 상기 물질 및 구조를 사용할 수 있다.
할로, 할로겐, 알킬, 사이클로알킬, 알케닐, 알키닐, 아르알킬, 헤테로시클릭 기, 아릴, 방향족 기 및 헤테로아릴이라는 용어는 당해 분야에 공지되어 있고, 미국 제7,279,704호, 칼럼 31-32(본원에 참조문헌으로 포함됨)에 정의되어 있다.
본원에 사용되는 바와 같은 디바이스의 "능동 디바이스 영역"은 전자, 정공, 및/또는 광자가 생성되거나 흡수되고 하나 이상의 유기 및/또는 반도체 물질(예컨대, 유기 반도체 또는 도핑 실리콘)을 포함할 수 있는 디바이스의 일부분을 의미할 수 있다. 유기 전자 디바이스의 경우, 능동 디바이스 영역은 1개 이상의 유기 층을 포함할 수 있다. 예를 들면, OLED의 능동 디바이스 영역은 디바이스의 방출 영역(즉, 광을 방출하는 디바이스의 일부분)을 의미할 수 있고, 유기 전자 발광 물질을 포함할 수 있다. 태양 전지의 능동 디바이스 영역은 광자가 흡수되고 전자가 방출되는 디바이스의 일부분일 수 있다(예를 들면, 이는 반도체 물질을 포함하는 디바이스의 일부분을 의미할 수 있다). 박막 전지의 경우, 능동 디바이스 영역은 전해질을 의미할 수 있고, 예를 들면 리튬 인 옥시니트라이드를 포함할 수 있다. 이는 예시된 디바이스의 능동 디바이스 영역의 단지 소수의 예이고, 본원에 개시된 실시양태는 이렇게 제한되지 않는 것으로 이해되어야 한다.
본원에 사용되는 바와 같은 "대략"이라는 용어는 ± 10%(포함)를 의미할 수 있다. 따라서, "대략 10 ㎜"란 구절은 9 ㎜ 내지 11 ㎜(포함)을 의미하는 것으로 이해될 수 있다.
본원에 사용되는 바와 같은 "장벽 필름" 또는 "장벽 층"은 디바이스의 능동 디바이스 영역으로의 가스, 증기, 및/또는 수분(또는 다른 환경 미립자)의 투과를 감소시켜 수명을 증가시키고/시키거나 성능 열화를 감소시키는 데 이용될 수 있는 물질의 층을 의미할 수 있다. 일부 실시양태에서, 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함하는 혼성 층을 포함할 수 있다. 본원에 사용되는 바와 같은 "비중합체"라는 용어는 단일의 매우 한정된 분자량을 갖는 매우 한정된 화학식을 갖는 분자로 이루어지는 물질을 의미한다. "비중합체" 분자는 상당히 큰 분자량을 가질 수 있다. 일부 상황에서, 비중합체 분자는 반복 단위를 포함할 수 있다. 본원에 사용되는 바와 같은 "중합체"라는 용어는 공유 결합된 반복 하위단위를 갖고, 분자마다 변할 수 있는 분자량을 갖는 분자로 이루어지는 물질을 의미하는데, 왜냐하면 중합 반응은 각각의 분자에 대한 상이한 수의 반복 단위를 발생시킬 수 있기 때문이다. 예를 들면, 일부 실시양태에서, 장벽 필름은 중합체 실리콘과 무기 실리콘의 혼합물을 포함할 수 있다. 장벽 필름의 예는 하기 더 자세히 기재되어 있다.
본원에 사용되는 바와 같은 디바이스의 "테두리 영역(border area)"(즉, 사공간)은 "비능동 디바이스 영역" 및 "비디바이스 엣지 영역"의 조합을 포함할 수 있다. 본원과 관련하여 사용되는 테두리 영역의 "두께"는 디바이스 풋프린트의 측면에 수직인 방향으로의 (일부 실시양태에서 기판의 엣지를 또한 포함할 수 있는) 디바이스 풋프린트로부터 테두리 영역의 엣지로의 거리를 의미할 수 있다.
본원에 사용되는 바와 같은 "포함하는"이라는 용어는 제한인 것으로 의도되지 않지만, "함유하는" 또는 "특징으로 하는"과 동의어인 전환 용어일 수 있다. "포함하는"이라는 용어는 본원에 의해 포괄적이거나 제약이 없을 수 있고, 특허청구범위에 사용될 때 추가의, 인용되지 않은 부재 또는 방법 단계를 배제하지 않는다. 예를 들면, 방법을 기술함에 있어서, "포함하는"은 특허청구범위가 제약이 없고 추가의 단계를 허용한다는 것을 나타낸다. 디바이스를 기술함에 있어서, "포함하는"은 명명된 부재(들)가 실시양태에 필수적일 수 있지만, 다른 부재가 첨가될 수 있고 여전히 특허청구범위 내에 구성물을 형성한다는 것을 의미할 수 있다. 반대로, "이루어지는"이라는 전환 어구는 특허청구범위에서 기술되지 않은 임의의 부재, 단계, 또는 성분을 배제한다. 이는 명세서에 걸친 용어의 사용과 일치한다.
본원에 사용되는 바와 같은 "디바이스"는 (단일의 층 또는 다수의 층으로서) 기판 위에 증착될 수 있고, 전압, 전류, 또는 광자 노출의 인가에 기초하여 바람직한 기능을 제공할 수 있는 임의의 부품(예를 들면, 태양 전지)을 포함할 수 있다. 디바이스는 "능동 디바이스 영역"(여기서, 전자, 정공, 및/또는 광자가 생성되거나 흡수됨) 및 "비능동 디바이스 영역"을 포함할 수 있다. 예시 목적을 위해 유기 디바이스와 관련하여, "디바이스"는 1개 이상의 유기 층, 1개 이상의 절연 그리드 층, 전극, 및 도 1 및 도 2의 예에 도시된 바와 같이 전극 사이에 배치된 임의의 층을 의미할 수 있다. 디바이스의 일례는 OLED이다. 본원에 사용되는 바와 같이, 디바이스는 능동 디바이스 영역 및 비능동 디바이스 영역으로부터 연장될 수 있는 하나 이상의 전기 접촉을 포함하지 않는다. 즉, 예를 들면 디바이스 풋프린트 내에 배치되지 않도록 연장되는 1개 이상의 전극의 임의의 일부분은 디바이스의 일부분을 포함할 수 없다(예를 들면, 이러한 일부분은 전기 접촉을 형성할 수 있다).
본원에 사용되는 바와 같은 "디바이스 풋프린트"는 디바이스의 "능동 디바이스 영역" 및 디바이스의 "비능동 디바이스 영역"의 전체 영역을 의미할 수 있다. 예시 목적을 위해 유기 디바이스와 관련하여, 디바이스 풋프린트는 1개 이상의 유기 층(즉, 유기 풋프린트) 및/또는 1개 이상의 절연 그리드 층이 기판 위에 배치된 디바이스의 일부분을 의미할 수 있다.
본원에 사용되는 바와 같은 디바이스의 "비능동 디바이스 영역"은 능동 영역에 또한 포함되는 물질의 하나 이상의 층(예컨대, 유기 층)을 포함하지만, 전자, 정공, 및/또는 광자가 생성되거나 흡수되는 디바이스의 일부를 포함하지 않는(즉, 이는 디바이스의 능동 디바이스 영역의 일부가 아님) 디바이스의 일부분을 의미할 수 있다. 예를 들면, OLED와 관련하여, 비능동 디바이스 영역은 1개 이상의 유기 층 및/또는 전극의 일부분을 포함할 수 있지만, 디바이스의 이 일부분은 다른 유기 층 중 1개 이상(또는 1개 이상의 전극)을 포함하지 않을 수 있고 따라서 광을 방출하지 않는다. 비능동 디바이스 영역은, 항상은 아니지만, 종종 단락(shorting)을 방지하거나 이의 가능성을 감소시키기 위해 전극 중 1개의 엣지 뒤로 연장되게 하는 유기 층의 증착의 결과이다. 일부 상황에서, 디바이스의 전도층을 전기 절연시키도록 절연 층(예를 들면, "그리드 층")은 기판 및 전극의 일부분 위에 배치될 수 있다. 이 영역은 일반적으로 광을 방출하지 않고 따라서 "비능동 디바이스 영역"의 일부분을 포함할 것이다. 대부분의 경우에, 디바이스의 비능동 디바이스 영역은 능동 디바이스 영역의 하나 이상의 측면에 인접하게 배치된다. 그러나, 실시양태는 그렇게 제한되지 않고 일부 상황에서 디바이스는 능동 디바이스 영역 사이에 배치된 비능동 디바이스 영역을 가질 수 있다(예를 들면, AMOLED 디스플레이는 비능동 디바이스 영역을 포함할 수 있는 화소 사이에 비방출 영역을 가질 수 있다).
본원에 사용되는 바와 같은 "비디바이스 엣지 영역"은 디바이스 풋프린트 주위의 영역 - 즉, 디바이스의 "능동 디바이스 영역" 또는 "비능동 디바이스 영역"을 포함하지 않는 제품의 일부분을 의미할 수 있다. 예를 들면, 비디바이스 엣지 영역은 디바이스의 능동 디바이스 영역의 1개 이상의 층을 포함하지 않을 수 있다. 유기 전자 디바이스와 관련하여, 비디바이스 엣지 영역은 통상적으로 유기 층 또는 절연 층(예컨대, OLED의 전극 중 1개 위에 배치된 그리드 층)을 포함하지 않는 제품의 일부분을 의미할 수 있다. 예를 들면, 비디바이스 엣지 영역은 비능동 디바이스 영역의 일부를 포함하지 않는 OLED의 비방출 영역을 의미할 수 있다(예를 들면, 비디바이스 엣지 영역은 1개 이상의 장벽 필름 또는 층이 디바이스 풋프린트의 측면을 따라 배치된 제품의 일부분을 포함할 수 있다).
본원에 사용되는 바와 같은 장벽 필름의 "수직 길이"는 디바이스 풋프린트의 측면에 수직이고 디바이스가 위에 배치된 기판의 표면에 평행인 방향으로의 디바이스 풋프린트에 가장 가깝게 배치된(예를 들면, 일부 상황에서 능동 디바이스 영역 또는 비능동 디바이스 영역에 인접한) 장벽 필름의 일부분으로부터 디바이스 풋프린트로부터 가장 멀리 배치된 장벽 필름의 또 다른 일부분(예를 들면, 장벽 필름의 엣지)으로의 거리를 의미할 수 있다. 즉, 수직 길이는 장벽 필름이 디바이스 풋프린트로부터 멀리 연장되는 거리의 측정치일 수 있다. 수직 길이를 결정하는 것으로서 디바이스 풋프린트의 "측면"을 이용하는 이유는 일반적으로 장벽 필름의 길이가 디바이스 풋프린트의 형상 때문에 변할 수 있는 우각 효과(corner effect)를 배제하기 위한 것이다. 따라서, 일반적으로, 수직 길이는 수분(및 다른 오염물질)의 능동 디바이스 영역으로의 수평 유입에 대한 저항을 제공하도록 배치된 장벽 필름의 길이에 해당할 수 있다.
본원에 사용되는 바와 같은 "제품"이란 용어는 추가의 부품 또는 부품들(예를 들면, 위에 배치된 장벽 층)을 갖는 디바이스(예컨대, OLED, 박막 전지, 태양 전지 등), 단일의 기판 또는 복수의 기판에 배치되거나 배열된 복수의 디바이스, 또는 단일의 디바이스를 포함할 수 있는 포괄적 용어인 것으로 사용된다. 따라서, 일부 상황에서 "제품"은 "디바이스" 또는 "전자 디바이스"와 상호 교환되어 사용될 수 있다. 제품은 (상기 정의된 바와 같은) 소비자 디바이스를 포함할 수 있다.
하기 기재된 실시양태가 OLED와 같은 유기 디바이스에 대해 언급할 수 있더라고, 실시양태가 그렇게 제한되지 않는 것에 주목해야 한다. 본 발명자들은 엣지 실란트로서 하기 기재된 바대로 배치된 장벽 필름은 일반적으로 임의의 박막 전자 디바이스, 특히 수증기와 같은 환경 투과물질에 민감한 부품(또는 부품들)을 가질 수 있는 것에 사용할 수 있다는 것을 발견하였다. 더욱이, 본 발명자들은 엣지 실란트로서 사용되는 본원에 청구된 장벽 필름의 배치 및 구성이 적절한 디바이스 성능 및 수명을 여전히 제공하면서 디바이스가 기판의 엣지로부터 3.0 ㎜(바람직하게는 2.0 ㎜ 미만; 더 바람직하게는 1.0 ㎜ 미만; 더 바람직하게는 0.1 ㎜ 미만) 내에 배치될 수 있는 디바이스를 제공할 수 있다는 것을 발견하였다. 디바이스의 측면과 기판의 엣지 사이의 이러한 거리 감소는 이러한 디바이스의 비디바이스의 크기를 감소시키고 이에 의해 잠재적으로 본원에 기재된 바대로 배치된 장벽 필름을 포함하는 전자 디바이스의 전체 크기를 감소시킬 수 있다. 일부 상황에서, 디바이스의 이 능동 디바이스 영역은 기판의 엣지로부터 0.1 ㎜ 내에 배치될 수 있고, 이는 (예를 들면, 장벽 층으로부터) 비디바이스 엣지 영역에 의해 또는 (예를 들면, 그리드 층으로부터) 디바이스의 비능동 디바이스 영역에 의해 생성되든지 간에, 임의의 테두리 영역의 외관을 추가로 감소시킬 수 있다.
하기 기재된 실시양태가 OLED와 같은 유기 디바이스에 대해 언급할 수 있더라고, 실시양태가 그렇게 제한되지 않는 것에 주목해야 한다. 본 발명자들은 본원에 제공된 바와 같은 장벽 필름을 일반적으로 임의의 박막 전자 디바이스, 특히 수증기와 같은 환경 투과물질에 민감한 부품(또는 부품들)을 가질 수 있는 것에 사용할 수 있다는 것을 발견하였다. 더욱이, 본 발명자들은 예시된 장벽 필름이 적절한 디바이스 성능 및 수명을 여전히 제공하면서 디바이스가 기판의 엣지의 3.0 ㎜ 내에(바람직하게는 2.0 ㎜ 내에; 더 바람직하게는 1.0 ㎜ 내에) 배치되게 할 수 있다는 것을 발견하였다.
일반적으로, 수분 감지 전자 부품(예컨대, 수증기 감지 전극)을 갖는 전자 디바이스는 대기 조건 때문에 저장시 열화할 수 있다. 열화는 박막 캡슐화(TFE)의 벌크를 통한(또는 TFE에 임베딩된 입자를 통한) 수직으로의 수증기 및 산소의 유입에 의해, 또는 TFE의 엣지를 통한 수평으로의 수증기 및 산소의 유입에 의해 야기되는 어두운 점의 형태일 수 있다. TFE는 또한 본원에서 장벽 층 또는 장벽 필름이라 칭할 수 있다. 수증기의 엣지 유입은 통상적으로 TFE 그 자체를 통한 투과물질(예를 들면, 수증기 분자)의 수평 투과를 통해(예를 들면, 하기 기재된 도 6, 604 참조) 또는 TFE과 밑에 있는 기판의 계면을 통한 투과물질의 수평 투과를 통해(예를 들면, 하기 기재된 도 6, 605 참조) 일어난다. 본 발명자들은 이에 의해 전자 디바이스에 대해 엣지 시일을 제공하는 TFE가 수평 투과의 유형 둘 다(즉, 층 그 자체에 걸친 투과 및 층과 기판 사이의 계면에서의 투과)를 감소시키는 것이 바람직하다는 것을 발견하였다. 이와 관련하여, 본원에 제공된 실시양태는 성능 증강을 위해 제공될 수 있고 수분과 같은 대기 조건에 민감할 수 있는 전자 디바이스에 사용될 수 있는 엣지 시일을 포함한다.
널리 사용되던 이전의 엣지 시일은 다층 장벽을 이용한다. 예를 들면, 많은 디바이스는 교대하는 무기 필름 및 중합체 필름의 층으로 이루어지는 다층 장벽을 포함한다. 이 장벽은 투과물질 분자가 길고 구불구불한 확산 경로를 형성함으로써 디바이스에 도달하는 것을 지연시키는 원칙에 의해 작용한다. 이러한 다층 장벽의 몇몇 예가 하기 기재되어 있다.
디바이스를 다층 장벽에 의해 캡슐화하기 위한 선행 방법 중 하나는 무기 필름 및 중합체 필름 둘 다에 동일한 마스크를 사용하지만; 마스크의 크기는 디바이스 풋프린트보다 커서 일부 엣지 유입 장벽을 제공한다(그리고 또한 마스크 정렬 공차를 허용한다). 디바이스 마스크(예를 들면, 능동 디바이스 영역, 비능동 디바이스 영역, 및/또는 다른 부품, 예컨대 전극을 향하는 층을 증착하는 데 사용될 수 있는 마스크) 및 캡슐화 마스크(예를 들면, 무기 필름 및 중합체 필름을 증착하는 데 사용되는 마스크) 둘 다에 (대부분의 제조 공정에 합당한) 500 ㎛의 정렬 공차를 가정하면, 이는, 디바이스의 증착 및 캡슐화 마스크의 정렬 둘 다가 최악의 경우의 시나리오에서 받아들일 수 없을 때 임의의 디바이스 노출을 방지하도록 캡슐화 마스크가 디바이스 마스크보다 약 1.0 ㎜보다 커야 한다는 것을 의미한다. 다층 장벽의 무기 필름의 두께가 약 50 ㎚이고, 다층 장벽의 중합체 필름의 두께가 약 800 ㎚인 것으로 또한 추정될 수 있고, 이는 통상적으로 이러한 디바이스에 대한 경우이다. 도 3은 이러한 디바이스의 예를 제공한다.
도 3은 기판(310), 기판(310) 위에 배치된(능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있는) 디바이스 풋프린트를 갖는 디바이스(301), 및 디바이스(301)를 캡슐화하는 복수의 무기 층(302) 및 중합체 층(303)을 포함하는 제품(300)을 보여준다. 도 3의 제품(300)은 유기 층 사이에 배치된(즉, 사이에 샌드위칭된) 4개의 중합체 층(303)과 함께 5개의 무기 층(302)을 포함하는 5층 스택으로 이루어지는 다층 장벽 캡슐화 공정을 보여준다. 일반적으로, 이 유형의 마스킹 및 증착 방법은 제조하기 비교적 단순할 수 있는데, 왜냐하면 최소 수의 마스크 변화를 사용하고(따라서, 제작에 최소 가공 시간을 추가한다), 즉 디바이스(301) 및 상응하는 부품이 기판 위에 증착된 후, 무기 층 및 중합체 층 둘 다 단일의 마스크를 통해 증착될 수 있기 때문이다. 도 3에 도시된 바대로, 이 예시된 다층 장벽은 오직 1개의 무기 층(302)(즉, 디바이스(301)의 디바이스 풋프린트에 인접하게 배치된 무기 층)에 걸쳐 투과함으로써 수증기가 중합체 층(303)에 걸쳐 수평으로 이동하고 제품(300)의 디바이스(301)(예를 들면, 환경적으로 감지 전극 또는 유기 층)에 도달하기 위한 직접 경로(즉, 화살표(304)로 도시된 1 경로)를 제공한다. 따라서, 도 3에 도시된 바와 같은 이러한 유형의 다층 장벽에 의해 제공된 엣지 시일은 (통상적으로 무기 물질의 투과율보다 큰) 중합체 물질(303)에 걸친 수증기의 투과율에 크게 의존한다. 일반적으로, 도 3에 도시된 바와 같은 디바이스 설계의 경우, 적합한 디바이스 성능 및 수명을 성취하기 위해, 이러한 디바이스는 디바이스(301)의 풋프린트보다 훨씬 큰 캡슐화 층(예를 들면, 중합체 층(303) 및 무기 층(302))에 대한 풋프린트를 사용할 것이다. 즉, 엣지 시일을 증착하기 위한 디바이스 풋프린트보다 큰 무기 필름(302) 및 유기 필름(303) 둘 다에 대한 단일의 마스크 크기의 사용은 최소량의 테두리 영역(즉, 사공간)을 갖는 디바이스를 제공하기 위해 작동하는 또는 실행하는 해결책이 아닐 수 있다. 이는 하기 제공된 실시예에 추가로 예시되어 있다.
G.L. Graff, R.E. Williford, 및 P.E. Burrows[Mechanisms of vapor permeation through multilayer barrier films: Lag time versus equilibrium permeation, J. Appl. Phys., 96 (4), pp. 1840-1849 (2004)(즉, 약 8.5×10-9c㎡/초의 38℃에서의 확산 상수(D))(참조문헌으로 그 전문이 본원에 포함됨)]에 의해 계산된 38℃에서의 폴리아크릴레이트 중합체의 확산 상수("D")를 사용하고, Z. Chen, Q. Gu, H. Zou, T. Zhao, H. WANG[Molecular Dynamics Simulation of Water Diffusion Inside an Amorphous Polyacrylate Latex Film, Journal of Polymer Science: Part B: Polymer Physic, Vol. 45, 884-891 (2007)](대략 13 kJ/mole인 것으로 확인됨)(또한 참조문헌으로 그 전문이 본원에 포함됨)에 의해 계산된 이러한 중합체에서의 수증기의 활성화 에너지를 이용하여 25℃에서의 폴리아크릴레이트 중합체(통상 사용되는 캡슐화 물질) 중의 수증기의 확산 상수의 값을 계산할 수 있다. 이러한 방식으로, 25℃에서의 폴리아크릴레이트 중합체에서의 수증기의 확산 상수는 약 6.8×10-9c㎡/초인 것으로 추정될 수 있다. 이 확산 상수를 사용하여, 도 3에 도시된 디바이스(300)에 대한 1 경로(304)를 통한 수증기 확산의 래그 시간을 추정할 수 있다. 본원과 관련하여 사용되는 래그 시간(tℓ)은 거리(ℓ)에 걸친 투과물질 분자(예를 들면, 수증기 분자)의 근사적인 확산 시간을 의미하고, Graff et al.[Mechanisms of vapor permeation through multilayer barrier films: Lag time versus equilibrium permeation, J. Appl. Phys., 96 (4), pp. 1840-1849(2004)]에 의해 기재된 바대로 tℓ = ℓ2/(6D)에 의해 제공된 관계식에 의해 물질의 확산 상수와 관련된다. 상기 계산된 폴리아크릴레이트 중합체에서의 수증기의 확산 상수(D)를 사용하여, 25℃에서의 래그 시간을 1.0 ㎜의 경로 길이에 70 시간에 가까운 것으로 계산할 수 있다. 즉, 도 3에 도시된 예시된 캡슐화 방법의 경우, 일반적으로 수증기가 1 경로(304)에 걸쳐 수평으로 이동할 때 제품(300)의 디바이스(301)의 풋프린트에 인접한 무기 층(302)에 도달하기 위해 실온에서 대략 70 시간이 걸린다. 일단 투과물질이 1 경로(304)에 걸쳐 중합체 층(303)을 횡단하면, 이는 디바이스(301)의 풋프린트에 도달하기 위해 (통상적으로 대략 50 ㎚의 두께를 갖는) 단지 단일의 무기 필름 층(302)에 걸친 투과물질만을 필요로 한다. 이후, 투과물질은 결함(예를 들면, 핀홀, 크랙, 입자 등)을 통해 빨리 능동 디바이스 영역에 도달하고 손상을 야기할 수 있다. 말할 필요도 없이, 이러한 설계는 의도하는 목적 또는 용도에 허용되지 않는 디바이스 열화를 발생시킬 수 있다.
제품의 디바이스를 캡슐화하기 위해 다층 장벽을 사용하는 또 다른 접근법이 도 4에 도시되어 있다. 제품(400)은 기판(410), 기판(410) 위에 배치된 (능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있는) 디바이스 풋프린트를 갖는 디바이스(401), 및 디바이스(401) 위에 배치된 복수의 무기 층(402) 및 중합체 층(403)을 포함한다. 도시된 바대로, 디바이스(400)는 (중합체 층(403)을 증착하는 데 사용되는) 중합체 층 마스크보다 큰 (무기 층(402)을 증착하는 데 사용되는) 무기 층 마스크를 사용하여 무기 층(420)은 중합체 층(403)의 측면을 커버한다. 도 4에 도시된 바대로, 심지어 이러한 접근법에서도, 수평 유입 경로(즉, 화살표(404)로 도시된 1 경로)는 수증기가 수평으로 이동하고 제품(400)의 디바이스(401)에 도달하는 가장 쉬운 경로이다. 5층 스택 설계에 대한 수증기(또는 다른 투과물질)의 투과에 대한 수평 유입 경로(즉, 1 경로(404))에 대해 이러한 방법에 의해 생성된 장벽 층은 제1 무기 층(통상적으로 두께가 50 ㎚이고 디바이스(401)의 풋프린트에 인접하게 배치됨), 제2 중합체 층(통상적으로 두께가 800 ㎚), 및 제3 무기 층(통상적으로 두께가 200 ㎚이고 도 4에서 420으로 표시됨)으로 이루어지는 2층 장벽과 동등하다. 따라서, 도시된 바대로, 이러한 유형의 다층 장벽 설계가 제공하는 수평 투과에 대한 저항은 2개의 무기 층 및 사이에 배치된(예를 들면, 사이에 샌드위칭된) 중합체 층으로 이루어지는 다층 장벽과 동등하다. 따라서, 수직 유입이 5개의 무기 장벽 층(402) 및 4개의 중합체 층(403)을 포함하지만, 수평 유입은 디바이스(401)의 수명 또는 열화를 결정할 수 있는 훨씬 더 쉬운 투과 경로를 제공한다.
제품에 다층 장벽 설계를 사용하는 훨씬 또 다른 접근법은 도 5에 도시되어 있다. 제품(500)은 기판(510), 기판(510) 위에 배치된 (능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있는) 디바이스 풋프린트를 갖는 디바이스(501), 및 디바이스(501)의 풋프린트의 측면 위에 또는 이 측면을 따라 배치된 복수의 무기 층(502) 및 중합체 층(503)을 포함한다. 연속 중합체 층(503) 및 무기 층(502)에 계속해서 더 큰 크기의 마스크를 사용하여 장벽 층을 증착한다. 이러한 접근법에서, 제품(500)의 엣지 구역에서의 (504로 표시된 화살표로 도시된) 1 경로를 따라 수평으로 이동하는 수증기는 (상기 기재된 도 3 및 도 4에 도시된 제품과 달리) 디바이스(501)에 도달하기 전에 이의 경로에서 전체 다층 스택을 향한다. 이러한 경우에, 1 경로(504)를 따라 수평으로 장벽의 벌크를 거쳐 이동하는 수증기(또는 다른 투과물질)에 대한 층(502 및 503)을 포함하는 다층 장벽에 의해 제공되는 엣지 시일은 장벽의 벌크에 거쳐(즉, 화살표(507)로 도시된 3 경로를 따라) 수직으로 이동하는 수증기에 다층 장벽에 의해 제공되는 시일과 동등하다.
그러나, 수평 방향에서의 단위 스택당 중합체 필름의 두께(통상적으로 도 5에 도시된 바대로 각각 약 1.0 ㎜)가 수직 방향(통상적으로 각각 약 0.8 ㎛)에서의 두께보다 훨씬 크더라도, 층에 걸친 수증기 확산에 대한 저항은 양 방향에서 쾌 유사하다. 그 이유는, G. L. Graff[Mechanisms of vapor permeation through multilayer barrier films: Lag time versus equilibrium permeation, J. Appl. Phys., 96 (4), pp. 1840-1849(2004)]에 의해 기재된 바대로, 래그 시간 계산(tℓ = ℓ2/(6D))에서의 길이(ℓ)를 계산하기 위한 유효 두께를 중합체 필름의 두께 또는 무기 필름에서의 결함의 간격 중 어느 하나에 의해 결정한다. 수직 방향에서의(즉, 3 경로(507)를 따른), (예를 들면, 수백 마이크론의 차수의) 장벽 층의 우수한 투과 특성을 가정할 때 무기 필름의 결함 간격은 중합체 필름 두께보다 훨씬 크다. 수평 방향에서의(즉, 1 경로(504)를 따른), 그 경우가 반대이고, 즉 무기 필름의 결함 간격은 중합체 필름 두께보다 작다. 따라서, 점진적으로 증가하는 마스크 크기 접근법을 이용하여 제작된 제품(500)에 대한 엣지 유입(예를 들면, 1 경로(504))이 다층 장벽에서의 수직 투과(즉, 3 경로(507)를 따른)에 필적한 것으로 추정하는 것이 합당하다.
2개의 유입 경로, 즉 수평 1 경로(504) 및 수직 3 경로(507)가 상기 기재되어 있지만, 투과물질에 대한 또 다른 가능한 유입 경로(화살표(505)로 도시된 2 경로)가 존재한다. 2 경로(505)는 무기 필름과 기판(510)과의 계면을 따른 수증기 투과에 상응한다. 그러나, 무기 필름에 대한 2 경로(505)를 따른 계면 투과가 무기 필름에서의 벌크 투과보다 나쁘더라도, 유입 경로의 길이는 오히려 계면에 걸쳐 길고(예를 들면, 도 5에 도시된 바대로 대략 5.0 ㎜), 이는 1 경로(504)를 따른 유입과 비교하여 제2 유입 경로를 만들기에 통상적으로 충분히 긴 거리이다(즉, 투과물질은 2 경로(505)를 통해 디바이스(501)에 도달하기 전에 1 경로(504)를 통해 디바이스(501)에 도달할 것이다). 점진적으로 더 큰 마스크를 사용하는 도 5에 도시된 엣지 캡슐화 접근법과 관련된 문제점 중 하나는 제조 동안, 즉 제조 공정 동안 새로운 마스크가 사용되는 매 시기에 복수의 마스크 변화를 사용하는 것과 관련된 복잡성이고, 이는 마스크가 적절히 정렬될 것을 요구한다(공정 시간 및 비용을 추가함). 또한, 복수의 무기 층(502) 및 중합체 층(503)을 포함하는 장벽의 수직 길이(예를 들면, 풋프린트)는 길다(즉, 각각의 측면에서의 제품(500)의 디바이스(501)보다 대략 5.0 ㎜ 넓다). 이는 디바이스(501)의 풋프린트 주위의 제품의 비활성 엣지 영역을 증가시키고, 이는 예를 들면 디바이스의 테두리 영역(즉, OLED에 대한 비발광 영역)에 상응할 수 있고, 또한 불필요하게 제품 크기를 증가시켜 복수의 장벽 층을 수용한다. 따라서, 본 발명자들은, 무기-중합체 다층 장벽에 의한 엣지 유입 문제점을 감소시키고자 시도할 때, 수증기(또는 다른 투과물질)가 제품(500)의 엣지를 따른 수평 방향에서(예를 들면, 1 경로(504) 또는 경로 2(505)를 따라) 투과하는 것을 지연시키기 위해 긴 확산 길이가 필요할 수 있다는 것을 발견하였다.
따라서, 상기 기재된 바대로, 엣지 실란트로서 무기-중합체 다층 장벽을 사용하고자 시도할 때, (물질의 벌크에 걸치든 또는 계면에 따르든) 제품의 엣지를 따라 수평 방향에서의 장벽 층에 걸친 수증기(또는 다른 미립자)의 투과를 지연시키도록 통상적으로 긴 확산 길이를 제공하는 것이 필요하다. 이러한 다층 장벽 설계에 이용되는 단순히 기술 및 배치는 이러한 층이 수 밀리미터 두께가 아니면(즉, 수 밀리미터만큼 디바이스의 측면으로부터 연장되지 않으면) (예를 들면, 수평 경로를 따른) 투과물질의 이러한 엣지 유입을 지연시킬 수 없다. 그러나, 수 밀리미터 두께인 엣지 시일을 사용하는 것은 (디바이스의 하나 이상의 측면 주위에 엣지 시일을 형성하는 장벽 층에 상응하는) 제품의 비교적 큰 비디바이스 엣지 영역을 생성시킨다. 그러면, 이 비디바이스 엣지 영역은 (디바이스 풋프린트 및 비능동 디바이스 영역의 전체 크기를 포함하는) 제품의 전체 크기가 디바이스 그 자체보다 실질적으로 클 것을 요할 수 있고, 이에 의해 (예를 들면, 발광 디바이스에 대해 비발광 영역을 생성함으로써) 성능 또는 외관에서의 뚜렷한 결점을 생성시킬 수 있다. 본 발명자들은 엣지 시일에 의해 생성된 제품의 비디바이스 엣지 영역을 감소시키거나 제거하는(또는 제조 및 절단 오차 등과 같은 다른 오차를 고려할 때 제품의 비디바이스 엣지 영역을 적어도 최소화하는) 투과물질(예컨대, 수증기)에 민감할 수 있는 부품을 갖는 디바이스 위의 엣지 시일로서 장벽 필름을 사용하고, 또한 디바이스에 충분한 보호를 제공하여 열화를 감소시키고 디바이스의 능동 디바이스 영역으로의 투과물질의 유입에 기초하여 수명을 증가시키기 위해 위한 기술 및 배치를 발견하였다.
이와 관련하여, 하기 도 7 및 도 8과 관련하여 기재되고 도시된 바대로, 본 발명자들은 적합한 장벽 필름 층을 형성할 수 있는 물질이 수직 표면 및 수평 표면 위에서 성장할 수 있다는 것을 발견하였다. 장벽 필름이 반드시 기판의 표면 위에 그리고 디바이스의 측면을 따라(예를 들면, 측면을 따라 또는 디바이스 풋프린트로부터 연장되어) 배치될 필요가 없으므로, 장벽 필름 물질을 수직 표면(예컨대, 디바이스의 측면 및/또는 디바이스의 기판) 위에 배치하는 능력은 (능동 디바이스 영역 또는 불디바이스의 능동 디바이스 영역이든지 간에) 디바이스가 기판의 엣지를 포함하여 거기까지 연장되게 할 수 있다(이에 의해 비디바이스 엣지 영역을 감소시키거나 제거한다). 대신에, 일부 실시양태에서, 장벽 필름을 디바이스의 수직 측면 및/또는 기판을 따라 배치하여 (디바이스로부터 수평으로 멀기보다는) 디바이스 및 기판을 따라 수직 방향으로 더 또는 덜 연장되는 엣지 시일을 생성할 수 있다.
기판 및/또는 디바이스의 수직 표면(예를 들면, 능동 디바이스 영역 또는 비능동 디바이스 영역의 측면)을 따라 장벽 필름을 배치하는 적용 가능성을 결정하기 위해 본 발명자들이 수행한 실험의 설명이 하기 제공되어 있다. 본 발명자들은 우선 도 6의 사진에 도시된 바대로 플라즈마 증강형 화학 증착(PE-CVD) 시스템에서 기판 전극 위에 일련의 실리콘 웨이퍼를 수직으로 탑재하였다. 이 실험에서의 실리콘 웨이퍼의 높이는 대략 1.0 cm이다. 이후, 중합체 물질과 비중합체 물질의 혼합물을 포함하는 혼성 장벽 필름을 증착함으로써 장벽 필름을 성장시켰다. 혼성 물질을 포함하는 장벽 층에 대한 예시된 증착 방법, 조건, 및 물질은 하기에 기재되어 있고, 또한, 예를 들면 미국 특허 제7,968,146호(2007년 10월 31일 출원); 미국 특허 출원 제11/783,361호(2007년 4월 9일 출원); 미국 특허 출원 제12/990,860호(2009년 5월 5일 출원), 및 미국 가출원 제61/086,047호(이들 각각은 모든 목적을 위해 참조문헌으로 그 전문이 본원에 포함됨)에 기재되어 있다. 임의의 적합한 물질을 본원에 제공된 실시양태에서의 장벽 필름에 사용할 수 있고, 장벽 필름을 일반적으로 임의의 적합한 방식으로 증착하여 본원에 기재된 바와 같은 엣지 시일을 형성할 수 있는 것으로 이해되어야 하고, 달리 기재되지 않은 한, 당업자는 이러한 개시내용을 읽은 후 이해할 것이다.
본 발명자들은 또한 예시된 장벽 필름을 기존의 증착 기술 및 장치를 사용하여 표면(즉, 실질적으로 수직이 아니거나 증착 물질에 노출된 표면) 위에 간접적으로 증착할 수 있는 정도를 결정하기 위한 실험을 수행하였다. 도 7을 참조하면, 기판 위에 장벽 필름을 증착하는 데 있어서 본 발명자들이 사용한 예시된 제조 공정 및 장치가 기재되어 있다. 이전에 기재된 바대로, 임의의 유형의 증착 공정을 본원에 제공된 실시양태에 따라 이용할 수 있다. 이 예시된 경우에, 본 발명자들은 PE-CVD 장치 및 증착 기술을 이용하였다. 일반적으로, PE-CVD 장치(예컨대, 도 7에 도시된 장치(700))는 진공을 포함하도록 설계된 반응 챔버 및 적절한 압력을 생성하고/하거나 유지시키기 위해 반응 챔버에 연결된 진공 펌프를 포함한다. N2 가스 탱크를 사용하여 장치(700)를 퍼징하기 위해 N2 가스를 제공할 수 있다. 가스의 흐름의 취급을 위해, 장치(700)는 또한 수동 또는 자동화 제어에 있을 수 있는 다양한 흐름 제어 메커니즘(예컨대, 질량 흐름 제어기, 셧오프(shut-off) 밸브, 및 체크 밸브)을 포함할 수 있다. 전구체 물질 공급원(들)을 이용하여 전구체 물질(예를 들면, 액체 형태의 HMDSO 또는 하기 더 자세히 기재되어 있는 1종 이상의 물질)을 제공할 수 있고, 이를 기화하고 반응 챔버로 공급한다. 일부 경우에, 전구체 물질을 아르곤과 같은 운반 가스를 사용하여 반응 챔버로 수송할 수 있다. 반응물 가스 탱크는 반응물 가스(예를 들면, 산소)를 제공하고, 이를 또한 (예를 들면, 가스 공급물(705)을 통해) 반응 챔버로 공급한다. 전구체 물질 및 반응물 가스는 반응 챔버로 흘러 반응 혼합물을 생성한다. 반응 챔버 내의 압력을 추가로 조정하여 증착 압력을 성취할 수 있다.
반응 챔버는 전도체 또는 절연체일 수 있는 전극 스탠드오프(standoff)에 탑재된 바닥 전극(704) 및 기판 전극(701)을 포함한다. 전극 메쉬(703)를 기판 전극(701)과 바닥 전극(704) 사이에 배치하고 RF 전력을 제공하여 반응 혼합물 내의 플라즈마 조건을 생성한다. 플라즈마에 의해 생성된 반응 제품을 기판(702) 위에 증착한다. 바닥 전극(704)은 또한 가스가 반응 챔버에 진입할 수 있는 705를 통해 가스 공급물을 갖는 것으로 도시된다. 장벽 필름 층(예를 들면, 하기 기재된 것과 같은 물질의 혼성 층 또는 물질의 임의의 다른 적합한 층)을 기판 위에 증착시키기에 충분한 시간 동안 반응이 진행되게 한다. 일반적으로, 반응 시간은 다양한 인자, 예컨대 전극과 관련하여 기판의 위치, 증착하고자 하는 물질(예를 들면, 장벽 필름 물질)의 유형, 반응 조건, 장벽 필름 층의 원하는 두께, 전구체 물질, 및 반응물 가스에 따라 달라진다. 당업자는 특정 용도에 따라 원하는 특성을 갖는 증착된 필름 층을 성취하기 위해 이러한 조건이 변할 수 있고/있거나 조정할 수 있다는 것을 이해할 것이다. 반응 시간은 통상적으로 5 초 내지 5 시간이지만, 용도에 따라 더 길거나 더 짧은 시간을 또한 이용할 수 있다.
도 7에 도시된 바대로, 이 예시된 PE-CVD 장치(700)에서 샘플 기판(702)과 RF 전력 메쉬 전극(703) 위의 증착 위치 사이의 거리("L")가 존재한다. 이 거리(L)가 증가하면서, 더 적은 라디칼이 기판(702)에 도달하고 따라서 증착 속도는 감소한다(즉, 기판(702) 위의 증착된 물질의 성장 속도는 감소한다). PE-CVD 공정을 수행한 후, 기판의 각각의 위치에 대한 거리(L) 및 그 위치에서의 증착된 층의 두께를 결정한다. 예시된 증착 공정은 반응물 가스로서 HMDSO 및 산소를 포함하는 전구체 물질을 사용한다. 예시된 증착 공정에 대한 조건은 하기 표 1에 기재되어 있다. 증착 공정에 걸쳐, 전극 및 기판의 위치가 일정하게 유지된다. 이 시험의 결과가 도 8에서 도면으로 예시되어 있고, 이는 필름 두께의 반로그자(log(t))가 거리(L)의 제곱에 의존한다는 것을 보여준다. 이 예의 경우, 도 8에 도시된 바대로, log(t)는 0.00409의 음의 기울기를 갖고 L2에 의해 직선으로 감소한다. 따라서, 이러한 결과에 기초하여, 본 발명자들은 표면이 플라즈마에 직접 노출되지 않도록 배치되지 않은 표면(즉, 직접 볼 수 없거나 플라즈마에 수직이 아닌 표면) 위에 장벽 필름을 배치(예를 들면, 성장)할 수 있다는 것을 결정하였다. 따라서, 본 발명자들은 디바이스 및/또는 기판의 수직 표면에 층의 일부분을 제공함으로써 디바이스가 기판의 엣지에서 또는 그 근처에서 연장될 때에도 디바이스(예를 들면, 능동 디바이스 영역 및/또는 불디바이스의 능동 디바이스 영역)가 충분히 캡슐화될 수 있다는 것을 발견하였다.
도 9는 디바이스(901)가 기판(910)의 엣지까지 배치된 예시된 제품(900)의 단면을 보여준다. 도시된 바대로, 예시된 제품은 제1 표면(911), 제1 측면(912), 및 제1 표면(911)이 제1 측면(912)과 접하는 제1 엣지(913)를 갖는 기판(910); 기판(910)의 제1 표면(911) 위에 배치된 측면(902)을 갖는 디바이스(901); 및 장벽 필름(903)을 포함한다. 도시된 바대로, 디바이스(901)는 디바이스(901)의 측면(902)이 기판(910)의 제1 엣지(913) 위에 배치되도록(또는 엣지(913)로부터 3.0 ㎜ 미만과 같은 적은 거리 내에 있도록) 기판(910)의 제1 엣지(913)까지 연장된다. 예시된 디바이스(900)에서의 장벽 필름(903)은 기판(910)의 제1 엣지(913), 기판(910)의 제1 수직 측면(912)의 일부분, 및 기판(910)의 엣지(913) 위에(또는 엣지(913)의 적은 거리 내에) 배치된 디바이스(901)의 측면(902)을 커버하는(예를 들면, 위에 배치된) 것으로 도시되어 있다. 우선 디바이스(901)를 기판(910) 위에 증착(예를 들면, 성장)하고, 이후 기판(910) 및/또는 디바이스(901)를 절단하고, 이후 장벽 필름(903)을 증착하여, 기판(910)의 엣지가 임의의 유형의 마스크로 (가능한 많이) 커버되지 않도록 증착 챔버 내에 제품(900)을 탑재하고, 이에 의해 장벽 필름이 장벽 필름 증착 동안 기판(910)의 수직 측면 및 엣지 및/또는 디바이스(901)의 수직 측면(들) 위에 증착(그리고 이에 의해 성장)하게 함으로써 디바이스(901)를 캡슐화하여 제품(900)의 디바이스(901)의 이러한 캡슐화(또는 일부 상황에서 엣지 시일)를 성취할 수 있다.
이 예시된 실시양태에서, 제품(900)의 엣지 구역에서 (904로 표시된 화살표로 도시된) 1 경로를 따라 수평으로 이동하는 수증기(또는 다른 투과물질)는 장벽 필름(903) 물질의 벌크를 통해 투과하여 디바이스(901)에 도달한다. 따라서, 장벽 필름(903)이 충분한 확산 계수를 갖는 물질을 포함하는 경우, 이 위치에서 디바이스(901)의 측면으로부터 멀리 연장되는 장벽 필름(903)의 수직 길이(또는 두께)는 비교적 적을 수 있다(예를 들면, 3.0 ㎜ 미만; 바람직하게는 1.0 ㎜ 미만; 더 바람직하게는 0.1 ㎜ 미만). 본 발명자들은 몇몇 물질(예컨대, 본원에 기재된 중합체 물질과 비중합체 물질의 혼합물을 포함하는 몇몇 혼성 층)에서, 장벽 필름(903)의 수직 길이는 0.1 ㎜ 미만일 수 있고 여전히 적절한 디바이스 수명에 충분한 엣지 시일을 제공한다는 것을 발견하였다. 상기 기재된 바대로, 수직 길이가 짧은 장벽 필름(903)을 제공하는 것은 디바이스(901)의 측면(예를 들면, 측면(902))이 기판(910)의 엣지(913)의 상응하는 거리 내에(예를 들면, 이 예에서 0.1 ㎜ 내에) 배치되도록 허용할 수 있다. 더욱이, 제품(900)의 엣지 구역에서의 장벽 필름(903)과 기판(910) 사이의 계면에 거쳐 확산에 상응하는 (905로 표시된 화살표로 도시된) 2 경로를 따른 유입은 기판(910)의 수직 측면을 따라 연장될 수 있다. 이러한 방식으로, (통상적으로 장벽 필름(903)의 벌크 확산 계수보다 큰 확산 계수를 갖는) 2 경로(905)는 디바이스(901)의 측면으로부터 멀리 연장되는 장벽 필름(903)의 수직 길이를 증가시키는 일 없이 길어질 수 있다. 즉, 장벽 필름(903)을 기판(910)의 수직 측면 아래에 추가로 배치함으로써(예를 들면, 기판(910)의 측면(912)을 더 많이 커버함으로써), 유입 2 경로(905)의 길이는 상응하는 거리로 연장될 수 있다. 유입 경로의 길이를 증가시키는 것은 투과 시간을 증가시키고 이에 의해 디바이스의 수명을 증가시킬 수 있다(적어도 환경적인 분해와 관련하여). 따라서, 장벽 필름(903)이 기판(910)의 제1 표면(911) 위에 배치되는 실시양태와 달리, 이 예에서 2 경로(905)는 (디바이스(901)의 측면으로부터 멀리 연장되는 장벽 필름(903)의 수직 길이가 증가할 때 생기는) 가능하게는 제품의 비디바이스 엣지 영역을 증가시키는 것을 갖지 않고 길어질 수 있다. 장벽 필름(903)은 기판(910)의 측면(912)을 따라 임의의 적합한 거리로 연장될 수 있다. 본 발명자들은 일부 실시양태에서, 중합체 물질과 비중합체 물질의 혼합물을 포함하는 장벽 필름(903)이 기판(910)의 측면(912)을 따라 0.1 ㎜ 이상(바람직하게는 1.0 ㎜ 이상, 더 바람직하게는 3.0 ㎜ 이상) 연장될 수 있는 것이 바람직할 수 있다는 것을 발견하였다.
일반적으로, 본원에 제공된 일부 실시양태는 전자 디바이스가 비디바이스 엣지 영역을 감소시키거나 제거하게 할 수 있다. 즉, 실시양태는 디바이스의 주연부(즉, 디바이스의 엣지)의 적어도 일부분이 이것이 위에 배치되는(또는 엣지의 적은 거리 내에 배치되는) 기판의 엣지와 중첩하게 할 수 있다. 일부 실시양태에서, 장벽 필름을 디바이스의 상부 및 측면 둘 다 위에(예를 들면, OLED의 유기 층 위에) 증착함으로써, 또한 장벽 필름을 연장하여 기판의 측면의 일부분을 커버함으로써 이것이 가능해질 수 있다. 장벽 필름이 기판의 측면을 따라 특정한 두께를 가질 수 있다(즉, 장벽 필름은 디바이스가 특정한 거리에 걸쳐 배치되는 표면으로부터 먼 방향으로 기판의 측면 아래로 연장될 수 있다)는 것에 유의해야 한다. 일부 실시양태에서 장벽 필름의 상부 위에 및/또는 기판의 엣지를 커버하는 장벽 필름의 일부분 위에 배치되는 추가의 물질이 또한 존재할 수 있다.
상기 기재된 이점 중 일부 이외에, 또 다른 이점은 장벽 필름을 기판의 수직 측면 위에 배치하는 것에 기초한 일부 실시양태에 의해 제공될 수 있다. 이 수직 표면은 임의의 다른 증착 공정 단계 동안 임의의 코팅 또는 표면 처리에 노출되지 않을 수 있고(예를 들면, 디바이스 또는 다른 부품을 증착할 때, 물질은 기판의 측면에 증착되지 않을 수 있다), 따라서 장벽 필름은 기판의 수직 측면의 표면과 매우 치밀한 고품질 계면을 형성할 수 있다. 이에 의해 이 치밀한 고품질 계면은 장벽 필름과 기판 사이의 계면에 걸친 투과를 감소시키고, 효율적으로 디바이스의 수명을 증가시키고/시키거나 디바이스의 열화를 감소시킬 수 있다(또는 장벽 필름이 기판의 측면을 따라 더 짧은 거리를 연장하게 할 수 있다).
본원에 제공된 실시양태는 일반적으로 유리 또는 가요성 기판, 예컨대 금속 호일 및 플라스틱과 같은 임의의 적합한 기판을 사용할 수 있다. 일반적으로 디바이스의 수직 측면 및 기판(의 적어도 일부분)이 장벽 필름에 의해 우수한 피복율 갖는 것이 바람직하다. 장벽 필름의 이러한 거동을 증진시키는 이러한 디바이스를 제조하기 위해 특정한 공정을 이용할 수 있고, 이들 중 일부는 하기 제공되어 있다.
일부 실시양태에서, 우수한 장벽 특성을 갖는 물질의 층을 배치/적층함으로써 디바이스의 상면을 추가로 보호할 수 있다. 이 물질로는, 오로지 예의 방식으로, 유리, 금속 호일, 및/또는 장벽 코팅 플라스틱(즉, 하나 이상의 표면 위의 장벽 필름으로 코팅된 플라스틱 물질 - 예컨대, 중합체 물질과 비중합체 물질의 혼합물을 포함하는 혼성 층)을 들 수 있다. 입자/오염물질이 디바이스의 상면 위에 존재할 때 이러한 접근법은 특히 바람직할 수 있다.
일부 실시양태에서, 기판의 측면을 따라 추가의 보호를 제공할 수 있다. 예를 들면, 기판의 측면의 일부분을 따라 연장되는, 디바이스의 측면 주위의 장벽 필름 캡슐화에 의해 OLED 디바이스의 측면을 수분 및 산소로부터 보호할 수 있다. 제2 장벽 필름 층 또는 다른 캡슐화는 또한 디바이스의 투과 특성을 추가로 증강하기 위해 기판의 측면에 도포할 수 있다. 더욱이, 상기 기재된 바대로, 다른 코팅 및 물질을 장벽 필름 캡슐화의 상부 및/또는 기판에서의 장벽 필름의 측면에 도포하여 기계적 보호와 같은 기능, 디바이스 또는 기판에 부품을 보유(예를 들면, 커플링)하기 위한 특별한 질감, 또는 다른 능동 기능(예를 들면, 감지)을 제공할 수 있다. 일부 실시양태에서, 이러한 추가의 물질이 또한 우수한 투과 특성을 또한 갖는 것이 바람직할 수 있다. 예를 들면, 본 발명의 캡슐화된 디바이스는 유리하게는 애노드 이외의 애노드 접촉을 포함할 수 있고, 여기서 애노드 및 애노드 접촉 중 1종 이상은 수분과 반응하지 않는다. 추가로 또는 대안적으로, 본 발명의 캡슐화된 디바이스는 캐소드 이외의 캐소드 접촉을 포함할 수 있고, 여기서 캐소드 및 캐소드 접촉 중 1종 이상은 수분과 반응하지 않는다. 예를 들면, 애노드 및 애노드 접촉 중 1종 이상은 ITO, IZO, 금속 또는 이들의 조합을 포함할 수 있다. 추가로 또는 대안적으로, 캐소드 및 캐소드 접촉 중 1종 이상은 ITO, IZO, 금속 또는 이들의 조합을 포함할 수 있다.
박막 캡슐화 디바이스를 포함할 수 있는 본원에 제공된 실시양태는 (하기 기재된 본 발명자들이 제조한 실험 디바이스에 도시된 바와 같은) 디바이스의 3개소 측면에서 비디바이스 엣지 영역을 갖지 않는(또는 제한된/감소된 양의 비디바이스 엣지 영역을 갖는) 이점을 제공할 수 있을 뿐만 아니라, 이러한 디바이스는 또한 디바이스 주위의 모든 4개소 측면(또는 더 많은 측면) 위의 비디바이스 엣지 영역을 갖지 않는다(또는 제한된 양의 비디바이스 엣지 영역을 갖는다). 이러한 일부 실시양태에서, 전기 접촉 지점은 엣지 위에 배치되기보다는 디바이스의 중심을 향해(즉, 능동 디바이스 영역으로) 이동할 수 있다. 각각의 디바이스의 능동 디바이스 영역 사이의 뚜렷한 비활성(즉, 비발광) 영역이 존재할 수 없으므로, 이는 예를 들면 조명 패널 또는 디스플레이와 같은 디바이스가 용이하게 타일링되게 한다. 그러나, 하기 더 자세히 기재된 바대로, 실시양태는 그렇게 제한되지 않고 전기 접촉은 기판의 하나 이상의 측면을 따라 배치된다. 본원에 제공된 실시양태의 몇몇의 추가의 이점은 디바이스(예를 들면, 조명 패널)가 단일의 패턴 또는 원하는 디바이스 크기에 따라 복수의 반복 패턴을 포함하도록 절단되도록 반복 가능한 버스 라인 설계가 크기가 큰 기판에 사용할 수 있다는 것이다. 특히 OLED 패널을 포함하는 제품에 대한 또 다른 가능한 이점은 이러한 제품은 전자 가젯(예컨대, 스마트폰, 태블릿 또는 노트북 컴퓨터, TV 등)이 가젯 수준에서 비발광 영역을 갖지 않게(또는 최소의 비발광 영역을 갖게) 할 수 있다는 것이다. 제한된 비디바이스 엣지 영역을 포함하는 전자 가젯에서, 디바이스의 엣지(및/또는 측면)은 노출될 수 있다(그러나, 장벽 필름에 의해 보호된다). 그러나, 상기 언급된 바대로, 본원에 제공된 실시양태는 OLED와 같은 유기 디바이스로 제한되지 않지만, 박막 장벽 층을 포함하는 임의의 디바이스 또는 부품을 포함할 수 있다. 일부 다른 전자 디바이스로는 태양 전지, 박막 전지, 및 유기 전자를 들 수 있다.
상기 기재된 바대로, 본원에 제공된 실시양태는 많은 유형의 소비자 전자 디바이스(또는 이의 부품)를 포함할 수 있다. 디바이스 주위의 제한된 양의 비디바이스 엣지 영역을 포함하는(비디바이스 엣지 영역을 포함하지 않는) 제품, 예컨대 본원에 기재된 제품은 적어도 디바이스 주연부의 일부분 주위에 (전자 디바이스 수준에서의) 프레임을 갖지 않는 소비자 전자 디바이스의 실행이 가능하게 할 수 있다. 일례가 도 12(a)에 예시되어 있고, 이는 (디스플레이의 임의의 측면 주위에 배치된 비디바이스 엣지 영역 없이) 제품의 엣지를 연장하는 디스플레이를 갖는 예시된 스마트폰 설계를 보여준다. 이 설계에서, 스마트폰의 모든 4개소 엣지는 프레임 또는 비디바이스 엣지 영역을 갖지 않는다. 도 12(b)에 도시된 바대로 디스플레이 패널 풋프린트보다 크지 않은 하우징 풋프린트를 가짐으로써 이러한 설계가 제공된다. 다른 설계 실시양태에서, 반드시 소비자 전자 디바이스의 4개소 측면이 디바이스의 측면을 포함할 수 있지 않다(즉, 디스플레이의 풋프린트 외부로 연장되는 비디바이스 엣지 영역 및/또는 프레임을 갖는 하나 이상의 측면이 존재할 수 있다).
일부 실시양태에서, 도 9에 도시된 예시된 실시양태와 같은 제품을 제조하는 방법은 (1) 기판의 후면(즉, 디바이스가 위에 배치되지 않은 기판의 표면)을 스크라이빙하는 것; (2) 디바이스를 기판의 전면(예를 들면, 후면 반대의 표면) 위에 배치(예를 들면, 성장)하는 것; (3) 기판을 예비 스크라이빙된 위치에서 분할하여 디바이스 및 기판의 수직 측면을 노출시키는 것; 및 (4) 장벽 필름 캡슐화를 도포하여 디바이스의 측면(및 일부 실시양태에서 상부) 및 기판의 엣지 및 수직 측면의 적어도 일부분 둘 다를 도포하는 것의 공정 순서를 포함할 수 있다.
상기 기재된 공정은 어떻게 이러한 예시된 디바이스를 제조할 수 있는지의 일례로서 제공된다. 그러나, 상기 기재된 바대로, 이 개시내용을 읽은 후 당업자가 이해할 수 있는 임의의 적합한 방법을 이용하여 기판의 엣지 및 측면(및 디바이스의 측면)의 일부분을 커버하는 장벽 필름을 포함하는 실시양태를 제조할 수 있다. 예를 들면, 본 발명자들은 일부 실시양태가 하기 중 임의를 포함할 수 있다는 것을 발견하였다: 기판 및/또는 디바이스를 스크라이빙 및/또는 절단하기보다는, 작은 기판(즉, 디바이스가 위에 배치되기에 작은 표면을 갖는 기판)을 사용할 수 있다. 디바이스 풋프린트는 기판의 표면보다 커서 기판의 엣지로 연장하는 디바이스를 발생시킬 수 있다. 기판 및 디바이스 둘 다 장벽 필름이 증착될 때 커버될 수 있는 수직 측면을 가질 수 있다.
제품을 제조하는 또 다른 예시된 방법은 기판을 예비 스크라이빙함이 없이 디바이스를 배치할 수 있다(예를 들면, 디바이스의 층(들)을 성장시킬 수 있다). 디바이스(예컨대, OLED의 유기 층)를 증착한 후, 디바이스의 측면 및 기판의 측면의 적어도 일부분을 기판으로 스크라이빙하는 것; 디바이스 및 기판의 레이저 절삭, 또는 임의의 다른 적합한 방법 중 하나에 의해 노출시킬 수 있다. 이후, 장벽 필름을 증착하여 디바이스의 측면 및 기판의 엣지 및 노출된 측면의 적어도 일부분을 커버할 수 있다. 일부 실시양태에서, 예컨대 금속 호일 또는 플라스틱과 같은 가요성 기판을 사용할 때, 기판의 측면 및/또는 디바이스 측면을 노출시키는 단순한 방법은 가위 절단(또는 임의의 다른 절단 기술)을 이용하는 것이다. 이후, 장벽 필름을 증착하여 디바이스의 측면 및 기판의 엣지 및 노출된 측면의 적어도 일부분을 커버할 수 있다.
전기 연결
상기 기재된 바대로, 박막 캡슐화를 이용하는 본원에 제공된 실시양태는 제품(예컨대, OLED 디스플레이를 포함하는 제품)을 제조하는 능력을 제공할 수 있고, 디바이스(들)는 기판의 엣지에 매우 가깝다. 이는 단일의 디스플레이로서 보기 위해, 또는 더 큰 디스플레이 시스템을 제조하기 위해 복수의 디바이스를 타일링할 때, 예를 들면 진정한 테두리가 없는(또는 거의 테두리가 없는) 디스플레이를 제공할 수 있다. 하기 제공된 예가 디스플레이와 관련하여 기재되어 있지만, 기판 위에 배치된 디바이스(들)에 전기 연결을 제공하는 실시양태를 다른 유형의 디바이스, 예컨대 본원의 예로서 제공된 유형의 디바이스(예를 들면, 태양 전지, 박막 전지, 유기 전자 디바이스 등)에 동등하게 적용할 수 있다.
이러한 테두리가 없는 디바이스(즉, 디바이스의 하나 이상의 측면 주위의 비디바이스 엣지 영역을 갖지 않거나 감소된 비디바이스 엣지 영역을 갖는 디바이스)에 대한 하나의 가능한 논점은 어떻게 필요한 전기 동력을 디바이스(특히 열 및 행 신호 둘 다를 이용하는 디스플레이의 경우)에 제공하는가이다. 통상적인 디스플레이에서, 기판 위에 제조된 박막 트랜지스터(TFT)의 사용을 통해 또는 디스플레이 엣지 근처의 기판에 결합된 집적 회로를 통해 이 신호를 다중 사용하고, 스캔 드라이버 등을 제공하고, 기타 등등을 위한 집적 기능화와 함께 또는 집적 기능화 없이 디스플레이 엣지에 가깝게 연결함으로써 이 신호를 디스플레이에 가할 수 있다.
진정한 테두리가 없는(또는 거의 테두리가 없는) 디스플레이에 전자 연결을 제공하는 2가지 예시된 방법이 하기 제공된다. 각각의 이 예에서, 일반적인 개념은 디스플레이의 전면의 열 및 행 전극을 디스플레이의 후면의 전기 연결과 연결하여, 연결기 및 구동 회로(예를 들면, 디바이스의 일렉트로닉스 팩키지의 일부분)를 디스플레이의 후면에 가하는 것이다. 이러한 방식으로, 이 부품을 기판 및/또는 디바이스의 영역(즉, 풋프린트) 내에 배치하고, 디바이스 주위의 비디바이스 엣지 영역 또는 테두리/프레임을 요하거나 생성시키지 않을 것이다. 일반적으로, 하기 제공된 예시된 방법은 바람직하게는 뒤판 제조 및 앞판 제작 전에 수행할 것이지만, 실시양태가 그렇게 제한될 수 없다.
제1 예시된 실시양태는 기판의 전면으로부터 후면으로 기판으로 제작된 비아의 사용을 포함한다. 이는 도 10에 예시되어 있고, 이는 전면(또는 상면)(1011) 및 후면(또는 하면)(1020)을 갖는 기판(1010)을 보여주고, 유리(또는 다른 적합한 기판 물질) 기판(1010)으로 드릴링된 복수의 마이크로정공(1002)을 포함한다. 이 비아(예를 들면, 마이크로정공 1002)는 전도성 물질(예컨대, 금속)로 충전되어 디스플레이 전면(1011) 위의 열 라인 또는 행 라인과 디스플레이의 후면(1020) 위의 전기 연결 사이의 전기 전도성을 제공할 수 있다. 마이크로정공(1002)은 (도시된 바대로) 디스플레이 엣지(1012) 근처에 있거나 디스플레이 위의 그 밖에 배치될 수 있다.
제2 예시된 실시양태는 디스플레이 전면 위의 열 라인 및 행 라인을 후면 위의 전기 연결과 연결하도록 디스플레이의 측면(들) 위에 배치된 패턴형성 전도체를 포함한다. 이는 도 11에 예시되어 있고, 이는 전면(또는 상면)(1111) 및 후면(또는 하면)(1120)을 갖는 기판(1110)을 보여주고, 기판(1110)의 측면(1112)을 따라 복수의 패턴형성 전도체(1102)를 포함한다. 패턴형성 전도체(1102)는 디스플레이의 전면(1111) 위의 하나 이상의 버스 라인을 후면(1120) 위의 전기 연결과 연결할 수 있는 기판(1102)의 상면(1111) 및/또는 기판 측면(1112)을 따라 전도성 트레이스를 포함할 수 있다. 패턴형성 전도체(1102)를, 임의의 적합한 방법, 예컨대 직접 인쇄(예를 들면, 가용성 전도성 잉크로부터의 얇은 전기 라인의 잉크 젯 인쇄); 새도우 마스크에 의한 진공 증착 공정을 이용하는 증착 및 패턴형성; 디스플레이 측면(들)(1112) 위의 금속 또는 전도성 잉크의 증착 및 이후 전도성 물질을 제거하고 전도성 트레이스 또는 리드를 남기기 위한 영역으로부터 필름을 절삭하기 위한 리소그래피를 이용한 또는 레이저를 이용한 패턴형성을 이용하여 형성할 수 있고, 여기서 증착 공정은 진공 공정(예를 들면, 스퍼터링, 증발 등)에 의해; 또는 디스플레이 측면(들)(1112)을 가용성 전도성 잉크로 딥핑함으로써 금속 또는 전도체를 증착하는 것을 포함할 수 있다.
양쪽의 경우에, 예시된 접근법은 장벽 필름의 도포가 임의의 또는 모든 패턴형성 전도체를 비롯하여 디바이스 주위에 밀봉 시일을 캡슐화하고 형성하는 것을 허용할 수 있다. 상기 기재된 바대로, 디스플레이 디바이스와 관련하여 예시된 접근법이 기재되어 있지만, 실시양태는 그렇게 제한되지 않는다. 동일한 또는 유사한 방법은 엣지 또는 캡슐화 층으로서 장벽 필름을 사용하는 조명 패널 또는 임의의 다른 디바이스에 적용될 수 있다. 대부분의 디바이스, 특히 조명 패널의 경우, 패턴형성 전도체의 수는 통상적으로 디스플레이에 필요한 수보다 훨씬 작고 따라서 상기 방법은 더 용이하게 실행될 수 있다.
예시된 장벽 필름의 조성물 및 제작
상기 기재된 바대로 일부 실시양태에서 엣지 실란트로서 사용될 수 있는 장벽 필름 분자 및 물질의 예시된 조성물(및 이러한 조성물의 제조 방법)이 하기 제공된다. 이와 관련하여, 엣지 실란트로서 사용될 수 있는 물질(및 증착 공정)의 예시된 실시양태는 발명의 명칭이 "전자 디바이스 또는 다른 물품 위의 코팅에 사용하기 위한 혼성 층(Hybrid Layers for Use in Coatings on Electronic Devices or Other Articles)"(모든 목적을 위해 참조문헌으로 그 전문이 본원에 포함됨)인 미국 특허 제7,968,146호에 자세히 기재되어 있다. 본 발명자들은 미국 특허 제7,968,146호에 기재된 물질 및 방법(이의 일부는 하기 제공됨)이 전자 디바이스에 엣지 실란트로서 사용하기에 바람직할 수 있는 장벽 필름을 제공할 수 있다는 것을 발견하였다. 그러나, 실시양태는 반드시 본원에 기재된 분자 및 방법으로 제한되지 않는다.
이와 관련하여, 상기 기재된 바대로, 일부 실시양태에서, 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함하는 혼성 층을 포함할 수 있다. 혼성 층은 단일의 상 또는 복수의 상을 가질 수 있다.
본원에 사용되는 바와 같은 "비중합체"라는 용어는 단일의 매우 한정된 분자량을 갖는 매우 한정된 화학을 갖는 분자로 제조된 물질을 의미할 수 있다. "비중합체" 분자는 상당히 큰 분자량을 가질 수 있다. 일부 상황에서, 비중합체 분자는 반복 단위를 포함할 수 있다. 본원에 사용되는 바와 같은 "중합체"라는 용어는 공유 결합된 반복 하위단위를 갖고, 분자마다 변할 수 있는 분자량을 갖는 분자로 제조된 물질을 의미할 수 있는데, 왜냐하면 중합 반응은 각각의 분자에 상이한 수의 반복 단위를 발생시킬 수 있기 때문이다. 중합체로는 단독중합체 및 공중합체, 예컨대 블록, 그래프트, 랜덤, 또는 교대 공중합체, 이의 블렌드 및 변형을 들 수 있지만, 이들로 제한되지는 않는다. 중합체로는 탄소 또는 실리콘의 중합체를 들 수 있지만, 이들로 제한되지는 않는다.
본원에 사용되는 바와 같은 "중합체 물질과 비중합체 물질의 혼합물"은 당업자가 순수한 중합체도 아니고 순수한 비중합체도 아닌 것으로 이해하는 조성물을 의미할 수 있다. "혼합물"이라는 용어는 (예를 들면, 물론 중합체 물질의 간극에 존재할 수 있는) 부수적인 양의 비중합체 물질을 포함하는 임의의 중합체 물질을 배제하는 것으로 의도되지만, 당업자는 그럼에도 불구하고 순수한 중합체인 것으로 간주할 것이다. 마찬가지로, 이는 부수적인 양의 중합체 물질을 포함하는 임의의 비중합체 물질을 배제하는 것으로 의도되지만, 당업자는 그럼에도 불구하고 순수한 비중합체인 것으로 간주할 것이다. 일부 경우에, 혼성 층 내의 중합체 물질 대 비중합체 물질의 중량비는 95:5 내지 5:95 범위, 바람직하게는 90: 10 내지 10:90 범위, 더 바람직하게는 25:75 내지 10:90 범위이다.
물 액적의 습윤 접촉 각, IR 흡수, 경도, 및 가요성을 포함하는 다양한 기술을 이용하여 층의 중합체/비중합체 조성물을 결정할 수 있다. 특정한 경우에, 혼성 층은 30° 내지 85° 범위, 바람직하게는 30° 내지 60° 범위, 더 바람직하게는 36° 내지 60° 범위의 습윤 접촉 각을 갖는다. 습윤 접촉 각은 증착된 그대로의 필름의 표면에서 결정할 때 조성의 측정치라는 것에 유의한다. 습윤 접촉 각은 증착 후 처리에 의해 크게 변할 수 있으므로, 이러한 처리 후에 취한 측정은 층의 조성을 정확하게 반영하지 않을 수 있다. 이러한 습윤 접촉 각은 유기실리콘 전구체로부터 형성된 넓은 범위의 층에 적용 가능하다고 생각된다. 특정한 경우에, 혼성 층은 3 내지 20 GPa 범위, 바람직하게는 10 내지 18 GPa 범위의 나노 압입 경도를 갖는다. 특정한 경우에, 혼성 층은 0.1 ㎚ 내지 10 ㎚ 범위, 바람직하게는 0.2 ㎚ 내지 0.35 ㎚ 범위의 표면 조도(제곱 평균)를 갖는다. 특정한 경우에, 혼성 층은, 50 ㎜ 두께의 폴리이미드 호일 기판 위에 4 ㎜ 두께의 층으로서 증착될 때, 0.2%의 인장 변형(입실론)에서 1 인치 직경 롤 위의 55,000회 이상의 회전수 후 마이크로구조 변화가 관찰되지 않도록 충분히 가요성이다. 특정한 경우에, 혼성 층은 0.35% 이상의 인장 변형(입실론)(통상적으로 당업자가 이해하는 것처럼 통상 4 ㎜ 순수한 규소 산화물 층을 균열시키는 인장 변형 수준) 하에 균열이 보이지 않도록 충분히 가요성이다.
"혼합물"라는 용어는 단일의 상을 갖는 조성 및 복수의 상을 갖는 조성을 포함하도록 의도되는 것에 유의해야 한다. 따라서, "혼합물"은 후속하여 증착되는 교대하는 중합체 층 및 비중합체 층을 배제한다. "혼합물"로 생각되는 것을 바꿔 말하면, 층은 동일한 반응 조건 하에 및/또는 동시에 증착되어야 한다.
(예를 들면, 단일의 공급원 또는 복수의 공급원으로부터) 단일의 전구체 물질을 사용하여 화학 증착에 의해 혼성 층을 형성할 수 있다. 본원에 사용되는 바와 같은 "전구체 물질의 단일의 공급원"은 전구체 물질이 반응물 가스 존재 하에 또는 부재 하에 CVD에 의해 증착될 때 중합체 물질 및 비중합체 물질 둘 다를 형성하는 데 필요한 모든 전구체 물질을 제공하는 공급원을 의미할 수 있다. 이는 중합체 물질이 1종의 전구체 물질을 사용하여 형성되고, 비중합체 물질이 상이한 전구체 물질을 사용하여 형성되는 방법을 배제하도록 의도된다. 당업자가 이해하는 바대로, 전구체 물질의 "단일의 공급원"은 단일의 전구체 물질을 형성하거나 포함할 수 있는 화학물질을 가열하거나 혼합하기 위한 공정 동안 사용될 수 있는 1개 이상의 콘테이너(예를 들면, 도가니)를 포함할 수 있다. 예를 들면, 단일의 전구체 물질을 복수의 콘테이너 내에서 혼합하거나 위치시키고 이후 증착할 수 있다. 일반적으로, 단일의 전구체 물질을 사용함으로써, 증착 공정을 단순화할 수 있다. 예를 들면, 단일의 전구체 물질은 전구체 물질의 별개의 스트림에 대한 필요성 및 별개의 스트림을 공급하고 제어하기 위한 수반하는 필요성을 제거할 것이다.
일반적으로, 전구체 물질은 단일의 화합물 또는 화합물의 혼합물일 수 있다. 전구체 물질이 화합물의 혼합물일 때, 일부 경우에, 혼합물 내의 각각의 상이한 화합물은, 혼자, 독립적으로 전구체 물질로서 작용할 수 있다. 예를 들면, 전구체 물질은 헥사메틸 디실록산(HMDSO) 및 디메틸 실록산(DMSO)의 혼합물일 수 있다. 다른 전구체는 또한, 예컨대 테트라에톡시실란(TEOS) 또는 디메틸 실록산(DMSO) 또는 옥타메틸사이클로테트라실록산 또는 헥사메틸디실라잔 또는 다른 오가노실란 또는 오가노실록산 및 오가노실라잔 또는 이들의 혼합물을 사용할 수 있다.
일부 경우에, 플라즈마 증강형 CVD(PE-CVD)는 혼성 층의 증착에 이용될 수 있다. PE-CVD는 저온 증착, 균일한 코팅 형성, 및 제어 가능한 공정 매개변수를 비롯한 다양한 이유로 바람직할 수 있다. 엣지 실란트에 대한 장벽 층을 포함할 수 있는 혼성 층을 형성하는 데 사용하기에 적합한 다양한 PE-CVD 공정은 RF 에너지를 이용하여 플라즈마를 생성시키는 것을 비롯하여 당해 분야에 공지되어 있다.
전구체 물질은 화학 증착에 의해 증착될 때 중합체 물질 및 비중합체 물질 둘 다를 형성할 수 있는 물질일 수 있다. 다양한 이러한 전구체 물질은 혼성 층을 포함하는 장벽 필름을 제공하는 데 사용하기에 적합하고 이의 다양한 특성에 선택될 수 있다. 예를 들면, 전구체 물질은 화학 원소의 이의 함량, 화학 원소의 이의 화학량론적 비, 및/또는 CVD 하에 형성되는 중합체 물질 및 비중합체 물질에 대해 선택될 수 있다. 예를 들면, 실록산과 같은 유기실리콘 화합물은 전구체 물질에 사용하기에 적합한 화합물의 유형이다. 실록산 화합물의 대표적인 예로는 헥사메틸 디실록산(HMDSO) 및 디메틸 실록산(DMSO)을 들 수 있다. CVD에 의해 증착될 때, 이 실록산 화합물은 중합체 물질, 예컨대 실리콘 중합체, 및 비중합체 물질, 예컨대 규소 산화물을 형성할 수 있다. 전구체 물질은 또한 다양한 다른 특성, 예컨대 비용, 비독성, 취급 특성, 실온에서 액상을 유지하는 능력, 휘발성, 분자량 등에 대해 선택될 수 있다.
전구체 물질로서 사용하기에 적합한 다른 유기실리콘 화합물로는 메틸실란; 디메틸실란; 비닐 트리메틸실란; 트리메틸실란; 테트라메틸실란; 에틸실란; 디실라노메탄; 비스(메틸실라노)메탄; 1,2-디실라노에탄; 1,2-비스(메틸실라노)에탄; 2,2-디실라노프로판; 1,3,5-트리실라노-2,4,6-트리메틸렌, 및 이러한 화합물의 불화 유도체를 들 수 있다. 전구체 물질로서 사용하기에 적합한 페닐 함유 유기실리콘 화합물로는 디메틸페닐실란 및 디페닐메틸실란을 들 수 있다. 전구체 물질로서 사용하기에 적합한 산소 함유 유기실리콘 화합물로는 디메틸디메톡시실란; 1,3,5, 7-테트라메틸사이클로테트라실록산; 1,3-디메틸디실록산; 1,1,3,3-테트라메틸디실록산; 1,3-비스(실라노메틸렌)디실록산; 비스(1-메틸디실록사닐)메탄; 2,2-비스(1-메틸디실록사닐) 프로판; 2,4,6,8-테트라메틸사이클로테트라실록산; 옥타메틸사이클로테트라실록산; 2,4,6,8, 10-펜타메틸사이클로펜타실록산; 1,3,5,7-테트라실라노-2,6-디옥시-4,8-디메틸렌; 헥사메틸사이클로트리실록산; 1,3,5,7,9-펜타메틸사이클로펜타실록산; 헥사메톡시디실록산, 및 이러한 화합물의 불화 유도체를 들 수 있다. 전구체 물질로서 사용하기에 적합한 질소 함유 유기실리콘 화합물로는 헥사메틸디실라잔; 디비닐테트라메틸디실리잔; 헥사메틸사이클로트리실라잔; 디메틸비스(N-메틸아세트아미도) 실란; 디메틸비스-(N-에틸아세트아미도)실란; 메틸비닐비스(N-메틸아세트아미도)실란; 메틸비닐비스(N부틸아세트아미도) 실란; 메틸트리스(N-페닐아세트아미도) 실란; 비닐트리스(N-에틸아세트아미도)실란; 테트라키스(N-메틸아세트아미도) 실란; 디페닐비스(디에틸아미녹시) 실란; 메틸트리스(디에틸아미녹시)실란; 및 비스(트리메틸실릴)카보디이미드를 들 수 있다.
CVD에 의해 증착될 때, 전구체 물질은 전구체 물질의 유형, 임의의 반응물 가스의 존재, 및 다른 반응 조건에 따라 다양한 유형의 중합체 물질을 다양한 양으로 형성할 수 있다. 중합체 물질은 무기 또는 유기일 수 있다. 예를 들면, 유기실리콘 화합물을 전구체 물질로서 사용할 때, 증착된 혼성 층은 폴리실록산, 폴리카보실란, 및 폴리실란, 및 유기 중합체를 형성하기 위한 Si-O 결합, Si-C 결합, 또는 Si-O-C 결합의 중합체 쇄를 포함할 수 있다.
CVD에 의해 증착될 때, 전구체 물질은 전구체 물질의 유형, 임의의 반응물 가스의 존재, 및 다른 반응 조건에 따라 다양한 유형의 비중합체 물질을 다양한 양으로 형성할 수 있다. 비중합체 물질은 무기 또는 유기일 수 있다. 예를 들면, 유기실리콘 화합물을 산소 함유 반응물 가스와 함께 전구체 물질로서 사용할 때, 비중합체 물질은 실리콘 산화물, 예컨대 SiO, Si02 , 및 혼합 원자가 산화물 SiOx를 포함할 수 있다. 질소 함유 반응물 가스에 의해 증착될 때, 비중합체 물질은 실리콘 니트라이드(SiNx)를 포함할 수 있다. 일부 상황에서 형성될 수 있는 다른 비중합체 물질은 실리콘 옥시커버가드 및 실리콘 옥시니트라이드를 포함한다.
PE-CVD를 이용할 때, PE-CVD 공정에서 전구체 물질과 반응하는 반응물 가스와 함께 전구체 물질을 사용할 수 있다. PE-CVD에서의 반응물 가스의 사용은 당해 분야에 공지되어 있고, 산소 함유 가스(예를 들면, 02, 오존, 물) 및 질소 함유 가스(예를 들면, 암모니아)를 비롯한 다양한 반응물 가스가 본 발명에 사용하기에 적합하다. 반응 혼합물 중에 존재하는 화학 원소의 화학량론적 비를 변경시키기 위해 반응물 가스를 사용할 수 있다. 예를 들면, 실록산 전구체 물질을 산소 또는 질소 함유 반응물 가스와 함께 사용할 때, 반응물 가스는 반응 혼합물 중의 실리콘 및 탄소에 대한 산소 또는 질소의 화학량론적 비를 변경시킬 것이다. 반응 혼합물 내의 다양한 화학 원소(예를 들면, 실리콘, 탄소, 산소, 질소) 사이의 화학량론적 관계는 여러 방식으로 변할 수 있다. 하나의 방식은 반응에서의 전구체 물질 또는 반응물 가스의 농도를 변경시키는 것이다. 또 다른 방식은 반응으로의 전구체 물질 또는 반응물 가스의 유속을 변경시키는 것이다. 또 다른 방식은 반응에 사용되는 전구체 물질 또는 반응물 가스의 유형을 변경시키는 것이다.
반응 혼합물 내의 원소의 화학량론적 비를 변경시키는 것은 증착된 혼성 층 내의 중합체 물질 및 비중합체 물질의 특성 및 상대량에 영향을 미칠 수 있다. 예를 들면, 혼성 층 내의 중합체 물질에 대한 비중합체 물질의 양을 조정하기 위해 실록산 가스를 변하는 양의 산소와 조합할 수 있다. 실리콘 또는 탄소에 대한 산소의 화학량론적 비를 증가시킴으로써, 규소 산화물과 같은 비중합체 물질의 양을 증가시킬 수 있다. 유사하게, 산소의 화학량론적 비를 감소시킴으로써, 실리콘 및 탄소 함유 중합체 물질의 양을 증가시킬 수 있다. 다른 반응 조건을 변경함으로써 혼성 층의 조성을 또한 변경시킬 수 있다. 예를 들면, PE-CVD의 경우에, 공정 매개변수, 예컨대 RF 전력 및 주파수, 증착 압력, 증착 시간, 및 가스 유속을 변경할 수 있다.
따라서, 상기 기재된 바와 같은 예시된 방법을 이용함으로써, 다양한 용도에, 특히 투과물질의 엣지 유입을 감소시키기 위한 장벽 필름으로서 사용하기에 적합한 특성을 갖는, 혼성 중합체/비중합체 특성의 혼성 층을 형성할 수 있다. 장벽 필름의 이러한 특성으로는 광학 주파수(예를 들면, 일부 경우에, 혼성 층은 광학 투명 또는 반투명일 수 있음), 불투과성, 가요성, 두께, 접착 및 다른 기계적 특성을 들 수 있다. 예를 들면, 혼성 층 내의 중합체 물질의 중량%를 변경함으로써 이러한 특성 중 하나 이상을 조정할 수 있고, 그 나머지는 비중합체 물질이다. 예를 들면, 원하는 수준의 가요성 및 불투과성을 성취하기 위해, 중합체 물질의 중량%는 바람직하게는 5 내지 95% 범위, 더 바람직하게는 10 내지 25% 범위일 수 있다. 그러나, 다른 범위가 또한 용도에 따라 가능하다.
예시된 실시양태
일부 실시양태에서, 본원은 제1 제품을 제공할 수 있다. 제1 제품은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 기판 위에 배치된 제2 측면을 갖는 디바이스를 포함할 수 있고, 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 3.0 ㎜ 내에 배치된다. 제1 제품은 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제1 장벽 필름을 추가로 포함할 수 있다. 예시된 실시양태가 도 9에 도시된 제품(900)과 관련하여 상기 기재되어 있다.
본원과 관련하여 사용되는 "내에"라는 용어는 디바이스의 일부분과 기판의 엣지 사이의 전체 거리를 의미하고, 이에 의해 디바이스가 기판의 엣지 내부네 배치될 것을 요하도록 의도되지 않는다(즉, 디바이스는 기판의 엣지 중 1개 뒤로 연장되지 않는 측면을 갖는 것으로 제한되지 않는다). 즉, 예를 들면 디바이스가 기판의 엣지 뒤로 3.0 ㎜ 미만 연장될 때, 기판의 엣지의 3.0 ㎜ "내에" 있는 것으로 생각된다. 유사하게, 디바이스의 측면이 기판 위에 배치되지만 엣지로부터 3.0 ㎜ 미만인 경우, 기판의 엣지의 3.0 ㎜ 내에 있는 것으로 또한 생각된다. "내에"라는 용어는 포괄적인 것으로 의도되고, 이에 의해 또한 3.0 ㎜ 미만의 거리를 포괄한다.
본 발명자들은 본원에 제공된 실시양태가 디바이스가 기판의 엣지로부터 3.0 ㎜를 포함하여 거기까지의 거리에 배치될 때 효과적이고 유리한 것을 발견하였지만, 본 발명자들은 또한 본원에 개시된 일부 실시양태는 훨씬 더 짧은 거리(즉, 1.0 ㎜ 미만, 훨씬 더 바람직하게는 0.1 ㎜ 미만)에서 유입을 방지하는 데 예상치못하게 효과적이라는 것을 발견하였다. 예를 들면, 기판의 수직 측면의 일부분을 커버하는 장벽 층을 갖는 배치는 기판 및 장벽 층의 계면을 따른 유입 경로(예를 들면, 도 9에서의 2 경로(905))의 길이를 증가시키는 능력을 제공하고, 이는 종종 오염물질이 디바이스의 능동 디바이스 영역으로 투과하기 위한 가장 짧은 경로이다. 더욱이, 유입 경로의 연장은 수평 방향에서의 장벽 필름의 두께(즉, 디바이스의 측면으로부터의 장벽 층의 수직 길이)를 증가시키는 일 없이 제공될 수 있고, 이는 엣지 시일의 사용과 통상적으로 관련되는 감소된 비디바이스 엣지 영역을 갖는 디바이스를 생성시킬 수 있다. 이러한 방식으로, 본원에 제공된 실시양태는 디바이스의 하나 이상의 측면을 따라 비디바이스 엣지 영역을 갖지 않는(또는 매우 제한된 비활성 엣지 영역을 갖는) 디바이스를 제공할 수 있다.
이와 관련하여, 상기 기재된 바와 같은 제1 제품의 일부 실시양태에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 2.0 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 1.0 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 0.5 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 0.1 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 0.05 ㎜ 내에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스는 능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있고, 디바이스의 능동 디바이스 영역의 적어도 일부분은 기판의 제1 엣지로부터 0.1 ㎜ 내에 배치될 수 있다. 즉, 예를 들면 (비디바이스 엣지 영역 및 비능동 디바이스 영역을 포함하는) 제품의 테두리 영역은 0.1 ㎜ 미만일 수 있어서 능동 영역의 적어도 일부분은 기판의 엣지에 비교적 가깝게 배치될 수 있다. 상기 기재된 바대로, (적어도 제품이 발광 디바이스를 포함하는 실시양태의 경우) 능동 디바이스 영역이 기판의 엣지로부터 더 적은 거리에 배치될수록, 제품이 더 적은 사공간을 갖는 것으로 보일 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스는 능동 디바이스 영역을 포함할 수 있고, 디바이스의 능동 디바이스 영역의 적어도 일부분은 기판의 제1 엣지로부터 0.1 ㎜ 내에 배치될 수 있다. 이는, 적어도 기판의 엣지에 가깝게 배치되는 능동 디바이스 영역을 갖는 디바이스의 일부분에 대해, 비능동 디바이스 영역을 포함하지 않는 디바이스에 상응할 수 있지만, 반드시 그럴 필요는 없다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 기판은 유리, 플라스틱, 또는 금속 호일 물질 중 임의의 것을 포함할 수 있다. 일반적으로, 임의의 적합한 기판 물질을 사용할 수 있다. 일부 실시양태에서 (예컨대, 절단에 의해) 용이하게 분할될 수 있는 물질을 사용하여 디바이스의 측면 및 디바이스의 기판을 노출시키는 공정을 수월하게 할 수 있는 것이 바람직할 수 있다. 이후, 노출된 측면(또는 이의 일부분)을 장벽 필름을 사용하여 커버하여 전체 디바이스 또는 이의 일부분을 캡슐화할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함할 수 있다. 상기 기재된 바대로, 실시양태가 그렇게 제한되지 않지만, 본 발명자들은 일반적으로 이러한 유형의 물질이 물질에 걸친 벌크 확산 계수 및 기판과의 계면에서의 확산 계수 둘 다와 관련하여 우수한 특성을 제공할 수 있으므로 장벽 층으로서 사용하기에 바람직할 수 있다는 것을 발견하였다. 이러한 물질은 또한 수직 표면, 예컨대 기판 및/또는 디바이스의 측면에 증착될 수 있는 것으로 발견되었다. 일부 실시양태에서, 제1 장벽 필름은 중합체 실리콘과 무기 실리콘의 혼합물을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 장벽 필름은 디바이스의 적어도 일부분 위에 배치될 수 있다. 즉, 장벽 층은 디바이스의 적어도 일부분(즉, 하나 이상의 측면 - 또는 측면의 일부분 이외의 상면)을 커버할 수 있다. 일부 실시양태에서, 제1 장벽 필름은 전체 디바이스 위에 배치될 수 있다. 일반적으로, 장벽 필름이 디바이스 위에 배치되도록 장벽 필름을 증착하는 것은 일부 상황에서 바람직할 수 있는데, 왜냐하면 이는 제조 비용 및 복잡성을 감소시킬 수 있기 때문이다. 이러한 실시양태에서, 장벽 필름은 (적절히 정렬되어야 하는) 마스크의 사용을 요하기보다는 단일의 공정 단계에서 블랭킷 층으로 증착될 수 있다. 더욱이, 장벽 필름은 또한 (엣지 실란트 이외의) 상부 장벽 층으로서 작용할 수 있고, 이는 추가의 상부 실란트 부품에 대한 필요성을 제거할 수 있거나, 오염물질에 대해 추가의 보호를 제공하기 위해 상부 캡슐화(예컨대, 유리 및 에폭시 또는 또 다른 장벽 필름 물질)와 함께 사용될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스는 복수의 측면을 포함할 수 있고, 제1 장벽 필름은 각각의 디바이스의 복수의 측면을 커버할 수 있다. 즉, 예를 들면 장벽 필름은 디바이스의 각각의 측면을 따라 엣지 시일로서 작용할 수 있다. 일부 실시양태에서 장벽 필름이 디바이스의 복수의 측면을 커버하는 경우, 디바이스의 각각의 측면은 기판의 엣지의 3.0 ㎜ 내에(더 바람직하게는 1.0 ㎜ 내에; 더 바람직하게는 0.1 ㎜ 내에) 배치될 수 있지만, 반드시 그럴 필요는 없다는 것에 유의해야 한다. 일부 실시양태에서, 기판은 복수의 측면을 포함할 수 있고, 제1 장벽 필름은 기판의 복수의 측면의 각각의 적어도 일부분을 커버할 수 있다. 다시, 이러한 실시양태는 3.0 ㎜ 초과의 거리에 배치되는 디바이스의 하나 이상의 일부분을 가질 수 있지만, 상기 기재된 바대로, 디바이스의 측면이, 비활성 엣지 영역의 크기를 감소시키기에 실행 가능하게, 기판의 엣지에 가깝게 각각 배치되는 것이 일반적으로 바람직할 수 있다는 것에 유의해야 한다. 일부 실시양태에서, 기판은 4개소 측면을 포함할 수 있고, 제1 장벽 필름은 기판의 측면 중 2개소 측면 이상의 적어도 일부분을 커버할 수 있다. 즉, 디바이스는 기판의 엣지의 작은 거리(예를 들면, 3.0 ㎜ 미만; 바람직하게는 0.1 ㎜ 미만) 내에 디바이스의 측면의 배치에 기초하여 디바이스의 2개소 측면에 비디바이스 엣지 영역을 갖지 않을(또는 감소된 비디바이스 엣지 영역을 가질) 수 있지만, 예를 들면 (예컨대, 사용자 계면 또는 하드웨어 장비, 예컨대 카메라, 스피커 등을 위해) 제품의 전면의 상부 및 하부 일부분 위에 비디바이스 엣지 영역을 갖지 않을 수 있다. 이러한 일부 실시양태에서, 제1 장벽 필름은 전체 디바이스 위에 배치될 수 있지만; 실시양태는 그렇게 제한되지 않는다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 디바이스 위에 배치될 수 있는 제2 장벽 필름을 추가로 포함할 수 있다. 제1 장벽 필름 및 제2 장벽 필름은 상이한 물질을 포함할 수 있다. 일부 실시양태에서, 제2 장벽 필름은 유리, 플라스틱, 장벽 필름 코팅 플라스틱, 또는 금속 호일 물질을 포함할 수 있다. 예를 들면, 더 실행적인 실시양태 중 하나는 제2 장벽 층으로서 장벽 필름으로 코팅된 플라스틱 물질을 사용하여 디바이스의 상부를 캡슐화할 수 있다. 장벽 필름으로 코팅된 플라스틱 물질은 이에 의해 본원에 사용되는 "제2 장벽 필름"인 것으로 생각될 수 있다. 코팅된 장벽 필름을 갖는 플라스틱은 에폭시의 사용을 통한 것을 비롯하여 임의의 적합한 방식으로 (예를 들면, 디바이스를 커버하도록) 디바이스의 상부에 부착될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 기판은 제1 외부 주연부를 가질 수 있고, 디바이스는 제2 외부 주연부는 가질 수 있다. 본원에 사용되는 바와 같은 "외부 주연부"는 부품 주위에 연속 또는 반연속 엣지 또는 계면을 형성하는 디바이스 또는 기판의 엣지를 의미할 수 있다. 즉, "외부 주연부"는 디바이스와 기판 사이의 계면에 수직인 방향에서의 각각 기판 또는 디바이스의 중심으로부터 가장 먼 거리에 배치되는 기판 또는 디바이스의 일부분을 포함할 수 있다. 일부 실시양태에서, 디바이스의 제2 외부 주연부의 대략 50% 이상은 기판의 제1 외부 주연부로부터 대략 1.0 ㎜ 내에 배치될 수 있다. 즉, 예를 들면 디바이스가 이의 주연부를 포함하는 동일한 길이의 4개소 측면을 포함할 수 있는 경우, 이 실시양태는 (기판의 엣지를 포함하는) 기판의 주연부의 일부분으로부터 1.0 ㎜ 내에 배치된 이 측면 중 2개소 측면 이상을 포함할 수 있다. 일반적으로, 기판의 외부 주연부로부터 짧은 거리에 배치된 활성의 외부 주연부의 백분율이 더 클수록, 디바이스는 비활성 엣지 영역을 덜 가질 수 있다. 일부 실시양태에서, 디바이스의 제2 외부 주연부의 대략 50% 이상은 기판의 제1 외부 주연부로부터 대략 0.1 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 외부 주연부의 대략 75% 이상은 기판의 제1 외부 주연부로부터 대략 1 ㎜ 내에 배치될 수 있다. 일부 실시양태에서, 디바이스의 제2 외부 주연부의 대략 75% 이상은 기판의 제1 외부 주연부로부터 대략 0.1 ㎜ 내에 배치될 수 있다.
디바이스가 곡면 또는 곡면들을 포함하는 실시양태의 경우(예를 들면, 디바이스 또는 이의 일부분의 외부 주연부가 곡면일 때), 디바이스의 제2 외부 주연부의 50%이 기판의 제1 외부 주연부로부터 대략 1.0 ㎜ 내에 배치될 수 있는 실시양태는 기판의 엣지(예를 들면, 기판의 외부 주연부)의 임의의 일부분으로부터 1.0 ㎜ 내에 배치된 디바이스의 외부 주연부(즉, 곡면)의 길이의 50%를 갖는 것에 상응할 수 있다. 일부 실시양태에서, (예를 들면, 곡선 주연부를 갖는) 디바이스의 제2 외부 주연부의 10% 이상은 기판의 제1 외부 주연부(즉, 기판의 엣지)로부터 대략 3.0 ㎜ 내에(바람직하게는 1.0 ㎜ 내에, 더 바람직하게는 0.1 ㎜ 내에) 배치될 수 있다. 일부 실시양태에서, (예를 들면, 곡선 주연부를 갖는) 디바이스의 제2 외부 주연부의 30% 이상(바람직하게는 50% 이상, 더 바람직하게는 75% 이상)은 기판의 제1 외부 주연부(즉, 기판의 엣지)로부터 대략 3.0 ㎜ 내에(바람직하게는 1.0 ㎜ 내에, 더 바람직하게는 0.1 ㎜ 내에) 배치될 수 있다. 일부 실시양태에서, 기판은 또한 곡선 주연부를 가질 수 있지만, 실시양태는 그렇게 제한되지 않는다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 장벽 필름을 화학 증착 CVD 및 유기실리콘 전구체를 사용하여 증착할 수 있다. 일반적으로, CVD(및 바람직하게는 PE-CVD)는 (특히 장벽 필름이 블랭킷 층을 포함할 때) 장벽 필름을 증착하는 효과적인 방식을 포함할 수 있지만, 실시양태는 그렇게 제한되지 않는다. 더욱이, 증착 기술은 장벽 필름 물질을 수직 표면 위에 증착하는 효과적인 방식인 것으로 본 발명자들에 의해 밝혀졌다.
일부 실시양태에서, 제1 제품은 태양 전지, 박막 전지, 유기 전자 디바이스, 조명 패널 또는 조명 패널을 갖는 광원, 디스플레이 또는 디스플레이를 갖는 전자 디바이스, 휴대폰, 노트북 컴퓨터, 태블릿 컴퓨터, 또는 텔레비젼 중 어느 것을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스는 유기 층을 포함할 수 있다. 일부 실시양태에서, 디바이스는 OLED를 포함한다. 상기 기재된 바대로, 본원에 제공된 대부분의 예는 유기 발광 디바이스(예컨대, 조명 패널 또는 디스플레이)에 관한 것이다. 비활성 엣지 영역이 광 공급원을 관찰할 때 관찰자에게 통상적으로 명확하므로 이것이 바람직한 실시양태일 수 있지만, 실시양태는 그렇게 제한되지 않는다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 일렉트로닉스 팩키지를 추가로 포함할 수 있고, 일렉트로닉스 팩키지는 적어도 디바이스 풋프린트의 치수보다 적은 치수를 갖는다. "일렉트로닉스 팩키지"는 디바이스에 통합 커플링되거나 배치되지 않는 제1 제품을 포함하는 임의의 및/또는 모든 전자 부품을 의미할 수 있다. 일반적으로, 디바이스가 엣지 시일 또는 장벽 필름에 기여하는 이의 측면 주위의 비디바이스 엣지 영역을 갖지 않는 경우(또는 이러한 영역은 디바이스의 사용자에게 비교적 적고 뚜렷하지 않다), (적어도 심미적 관점으로부터) 이러한 실시양태에 의해 제공된 이점은 다른 부품이 임의의 측면에서 디바이스 주위에 연장되는 경우 유리하지 않을 수 있다. 일부 실시양태에서, 일렉트로닉스 팩키지는 디바이스 풋프린트의 총 면적보다 작은 총 면적을 가질 수 있다. 본원과 관련하여 사용되는, "총 면적"은 일반적으로 디바이스 풋프린트에 실질적으로 평형하게 배치되는 팩키지의 면적을 의미할 수 있다. 따라서, 예를 들면 일렉트로닉스 팩키지의 총 면적이 디바이스 풋프린트의 총 면적보다 적은 경우, 일렉트로닉스 팩키지는 디바이스에 의해 완전히 커버될 수 있어서 팩키지는 사용자에게 보이지 않을 수 있다. 이러한 실시양태에서, 제품은 임의의 비디바이스 엣지 영역을 가지지 않을 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 복수의 디바이스를 추가로 포함할 수 있다. 즉, 예를 들면 제품은 (예컨대, 디스플레이 또는 조명 패널이 타일링될 수 있을 때) 단일의 표면 위에 전기 연결되고/되거나 배치될 수 있는 복수의 OLED를 포함할 수 있다. 일부 실시양태에서, 복수의 디바이스의 각각은 다른 디바이스 중 1개 이상으로부터 6.0 ㎜ 미만의 거리에 배치될 수 있다. 이는, 예를 들면 각각의 디바이스가, 예를 들면 엣지 시일을 형성하는 장벽 필름에 의해 기여되는 이의 측면 주위에 배치된 비디바이스 엣지 영역의 3.0 ㎜를 갖는 실시양태를 포함할 수 있다. 디바이스가 (예를 들면, 4×4 또는 6×6 그리드 어레이로) 서로 인접하게 배치될 때, 각각의 디바이스 사이의 거리는 각각의 디바이스의 측면에 수직인 방향에서의 각각의 디바이스 주위의 비디바이스 엣지 영역에 동등할 것이다. 따라서, 각각의 디바이스 주위의 비디바이스 엣지 영역이 더 적을수록, 디바이스는 더 적은 사공간을 가질 것이고, 이는 타일링 효과가 관찰자에게 덜 뚜렷하게 만든다. 일부 실시양태에서, 복수의 디바이스의 각각이 다른 디바이스 중 1개 이상으로부터 4.0 ㎜ 미만의 거리에 배치된다. 일부 실시양태에서, 복수의 디바이스의 각각은 다른 디바이스 중 1개 이상으로부터 2.0 ㎜ 미만의 거리에 배치된다. 일부 실시양태에서, 복수의 디바이스의 각각은 다른 디바이스 중 1개 이상으로부터 1.0 ㎜ 미만의 거리에 배치된다. 일부 실시양태에서, 복수의 디바이스의 각각은 다른 디바이스 중 1개 이상으로부터 0.1 ㎜ 미만의 거리에 배치된다. 상기 기재된 바대로, 본원에 제공된 실시양태는, 일부 실시양태에서는, 장벽 필름이 디바이스 풋프린트로부터 멀리 연장되는 긴 수직 거리를 가질 것을 요구함이 없이 효과적인 엣지 실란트를 제공할 수 있다.
이와 관련하여, 일부 실시양태에서, 제품이 복수의 디바이스를 포함하는 상기 기재된 바와 같은 제1 제품에서, 복수의 디바이스는 동일한 기판 위에 배치될 수 있다. 일부 실시양태에서, 복수의 디바이스는 상이한 기판 위에 배치될 수 있다. 일부 실시양태에서, 복수의 디바이스는 상이한 피크 파장을 갖는 광을 방출하는 2개 이상의 디바이스를 포함할 수 있다. 일부 실시양태에서, 제1 제품은 디스플레이를 포함할 수 있다. 일반적으로, 발광 디바이스를 타일링하는 것은 제조시에 효율성을 제공할 수 있고(예를 들면, 1개의 큰 디바이스보다 복수의 더 작은 디바이스를 제조하는 것이 더 쉬울 수 있다), 더 탄탄한 시스템(예를 들면, 디바이스 중 1개가 고장 나는 경우, 전체 디바이스를 교체하기보다는 오직 그 디바이스만을 교체할 필요가 있을 수 있다).
2개의 별개의 디바이스를 타일링하는 것을 포함하는 예시된 실시양태는 하기와 같을 수 있다: 일부 실시양태에서, 타일링된 제품은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 제1 기판; 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 제2 기판; 및 제1 디바이스 및 제2 디바이스를 포함하는 복수의 디바이스를 포함할 수 있다. 제1 디바이스는 제1 기판 위에 배치될 수 있고 제2 측면을 갖고, 제1 디바이스의 제2 측면의 적어도 제1 일부분은 제1 기판의 제1 엣지로부터 대략 3.0 ㎜ 내에 배치된다. 타일링된 디바이스는 제1 기판의 제1 엣지의 적어도 일부분, 제1 기판의 제1 측면의 적어도 일부분, 및 제1 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제1 장벽 필름을 추가로 포함할 수 있다. 제2 디바이스는 제2 기판 위에 배치될 수 있고 제2 측면을 갖고, 제2 디바이스의 제2 측면의 적어도 제1 일부분은 제2 기판의 제1 엣지로부터 대략 3.0 ㎜ 내에 배치된다. 타일링된 디바이스는 제2 기판의 제1 엣지의 적어도 일부분, 제2 기판의 제1 측면의 적어도 일부분, 및 제2 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제2 장벽 필름을 추가로 포함할 수 있다. 일부 실시양태에서, 상기 기재된 바와 같이 타일링된 디바이스에서, 제1 디바이스의 제2 측면의 제1 일부분은 제2 디바이스의 제2 측면의 제1 일부분으로부터 6.0 ㎜ 미만의 거리에 배치될 수 있다. 일부 실시양태에서, 제1 디바이스의 제2 측면의 제1 일부분으로부터 제2 디바이스의 제2 측면의 제1 일부분의 2.0 ㎜ 미만의 거리에 배치될 수 있다. 일부 실시양태에서, 제1 디바이스의 제2 측면의 제1 일부분은 제2 디바이스의 제2 측면의 제1 일부분으로부터 1.0 ㎜ 미만의 거리에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 디바이스는 능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있고; 제2 디바이스는 능동 디바이스 영역 및 비능동 디바이스 영역을 포함할 수 있고; 제1 디바이스의 능동 디바이스 영역의 적어도 일부분은 제2 디바이스의 능동 디바이스 영역의 적어도 일부분으로부터 1.0 ㎜ 미만의 거리에 배치된다. 일반적으로, 복수의 디바이스의 각각의(또한 비능동 디바이스 영역을 포함할 수 있는 바로 디바이스 풋프린트의 반대의) 능동 디바이스 영역 사이의 거리가 더 짧을수록, (적어도 발광 제품, 예컨대 디스플레이 또는 조명 패널의 경우) 디바이스 사이의 임의의 테두리 영역이 관찰자에게 덜 인식될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 디바이스는 능동 디바이스 영역을 포함할 수 있고; 제2 디바이스는 능동 디바이스 영역을 포함할 수 있고; 제1 디바이스의 능동 디바이스 영역의 적어도 일부분은 제2 디바이스의 능동 디바이스 영역의 적어도 일부분으로부터 0.01 ㎜ 미만의 거리에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 기판은 기판 내에 배치될 수 있는 복수의 전기 전도체 및 제2 표면을 추가로 포함할 수 있고, 복수의 전도체의 각각은 기판의 제1 표면으로부터 제2 표면으로 연장된다. 도 10 및 도 11을 참조하여 상기 자세히 기재된 바대로, 디바이스를 제공하는 것은 종종 전류 또는 전압이 기판의 반대 표면 위에 배치된 전기 부품(예컨대, 전극)에 제공되는 것을 요한다. 일부 실시양태에서, 각각의 전기 전도체는 마이크로정공 내에 배치될 수 있다. 즉, 1개 이상의 비아가 기판을 통해 제공되어 전기 연결을 제공할 수 있다. 일부 실시양태에서, 기판은 외부 주연부를 포함할 수 있고 복수의 전도체의 각각은 외부 주연부로부터 1.0 ㎜ 내에 배치될 수 있다. 마이크로정공이 비교적 작을 수 있지만, 각각은 사실 디바이스에서 비능동 디바이스 영역을 생성할 수 있고 따라서 본 발명자들은 이러한 부품을 디바이스의 엣지를 향해 이동함으로써, (예를 들면, 디바이스가 발광 디바이스일 때) 관찰자에게 이의 효과가 최소화될 수 있다는 것을 발견하였다. 그러나, 실시양태는 그렇게 제한되지 않고, 일부 상황에서, 기판이 외부 주연부를 포함하는 경우, 전도체 중 1개 이상은 기판의 외부 주연부로부터 1.0 ㎜ 초과의 거리에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 기판의 제1 측면 위에 배치될 수 있는 복수의 전기 전도체를 추가로 포함할 수 있다. 일부 실시양태에서, 기판은 제2 표면을 추가로 포함할 수 있고 복수의 전도체의 각각은 기판의 제1 표면으로부터 제2 표면으로 연장될 수 있다. 즉, 일부 실시양태에서, 전기 전도체는 (예를 들면, 1개 이상의 비아를 사용하여) 기판 내에 배치될 수 있지만, 반드시 그럴 필요는 없다. 즉, 예를 들면 복수의 전도체는 기판의 하나 이상의 측면에(또는 위에) 배치될 수 있다(예를 들면, 전도체는 기판의 측면의 일부분에 걸쳐 배치된 패턴형성 전도체일 수 있다).
일부 실시양태에서, 기판이 제2 표면 및 기판 내에 배치되거나 기판의 제1 측면 위에 배치된 복수의 전도체를 포함하는 상기 기재된 바와 같은 제1 제품에서, 제1 제품은 기판 위에 배치된 복수의 전극을 추가로 포함할 수 있다. 일부 실시양태에서, 복수의 전기 전도체의 각각은 복수의 전극 중 1개 이상에 전기 연결될 수 있다. 일부 실시양태에서, 복수의 전극과 복수의 전기 전도체 사이의 전기 연결은 기판의 제1 표면 위에 배치된 패턴형성 전도성 트레이스 및/또는 버스 라인을 포함할 수 있다.
실시양태는 또한 제1 방법을 제공할 수 있다. 제1 방법은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 기판의 제1 표면 위에 배치된 제2 측면을 갖는 디바이스를 제공하는 단계를 포함할 수 있다. 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 3.0 ㎜ 이하에 배치될 수 있다. 기판을 제공한 후, 제1 방법은 제1 장벽 필름을 제작하여 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 단계를 추가로 포함한다.
"제공하는"이라는 용어는 일반적으로 포괄적인 용어인 것으로 사용되고 이러한 방법에 사용하기 위해 기판 위에 배치된 디바이스를 갖는 기판을 얻거나 제조하는 임의의 방식을 포괄한다. 예를 들면, 일부 실시양태에서, 기판 및 디바이스(및/또는 이의 부품)을 예컨대 제3 당사자에 의해 획득할 수 있다. 일부 실시양태에서, 기판 및/또는 디바이스를 제작하거나, 제조하거나, 또는 그렇지 않으면 조립할 수 있거나, 또는 기판을 제작하거나 조립할 수 있는 제3 당사자에게 부품을 제공할 수 있다.
유사하게, "제작하는"이라는 용어는 또한 포괄적인 용어인 것으로 의도되고, 기판의 측면 및 엣지 및 디바이스의 측면의 일부분을 커버하도록 장벽 필름을 배치하는 임의의 적합한 증착 공정 또는 다른 기술을 포함할 수 있다. 이는, 오로지 예의 방식으로, 마스크를 통한 장벽 필름의 블랭킷 층 또는 패턴형성 층의 진공 증착, 용액 증착 등을 들 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 2.0 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 1.0 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 0.5 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 0.1 ㎜ 이하에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 디바이스는 능동 디바이스 영역을 포함할 수 있고; 디바이스의 능동 디바이스 영역의 적어도 일부분은 기판의 제1 엣지로부터 0.1 ㎜ 내에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제1 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함할 수 있다. 일부 실시양태에서, 제1 장벽 필름은 중합체 실리콘과 무기 실리콘의 혼합물을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 기판을 복수의 위치에서 스크라이빙하는 단계, 디바이스를 기판의 제1 표면 위에 증착하는 단계, 및 기판을 복수의 스크라이빙된 위치에서 분할하는 단계를 포함할 수 있다. 본원과 관련하여 사용되는, "분할하는"은 기판을 복수의 별개의 단편 또는 조각으로 분리하는 임의의 적합한 방법(예컨대, 스크라이빙된 위치를 따라 기판을 스내핑하거나 압력을 가하는 것)을 포함할 수 있다. 스크라이빙된 위치에서 기판을 분할하는 것은 기판의 수직 측면을 노출시켜(일부 실시양태에서, 디바이스의 측면을 또한 기판 위에 이미 증착된 경우 노출시킬 수 있다), 장벽 필름이 각각의 이의 위치 위에 증착될 수 있어야 한다. 본원과 관련하여 사용되는 "복수의 스크라이빙된 위치"는 기판의 표면, 예컨대 라인, 복수의 점, 곡선을 따른 스크라이브의 임의의 형상 또는 배치, 또는 기판이 소정의 위치를 따라 분할될 수 있는 스크라이빙의 임의의 다른 형상 또는 배치를 의미할 수 있다. 일부 실시양태에서, 디바이스를 기판의 제1 표면 위에 증착하기 전에 기판을 분할하는 단계를 수행할 수 있다. 일부 실시양태에서, 디바이스를 기판의 제1 표면 위에 증착한 후에 기판을 분할하는 단계를 수행할 수 있다.
상기 기재된 바대로, 디바이스를 증착한 후 기판을 스크라이빙된 위치에서 분할하는 것은 기판 및 디바이스의 수직 측면을 노출시켜야 한다. 디바이스를 증착한 후 기판을 분할함으로써, 본 발명자들은 기판의 엣지가 임의의 다른 입자(예컨대, 유기 물질)로 오염되는 것이 덜 할 것이라는 것을 발견하였다. 오염물질은 투과물질이 디바이스로 능동 디바이스 영역을 향해 유입하는 용이성에 영향을 미칠 수 있다. 따라서, 본 발명자들은 기판을 분할하여 디바이스를 증착한 후이지만 장벽 필름의 증착하기 전에 기판 및 디바이스의 측면을 노출시키는 것이 일반적으로 바람직할 수 있다는 것을 발견하였다. 더욱이, 디바이스의 추가의 오염을 방지하거나 감소시키기 위해 진공에서 분할 단계를 수행할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 디바이스를 기판의 제1 표면 위에 증착하는 단계; 디바이스를 증착한 후, 기판 및 디바이스를 복수의 위치에서 스크라이빙하는 단계; 및 기판 및 디바이스를 복수의 스크라이빙된 위치에서 분할하는 단계를 포함할 수 있다. 따라서, 이 예시된 실시양태에서, 기판 및 디바이스 둘 다 스크라이빙할 수 있고 이후 (단지 기판보다는) 분할하여 (적어도 부분적으로) 장벽 필름에 의해 커버하고자 하는 측면을 노출시킬 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 디바이스를 전체 기판의 제1 표면 위에 증착하는 단계를 포함할 수 있다. 즉, 예를 들면 일부 실시양태는 기판의 제1 표면의 면적보다 큰 증착 마스크를 사용하여 디바이스가 기판의 전체 표면 위에 배치될 수 있다. 일부 상황에서, 이 실시양태가 바람직하지 않을 수 있는데, 왜냐하면 기판의 측면 위에 배치된 몇몇 활성 층의 물질을 발생시킬 수 있기 때문이다(즉, 기판의 측면이 오염될 수 있다). 일부 실시양태에서, 기판을 제공하는 단계는 기판의 제1 표면보다 큰 구멍을 갖는 마스크를 통해 디바이스를 증착하는 단계를 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 디바이스를 기판의 제1 표면 위에 증착하는 단계; 및 디바이스를 증착한 후, 기판 및 디바이스를 복수의 위치에서 분할하는 단계를 포함할 수 있다. 본원과 관련하여 사용되는 "분할하는"이라는 용어는 일반적으로 기판 및/또는 디바이스를 더 작은 부품 또는 섹션으로 분리시키는 임의의 방식을 의미할 수 있다. 이로는 절단, 절삭, 인열, 스크라이빙 및 분리 등을 들 수 있다. 일부 실시양태에서, 기판 및 디바이스를 분할하는 단계는 디바이스 및 기판을 절단하는 것을 포함할 수 있다. 이는 디바이스 및 기판의 측면을 노출시키는 비교적 간단한 더 효과적인 방식을 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 디바이스를 기판의 제1 표면 위에 증착하는 단계; 디바이스를 증착한 후, 디바이스의 일부분을 절삭하여 디바이스의 제2 측면을 노출시키는 단계; 및 디바이스를 증착한 후, 기판의 일부분을 절삭하여 제1 측면을 노출시키는 단계를 포함할 수 있다. 본원과 관련하여 사용되는 "기판의 일부분을 절삭하는 것"은 기판을 분리시키는 것(예를 들면, 절삭은 기판의 상면으로부터 기판의 하면으로 연장되어 기판을 2개의 부품으로 분리시킬 수 있다)을 포함할 수 있다. 그러나, 실시양태는 그렇게 제한되지 않는다. 일부 실시양태에서, 기판의 일부를 절삭하여 기판의 일부분을 노출시킬 수 있다. 이후, 장벽 필름을 증착하여 기판(및 디바이스의 하나 이상의 측면)의 노출된 일부분의 일부 또는 전부를 커버할 수 있다. 이후, 기판을 분할하여 2개의 별개의 부품을 형성할 수 있다. 이는 도 15(a)~도 15(d)에 예시되어 있고, 하기 기재되어 있다.
도 15(a)는 기판(1510) 및 기판(1510)의 표면 위에 배치된 디바이스(1501)를 갖는 제품(1500)을 보여준다. 도 15(b)는 절삭 공정 단계 후 동일한 디바이스를 보여주고, 여기서 디바이스(1501)를 절삭하여 2개의 물리적으로 별개의 디바이스(1530 및 1531)를 형성한다. 디바이스(1501)의 절삭은 각각의 디바이스(1530 및 1531)의 측면(1532)을 노출시킨다. 절삭 공정은 또한 기판(1510)의 절삭된 부분을 갖는 것으로 도시되어 있지만, 2개의 별개의 구역으로 완전히 분리된 기판(1510)을 갖지 않는다. 그러나, 절삭 공정은 기판(1533)의 일부분을 노출시킨다. 도 15(c)는 장벽 필름(1503)이 디바이스(1530 및 1531) 및 기판(1510)의 일부분 위에 블랭킷 증착된 후 동일한 제품(1500)을 보여준다. 도시된 바대로, 디바이스(1530 및 1531)의 양 측면 및 (노출된 구역(1533)을 비롯하여) 기판(1510)의 일부분을 커버하도록 장벽 필름(1503)이 배치된다. 도 15(d)는 기판(1510)이 2개의 별개의 물리적인 부품(1534 및 1535)으로 분할된 후 제품(1500)을 추가로 보여준다. 도시된 바대로, 장벽 층(1503)은 디바이스(1530 및 1531) 및 측면(1533)의 이전에 노출된 일부분을 비롯하여 각각의 기판 부품(1534 및 1535)의 측면의 일부분을 커버한다. 더욱이, 디바이스(1530 및 1531)는 각각 기판 부품(1534 및 1535)의 엣지 위에 배치된 측면(1532)을 갖는 것으로 도시되어 있다. 이러한 방식으로, 디바이스(1530 및 1531)는 각각 위에 배치된 기판의 엣지로부터 적은 거리(예를 들면, 3.0 ㎜ 미만; 바람직하게는 1.0 ㎜ 미만; 더 바람직하게는 0.1 ㎜ 미만) 내에 배치된 측면(1532)을 가질 수 있다. 이 공정은 장벽 필름에 의해 커버된 기판의 노출된 측면의 일부분의 더 우수한 제어를 제공할 수 있는데, 왜냐하면 장벽 필름이 증착되기 전에 기판의 절삭의 초기 깊이를 제어할 수 있기 때문이다.
일부 실시양태에서, 복수의 디바이스를 (많은 디스플레이가 크기가 큰 유리에서 제조되는 방식과 유사하게) 단일의 기판 위에서 제조할 수 있다(예를 들면, 배치하거나 증착할 수 있다). 이러한 일부 실시양태에서, 디바이스의 수명을 손상시키는 일 없이 개별적인 디바이스 주위의 비디바이스 엣지 영역을 최소화히기 위해, 도 16 및 도 17에 도시된 바대로 노치를 갖는 기판을 제조할 수 있다. 도 16에 도시된 바대로, 디바이스를 노치 기판 위에 증착한 후 장벽 필름에 의해 증착할 수 있다. 디바이스 층이 노치로 증착되고 가능하게는 장벽 필름의 적절한 기능을 방해하는 것을 방지(또는 감소)하기 위해 디바이스 층 및 장벽 필름 증착에 상이한 크기 새도우 마스크를 사용할 수 있다. 장벽 필름 그 자체를 노치의 수직 표면 위에 증착하여, 추가된 수명을 위해 (예를 들면, 기판과의 계면을 따른 투과물질의 유입 경로를 증가시킴으로써) 추가의 엣지 길이를 제공할 수 있다. 이후, 디바이스를 본원에 기재된 것과 같은 임의의 적합한 방법을 이용하여 분리할 수 있다.
도 17은 노치가 수직 벽을 갖지 않지만 기판의 상면과 둔각(1701)을 만드는 또 다른 실시양태를 보여준다. 이러한 비스듬한 단면은 바람직하게는 시선(line-of-sight) 증착을 따르므로 물리적인 증착 층(예컨대, OLED의 유기 층)이 노치의 벽 위에 증착되는 것을 방지할 수 있다. 그러나, 일반적으로 화학 증착을 이용하여 증착되는 장벽 필름을 벽 위에 증착하여, 투과물질로부터 디바이스를 보호하기 위해, 장벽 필름이 추가의 엣지 길이를 갖도록 할 수 있다. 기판의 이 예비 노칭은 복수의 디바이스가 단일의 기판 위에서 제조되는 제조 공정에 사용될 때 장벽에 추가의 엣지 길이를 제공할 수 있다. 노칭 동안 생성될 수 있는 입자를 제거하도록 기판을 노칭 후 세정할 수 있다.
이와 관련하여, 일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 기판을 제공하는 단계는 복수의 노치를 기판의 제1 표면 위에 생성하는 단계, 복수의 노치를 생성한 후, 복수의 디바이스를 기판의 제1 표면 위에 배치하여 복수의 디바이스의 각각을 다른 디바이스의 각각으로부터 복수의 노치 중 1개 이상만큼 분리시키는 단계, 및 장벽 층을 증착한 후, 기판을 복수의 노치를 따라 분할하는 단계를 포함할 수 있다. 일부 실시양태에서, 복수의 노치 중 각각의 노치는 제1 벽 및 제2 벽을 포함할 수 있고, 기판을 복수의 노치를 따라 분할하기 전에 제1 벽 또는 제2 벽 중 1개 이상은 기판의 제1 표면과 둔각을 형성할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제1 장벽 필름을 증착한 후, 상기 방법은 기판을 분할하는 단계를 추가로 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제1 방법은 기판의 제1 표면으로부터 기판의 제2 표면으로 복수의 전도성 경로를 형성하는 단계를 추가로 포함할 수 있다. 일부 실시양태에서, 복수의 전도성 경로를 형성하는 단계는 기판 내에 제1 표면으로부터 제2 표면으로 복수의 비아를 형성하는 단계; 및 전도성 물질을 복수의 비아의 각각 내에 배치하는 단계를 포함할 수 있다.
일부 실시양태에서, 기판의 제1 표면으로부터 기판의 제2 표면으로 복수의 전도성 경로를 형성하는 단계를 포함하는 상기 기재된 바와 같은 제1 방법에서, 복수의 전도성 경로를 형성하는 단계는 전도성 물질을 기판의 제1 측면 위에 배치하는 것을 포함할 수 있다. 일부 실시양태에서, 전도성 물질을 기판의 제1 측면 위에 배치하는 단계는 전도성 물질을 제1 측면의 일부분 위에 직접 인쇄하여 복수의 전도성 경로를 형성하는 것; 전도층을 제1 측면의 적어도 일부분 위에 배치하고 전도층을 패턴형성하여 복수의 전도성 경로를 형성하는 것; 진공 공정을 이용하여 전도층을 증착하고 전도층을 패턴형성하여 복수의 전도성 경로를 형성하는 것; 및/또는 기판의 제1 측면을 전도성 물질로 딥핑하고 전도성 물질을 패턴형성하여 복수의 전도성 경로를 형성하는 것 중 임의의 어느 하나, 또는 이의 몇몇 조합을 포함한다.
실시양태는 또한 일 방법에 의해 제조된 제1 제품을 제공할 수 있다. 상기 방법은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 제2 측면을 갖는 기판의 제1 표면 위에 배치된 디바이스를 제공하는 단계를 포함할 수 있고, 여기서 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 3.0 ㎜ 이하(바람직하게는 1.0 ㎜ 이하)에 배치된다. 상기 방법은 제1 장벽 필름을 증착하여 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 제2 측면의 적어도 제1 일부분을 커버하는 단계를 추가로 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 방법에 의해 제조된 제1 제품에서, 제1 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함할 수 있다. 상기 기재된 바대로, 본 발명자들은 이러한 장벽 층이 수분의 유입을 제한할 수 있는 특성을 가질 뿐만 아니라, 일부 상황에서는, 그 물질을 수직 표면 위에 증착하게 할 수 있다는 것을 발견하였다.
일부 실시양태에서, 상기 기재된 바와 같은 방법에 의해 제조된 제1 제품에서, 제1 장벽 필름을 증착하는 단계는 유기실리콘 전구체를 사용하는 것을 포함할 수 있다. 일부 실시양태에서, 제1 장벽 필름을 증착하는 단계는 화학 증착 CVD를 포함할 수 있다. 일부 실시양태에서, 화학 증착은 플라즈마 증강형일 수 있다.
일부 실시양태에서, 제1 장벽 필름을 증착하는 단계가 유기실리콘 전구체를 사용하는 증착을 포함하는 상기 기재된 바와 같은 방법에 의해 제조된 제1 제품에서, 장벽 필름은 실질적으로 중합체 실리콘과 무기 실리콘의 혼합물로 이루어질 수 있다. 일부 실시양태에서, 중합체 실리콘 대 무기 실리콘의 중량비는 95:5 내지 5:95 범위일 수 있다. 일부 실시양태에서, 동일한 전구체 물질로부터 중합체 실리콘 및 무기 실리콘을 생성할 수 있다. 일부 실시양태에서, 증착 공정에서의 모든 반응 조건에 대해 동일한 반응 조건 하에 0.1 ㎜ 이상의 두께의 장벽 필름을 증착할 수 있다. 일부 실시양태에서, 수증기 투과율은 0.1 ㎜ 이상의 두께의 장벽 필름에 걸쳐 10-6 g/㎡/일 미만일 수 있다.
일부 실시양태에서, 제1 장벽 필름을 증착하는 단계가 유기실리콘 전구체를 사용하는 증착을 포함하는 상기 기재된 바와 같은 방법에 의해 제조된 제1 제품에서, 전구체 물질은 헥사메틸 디실록산 또는 디메틸 실록산을 포함할 수 있다. 일부 실시양태에서, 전구체 물질은 단일의 유기실리콘 화합물을 포함할 수 있다. 일부 실시양태에서, 전구체 물질은 유기실리콘 화합물의 혼합물을 포함한다.
실시양태는 또한 제1 제품을 제공할 수 있다. 제1 제품은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 제2 측면을 갖는 기판 위에 배치된 디바이스를 포함할 수 있고; 여기서 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 1.0 ㎜ 내에 배치된다. 디바이스는 제1 유기 물질을 포함할 수 있다. 일부 실시양태에서, 제1 기판의 제1 측면의 일부분은 6×1013 원자/c㎡ 초과의 제1 유기 물질에 의해 커버되지 않는다. 즉, 이 실시양태는 기판이 위에 배치된 임의의 유기 물질을 포함하지 않는 측면을 갖는 중간 제조 단계에 있는 제품에 상응할 수 있다. 예를 들면, 중간 제품은 디바이스의 유기 물질이 제1 기판 위에 증착되는 단계 후, 및 기판이 분할되어 디바이스의 측면의 1.0 ㎜ 내에 배치된 기판의 측면을 노출시킨 후, 그러나 장벽 필름이 증착되기 전에 제조 공정의 일부에 상응할 수 있다. 기판의 측면을 노출시키기 전에 유기 물질을 증착하고 따라서 그 측면은 위에 배치된 상당량의 유기 층을 갖지 않을 것이다. 이와 관련하여, 일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 제1 유기 물질은 기판의 제1 측면의 임의의 일부분을 커버하지 않는다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품은 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 제1 장벽 필름을 추가로 포함할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 제품에서, 디바이스의 제2 측면의 적어도 제1 일부분은 기판의 제1 엣지로부터 대략 0.1 ㎜ 내에 배치될 수 있다.
실시양태는 또한 제1 방법을 제공할 수 있다. 제1 방법은 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판; 및 기판의 제1 표면 위에 배치된 디바이스를 제공하는 단계; 및 디바이스를 분할하여, 디바이스의 적어도 제1 일부분이 제1 엣지로부터 3.0 ㎜ 이하에 배치되도록, 디바이스의 제2 측면을 노출시키는 단계를 포함할 수 있다. 일부 실시양태에서, 디바이스의 적어도 제1 일부분은 제1 엣지로부터 2.0 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 디바이스의 적어도 제1 일부분은 제1 엣지로부터 1.0 ㎜ 이하에 배치될 수 있다. 일부 실시양태에서, 디바이스의 적어도 제1 일부분은 제1 엣지로부터 0.1 ㎜ 이하에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 디바이스는 능동 디바이스 영역을 포함할 수 있고; 디바이스의 능동 디바이스 영역의 적어도 일부분은 기판의 제1 엣지로부터 0.1 ㎜ 이하에 배치될 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서, 제1 측면 및 제1 엣지를 갖는 기판을 제공하는 단계는 제1 측면을 따라 기판을 분할하는 단계를 포함할 수 있다. 일부 실시양태에서, 기판을 분할하고 디바이스를 분할하는 단계는 동일한 단계를 포함할 수 있다. 본원과 관련하여 사용되는 "동일한 단계를 포함한다"라는 용어는 일반적으로 기판 및 디바이스 둘 다를 분할하는 것이 단일의 공정 단계 동안 또는 복수의 공정 단계에 걸쳐 동시에 일어날 수 있을 때를 의미할 수 있다.
일부 실시양태에서, 상기 기재된 바와 같은 제1 방법에서 디바이스를 분할하는 단계 후에, 상기 방법은 제1 장벽 필름을 증착하여 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분, 및 디바이스의 제2 측면의 적어도 제1 일부분을 커버하는 단계를 추가로 포함할 수 있다. 일부 실시양태에서, 디바이스를 분할하고 제1 장벽 필름을 증착하는 단계를 진공에서 수행할 수 있다. 일부 실시양태에서, 제1 장벽 필름은 중합체 실리콘과 무기 실리콘의 혼합물을 포함할 수 있다. 일부 실시양태에서, 디바이스를 분할하는 단계는 디바이스를 절단하는 것을 포함할 수 있다.
일부 실시양태에서, 본원은 위에 배치된 기판의 것과 중첩되는 디바이스의 외부 주연부의 적어도 일부분을 갖는 제1 제품을 제공할 수 있다(즉, 디바이스 및 기판은 동일한(더한 또는 덜한) 수직 엣지를 공유할 수 있다). 일부 실시양태에서, 디바이스를 능동 부품 및 기판의 측면을 커버하는 장벽 필름으로 박막 캡슐화할 수 있다. 일부 실시양태에서, 캡슐화 필름을 유기실리콘 전구체를 사용하여 PE-CVD에서 성장시킨다. 일부 실시양태에서, 우수한 장벽 특성을 갖는 또 다른 층을 장벽 및 디바이스의 상부에 도포할 수 있다. 일부 실시양태에서, 전기 접촉에 디바이스 내에 복수의 구멍이 존재할 수 있으므로, 디바이스의 엣지의 일부 또는 전부 주위에 비디바이스 엣지 영역이 존재할 수 없다. 일부 실시양태에, 제1 제품은 OLED 패널 주위에 비디바이스 엣지 영역을 갖지 않는 전자 디바이스/가젯(예컨대, 스마트폰)을 포함할 수 있다. 일부 실시양태에서, 제1 제품은 비디바이스 엣지 영역을 갖지 않는 복수의 패널을 타일링하여 더 큰 디바이스를 형성하는 것을 포함할 수 있다.
일부 실시양태에서, 디바이스를 제조하는 방법은 디바이스를 기판 위에 성장시키는 것; 디바이스 및 기판의 적어도 일부의 수직 측면을 노출시키는 것; 및 박막을 증착하여 디바이스 및 기판의 상부 및 측면 둘 다를 캡슐화하는 것을 포함할 수 있다.
실험 검정
도 13 및 도 14는 제품의 3개소 측면 위에 테두리가 없거나 거의 테두리가 없는 예시된 제품의 사진을 포함한다. 이 예는 오로지 예시 목적을 위해 제공되고 제한인 것으로 의도되지 않는다. 다시, 예시된 실시양태가 OLED 디스플레이를 포함하지만, 실시양태는 그렇게 제한되지 않는다.
디바이스의 오직 1개소 엣지 위에 전기 접촉을 갖는 대면적 OLED 조명 패널을 사용하여 비비디바이스 엣지 영역(예를 들면, 테두리가 없거나 거의 테두리가 없는) 디바이스 개념을 검정하였다. 초기에, OLED의 능동 디바이스 영역의 유기 물질이 증착되는 엣지 바로 내부에 기판의 후면(비증착 측면) 위에 유리 기판을 스크라이빙하였다. 이후, 열 전도성 중합체(Fuji-폴리®)를 사용하여 기판을 백킹 플레이트에 탑재하였다. 공정처리 동안 기판이 분할되는 것을 방지하기 위해 이를 수행하였다. 기판을 오직 엣지에 의해 캐리어 중에 지지하고, 여기서 3개소 측면을 스크라이빙하여 공정처리 후에 분할하였다. 다음에, 표준 투명 PHOLED 디바이스를 기판의 표면 위에 증착(즉, 성장)하였다. 이후, 기판을 글러브 박스로 제거하고, 여기서 백킹 플레이트로부터 기판을 제거하는 일 없이 3개소 엣지를 스내핑하였다. 기판을 혼성 물질(즉, 중합체 물질과 비중합체 물질의 혼합물)을 포함하는 장벽 필름이 증착된 증착 시스템으로 재로딩하였다. 장벽 필름을 전체 디바이스 위에 그리고 기판의 노출된 3개 측면의 일부분 위에 증착시켰다. 도 13은 제작 및 캡슐화 직후 상기 단계를 이용하여 제조된 조명 패널을 보여주는 2개의 사진을 보여준다.
도 14는 주변 실온 및 습도에서 21 시간 저장 후 동일한 패널의 사진을 포함한다. 도 14에서의 사진으로부터 볼 수 있는 것처럼, 임의의 절단 엣지에서의 OLED 디바이스의 열화가 존재하지 않는다. 디바이스에서 작은 어두운 점이 관찰되지만, 혼성 장벽 캡슐화 공정 이전에 디바이스 위의 큰 입자의 결과가 존재한다.
상기 기재된 바대로, OLED 조명 패널을 형성하는 데 있어서 본 발명자들이 사용한 이 예에서의 상기 방법은 (1) 기판의 후면을 스크라이빙하는 것; (2) 디바이스를 전면 위에 성장시키는 것; (3) 기판을 예비 스크라이빙된 위치에서 분할하여 디바이스 및 기판의 수직 측면을 노출시키는 것; 및 (4) 장벽 필름 캡슐화를 도포하여 디바이스의 상부 및 수직 측면(즉, OLED) 및 기판의 수직 측면 둘 다를 커버하는 것의 공정 순서를 이용한다. 상기 기재된 바대로, 다른 단계를 또한 사용할 수 있다.
결론
본원에 기재된 다양한 실시양태는 오로지 예의 방식이고, 본 발명의 범위를 제한하도록 의도되지 않는 것으로 이해된다. 예를 들면, 본원에 기재된 많은 물질 및 구조가 본 발명의 정신을 벗어나는 일 없이 다른 물질 및 구조로 대체될 수 있다. 청구된 본 발명은 따라서 본원에 기재된 특정한 예 및 바람직한 실시양태로부터의 변형을 포함할 수 있고, 당업자에게 이는 명확할 것이다. 본 발명이 작동하는 방식에 대한 다양한 이론이 제한인 것으로 의도되지 않는 것으로 이해된다.
상기 설명은 예시적이고 제한이 아니다. 본 발명의 많은 변형이 본 개시내용을 읽을 때 당업자에게 명확할 것이다. 따라서, 본 발명의 범위는 상기 설명을 참조하지 않고 결정되어야 하지만, 대신에 이의 전체 범위 또는 등가물에 따라 계류중인 청구항을 참조하여 결정되어야 한다.
많은 실시양태가 상이한 특징 및/또는 특징의 조합을 포함하는 것으로 상기 기재되어 있지만, 당업자는 본 개시내용을 읽은 후, 일부 경우에, 이러한 구성성분 중 하나 이상이 상기 기재된 임의의 구성성분 또는 특징과 조합될 수 있다는 것을 이해할 것이다. 즉, 임의의 실시양태로부터의 하나 이상의 특징이 본 발명의 범위를 벗어나는 일 없이 임의의 다른 실시양태의 하나 이상의 특징과 조합될 수 있다.
상기 기재된 바대로, 명세서 내에 또는 도면 내에 본원에 제공된 모든 측정, 치수, 및 물질은 오로지 예의 방식이다.
"단수" 또는 "그"의 인용은 특별히 그 반대를 나타내지 않는 한 "하나 이상"을 의미하는 것으로 의도된다. "제1" 부품의 언급은 반드시 제2 부품이 제공되어야 할 것을 요하지 않는다. 더욱이 "제1" 또는 "제2" 부품에 대한 언급은 명확히 기재되지 않은 한 언급된 부품을 특정한 위치에 제한시키지 않는다.
본원에 언급된 모든 공보는 공보가 인용한 것과 관련하여 방법 및/또는 물질을 개시하고 기재하기 위해 본원에 참조문헌으로 포함된다. 본원에 기재된 공보는 본원의 출원일 이전의 이의 개시내용을 위해서만 제공된다. 본 발명이 선행 발명에 의해 그러한 공개를 앞당기도록 권한부여되지 않았다는 인정으로서 본원에서 해석되지 않는다. 추가로, 제공된 공개일은 실제 공개일과 다를 수 있고, 이는 독립적으로 확인될 필요가 있을 수 있다.
Claims (18)
- 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판을 제공하는 단계;
복수의 노치를 기판의 제1 표면 위에 기판의 두께 방향으로 생성하는 단계로서, 복수의 노치는 벽을 갖는 단계;
복수의 노치를 생성한 후, 복수의 디바이스를, 복수의 디바이스 중 각각의 디바이스가 복수의 노치 중 1개의 노치만큼 서로 분리되도록 기판의 제1 표면 위에 배치하는 단계로서, 기판의 제1 표면 위에 배치된 복수의 디바이스의 각각의 분리된 디바이스는 제2 측면을 갖고 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 3.0 mm 이하에 배치되는 단계;
제1 장벽 필름을 침착하여 기판의 제1 엣지의 적어도 일부분 및 기판의 제1 측면의 적어도 일부분을 커버하고, 기판의 제1 표면과 접촉된 부분들 이외의 복수의 디바이스 중 각각의 디바이스의 부분들을 커버하고, 복수의 노치의 벽을 커버하는 단계; 및
제1 장벽 필름을 침착한 후, 제1 장벽 필름이 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분 및 분할된 노치의 벽을 포함하는, 복수의 디바이스 중 각각의 디바이스의 기판의 제1 표면과 접촉된 부분들 이외의 부분들을 커버하도록 복수의 노치를 따라 기판을 분할하는 단계
를 포함하는 방법. - 제1항에 있어서, 복수의 노치를 따라 기판을 분할하는 단계는 복수의 조각을 제공하는 단계를 제공하고, 여기서 각각의 조각은 분리된 디바이스를 포함하고, 여기서 분리된 디바이스의 기판의 제1 표면과 접하는 부분들 이외의 부분들은 제1 장벽 필름으로 커버되는 것인 방법.
- 제1 표면, 제1 측면, 및 제1 표면이 제1 측면과 접하는 제1 엣지를 갖는 기판을 제공하는 단계;
복수의 노치를 기판의 제1 표면 위에 기판의 두께 방향으로 생성하는 단계로서, 복수의 노치는 벽을 갖는 단계;
복수의 노치를 생성한 후, 복수의 디바이스를, 복수의 디바이스 중 각각의 디바이스가 복수의 노치 중 1개의 노치만큼 서로 분리되도록 기판의 제1 표면 위에 배치하는 단계로서, 기판의 제1 표면 위에 배치된 복수의 디바이스의 각각의 분리된 디바이스는 제2 측면을 갖고 제2 측면의 적어도 제1 일부분은 제1 엣지로부터 3.0 mm 이하에 배치되는 단계;
제1 장벽 필름을 침착하여 기판의 제1 엣지의 적어도 일부분 및 기판의 제1 측면의 적어도 일부분을 커버하고, 기판의 제1 표면과 접촉된 부분들 이외의 복수의 디바이스 중 각각의 디바이스의 부분들을 커버하고, 복수의 노치의 벽을 커버하는 단계; 및
제1 장벽 필름을 침착한 후, 제1 장벽 필름이 기판의 제1 엣지의 적어도 일부분, 기판의 제1 측면의 적어도 일부분 및 분할된 노치의 벽을 포함하는, 복수의 디바이스 중 각각의 디바이스의 기판의 제1 표면과 접촉된 부분들 이외의 부분들을 커버하도록 복수의 노치를 따라 기판을 분할하는 단계
를 포함하는 방법에 의해 제조된 복수의 디바이스 제품. - 제1항에 있어서, 복수의 노치는 기판의 제1 표면에 대하여 수직 벽을 갖는 것인 방법.
- 제1항에 있어서, 복수의 노치는 기판의 제1 표면과 둔각(obtuse angle)을 형성하는 벽을 갖는 것인 방법.
- 제1항에 있어서, 기판은 금속 호일 또는 플라스틱으로부터 선택되는 것인 가요성 기판인 방법.
- 제1항에 있어서, 제1 장벽 필름은 중합체 물질과 비중합체 물질의 혼합물을 포함하는 혼성 층이고, 혼성 층은 30° 내지 60°의 범위에서 습윤 접촉각을 갖는 것인 방법.
- 제1항에 있어서, 중합체 물질은 폴리실록산, 폴리카보실란 및 폴리실란으로 이루어진 군으로부터 선택되 유기실리콘 중합체를 포함하고, 비중합체 물질은 실리콘 산화물 또는 실리콘 니트라이드를 포함하는 것인 방법.
- 제1 표면을 갖는 가요성 기판을 얻는 단계;
기판의 제1 표면 상에 노치를 생성하여 노치의 제1 벽 및 제1 벽이 제1 표면과 접하는 제1 엣지를 생성하는 단계;
노치를 생성한 후, 복수의 유기 발광 다이오드(OLED)를, 복수의 OLED 중 제1 OLED가 복수의 OLED 중 제2 OLED로부터 1개의 노치만큼 분리되도록 기판의 제1 표면 위에 배치하는 단계로서, 적어도 제1 OLED는 제2 측면을 갖고 제2 측면의 제1 부분은 제1 엣지로부터 1.0 mm 이하에 배치되는 단계;
기판을 제공한 후, 제1 장벽 필름을, 제1 엣지의 적어도 일부분, 노치의 제1 벽의 적어도 일부분 및 복수의 OLED 중 각각의 OLED의 기판의 제1 표면과 접하는 일부분 이외의 일부분을 커버하도록 침착하는 단계; 및
제1 장벽 필름을 침착한 후, 제1 장벽 필름이 기판의 제1 엣지의 부분을 포함하는 OLED의 기판의 제1 표면과 접하는 부분들 이외의 부분들을 계속하여 커버하도록 노치를 따라 기판을 분할하는 단계
를 포함하는 방법. - 제9항에 있어서, 복수의 노치는 기판의 제1 표면에 대하여 수직 벽을 갖는 것인 방법.
- 제9항에 있어서, 복수의 노치는 기판의 제1 표면과 둔각(obtuse angle)을 형성하는 벽을 갖는 것인 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/422,924 | 2012-03-16 | ||
| US13/422,924 US8933468B2 (en) | 2012-03-16 | 2012-03-16 | Electronic device with reduced non-device edge area |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130105521A KR20130105521A (ko) | 2013-09-25 |
| KR102016172B1 true KR102016172B1 (ko) | 2019-08-29 |
Family
ID=49136448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130027482A KR102016172B1 (ko) | 2012-03-16 | 2013-03-14 | 비디바이스 엣지 영역이 감소된 전자 디바이스 |
Country Status (6)
| Country | Link |
|---|---|
| US (7) | US8933468B2 (ko) |
| JP (2) | JP6040065B2 (ko) |
| KR (1) | KR102016172B1 (ko) |
| CN (1) | CN103311454B (ko) |
| DE (1) | DE102013003989A1 (ko) |
| TW (2) | TWI543421B (ko) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101962851B1 (ko) | 2012-07-19 | 2019-03-28 | 삼성디스플레이 주식회사 | 플렉서블 유기 발광 표시 장치 및 그 제조 방법 |
| DE102012214248A1 (de) * | 2012-08-10 | 2014-02-13 | Osram Opto Semiconductors Gmbh | Bauelemente und verfahren zum herstellen eines bauelementes |
| KR101971202B1 (ko) * | 2012-11-22 | 2019-04-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| US11262791B2 (en) * | 2013-01-03 | 2022-03-01 | Correll Electronics, Llc | Electronic device combination |
| US9000459B2 (en) | 2013-03-12 | 2015-04-07 | Universal Display Corporation | OLED display architecture having some blue subpixel components replaced with non-emissive volume containing via or functional electronic component and method of manufacturing thereof |
| US10514136B2 (en) | 2013-03-25 | 2019-12-24 | Universal Display Corporation | Lighting devices |
| US9018660B2 (en) | 2013-03-25 | 2015-04-28 | Universal Display Corporation | Lighting devices |
| KR20140131412A (ko) * | 2013-05-02 | 2014-11-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치의 주입 에너지 측정 방법 |
| US8979291B2 (en) | 2013-05-07 | 2015-03-17 | Universal Display Corporation | Lighting devices including transparent organic light emitting device light panels and having independent control of direct to indirect light |
| WO2015002756A1 (en) * | 2013-06-21 | 2015-01-08 | Universal Display Corporation | Hybrid barrier layer for substrates and electronic devices |
| CN103956373A (zh) | 2013-12-18 | 2014-07-30 | 上海天马有机发光显示技术有限公司 | 一种疏水有机薄膜封装的有机发光显示装置及其制造方法 |
| US9594287B2 (en) * | 2014-08-24 | 2017-03-14 | Royole Corporation | Substrate-less flexible display and method of manufacturing the same |
| CN104269498A (zh) * | 2014-09-03 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种有机电致发光器件及其制备方法、显示装置 |
| TWI556003B (zh) * | 2014-10-02 | 2016-11-01 | 群創光電股份有限公司 | 抗反射結構及顯示裝置 |
| CN111477657B (zh) * | 2014-10-28 | 2024-03-05 | 株式会社半导体能源研究所 | 功能面板、功能面板的制造方法、模块、数据处理装置 |
| DE102014223367A1 (de) * | 2014-11-17 | 2016-05-19 | Osram Oled Gmbh | Organische Leuchtiode, organisches Leuchtmodul und Verfahren zur Herstellung einer organischen Leuchtiode |
| US9600106B2 (en) * | 2014-12-12 | 2017-03-21 | Innolux Corporation | Electronic display module and apparatus using the same |
| US20160322603A1 (en) * | 2015-04-30 | 2016-11-03 | EverDisplay Optonics (Shanghai) Limited | Display structure and manufacturing method of display device |
| KR101943689B1 (ko) | 2015-06-19 | 2019-01-30 | 삼성에스디아이 주식회사 | 유기발광표시장치 |
| KR101943688B1 (ko) | 2015-06-19 | 2019-01-30 | 삼성에스디아이 주식회사 | 유기발광표시장치 |
| KR102334240B1 (ko) * | 2015-07-31 | 2021-12-01 | 엘지디스플레이 주식회사 | 폴더블 유기발광표시장치 |
| US10290838B2 (en) * | 2015-09-08 | 2019-05-14 | Stmicroelectronics (Tours) Sas | Methods for encapsulating flexible thin-film micro-batteries to protect against environmental intrusion |
| CN105322104B (zh) * | 2015-12-08 | 2017-09-19 | 昆山工研院新型平板显示技术中心有限公司 | Oled显示面板的封装方法 |
| US10483489B2 (en) | 2016-08-12 | 2019-11-19 | Universal Display Corporation | Integrated circular polarizer and permeation barrier for flexible OLEDs |
| US11751426B2 (en) | 2016-10-18 | 2023-09-05 | Universal Display Corporation | Hybrid thin film permeation barrier and method of making the same |
| CN106583346B (zh) * | 2016-11-15 | 2019-06-11 | 惠科股份有限公司 | 导电膜去除方法和装置 |
| JP6860851B2 (ja) * | 2017-03-31 | 2021-04-21 | 大日本印刷株式会社 | ボイル殺菌用積層体およびそれを備えるボイル殺菌用包装袋 |
| JP6860850B2 (ja) * | 2017-03-31 | 2021-04-21 | 大日本印刷株式会社 | ボイル殺菌用積層体およびそれを備えるボイル殺菌用包装袋 |
| WO2019036832A1 (en) * | 2017-08-21 | 2019-02-28 | Boe Technology Group Co., Ltd. | DISPLAY SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING DISPLAY SUBSTRATE |
| JP6405436B1 (ja) * | 2017-10-23 | 2018-10-17 | 住友化学株式会社 | 有機電子デバイスの製造方法及び有機電子デバイス |
| TWI645389B (zh) * | 2017-11-15 | 2018-12-21 | 友達光電股份有限公司 | 可撓性電子裝置 |
| CN108644628B (zh) | 2018-06-06 | 2024-03-29 | 北京夏禾科技有限公司 | 高良率低成本大面积柔性oled照明模组 |
| DE102018132342A1 (de) * | 2018-12-14 | 2020-06-18 | Heliatek Gmbh | Stabilisierung laserstrukturierter organischer Photovoltaik |
| EP3994730A1 (en) * | 2019-07-05 | 2022-05-11 | Airbus Operations GmbH | Process for producing flexible oled screens |
| CN112967612A (zh) * | 2020-04-23 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 一种led显示屏 |
| US11940848B2 (en) * | 2020-08-14 | 2024-03-26 | Apple Inc. | Electronic devices with borderless displays |
| TWI751721B (zh) * | 2020-09-25 | 2022-01-01 | 宏碁股份有限公司 | 機殼及其製作方法 |
| KR20230073404A (ko) | 2021-11-18 | 2023-05-26 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313181A (ja) * | 2000-05-01 | 2001-11-09 | Sony Corp | 表示装置及びその製造方法 |
| US20020105265A1 (en) * | 2000-03-20 | 2002-08-08 | Feng-Ju Chuang | Organic electroluminescent device and method of making same |
| WO2010106637A1 (ja) * | 2009-03-17 | 2010-09-23 | パイオニア株式会社 | 有機ｅｌモジュールおよびその製造方法 |
Family Cites Families (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769292A (en) | 1987-03-02 | 1988-09-06 | Eastman Kodak Company | Electroluminescent device with modified thin film luminescent zone |
| GB8909011D0 (en) | 1989-04-20 | 1989-06-07 | Friend Richard H | Electroluminescent devices |
| JPH0348895A (ja) | 1989-07-17 | 1991-03-01 | Yamaha Corp | 楽音制御装置 |
| JPH0638395Y2 (ja) * | 1989-09-19 | 1994-10-05 | 東京電気株式会社 | 端面発光型ｅｌ素子 |
| JPH0589961A (ja) * | 1991-09-27 | 1993-04-09 | Nec Kansai Ltd | 電界発光灯の製造方法 |
| JPH06349577A (ja) * | 1993-06-04 | 1994-12-22 | Seikosha Co Ltd | Ｅｌ素子 |
| US5707745A (en) | 1994-12-13 | 1998-01-13 | The Trustees Of Princeton University | Multicolor organic light emitting devices |
| US5703436A (en) | 1994-12-13 | 1997-12-30 | The Trustees Of Princeton University | Transparent contacts for organic devices |
| US5844363A (en) | 1997-01-23 | 1998-12-01 | The Trustees Of Princeton Univ. | Vacuum deposited, non-polymeric flexible organic light emitting devices |
| US6962829B2 (en) | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
| JPH10163368A (ja) | 1996-12-02 | 1998-06-19 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US6091195A (en) | 1997-02-03 | 2000-07-18 | The Trustees Of Princeton University | Displays having mesa pixel configuration |
| US6013982A (en) | 1996-12-23 | 2000-01-11 | The Trustees Of Princeton University | Multicolor display devices |
| US5834893A (en) | 1996-12-23 | 1998-11-10 | The Trustees Of Princeton University | High efficiency organic light emitting devices with light directing structures |
| US6303238B1 (en) | 1997-12-01 | 2001-10-16 | The Trustees Of Princeton University | OLEDs doped with phosphorescent compounds |
| US6337102B1 (en) | 1997-11-17 | 2002-01-08 | The Trustees Of Princeton University | Low pressure vapor phase deposition of organic thin films |
| US6087196A (en) | 1998-01-30 | 2000-07-11 | The Trustees Of Princeton University | Fabrication of organic semiconductor devices using ink jet printing |
| US6097147A (en) | 1998-09-14 | 2000-08-01 | The Trustees Of Princeton University | Structure for high efficiency electroluminescent device |
| US6548912B1 (en) | 1999-10-25 | 2003-04-15 | Battelle Memorial Institute | Semicoductor passivation using barrier coatings |
| US6329220B1 (en) | 1999-11-23 | 2001-12-11 | Micron Technology, Inc. | Packages for semiconductor die |
| US6294398B1 (en) | 1999-11-23 | 2001-09-25 | The Trustees Of Princeton University | Method for patterning devices |
| US6461963B1 (en) * | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Utilization of disappearing silicon hard mask for fabrication of semiconductor structures |
| JP2002175877A (ja) | 2000-09-27 | 2002-06-21 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器 |
| US6992439B2 (en) | 2001-02-22 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device with sealing structure for protecting organic light emitting element |
| JP4101529B2 (ja) * | 2001-02-22 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| KR100916231B1 (ko) | 2001-03-14 | 2009-09-08 | 더 트러스티즈 오브 프린스턴 유니버시티 | 청색 인광계 유기발광다이오드용 재료 및 장치 |
| US7071615B2 (en) | 2001-08-20 | 2006-07-04 | Universal Display Corporation | Transparent electrodes |
| EP1419286A1 (en) | 2001-08-20 | 2004-05-19 | Nova-Plasma Inc. | Coatings with low permeation of gases and vapors |
| US7431968B1 (en) | 2001-09-04 | 2008-10-07 | The Trustees Of Princeton University | Process and apparatus for organic vapor jet deposition |
| US6759327B2 (en) * | 2001-10-09 | 2004-07-06 | Applied Materials Inc. | Method of depositing low k barrier layers |
| US20030230980A1 (en) | 2002-06-18 | 2003-12-18 | Forrest Stephen R | Very low voltage, high efficiency phosphorescent oled in a p-i-n structure |
| US7015640B2 (en) | 2002-09-11 | 2006-03-21 | General Electric Company | Diffusion barrier coatings having graded compositions and devices incorporating the same |
| US7232957B2 (en) | 2003-09-25 | 2007-06-19 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device and method of manufacturing the same |
| SG153627A1 (en) * | 2003-10-31 | 2009-07-29 | Micron Technology Inc | Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components |
| WO2005051525A1 (en) | 2003-11-25 | 2005-06-09 | Polyvalor, Limited Partnership | Permeation barrier coating or layer with modulated properties and methods of making the same |
| TWI236409B (en) * | 2004-04-23 | 2005-07-21 | Youngtek Electronics Corp | Method for cutting wafer-grade package |
| US7279704B2 (en) | 2004-05-18 | 2007-10-09 | The University Of Southern California | Complexes with tridentate ligands |
| US7179683B2 (en) | 2004-08-25 | 2007-02-20 | Intel Corporation | Substrate grooves to reduce underfill fillet bridging |
| KR100765604B1 (ko) | 2004-11-26 | 2007-10-09 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
| DE102005007643A1 (de) | 2005-02-19 | 2006-08-31 | Assa Abloy Identification Technology Group Ab | Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat |
| GB0505517D0 (en) | 2005-03-17 | 2005-04-27 | Dupont Teijin Films Us Ltd | Coated polymeric substrates |
| US7541671B2 (en) * | 2005-03-31 | 2009-06-02 | General Electric Company | Organic electronic devices having external barrier layer |
| KR101217554B1 (ko) | 2006-05-09 | 2013-01-02 | 삼성전자주식회사 | 이음매가 없는 폴더형 디스플레이 장치 |
| JP2007324417A (ja) * | 2006-06-01 | 2007-12-13 | Sharp Corp | 半導体発光装置とその製造方法 |
| WO2008019349A2 (en) * | 2006-08-04 | 2008-02-14 | Solopower, Inc. | Thin film solar cell with finger pattern |
| US20080102223A1 (en) | 2006-11-01 | 2008-05-01 | Sigurd Wagner | Hybrid layers for use in coatings on electronic devices or other articles |
| US20080102206A1 (en) | 2006-11-01 | 2008-05-01 | Sigurd Wagner | Multilayered coatings for use on electronic devices or other articles |
| US7968146B2 (en) | 2006-11-01 | 2011-06-28 | The Trustees Of Princeton University | Hybrid layers for use in coatings on electronic devices or other articles |
| US20080138538A1 (en) * | 2006-12-06 | 2008-06-12 | General Electric Company | Barrier layer, composite article comprising the same, electroactive device, and method |
| US7833881B2 (en) * | 2007-03-02 | 2010-11-16 | Micron Technology, Inc. | Methods for fabricating semiconductor components and packaged semiconductor components |
| KR101369910B1 (ko) * | 2007-03-30 | 2014-03-05 | 삼성전자주식회사 | 유기전계 발광소자 및 그 제조방법 |
| US20080247128A1 (en) * | 2007-04-03 | 2008-10-09 | Soon Huat Khoo | Composite Two Screen Digital Device |
| CN101295768A (zh) * | 2007-04-28 | 2008-10-29 | 清华大学 | 一种有机电致发光器件及其制备方法 |
| US8029165B2 (en) * | 2007-05-21 | 2011-10-04 | Goldeneye, Inc. | Foldable LED light recycling cavity |
| JP2009048834A (ja) * | 2007-08-17 | 2009-03-05 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置及びその製造方法、電子機器 |
| JP2009133000A (ja) * | 2007-10-30 | 2009-06-18 | Fujifilm Corp | シリコン窒化物膜及びそれを用いたガスバリア膜、薄膜素子 |
| US9431589B2 (en) * | 2007-12-14 | 2016-08-30 | Cree, Inc. | Textured encapsulant surface in LED packages |
| KR101563763B1 (ko) | 2008-05-07 | 2015-10-27 | 더 트러스티즈 오브 프린스턴 유니버시티 | 전자 장치들 또는 다른 물품들 위의 코팅들에 사용하기 위한 혼성 층들 |
| KR20100092222A (ko) | 2009-02-12 | 2010-08-20 | 삼성전자주식회사 | 멀티-폴더블 모바일 디스플레이 장치 |
| JP5232044B2 (ja) | 2009-03-03 | 2013-07-10 | 花王株式会社 | 容器保持シート |
| WO2011067921A1 (ja) * | 2009-12-01 | 2011-06-09 | シャープ株式会社 | 折畳み式携帯端末 |
| US8804324B2 (en) * | 2011-06-03 | 2014-08-12 | Microsoft Corporation | Flexible display overcenter assembly |
| US20120326170A1 (en) * | 2011-06-22 | 2012-12-27 | Yong Liu | Wafer level molded opto-couplers |
| JP6175000B2 (ja) * | 2011-09-26 | 2017-08-09 | パナソニック株式会社 | 発光装置の製造方法 |
| US20130202782A1 (en) | 2012-02-03 | 2013-08-08 | Universal Display Corporation | Thin Film Permeation Barrier For Devices And Substrates |
| US9312511B2 (en) | 2012-03-16 | 2016-04-12 | Universal Display Corporation | Edge barrier film for electronic devices |
| US20170229663A1 (en) | 2016-02-09 | 2017-08-10 | Universal Display Corporation | Organic electroluminescent materials and devices |
-
2012
- 2012-03-16 US US13/422,924 patent/US8933468B2/en active Active
-
2013
- 2013-03-07 DE DE201310003989 patent/DE102013003989A1/de active Pending
- 2013-03-13 TW TW102108910A patent/TWI543421B/zh active
- 2013-03-13 TW TW105111681A patent/TWI603517B/zh active
- 2013-03-14 KR KR1020130027482A patent/KR102016172B1/ko active IP Right Grant
- 2013-03-15 US US13/832,350 patent/US10505137B2/en active Active
- 2013-03-15 JP JP2013052985A patent/JP6040065B2/ja active Active
- 2013-03-15 CN CN201310084157.2A patent/CN103311454B/zh active Active
-
2014
- 2014-12-24 US US14/582,578 patent/US10483487B2/en active Active
-
2016
- 2016-07-29 JP JP2016149522A patent/JP6336526B2/ja active Active
-
2019
- 2019-10-16 US US16/654,346 patent/US11018319B2/en active Active
- 2019-10-24 US US16/662,095 patent/US11309522B2/en active Active
-
2022
- 2022-03-15 US US17/694,887 patent/US11871607B2/en active Active
-
2023
- 2023-11-29 US US18/522,582 patent/US20240107797A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020105265A1 (en) * | 2000-03-20 | 2002-08-08 | Feng-Ju Chuang | Organic electroluminescent device and method of making same |
| JP2001313181A (ja) * | 2000-05-01 | 2001-11-09 | Sony Corp | 表示装置及びその製造方法 |
| WO2010106637A1 (ja) * | 2009-03-17 | 2010-09-23 | パイオニア株式会社 | 有機ｅｌモジュールおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240107797A1 (en) | 2024-03-28 |
| US10505137B2 (en) | 2019-12-10 |
| JP6336526B2 (ja) | 2018-06-06 |
| US20130285024A1 (en) | 2013-10-31 |
| KR20130105521A (ko) | 2013-09-25 |
| US20150108461A1 (en) | 2015-04-23 |
| DE102013003989A1 (de) | 2013-10-24 |
| JP2016189353A (ja) | 2016-11-04 |
| US20200111993A1 (en) | 2020-04-09 |
| US11018319B2 (en) | 2021-05-25 |
| US20220199956A1 (en) | 2022-06-23 |
| TWI603517B (zh) | 2017-10-21 |
| CN103311454B (zh) | 2018-02-02 |
| US10483487B2 (en) | 2019-11-19 |
| JP2013197099A (ja) | 2013-09-30 |
| CN103311454A (zh) | 2013-09-18 |
| TWI543421B (zh) | 2016-07-21 |
| US20200058902A1 (en) | 2020-02-20 |
| US8933468B2 (en) | 2015-01-13 |
| US20130241076A1 (en) | 2013-09-19 |
| US11871607B2 (en) | 2024-01-09 |
| TW201347261A (zh) | 2013-11-16 |
| JP6040065B2 (ja) | 2016-12-07 |
| US11309522B2 (en) | 2022-04-19 |
| TW201642503A (zh) | 2016-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11871607B2 (en) | Electronic device with reduced non-device edge area | |
| KR102211205B1 (ko) | 전자 디바이스를 위한 엣지 장벽 필름 | |
| CN111769206A (zh) | 用于衬底和装置的薄膜渗透屏障系统和制造所述薄膜渗透屏障系统的方法 | |
| US20160118621A1 (en) | Hybrid barrier layer for substrates and electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |