KR102012050B1 - 광전기 혼재 기판 및 그 제조 방법 - Google Patents

광전기 혼재 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102012050B1
KR102012050B1 KR1020130019866A KR20130019866A KR102012050B1 KR 102012050 B1 KR102012050 B1 KR 102012050B1 KR 1020130019866 A KR1020130019866 A KR 1020130019866A KR 20130019866 A KR20130019866 A KR 20130019866A KR 102012050 B1 KR102012050 B1 KR 102012050B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
optical waveguide
opto
electric hybrid
Prior art date
Application number
KR1020130019866A
Other languages
English (en)
Other versions
KR20130105360A (ko
Inventor
유이치 츠지타
야스토 이시마루
아키히토 마츠토미
나오유키 다나카
야스후미 야마모토
마유 오자키
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20130105360A publication Critical patent/KR20130105360A/ko
Application granted granted Critical
Publication of KR102012050B1 publication Critical patent/KR102012050B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

광전파 손실의 증가 억제도, 굴곡성도, 반복 굴곡에 대한 내성도 우수한 광전기 혼재 기판 및 그 제조 방법을 제공한다.
절연층(1)의 표면에 전기 배선(2)이 형성되어 이루어진 전기 회로 기판(E)과, 이 전기 회로 기판(E)의 상기 절연층(1)의 이면에 형성된, 제1 클래드층(6) 및 코어(7)를 갖는 광도파로(W)와, 상기 광도파로(W)의 상기 제1 클래드층(6)과 상기 전기 회로 기판(E)의 상기 절연층(1)의 이면 사이에 형성된 금속층(M)을 구비한 광전기 혼재 기판으로서, 상기 광전기 혼재 기판의 일부가 굴곡부로 형성되고, 그 굴곡부에 대응하는 상기 금속층(M)의 부분이 부분적으로 제거되고, 그 제거 흔적(R1)에 상기 광도파로의 제1 클래드층(6)이 들어가 메워져 있다.

Description

광전기 혼재 기판 및 그 제조 방법{OPTOELECTRIC HYBRID SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은, 광도파로와 전기 회로 기판이 적층된 광전기 혼재 기판 및 그 제조 방법에 관한 것이다.
최근의 전자 기기 등에서는, 전송 정보량의 증가에 따라, 전기 배선에 더하여, 광배선이 채택되고 있다. 그와 같은 것으로서, 예컨대, 도 7에 나타낸 바와 같이, 폴리이미드 등으로 이루어진 절연성 기판(51)의 표면에 전기 배선(52)이 형성되어 이루어진 전기 회로 기판(Eo)의 상기 절연성 기판(51)의 이면(전기 배선(52)의 형성면과 반대측의 면)에, 에폭시 수지 등으로 이루어진 광도파로(광배선)(Wo)(언더클래드층(56), 코어(57), 오버클래드층(58))가 적층된 광전기 혼재 기판이 제안되어 있다(예컨대, 특허문헌 1 참조).
그러나, 상기 광전기 혼재 기판에서는, 절연성 기판(51)(폴리이미드 수지 등)과 광도파로(Wo)(에폭시 수지 등)가 접해 있기 때문에, 양자의 선팽창계수의 차로부터, 주위의 온도에 의해 광도파로(Wo)에 응력이나 미세한 굴곡이 발생하고, 그것이 원인이 되어 광도파로(Wo)의 광전파 손실이 커진다.
한편, 광전기 혼재 기판으로서, 도 8에 나타낸 바와 같이, 상기 절연성 기판(51)과 광도파로(Wo) 사이에 스테인레스층(Mo)을 전면적으로 마련한 것이 제안되어 있고(예컨대, 특허문헌 2 참조), 그것에서는 상기 스테인레스층(Mo)이 보강재로서 작용하여, 상기 광도파로(Wo)에 발생하는 응력이나 미소한 굴곡이 방지된다.
특허문헌 1 : 일본 특허 공개 제2010-164655호 공보 특허문헌 2 : 일본 특허 공개 제2009-265342호 공보
그런데, 상기 종래의 광전기 혼재 기판(도 7, 8 참조)은, 평탄형으로 한 상태에서의 사용을 상정하여 제안되어 있다. 그리고, 최근에는 상기 전자 기기 등의 소형화 등이 요청되고 있고, 그에 따라 상기 광전기 혼재 기판도, 작은 공간에서의 사용이나, 힌지부 등의 가동부(可動部)에서의 사용 등도 요청되고 있다.
이 작은 공간에서의 사용이나, 힌지부 등의 가동부에서의 사용 등의 요청에 대하여, 본 발명자들은, 광전기 혼재 기판의 일부에 굴곡성을 부여함으로써, 작은 공간내의 저장이나, 가동부에서의 사용 등을 도모하는 것을 발상하였다. 그러나, 상기와 같이 스테인레스층(Mo)을 전면적으로 마련한 광전기 혼재 기판(도 8 참조)에서는, 그 스테인레스층(Mo)이 굴곡을 방해하여 굴곡성이 떨어진다. 또, 상기 힌지부와 같은 반복하여 굴곡되는 부분에서 사용하면, 상기 스테인레스층(Mo)의 금속 피로 등에 의해 그 스테인레스층(Mo)이 파단되고, 그에 따라 코어(57)도 파단되어, 광배선을 사용할 수 없게 된다. 즉, 반복 굴곡에 대한 내성이 떨어진다. 이러한 점에서 개선의 여지가 있다.
본 발명은, 이러한 사정을 감안하여 이루어진 것으로, 광전파 손실의 증가 억제도, 굴곡성도, 반복 굴곡에 대한 내성도 우수한 광전기 혼재 기판 및 그 제조 방법의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 절연층의 표면에 전기 배선이 형성되어 이루어진 전기 회로 기판과, 이 전기 회로 기판의 상기 절연층의 이면에 형성된, 클래드층 및 코어를 갖는 광도파로와, 상기 광도파로의 상기 클래드층과 상기 전기 회로 기판의 상기 절연층의 이면 사이에 형성된 금속층을 구비한 광전기 혼재 기판으로서, 상기 광전기 혼재 기판의 일부가 굴곡 예정부로 형성되고, 그 굴곡 예정부에 대응하는 상기 금속층의 부분이 부분적으로 제거되고, 그 제거 흔적에 상기 광도파로의 클래드층이 들어가 메워져 있는 광전기 혼재 기판을 제1 요지로 한다.
또, 본 발명은, 금속층의 표면에 절연층을 형성하고, 이 절연층의 표면에 전기 배선을 형성하고, 상기 금속층의 이면에 광도파로를 형성하는 광전기 혼재 기판의 제조 방법으로서, 상기 광도파로의 형성에 앞서, 상기 광전기 혼재 기판의 굴곡 예정부에 대응하는 상기 금속층의 부분을 에칭에 의해 제거하여, 광전기 혼재 기판을 얻는 광전기 혼재 기판의 제조 방법을 제2 요지로 한다.
본 발명의 광전기 혼재 기판은, 굴곡 예정부에 대응하는 금속층의 부분이 부분적으로 제거되어 있기 때문에, 그 제거 부분이 굴곡을 방해하지 않아 굴곡성이 우수하다. 또, 상기 금속층의 제거 부분을 반복하여 굴곡시키더라도 금속층의 파단이 발생하지 않기 때문에, 광도파로의 코어의 파단도 발생하지 않아, 반복 굴곡에 대한 내성도 우수하다. 또한, 상기 금속층의 제거 흔적은, 공동(空洞)이 아니라, 광도파로의 클래드층이 들어가 메워져 있기 때문에, 상기 굴곡 예정부를 굴곡시키더라도 광도파로의 코어의 형상이 안정되어, 적정한 광전파를 유지할 수 있다. 게다가, 상기 굴곡 예정부 이외의 부분에서는, 전기 회로 기판과 광도파로 사이에 상기 금속층이 존재하기 때문에, 그 금속층이 보강재로서 작용하고, 이에 따라, 상기 광도파로에 발생하는 응력이나 미세한 굴곡을 방지하여, 광도파로의 광전파 손실의 증가를 억제할 수 있다. 이와 같이, 본 발명의 광전기 혼재 기판은, 굴곡성 및 반복 굴곡에 대한 내성이 우수하고, 광전파 손실의 증가 억제도 우수하다.
특히, 상기 굴곡 예정부 이외의 부분에 있어서, 상기 광도파로의 코어의 패턴에 대응하여, 상기 금속층이 패턴 형성되고, 그 패턴 형성에 의해 제거된 상기 금속층의 부분에 상기 광도파로의 클래드층이 들어가 메워져 있는 경우에는, 상기 굴곡 예정부 이외의 부분에 대응하는 금속층이 전면적이 아니라 분산적으로 형성된 상태로 되어 있기 때문에, 그 굴곡 예정부 이외의 부분이 플렉시블성이 풍부한 것이 된다. 이에 따라, 상기 굴곡 예정부 이외의 부분이 충격을 받거나 하더라도, 용이하게 변형하여 상기 충격을 완화시킬 수 있다. 게다가, 상기와 같이 변형되었다 하더라도, 상기 패턴 형성된 금속층의 부분이 보강재로서 작용하기 때문에, 상기 변형은, 상기 패턴 형성에 의해 금속층이 제거된 부분(클래드층이 들어가 메워져 있는 부분)에 우선적으로 생긴다. 그 결과, 상기 광전기 혼재 기판의 굴곡 예정부 이외의 부분에 변형이 생겼다 하더라도, 코어의 변형이 방지되어 적정한 광전파를 유지할 수 있다.
또, 본 발명의 광전기 혼재 기판의 제조 방법에서는, 광도파로의 형성에 앞서, 광전기 혼재 기판의 굴곡 예정부에 대응하는 금속층의 부분을 에칭에 의해 제거하기 때문에, 상기 광도파로를 형성한 후에는, 상기 금속층의 제거 흔적에는 광도파로의 클래드층이 들어가 메워진 상태가 된다. 그리고, 상기 굴곡 예정부는 금속층의 부분이 제거되어 있기 때문에, 굴곡되기 쉽게 되어 있다. 또, 상기 금속층의 제거 흔적은, 광도파로의 클래드층이 들어가 메워진 상태로 되어 있기 때문에, 상기와 같이 굴곡시키더라도, 광도파로의 코어의 형상이 안정되어, 적정한 광전파를 가능하게 하는 광전기 혼재 기판을 얻을 수 있다.
도 1은 본 발명의 광전기 혼재 기판의 제1 실시형태를 모식적으로 나타내며, (a)는 그 종단면도이고, (b)는 (a)의 A-A 단면의 확대도이다.
도 2의 (a)∼(e)는, 상기 광전기 혼재 기판의 제조 방법에서의 전기 회로 기판의 제작 공정 및 금속층의 에칭 공정을 모식적으로 나타내는 설명도이다.
도 3의 (a)∼(d)는, 상기 광전기 혼재 기판의 제조 방법에서의 광도파로의 제작 공정을 모식적으로 나타내는 설명도이다.
도 4는 본 발명의 광전기 혼재 기판의 제2 실시형태를 모식적으로 나타내며, (a)는 그 종단면도이고, (b)는 (a)의 B-B 단면의 확대도이다.
도 5의 (a), (b)는, 상기 제2 실시형태의 광전기 혼재 기판에서의 코어의 폭과 금속층의 패턴 부분의 폭의 관계를 모식적으로 나타내는 설명도이다.
도 6은 상기 제1, 제2 실시형태의 광전기 혼재 기판의 변형예를 모식적으로 나타내는 종단면도이다.
도 7은 종래의 광전기 혼재 기판을 모식적으로 나타내는 종단면도이다.
도 8은 다른 종래의 광전기 혼재 기판을 모식적으로 나타내는 종단면도이다.
다음으로, 본 발명의 실시형태를 도면에 기초하여 상세히 설명한다.
도 1의 (a)는, 본 발명의 광전기 혼재 기판의 제1 실시형태를 모식적으로 나타내는 종단면도이고, 도 1의 (b)는, 그 굴곡부 이외의 부분을 모식적으로 나타내는 횡단면[도 1의 (a)의 A-A 단면]의 확대도이다. 이 실시형태의 광전기 혼재 기판은, 절연층(1)의 표면에 전기 배선(2)이 형성되어 이루어진 전기 회로 기판(E)과, 이 전기 회로 기판(E)의 상기 절연층(1)의 이면에 형성된, 제1 클래드층(6) 및 코어(7)를 갖는 광도파로(W)와, 상기 광도파로(W)의 상기 제1 클래드층(6)과 상기 전기 회로 기판(E)의 상기 절연층(1)의 이면 사이에 형성된 금속층(M)을 구비한 띠 형상의 것으로 되어 있다. 그리고, 도 1의 (a)에 나타낸 바와 같이, 상기 광전기 혼재 기판은, 그 길이 방향의 중앙부에서, 상기 광도파로(W)를 내측으로 하여 굴곡되어 있다. 그 굴곡부(길이 방향의 중앙부)에서는, 상기 금속층(M)의 부분이 제거되고, 그 제거 흔적(R1)에 상기 광도파로(W)의 제1 클래드층(언더클래드층)(6)이 들어가 메워져 있다. 또, 도 1의 (b)에 나타낸 바와 같이, 상기 굴곡부 이외의 부분(영역(F)의 부분)에서는, 상기 금속층(M)이 종래와 같이 전면적으로 형성되어 있다.
상기 광전기 혼재 기판은 굴곡부에 금속층(M)이 없기 때문에, 그 굴곡을 방해하지 않아 굴곡성이 우수하다. 또, 상기 굴곡부의 금속층(M)이 없는 부분은, 공동이 아니라, 광도파로(W)의 제1 클래드층(6)이 들어가 메워져 있기 때문에, 상기 굴곡부에서, 광도파로(W)의 코어(7)의 형상이 안정되어, 적정한 광전파를 유지할 수 있다. 또한, 상기 굴곡부 이외의 부분에서는, 상기 금속층(M)이 전면적으로 형성되어 있기 때문에, 그 금속층(M)이 보강재로서 작용하여, 상기 광도파로(W)에 발생하는 응력이나 미소한 굴곡을 방지할 수 있다. 그 결과, 광도파로(W)의 광전파 손실의 증가를 억제할 수 있다.
보다 상세히 설명하면, 상기 전기 회로 기판(E)은, 상기와 같이, 절연층(1)과, 그 표면에 형성된 전기 배선(2)을 구비하고 있다. 또한, 상기 광전기 혼재 기판의 길이 방향의 양단부에서는, 상기 절연층(1)의 표면에 광학 소자 실장용 패드(2a)가 노출된 상태로 형성되어 있고, 상기 절연층(1)을 관통하여 이면의 금속층(M)에 접촉하는 접지용 전극(2b)이 노출된 상태로 형성되어 있다. 이들 광학 소자 실장용 패드(2a) 및 접지용 전극(2b)은 상기 전기 배선(2)의 일부이며, 이들 이외의 전기 배선(2)의 부분은, 커버레이(3)에 의해 피복되어 절연 보호되어 있다. 또, 상기 절연층(1)은 투광성을 갖고 있다.
상기 금속층(M)은, 상기와 같이 굴곡부에 대응하는 부분이 제거되고[도 1의 (a) 참조], 굴곡부 이외의 부분은 전면적으로 형성되어 있다[도 1의 (b) 참조]. 또한, 길이 방향의 양단부에서는, 상기 전기 회로 기판(E)의 광학 소자 실장용 패드(2a)에 대응하는 위치에, 광로용 관통 구멍(5)이 형성되어 있다[도 1의 (a) 참조].
상기 광도파로(W)는, 도 1의 (a), (b)에 나타낸 바와 같이, 상기 제1 클래드층(언더클래드층)(6)과, 이 제1 클래드층(6)의 표면에 정해진 패턴이 형성된 코어(7)와, 이 코어(7)를 피복한 상태로 상기 제1 클래드층(6)의 표면에 형성된 제2 클래드층(오버클래드층)(8)을 구비하고 있다. 그리고, 상기 제1 클래드층(6)은, 그 이면(코어(7)의 형성면과 반대측의 면)에서 상기 금속층(M)에 접하고, 상기 금속층(M)의 제거 흔적(R1) 및 광로용 관통 구멍(5)에 들어가 메워져 있다. 또한, 길이 방향의 양단부에서는, 상기 전기 회로 기판(E)의 광학 소자 실장용 패드(2a)에 대응하는 코어(7)의 부분이, 코어(7)의 길이 방향에 대하여 45°의 경사면으로 형성되어 있다. 그 경사면은, 광을 반사하여, 상기 광학 소자 실장용 패드(2a)에 실장되는 광학 소자와 코어(7) 사이의 광전파를 가능하게 하는 반사면(7a)으로 되어 있다. 즉, 그 반사면(7a)에서는, 코어(7)의 굴절률이 그 반사면(7a)의 외측에 있는 공기의 굴절률보다 크기 때문에, 발광 소자(광학 소자)로부터의 광이나 코어(7) 내를 전파해 온 광이 상기 반사면(7a)에 닿으면, 그 광의 대부분이 반사하여 90°만큼 광로를 변환한다.
다음으로, 상기 광전기 혼재 기판의 제조 방법에 관해서 설명한다[도 2의 (a)∼(e), 도 3의 (a)∼(d) 참조].
우선, 평탄형의 상기 금속층(M)[도 2의 (a) 참조]을 준비한다. 이 금속층(M)의 형성 재료로는, 스테인레스, 구리, 은, 알루미늄, 니켈, 크롬, 티탄, 백금, 금 등을 들 수 있고, 그 중에서도, 굴곡에 대한 내성 등의 관점에서 스테인레스가 바람직하다. 또, 상기 금속층(M)의 두께는, 예컨대 10∼70 ㎛의 범위내로 설정된다.
이어서, 도 2의 (a)에 나타낸 바와 같이, 상기 금속층(M)의 표면에, 폴리이미드 수지 등으로 이루어진 감광성 절연 수지를 도포하고, 포토리소그래피법에 의해 정해진 패턴의 절연층(1)을 형성한다. 이 실시형태에서는, 금속층(M)에 접촉하는 접지용 전극(2b)을 형성하기 위해, 길이 방향의 양단부에, 상기 금속층(M)의 표면을 노출시키는 구멍부(1a)를 형성한다. 또한, 상기 절연층(1)의 두께는 3∼50 ㎛의 범위내로 설정된다.
다음으로, 도 2의 (b)에 나타낸 바와 같이, 상기 전기 배선(광학 소자 실장용 패드(2a) 및 접지용 전극(2b)을 포함)(2)을, 예컨대 세미애더티브법에 의해 형성한다. 이 방법은, 우선, 상기 절연층(1)의 표면에, 스퍼터링 또는 무전해 도금 등에 의해, 구리나 크롬 등으로 이루어진 금속막(도시하지 않음)을 형성한다. 이 금속막은, 이후의 전해 도금을 행할 때의 시드층(전해 도금층 형성의 바탕이 되는 층)이 된다. 이어서, 상기 금속층(M), 절연층(1) 및 시드층으로 이루어진 적층체의 양면에, 감광성 레지스트(도시하지 않음)를 라미네이트한 후, 상기 시드층이 형성되어 있는 측의 감광성 레지스트에, 포토리소그래피법에 의해 상기 전기 배선(광학 소자 실장용 패드(2a) 및 접지용 전극(2b)을 포함)(2)의 패턴의 구멍부를 형성하고, 그 구멍부의 바닥에 상기 시드층의 표면 부분을 노출시킨다. 다음으로, 전해 도금에 의해, 상기 구멍부의 바닥에 노출된 상기 시드층의 표면 부분에, 구리 등으로 이루어진 전해 도금층을 적층 형성한다. 그리고, 상기 감광성 레지스트를 수산화나트륨 수용액 등에 의해 박리한다. 그 후, 상기 전해 도금층이 형성되어 있지 않은 시드층의 부분을 소프트에칭에 의해 제거한다. 잔존한 시드층과 전해 도금층으로 이루어진 적층 부분이 상기 전기 배선(광학 소자 실장용 패드(2a) 및 접지용 전극(2b)을 포함)(2)이다.
그리고, 도 2의 (c)에 나타낸 바와 같이, 상기 전기 배선(광학 소자 실장용 패드(2a) 및 접지용 전극(2b)을 포함)(2)의 표면에, 니켈 등으로 이루어진 무전해 도금층(도시하지 않음)을 형성한 후, 상기 광학 소자 실장용 패드(2a) 및 접지용 전극(2b)을 제외한 전기 배선(2)의 부분에, 폴리이미드 수지 등으로 이루어진 감광성 절연 수지를 도포하고, 포토리소그래피법에 의해 커버레이(3)를 형성한다.
이어서, 도 2의 (d)에 나타낸 바와 같이, 상기 광학 소자 실장용 패드(2a) 및 접지용 전극(2b)에 형성된 상기 무전해 도금층(도시하지 않음)을 에칭에 의해 제거한 후, 그 제거 흔적에 금이나 니켈 등으로 이루어진 전해 도금층(4)을 형성한다. 이와 같이 하여, 상기 금속층(M)의 표면에, 전기 회로 기판(E)이 형성된다.
다음으로, 상기 금속층(M)과 전기 회로 기판(E)으로 이루어진 적층체의 양면에, 감광성 레지스트(도시하지 않음)를 라미네이트한 후, 상기 금속층(M)의 이면측(전기 회로 기판(E)과 반대측의 면측)의 감광성 레지스트 중, 길이 방향의 중앙부(굴곡 예정부) 및 광로용 관통 구멍 형성 예정부에 대응하는 부분에, 포토리소그래피법에 의해 구멍부를 형성하고, 그 구멍부의 바닥(도면에서는 상면)에 상기 금속층(M)의 이면 부분을 노출시킨다.
그리고, 도 2의 (e)에 나타낸 바와 같이, 상기 구멍부의 바닥에 노출된 상기 금속층(M)의 부분을, 그 금속층(M)의 금속 재료에 따른 에칭용 수용액(예컨대, 스테인레스층의 경우는, 염화제2철 수용액)을 이용하여 에칭함으로써 제거하고, 그 제거 흔적(R1, R2)의 바닥(도면에서는 상면)에 상기 절연층(1)을 노출시킨다. 그 제거 흔적(R1, R2) 중, 길이 방향의 중앙부의 제거 흔적(R1)이 굴곡 예정부이고, 양단부의 제거 흔적(R2)이 광로용 관통 구멍(5)이다. 그 후, 상기 감광성 레지스트를 수산화나트륨 수용액 등에 의해 박리한다.
그리고, 상기 금속층(M)의 이면(도면에서는 하면)에 광도파로(W)[도 3의 (d) 참조]를 형성하기 위해, 우선, 도 3의 (a)에 나타낸 바와 같이, 상기 금속층(M)의 이면에, 제1 클래드층(언더클래드층)(6)의 형성 재료인 감광성 에폭시 수지 등의 감광성 수지를 도포한 후, 그 도포층을 조사선에 의해 노광하여 경화시켜 제1 클래드층(6)에 형성한다. 그 제1 클래드층(6)은, 상기 금속층(M) 중, 에칭 제거된 굴곡 예정부(제거 흔적(R1)) 및 광로용 관통 구멍(5)(제거 흔적(R2))에 들어가 메워진 상태로 형성된다. 상기 제1 클래드층(6)의 두께(금속층(M)의 이면으로부터의 두께)는 3∼50 ㎛의 범위내로 설정된다. 또한, 광도파로(W)의 형성시(상기 제1 클래드층(6), 하기(下記) 코어(7), 하기 제2 클래드층(8)의 형성시)에는, 상기 금속층(M)의 이면은 위로 향해 있다.
이어서, 도 3의 (b)에 나타낸 바와 같이, 상기 제1 클래드층(6)의 표면(도면에서는 하면)에, 포토리소그래피법에 의해 정해진 패턴의 코어(7)를 형성한다. 이 코어(7)의 두께는 20∼100 ㎛의 범위내로 설정되고, 폭은 10∼100 ㎛의 범위내로 설정된다. 상기 코어(7)의 형성 재료로는, 예컨대, 상기 제1 클래드층(6)과 동일한 감광성 수지를 들 수 있고, 상기 제1 클래드층(6) 및 하기 제2 클래드층(8)[도 3의 (c) 참조]의 형성 재료보다 굴절률이 큰 재료가 이용된다. 이 굴절률의 조정은, 예컨대, 상기 제1 클래드층(6), 코어(7), 제2 클래드층(8)의 각 형성 재료의 종류의 선택이나 조성 비율을 조정하여 행할 수 있다.
다음으로, 도 3의 (c)에 나타낸 바와 같이, 상기 코어(7)를 피복하도록, 상기 제1 클래드층(6)의 표면(도면에서는 하면)에, 포토리소그래피법에 의해 제2 클래드층(8)을 형성한다. 이 제2 클래드층(8)의 두께(제1 클래드층(6)의 표면으로부터의 두께)는 상기 코어(7)의 두께 이상이며, 300 ㎛ 이하로 설정된다. 상기 제2 클래드층(8)의 형성 재료로는, 예컨대, 상기 제1 클래드층(6)과 동일한 감광성 수지를 들 수 있다.
그리고, 도 3의 (d)에 나타낸 바와 같이, 상기 전기 회로 기판(E)의 광학 소자 실장용 패드(2a)에 대응하는(도면에서는 아래쪽에 위치) 광도파로(W)의 부분(양단부)을, 레이저 가공 또는 날끝 각도 45°의 회전날 등을 이용한 절삭 가공 등에 의해, 코어(7)의 길이 방향에 대하여 45°경사진 경사면으로 형성한다. 그리고, 그 경사면의 코어(7)의 부분이 광반사면(7a)으로서 작용한다. 이와 같이 하여, 상기 금속층(M)의 이면에 광도파로(W)가 형성된다.
그 후, 상기 굴곡 예정부(길이 방향의 중앙부)를, 상기 광도파로(W)를 내측으로 하여 굴곡시킨다. 이 때, 상기 굴곡 예정부에는, 금속층(M)이 제거되어 존재하지 않기 때문에, 굴곡이 용이하게 되어 있다. 이와 같이 하여, 도 1의 (a), (b)에 나타내는 광전기 혼재 기판을 얻는다.
도 4의 (a)는, 본 발명의 광전기 혼재 기판의 제2 실시형태를 모식적으로 나타내는 종단면도이고, 도 4의 (b)는, 그 굴곡부 이외의 부분을 모식적으로 나타내는 횡단면[도 4의 (a)의 B-B 단면]의 확대도이다. 이 실시형태에서는, 도 4의 (b)에 나타낸 바와 같이, 상기 굴곡부 이외의 부분(영역(F)의 부분)에서는, 광도파로(W)의 코어(7)의 패턴에 대응하여 상기 금속층(M)이 패턴 형성되고, 그 패턴 형성에 의해 제거된 상기 금속층(M)의 부분에 상기 광도파로(W)의 제1 클래드층(언더클래드층)(6)이 들어가 메워져 있다. 그 이외의 부분은, 도 1의 (a), (b)에 나타내는 제1 실시형태와 동일하고, 동일한 부분에는 동일한 부호를 붙였다.
이 실시형태의 광전기 혼재 기판에서는, 상기 제1 실시형태의 작용ㆍ효과에 더하여, 다음과 같은 작용ㆍ효과를 나타낸다. 즉, 상기 굴곡부 이외의 부분에 대응하는 금속층(M)이 패턴 형성되어 있음으로써, 그 금속층(M)이 전면적이 아니라 분산적으로 형성된 상태로 되어 있기 때문에, 그 굴곡부 이외의 부분이 플렉시블성이 풍부한 것으로 되어 있다. 이에 따라, 상기 굴곡부 이외의 부분이 충격을 받거나 하더라도, 용이하게 변형되어 상기 충격을 완화시킬 수 있다. 게다가, 상기와 같이 변형되었다 하더라도, 상기 패턴 형성된 금속층(M)의 부분이 보강재로서 작용하기 때문에, 상기 변형은, 상기 패턴 형성에 의해 금속층(M)이 제거된 부분(클래드층이 들어가 메워져 있는 부분)에 우선적으로 생긴다. 그 결과, 상기 광전기 혼재 기판의 굴곡부 이외의 부분에 변형이 생겼다 하더라도, 코어(7)의 변형이 방지되어 적정한 광전파를 유지할 수 있다.
이 실시형태의 광전기 혼재 기판의 제조 방법은, 우선, 금속층(M)의 표면에 전기 회로 기판(E)을 형성할 때까지는, 상기 제1 실시형태와 동일하게 하여 행해진다[도 2의 (a)∼도 2의 (d) 참조]. 그 후, 상기 금속층(M)을 에칭할 때[도 2의 (e) 참조〕, 굴곡 예정부(길이 방향의 중앙부) 및 광로용 관통 구멍(5)에 대응하는 부분에 더하여, 이후의 공정에서 형성되는 광도파로(W)의 코어(7)의 패턴에 대응하는 부분 이외의 부분도, 에칭 제거한다. 그 후의 광도파로(W)의 형성부터, 상기 제1 실시형태와 동일하게 하여 행해진다[도 3의 (a)∼도 3의 (d) 참조].
또, 도 5의 (a)에 나타낸 바와 같이, 상기 패턴 형성된 금속층(M)의 각 패턴 부분(Ma)의 폭의 하한값은, 코어(7)의 폭과 동일한 값이다(도시한 점선 참조). 각 패턴 부분(Ma)의 폭을, 인접하는 패턴 부분(Ma)이 접할 때까지 넓히면, 상기 제1 실시형태[도 1의 (b) 참조]와 동일해지지만, 이 제2 실시형태와 같이 패턴 형성하는 경우는, 각 패턴 부분(Ma)의 폭의 상한값은, 도 5의 (b)에 나타낸 바와 같이, 인접하는 패턴 부분(Ma) 사이의 간극(T)이 10 ㎛가 될 때까지로 하는 것이 바람직하다.
또한, 이 제2 실시형태에서는, 상기 굴곡부 이외의 부분(영역(F)의 부분)에 있어서, 인접하는 패턴 부분(Ma) 사이의 금속층(M)을 부분적으로 남겨, 인접하는 패턴 부분(Ma)이 부분적으로 이어진 상태로 하고, 그 이어진 부분을 보강하도록 해도 좋다.
또, 상기 각 실시형태에서는, 광전기 혼재 기판을 굴곡부(길이 방향의 중앙부)에서 굴곡시킨 상태인 채로 사용하고 있지만, 그 길이 방향의 중앙부에서 반복하여 굴곡시켜 사용해도 좋다. 이와 같이 사용하더라도, 그 길이 방향의 중앙부에서는 금속층(M)이 제거되어 있기 때문에, 금속층(M)의 파단이 발생하지 않고, 광도파로(W)의 코어(7)의 파단도 발생하지 않는다. 즉, 반복 굴곡에 대한 내성이 우수하다.
또, 상기 각 실시형태에서는, 굴곡부(길이 방향의 중앙부)에 대응하는 금속층(M)의 부분이 제거되어 있지만, 도 6에 종단면도로 나타낸 바와 같이, 그 제거 부분을 길이 방향으로 연장하여(도시한 화살표 D 참조), 굴곡부 이외의 부분까지 형성하도록 해도 좋다. 이와 같이 하면, 광전기 혼재 기판이 길이 방향으로 슬라이드하여 굴곡부의 위치가 길이 방향으로 이동하더라도, 굴곡성은 유지된다.
또한, 상기 각 실시형태에서는, 광도파로(W)를 내측으로 하여 굴곡시켰지만, 전기 회로 기판(E)을 내측으로 하여 굴곡시켜도 좋다.
그리고, 상기 각 실시형태에서는, 굴곡부가 1개소이지만, 복수 개소이어도 좋으며, 그 경우는 그 복수 개소의 금속층(M)의 부분을 제거한다.
다음으로, 실시예에 관해 비교예와 함께 설명한다. 단, 본 발명은 실시예로 한정되지 않는다.
실시예
[실시예 1, 2]
상기 제1 실시형태에서, 굴곡되기 전의 광전기 혼재 기판[도 3의 (d) 참조]을 실시예 1로 하고, 상기 제2 실시형태에서, 굴곡되기 전의 광전기 혼재 기판을 실시예 2로 했다. 모두, 스테인레스층(금속층)의 두께를 18 ㎛, 절연층의 두께를 5 ㎛, 제1 클래드층의 두께(스테인레스층의 이면으로부터의 두께)를 20 ㎛, 코어의 두께를 50 ㎛, 코어의 폭을 50 ㎛, 제2 클래드층의 두께(제1 클래드층의 표면으로부터의 두께)를 70 ㎛로 했다. 또, 실시예 2에서는, 코어 패턴에 대응하는 스테인레스층의 패턴 부분의 폭을 상기 코어의 폭(50 ㎛)과 동일한 값으로 했다.
[비교예 1, 2]
도 7에 나타내는 광전기 혼재 기판을 비교예 1로 하고, 도 8에 나타내는 광전기 혼재 기판을 비교예 2로 했다. 스테인레스층 등의 각 구성의 치수는 상기 실시예 1, 2와 동일하게 했다.
[광전파 손실의 측정]
발광 소자(ULM사 제조, ULM850-10-TT-C0104U) 및 수광 소자(Albis optoelectronics사 제조, PDCA04-70-GS)를 준비하여, 상기 발광 소자로부터 발광된 광을 직접 상기 수광 소자로 수광했을 때의 광량(Io)을 측정했다. 이어서, 상기 발광 소자를, 상기 실시예 1, 2 및 비교예 1, 2의 광전기 혼재 기판의 일단부의 광학 소자 실장용 패드에 실장하고, 상기 수광 소자를, 타단부의 광학 소자 실장용 패드에 실장했다. 다음으로, 상기 발광 소자로부터 발광된 광을, 광도파로의 코어를 통해 상기 수광 소자로 수광했을 때의 광량(I)을 측정했다. 그리고, 이들 값으로부터 [-10×log(I/Io)]를 산출하여, 그 값을 코어의 길이로 나눈 값을 광전파 손실로 했다. 그 결과를 하기의 표 1에 나타냈다.
[반복 굴곡에 대한 내성]
상기 실시예 1, 2 및 비교예 1, 2의 광전기 혼재 기판을 길이 방향의 중앙부(굴곡 예정부)에서 굴곡시키고, 그 굴곡부로부터 길이 방향의 일방측과 타방측을 대면시켜, 그 상태로 슬라이드 시험기에 셋팅했다. 그리고, 상기 일방측과 타방측이 서로 반대 방향으로 슬라이드하도록, 상기 일방측과 타방측을 반복하여 왕복시켰다. 그 굴곡 상태의 광전기 혼재 기판의 높이를 4 mm, 상기 슬라이드의 스트로크를 20 mm로 했다. 그리고, 상기 광전기 혼재 기판이 파단되기까지의 왕복 횟수를 카운트했다. 그 결과, 실시예 1, 2 및 비교예 1에서는, 10000회의 왕복에서도 파단되지 않았지만, 비교예 2에서는, 10회의 왕복에서 파단되었다. 그 결과를 하기의 표 1에 나타냈다.

실시예 1
실시예 2
비교예 1
비교예 2

광전파 손실 (dB/cm)
0.11
0.12
0.27
0.10

굴곡성(회)
10000
10000
10000
10
상기 표 1의 결과로부터, 광전파 손실은, 실시예 1, 2가, 스테인레스층을 구비한 비교예 2와 큰 차이가 없다는 것을 알 수 있다. 그러나, 반복 굴곡에 대한 내성은, 실시예 1, 2가, 비교예 2와 비교하여 매우 우수하다는 것을 알 수 있다. 또, 비교예 1은, 반복 굴곡에 대한 내성을 갖고 있지만, 광전파 손실이 크다는 것을 알 수 있다.
[산업상 이용가능성]
본 발명의 광전기 혼재 기판은, 작은 공간에서의 사용이나, 힌지부 등의 가동부에서의 사용 등이 요구되는 경우 등에 이용 가능하다.
E : 전기 회로 기판 M : 금속층
W : 광도파로 R1 : 제거 흔적
1 : 절연층 2 : 전기 배선
6 : 제1 클래드층

Claims (3)

  1. 절연층의 표면에 전기 배선이 형성되어 이루어진 전기 회로 기판과, 이 전기 회로 기판의 상기 절연층의 이면에 형성된, 클래드층 및 복수의 코어를 갖는 광도파로와, 상기 광도파로의 상기 클래드층과 상기 전기 회로 기판의 상기 절연층의 이면 사이에 형성된 금속층을 구비한 광전기 혼재 기판으로서, 상기 광전기 혼재 기판의 일부가 굴곡 예정부로 형성되고, 그 굴곡 예정부에 대응하는 상기 금속층의 부분이 부분적으로 제거되며, 그 제거 흔적에 상기 광도파로의 클래드층이 들어가 메워져 있는 상태로 되어 있음과 더불어, 상기 굴곡 예정부 이외의 부분에 있어서, 상기 광도파로의 복수의 코어의 패턴에 대응하여, 상기 금속층이 복수의 패턴 부분을 갖는 패턴으로 형성되고, 상기 코어와 상기 금속층의 패턴 부분이 폭 방향에서 겹치도록 배치되며, 상기 금속층의 각 패턴 부분의 폭이, 각 코어의 폭 이상으로 설정되고, 상기 금속층의 패턴 형성에 의해 제거된 상기 금속층의 제거 흔적에 상기 광도파로의 클래드층이 들어가 메워진 상태로 되어 있는 것을 특징으로 하는 광전기 혼재 기판.
  2. 금속층의 표면에 절연층을 형성하고, 이 절연층의 표면에 전기 배선을 형성하고, 상기 금속층의 이면에 복수의 코어를 갖는 광도파로를 형성하는 광전기 혼재 기판의 제조 방법으로서, 상기 광도파로의 형성에 앞서, 상기 광전기 혼재 기판의 굴곡 예정부에 대응하는 상기 금속층의 부분 및 상기 굴곡 예정부 이외의 부분에 있어서의 상기 광도파로의 복수의 코어의 패턴에 대응하는 부분 이외의 상기 금속층 부분을 에칭에 의해 제거하고, 상기 굴곡 예정부 이외의 부분에 있어서, 상기 금속층을 복수의 패턴 부분을 갖는 패턴으로 형성하여, 상기 제1항에 기재된 광전기 혼재 기판을 얻는 것을 특징으로 하는 광전기 혼재 기판의 제조 방법.
  3. 삭제
KR1020130019866A 2012-03-16 2013-02-25 광전기 혼재 기판 및 그 제조 방법 KR102012050B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-060631 2012-03-16
JP2012060631A JP5840988B2 (ja) 2012-03-16 2012-03-16 光電気混載基板およびその製法

Publications (2)

Publication Number Publication Date
KR20130105360A KR20130105360A (ko) 2013-09-25
KR102012050B1 true KR102012050B1 (ko) 2019-08-19

Family

ID=47884142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019866A KR102012050B1 (ko) 2012-03-16 2013-02-25 광전기 혼재 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9046646B2 (ko)
EP (1) EP2639610A1 (ko)
JP (1) JP5840988B2 (ko)
KR (1) KR102012050B1 (ko)
CN (1) CN103308981B (ko)
TW (1) TWI574067B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014238491A (ja) * 2013-06-07 2014-12-18 日東電工株式会社 光電気混載モジュール
JP6319762B2 (ja) * 2013-10-31 2018-05-09 日東電工株式会社 光電気混載基板およびその製法
JP6460515B2 (ja) 2014-10-24 2019-01-30 日東電工株式会社 光電気混載基板およびその製法
JP6460516B2 (ja) 2014-10-28 2019-01-30 日東電工株式会社 光電気混載基板
JP6653857B2 (ja) 2014-11-25 2020-02-26 日東電工株式会社 光電気混載基板およびその製法
WO2016084815A1 (ja) * 2014-11-25 2016-06-02 日東電工株式会社 光電気混載基板およびその製法
CN113692106A (zh) 2020-05-17 2021-11-23 合圣科技股份有限公司 混合多层光学可挠曲印刷电路组件以及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151993A (ja) * 2006-12-18 2008-07-03 Hitachi Cable Ltd 光電気配線部材

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4847389B2 (ja) 2007-04-11 2011-12-28 日東電工株式会社 タッチパネル用光導波路およびそれを用いたタッチパネル
JP5055193B2 (ja) * 2008-04-24 2012-10-24 日東電工株式会社 光電気混載基板の製造方法
JP5139375B2 (ja) * 2008-07-16 2013-02-06 イビデン株式会社 光インターフェースモジュールの製造方法、及び、光インターフェースモジュール
JP5540505B2 (ja) 2009-01-13 2014-07-02 日立化成株式会社 光電気複合部材の製造方法
US8275223B2 (en) 2009-02-02 2012-09-25 Ibiden Co., Ltd. Opto-electrical hybrid wiring board and method for manufacturing the same
JP2010266598A (ja) * 2009-05-13 2010-11-25 Hitachi Cable Ltd 光配線部材
JP5387206B2 (ja) * 2009-07-28 2014-01-15 住友ベークライト株式会社 光導波路構造体、光電気混載基板および電子機器
JP2011095333A (ja) 2009-10-27 2011-05-12 Toshiba Corp 実装構造体
JP2011158666A (ja) 2010-01-29 2011-08-18 Toshiba Corp 光電気フレキシブル配線モジュール及びその製造方法
JP2011192851A (ja) 2010-03-15 2011-09-29 Omron Corp 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
JP2011221143A (ja) 2010-04-06 2011-11-04 Sumitomo Bakelite Co Ltd 光導波路構造体および電子機器
TW201222034A (en) 2010-04-06 2012-06-01 Sumitomo Bakelite Co An optical waveguide structure and an electronic device
JP2012042731A (ja) * 2010-08-19 2012-03-01 Toshiba Corp フレキシブル光電配線板及びフレキシブル光電配線モジュール
JP5840989B2 (ja) * 2012-03-16 2016-01-06 日東電工株式会社 光電気混載基板およびその製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151993A (ja) * 2006-12-18 2008-07-03 Hitachi Cable Ltd 光電気配線部材

Also Published As

Publication number Publication date
KR20130105360A (ko) 2013-09-25
US20130243371A1 (en) 2013-09-19
CN103308981B (zh) 2017-03-01
JP5840988B2 (ja) 2016-01-06
TWI574067B (zh) 2017-03-11
TW201341867A (zh) 2013-10-16
EP2639610A1 (en) 2013-09-18
JP2013195532A (ja) 2013-09-30
CN103308981A (zh) 2013-09-18
US9046646B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
KR102116143B1 (ko) 광전기 혼재 기판 및 그 제조 방법
KR102012050B1 (ko) 광전기 혼재 기판 및 그 제조 방법
US8837874B2 (en) Opto-electric hybrid board and method of manufacturing same
KR102116579B1 (ko) 광전기 혼재 기판
JP6414839B2 (ja) 光電気混載基板およびその製法
JP5877749B2 (ja) 光電気混載基板の製法
KR102133601B1 (ko) 광전기 혼재 기판
KR102345452B1 (ko) 광 전기 혼재 기판
KR102552544B1 (ko) 광전기 혼재 기판 및 그 제법
KR102283405B1 (ko) 광 전기 혼재 기판
JP6460516B2 (ja) 光電気混載基板
JP5158905B2 (ja) 光回路基板およびその製造方法
JP5089444B2 (ja) 光回路基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant