KR102116143B1 - 광전기 혼재 기판 및 그 제조 방법 - Google Patents

광전기 혼재 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102116143B1
KR102116143B1 KR1020130019860A KR20130019860A KR102116143B1 KR 102116143 B1 KR102116143 B1 KR 102116143B1 KR 1020130019860 A KR1020130019860 A KR 1020130019860A KR 20130019860 A KR20130019860 A KR 20130019860A KR 102116143 B1 KR102116143 B1 KR 102116143B1
Authority
KR
South Korea
Prior art keywords
metal layer
optical waveguide
layer
mixed substrate
photoelectric mixed
Prior art date
Application number
KR1020130019860A
Other languages
English (en)
Other versions
KR20130105359A (ko
Inventor
유이치 츠지타
야스토 이시마루
히로유키 하나조노
나오유키 다나카
야스후미 야마모토
쇼타로 마스다
마유 오자키
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20130105359A publication Critical patent/KR20130105359A/ko
Application granted granted Critical
Publication of KR102116143B1 publication Critical patent/KR102116143B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 광전파 손실의 증가를 억제할 수 있고 플렉시블성도 우수한 광전기 혼재 기판 및 그 제조 방법을 제공하는 것을 과제로 한다.
절연층(1)의 표면에 전기 배선(2)이 형성되어 이루어지는 전기 회로 기판(E)과, 이 전기 회로 기판(E)의 상기 절연층(1)의 이면에 형성된 광 도파로(W)와, 상기 광 도파로(W)와 상기 전기 회로 기판(E)의 상기 절연층(1)의 이면 사이에 형성된 금속층(M)을 구비한 광전기 혼재 기판으로서, 상기 금속층(M)이 복수의 밴드체(Ma)를 갖는 패턴으로 형성되고, 그 패턴 형성에 의해 제거된 상기 금속층(M)의 제거 흔적(R1)에 대응하는 부분에, 상기 광 도파로(W)의 코어(7)가 배치되어 있다.

Description

광전기 혼재 기판 및 그 제조 방법{OPTOELECTRIC HYBRID SUBSTRATE AND METHOD FOR PRODUCING THE SAME}
본 발명은 광 도파로와 전기 회로 기판이 적층된 광전기 혼재 기판 및 그 제조 방법에 관한 것이다.
최근의 전자 기기 등에서는, 전송 정보량의 증가에 수반하여, 전기 배선에 더하여, 광 배선이 채용되고 있다. 그러한 것으로서, 예컨대, 도 10에 도시하는 바와 같이, 폴리이미드 등으로 이루어지는 절연성 기판(51)의 표면에 전기 배선(52)이 형성되어 이루어지는 전기 회로 기판(EO)의 상기 절연성 기판(51)의 이면[전기 배선(52)의 형성면과 반대측의 면]에, 에폭시 수지 등으로 이루어지는 광 도파로(광 배선)(WO)[언더클래드층(56), 코어(57), 오버클래드층(58)]가 적층된 광전기 혼재 기판이 제안되어 있다(예컨대, 특허문헌 1 참조).
그러나, 상기 광전기 혼재 기판에서는, 절연성 기판(51)(폴리이미드 수지 등)과 광 도파로(WO)(에폭시 수지 등)가 접해 있기 때문에, 양자의 선팽창계수의 차로부터, 주위의 온도에 의해, 광 도파로(WO)에 응력이나 미소한 굴곡이 발생하고, 그것이 원인으로 광 도파로(WO)의 광전파 손실이 커진다.
한편, 광전기 혼재 기판으로서, 도 11에 도시하는 바와 같이, 상기 절연성 기판(51)과 광 도파로(WO) 사이에 스테인레스층(MO)을 전면적에 설치한 것이 제안되어 있다(예컨대, 특허문헌 2 참조). 이것에서는, 상기 스테인레스층(MO)이 보강재로서 작용하기 때문에, 상기 광 도파로(WO)에 발생하는 응력이나 미소한 굴곡이 방지되어, 광전파 손실의 증가가 억제된다.
일본 특허 공개 제2010-164655호 공보 일본 특허 공개 제2009-265342호 공보
광전기 혼재 기판은, 상기한 바와 같이, 광전파 손실의 증가를 억제하는 것이 요구되지만, 그것에 더하여, 경우에 따라, 플렉시블성도 요구된다. 그러나, 광전파 손실을 작게 하기 위해서, 상기한 바와 같이(도 11 참조) 스테인레스층(MO)을 전면적에 설치하면, 그 스테인레스층(MO)이 플렉시블성의 방해가 된다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 광전파 손실의 증가를 억제할 수 있고 플렉시블성도 우수한 광전기 혼재 기판 및 그 제조 방법의 제공을 그 목적으로 한다.
상기한 목적을 달성하기 위해서, 본 발명은, 절연층의 표면에 전기 배선이 형성되어 이루어지는 전기 회로 기판과, 이 전기 회로 기판의 상기 절연층의 이면에 형성되며, 클래드층 및 코어를 갖는 광 도파로와, 상기 광 도파로의 상기 클래드층과 상기 전기 회로 기판의 상기 절연층의 이면 사이에 형성된 금속층을 구비한 광전기 혼재 기판으로서, 상기 금속층이 복수의 밴드체를 갖는 패턴으로 형성되고, 그 패턴 형성에 의해 제거된 상기 금속층의 제거 흔적에 대응하는 부분에, 상기 광 도파로의 코어가 배치되어 있는 광전기 혼재 기판을 제1 요지로 한다.
또한, 본 발명은, 금속층의 표면에 절연층을 형성하고, 이 절연층의 표면에 전기 배선을 형성하며, 상기 금속층의 이면에 광 도파로를 형성하는 광전기 혼재 기판의 제조 방법으로서, 상기 광 도파로의 형성에 앞서서, 상기 광전기 혼재 기판의 상기 금속층을 에칭에 의해 복수의 밴드체를 갖는 패턴으로 형성하고, 그 후, 상기 에칭에 의해 제거된 상기 금속층의 제거 흔적에 대응하는 부분에 광 도파로의 코어가 배치되도록, 광 도파로를 형성하여 광전기 혼재 기판을 얻는 광전기 혼재 기판의 제조 방법을 제2 요지로 한다.
본 발명의 광전기 혼재 기판은 금속층이 복수의 밴드체를 갖는 패턴으로 형성되어 있다. 즉, 금속층이 전면적에 형성된 것이 아니라 분산적으로 형성된 상태가 된다. 그 때문에, 플렉시블성이 풍부하게 된다. 이에 따라, 본 발명의 광전기 혼재 기판을 변형시킨 상태로 이용할 수 있어, 본 발명의 광전기 혼재 기판의 용도의 자유도가 넓어진다. 또한, 본 발명의 광전기 혼재 기판이 충격을 받는 등의 경우라도, 용이하게 변형되어 상기 충격을 완화시킬 수 있다. 상기 변형은, 상기 패턴 형성에 의해 금속층이 제거된 부분(제거 흔적)에 우선적으로 생기지만, 상기 금속층으로부터 패턴 형성된 상기 복수의 밴드체가 보강재로서 작용하고, 이에 따라, 상기 광 도파로의 코어에 발생하는 응력이나 미소한 굴곡을 방지하여, 광 도파로의 광전파 손실의 증가를 억제할 수 있다. 이와 같이, 본 발명의 광전기 혼재 기판은 플렉시블성이 우수하고 광전파 손실의 증가 억제도 우수하다.
특히, 상기 광전기 혼재 기판의 일부가 굴곡 예정부에 형성되고, 그 굴곡 예정부에 대응하는 상기 금속층의 부분이 부분적으로 제거되며, 그 제거 흔적에 상기 광 도파로의 클래드층이 들어가 매립되어 있는 경우에는, 상기 금속층이 굴곡의 방해가 되지 않기 때문에, 굽힘성이 우수하다. 또한, 상기 금속층의 제거 부분을 반복 굴곡시키더라도, 금속층의 파단이 일어나지 않기 때문에, 광 도파로의 코어의 파단도 일어나지 않고, 반복 굴곡에 대한 내성도 우수하다. 또한, 상기 금속층의 제거 흔적은 공동(空洞)이 아니라 광 도파로의 클래드층이 들어가 매립되어 있기 때문에, 상기 굴곡 예정부를 굴곡시키더라도, 광 도파로의 코어의 형상이 안정되어, 적정한 광 전파를 유지할 수 있다.
또한, 본 발명의 광전기 혼재 기판의 제조 방법에서는, 광 도파로의 형성에 앞서서, 광전기 혼재 기판의 금속층을 에칭에 의해 복수의 밴드체를 갖는 패턴으로 형성하고, 그 후, 상기 에칭에 의해 제거된 상기 금속층의 제거 흔적에 대응하는 부분에 광 도파로의 코어가 배치되도록 광 도파로를 형성하기 때문에, 상기와 같은, 플렉시블성이 우수하고 광전파 손실의 증가 억제도 우수한 광전기 혼재 기판을 간단히 얻을 수 있다.
특히, 상기 에칭 시에, 상기 광전기 혼재 기판의 굴곡 예정부에 대응하는 상기 금속층의 부분을 에칭에 의해 제거하는 경우에는, 상기와 같은, 굽힘성 및 반복 굴곡에 대한 내성도 우수한 광전기 혼재 기판을 용이하게 얻을 수 있다.
도 1은 본 발명의 광전기 혼재 기판의 제1 실시형태를 모식적으로 나타낸 것으로서, (a)는 그 종단면도이고, (b)는 (a)의 밴드체와 코어의 배치를 도시하는 저면도이며, (c)는 (a)의 A-A 단면의 확대도이다.
도 2의 (a)∼(d)는 상기 광전기 혼재 기판의 제조 방법에 있어서의 전기 회로 기판의 제작 공정을 모식적으로 도시하는 설명도이다.
도 3은 상기 광전기 혼재 기판의 제조 방법에 있어서의 금속층의 에칭 공정을 모식적으로 도시하는 설명도이다.
도 4의 (a)∼(c)는 상기 광전기 혼재 기판의 제조 방법에 있어서의 광 도파로의 제작 공정을 모식적으로 도시하는 설명도이다.
도 5는 본 발명의 광전기 혼재 기판의 제2 실시형태에 있어서의 밴드체와 코어의 배치를 모식적으로 도시하는 저면도이다.
도 6은 본 발명의 광전기 혼재 기판의 제3 실시형태를 모식적으로 도시하는 횡단면도이다.
도 7은 본 발명의 광전기 혼재 기판의 제4 실시형태를 모식적으로 도시하는 횡단면도이다.
도 8은 상기 각 실시형태의 광전기 혼재 기판의 변형예를 모식적으로 도시하는 횡단면도이다.
도 9는 상기 각 실시형태의 광전기 혼재 기판의 다른 변형예를 모식적으로 도시하는 횡단면도이다.
도 10은 종래의 광전기 혼재 기판을 모식적으로 도시하는 종단면도이다.
도 11은 종래의 다른 광전기 혼재 기판을 모식적으로 도시하는 종단면도이다.
이어서, 본 발명의 실시형태를 도면에 기초하여 자세히 설명한다.
도 1의 (a)는 본 발명의 광전기 혼재 기판의 제1 실시형태를 모식적으로 도시하는 종단면도이며, 도 1의 (b)는 상기 광전기 혼재 기판에 있어서 금속층(M)에서 패턴 형성된 밴드체(Ma)와 광 도파로(W)의 코어(7)의 배치를 도시하는 저면도[배치를 알기 쉽게 하기 위해서, 금속층(M)[밴드체(Ma)], 코어(7) 등의 일부의 구성만을 도시하고 있음]이며, 도 1의 (c)는 상기 광전기 혼재 기판의 횡단면[도 1의 (a)의 A-A 단면]의 확대도이다. 이 실시형태의 광전기 혼재 기판은 도 1의 (a)에 도시하는 바와 같이, 절연층(1)의 표면에 전기 배선(2)이 형성되어 이루어지는 전기 회로 기판(E)과, 이 전기 회로 기판(E)의 상기 절연층(1)의 이면에 형성된 광 도파로(W)와, 상기 광 도파로(W)와 상기 전기 회로 기판(E)의 상기 절연층(1)의 이면 사이에 형성된 금속층(M)을 구비한 밴드형의 것으로 되어 있다. 그리고, 도 1의 (b)에 도시하는 바와 같이, 상기 금속층(M)은 폭방향(도면에서는 상하 방향)의 양측에 2개의 밴드체(Ma)가 남도록 중앙부가 에칭 제거되고, 그것에 의하여, 상기 2개의 밴드체(Ma)를 갖는 패턴으로 형성되어 있다. 또한, 도 1의 (b), (c)에 도시하는 바와 같이, 그 패턴 형성에 의해 제거된 상기 금속층(M)의 제거 흔적(폭방향의 중앙부)(R1)에 대응하는 부분에, 상기 광 도파로(W)의 코어(7)(도면에서는 3개)가 위치하도록 배치되어 있다.
상기 광전기 혼재 기판은, 폭방향의 양측의 상기 2개의 밴드체(Ma) 사이에, 금속층(M)이 없기 때문에, 플렉시블성이 풍부하게 된다. 그리고, 그 금속층(M)이 없는 부분은 변형하기 쉽게 되어 있지만, 상기 2개의 밴드체(Ma)가 보강재로서 작용하여, 광 도파로(W)의 코어(7)에 발생하는 응력이나 미소한 굴곡을 방지할 수 있다. 그 결과, 광 도파로(W)의 광전파 손실의 증가를 억제할 수 있다.
더 자세히 설명하면, 상기 전기 회로 기판(E)은 상기한 바와 같이, 절연층(1)과, 그 표면에 형성된 전기 배선(2)을 구비한다. 또한, 상기 광전기 혼재 기판의 길이 방향의 양단부에서는, 상기 절연층(1)의 표면에, 광학 소자 실장용 패드(2a)가 드러난 상태로 형성되어 있고, 상기 절연층(1)을 관통하여 이면의 금속층(M)에 접촉하는 어스용 전극(2b)이 드러난 상태로 형성되어 있다. 이들 광학 소자 실장용 패드(2a) 및 어스용 전극(2b)은 상기 전기 배선(2)의 일부이며, 이들 이외의 전기 배선(2)의 부분은 커버레이(3)에 의해 피복되고 절연 보호되어 있다. 또한, 상기 절연층(1)은 투광성을 갖고 있다.
상기 금속층(M)은 상기한 바와 같이, 복수(도면에서는 2개)의 밴드체(Ma)를 남기도록 중앙부가 제거되어 있다. 또한, 길이 방향의 양 단부에서는, 상기 전기 회로 기판(E)의 광학 소자 실장용 패드(2a)에 대응하는 위치에, 광로용의 관통 구멍(5)이 형성되어 있다[도 1의 (a) 참조].
상기 광 도파로(W)는 제1 클래드층(언더클래드층)(6)과, 이 제1 클래드층(6)의 표면[도 1의 (a), (c)에서는 하면]에 형성된 정해진 패턴의 코어(7)와, 이 코어(7)를 피복한 상태로 상기 제1 클래드층(6)의 표면에 형성된 제2 클래드층(오버클래드층)(8)을 구비한다. 그리고, 상기 제1 클래드층(6)은, 그 이면[코어(7)의 형성면과 반대측의 면]에서 상기 금속층(M)에 접하고, 상기 금속층(M)의 제거 흔적(R1) 및 광로용의 관통 구멍(5)에 들어가 매립되어 있다. 또한, 길이 방향의 양단부에서는, 상기 전기 회로 기판(E)의 광학 소자 실장용 패드(2a)에 대응하는 코어(7)의 부분이, 코어(7)의 길이 방향에 대하여 45°의 경사면으로 형성되어 있다. 그 경사면은, 광을 반사하여, 상기 광학 소자 실장용 패드(2a)에 실장되는 광학 소자와 코어(7) 간의 광전파를 가능하게 하는 반사면(7a)으로 되어 있다. 즉, 그 반사면(7a)에서는, 코어(7)의 굴절률이 그 반사면(7a)의 외측에 있는 공기의 굴절률보다 크기 때문에, 발광 소자(광학 소자)로부터의 광이나 코어(7) 내부를 전파해 온 광이 상기 반사면(7a)에 닿으면, 그 광의 대부분이 반사하여 90° 광로를 변환하게 된다.
이어서, 상기 광전기 혼재 기판의 제조 방법에 관해서 설명한다[도 2의 (a)∼(d), 도 3, 도 4의 (a)∼(c) 참조].
우선, 평탄형의 상기 금속층(M)[도 2의 (a) 참조]을 준비한다. 이 금속층(M)의 형성 재료로서는, 스테인레스, 구리, 은, 알루미늄, 니켈, 크롬, 티탄, 백금, 금 등을 들 수 있고, 그중에서도, 굴곡에 대한 내성 등의 관점에서, 스테인레스가 바람직하다. 또한, 상기 금속층(M)의 두께는 예컨대 10∼70 ㎛의 범위 내로 설정된다.
이어서, 도 2의 (a)에 도시하는 바와 같이, 상기 금속층(M)의 표면에, 폴리이미드 수지 등으로 이루어지는 감광성 절연 수지를 도포하고, 포토리소그래피법으로, 정해진 패턴의 절연층(1)을 형성한다. 이 실시형태에서는, 금속층(M)에 접촉하는 어스용 전극(2b)를 형성하기 위해서, 길이 방향의 양단부에, 상기 금속층(M)의 표면을 노출시키는 구멍부(1a)를 형성한다. 또, 상기 절연층(1)의 두께는 3∼50 ㎛의 범위 내로 설정된다.
이어서, 도 2의 (b)에 도시하는 바와 같이, 상기 전기 배선[광학 소자 실장용 패드(2a) 및 어스용 전극(2b)을 포함함](2)을, 예컨대 세미애디티브(semi-additive)법으로 형성한다. 이 방법은, 우선 상기 절연층(1)의 표면에, 스퍼터링 또는 무전해 도금 등에 의해, 구리나 크롬 등으로 이루어지는 금속막(도시하지 않음)을 형성한다. 이 금속막은 나중에 전해 도금을 행할 때의 시드층(전해 도금층 형성의 바탕이 되는 층)이 된다. 이어서, 상기 금속층(M), 절연층(1) 및 시드층을 포함하는 적층체의 양면에, 감광성 레지스트(도시하지 않음)를 라미네이트한 후, 상기 시드층이 형성되어 있는 측의 감광성 레지스트에, 포토리소그래피법으로, 상기 전기 배선[광학 소자 실장용 패드(2a) 및 어스용 전극(2b)을 포함함](2)의 패턴의 구멍부를 형성하고, 그 구멍부의 바닥에 상기 시드층의 표면 부분을 드러나게 한다. 이어서, 전해 도금에 의해, 상기 구멍부의 바닥에 드러난 상기 시드층의 표면 부분에, 구리 등으로 이루어지는 전해 도금층을 적층 형성한다. 그리고, 상기 감광성 레지스트를 수산화나트륨 수용액 등에 의해 박리한다. 그 후, 상기 전해 도금층이 형성되어 있지 않은 시드층의 부분을 소프트 에칭에 의해 제거한다. 잔존한 시드층과 전해 도금층을 포함하는 적층 부분이 상기 전기 배선[광학 소자 실장용 패드(2a) 및 어스용 전극(2b)을 포함함](2)이다.
그리고, 도 2의 (c)에 도시하는 바와 같이, 상기 전기 배선[광학 소자 실장용 패드(2a) 및 어스용 전극(2b)을 포함함](2)의 표면에, 니켈 등으로 이루어지는 무전해 도금층(도시하지 않음)을 형성한 후, 상기 광학 소자 실장용 패드(2a) 및 어스용 전극(2b)을 제외한 전기 배선(2)의 부분에, 폴리이미드 수지 등으로 이루어지는 감광성 절연 수지를 도포하고, 포토리소그래피법에 의해 커버레이(3)를 형성한다.
이어서, 도 2의 (d)에 도시하는 바와 같이, 상기 광학 소자 실장용 패드(2a) 및 어스용 전극(2b)에 형성된 상기 무전해 도금층(도시하지 않음)을 에칭에 의해 제거한 후, 그 제거 흔적에, 금이나 니켈 등으로 이루어지는 전해 도금층(4)을 형성한다. 이렇게 하여, 상기 금속층(M)의 표면에, 전기 회로 기판(E)이 형성된다.
이어서, 상기 금속층(M)과 전기 회로 기판(E)을 포함하는 적층체의 양면에, 감광성 레지스트(도시하지 않음)를 라미네이트한 후, 상기 금속층(M)의 이면측[전기 회로 기판(E)과 반대측의 면측]의 감광성 레지스트 중, 폭방향의 중앙부 및 광로용의 관통 구멍 형성 예정부에 대응하는 부분에, 포토리소그래피법에 의해, 구멍부를 형성하고, 그 구멍부의 바닥(도면에서는 상면)에 상기 금속층(M)의 이면부분을 드러나게 한다.
그리고, 도 3(상측의 도면이 종단면도, 하측의 도면이 저면도)에 도시하는 바와 같이, 상기 구멍부의 바닥에 드러난 상기 금속층(M)의 부분을, 그 금속층(M)의 금속 재료에 따른 에칭용 수용액(예컨대, 스테인레스층의 경우는 염화 제2철 수용액)을 이용하여 에칭함으로써 제거하고, 그 제거 흔적(R1, R2)의 바닥(종단면도에서는 상면)에 상기 절연층(1)을 드러나게 한다. 그 제거 흔적(R1, R2) 중, 폭방향의 중앙부의 제거 흔적(R1)이 2개의 밴드체(Ma)의 사이이며, 양단부의 제거 흔적(R2)이 광로용의 관통 구멍(5)이다. 그 후, 상기 감광성 레지스트를 수산화나트륨 수용액 등으로 박리한다.
그리고, 상기 금속층(M)의 이면에 광 도파로(W)[도 1의 (a) 참조]를 형성하기 위해서, 우선, 도 4의 (a)에 도시하는 바와 같이, 상기 금속층(M)의 이면(도면에서는 하면)에, 제1 클래드층(언더클래드층)(6)의 형성 재료인 감광성 수지를 도포한 후, 그 도포층을 조사선에 의해 노광하고 경화시켜 제1 클래드층(6)에 형성한다. 그 제1 클래드층(6)은 상기 금속층(M) 중, 에칭 제거된 폭방향의 중앙부[제거 흔적(R1)] 및 광로용의 관통 구멍(5)[제거 흔적(R2)]에 들어가 매립된 상태로 형성된다. 상기 제1 클래드층(6)의 두께[절연층(1)의 이면으로부터의 두께]는 이 실시형태에서는, 금속층(M)의 두께보다 두껍게 설정된다. 또, 광 도파로(W)의 형성 시[상기 제1 클래드층(6), 하기 코어(7), 하기 제2 클래드층(8)의 형성 시]에는, 상기 금속층(M)의 이면은 위로 향해진다.
이어서, 도 4의 (b)(상측의 도면이 종단면도, 하측의 도면이 저면도)에 도시하는 바와 같이, 상기 제1 클래드층(6)의 표면(종단면도에서는 하면)에, 포토리소그래피법으로, 정해진 패턴의 코어(7)를 형성한다. 이 때, 상기 금속층(M)으로부터 형성된 2개의 밴드체(Ma) 사이에, 상기 코어(7)가 배치되게 한다. 또한, 상기 코어(7)의 두께는 20∼100 ㎛의 범위 내로 설정되고, 폭은 10∼100 ㎛의 범위 내로 설정된다. 상기 코어(7)의 형성 재료로서는, 예컨대 상기 제1 클래드층(6)과 동일한 감광성 수지를 이용할 수 있고, 상기 제1 클래드층(6) 및 하기 제2 클래드층(8)[도 4의 (c) 참조]의 형성 재료보다 굴절률이 큰 재료가 이용된다. 이 굴절률의 조정은, 예컨대 상기 제1 클래드층(6), 코어(7), 제2 클래드층(8)의 각 형성 재료의 종류의 선택이나 조성 비율을 조정하여 이루어질 수 있다.
이어서, 도 4의 (c)에 도시하는 바와 같이, 상기 코어(7)를 피복하도록, 상기 제1 클래드층(6)의 표면(도면에서는 하면)에, 포토리소그래피법에 의해, 제2 클래드층(8)을 형성한다. 이 제2 클래드층(8)의 두께[제1 클래드층(6)의 표면으로부터의 두께]는 상기 코어(7)의 두께 이상이며, 300 ㎛ 이하로 설정된다. 상기 제2 클래드층(8)의 형성 재료로서는, 예컨대 상기 제1 클래드층(6)과 동일한 감광성 수지를 이용할 수 있다.
그리고, 상기 전기 회로 기판(E)의 광학 소자 실장용 패드(2a)에 대응하는 (도면에서는 아래쪽에 위치하는)광 도파로(W)의 부분(양단부)을, 레이저 가공 또는 날끝 각도 45°의 회전날 등을 이용한 절삭 가공 등에 의해, 코어(7)의 길이 방향에 대하여 45° 경사진 경사면으로 형성한다[도 1의 (a) 참조]. 그 경사면의 코어(7)의 부분이 광반사면(7a)으로서 작용한다. 이렇게 하여, 상기 금속층(M)의 이면에, 광 도파로(W)가 형성되고, 도 1의 (a)∼(c)에 도시하는 광전기 혼재 기판을 얻는다.
도 5는 본 발명의 광전기 혼재 기판의 제2 실시형태에 있어서, 밴드체(Ma)와 코어의 배치를 모식적으로 도시하는 저면도[도 1의 (b)에 해당하는 도면]이다. 이 실시형태에서는, 상기 제1 실시형태의 광전기 혼재 기판[도 1의 (a)∼(c) 참조]에 있어서, 그 길이 방향의 중앙부를 중심으로 하여 길이 방향의 양단부(도면에서는 좌우 양단부)를 들어올려(도면에 직각인 방향으로 들어올려)지도록 그 중앙부가 굴곡 예정부로 되어 있고, 그 굴곡 예정부(길이 방향의 중앙부)에서는, 금속층(M)의 부분이 폭방향의 양측 가장자리까지 제거된다. 그리고, 그 제거 흔적(R3)에도, 상기 제거 흔적(R1)과 마찬가지로, 상기 광 도파로(W)의 제1 클래드층(언더클래드층)(6)이 들어가 매립되어 있다. 그 이외의 부분은 상기 제1 실시형태와 동일하고, 동일한 부분에는 같은 부호를 부여한다.
이 실시형태의 광전기 혼재 기판은 상기 제1 실시형태의 작용·효과에 더하여, 다음과 같은 작용·효과를 발휘한다. 즉, 상기 굴곡 예정부에 대응하는 상기 금속층(M)의 부분이 부분적으로 제거되기 때문에, 상기 금속층(M)이 굴곡의 방해가 되지 않고, 길이 방향에서의 굽힘성이 우수하다. 또한, 상기 금속층(M)의 제거 부분을 반복 굴곡시키더라도, 금속층(M)의 파단이 일어나지 않기 때문에, 광 도파로(W)의 코어(7)의 파단도 일어나지 않고, 반복 굴곡에 대한 내성도 우수하다. 또한, 상기 금속층(M)의 제거 흔적(R3)은 공동이 아니라 광 도파로(W)의 제1 클래드층(언더클래드층)(6)이 들어가 매립되어 있기 때문에, 상기 굴곡 예정부를 굴곡시키더라도, 광 도파로(W)의 코어(7)의 형상이 안정되어 적정한 광전파를 유지할 수 있다. 또, 상기 굴곡은 광 도파로(W)를 내측으로 해도 외측으로 해도 좋다.
이 실시형태의 광전기 혼재 기판의 제조 방법은, 우선 금속층(M)의 표면에 전기 회로 기판(E)을 형성할 때까지는, 상기 제1 실시형태와 동일하게 행해진다[도 2의 (a)∼도 2의 (d) 참조]. 그 후, 상기 금속층(M)을 에칭할 때에(도 3 참조), 2개의 밴드체(Ma) 사이(폭방향의 중앙부) 및 광로용의 관통 구멍(5)에 대응하는 부분에 더하여, 상기 굴곡 예정부(길이 방향의 중앙부)의 부분도 에칭 제거한다. 그 후의 광 도파로(W)의 형성부터는, 또한 상기 제1 실시형태와 동일하게 행해진다[도 4의 (a)∼도 4의 (c) 참조].
도 6은 본 발명의 광전기 혼재 기판의 제3 실시형태를 모식적으로 도시하는 횡단면도[도 1의 (c)에 해당하는 도면]이다. 이 실시형태의 광전기 혼재 기판은 금속층(M)이 복수(도면에서는 4개)의 밴드체(Ma)를 갖는 패턴으로 형성되고, 인접하는 밴드체(Ma) 사이에 대응하는 부분에, 1개의 코어(7)가 배치되어 있다. 그 이외의 부분은 상기 제1 실시형태와 동일하고, 같은 부분에는, 동일한 부호를 부여한다. 그리고, 상기 제1 실시형태와 동일한 작용·효과를 발휘한다.
도 7은 본 발명의 광전기 혼재 기판의 제4 실시형태를 모식적으로 도시하는 횡단면도[도 1의 (c)에 해당하는 도면]이다. 이 실시형태의 광전기 혼재 기판은 금속층(M)이 2개의 밴드체(Ma)를 갖는 패턴으로 형성되고, 2개의 밴드체(Ma) 사이에 대응하는 부분에, 2개의 코어(7)가 배치되며, 상기 밴드체(Ma) 사이의 외측에 대응하는 부분에, 1개의 코어(7)가 배치되어 있다. 그 이외의 부분은 상기 제1 실시형태와 동일하고, 같은 부분에는, 동일한 부호를 부여한다. 그리고, 상기 제1 실시형태와 동일한 작용·효과를 발휘한다.
또, 상기 제3 및 제4 실시형태에 있어서도, 상기 제2 실시형태와 동일하게, 길이 방향의 중앙부를 굴곡 예정부로 하고, 그 굴곡 예정부(길이 방향의 중앙부)의 금속층(M)의 부분을 제거하며, 그 제거 흔적(R3)에 광 도파로(W)의 제1 클래드층(언더클래드층)(6)을 들어가게 하여 매립해도 좋다.
또한, 상기 각 실시형태에서는, 상기 밴드체(Ma)에 대응하는 부분에, 코어(7)를 형성하지 않지만, 도 8에 도시하는 바와 같이, 일부의 코어(7)[도면에서는 최좌측의 코어(7)]는 그 코어(7)의 폭방향의 적어도 일부분이 상기 밴드체(Ma)에 대응하는 부분에 위치한 상태로 형성되어도 좋다.
또한, 인접하는 밴드체(Ma) 사이의 금속층(M)을 부분적으로 남겨, 인접하는 밴드체(Ma)가 부분적으로 이어진 상태로 하고, 그 이어진 부분을 보강하도록 해도 좋다.
또한, 상기 각 실시형태에서는, 제1 클래드층(6)에 있어서 절연층(1)의 이면으로부터의 두께를 금속층(M)의 두께보다 두껍게 설정하고 코어(7)를 금속층(M)의 두께 영역 밖에 형성했지만, 도 9에 도시하는 바와 같이, 코어(7)의 일부분을 금속층(M)의 두께 영역 내에 침입시킨 상태로 형성해도 좋다. 이와 같이 하면, 광전기 혼재 기판을 얇게 할 수 있어 보다 플렉시블성이 향상된다. 이와 같이 하는 경우에는, 제1 클래드층(6)의 두께를 금속층(M)의 두께보다 얇게 설정한다. 또한, 이 경우에, 상기 밴드체(Ma)의 측면과 그 밴드체(Ma)에 가장 가까운 코어(7)의 측면 사이의 간극(T)은 그 간극에 제2 클래드층(8)을 형성하는 관점에서, 5 ㎛ 이상으로 설정하는 것이 바람직하다. 단, 그 간극(T)이 지나치게 커지면, 상기 밴드체(Ma)의 보강 효과가 얻어지지 않기 때문에, 상기 간극(T)은 1000 ㎛ 이하로 설정된다.
이어서, 실시예에 대해서 비교예와 함께 설명한다. 단, 본 발명은 실시예에 한정되는 것은 아니다.
[실시예]
[실시예 1, 2]
상기 제1 실시형태의 것을 실시예 1로 하고, 상기 제2 실시형태의 것을 실시예 2로 하였다. 모두, 스테인레스층(금속층)의 두께를 18 ㎛, 절연층의 두께를 5 ㎛, 제1 클래드층의 두께(절연층의 이면으로부터의 두께)를 10 ㎛, 코어의 두께를 50 ㎛, 코어의 폭을 80 ㎛, 제2 클래드층의 두께(제1 클래드층의 표면으로부터의 두께)를 70 ㎛로 하였다. 또한, 2개의 밴드체 사이의 간극을 2300 ㎛, 밴드체의 측면과 그 밴드체에 가장 가까운 코어의 측면 사이의 간극을 860 ㎛, 인접하는 코어 사이의 간극을 420 ㎛로 하였다.
[비교예 1, 2]
도 10에 도시하는 광전기 혼재 기판을 비교예 1로 하고, 도 11에 도시하는 광전기 혼재 기판을 비교예 2로 하였다. 스테인레스층 등의 각 구성의 치수는 상기 실시예 1, 2와 동일하게 하였다.
[광전파 손실의 측정]
발광 소자(ULM사 제조, ULM850-10-TT-C0104U) 및 수광 소자(Albis optoelectronics사 제조, PDCA04-70-GS)를 준비하고, 상기 발광 소자로부터 발광된 광을 직접 상기 수광 소자에서 수광했을 때의 광량(IO)를 측정하였다. 이어서, 상기 발광 소자를, 상기 실시예 1, 2 및 비교예 1, 2의 광전기 혼재 기판의 일단부의 광학 소자 실장용 패드에 실장하고, 상기 수광 소자를, 타단부의 광학 소자 실장용 패드에 실장하였다. 이어서, 상기 발광 소자로부터 발광된 광을, 광 도파로의 코어를 통해, 상기 수광 소자에서 수광했을 때의 광량(I)을 측정하였다. 그리고, 이들 값으로부터 [-10×log(I/IO)]를 산출하고, 그 값을 코어의 길이로 나눈 값을 광전파 손실로 하였다. 그 결과를 하기의 표 1에 제시한다.
[플렉시블성]
상기 실시예 1, 2 및 비교예 1, 2의 광전기 혼재 기판을 손에 들고 변형시켜 플렉시블성을 평가하였다. 그 결과, 비교적 변형하기 쉬운 것을 플렉시블성이 우수하다고 하여 ○, 비교적 변형하기 어려운 것을 플렉시블성이 떨어진다고 하여 ×로 해서 하기의 표 1에 나타낸다.
Figure 112013016689323-pat00001
상기 표 1의 결과로부터, 광전파 손실에 있어서, 실시예 1, 2는 스테인레스층을 구비한 비교예 2와 큰 차이가 없는 것을 알 수 있다. 그러나, 플렉시블성에 있어서, 실시예 1, 2는 비교예 2와 비교하여 우수한 것을 알 수 있다. 또한, 비교예 1은 플렉시블성은 갖고 있지만, 광전파 손실이 큰 것을 알 수 있다.
본 발명의 광전기 혼재 기판은 플렉시블성이 요구되는 경우 등에 이용될 수 있다.
E : 전기 회로 기판 M : 금속층
W : 광 도파로 R1 : 제거 흔적
1 : 절연층 2 : 전기 배선
7 : 코어

Claims (4)

  1. 절연층의 표면에 전기 배선이 형성되어 이루어지는 전기 회로 기판과, 이 전기 회로 기판의 상기 절연층의 이면에 형성되며, 클래드층 및 코어를 갖는 광 도파로와, 상기 광 도파로의 상기 클래드층과 상기 전기 회로 기판의 상기 절연층의 이면 사이에 형성된 금속층을 구비한 밴드형의 광전기 혼재 기판으로서,
    그 밴드형의 광전기 혼재 기판의 길이 방향의 양단부 사이의 부분에 있어서, 상기 금속층이, 상기 밴드형의 광전기 혼재 기판의 길이 방향을 따르는 복수의 밴드체를 갖는 패턴으로 형성되고, 그 패턴 형성에 의해 제거된 상기 금속층의 제거 흔적에 대응하는 부분에, 상기 광 도파로의 코어가 배치되어 있는 것을 특징으로 하는 광전기 혼재 기판.
  2. 제1항에 있어서, 상기 광전기 혼재 기판의 일부가 굴곡 예정부에 형성되고, 그 굴곡 예정부에 대응하는 상기 금속층의 부분이 부분적으로 제거되며, 그 제거 흔적에 상기 광 도파로의 클래드층이 들어가 매립되어 있는 것인 광전기 혼재 기판.
  3. 금속층의 표면에 절연층을 형성하고, 이 절연층의 표면에 전기 배선을 형성하며, 상기 금속층의 이면에 광 도파로를 형성하는 밴드형의 광전기 혼재 기판의 제조 방법으로서,
    상기 광 도파로의 형성에 앞서서, 상기 밴드형의 광전기 혼재 기판의 길이 방향의 양단부 사이의 상기 금속층의 부분을 에칭에 의해, 그 밴드형의 광전기 혼재 기판의 길이 방향을 따르는 복수의 밴드체를 갖는 패턴으로 형성하고, 그 후, 상기 에칭에 의해 제거된 상기 금속층의 제거 흔적에 대응하는 부분에 광 도파로의 코어가 배치되도록 광 도파로를 형성하여, 제1항에 기재된 광전기 혼재 기판을 얻는 것을 특징으로 하는 광전기 혼재 기판의 제조 방법.
  4. 제3항에 있어서, 상기 에칭 시에, 상기 광전기 혼재 기판의 굴곡 예정부에 대응하는 상기 금속층의 부분을 에칭에 의해 제거하는 광전기 혼재 기판의 제조 방법.
KR1020130019860A 2012-03-16 2013-02-25 광전기 혼재 기판 및 그 제조 방법 KR102116143B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-060632 2012-03-16
JP2012060632A JP5840989B2 (ja) 2012-03-16 2012-03-16 光電気混載基板およびその製法

Publications (2)

Publication Number Publication Date
KR20130105359A KR20130105359A (ko) 2013-09-25
KR102116143B1 true KR102116143B1 (ko) 2020-05-27

Family

ID=47877791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019860A KR102116143B1 (ko) 2012-03-16 2013-02-25 광전기 혼재 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8768114B2 (ko)
EP (1) EP2639612A1 (ko)
JP (1) JP5840989B2 (ko)
KR (1) KR102116143B1 (ko)
CN (1) CN103308995B (ko)
TW (1) TWI574068B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5840988B2 (ja) * 2012-03-16 2016-01-06 日東電工株式会社 光電気混載基板およびその製法
JP6080155B2 (ja) * 2012-11-08 2017-02-15 日東電工株式会社 光電気混載基板
JP2014238491A (ja) * 2013-06-07 2014-12-18 日東電工株式会社 光電気混載モジュール
JP6376556B2 (ja) 2014-06-10 2018-08-22 日東電工株式会社 光電気混載基板
WO2016047447A1 (ja) * 2014-09-24 2016-03-31 日東電工株式会社 光電気混載基板およびその製法
JP6712742B2 (ja) 2014-09-24 2020-06-24 日東電工株式会社 光電気混載基板およびその製法
JP6525240B2 (ja) * 2014-10-24 2019-06-05 日東電工株式会社 光電気混載基板およびその製法
JP6460515B2 (ja) * 2014-10-24 2019-01-30 日東電工株式会社 光電気混載基板およびその製法
JP2016156865A (ja) * 2015-02-23 2016-09-01 京セラ株式会社 光回路基板の製造方法
JP6623344B2 (ja) 2016-03-22 2019-12-25 日東電工株式会社 光導波路積層体およびその製法
KR20220099562A (ko) * 2019-12-20 2022-07-13 교세라 가부시키가이샤 광회로 기판
CN111239935B (zh) * 2020-03-19 2021-12-28 青岛海信宽带多媒体技术有限公司 光模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010266598A (ja) * 2009-05-13 2010-11-25 Hitachi Cable Ltd 光配線部材
JP2012042731A (ja) * 2010-08-19 2012-03-01 Toshiba Corp フレキシブル光電配線板及びフレキシブル光電配線モジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199827A (ja) * 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
WO2003100486A1 (fr) * 2002-05-28 2003-12-04 Matsushita Electric Works, Ltd. Materiau pour le montage mixte de substrat de circuit optique/circuit electrique et montage mixte de substrat de circuit optique/circuit electrique
JP4743107B2 (ja) * 2006-12-18 2011-08-10 日立電線株式会社 光電気配線部材
JP4847389B2 (ja) * 2007-04-11 2011-12-28 日東電工株式会社 タッチパネル用光導波路およびそれを用いたタッチパネル
JP5055193B2 (ja) 2008-04-24 2012-10-24 日東電工株式会社 光電気混載基板の製造方法
JP4971248B2 (ja) * 2008-05-27 2012-07-11 日東電工株式会社 光電気混載モジュールの製造方法
JP5139375B2 (ja) * 2008-07-16 2013-02-06 イビデン株式会社 光インターフェースモジュールの製造方法、及び、光インターフェースモジュール
JP5540505B2 (ja) 2009-01-13 2014-07-02 日立化成株式会社 光電気複合部材の製造方法
US8275223B2 (en) 2009-02-02 2012-09-25 Ibiden Co., Ltd. Opto-electrical hybrid wiring board and method for manufacturing the same
JP5271141B2 (ja) * 2009-04-06 2013-08-21 日東電工株式会社 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール
JP2011095333A (ja) 2009-10-27 2011-05-12 Toshiba Corp 実装構造体
JP2011158666A (ja) 2010-01-29 2011-08-18 Toshiba Corp 光電気フレキシブル配線モジュール及びその製造方法
JP2011192851A (ja) 2010-03-15 2011-09-29 Omron Corp 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
JP2011221143A (ja) 2010-04-06 2011-11-04 Sumitomo Bakelite Co Ltd 光導波路構造体および電子機器
WO2011125658A1 (ja) 2010-04-06 2011-10-13 住友ベークライト株式会社 光導波路構造体および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010266598A (ja) * 2009-05-13 2010-11-25 Hitachi Cable Ltd 光配線部材
JP2012042731A (ja) * 2010-08-19 2012-03-01 Toshiba Corp フレキシブル光電配線板及びフレキシブル光電配線モジュール

Also Published As

Publication number Publication date
CN103308995A (zh) 2013-09-18
KR20130105359A (ko) 2013-09-25
TW201350945A (zh) 2013-12-16
JP2013195533A (ja) 2013-09-30
US20130243370A1 (en) 2013-09-19
CN103308995B (zh) 2016-05-11
EP2639612A1 (en) 2013-09-18
JP5840989B2 (ja) 2016-01-06
US8768114B2 (en) 2014-07-01
TWI574068B (zh) 2017-03-11

Similar Documents

Publication Publication Date Title
KR102116143B1 (ko) 광전기 혼재 기판 및 그 제조 방법
JP6414839B2 (ja) 光電気混載基板およびその製法
JP5877749B2 (ja) 光電気混載基板の製法
KR102012050B1 (ko) 광전기 혼재 기판 및 그 제조 방법
TWI550314B (zh) 光電混合基板及其製法
JP6080155B2 (ja) 光電気混載基板
KR102133601B1 (ko) 광전기 혼재 기판
KR102523319B1 (ko) 광전기 혼재 기판 및 그 제법
KR102552544B1 (ko) 광전기 혼재 기판 및 그 제법
KR102283405B1 (ko) 광 전기 혼재 기판
JP6460516B2 (ja) 光電気混載基板
WO2016084815A1 (ja) 光電気混載基板およびその製法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant