KR101982246B1 - 다중경로 프레임 헤더의 검출방법 및 장치 - Google Patents

다중경로 프레임 헤더의 검출방법 및 장치 Download PDF

Info

Publication number
KR101982246B1
KR101982246B1 KR1020177002289A KR20177002289A KR101982246B1 KR 101982246 B1 KR101982246 B1 KR 101982246B1 KR 1020177002289 A KR1020177002289 A KR 1020177002289A KR 20177002289 A KR20177002289 A KR 20177002289A KR 101982246 B1 KR101982246 B1 KR 101982246B1
Authority
KR
South Korea
Prior art keywords
frame header
sequence
result
threshold value
lane
Prior art date
Application number
KR1020177002289A
Other languages
English (en)
Other versions
KR20170026517A (ko
Inventor
초우초우 지아
Original Assignee
세인칩스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세인칩스 테크놀로지 컴퍼니 리미티드 filed Critical 세인칩스 테크놀로지 컴퍼니 리미티드
Publication of KR20170026517A publication Critical patent/KR20170026517A/ko
Application granted granted Critical
Publication of KR101982246B1 publication Critical patent/KR101982246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H04L27/2278—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using correlation techniques, e.g. for spread spectrum signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 다중경로 프레임 헤더의 검출 방법 및 장치를 개시한다. 상기 방법은, 입력 데이터에 대하여 경판정 처리하여 수신 시퀀스를 얻는 단계; 상기 수신 시퀀스와 로컬에 사전 저장된 각 레인(lane)에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻는 단계; 상기 연산 결과와 기설정된 임계치를 비교하여 임계치 판정 결과를 얻는 단계; 및 상기 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정하는 단계;를 포함한다.

Description

다중경로 프레임 헤더의 검출방법 및 장치{METHOD AND APPARATUS FOR DETECTING MULTIPATH FRAME HEADER}
본 발명은 디지털 광통신 분야의 동기화 수신 기술에 관한 것으로, 특히 다중경로 프레임 헤더의 검출방법 및 장치에 관한 것이다.
베어러 네트워크 시장 대역폭 수요의 고속성장과 함께, 핵심 라우터는 100GbE(십만기가 비트 이더넷)포트를 출시하였고, 100G(Gigabit, 천기가 비트)기기도 하나의 명확한 발전 방향이며, 밀집형 광파 멀티플렉싱(DWDM, Dense Wavelength Division Multiplexing)기기는 반드시 100G의 장거리 전송을 지원해야 한다.
프레임 동기화 기술은 광통신에서 매우 중요한 위치를 차지하는 바, 프레임 동기화 모듈이 광통신 시스템 수신단에서의 위치는 도 1에 도시된 바와 같다. 신호는 파인 밸런스(Fine balance), 주파수 오프셋 추정(Frequency Offset Estimation) 및 위상 오프셋 추정(Phase Offset Estimation)을 거친 후 프레임 동기화 모듈로 진입하고, 프레임 동기화는 주로 프레임 헤더 표기 기능을 완성하여 후속의 퍼지 위상 보상 및 프레임 헤더 트레이닝 시퀀스 삭제 동작을 위하여 프레임 헤더 지시 정보를 제공하는 동시에, 시스템의 동기화 상태를 지시하여 레인(lane) 조건의 우열을 반영한다.
프레임 동기화 기술은 신호에 삽입된 그룹 동기화 코드를 이용하여 프레임 헤더의 검색 및 표기를 실현하고, 그룹 동기화 코드의 삽입에는 집중형 삽입 및 분산형 삽입 등 2가지 방식이 있으며, 대응되는 삽입 신호는 각각 코드 블록 및 코드 엘리먼트로 불리운다. 상이한 수요에 근거하여, 광통신 시스템에서는 이러한 2가지 방식을 모두 사용하는 바, 그 중의 하나를 사용하거나 양자를 혼합하여 사용한다. 100G 프레임 동기화 방법에서, 일부는 코드 블록 주기 자기 상관(autocorrelations) 특성을 이용하여 프레임 헤더 검출하고, 일부는 코드 엘리먼트가 나타나는 주기성에 근거하여 프레임 헤더 검출한다. 검출 과정은 일반적으로 검색 및 포획 등 2개 단계를 포함하는 바, 이는 비동기화, 동기화 2개 상태에 대응된다. 프레임 헤더가 검출되면 프레임 헤더 위치를 표기하여 후속의 관련 모듈에서 사용할 수 있도록 한다. 프레임 동기화 방법의 우열을 가늠하는 지표에는 프레임 동기화 형성 시간 및 동기화 후의 시스템의 안정성이 있는데, 하나의 양호한 프레임 동기화 방법은 시스템의 신속한 동기화를 실현할 수 있어야 하고, 동기화 후 예를 들면 레인(lane)의 조건이 안정적이고 돌발적인 레인 악화 요소의 발생이 없어야 하며, 시스템은 안정적으로 동작하고 빈번하게 비동기화 상태에 진입해서는 안된다.
종래의 광통신 프레임 동시화 기술안은 도 2에 도시된 바와 같이, 상기 다중레인 데이터 전송의 동기화 장치는, 다중경로 데이터소스 중의 다중레인 데이터를, 데이터 발송 물리적 통로를 거쳐 수신단 회로로 동기화시키기 위한 것으로, 상기 다중경로 데이터소스에는 프레임 동기화 신호를 구비하는 프레임 헤더 데이터가 포함되고, 상기 장치는 다중레인 데이터 전송 동기화를 실현하기 위한 다중레인 데이터 동기화 회로를 포함하며, 상기 다중레인 데이터 동기화 회로는 수신 프레임 헤더 추출 회로 및 다중경로 데이터 동기화 회로를 포함하고, 여기서, 수신 프레임 헤더 추출 회로는, 데이터 발송 물리적 경로 상의 데이터 스트림을 수신하여 그 중으로부터 프레임 헤더 데이터를 추출하여 다중경로 데이터 동기화 회로로 발송한다. 상기 다중경로 데이터 동기화 회로는, 수신 프레임 헤더 추출 회로로부터 발송하는 프레임 헤더 데이터에 근거하고 상기 프레임 헤더 데이터의 프레임 동기화 신호를 이용하여 상기 데이터 스트림을 동기화된 데이터 스트림으로 전화시킨다.
그러나, 광통신 프레임 동기화 기술안에 대한 끊임없는 최적화를 거쳐 신속한 동기화를 실현하고 프레임 동기화 후의 시스템의 안정성(레인 환경이 상대적으로 안정적인 조건 하에서도 동기화 후 시스템에서 비동기화가 발생할 확률이 낮음)을 지속적으로 향상시키는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 장기적으로 직면하게 되는 기술적 문제이다.
기존의 기술적 문제를 해결하기 위하여, 본 발명의 실시예는 다중경로 프레임 헤더의 검출방법 및 장치를 제공하고자 한다.
본 발명의 실시예는 다중경로 프레임 헤더의 검출방법을 제공하는 바, 상기 방법은
입력 데이터에 대하여 경판정(hard decision) 처리하여 수신 시퀀스를 얻는 단계;
상기 수신 시퀀스와 로컬에 사전 저장된 각 레인(lane)에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산(sliding correlation operation)을 각각 진행하여 연산 결과를 얻는 단계;
상기 연산 결과와 기설정된 임계치를 비교하여 임계치 판정 결과를 얻는 단계; 및
상기 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정하는 단계;를 포함한다.
상기 로컬에 사전 저장된 모든 레인에 대응하는 프레임 헤더 시퀀스에서, 각 프레임 헤더 시퀀스의 자기 상관(autocorrelations)은 제1 임계치보다 높으며 임의의 2개의 프레임 헤더 시퀀스 사이의 상호 상관(crosscorrelation)은 제2 임계치보다 낮다.
상기 입력 데이터에 대하여 경판정 처리하여 수신 시퀀스를 얻는 단계는,
상기 입력 데이터의 샘플 포인트 부호 비트에 근거하여 경판정하는 바, 샘플 포인트 부호 비트가 0이면, 경판정 결과는 0이며, 샘플 포인트 부호 비트가 1이면, 경판정 결과는 1이며, 경판정 결과가 상기 수신 시퀀스를 구성하는 단계를 포함한다.
상기 수신 시퀀스와 로컬에 사전 저장된 각 레인 레인에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻는 단계는,
상기 수신 시퀀스를 N개 레인에 대응하는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합(exclusive OR and summation) 연산하는 바, 상기 배타적 논리합의 길이는 상기 프레임 헤더 시퀀스의 길이와 동일하고, 상기 연산 결과는 상기 슬라이딩 배타적 논리합의 결과이며, 상기 수신 시퀀스는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합 연산하여 N개 연산 결과를 얻고, N은 1보다 큰 정수인 단계를 포함한다.
상기 연산 결과와 기설정된 임계치를 비교하여 임계치 판정 결과를 얻는 단계는,
상기 수신 시퀀스와 제n 번째 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산한 연산 결과를 기설정된 제1 임계치 및 제2 임계치와 각각 비교하는 바, 상기 연산 결과가 제1 임계치보다 크거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전(phase reversal)이고, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이 아니며, 0＜n＜N이며, n은 정수인 단계를 포함한다.
상기 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정하는 단계는,
상기 연산 결과가 제2 임계치보다 작거나 같을 때, 상기 수신 시퀀스의 위치가 프레임 헤더 위치인 것으로 판정하고, 대응되는 연산에 참여하는 제n 번째 프레임 헤더 시퀀스에 대응하는 레인(lane) 번호를 얻으며, 그렇지 않을 경우 상기 수신 시퀀스의 위치가 프레임 헤더 위치가 아닌 것으로 판정하는 단계를 포함한다.
본 발명의 실시예는 다중경로 프레임 헤더의 검출장치를 더 제공하는 바, 상기 장치는,
입력 데이터에 대하여 경판정 처리하여 수신 시퀀스를 얻도록 구성되는 경판정 유닛;
상기 수신 시퀀스와 로컬에 사전 저장된 각 레인 레인에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻도록 구성되는 슬라이딩 상관 유닛;
상기 연산 결과와 기설정된 임계치를 비교하여 임계치 판정 결과를 얻도록 구성되는 임계치 판정 유닛; 및
상기 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정하도록 구성되는 프레임 헤더 판정 및 레인 판정 유닛을 포함한다.
상기 로컬에 사전 저장된 모든 레인에 대응하는 프레임 헤더 시퀀스에서, 각 프레임 헤더 시퀀스의 자기 상관은 제1 임계치보다 높으며 임의의 2개의 프레임 헤더 시퀀스 사이의 상호 상관은 제2 임계치보다 낮다.
상기 경판정 유닛은 또한, 상기 입력 데이터의 샘플 포인트 부호 비트에 근거하여 경판정하는 바, 샘플 포인트 부호 비트가 0이면, 경판정 결과는 0이며, 샘플 포인트 부호 비트가 1이면, 경판정 결과는 1이며, 경판정 결과가 상기 수신 시퀀스를 구성하도록 구성된다.
상기 슬라이딩 상관 유닛은 또한, 상기 수신 시퀀스를 N개 레인에 대응하는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합 연산하는 바, 상기 배타적 논리합의 길이는 상기 프레임 헤더 시퀀스의 길이와 동일하고, 상기 연산 결과는 상기 슬라이딩 배타적 논리합의 결과이며, 상기 수신 시퀀스는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합 연산하여 N개 연산 결과를 얻고, N은 1보다 큰 정수인 것으로 구성된다.
상기 임계치 판정 유닛은 또한, 상기 수신 시퀀스와 제n 번째 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산한 연산 결과를 기설정된 제1 임계치 및 제2 임계치와 각각 비교하는 바, 상기 연산 결과가 제1 임계치보다 크거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이고, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이 아니며, 0＜n＜N이며, n은 정수인 것으로 구성된다.
상기 프레임 헤더 판정 및 레인 판정 유닛은 또한, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 상기 수신 시퀀스의 위치가 프레임 헤더 위치인 것으로 판정하고, 대응되는 연산에 참여하는 제n 번째 프레임 헤더 시퀀스에 대응하는 레인(lane) 번호를 얻도록 구성된다.
본 발명의 실시예는 컴퓨터 판독 가능한 저장매체를 더 제공하는 바, 상기 저장매체는 상기 다중경로 프레임 헤더의 검출방법을 실행하기 위한 한 세트의 컴퓨터 실행 가능한 인스트럭션을 포함한다.
본 발명의 실시예에 의해 제공되는 다중경로 프레임 헤더의 검출방법 및 장치에 따르면, 광통신의 2개의 노드가 신속하게 통신을 위한 링크를 확립하도록 하고, 간섭 방지 능력이 강하여(레인 환경이 상대적으로 안정된 조건하에서 동기화 후의 시스템에서 비동기화 발생 확률이 낮음) 레인 주파수 오프셋 범위의 가변성에 대한 수요를 만족시키며, 프레임 동기화 실현이 간단하고 하드웨어의 실현이 용이하며 동기화 성능이 안정적인 등 이점을 구비한다.
상관 수신용의 N개 코드 블록 시퀀스의 자기 상관이 매우 높지만 상호 상관이 매우 낮으므로, 누락 검출 및 오경보의 발생을 방지할 수 있는 동시에 동기화의 신속성 및 신뢰성을 향상시킨다. 코드 블록 시퀀스에 대한 차별화 처리를 통하여, 프레임 헤더 및 레인(lane) 번호를 검출하는 동시에 링크의 빅 주파수 오프셋 값을 추정할 수 있어 빅 주파수 오프셋에 대한 보상 시간을 가속화시키고 시스템의 연결 시간을 단축시키며, 로컬에 사전 저장된 4세트의 상관 시퀀스는 각각 4가지 상이한 레인(lane)에 대응되어 각 레인(lane) 간 간섭이 상관 검출에 대한 영향을 효과적으로 제거할 수 있다.
도 1은 종래 기술에 따른 광통신 시스템의 수신단 처리 블록도이다.
도 2는 종래 기술에 따른 다중레인 데이터 전송의 동기화 장치 모식도이다.
도3은 본 발명의 실시예에 따른 다중경로 프레임 헤더의 검출방법의 흐름도이다.
도 4는 본 발명의 실시예에 따른 다중경로 프레임 헤더의 검출장치의 구조도이다.
도 5는 본 발명의 실시예에 따른 발송단의 구성 구조 모식도이다.
도 6은 본 발명의 실시예에 따른 전형적인 데이터 프레임 포멧 모식도이다.
도 7은 본 발명의 실시예에 따른 프레임 헤더 시퀀스의 모식도이다.
도 8은 본 발명의 실시예에 따른 수신단의 프레임 동기화 원리 모식도이다.
도 9a는 본 발명의 실시예에 따른 원시 데이터(original data)XI에 대응하는 프레임 헤더 시퀀스의 자기 상관 모식도이다.
도 9b는 본 발명의 실시예의 원시 데이터XQ에 대응하는 프레임 헤더 시퀀스의 자기 상관 모식도이다.
도 9c는 본 발명의 실시예의 원시 데이터YI에 대응하는 프레임 헤더 시퀀스의 자기 상관 모식도이다.
도 9d는 본 발명의 실시예의 원시 데이터YQ에 대응하는 프레임 헤더 시퀀스의 자기 상관 모식도이다.
도 9e는 본 발명의 실시예의 원시 데이터XI와 XQ의 프레임 헤더 시퀀스의 상호 상관 모식도이다.
도 9f는 본 발명의 실시예의 원시 데이터XI와 YI의 프레임 헤더 시퀀스의 상호 상관 모식도이다.
도 9g는 본 발명의 실시예의 원시 데이터XI와 YQ의 프레임 헤더 시퀀스의 상호 상관 모식도이다.
도 9h는 본 발명의 실시예의 원시 데이터XQ와 YI의 프레임 헤더 시퀀스의 상호 상관 모식도이다.
도 9i는 본 발명의 실시예의 원시 데이터XQ와 YQ의 프레임 헤더 시퀀스의 상호 상관 모식도이다.
도 9j는 본 발명의 실시예의 원시 데이터YI와 YQ의 프레임 헤더 시퀀스의 상호 상관 모식도이다.
이하, 도면과 구체적인 실시예를 결부하여 본 발명의 기술적 해결방법에 대하여 더 상세하게 설명하도록 한다.
다중경로 프레임 헤더의 검출을 실현하기 위하여, 본 발명의 실시예는 다중경로 프레임 헤더의 검출방법을 제공하는 바, 도 3에 도시된 바와 같이, 상기 방법은 주로 다음과 같은 단계를 포함한다.
단계 101: 입력 데이터에 대하여 경판정(hard decision) 처리하여 수신 시퀀스를 얻는다.
도 1에 도시된 바와 같이, 프레임 동기화 처리를 진행하는 입력 데이터는 주파수 오프셋 및 위상 오프셋 오류 정정과 보상을 거친 후의 소프트정보(soft information)로서, 상기 입력 데이터는 주파수 오프셋 및 위상 오프셋의 영향이 없는 것으로 이해할 수 있다.
프레임 동기화의 입력 데이터는 우선 경판정 처리를 거치는 바, 즉 입력 데이터의 샘플 포인트 부호 비트에 근거하여 경판정하는 바, 샘플 포인트 부호 비트가 0이면, 경판정 결과는 0이며, 샘플 포인트 부호 비트가 1이면, 경판정 결과는 1이며, 경판정 결과는 상기 수신 시퀀스를 구성한다.
단계 102: 수신 시퀀스와 로컬에 사전 저장된 각 레인(lane)에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻는다.
다중레인 데이터 전송 중의 lane 수량은 실제 수요에 근거하여 선정하는 바, 예를 들면, lane의 수량은 4, 또는 8, 또는 16 등등 일 수 있다.
본 발명의 실시예는 각 lane에 대하여 이에 대응하는 프레임 헤더 시퀀스를 각각 설정하고, 이러한 프레임 헤더 시퀀스는 다음과 같은 조건을 만족시킨다. 즉, 각 프레임 헤더 시퀀스의 자기 상관(autocorrelations)은 제1 임계치보다 높으며 또한 임의의 2개의 프레임 헤더 시퀀스 사이의 상호 상관(crosscorrelation)은 제2 임계치보다 낮다. 상기 제1 임계치와 제2 임계치의 값은 실제 응용에 근거하여 선정할 수 있다.
즉, 각 lane에 대한 프레임 헤더 시퀀스는 상이하고, 또한 이러한 프레임 헤더 시퀀스의 자기 상관이 높고 상호 상관이 낮도록 확보해야 한다.
자기 상관(autocorrelations)이란 하나의 랜덤 과정에서 2개의 상이한 시간점의 상관관계(correlation)이며, 이에 대응하는 것은 상호 상관으로서, 상호 상관(crosscorrelation)이란 2개의 랜덤 과정의 상이한 시간점의 상관관계(correlation)이다. 자기 상관은 신호의 상관도에 대한 척도인 바, 즉 자기 상관은 신호와 자체 지연신호의 곱셈에 대한 적분 연산으로 간주될 수 있으며, 자기 상관은 신호 검출에서도 매우 중요한 작용을 하여 코드 오류 최소원칙하에서의 가장 바람직한 수신 기준이다. 통계학에서 상호 상관은 2개의 랜덤 백터인 X와 Y사이의 공분산cov(X, Y)을 표시하기 위한 것이고, 신호처리분야에서 상호 상관은 2개의 신호 사이의 유사성을 표기하기 위한 척도이며, 일반적으로 기지 신호(known signal)와 비교하여 미지 신호(unknown signal)의 특성을 찾기 위한 것이다. 이는 2개의 신호 사이의 시간에 대한 하나의 함수로서, 슬라이딩 내적(dot product)이라고도 불리운다. 즉, 상호 상관은 해당 신호와 기타 신호의 지연신호의 곱셈에 대한 적분 연산으로 간주할 수 있다. 자기 상관이 높고 상호 상관이 낮은 것은 프레임 헤더 시퀀스를 선별하는데 충족시켜야 하는 필수 조건이다.
바람직하게는, 상기 수신 시퀀스와 로컬에 사전 저장된 각 레인 레인에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻는 단계는,
수신 시퀀스를 N개 레인에 대응하는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합(exclusive OR and summation) 연산하는 바, 배타적 논리합의 길이는 프레임 헤더 시퀀스의 길이와 동일하고, 연산 결과는 슬라이딩 배타적 논리합의 결과이며, 수신 시퀀스는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합 연산하여 N개 연산 결과를 얻고, N은 1보다 큰 정수인 단계를 포함한다.
배타적 논리합(XOR) 연산의 논리적 표현은 다음과 같다. 동일하면 0이고, 상이하면 1이다. 즉, 수신 시퀀스의 어느 비트와 XOR을 진행한 프레임 헤더 시퀀스의 어느 비트가 동일하면, XOR 연산 결과는 0이고, 수신 시퀀스의 어느 비트와 XOR을 진행한 프레임 헤더 시퀀스의 어느 비트가 상이하면, XOR 연산 결과는 1이다. 그렇다면, 슬라이딩 XOR 및 합계의 결과는 수신 시퀀스와 XOR을 진행하는 프레임 헤더 시퀀스 중 불일치한 엘리먼트 수량을 나타낼 수 있다.
단계 S103: 연산 결과와 기설정된 임계치를 비교하여 임계치 판정 결과를 얻는다.
구체적으로, 상기 수신 시퀀스와 제n 번째 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산한 연산 결과를 기설정된 제1 임계치 및 제2 임계치와 각각 비교하는 바, 상기 연산 결과가 제1 임계치보다 크거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전(phase reversal)이고, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이 아니며, 0＜n＜N이며, n은 정수이다.
제1 임계치와 제2 임계치의 값은 실제 응용적 수요에 근거하여 설정할 수 있다.
단계 S104: 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정한다.
구체적으로, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 상기 수신 시퀀스의 위치가 프레임 헤더 위치인 것으로 판정하고, 대응되는 연산에 참여하는 제n 번째 프레임 헤더 시퀀스에 대응하는 lane번호를 얻으며, 그렇지 않을 경우 상기 수신 시퀀스의 위치가 프레임 헤더 위치가 아닌 것으로 판정한다.
설명해야 할 것은, 상기 본 발명의 실시예의 다중경로 프레임 헤더의 검출방법은 광통신 시스템의 데이터 수신단 기기에 응용될 수 있다.
본 발명의 실시예의 다중경로 프레임 헤더의 검출방법과 대응하여, 본 발명의 실시예는 다중경로 프레임 헤더의 검출장치를 더 제공하는 바, 도 4에 도시된 바와 같이, 상기 장치는 경판정 유닛(10), 슬라이딩 상관 유닛(20), 임계치 판정 유닛(30), 프레임 헤더 판정 및 레인 판정 유닛(40)을 포함한다.
경판정 유닛(10)은, 입력 데이터에 대하여 경판정 처리하여 수신 시퀀스를 얻도록 구성된다.
슬라이딩 상관 유닛(20)은, 상기 수신 시퀀스와 로컬에 사전 저장된 각 채널 레인에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻도록 구성된다.
임계치 판정 유닛(30)은, 상기 연산 결과와 기설정된 임계치를 비교하여 임계치 판정 결과를 얻도록 구성된다.
프레임 헤더 판정 및 레인 판정 유닛(40)은, 상기 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정하도록 구성된다.
본 발명의 실시예는 각 lane에 대하여 이에 대응하는 프레임 헤더 시퀀스를 각각 설정하고, 이러한 프레임 헤더 시퀀스는 다음과 같은 조건을 만족시킨다. 즉, 각 프레임 헤더 시퀀스의 자기 상관은 제1 임계치보다 높으며 또한 임의의 2개의 프레임 헤더 시퀀스 사이의 상호 상관은 제2 임계치보다 낮다. 상기 제1 임계치와 제2 임계치의 값은 실제 응용의 수요에 근거하여 선정할 수 있다. 즉, 각 lane에 대한 프레임 헤더 시퀀스는 상이하고, 또한 이러한 프레임 헤더 시퀀스의 자기 상관이 높고 상호 상관이 낮도록 확보해야 한다.
다중레인 데이터 전송 중의 lane 수량은 실제 수요에 근거하여 선정하는 바, 예를 들면, lane의 수량은 4, 또는 8, 또는 16 등등 일 수 있다.
바람직하게는, 경판정 유닛(10)은 또한, 상기 입력 데이터의 샘플 포인트 부호 비트에 근거하여 경판정하는 바, 샘플 포인트 부호 비트가 0이면, 경판정 결과는 0이며, 샘플 포인트 부호 비트가 1이면, 경판정 결과는 1이며, 경판정 결과가 상기 수신 시퀀스를 구성하도록 구성된다.
바람직하게는, 슬라이딩 상관 유닛(20)은 또한, 상기 수신 시퀀스를 N개 레인에 대응하는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합 연산하는 바, 상기 배타적 논리합의 길이는 상기 프레임 헤더 시퀀스의 길이와 동일하고, 상기 연산 결과는 상기 슬라이딩 배타적 논리합의 결과이며, 상기 수신 시퀀스는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합 연산하여 N개 연산 결과를 얻고, N은 1보다 큰 정수인 것으로 구성된다.
배타적 논리합(XOR) 연산의 논리적 표현은 다음과 같다. 동일하면 0이고, 상이하면 1이다. 즉, 수신 시퀀스의 어느 비트와 XOR을 진행한 프레임 헤더 시퀀스의 어느 비트가 동일하면, XOR 연산 결과는 0이고, 수신 시퀀스의 어느 비트와 XOR을 진행한 프레임 헤더 시퀀스의 어느 비트가 상이하면, XOR 연산 결과는 1이다. 그렇다면, 슬라이딩 배타적 논리합의 결과는 수신 시퀀스와 XOR을 진행하는 프레임 헤더 시퀀스 중 불일치한 엘리먼트 수량을 나타낼 수 있다.
바람직하게는, 임계치 판정 유닛(30)은 또한, 상기 수신 시퀀스와 제n 번째 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산한 연산 결과를 기설정된 제1 임계치 및 제2 임계치와 각각 비교하는 바, 상기 연산 결과가 제1 임계치보다 크거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이고, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이 아니며, 0＜n＜N이며, n은 정수인 것으로 구성된다.
바람직하게는, 프레임 헤더 판정 및 레인 판정 유닛(40)은 또한, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 상기 수신 시퀀스의 위치가 프레임 헤더 위치인 것으로 판정하고, 대응되는 연산에 참여하는 제n 번째 프레임 헤더 시퀀스에 대응하는 lane번호를 얻도록 구성된다.
설명해야 할 것은, 상기 경판정 유닛(10), 슬라이딩 상관 유닛(20), 임계치 판정 유닛(30), 프레임 헤더 판정 및 레인 판정 유닛(40)은 다중경로 프레임 헤더 검출장치의 중앙처리장치(CPU, Central Processing Unit), 마이크로 프로세서(MPU, Micro Processing Unit), 디지털 신호 프로세서(DSP, Digital Signal Processor) 또는 필드 프로그래머블 게이트 어레이(FPGA, Field－Programmable Gate Array)로 구현될 수 있다. 본 발명의 실시예의 다중경로 프레임 헤더의 검출장치는 광통신 시스템의 데이터 수신단 기기에 위치할 수 있고, 이에 대응하게 본 발명의 실시예는 상기 다중경로 프레임 헤더의 검출장치를 포함하는 수신단 기기를 더 제공한다.
본 발명의 실시예에 의하면, 상관 수신용 N개 코드 블록 시퀀스의 자기 상관이 매우 높지만 상호 상관이 매우 낮으므로, 누락 검출 및 오경보의 발생을 방지할 수 있는 동시에 동기화의 신속성 및 신뢰성을 향상시킨다. 광통신의 2개의 노드가 신속하게 통신을 위한 링크를 확립하도록 하고, 간섭 방지 능력이 강하여(레인 환경이 상대적으로 안정된 조건하에서 동기화 후의 시스템에서 비동기화 발생 확률이 낮음) 레인 주파수 오프셋 범위의 가변성에 대한 수요를 만족시키며, 프레임 동기화 실현이 간단하고 하드웨어의 실현이 용이하며 동기화 성능이 안정적인 등 이점을 구비한다.
이하, 4개 lane의 프레임 동기화를 예로 하여 본 발명의 실시예에 따른 다중경로 프레임 헤더의 검출방법 및 장치에 대하여 더 상세하게 설명하도록 한다.
본 실시예의 프레임 동기화는 발송단 및 수신단의 2개 부분을 포함하여 구현된다. 발송단의 구성 구조는 도 5에 도시된 바와 같이, 주로 데이터 패킷 모듈(50), 코딩 모듈(60) 및 프레임 헤더 시퀀스 삽입 모듈(70)을 포함한다. 발송단의 입력 데이터는 데이터 패킷 모듈(50)을 거쳐 데이터 패킷 처리한 후 4개의 lane으로 발송되어 광전송 데이터의 원시 데이터(original data)로 하며 4개의 lane 상의 원시 데이터에 대하여 각각 XI, XQ, YI 및 YQ로 표기한다. 여기서, XI 및 XQ는 광전송 시에 X편진상태(polarization state)에서 전송되고, YI 및 YQ는 광전송 시에 Y편진상태(polarization state)에서 전송된다. 코딩 모듈(60)은 데이터 패킷 처리 후의 데이터에 대하여 4개 lane에서 각각 데이터 코딩을 진행하여 데이터의 간섭 방지 능력 및 오류 정정 능력을 향상시킨다. 프레임 헤더 시퀀스 삽입 모듈(70)은 코딩 후의 데이터에 대하여 데이터 프레임 포맷에 의해 프레임 헤더 시퀀스를 삽입하여 데이터 프레임의 프레이밍 프로세스를 완료한다. 프레이밍 후의 데이터는 데이터 발송의 전처리를 거쳐 즉시 발송단으로부터 발송될 수 있다.
설명해야 할 것은, 각 레인에 대응하는 프레임 헤더 시퀀스는 상이하고, 또한 이러한 프레임 헤더 시퀀스의 자기 상관이 높고 상호 상관이 낮도록 확보해야 한다.
도 6은 전형적인 데이터 프레임 포맷으로서, a는 입력한 프레임 헤더 시퀀스이고, b는 코딩 후의 데이터 프레임 내용이다. 전송 속도의 요구사항에 근거하여, 4개 lane 상의 데이터 병렬 처리의 대표값(typical value)은 64이다. 따라서, 도 6 중의 a의 대표값은 64이고, 4개 프레임 헤더의 0의 수량은 모두 32이며, 프레임 헤더를 삽입한 후 0, 1의 밸런스에 영향을 미치지 않도록 확보하고, 또한 각 lane 상의 프레임 헤더 시퀀스는 상이하며 자기 상관이 높고 상호 상관이 낮은 바, 이는 도 7에 도시된 바와 같다.
자기 상관이란 하나의 랜덤 과정에서 2개의 상이한 시간점의 상관관계이며, 이에 대응하는 것은 상호 상관으로서, 상호 상관이란 2개의 랜덤 과정의 상이한 시간점의 상관관계이다. 자기 상관은 신호의 상관도에 대한 척도인 바, 즉 자기 상관은 신호와 자체 지연신호의 곱셈에 대한 적분 연산으로 간주될 수 있으며, 자기 상관은 신호 검출에서도 매우 중요한 작용을 하여 코드 오류 최소원칙하에서의 가장 바람직한 수신 기준이다. 통계학에서 상호 상관은 2개의 랜덤 백터인 X와 Y사이의 공분산cov(X, Y)을 표시하기 위한 것이고, 신호처리분야에서 상호 상관은 2개의 신호 사이의 유사성을 표기하기 위한 척도이며, 일반적으로 기지 신호(known signal)와 비교하여 미지 신호(unknown signal)의 특성을 찾기 위한 것이다. 이는 2개의 신호 사이의 시간에 대한 하나의 함수로서, 슬라이딩 내적(dot product)이라고도 불리운다. 즉, 상호 상관은 해당 신호와 기타 신호의 지연신호의 곱셈에 대한 적분 연산으로 간주할 수 있다. 자기 상관이 높고 상호 상관이 낮은 것은 프레임 헤더 시퀀스를 선별하는데 충족시켜야 하는 필수 조건이다. 구체적인 내용은 도 9a~도 9j에 도시된 바와 같이, 도면 중의 횡축은 지연을 나타내고, 종축은 시퀀스 중의 0, 1값이 동일한 수량을 나타낸다. 도 9a는 원시 데이터XI에 대응하는 프레임 헤더 시퀀스의 자기 상관 모식도이고, 도 9b는 원시 데이터XQ에 대응하는 프레임 헤더 시퀀스의 자기 상관 모식도이며, 도 9c는 원시 데이터YI에 대응하는 프레임 헤더 시퀀스의 자기 상관 모식도이고, 도 9d는 원시 데이터YQ에 대응하는 프레임 헤더 시퀀스의 자기 상관 모식도이며, 도 9e는 원시 데이터XI와 XQ의 프레임 헤더 시퀀스의 상호 상관 모식도이고, 도 9f는 원시 데이터XI와 YI의 프레임 헤더 시퀀스의 상호 상관 모식도이며, 도 9g는 원시 데이터XI와 YQ의 프레임 헤더 시퀀스의 상호 상관 모식도이고, 도 9h는 원시 데이터XQ와 YI의 프레임 헤더 시퀀스의 상호 상관 모식도이며, 도 9i는 원시 데이터XQ와 YQ의 프레임 헤더 시퀀스의 상호 상관 모식도이고, 도 9j는 원시 데이터YI와 YQ의 프레임 헤더 시퀀스의 상호 상관 모식도이다.
수신단의 프레임 동기화 원리는 도 8에 도시된 바와 같이, 프레임 동기화 모듈의 입력 데이터는 주파수 오프셋 및 위상 오프셋 오류 정정과 보상을 거친 후의 소프트정보이고, 이는 상기 입력 데이터는 주파수 오프셋 및 위상 오프셋의 영향이 없는 것으로 이해할 수 있다. 프레임 동기화의 입력 데이터는 우선 경판정 처리를 거치는 바, 경판정 후의 데이터는 수신 시퀀스를 구성하고, 로컬의 4개 lane의 프레임 헤더 시퀀스(발송단이 4개 lane에서 삽입한 프레임 헤더 시퀀스와 동일함)과 각각 상관 연산을 진행하여 수신 시퀀스와 로컬의 4개 프레임 헤더 시퀀스 중 불일치한 엘리먼트 수량을 계산해낸다. 상관 연산을 거친 후 임계치 판정을 진행하고, 수신 시퀀스와 프레임 헤더 시퀀스의 상관값이 예정 임계치에 도달했을 때 수신 시퀀스의 위치가 프레임 헤더 위치인 것으로 판정하고, 본 상관 연산에 참여하는 프레임 헤더 시퀀스에 대응하는 lane번호를 얻으며, 그렇지 않을 경우 수신 시퀀스의 위치가 프레임 헤더 위치가 아닌 것으로 판정한다. 수신단의 구체적인 실현 과정은 다음과 같다.
1. 시스템 전원이 켜지거나 또는 리셋 후 앞단의 콘스턴트 모듈 알고리즘(CMA, Constant Modulus Algorithm)세부 밸런싱 모듈의 수렴신호를 대기하고, 수렴신호를 수신한 후, 프레임 동기화/Lane 동기화 모듈은 작동을 시작하며, 시작 상태는 프레임 비동기화(OOF, Out Of Frame) 및 lane 비동기화(OOL, Out Of Lane)이다.
2. 우선 입력 데이터에 대하여 경판정 처리를 진행하는 바, 즉 입력 데이터의 샘플 포인트 부호 비트에 근거하여 0/1 판정하고, 경판정 결과는 수신 시퀀스를 구성한다.
3. 수신 시퀀스는 사전 저장된 4가지 프레임 헤더 시퀀스(각각 4개의 Lane에 대응됨)와 XOR 및 합계 연산하고, XOR 및 합계의 길이는 64bit이다.
4. 프레임 동기화 동작에서, 비트에 따라 XOR 윈도우를 슬라이딩하여 A≥52(즉, 제1 임계치) 또는 A≤12(즉, 제2 임계치)의 위치를 찾고, A≥52는 데이터 위상반전을 나타내고, A≤12는 데이터의 위상반전이 아님을 나타내며, A는 XOR 및 합계의 결과이다.
구체적으로, OOF상태에서 만약 프레임 길이의 정수배로 이격되는 위치에서 상관 연산 결과가 6회(실제 수요에 근거하여, 횟수는 기타 값으로 설정할 수 있음) 설정된 임계치(즉, A≤12)에 도달할 경우, 프레임 동기화(IF，In Frame) 상태로 진입한다.
IF상태에서 만약 연속적인 6개 프레임(실제 수요에 근거하여, 횟수는 기타 값으로 설정할 수 있음)에서 동기화 프레임 헤더가 조회되지 못할 경우, 이는 프레임 비동기화 OOF상태에 처해 있음을 의미하고, 프레임 헤더를 재 검색한다.
OOF상태에서 만약 연속적인 5ms(실제 수요에 근거하여, 횟수는 기타 값으로 설정할 수 있음)에 프레임 동기화를 완료하지 못할 경우, 프레임 손실(LOF，Loss Of Frame) 경고를 발송한다.
LOF경고 상태에서, 연속적인 5ms(실제 수요에 근거하여, 횟수는 기타 값으로 설정할 수 있음)에 동기화 프레임 헤더가 조회될 때, IF상태로 진입하는 동시에 LOF경고 상태를 해제한다.
5. 프레임 동기화(IF) 후 Lane동기화 조작을 진행한다.
Lane번호 및 Lane 상태를 검출 및 기록하여, X 및 Y 편진 상태를 구분한다.
현재 프레임에 있어서 Lane번호 반복이 검출될 때(정상적인 경우, 하나의 수신 시퀀스와 N개 lane에 대응하는 프레임 헤더 시퀀스는 상관 연산을 진행하고, 단 하나의 lane의 프레임 헤더 시퀀스와 수신 시퀀스의 상관 연산 결과가 상기 설정된 임계치에 도달함), Lane 비동기화 경고하고, 현재 프레임의 데이터는 이전 프레임에 검출된 Lane번호와 상태를 유지하여 후속의 모듈(예를 들면, 퍼지 위상 보상 모듈)로 발송한다.
만약 현재 프레임에 의해 검출된 skew(떨림, 즉 지연차이)값이 [-128UI，+128UI]을 초과할 때, Lane 비동기화 경고하고, UI는 단위 간격(Unit Interval)을 표시하며, skew값이 [-128UI，+128UI]초과할 때, 이는 지연차이가 너무 커서 시스템의 처리 능력을 초과하였음을 나타내고, 경고를 발송하여 레인의 조건이 열악함을 설명한다.
본 발명은 컴퓨터 판독 가능한 저장매체를 더 제공하고, 상기 저장매체는 본 발명의 상기 실시예에서 제공하는 다중경로 프레임 헤더를 검출하는 방법을 실행하기 위한, 한 세트의 컴퓨터 실행 가능한 인스트럭션을 포함한다.
상기와 같이, 본 발명의 실시예를 통한 실시에 의하면, 광통신의 2개의 노드가 신속하게 통신을 위한 링크를 확립하도록 하고, 간섭 방지 능력이 강하여(레인 환경이 상대적으로 안정된 조건하에서 동기화 후의 시스템에서 비동기화 발생 확률이 낮음) 레인 주파수 오프셋 범위의 가변성에 대한 수요를 만족시키며, 프레임 동기화 실현이 간단하고 하드웨어의 실현이 용이하며 동기화 성능이 안정적인 등 이점을 구비한다.
상관 수신용의 N개 코드 블록 시퀀스 자기 상관이 매우 높지만 상호 상관이 매우 낮으므로, 누락 검출 및 오경보의 발생을 방지할 수 있는 동시에 동기화의 신속성 및 신뢰성을 향상시킨다. 코드 블록 시퀀스에 대한 차별화 처리를 통하여, 프레임 헤더 및 lane 번호를 검출하는 동시에 링크의 빅 주파수 오프셋 값을 추정할 수 있어 빅 주파수 오프셋에 대한 보상 시간을 가속화시키고 시스템의 연결 시간을 단축시키며, 로컬에 사전 저장된 4세트의 상관 시퀀스는 4가지 상이한 lane에 대응되어 각 lane 간 간섭이 상관 검출에 대한 영향을 효과적으로 제거할 수 있다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 본 발명의 실시예는 방법, 시스템, 또는 컴퓨터 프로그램 제품으로 제공될 수 있음을 이해할 수 있다. 따라서, 본 발명은 하드웨어 실시예, 소프트웨어 실시예, 또는 소프트웨어와 하드웨어를 결부시킨 실시예의 형식을 사용할 수 있다. 또한, 본 발명은 하나 또는 복수개의 컴퓨터 사용 가능한 프로그램 코드가 포함되어 있는 컴퓨터 사용 가능한 저장매체(자기디스크 메모리 및 광학 메모리 등을 포함하지만 이에 한정되지 않음)에서 실시되는 컴퓨터 프로그램 제품의 형식을 사용할 수 있다.
본 발명은, 본 발명의 실시예에 따른 방법, 기기(시스템) 및 컴퓨터 프로그램 제품의 흐름도 및/또는 블록도를 참조하여 설명된 것이다. 이해해야 할 것은, 컴퓨터 프로그램 인스트럭션으로 흐름도 및/또는 블록도 중의 각 흐름 및/또는 블록, 그리고 흐름도 및/또는 블록도 중의 흐름 및/또는 블록의 결합을 실현할 수 있다. 이러한 컴퓨터 프로그램 인스트럭션을 일반 컴퓨터, 전용 컴퓨터, 임베디드 프로세서 또는 기타 프로그래밍 데이터 처리 기기로 제공하는 프로세서는 하나의 기기를 형성하여, 컴퓨터 또는 기타 프로그래밍 데이터 처리 기기의 프로세서에 의해 실행되는 인스트럭션이 흐름도 중의 하나의 흐름 또는 복수개의 흐름 및/또는 블록도 중의 하나의 블록 또는 복수개의 블록 중에 지정된 기능을 실현하기 위한 장치를 형성하도록 한다.
이러한 컴퓨터 프로그램 인스트럭션은 또한 컴퓨터 또는 기타 프로그래밍 데이터 처리 기기를 가이드하여 특정 방식으로 동작하도록 하는 컴퓨터 판독 가능한 메모리에 저장될 수 있어, 상기 컴퓨터 판독 가능한 메모리에 저장된 인스트럭션이 인스트럭션 장치를 포함하는 제조품을 형성하도록 하고, 상기 인스트럭션 장치는 흐름도 중의 하나의 흐름 또는 복수개의 흐름 및/또는 블록도 중의 하나의 블록 또는 복수개의 블록 중에 지정된 기능을 실현한다.
이러한 컴퓨터 프로그램 인스트럭션은 또한 컴퓨터 또는 기타 프로그래밍 데이터 처리 기기에 장착될 수 있어, 컴퓨터 또는 기타 프로그래밍 데이터 처리 기기에서 일련의 조작 단계를 수행하여 컴퓨터로 실현 가능한 처리를 하도록 함으로써, 컴퓨터 또는 기타 프로그래밍 데이터 처리 기기에서 실행되는 인스트럭션은 흐름도 중의 하나의 흐름 또는 복수개의 흐름 및/또는 블록도 중의 하나의 블록 또는 복수개의 블록 중에 지정된 기능을 실현하기 위한 단계를 수행한다.
상기 내용은 단지 본 발명의 바람직한 실시예일 뿐, 본 발명의 보호범위를 한정하기 위한 것이 아니다.

Claims (13)

  1. 다중경로 프레임 헤더의 검출방법에 있어서,
    입력 데이터에 대하여 경판정 처리하여 수신 시퀀스를 얻는 단계;
    상기 수신 시퀀스와 로컬에 사전 저장된 각 레인(lane)에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻는 단계;
    상기 연산 결과와 기설정된 임계치를 비교하여 임계치 판정 결과를 얻는 단계 － 구체적으로 상기 수신 시퀀스와 제n 번째 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산한 연산 결과를 기설정된 제1 임계치 및 제2 임계치와 각각 비교하는 바, 상기 연산 결과가 제1 임계치보다 크거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스는 위상반전(phase reversal)이고, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이 아니며, n은 0보다 큰 정수임 ― ; 및
    상기 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정하는 단계;를 포함하는 다중경로 프레임 헤더의 검출방법.
  2. 청구항 1에 있어서,
    상기 로컬에 사전 저장된 모든 레인에 대응하는 프레임 헤더 시퀀스에서, 각 프레임 헤더 시퀀스의 자기 상관(autocorrelations)은 제1 임계치보다 높으며 임의의 2개의 프레임 헤더 시퀀스 사이의 상호 상관(crosscorrelation)은 제2 임계치보다 낮은 다중경로 프레임 헤더의 검출방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 입력 데이터에 대하여 경판정 처리하여 수신 시퀀스를 얻는 단계는,
    상기 입력 데이터의 샘플 포인트 부호 비트에 근거하여 경판정하는 바, 샘플 포인트 부호 비트가 0이면, 경판정 결과는 0이며, 샘플 포인트 부호 비트가 1이면, 경판정 결과는 1이며, 경판정 결과가 상기 수신 시퀀스를 구성하는 단계를 포함하는 다중경로 프레임 헤더의 검출방법.
  4. 청구항 3에 있어서,
    상기 수신 시퀀스와 로컬에 사전 저장된 각 레인(lane)에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻는 단계는,
    상기 수신 시퀀스를 N개 레인에 대응하는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합(exclusive OR and summation) 연산하는 바, 상기 배타적 논리합의 길이는 상기 프레임 헤더 시퀀스의 길이와 동일하고, 상기 연산 결과는 상기 슬라이딩 배타적 논리합의 결과이며, 상기 수신 시퀀스는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합 연산하여 N개 연산 결과를 얻고, N은 1보다 큰 정수이며 n＜N인 단계를 포함하는 다중경로 프레임 헤더의 검출방법.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정하는 단계는,
    상기 연산 결과가 제2 임계치보다 작거나 같을 때, 상기 수신 시퀀스의 위치가 프레임 헤더 위치인 것으로 판정하고, 대응되는 연산에 참여하는 제n 번째 프레임 헤더 시퀀스에 대응하는 레인 번호를 얻으며, 그렇지 않을 경우 상기 수신 시퀀스의 위치가 프레임 헤더 위치가 아닌 것으로 판정하는 단계를 포함하는 다중경로 프레임 헤더의 검출방법.
  7. 다중경로 프레임 헤더의 검출장치에 있어서,
    입력 데이터에 대하여 경판정 처리하여 수신 시퀀스를 얻도록 구성되는 경판정 유닛;
    상기 수신 시퀀스와 로컬에 사전 저장된 각 레인(lane)에 대응하는 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산을 각각 진행하여 연산 결과를 얻도록 구성되는 슬라이딩 상관 유닛;
    상기 연산 결과와 기설정된 임계치를 비교하여 임계치 판정 결과를 얻도록 구성되는 임계치 판정 유닛; 및
    상기 임계치 판정 결과에 근거하여 프레임 헤더 판정 및 레인 판정하도록 구성되는 프레임 헤더 판정 및 레인 판정 유닛;을 포함하며,
    상기 임계치 판정 유닛은 또한, 상기 수신 시퀀스와 제n 번째 프레임 헤더 시퀀스에 대하여 슬라이딩 상관 연산한 연산 결과를 기설정된 제1 임계치 및 제2 임계치와 각각 비교하는 바, 상기 연산 결과가 제1 임계치보다 크거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이고, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 얻은 상기 임계치 판정 결과는 상기 수신 시퀀스와 상기 제n 번째 프레임 헤더 시퀀스가 위상반전이 아니며, n은 0보다 큰 정수인 것으로 구성되는 다중경로 프레임 헤더의 검출장치.
  8. 청구항 7에 있어서,
    상기 로컬에 사전 저장된 모든 레인에 대응하는 프레임 헤더 시퀀스에서, 각 프레임 헤더 시퀀스의 자기 상관(autocorrelations)은 제1 임계치보다 높으며 임의의 2개의 프레임 헤더 시퀀스 사이의 상호 상관(crosscorrelation)은 제2 임계치보다 낮은 다중경로 프레임 헤더의 검출장치.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 경판정 유닛은 또한, 상기 입력 데이터의 샘플 포인트 부호 비트에 근거하여 경판정하는 바, 샘플 포인트 부호 비트가 0이면, 경판정 결과는 0이며, 샘플 포인트 부호 비트가 1이면, 경판정 결과는 1이며, 경판정 결과가 상기 수신 시퀀스를 구성하도록 구성되는 다중경로 프레임 헤더의 검출장치.
  10. 청구항 9에 있어서,
    상기 슬라이딩 상관 유닛은 또한, 상기 수신 시퀀스를 N개 레인에 대응하는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합(exclusive OR and summation) 연산하는 바, 상기 배타적 논리합의 길이는 상기 프레임 헤더 시퀀스의 길이와 동일하고, 상기 연산 결과는 상기 슬라이딩 배타적 논리합의 결과이며, 상기 수신 시퀀스는 N개 프레임 헤더 시퀀스와 각각 슬라이딩 배타적 논리합 연산하여 N개 연산 결과를 얻고, N은 1보다 큰 정수이며 n＜N인 것으로 구성되는 다중경로 프레임 헤더의 검출장치.
  11. 삭제
  12. 청구항 7에 있어서,
    상기 프레임 헤더 판정 및 레인 판정 유닛은 또한, 상기 연산 결과가 제2 임계치보다 작거나 같을 때, 상기 수신 시퀀스의 위치가 프레임 헤더 위치인 것으로 판정하고, 대응되는 연산에 참여하는 제n 번째 프레임 헤더 시퀀스에 대응하는 레인 번호를 얻도록 구성되는 다중경로 프레임 헤더의 검출장치.
  13. 컴퓨터 판독 가능한 저장매체에 있어서,
    청구항 1, 청구항 2 및 청구항 6 중 어느 한 항에 따른 다중경로 프레임 헤더의 검출방법을 실행하기 위한 한 세트의 컴퓨터 실행 가능한 인스트럭션을 포함하는 컴퓨터 판독 가능한 저장매체.
KR1020177002289A 2014-06-30 2014-09-04 다중경로 프레임 헤더의 검출방법 및 장치 KR101982246B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410306377.X 2014-06-30
CN201410306377.XA CN105323033A (zh) 2014-06-30 2014-06-30 一种多路帧头检测的方法和装置
PCT/CN2014/085928 WO2016000310A1 (zh) 2014-06-30 2014-09-04 一种多路帧头检测的方法和装置

Publications (2)

Publication Number Publication Date
KR20170026517A KR20170026517A (ko) 2017-03-08
KR101982246B1 true KR101982246B1 (ko) 2019-05-29

Family

ID=55018357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177002289A KR101982246B1 (ko) 2014-06-30 2014-09-04 다중경로 프레임 헤더의 검출방법 및 장치

Country Status (6)

Country Link
EP (1) EP3163825B1 (ko)
JP (1) JP6423022B2 (ko)
KR (1) KR101982246B1 (ko)
CN (1) CN105323033A (ko)
RU (1) RU2650496C1 (ko)
WO (1) WO2016000310A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105828363B (zh) * 2016-03-30 2020-04-21 深圳科立讯通信有限公司 窄带无线数字通信时隙对齐的方法和装置
CN107437978B (zh) * 2016-05-27 2020-11-27 上海复旦微电子集团股份有限公司 数据处理方法及接收机
CN113542168A (zh) * 2020-04-14 2021-10-22 鹤壁天海电子信息系统有限公司 短波同步方法以及相关装置
CN114401078B (zh) * 2022-01-14 2023-10-31 上海工程技术大学 一种图像数据帧帧头检测方法
CN115473572B (zh) * 2022-11-14 2023-03-24 南京控维通信科技有限公司 基于双相关算法实现信号到达检测的方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060217A (ja) * 2005-08-24 2007-03-08 Fujitsu Ltd 並列信号のスキュー調整回路及びスキュー調整方法
JP2011101106A (ja) * 2009-11-04 2011-05-19 Nippon Telegr & Teleph Corp <Ntt> パラレル光伝送方法、パラレル光伝送システム、及びパラレル光送信装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704196B2 (ja) * 1988-09-07 1998-01-26 国際電信電話 株式会社 ユニークワード検出器
JP2779047B2 (ja) * 1990-07-30 1998-07-23 日本電気ホームエレクトロニクス株式会社 スペクトル拡散通信方式及びその通信システム
KR0170730B1 (ko) * 1996-01-12 1999-03-20 김광호 필드 동기신호 검출회로 및 그 방법
JP3839569B2 (ja) * 1997-11-05 2006-11-01 株式会社日立国際電気 ユニークワード検出方式
JP4198428B2 (ja) * 2002-04-05 2008-12-17 三菱電機株式会社 無線伝送装置
JP4289854B2 (ja) * 2002-09-20 2009-07-01 京セラ株式会社 無線基地装置、移動端末装置、参照信号制御方法および参照信号制御プログラム
US20050185743A1 (en) * 2004-01-14 2005-08-25 Oki Techno Centre (Singapore) Pte Ltd Apparatus for burst and timing synchronization in high-rate indoor wireless communication
JP4590969B2 (ja) * 2004-07-28 2010-12-01 ソニー株式会社 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム
JP2006140720A (ja) * 2004-11-11 2006-06-01 Nippon Hoso Kyokai <Nhk> Ｍｉｍｏチャンネル応答測定方法及び測定装置
WO2006063424A1 (en) * 2004-12-14 2006-06-22 Nortel Networks Limited Synchronization in a multiple-input/multiple-output (mimo) orthogonal frequency division multiplexing (ofdm) system for wireless applications
RU2007146445A (ru) * 2005-05-13 2009-06-20 Квэлкомм Инкорпорейтед (US) Способы и устройство для пакетирования контента для передачи по сети
JP4689456B2 (ja) * 2005-12-13 2011-05-25 京セラ株式会社 無線基地局装置及び無線通信制御方法
CN100566188C (zh) * 2006-05-27 2009-12-02 中国科学技术大学 一种脉冲峰值检波的超宽带接收方法及其接收机
JP2009118175A (ja) * 2007-11-06 2009-05-28 Japan Radio Co Ltd 受信装置
JP4636162B2 (ja) * 2008-10-10 2011-02-23 ソニー株式会社 無線通信装置及び無線通信方法
ES2670224T3 (es) * 2009-07-17 2018-05-29 Huawei Technologies Co. Ltd. Método y dispositivo para la recuperación de una trama de la unidad de transporte de canal óptico K, y sistema para la transmisión de una trama de la unidad de transporte de canal óptico K
JP4898897B2 (ja) * 2009-12-22 2012-03-21 インターナショナル・ビジネス・マシーンズ・コーポレーション タイミング相関値を用いた周波数オフセットによるデータのずれの補償
US9036999B2 (en) * 2010-07-31 2015-05-19 Alcatel Lucent Frame/symbol synchronization in coherent optical OFDM
CN102469057B (zh) * 2010-11-11 2014-04-02 上海明波通信技术有限公司 适用于突发式通信系统的帧同步方法和装置
JP2012199855A (ja) * 2011-03-23 2012-10-18 Kddi Corp 光伝送方式の偏波多重信号分離方法および該方法による送受信システム
CN103188195B (zh) * 2011-12-30 2017-05-17 国民技术股份有限公司 粗同步方法及装置
JP5863595B2 (ja) * 2012-08-13 2016-02-16 日本電信電話株式会社 タイムスロットインタリーブ伝送方法及びタイムスロットインタリーブ伝送システム
CN102970109B (zh) * 2012-11-16 2016-06-22 中兴通讯股份有限公司 一种高速多通道的数据传输方法、相关装置和系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060217A (ja) * 2005-08-24 2007-03-08 Fujitsu Ltd 並列信号のスキュー調整回路及びスキュー調整方法
JP2011101106A (ja) * 2009-11-04 2011-05-19 Nippon Telegr & Teleph Corp <Ntt> パラレル光伝送方法、パラレル光伝送システム、及びパラレル光送信装置

Also Published As

Publication number Publication date
EP3163825A1 (en) 2017-05-03
KR20170026517A (ko) 2017-03-08
EP3163825A4 (en) 2017-05-10
RU2650496C1 (ru) 2018-04-16
WO2016000310A1 (zh) 2016-01-07
EP3163825B1 (en) 2018-11-21
CN105323033A (zh) 2016-02-10
JP6423022B2 (ja) 2018-11-14
JP2017526241A (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
KR101982246B1 (ko) 다중경로 프레임 헤더의 검출방법 및 장치
KR940001758B1 (ko) 비터비 디코우더의 경로 거리값과 가지 거리값을 이용하는 동기검출방법
US10250427B2 (en) Receiver, frame synchronization method, transmitter, transmission method, and program
CN104641610B (zh) 用于估计频率误差的方法和装置
CN113300993B (zh) 比特域叠加伪随机序列与稀疏级联编码的传输方法
KR20040024986A (ko) 오에프디엠 시스템의 심볼동기 검출장치
US10911133B2 (en) Communication method and apparatuses performing the same
TW201233221A (en) Preamble detection at low signal-to-noise levels
CN106330315B (zh) 一种数据处理方法及装置
US7623467B1 (en) Wireless channel estimation
CN114143147A (zh) 一种基于深度学习的无授权大规模物联网设备检测方法
KR100759797B1 (ko) 통신 신호의 모드 및 프레임 동기를 구하는 방법 및 그장치
WO2016000372A1 (zh) 序列检测方法、装置及计算机存储介质
US20190393910A1 (en) Timing estimation device and timing estimation method
EP3080951B1 (en) Method and devices for packet selection
CN104023386A (zh) 发送端、接收端、及其帧同步方法、帧同步系统
JP6360578B1 (ja) デスキュー回路及びデスキュー方法
US20230087839A1 (en) Polarization variation monitoring system and polarization variation monitoring method
KR100943098B1 (ko) 프리앰블 이득을 갖는 신호 프레임 생성 방법 및 장치
JP2002190773A (ja) フェージングチャネルにおいて信号を検出するためのセグメント化された相関器アーキテクチャ
CN113923090A (zh) 移动设备网络的帧同步检测方法、系统和计算机存储介质
JP3423854B2 (ja) フレーム同期回路
JPS59104842A (ja) 同期情報抽出回路
JP2010068278A (ja) 帯域判定装置及び方法
JP2010283768A (ja) フレーム同期装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant