JP2002190773A - フェージングチャネルにおいて信号を検出するためのセグメント化された相関器アーキテクチャ - Google Patents
フェージングチャネルにおいて信号を検出するためのセグメント化された相関器アーキテクチャInfo
- Publication number
- JP2002190773A JP2002190773A JP2001284225A JP2001284225A JP2002190773A JP 2002190773 A JP2002190773 A JP 2002190773A JP 2001284225 A JP2001284225 A JP 2001284225A JP 2001284225 A JP2001284225 A JP 2001284225A JP 2002190773 A JP2002190773 A JP 2002190773A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- correlator
- absolute value
- output
- segmented
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Noise Elimination (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 移動局が高速で移動中の場合、シフトレジス
タに供給される信号は高速フェージングを受け位相歪み
が導入され、入力信号又は入力シーケンスの相関が失わ
れ、予期されるシーケンスと相関されるときに、低い相
関器出力を生成する。低い相関器出力は検出閾値を超え
ず、受信したシーケンスを検出できない。 【解決手段】 セグメント化された相関器アーキテクチ
ャを用いて、高速フェージング環境において既知のシー
ケンスを有する信号を検出する。サンプル又はデータの
入力シーケンスが、既知の又は予期されるシーケンスの
セグメントと個々に相関するブロックにセグメント化さ
れる。個々の相関器の出力を加算して相関器出力の和を
形成する。該和の絶対値を閾値と比較し、既知の入力シ
ーケンスが検出された時を決定する。入力シーケンスを
セグメント化し、個別にセグメントを相関付けると、シ
ーケンス全体において信号の相関を失わせる作用が低減
する。
タに供給される信号は高速フェージングを受け位相歪み
が導入され、入力信号又は入力シーケンスの相関が失わ
れ、予期されるシーケンスと相関されるときに、低い相
関器出力を生成する。低い相関器出力は検出閾値を超え
ず、受信したシーケンスを検出できない。 【解決手段】 セグメント化された相関器アーキテクチ
ャを用いて、高速フェージング環境において既知のシー
ケンスを有する信号を検出する。サンプル又はデータの
入力シーケンスが、既知の又は予期されるシーケンスの
セグメントと個々に相関するブロックにセグメント化さ
れる。個々の相関器の出力を加算して相関器出力の和を
形成する。該和の絶対値を閾値と比較し、既知の入力シ
ーケンスが検出された時を決定する。入力シーケンスを
セグメント化し、個別にセグメントを相関付けると、シ
ーケンス全体において信号の相関を失わせる作用が低減
する。
Description
【０００１】
【発明の属する技術分野】関連する主題は、本明細書と
同時出願された以下の出願に開示されている：「フェー
ジングチャネルにおいて複数シーケンスを検出し識別す
るためのセグメント化アーキテクチャ（Segmented Arch
itecture For Multiple Sequence Detection And Ident
ification In Fading Channels）」と題する米国特許出
願第０９／６６４，６４６号。本発明は通信に関し、特
に無線通信に関する。
同時出願された以下の出願に開示されている：「フェー
ジングチャネルにおいて複数シーケンスを検出し識別す
るためのセグメント化アーキテクチャ（Segmented Arch
itecture For Multiple Sequence Detection And Ident
ification In Fading Channels）」と題する米国特許出
願第０９／６６４，６４６号。本発明は通信に関し、特
に無線通信に関する。
【０００２】
【従来の技術】無線通信は、移動通信局と基地局との間
に音声またはデータの通信チャネルを作成することを含
む。通信チャネルのセットアップには、通常、移動局が
基地局によって監視されるアクセスチャネル上の一連の
記号を含むシーケンスのような既知のシーケンスを送信
することを含む。基地局は既知のシーケンスを検出し、
移動局と基地局との間の往復の遅延時間（the round tr
ip delay）差推定等の機能にこれを用いる。
に音声またはデータの通信チャネルを作成することを含
む。通信チャネルのセットアップには、通常、移動局が
基地局によって監視されるアクセスチャネル上の一連の
記号を含むシーケンスのような既知のシーケンスを送信
することを含む。基地局は既知のシーケンスを検出し、
移動局と基地局との間の往復の遅延時間（the round tr
ip delay）差推定等の機能にこれを用いる。
【０００３】移動局から基地局で受信した既知のまたは
予期されるシーケンスを検出するために、図１の検出器
等の信号検出器が実施される。信号検出器は、移動局に
よって送信され基地局によって受信されたシーケンスを
表すサンプルまたはデータを受信するシフトレジスタ１
０を備える。シフトレジスタには、既知のまたは予期さ
れるシーケンスの複製を含む相関器１２が並列接続され
る。シフトレジスタがデータを受信すると、相関器が相
関器に格納されている既知のシーケンスと、シフトレジ
スタによってシフトされているデータまたはサンプルと
比較するにつれ、データが右にシフトされる。各シフト
後に、相関器の出力が絶対値発生器１４に供給される。
絶対値発生器は、相関器の出力の絶対値を発生し、これ
を閾値回路１６に渡す。絶対値発生器は、相関器から受
信する絶対値の二乗も発生しうることに留意されたい。
閾値回路は、絶対値発生器の出力を閾値と比較して、シ
フトレジスタを通してシフトされたデータと、相関器内
の既知のシーケンスとがマッチまたは略マッチするとき
を決定する。絶対値発生器の出力が閾値を超える場合
に、シーケンスが検出される。
予期されるシーケンスを検出するために、図１の検出器
等の信号検出器が実施される。信号検出器は、移動局に
よって送信され基地局によって受信されたシーケンスを
表すサンプルまたはデータを受信するシフトレジスタ１
０を備える。シフトレジスタには、既知のまたは予期さ
れるシーケンスの複製を含む相関器１２が並列接続され
る。シフトレジスタがデータを受信すると、相関器が相
関器に格納されている既知のシーケンスと、シフトレジ
スタによってシフトされているデータまたはサンプルと
比較するにつれ、データが右にシフトされる。各シフト
後に、相関器の出力が絶対値発生器１４に供給される。
絶対値発生器は、相関器の出力の絶対値を発生し、これ
を閾値回路１６に渡す。絶対値発生器は、相関器から受
信する絶対値の二乗も発生しうることに留意されたい。
閾値回路は、絶対値発生器の出力を閾値と比較して、シ
フトレジスタを通してシフトされたデータと、相関器内
の既知のシーケンスとがマッチまたは略マッチするとき
を決定する。絶対値発生器の出力が閾値を超える場合
に、シーケンスが検出される。
【０００４】基地局が検索窓と呼ばれる時間期間でシー
ケンスを検出しようとすることに留意されたい。検索窓
は、通常、受信したシーケンスのサンプル期間のＮ倍で
ある。シフトレジスタ１０は、初期サンプルセットで埋
められると、Ｎ−１回新しいサンプルをシフトインする
と共に、古いサンプルをシフトアウトする。この結果、
シフトレジスタ１０に提供されるサンプル間の時間期間
をＮ倍したものに等しい検索窓にわたり、予期されるシ
ーケンスの検出をＮ回試みることになる。検出されたシ
ーケンスの検索窓における位置は、相関器の出力の１つ
が閾値を越える場合に、シフトレジスタ１０により行わ
れるシフトの数によって決定される。検索窓における検
出されたシーケンスの位置は、移動局と基地局との間の
往復遅延の測度である。
ケンスを検出しようとすることに留意されたい。検索窓
は、通常、受信したシーケンスのサンプル期間のＮ倍で
ある。シフトレジスタ１０は、初期サンプルセットで埋
められると、Ｎ−１回新しいサンプルをシフトインする
と共に、古いサンプルをシフトアウトする。この結果、
シフトレジスタ１０に提供されるサンプル間の時間期間
をＮ倍したものに等しい検索窓にわたり、予期されるシ
ーケンスの検出をＮ回試みることになる。検出されたシ
ーケンスの検索窓における位置は、相関器の出力の１つ
が閾値を越える場合に、シフトレジスタ１０により行わ
れるシフトの数によって決定される。検索窓における検
出されたシーケンスの位置は、移動局と基地局との間の
往復遅延の測度である。
【０００５】
【発明が解決しようとする課題】移動局が高速で移動中
の自動車または列車内にある場合、シフトレジスタに供
給される信号は高速フェージングを受け、これによって
位相歪みが導入される。その結果、入力信号または入力
シーケンスの相関が失われ、予期されるシーケンスと相
関されるときに、低い相関器出力を生成する。低い相関
器出力は検出閾値を超えず、その結果受信したシーケン
スを検出できない。
の自動車または列車内にある場合、シフトレジスタに供
給される信号は高速フェージングを受け、これによって
位相歪みが導入される。その結果、入力信号または入力
シーケンスの相関が失われ、予期されるシーケンスと相
関されるときに、低い相関器出力を生成する。低い相関
器出力は検出閾値を超えず、その結果受信したシーケン
スを検出できない。
【０００６】
【課題を解決するための手段】本発明は、セグメント化
された相関器アーキテクチャを用いて、高速フェージン
グ環境において既知のシーケンスの検出を提供する。サ
ンプルまたはデータの入力ストリームは、既知のまたは
予期されるシーケンスのセグメントに個々に相関するブ
ロックにセグメント化される。個々の相関器の出力を加
算して、相関器出力の和を形成する。該和の絶対値を閾
値と比較し、既知の入力シーケンスが検出されたときを
決定する。入力シーケンスをセグメント化し、別個にセ
グメントを相関付けると、シーケンス全体において信号
の相関を失わせる作用が低減する。
された相関器アーキテクチャを用いて、高速フェージン
グ環境において既知のシーケンスの検出を提供する。サ
ンプルまたはデータの入力ストリームは、既知のまたは
予期されるシーケンスのセグメントに個々に相関するブ
ロックにセグメント化される。個々の相関器の出力を加
算して、相関器出力の和を形成する。該和の絶対値を閾
値と比較し、既知の入力シーケンスが検出されたときを
決定する。入力シーケンスをセグメント化し、別個にセ
グメントを相関付けると、シーケンス全体において信号
の相関を失わせる作用が低減する。
【０００７】
【発明の実施の形態】図２は、セグメント化された相関
器アーキテクチャを用いた信号検出器の機能ブロック図
を示す。基地局が入力信号または入力シーケンスを受信
し、該入力信号を表すサンプルまたはデータが入力シフ
トレジスタ３０を通してシフトされる。初期のＫ個のサ
ンプルがシフトレジスタ３０にシフトされた後、シフト
レジスタの出力が相関器３２、３４、および３６に提供
される。この結果、Ｋサンプルが個々の相関するブロッ
クにセグメント化される。ブロックは、シフトレジスタ
３０からの連続サンプルまたは非連続サンプルを含むこ
とができる。３個の相関器しか図に示していないが、任
意の数の相関器を使用しうることに留意されたい。一実
施形態において、入力信号を表すサンプルのセットがＫ
ビット長であり、検出すべきシーケンスにはＬ個のシン
ボルがある場合、Ｌ個の相関器が用いることができる。
ここで、各相関器はＫ／Ｌのタップを有する。その結
果、相関器３２は、シフトレジスタ３０からビット０〜
Ｋ／Ｌ−１を受信し、相関器３４は、シフトレジスタ３
０からビットＫ／Ｌ〜（２Ｋ／Ｌ）−１を受信し、相関
器３６はシフトレジスタ３０からビット（（Ｌ−１）
Ｋ）／Ｌ〜（Ｋ−１）を受信する。たとえば、入力シフ
トレジスタが４，０９６のサンプルを格納し（Ｋ＝４，
０９６）、検出すべきシーケンスに１６個のシンボルが
ある場合、それぞれ２５６タップの１６個の相関器（Ｌ
＝１６）が用いられる。入力データストリームが入力シ
フトレジスタ３０を通してシフトされると、各相関器
は、シフトレジスタによって提供されるデータを既知の
または予期されるシーケンスのセグメントと相関させ、
そうすることで、加算器４０への出力を生成する。加算
器４０は、相関器の出力を加算し、和を絶対値発生器４
２に提供する。絶対値発生器４２は絶対値を発生する
か、別の実施形態では、絶対値の二乗を発生する。絶対
値発生器の出力は閾値器４４に提供される。閾値器４４
を用いて、絶対値発生器４２からの出力を所定の閾値と
比較し、入力シフトレジスタ３０に含まれているシーケ
ンスが、相関器３２〜３６に係数として格納されている
既知のシーケンスのセグメントで表される既知のシーケ
ンスにマッチあるいは略マッチするか否かを判断する。
絶対値発生器４２の出力が所定の閾値を越えるときに、
既知の信号またはシーケンスが検出される。
器アーキテクチャを用いた信号検出器の機能ブロック図
を示す。基地局が入力信号または入力シーケンスを受信
し、該入力信号を表すサンプルまたはデータが入力シフ
トレジスタ３０を通してシフトされる。初期のＫ個のサ
ンプルがシフトレジスタ３０にシフトされた後、シフト
レジスタの出力が相関器３２、３４、および３６に提供
される。この結果、Ｋサンプルが個々の相関するブロッ
クにセグメント化される。ブロックは、シフトレジスタ
３０からの連続サンプルまたは非連続サンプルを含むこ
とができる。３個の相関器しか図に示していないが、任
意の数の相関器を使用しうることに留意されたい。一実
施形態において、入力信号を表すサンプルのセットがＫ
ビット長であり、検出すべきシーケンスにはＬ個のシン
ボルがある場合、Ｌ個の相関器が用いることができる。
ここで、各相関器はＫ／Ｌのタップを有する。その結
果、相関器３２は、シフトレジスタ３０からビット０〜
Ｋ／Ｌ−１を受信し、相関器３４は、シフトレジスタ３
０からビットＫ／Ｌ〜（２Ｋ／Ｌ）−１を受信し、相関
器３６はシフトレジスタ３０からビット（（Ｌ−１）
Ｋ）／Ｌ〜（Ｋ−１）を受信する。たとえば、入力シフ
トレジスタが４，０９６のサンプルを格納し（Ｋ＝４，
０９６）、検出すべきシーケンスに１６個のシンボルが
ある場合、それぞれ２５６タップの１６個の相関器（Ｌ
＝１６）が用いられる。入力データストリームが入力シ
フトレジスタ３０を通してシフトされると、各相関器
は、シフトレジスタによって提供されるデータを既知の
または予期されるシーケンスのセグメントと相関させ、
そうすることで、加算器４０への出力を生成する。加算
器４０は、相関器の出力を加算し、和を絶対値発生器４
２に提供する。絶対値発生器４２は絶対値を発生する
か、別の実施形態では、絶対値の二乗を発生する。絶対
値発生器の出力は閾値器４４に提供される。閾値器４４
を用いて、絶対値発生器４２からの出力を所定の閾値と
比較し、入力シフトレジスタ３０に含まれているシーケ
ンスが、相関器３２〜３６に係数として格納されている
既知のシーケンスのセグメントで表される既知のシーケ
ンスにマッチあるいは略マッチするか否かを判断する。
絶対値発生器４２の出力が所定の閾値を越えるときに、
既知の信号またはシーケンスが検出される。
【０００８】入力データはシフトレジスタ３０を通して
シフトされて検査され、入力信号サンプル期間Ｎ個分の
検索窓が検査されるまで、既知のまたは予期されるシー
ケンスの検出を試みる。これは、入力信号の初期Ｋサン
プルを検査してから、次のＮ−１の新しいＫサンプルの
セットそれぞれを検査することで達成される。シフトレ
ジスタ３０が新しい入力信号サンプルをシフトインし、
最も古いサンプルをシフトアウトする度に、新しいＫサ
ンプルのセットが生成される。検出されるシーケンスの
検索窓における位置は、絶対値発生器４２の出力が所定
の閾値を越えるときに、シフトレジスタ３０によって行
われるシフトの数によって決定される。
シフトされて検査され、入力信号サンプル期間Ｎ個分の
検索窓が検査されるまで、既知のまたは予期されるシー
ケンスの検出を試みる。これは、入力信号の初期Ｋサン
プルを検査してから、次のＮ−１の新しいＫサンプルの
セットそれぞれを検査することで達成される。シフトレ
ジスタ３０が新しい入力信号サンプルをシフトインし、
最も古いサンプルをシフトアウトする度に、新しいＫサ
ンプルのセットが生成される。検出されるシーケンスの
検索窓における位置は、絶対値発生器４２の出力が所定
の閾値を越えるときに、シフトレジスタ３０によって行
われるシフトの数によって決定される。
【０００９】図３は、高速フェージングおよび深刻さの
より低いフェージング環境の双方にセグメント化された
相関器を用いる信号検出器の機能ブロック図を示す。入
力シフトレジスタ６０は、入力信号のサンプルを受信
し、左から右にシフトする。シフトレジスタ６０の出力
は、相関器６２〜６６に提供される。相関器は、既知ま
たは予期される入力シーケンスのセグメントを表す係数
を有する。各相関器の出力は、絶対値発生器６８および
マルチプレクサ７０の双方に提供される。上述したよう
に、絶対値発生器６８は、相関器出力の出力の絶対値ま
たは絶対値の二乗を発生し、結果をマルチプレクサ７０
に提供する。マルチプレクサ７０を用いて、相関器の出
力か、または絶対値発生器の出力かを選択する。深刻さ
がより低いフェージング環境において信号検出を行う場
合、すなわち、入力信号が低速フェージングを有すると
予期される場合、マルチプレクサ７０は、相関器の出力
を直接選択するよう設定される。入力信号が高速フェー
ジングを有すると予期される環境においては、マルチプ
レクサ７０は、絶対値発生器６８の出力を選択するよう
設定される。各マルチプレクサ７０の出力は加算器７２
に提供され、加算器７２はすべてのマルチプレクサの出
力を加算する。加算器７２の出力は、マルチプレクサ７
４および絶対値発生器７８の双方に提供される。深刻さ
のより低いフェージング環境においては、マルチプレク
サ７４は、絶対値発生器７８の出力を選択して、その出
力を閾値器８０に提供するよう設定される。高速フェー
ジング環境においては、マルチプレクサ７４は、加算器
７２の出力を閾値器８０に直接提供するように設定され
る。上述したように、閾値器８０を用いて、マルチプレ
クサ７４が提供する結果を既知の閾値と比較し、既知の
または予期されるシーケンスが検出されたかを否かを判
断する。
より低いフェージング環境の双方にセグメント化された
相関器を用いる信号検出器の機能ブロック図を示す。入
力シフトレジスタ６０は、入力信号のサンプルを受信
し、左から右にシフトする。シフトレジスタ６０の出力
は、相関器６２〜６６に提供される。相関器は、既知ま
たは予期される入力シーケンスのセグメントを表す係数
を有する。各相関器の出力は、絶対値発生器６８および
マルチプレクサ７０の双方に提供される。上述したよう
に、絶対値発生器６８は、相関器出力の出力の絶対値ま
たは絶対値の二乗を発生し、結果をマルチプレクサ７０
に提供する。マルチプレクサ７０を用いて、相関器の出
力か、または絶対値発生器の出力かを選択する。深刻さ
がより低いフェージング環境において信号検出を行う場
合、すなわち、入力信号が低速フェージングを有すると
予期される場合、マルチプレクサ７０は、相関器の出力
を直接選択するよう設定される。入力信号が高速フェー
ジングを有すると予期される環境においては、マルチプ
レクサ７０は、絶対値発生器６８の出力を選択するよう
設定される。各マルチプレクサ７０の出力は加算器７２
に提供され、加算器７２はすべてのマルチプレクサの出
力を加算する。加算器７２の出力は、マルチプレクサ７
４および絶対値発生器７８の双方に提供される。深刻さ
のより低いフェージング環境においては、マルチプレク
サ７４は、絶対値発生器７８の出力を選択して、その出
力を閾値器８０に提供するよう設定される。高速フェー
ジング環境においては、マルチプレクサ７４は、加算器
７２の出力を閾値器８０に直接提供するように設定され
る。上述したように、閾値器８０を用いて、マルチプレ
クサ７４が提供する結果を既知の閾値と比較し、既知の
または予期されるシーケンスが検出されたかを否かを判
断する。
【００１０】図４は、セグメント化された時分割多重相
関器アーキテクチャを用いた検出器アーキテクチャを示
す。この例において、検索窓はサンプル期間のＮ個分の
長さであり、ＮはＫ／Ｌ以下である。Ｋサンプルの入力
シーケンスは、長さＫ／ＬのＬ個のセグメントにセグメ
ント化される。入力シフトレジスタ９０は、各セグメン
トについてデータを左から右にＮ−１回シフトし、そう
することでＮセットのＫ／Ｌサンプルを相関器９２に提
供する。この結果、相関器９２が各セグメントごとにＮ
個の出力を生成する。この例では、Ｌ個の異なるセグメ
ントがあるため、Ｌ個の異なる係数セットが相関器９２
に提供される。ここで、各係数セットは、代表的な予期
されるシーケンスセグメントを表す。最初のセグメント
が相関器９２に提供されると、最初のセットのＫ／Ｌ係
数もまた該相関器に提供される。同様に、二番目のセグ
メントのＫ／Ｌサンプルが相関器９２に提供され、第２
のセットのＫ／Ｌ係数が相関器に提供される。このプロ
セスは、サンプルの最後のすなわちＬ番目のセグメント
が相関器９２に提供されるまで続けられる。各セグメン
トについて、相関器９２のＮ個の異なる出力が、絶対値
発生器９４およびマルチプレクサ９６の双方に提供され
る。上述したように、絶対値発生器９４は、相関器９２
の出力の絶対値、または絶対値の二乗をとることができ
る。高速フェージング環境で信号検出を行う場合、マル
チプレクサ９６は、絶対値発生器９４の出力を選択して
これを累算器１００に提供する。深刻さがより低いフェ
ージング環境では、マルチプレクサ９６は相関器９２の
出力を選択し、これを累算器１００に提供する。各セグ
メントごとに、検索窓での異なる位置にそれぞれ関連す
るＮ個の別個の累積が生成され、格納される。その結
果、入力データストリームがＬセグメントに分割される
場合、累積器１００はＮ個の別個の累積それぞれにＬ個
の値を累積する。Ｌ個の値がＮ個の累積器それぞれに累
積された後、累積器１００の出力が閾値器１０２に提供
され、ここでＮ個の累積のうちのいずれかが、既知のシ
ーケンスの検出を示す閾値とクロスしたか否かを判断す
る。検出されたシーケンスの検索窓における位置は、Ｎ
個の累積のいずれが閾値を超えるかによって示される。
累積がＬ個のセグメントについて完了した後、かつＮ個
の累積すべてを閾値と比較した後、累積器１００および
シフトレジスタ９０がクリアされ、プロセスが次の信号
受信期間の開始において繰り返される。
関器アーキテクチャを用いた検出器アーキテクチャを示
す。この例において、検索窓はサンプル期間のＮ個分の
長さであり、ＮはＫ／Ｌ以下である。Ｋサンプルの入力
シーケンスは、長さＫ／ＬのＬ個のセグメントにセグメ
ント化される。入力シフトレジスタ９０は、各セグメン
トについてデータを左から右にＮ−１回シフトし、そう
することでＮセットのＫ／Ｌサンプルを相関器９２に提
供する。この結果、相関器９２が各セグメントごとにＮ
個の出力を生成する。この例では、Ｌ個の異なるセグメ
ントがあるため、Ｌ個の異なる係数セットが相関器９２
に提供される。ここで、各係数セットは、代表的な予期
されるシーケンスセグメントを表す。最初のセグメント
が相関器９２に提供されると、最初のセットのＫ／Ｌ係
数もまた該相関器に提供される。同様に、二番目のセグ
メントのＫ／Ｌサンプルが相関器９２に提供され、第２
のセットのＫ／Ｌ係数が相関器に提供される。このプロ
セスは、サンプルの最後のすなわちＬ番目のセグメント
が相関器９２に提供されるまで続けられる。各セグメン
トについて、相関器９２のＮ個の異なる出力が、絶対値
発生器９４およびマルチプレクサ９６の双方に提供され
る。上述したように、絶対値発生器９４は、相関器９２
の出力の絶対値、または絶対値の二乗をとることができ
る。高速フェージング環境で信号検出を行う場合、マル
チプレクサ９６は、絶対値発生器９４の出力を選択して
これを累算器１００に提供する。深刻さがより低いフェ
ージング環境では、マルチプレクサ９６は相関器９２の
出力を選択し、これを累算器１００に提供する。各セグ
メントごとに、検索窓での異なる位置にそれぞれ関連す
るＮ個の別個の累積が生成され、格納される。その結
果、入力データストリームがＬセグメントに分割される
場合、累積器１００はＮ個の別個の累積それぞれにＬ個
の値を累積する。Ｌ個の値がＮ個の累積器それぞれに累
積された後、累積器１００の出力が閾値器１０２に提供
され、ここでＮ個の累積のうちのいずれかが、既知のシ
ーケンスの検出を示す閾値とクロスしたか否かを判断す
る。検出されたシーケンスの検索窓における位置は、Ｎ
個の累積のいずれが閾値を超えるかによって示される。
累積がＬ個のセグメントについて完了した後、かつＮ個
の累積すべてを閾値と比較した後、累積器１００および
シフトレジスタ９０がクリアされ、プロセスが次の信号
受信期間の開始において繰り返される。
【００１１】図５は、図４の時分割多重化相関アーキテ
クチャを用いて、信号の検出がどのように達成されるか
を示すフローチャートである。最初に、累積器１００お
よびシフトレジスタ９０がクリアされる。ステップ１２
０において、プロセスは、基地局の次の信号受信期間の
開始を待つ。信号受信期間が開始すると、ステップ１２
２が実行され、ここでシフトレジスタ９０に入力信号の
最初のＫ／Ｌサンプルがロードされる。ステップ１２４
においてインデックスλが１に等しくセットされ、ステ
ップ１２６においてインデックスｎが０に等しくセット
される。ステップ１２８において、係数セットλが相関
器９２に提供される。ステップ１３０において、シフト
レジスタ９０からの最新のＫ／Ｌサンプルセットが相関
器９２に提供される。相関器９２の結果得られる出力が
絶対値発生器９４およびマルチプレクサ９６に提供され
た後、マルチプレクサ９６の出力は累積器１００に提供
され、ステップ１３２においてその結果は累積器ｎに追
加される。ステップ１３４において、インデックスｎは
ｎ＋１に等しくセットされる。ステップ１３６におい
て、インデックスｎが検索窓におけるサンプル期間の数
であるＮに等しいか否かを決定する。インデックスｎが
Ｎ未満である場合、ステップ１３８が実行され、ここで
入力信号の新しいサンプルがシフトレジスタ９０にシフ
トインされ、最も古いサンプルがシフトレジスタからシ
フトアウトされる。ステップ１３８において、ステップ
１３０が実行され、ここでシフトレジスタ９０からの最
新のＫ／Ｌサンプルセットが相関器９２に提供される。
このプロセスは、ＮセットのＫ／Ｌサンプルが検査され
るまで、かつ各結果が累積器１００内の対応するｎ累積
に格納されるまで続けられる。Ｎセットの入力サンプル
が評価されると、ステップ１３６がｎ＝Ｎであると判断
し、ステップ１４０が実行される。ステップ１４０にお
いて、インデックスλがλ＋１に等しくセットされる。
ステップ１４２において、インデックスλがＬよりも大
きいか否かが判断される。インデックスλがＬ以下であ
る場合、ステップ１４４が実行され、検査のために、シ
フトレジスタ９０に次のセグメントが提供される。ステ
ップ１４４において、入力信号のＫ／Ｌ−Ｎ＋１の新し
いサンプルがシフトレジスタ９０にシフトインされ、Ｋ
／Ｌ−Ｎ＋１の古いサンプルがシフトレジスタからシフ
トアウトされる。ステップ１４４の後、ステップ１２６
が実行され、ここでインデックスｎが０に等しくセット
され、ステップ１２８が実行され、ここで相関器９２に
使用すべき次の係数セットが提供される。先行セグメン
トのように、ＮセットのＫ／Ｌサンプルが検査され、累
積器１００におけるＮ個の別個の累積に累積されるＮ出
力を生成する。ステップ１４２に戻り、λがＬよりも大
きいと判断された場合、ステップ１４６が実行される。
インデックスλはＬよりも大きいため、入力信号に関係
するすべてのセグメントが検査されている。ステップ１
４６において、累積器１４４それぞれにおけるＬ値のＮ
個の各累積が、閾値器１０２において所定の閾値と比較
され、既知の信号またはシーケンスが検出されたか否か
を判断する。閾値を超える特定の累積ｎ（但し、ｎは０
〜Ｎ−１に等しい）が、検索窓における検出された信号
の位置を決定する。ステップ１４６後、ステップ１４８
が実行され、ここで累積器１００およびシフトレジスタ
９０がクリアされる。次に、ステップ１２０が実行さ
れ、プロセスは再び、基地局の次の信号受信期間の開始
を待つ。
クチャを用いて、信号の検出がどのように達成されるか
を示すフローチャートである。最初に、累積器１００お
よびシフトレジスタ９０がクリアされる。ステップ１２
０において、プロセスは、基地局の次の信号受信期間の
開始を待つ。信号受信期間が開始すると、ステップ１２
２が実行され、ここでシフトレジスタ９０に入力信号の
最初のＫ／Ｌサンプルがロードされる。ステップ１２４
においてインデックスλが１に等しくセットされ、ステ
ップ１２６においてインデックスｎが０に等しくセット
される。ステップ１２８において、係数セットλが相関
器９２に提供される。ステップ１３０において、シフト
レジスタ９０からの最新のＫ／Ｌサンプルセットが相関
器９２に提供される。相関器９２の結果得られる出力が
絶対値発生器９４およびマルチプレクサ９６に提供され
た後、マルチプレクサ９６の出力は累積器１００に提供
され、ステップ１３２においてその結果は累積器ｎに追
加される。ステップ１３４において、インデックスｎは
ｎ＋１に等しくセットされる。ステップ１３６におい
て、インデックスｎが検索窓におけるサンプル期間の数
であるＮに等しいか否かを決定する。インデックスｎが
Ｎ未満である場合、ステップ１３８が実行され、ここで
入力信号の新しいサンプルがシフトレジスタ９０にシフ
トインされ、最も古いサンプルがシフトレジスタからシ
フトアウトされる。ステップ１３８において、ステップ
１３０が実行され、ここでシフトレジスタ９０からの最
新のＫ／Ｌサンプルセットが相関器９２に提供される。
このプロセスは、ＮセットのＫ／Ｌサンプルが検査され
るまで、かつ各結果が累積器１００内の対応するｎ累積
に格納されるまで続けられる。Ｎセットの入力サンプル
が評価されると、ステップ１３６がｎ＝Ｎであると判断
し、ステップ１４０が実行される。ステップ１４０にお
いて、インデックスλがλ＋１に等しくセットされる。
ステップ１４２において、インデックスλがＬよりも大
きいか否かが判断される。インデックスλがＬ以下であ
る場合、ステップ１４４が実行され、検査のために、シ
フトレジスタ９０に次のセグメントが提供される。ステ
ップ１４４において、入力信号のＫ／Ｌ−Ｎ＋１の新し
いサンプルがシフトレジスタ９０にシフトインされ、Ｋ
／Ｌ−Ｎ＋１の古いサンプルがシフトレジスタからシフ
トアウトされる。ステップ１４４の後、ステップ１２６
が実行され、ここでインデックスｎが０に等しくセット
され、ステップ１２８が実行され、ここで相関器９２に
使用すべき次の係数セットが提供される。先行セグメン
トのように、ＮセットのＫ／Ｌサンプルが検査され、累
積器１００におけるＮ個の別個の累積に累積されるＮ出
力を生成する。ステップ１４２に戻り、λがＬよりも大
きいと判断された場合、ステップ１４６が実行される。
インデックスλはＬよりも大きいため、入力信号に関係
するすべてのセグメントが検査されている。ステップ１
４６において、累積器１４４それぞれにおけるＬ値のＮ
個の各累積が、閾値器１０２において所定の閾値と比較
され、既知の信号またはシーケンスが検出されたか否か
を判断する。閾値を超える特定の累積ｎ（但し、ｎは０
〜Ｎ−１に等しい）が、検索窓における検出された信号
の位置を決定する。ステップ１４６後、ステップ１４８
が実行され、ここで累積器１００およびシフトレジスタ
９０がクリアされる。次に、ステップ１２０が実行さ
れ、プロセスは再び、基地局の次の信号受信期間の開始
を待つ。
【００１２】図２〜図４に示すアーキテクチャは、ブロ
ック図に示される機能を行う、各ブロックに関連する個
々の回路、特定用途向け集積回路（ＡＳＩＣ）、または
デジタル信号プロセッサ（ＤＳＰ）等の汎用プロセッサ
を用いて実行しうることに留意されたい。
ック図に示される機能を行う、各ブロックに関連する個
々の回路、特定用途向け集積回路（ＡＳＩＣ）、または
デジタル信号プロセッサ（ＤＳＰ）等の汎用プロセッサ
を用いて実行しうることに留意されたい。
【図１】従来技術による信号検出アーキテクチャを示
す。
す。
【図２】セグメント化された相関器アーキテクチャを示
す。
す。
【図３】高速フェージングおよび深刻さのより低いフェ
ージング環境の双方に用いられるセグメント化された相
関器アーキテクチャを示す。
ージング環境の双方に用いられるセグメント化された相
関器アーキテクチャを示す。
【図４】セグメント化された時分割多重相関器アーキテ
クチャを示す。
クチャを示す。
【図５】セグメント化された時分割多重相関器アーキテ
クチャを用いる信号検出のフローチャートである。
クチャを用いる信号検出のフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーヴン アンドリュー ウッド イギリス国 ビーエス８ ４エヌキュー ブリストル，ホットウェルズ，ホットウェ ル ロード 307 フラット ４ (72)発明者 グレゴリー ジェー．ロクロウスキ アメリカ合衆国 07405 ニュージャーシ ィ，キネロン，チェリー ツリー レーン 14 (72)発明者 ウッドソン デール ウィン アメリカ合衆国 07920 ニュージャーシ ィ，バスキング リッジ，ジュニパー ウ ェイ 56 Ｆターム(参考） 5K052 BB01 DD03 EE30 FF05 GG43 5K067 AA02 AA33 BB03 BB04 BB43 DD43 EE02 EE10 HH21 HH22
Claims (5)
- 【請求項１】 信号を表すサンプルのシーケンスを受信
するステップと、 前記サンプルのシーケンスをセグメント化して、複数の
セグメント化シーケンスを形成するステップと、 前記複数のセグメント化シーケンスそれぞれを複数の既
知のシーケンスの１つと相関付けて、複数の相関値を生
成するステップと、 前記複数の相関値を加算して、総相関出力を生成するス
テップと、 前記総相関出力を閾値と比較するステップと、を含むこ
とを特徴とする、信号を検出する方法。 - 【請求項２】 前記総相関出力は、前記複数の相関値の
和の絶対値であることを特徴とする、請求項１記載の方
法。 - 【請求項３】 前記総相関出力は、前記複数の相関値の
和の絶対値の二乗であることを特徴とする、請求項１記
載の方法。 - 【請求項４】 信号を表すサンプルシーケンスを受信す
るステップと、 前記サンプルシーケンスをセグメント化して、複数のセ
グメント化シーケンスを形成するステップと、 前記複数のセグメント化シーケンスそれぞれを複数の既
知のシーケンスの１つと相関付けて、複数の相関値を生
成するステップと、 前記相関値の絶対値をとり、絶対値出力を生成するステ
ップと、 前記複数の絶対値出力を加算して、和を生成するステッ
プと、 前記和および前記和の絶対値のうちの一方を選択し、選
択された出力を生成するステップと、 前記選択された出力を閾値と比較するステップと、 を含むことを特徴とする、信号を検出する方法。 - 【請求項５】 前記絶対値をとるステップは、前記相関
和の絶対値を二乗して、前記絶対値出力を生成すること
を含むことを特徴とする、請求項４記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US66551100A | 2000-09-19 | 2000-09-19 | |
| US09/665511 | 2000-09-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190773A true JP2002190773A (ja) | 2002-07-05 |
Family
ID=24670401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284225A Pending JP2002190773A (ja) | 2000-09-19 | 2001-09-19 | フェージングチャネルにおいて信号を検出するためのセグメント化された相関器アーキテクチャ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1189357A1 (ja) |
| JP (1) | JP2002190773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160060080A (ko) * | 2013-09-20 | 2016-05-27 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 자동 간섭 방지 웨이크업 수신기 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8228971B2 (en) | 2008-07-29 | 2012-07-24 | Agere Systems Inc. | Technique for searching for a preamble signal in a spread spectrum signal using a fast Hadamard transform |
| US20130170576A1 (en) * | 2011-12-30 | 2013-07-04 | John Qingchong Liu | Assembly and Method for Detecting Multiple Level Signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5579338A (en) * | 1992-06-29 | 1996-11-26 | Mitsubishi Denki Kabushiki Kaisha | Spread spectrum receiver using partial correlations |
| US5960048A (en) * | 1996-03-26 | 1999-09-28 | Telefonaktiebolaget Lm Ericsson | Method and an arrangement for receiving a symbol sequence |
| US6028887A (en) * | 1996-07-12 | 2000-02-22 | General Electric Company | Power efficient receiver |
| US6363105B1 (en) * | 1998-02-17 | 2002-03-26 | Ericsson Inc. | Flexible sliding correlator for direct sequence spread spectrum systems |
-
2001
- 2001-04-02 EP EP01303122A patent/EP1189357A1/en not_active Withdrawn
- 2001-09-19 JP JP2001284225A patent/JP2002190773A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160060080A (ko) * | 2013-09-20 | 2016-05-27 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 자동 간섭 방지 웨이크업 수신기 |
| JP2016536822A (ja) * | 2013-09-20 | 2016-11-24 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガンＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｍｉｃｈｉｇａｎ | 自動干渉除去を有するウエイクアップ・レシーバ |
| KR102196172B1 (ko) * | 2013-09-20 | 2020-12-29 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 자동 간섭 방지 웨이크업 수신기 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1189357A1 (en) | 2002-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5084079B2 (ja) | フェージングチャネルにおいて複数シーケンスを検出し識別するためのセグメント化アーキテクチャ | |
| KR100958562B1 (ko) | 무선 트랜스시버에서 채널 추정 노이즈를 감소시키는 장치및 방법 | |
| JPH07202753A (ja) | 符号分割多元接続および直接スペクトル拡散方式で連続判定方式を有する２重ドエル最ゆう法による獲得方法およびその装置 | |
| MXPA01013040A (es) | Metodo y aparato para la rapida adquisicion de wcdma. | |
| JPH09511893A (ja) | 受信器、及び受信器に拡散コードを発生する方法 | |
| JP2005505966A5 (ja) | ||
| JP2003529236A (ja) | 電力スペクトル密度推定に基づくデータ伝送速度の決定 | |
| JPH09135234A (ja) | ダイレクトシーケンススペクトル拡散リンク用短バースト捕捉回路 | |
| KR100900669B1 (ko) | 무선 사설망 지그비 수신기 및 그 수신 방법 | |
| SE516144C2 (sv) | Tidssynkronisering av en mottagare i ett digitalt radiotelefonsystem | |
| US8194802B2 (en) | Apparatus and method for detecting cyclic prefix length in mobile communication system | |
| CN112543162A (zh) | 一种基于Costas序列的短波通信时频联合同步方法 | |
| RU2650496C1 (ru) | Способ и устройство для обнаружения заголовка кадра многоканального сигнала | |
| JP2000504539A (ja) | インパルス応答を計算する方法及び受信器 | |
| JP2003188769A (ja) | 同期捕捉方法および装置 | |
| FR2841407A1 (fr) | Procede d'optimisation de la recherche de cellules dans un reseau de telecommunication mobile | |
| JP2002190773A (ja) | フェージングチャネルにおいて信号を検出するためのセグメント化された相関器アーキテクチャ | |
| KR100268135B1 (ko) | 분산 표본 전송을 통한 피엔(pn) 시퀀스의 고속 포착 장치 및 방법 | |
| JP2734956B2 (ja) | スペクトラム拡散用ｐｎ符号同期方法 | |
| JP2002500466A (ja) | コード変調通信システムの同期獲得のシステムと装置 | |
| CN109150234B (zh) | 一种基于直接差分相干积累的直扩信号传输方法 | |
| KR20210128161A (ko) | 인지 무선 통신을 위한 순환 신경망 기반 스펙트럼 센싱 방법 및 장치 | |
| JP2000514968A (ja) | 遅延推定方法及び受信機 | |
| KR100655660B1 (ko) | 무선랜 프리앰블 신호 검출 장치 및 그의 신호 검출 및타이밍 검출 방법 | |
| JP4443269B2 (ja) | スペクトラム拡散レーダ装置における評価方法およびスペクトラム拡散レーダ装置 |