KR101947296B1 - 기밀 밀봉용 덮개재의 제조 방법, 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지의 제조 방법 - Google Patents

기밀 밀봉용 덮개재의 제조 방법, 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지의 제조 방법 Download PDF

Info

Publication number
KR101947296B1
KR101947296B1 KR1020177012480A KR20177012480A KR101947296B1 KR 101947296 B1 KR101947296 B1 KR 101947296B1 KR 1020177012480 A KR1020177012480 A KR 1020177012480A KR 20177012480 A KR20177012480 A KR 20177012480A KR 101947296 B1 KR101947296 B1 KR 101947296B1
Authority
KR
South Korea
Prior art keywords
plated
hermetic sealing
forming
sealing lid
plating
Prior art date
Application number
KR1020177012480A
Other languages
English (en)
Other versions
KR20170076701A (ko
Inventor
마사유키 요코타
마사하루 야마모토
Original Assignee
히타치 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 긴조쿠 가부시키가이샤 filed Critical 히타치 긴조쿠 가부시키가이샤
Publication of KR20170076701A publication Critical patent/KR20170076701A/ko
Application granted granted Critical
Publication of KR101947296B1 publication Critical patent/KR101947296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C25D7/0621—In horizontal cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/133—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials for electromechanical delay lines or filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

이 기밀 밀봉용 덮개재(1, 201, 301)의 제조 방법은, 내식성을 갖는 금속판(40)의 표면에 Ni 도금층(11, 12, 41)을 형성하여 Ni 도금 금속판(70, 170)을 형성하는 공정과, Ni 도금 금속판을 펀칭 가공하여, 기밀 밀봉용 덮개재를 형성하는 공정을 구비한다.

Description

기밀 밀봉용 덮개재의 제조 방법, 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지의 제조 방법{METHOD FOR MANUFACTURING HERMETIC-SEALING LID MEMBER, HERMETIC-SEALING LID MEMBER, AND METHOD FOR MANUFACTURING ELECTRONIC COMPONENT STORING PACKAGE}
본 발명은, Ni 도금층이 형성된 기밀 밀봉용 덮개재의 제조 방법, 및 기밀 밀봉용 덮개재와, 그 기밀 밀봉용 덮개재를 사용한 전자 부품 수납용 패키지의 제조 방법에 관한 것이다.
종래, Ni 도금층이 형성된 기밀 밀봉용 덮개재가 알려져 있다. 그러한 기밀 밀봉용 덮개재는, 예를 들어 일본 특허 공개 제2005-101192호 공보에 개시되어 있다.
일본 특허 공개 제2005-101192호 공보에는, 센서 칩이 수납되는 가속도 센서 장치(전자 부품 수납용 패키지)에 사용되는 덮개 부재이며, 코바르재에 Ni 도금층이 형성된 덮개 부재가 개시되어 있다. 일본 특허 공개 제2005-101192호 공보에서는, 코바르재를 프레스 가공에 의해 소정의 형상으로 성형한 후에, 전기 도금법 등에 의해 Ni 도금 처리를 실시함으로써, 코바르재에 Ni 도금층이 형성된 덮개 부재가 형성되어 있다. 여기서, 일본 특허 공개 제2005-101192호 공보에는 명확하게 기재되어 있지는 않지만, 코바르재에 대한 Ni 도금 처리에서는, 소정의 형상으로 미리 성형된 복수의 코바르재를 배럴에 투입한 상태에서 배럴을 회전시키거나 함으로써, 복수의 코바르재의 각각 전체면에 Ni 도금층을 형성한다는, 일반적인 배럴 Ni 도금 처리가 행해지고 있다고 생각된다.
일본 특허 공개 제2005-101192호 공보
그러나, 일본 특허 공개 제2005-101192호 공보에 기재된 덮개 부재의 제조 방법에 있어서 일반적인 배럴 Ni 도금 처리를 행한 경우에는, 소정의 형상으로 미리 성형된 코바르재끼리가 배럴 내에서 쌓이는 것에 기인하여, 덮개 부재에 있어서 Ni 도금층의 형성이 불충분한 영역이 발생하는 경우가 있다는 문제가 있다. 이 경우, Ni 도금층의 형성이 불충분한 영역에 있어서 코바르재가 노출됨으로써 Ni 도금층의 형성이 불충분한 영역에서 코바르재의 부식이 진행되기 쉽고, 그 결과, 가속도 센서 장치에 사용되었을 때에, 덮개 부재가 부식되는 것에 기인하여 가속도 센서 장치의 기밀 밀봉성이 유지되지 못하게 된다는 문제점이 있다고 생각된다.
본 발명은, 상기와 같은 과제를 해결하기 위해 이루어진 것이며, 본 발명의 하나의 목적은, Ni 도금층이 형성되지 않아 노출되는 부분을 갖는 경우에도, 기밀 밀봉용 덮개재가 부식되는 것을 효과적으로 억제하는 것이 가능한 기밀 밀봉용 덮개재의 제조 방법, 및 그 제조 방법에 의해 형성되는 기밀 밀봉용 덮개재와, 그 기밀 밀봉용 덮개재를 사용한 전자 부품 수납용 패키지의 제조 방법을 제공하는 것이다.
본 발명의 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법은, 전자 부품이 수납되는 전자 부품 수납용 패키지에 사용되는 기밀 밀봉용 덮개재의 제조 방법이며, 내식성을 갖는 금속판의 표면에 Ni 도금층을 형성하여 Ni 도금 금속판을 형성하는 공정과, Ni 도금 금속판을 펀칭 가공하여, 기밀 밀봉용 덮개재를 형성하는 공정을 구비한다. 또한, 「내식성을 갖는 금속」은, 염수 분무 시험 등에 의해 거의 부식되지 않는 금속뿐만 아니라, 염수 분무 시험 등에 의해 약간 부식이 발생하기는 하지만, 기밀 밀봉이 가능한 정도(실용상 문제 없는 정도)의 부식밖에 발생하지 않는 금속도 포함하는 넓은 개념이다.
본 발명의 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법에서는, 상기한 바와 같이, 펀칭 가공되기 전의 내식성을 갖는 금속판의 표면에 Ni 도금층을 형성하여 Ni 도금 금속판을 형성함과 함께, Ni 도금 금속판을 펀칭 가공하여 기밀 밀봉용 덮개재를 형성함으로써, 펀칭 가공 후의 기밀 밀봉용 덮개재의 측면에 있어서 Ni 도금층이 형성되지 않고 금속판이 노출된다. 또한, Ni 도금 금속판을 형성할 때에 기밀 밀봉용 덮개재에 Ni 도금층의 형성이 불충분한 영역(금속판이 노출되는 부분)이 발생할 가능성이 있다. 이 경우에, 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법에서는, 금속판이 내식성을 갖고 있음으로써, 금속판이 노출되는 부분에서 금속판의 부식이 진행되는 것을 효과적으로 억제할 수 있다. 이에 의해, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재를 얻을 수 있으므로, 기밀 밀봉용 덮개재가 사용되는 전자 부품 수납용 패키지의 기밀 밀봉성을 유지할 수 있다. 또한, 예를 들어 띠 형상의 금속판에 Ni 도금층을 형성하여 띠 형상의 Ni 도금 금속판을 형성하고, 그 후, 띠 형상의 Ni 도금 금속판을 펀칭 가공하여 기밀 밀봉용 덮개재를 형성하도록 구성하면, 연속적으로 띠 형상의 Ni 도금 금속판을 형성할 수 있음과 동시에, 연속적으로 펀칭 가공을 행하여 기밀 밀봉용 덮개재를 연속적으로 제작할 수 있다. 이에 의해, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재의 생산 효율을 향상시킬 수 있다.
상기 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법에 있어서, 바람직하게는 금속판 또는 Ni 도금 금속판을 복수의 금속판 또는 복수의 Ni 도금 금속판으로 절단하는 슬릿 가공하는 공정을 더 구비한다. 이렇게 구성하면, 슬릿 가공에 의해, 금속판 또는 Ni 도금 금속판을 기밀 밀봉용 덮개재의 크기에 대응하는 폭으로 용이하게 절단할 수 있다. 또한, 띠 형상의 금속판 또는 띠 형상의 Ni 도금 금속판을 사용하는 경우에는, 연속적으로 슬릿 가공을 행할 수 있으므로, 금속판 또는 Ni 도금 금속판을 기밀 밀봉용 덮개재의 크기에 대응하는 폭으로 더욱 용이하게 절단할 수 있다.
이 경우, 바람직하게는 슬릿 가공하는 공정은, 슬릿 가공된 금속판 또는 Ni 도금 금속판이, 기밀 밀봉용 덮개재 두께의 2배 이상의 가공 여유만큼 기밀 밀봉용 덮개재의 폭보다도 큰 폭을 갖도록, 금속판 또는 Ni 도금 금속판을 슬릿 가공하는 공정을 포함한다. 이렇게 구성하면, Ni 도금 금속판의 가공 여유가 과도하게 작아지는 것을 억제할 수 있으므로, 펀칭 가공시에 Ni 도금 금속판에 비틀림이나 휨이 발생하는 것을 억제할 수 있다. 이에 의해, 펀칭 가공시에 기밀 밀봉용 덮개재의 펀칭 가공 부분에 버가 발생하는 것을 억제할 수 있음과 함께, 펀칭 가공 후에 기밀 밀봉용 덮개재의 휨이 커지는 것을 억제할 수 있다.
상기 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법에 있어서, 바람직하게는, Ni 도금 금속판을 형성하는 공정은, 전해 Ni 도금 처리에 의해, 금속판의 표면에 Ni 도금층을 형성하는 공정을 포함한다. 이렇게 구성하면, 무전해 Ni 도금 처리와 비교하여, 충분한 두께를 갖는 Ni 도금층을 확실하게 형성할 수 있으므로, Ni 도금층의 형성이 불충분한 영역이 발생하는 것을 효과적으로 억제할 수 있다. 이에 의해서도, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재를 얻을 수 있다. 또한, 무전해 Ni 도금 처리와 비교하여, Ni의 순도가 높고, 불순물이 적은 Ni 도금층을 형성할 수 있다.
상기 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법에 있어서, 바람직하게는 Ni 도금 금속판을 형성하는 공정은, 내식성을 갖는 금속판의 상면 및 하면의 양쪽 또는 한쪽에 Ni 도금층을 형성하는 공정을 포함하고, 펀칭 가공에 의해 기밀 밀봉용 덮개재를 형성하는 공정은, Ni 도금 금속판을 펀칭 가공함으로써, 기밀 밀봉용 덮개재의 상면, 하면 및 측면 중, 측면에는 Ni 도금층이 형성되지 않고, 상면 및 하면의 양쪽 또는 한쪽에 Ni 도금층이 형성된 기밀 밀봉용 덮개재를 형성하는 공정을 포함한다. 이러한 적어도 측면에는 Ni 도금층이 형성되지 않고, 그 결과, 금속판이 노출되는 부분이 발생하고 있는 기밀 밀봉용 덮개재라도, 금속판이 내식성을 갖고 있음으로써, 노출되는 부분으로부터 금속판의 부식이 진행되는 것을 효과적으로 억제할 수 있으므로, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재를 얻을 수 있다.
상기 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법에 있어서, 바람직하게는, Ni 도금 금속판을 형성하는 공정은, 띠 형상의 금속판 표면에 Ni 도금층을 연속적으로 형성하는 공정을 포함한다. 이렇게 구성하면, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재의 생산 효율을 향상시킬 수 있다.
상기 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법에 있어서, 바람직하게는 Ni 도금 금속판을 형성하는 공정은, Ni 도금층의 두께를 금속판 두께의 1％ 이상 12.5％ 이하로 하는 공정을 포함한다. 보다 바람직하게는, Ni 도금 금속판을 형성하는 공정은, Ni 도금층의 두께를 기재층 두께의 2.5％ 이상 7.5％ 이하로 하는 공정을 포함한다. 이렇게 구성하면, Ni 도금층의 두께를 금속판 두께의 1％(2.5％) 이상으로 함으로써, Ni 도금층의 두께를 충분히 확보할 수 있으므로, 금속판의 Ni 도금층이 형성된 표면에 있어서의 내식성을 더욱 향상시킬 수 있음과 동시에, Ni 도금층을 용융시켜 기밀 밀봉용 덮개재가 용접될 때에, 충분한 용접 강도로 기밀 밀봉용 덮개재를 용융시킬 수 있다. 또한, Ni 도금층의 두께를 금속판 두께의 12.5％(7.5％) 이하로 함으로써, Ni 도금층을 형성하는 공정에 소요되는 시간을 단축시킬 수 있으므로, 기밀 밀봉용 덮개재의 생산 효율을 향상시킬 수 있다.
상기 슬릿 가공하는 공정을 더 구비하는 기밀 밀봉용 덮개재의 제조 방법에 있어서, 바람직하게는 슬릿 가공하는 공정은, Ni 도금 금속판을 형성하는 공정 후에, 또한 기밀 밀봉용 덮개재를 형성하는 공정에 앞서 행해진다. 이렇게 구성하면, 금속판에 Ni 도금층을 형성한 후에 슬릿 가공함으로써, 복수의 Ni 도금 금속판을 용이하게 형성할 수 있다. 또한, 슬릿 가공 후의 각각 Ni 도금 금속판의 측면에 Ni 도금층이 형성되지 않으므로, Ni 도금 금속판을 형성하는 공정에 앞서 슬릿 가공하는 경우와 비교하여, Ni 도금 사용량을 감소시킬 수 있다.
상기 슬릿 가공하는 공정을 더 구비하는 기밀 밀봉용 덮개재의 제조 방법에 있어서, 바람직하게는 슬릿 가공하는 공정은, Ni 도금 금속판을 형성하는 공정에 앞서 행해진다. 이렇게 구성하면, 슬릿 가공된 복수의 금속판 중, 일부의 금속판만에 대하여 Ni 도금 처리를 행할 수 있다. 이에 의해, 슬릿 가공된 복수의 금속판 중의 필요한 분만큼 Ni 도금 처리를 행할 수 있으므로, 기밀 밀봉용 덮개재의 생산수가 적은 경우(작은 로트의 경우)에도, 수율이 저하되는 것을 억제할 수 있다.
본 발명의 제2 국면에 의한 기밀 밀봉용 덮개재는, 전자 부품이 수납되는 전자 부품 수납용 패키지에 사용되는 기밀 밀봉용 덮개재이며, 내식성을 갖는 금속판을 포함하는 기재층과, 기재층의 상면, 하면 및 측면 중, 측면에는 형성되지 않고, 상면 및 하면의 양쪽 또는 한쪽에 형성된 Ni 도금층을 구비한다. 이렇게 구성하면, 제1 국면에 의한 기밀 밀봉용 덮개재의 제조 방법에 의해 형성된 기밀 밀봉용 덮개재와 동일하게, Ni 도금층이 형성되지 않아 노출되는 부분을 갖는 경우에도, 내식성을 갖는 금속판을 포함하는 기재층에 의해, 기밀 밀봉용 덮개재가 부식되는 것을 효과적으로 억제할 수 있다.
상기 제2 국면에 의한 기밀 밀봉용 덮개재에 있어서, 바람직하게는 기재층을 구성하는 금속판은, Fe와 1질량％ 이상의 Cr을 적어도 포함하는 Fe 합금에 의해 구성되어 있다. 보다 바람직하게는, Fe 합금은, 4질량％ 이상의 Cr을 포함한다. 이렇게 구성하면, 충분한 내식성을 갖도록 금속판을 구성할 수 있다.
이 경우, 바람직하게는 Fe 합금은, Ni를 더 포함한다. 보다 바람직하게는, Fe 합금은, 40질량％ 이상의 Ni와 6질량％ 이상의 Cr을 포함한다. 이렇게 구성하면, Ni에 의해 금속판의 내식성을 보다 향상시킬 수 있다. 또한, Fe 합금이 Ni를 더 포함함으로써, Ni의 함유량을 조정함으로써 금속판의 열팽창 계수를 작게 할 수 있으므로, 일반적으로 열팽창 계수가 금속 재료보다도 작은 세라믹스 부재에 기밀 밀봉용 덮개재가 접합되는 경우에도, 기밀 밀봉용 덮개재와 부재의 열팽창차가 커지는 것을 억제할 수 있다. 또한, Fe 합금에 있어서의 Ni의 함유량은, 36질량％ 이상 47질량％ 이하로 조정하는 것이 바람직하다. 이에 의해, 기밀 밀봉용 덮개재와 부재의 접합이 떨어지거나, 기밀 밀봉용 덮개재나 부재에 크랙이 발생하거나 하는 것을 억제할 수 있다.
상기 금속판이 Ni를 더 포함하는 Fe 합금인 구성에 있어서, 바람직하게는 Fe 합금은 Co를 더 포함한다. 이렇게 구성하면, Co에 의해 금속판의 열팽창 계수를 효과적으로 작게 할 수 있으므로, 기밀 밀봉용 덮개재와 부재의 열팽창차가 커지는 것을 효과적으로 억제할 수 있다.
상기 제2 국면에 의한 기밀 밀봉용 덮개재에 있어서, 바람직하게는 Ni 도금층의 두께는, 기재층 두께의 1％ 이상 12.5％ 이하이다. 보다 바람직하게는, Ni 도금층의 두께는, 기재층 두께의 2.5％ 이상 7.5％ 이하이다. 이렇게 구성하면, Ni 도금층의 두께를 기재층 두께의 1％(2.5％) 이상으로 함으로써, 기재층의 Ni 도금층이 형성된 표면에 있어서의 내식성을 더욱 향상시킬 수 있음과 동시에, 충분한 용접 강도로 기밀 밀봉용 덮개재를 용융시킬 수 있다. 또한, Ni 도금층의 두께를 기재층 두께의 12.5％(7.5％) 이하로 함으로써, Ni 도금층을 형성하는 공정에 소요되는 시간을 단축시킬 수 있으므로, 기밀 밀봉용 덮개재의 생산 효율을 향상시킬 수 있다.
본 발명의 제3 국면에 의한 전자 부품 수납용 패키지의 제조 방법은, 내식성을 갖는 금속판의 표면에 Ni 도금층을 형성하여 Ni 도금 금속판을 형성하는 공정과, Ni 도금 금속판을 펀칭 가공하여, 기밀 밀봉용 덮개재를 형성하는 공정과, 기밀 밀봉용 덮개재의 Ni 도금층을 용융시켜, 전자 부품이 수납된 전자 부품 수납 부재에 기밀 밀봉용 덮개재를 용접하는 공정을 구비한다. 이렇게 구성하면, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재를 Ni 도금층을 통해 전자 부품 수납 부재에 용접할 수 있으므로, 기밀 밀봉용 덮개재가 사용되는 전자 부품 수납용 패키지의 기밀 밀봉성을 유지할 수 있다.
본 발명에 따르면, 상기한 바와 같이 Ni 도금층이 형성되지 않아 노출되는 부분을 갖는 경우에도, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재의 제조 방법, 및 그 제조 방법에 의해 형성되는 기밀 밀봉용 덮개재와, 그 기밀 밀봉용 덮개재를 사용한 전자 부품 수납용 패키지의 제조 방법을 제공할 수 있다.
도 1은, 본 발명의 제1 실시 형태에 의한 기밀 밀봉용 덮개재의 구성을 나타낸 사시도이다.
도 2는, 도 1의 400-400선에 따른 단면도이다.
도 3은, 본 발명의 제1 실시 형태에 의한 전자 부품 수납용 패키지의 구성을 나타낸 단면도이다.
도 4는, 본 발명의 제1 실시 형태에 의한 기밀 밀봉용 덮개재의 제조 프로세스 중 후프 도금 처리와 슬릿 가공 처리를 설명하기 위한 모식도이다.
도 5는, 도 4의 410-410선에 따른 단면도이다.
도 6은, 도 4의 420-420선에 따른 단면도이다.
도 7은, 본 발명의 제1 실시 형태에 의한 Ni 도금 슬릿판을 상방으로부터 본 평면도이다.
도 8은, 본 발명의 제1 실시 형태에 의한 기밀 밀봉용 덮개재의 제조 프로세스 중 펀칭 가공 처리를 설명하기 위한 모식도이다.
도 9는, 본 발명의 제2 실시 형태에 의한 기밀 밀봉용 덮개재의 제조 프로세스 중 슬릿 가공 처리를 설명하기 위한 모식도이다.
도 10은, 본 발명의 제2 실시 형태에 의한 기밀 밀봉용 덮개재의 제조 프로세스 중 후프 도금 처리를 설명하기 위한 모식도이다.
도 11은, 도 10의 430-430선에 따른 단면도이다.
도 12는, 염수 분무 시험의 결과를 나타낸 표이다.
도 13은, 평균 열팽창 계수를 나타낸 표이다.
도 14는, 본 발명의 제1 및 제2 실시 형태의 제1 변형예에 의한 기밀 밀봉용 덮개재의 구성을 나타낸 단면도이다.
도 15는, 본 발명의 제1 및 제2 실시 형태의 제2 변형예에 의한 기밀 밀봉용 덮개재의 구성을 나타낸 단면도이다.
이하, 본 발명을 구체화한 실시 형태를 도면에 기초하여 설명한다.
(제1 실시 형태)
먼저, 도 1 및 도 2를 참조하여, 본 발명의 제1 실시 형태에 의한 기밀 밀봉용 덮개재(1)의 구조에 대하여 설명한다.
본 발명의 제1 실시 형태에 의한 기밀 밀봉용 덮개재(1)는, 후술하는 수정 진동자(20)을 수납하기 위한 전자 부품 수납 부재(30)을 포함하는 전자 부품 수납용 패키지(100)(도 3 참조)에 사용된다. 또한, 기밀 밀봉용 덮개재(1)는, 도 1에 도시한 바와 같이, 평판 형상으로 형성되어 있고, 길이 방향(X 방향)으로 대략 3.0mm의 길이(L), 폭 방향(Y 방향)으로 대략 2.4mm의 폭(W1), 및 두께 방향(Z 방향)으로 대략 86㎛의 두께(t1)를 갖고 있다.
여기서, 제1 실시 형태에서는, 기밀 밀봉용 덮개재(1)는, 도 2에 도시한 바와 같이, 기재층(10)과, 기재층(10)의 하면(10a)(기밀 밀봉용 덮개재(1)의 하면(1a)측) 및 상면(10b)(기밀 밀봉용 덮개재(1)의 상면(1b)측)에 각각 형성된 Ni 도금층(11 및 12)으로 구성되어 있다. 한편으로, 도 1에 도시한 바와 같이, 기밀 밀봉용 덮개재(1)의 측면(1c)에는, 전체에 걸쳐 Ni 도금층이 형성되어 있지는 않다.
또한, 기재층(10)은, Fe와 Cr을 적어도 포함하는 Fe 합금의 금속판에 의해 구성되어 있다. 여기서, 기재층(10)을 구성하는 Fe 합금에 있어서의 Cr의 함유율은, 대략 1질량％ 이상인 것이 바람직하고, 대략 4질량％ 이상인 것이 보다 바람직하다. 또한, 기재층(10)을 구성하는 Fe 합금에 있어서의 Cr의 함유율은, 대략 6질량％ 이상 18질량％ 이하인 것이 더욱 바람직하다. 이에 의해, 기재층(10)의 내식성을 효과적으로 확보하는 것이 가능하다.
또한, 기재층(10)을 구성하는 Fe 합금은, Fe 및 Cr에 더하여 Ni를 더 포함하는 Fe 합금을 포함하는 것이 바람직하다. 이에 의해, 기재층(10)의 내식성을 보다 향상시키는 것이 가능하다. 또한, Fe, Cr 및 Ni를 포함하는 Fe 합금으로서는, 예를 들어 36질량％ 이상 47질량％ 이하의 Ni와, 4질량％ 이상 6질량％ 이하의 Cr과, 불가피 불순물과 잔부 Fe로 구성된 (36 내지 47)Ni-(4 내지 6)Cr-Fe 합금이나, 8질량％의 Ni와, 18질량％의 Cr과, 불가피 불순물과 잔부 Fe로 구성된 8Ni-18Cr-Fe 합금 등을 사용하는 것이 가능하다. 여기서, Ni의 함유율을 36질량％ 이상 47질량％ 이하로 함으로써, 기재층(10)의 열팽창 계수를 효과적으로 작게 하는 것이 가능하다. 또한, 40질량％ 이상의 Ni와 6질량％ 이상의 Cr과, 불가피 불순물과 잔부 Fe로 구성된 Fe 합금을 사용하는 것도 바람직하다.
또한, 기재층(10)을 구성하는 Fe 합금은, Fe, Cr 및 Ni에 더하여 Co를 더 포함하는 Fe 합금을 포함하는 것이 보다 바람직하다. 이에 의해, 기재층(10)의 내식성을 확보하면서, 기재층(10)의 열팽창 계수를 작게 하는 것이 가능하다. 또한, Fe, Cr, Ni 및 Co를 포함하는 Fe 합금으로서는, 예를 들어 29질량％의 Ni와, 17질량％의 Co와, 6질량％의 Cr과, 불가피 불순물과 잔부 Fe로 구성된 29Ni-17Co-6Cr-Fe 합금 등을 사용하는 것이 가능하다.
여기서, 기재층(10)의 열팽창 계수를 작게 함으로써, 일반적으로 열팽창 계수가 작은 알루미나(Al2O3) 등의 세라믹스의 열팽창 계수에 근접하는 것이 가능하다. 이에 의해, 기재층(10)을 구비하는 기밀 밀봉용 덮개재(1)와, 세라믹스에 의해 구성된 전자 부품 수납 부재(30)의 후술하는 베이스(31)의 열팽창차를 작게 할 수 있으므로, 전자 부품 수납용 패키지(100)에 있어서 크랙의 발생이나 박리를 억제하는 것이 가능하다.
또한, Ni 도금층(11 및 12)은 대략 99질량％ 이상의 Ni(소위 순Ni)로 구성되어 있다. 이 Ni 도금층(11 및 12)은 전해 Ni 도금에 의해 형성되어 있다. 또한, 하면(1a)측의 Ni 도금층(11)은, 전자 부품 수납 부재(30)에 대하여 저항 용접의 일종인 심 용접에 의해 용접될 때에, 용융되는 접합층으로서 기능한다. 또한, 상면(1b)측의 Ni 도금층(12)은, 심 용접에 의해 용접될 때에, 전기 저항을 저하시키는 기능을 갖고 있다.
또한, 기밀 밀봉용 덮개재(1)의 측면(1c) 중, 기재층(10)이 노출되는 부분에는, 기재층(10)을 구성하는 Fe 합금의 Cr이 산화됨으로써, 주로 Cr2O3을 포함하는 부동태막(도시하지 않음)이 형성되어 있다. 이에 의해, 기재층(10)의 내식성이 향상되도록 구성되어 있다.
또한, 기재층(10)은, 대략 80㎛의 두께(t2)를 갖고, Ni 도금층(11 및 12)은 모두, 대략 3㎛의 두께(t3)를 갖고 있다. 또한, 기재층(10)은, 대략 40㎛ 이상 80㎛ 이하의 두께(t2)를 갖고 있으면 된다. 또한, Ni 도금층(11 및 12)은 모두, 대략 1㎛ 이상 10㎛ 이하의 두께(t3)를 갖고 있으면 되고, 대략 2㎛ 이상 6㎛ 이하의 두께(t3)를 갖는 것이 바람직하다. 즉, Ni 도금층(11 및 12)의 두께(t3)는 모두, 기재층(10) 두께(t2)의 대략 1％ 이상 12.5％ 이하이면 되고, 기재층(10) 두께(t2)의 대략 2.5％ 이상 7.5％ 이하인 것이 바람직하다.
이어서, 도 3을 참조하여, 본 발명의 제1 실시 형태에 의한 기밀 밀봉용 덮개재(1)가 사용되는 전자 부품 수납용 패키지(100)의 구조에 대하여 설명한다.
본 발명의 제1 실시 형태에 의한 전자 부품 수납용 패키지(100)는, 도 3에 도시한 바와 같이, 기밀 밀봉용 덮개재(1)와, 수정 진동자(20)(도 4 참조)를 수납한 상태에서, 기밀 밀봉용 덮개재(1)에 의해 기밀 밀봉되는 전자 부품 수납 부재(30)를 구비하고 있다. 전자 부품 수납용 패키지(100)에서는, 기밀 밀봉용 덮개재(1)는, 기밀 밀봉용 덮개재(1)의 하면(1a)측의 Ni 도금층(11)이 전자 부품 수납 부재(30)측(하측, Z2측)이 되도록, 전자 부품 수납 부재(30) 상에 배치되어 있다. 또한, 수정 진동자(20)는, 본 발명에 있어서의 「전자 부품」의 일례이다.
전자 부품 수납 부재(30)는, 세라믹스인 알루미나(Al2O3)에 의해 구성된 상자 형상의 베이스(31)와, 베이스(31)에 브레이징 접합된 링 형상의 시일 링(32)과, 시일 링(32)을 덮는 보호 도금층(33)을 포함하고 있다.
베이스(31)는, Z2측의 저부(31a)와, 저부(31a)의 상면(Z1측의 면)의 외주연으로부터 상방(Z1측)으로 연장되도록 형성된 측부(31b)를 포함하고 있다. 또한, 전자 부품 수납 부재(30)에는, 저부(31a) 및 측부(31b)로 둘러싸이도록 오목부(31c)가 형성되어 있다. 또한, 수정 진동자(20)는, 범프(21)에 의해 오목부(31c)에 고정된 상태에서, 오목부(31c) 내에 수납되어 있다.
또한, 측부(31b)의 상단에는, 메탈라이즈층(31d)이 형성되어 있다. 이 메탈라이즈층(31d)은, 베이스(31)를 구성하는 세라믹스(Al2O3)와, 시일 링(32)을 구성하는 Fe 합금의 브레이징 접합을 양호하게 하기 위해 형성되어 있다.
금속제의 시일 링(32)은, 29Ni-17Co-Fe 합금(소위 코바르(등록 상표))에 의해 구성된 기재(32a)와, 기재(32a)의 적어도 하면에 배치된 은납부(32b)를 갖고 있다. 또한, 베이스(31)의 메탈라이즈층(31d)과, 시일 링(32)의 은납부(32b)가 맞닿은 상태에서 열이 가해짐으로써, 은납부(32b)가 용융된다. 이에 의해, 베이스(31)와 시일 링(32)이 브레이징 접합되어 있다. 또한, 베이스(31)와 시일 링(32)이 브레이징 접합된 상태에서, Ni 도금층 및 Au 도금층(도시하지 않음)을 포함하는 보호 도금층(33)이, 시일 링(32)을 덮도록 형성되어 있다.
또한, 기밀 밀봉용 덮개재(1)는, 전자 부품 수납 부재(30)의 시일 링(32)의 상면에 배치된 상태에서, 저항 용접의 일종인 심 용접에 의해 용접됨으로써 전자 부품 수납 부재(30)에 대하여 접합되어 있다. 즉, 심 용접에 의해, 기밀 밀봉용 덮개재(1)의 Ni 도금층(11)이 용융됨으로써, 기밀 밀봉용 덮개재(1)가 시일 링(32)의 상면에 접합되어 있다.
이 때, 은납부(32b)의 일부가 기밀 밀봉용 덮개재(1)의 측면(1c)에 도달하여 측면(1c)의 일부를 덮는 경우가 있지만, 통상, 기밀 밀봉용 덮개재(1)의 측면(1c)은 노출된다. 여기서, Ni 도금층(11 및 12)을 구성하는 Ni가 내식성을 갖고 있는 동시에, 기재층(10)이 내식성을 갖고 있음으로써, 기밀 밀봉용 덮개재(1)의 측면(1c)이 부식되는 것이 억제된다.
이어서, 도 1, 도 2 및 도 4 내지 도 8을 참조하여, 본 발명의 제1 실시 형태에 의한 기밀 밀봉용 덮개재(1) 및 전자 부품 수납용 패키지(100)의 제조 프로세스를 설명한다.
먼저, 도 4에 도시한 바와 같이, Fe와 Cr을 적어도 포함하는 Fe 합금에 의해 구성된, 폭 방향(Y 방향)과 직교하는 길이 방향(반송 방향 A)으로 연장되는 띠 형상의 금속판(40)을 준비한다. 이 띠 형상의 금속판(40)은, 코일 형상으로 권취되어 있다. 또한, 띠 형상의 금속판(40)은 폭 방향으로 대략 12.4mm의 폭(W2)과, 두께 방향(Z 방향)으로 대략 80㎛의 두께(t2)(도 5 참조)를 갖고 있다. 그리고, 복수의 가이드 롤러(50)를 사용하여, 코일 형상으로 권취된 띠 형상의 금속판(40)을 반송 방향 A를 향해 연속적으로 송출한다.
여기서, 제1 실시 형태의 제조 방법에서는, 연속적으로 송출된 띠 형상의 금속판(40)에 대하여, 후프 도금 처리에 의해 전해 Ni 도금 처리를 행한다. 이 후프 도금 처리는, 배럴 도금 처리와는 다르고, 띠 형상의 금속판(40)과 같은 연속체에 연속적으로 도금 처리를 행하는 도금 방법이다.
구체적으로는, 황산니켈, 염화니켈 및 붕산 등이 포함된 Ni 도금욕(51)을 준비한다. 또한, 99질량％ 이상의 Ni로 구성된 순Ni판(전해 Ni판)(52)을, Ni 도금욕(51) 내에 배치한다. 그리고, 띠 형상의 금속판(40)을 반송 방향 A로 반송하면서, 전해 Ni판(52)을 양극으로 하고, 띠 형상의 금속판(40)을 음극으로 하여 전압을 인가한다. 이에 의해, 전해 Ni판(52)의 Ni가 전자를 잃고 양이온화되어, Ni 도금욕(51) 내를 띠 형상의 금속판(40)측으로 이동함과 동시에, 양이온화된 Ni 이온이 띠 형상의 금속판(40)의 표면(전체면)에 있어서 전자를 받아 Ni로서 석출된다. 이 때, 전해 Ni 도금 처리에서는, 띠 형상의 금속판(40)으로부터 직접적으로 전자를 받기 때문에, 무전해 도금 처리와 비교하여, Ni의 석출 효율이 높고, 그 결과, 충분한 두께(t3)를 갖는 Ni 도금층(41)을 확실하게 형성하는 것이 가능하다.
이에 의해, 띠 형상의 금속판(40)의 전체면에 Ni 도금층(41)(도 5 참조)이 연속적으로 형성되고, 띠 형상의 Ni 도금판(60)이 연속적으로 형성된다. 이 때, 도 5에 도시한 바와 같이, 띠 형상의 Ni 도금판(60)의 상면, 하면 및 측면의 전체(전체면)에 걸쳐 Ni 도금층(41)이 연속적으로 형성된다. 또한, Ni 도금층(41)은 대략 3㎛의 두께(t3)로 띠 형상의 금속판(40)의 전체면에 걸쳐 대략 균일하게 형성된다. 그 결과, 띠 형상의 Ni 도금판(60)의 두께(t1)는, 대략 86㎛가 된다. 또한, Ni 도금층(41)의 두께(t3)는, 띠 형상의 금속판(40) 두께(t2)의 대략 1％ 이상 12.5％ 이하이면 되고, 띠 형상의 금속판(40) 두께(t2)의 대략 2.5％ 이상 7.5％ 이하인 것이 바람직하다.
이어서, 반송 방향 A를 향해 반송되는 띠 형상의 Ni 도금판(60)을, 슬릿 가공부(53)에 있어서 연속적으로 슬릿 가공한다. 즉, 슬릿 가공하는 공정은, 띠 형상의 Ni 도금판(60)을 형성하는 공정 후에 행해진다. 구체적으로는, 슬릿 가공부(53)는, 회전 가능하게 구성된 슬릿 커터부(54)와, 대향 롤러부(55)를 구비하고 있다. 또한, 슬릿 커터부(54)에는, 폭 방향(Y 방향)으로 대략 3.1mm의 간격(D1)을 이격하여 대략 등간격으로 배치된 복수(3개)의 절단부(54a)가 설치되어 있다. 또한, 대향 롤러부(55)는, 띠 형상의 Ni 도금판(60)에 대하여 슬릿 커터부(54)와는 반대측에 배치되어 있다.
그리고, 띠 형상의 Ni 도금판(60)이 슬릿 커터부(54)와 대향 롤러부(55)의 사이를 통과할 때에, 간격(D1)을 이격하여 대략 등간격으로 배치된 복수의 절단부(54a)에 의해, 띠 형상의 Ni 도금판(60)이 폭 방향과 직교하는 반송 방향 A를 따라서 연속적으로 절단된다. 이에 의해, 띠 형상의 Ni 도금판(60)이 절단되어 복수(4조)의 슬릿 가공된 띠 형상의 Ni 도금 슬릿판(70)이 연속적으로 형성된다. 이 때, 띠 형상의 Ni 도금 슬릿판(70)의 폭(W3)은, 복수의 절단부(54a)끼리의 간격(D1)과 대략 동일(대략 3.1mm)하게 된다. 또한, 띠 형상의 Ni 도금 슬릿판(70)은, 본 발명의 「Ni 도금 금속판」의 일례이다.
여기서, 띠 형상의 Ni 도금판(60)의 폭 방향의 양단부 이외로부터 얻어지는 띠 형상의 Ni 도금 슬릿판(70)에서는, 도 6에 도시한 바와 같이, Ni 도금층(41)은, 띠 형상의 Ni 도금 슬릿판(70)의 하면(70a) 및 상면(70b)에만 배치됨으로써, 띠 형상의 Ni 도금 슬릿판(70)의 양쪽 측면(70c)에 있어서, 금속판(40)은 노출된다. 또한, 띠 형상의 Ni 도금판(60)의 폭 방향의 양단부로부터 얻어지는 띠 형상의 Ni 도금 슬릿판(70)에서는, Ni 도금층(41)은, 띠 형상의 Ni 도금 슬릿판(70)의 하면(70a) 및 상면(70b)과, 띠 형상의 Ni 도금 슬릿판(70)의 측면(70c)의 한쪽 측에만 형성됨으로써, 띠 형상의 Ni 도금 슬릿판(70)의 측면(70c)의 다른쪽 측에 있어서, 금속판(40)은 노출된다. 이 상태에서도, 금속판(40)이 내식성을 가짐으로써, 띠 형상의 Ni 도금 슬릿판(70)의 노출된 부분이 부식되는 것이 억제된다. 그리고, 도 4에 도시한 바와 같이, 복수의 띠 형상의 Ni 도금 슬릿판(70)은, 각각 코일 형상으로 권취된다.
또한, 제1 실시 형태의 제조 방법에서는, 도 7에 도시한 바와 같이, 슬릿 가공에 있어서, 띠 형상의 Ni 도금 슬릿판(70)의 폭(W3)(대략 3.1mm)은 기밀 밀봉용 덮개재(1)의 폭(W1)(대략 2.4mm)보다도 소정의 가공 여유(2×D2(대략 0.7mm))만큼 큰 폭이 되도록 구성되어 있다. 또한, 소정의 가공 여유(2×D2)는, 가능한 한 작은 것이 보다 많은 기밀 밀봉용 덮개재(1)를 형성할 수 있게 하므로 바람직하다. 한편, 소정의 가공 여유(2×D2)는, 기밀 밀봉용 덮개재(1)(Ni 도금판(60) 및 Ni 도금 슬릿판(70)) 두께(t1)(대략 86㎛, 도 2, 도 5 및 도 6 참조)의 약 2배 이상(대략 172㎛ 이상)인 것이 바람직하다. 이에 의해, 확실하게, 띠 형상의 Ni 도금 슬릿판(70)으로부터 기밀 밀봉용 덮개재(1)를 펀칭하는 것이 가능하다.
그 후, 도 8에 도시한 바와 같이, 코일 형상으로 권취된 띠 형상의 Ni 도금 슬릿판(70)에 대하여, 반송 방향 B로 송출하면서 펀칭 가공을 행한다. 즉, 슬릿 가공하는 공정은, 펀칭 가공에 앞서 행해진다. 이 때, 벨트 컨베이어 등의 반송 장치(54)에 의해 띠 형상의 Ni 도금 슬릿판(70)을 반송 방향 B로 반송하면서, 띠 형상의 Ni 도금 슬릿판(70)으로부터 일정 간격마다 기밀 밀봉용 덮개재(1)를 펀칭한다. 이 때, 기밀 밀봉용 덮개재(1)에 대응하는 형상을 갖는 금형이 선단에 설치된 프레스기(55)를 사용하여, 띠 형상의 Ni 도금 슬릿판(70)의 폭 방향의 대략 중앙이 기밀 밀봉용 덮개재(1)의 중앙과 대략 일치하도록 기밀 밀봉용 덮개재(1)를 펀칭한다. 이 결과, 도 7에 도시한 바와 같이, 띠 형상의 Ni 도금 슬릿판(70)의 폭 방향의 양단부로부터, 각각 간격(D2)(대략 0.35mm)만큼 내측의 위치에서 기밀 밀봉용 덮개재(1)가 펀칭된다. 또한, 띠 형상의 Ni 도금 슬릿판(70)의 폭 방향의 양단부로부터, 각각 기밀 밀봉용 덮개재(1)의 두께(t1) 이상의 간격(D2)만큼 내측의 위치에서 기밀 밀봉용 덮개재(1)를 펀칭하는 것이 바람직하다.
이에 의해, 도 1 및 도 2에 도시한 바와 같은, 기재층(10)과, 기재층(10)의 하면(10a)(기밀 밀봉용 덮개재(1)의 하면(1a)측) 및 상면(10b)(기밀 밀봉용 덮개재(1)의 상면(1b)측)에 각각 형성된 Ni 도금층(11 및 12)으로 구성되는 한편, 측면(1c)에는, 전체에 걸쳐 Ni 도금층이 형성되지 않은, 기밀 밀봉용 덮개재(1)가 연속적으로 제작된다.
또한, 띠 형상의 Ni 도금 슬릿판(70)을 코일 형상으로 권취하지 않고, 그대로 연속적으로 띠 형상의 Ni 도금 슬릿판(70)에 대하여 펀칭 가공을 행해도 된다.
그 후, 수정 진동자(20)가 오목부(31c)에 고정되어 있음과 동시에, 시일 링(32)이 브레이징 접합된 베이스(31)(전자 부품 수납 부재(30))를 준비한다. 그리고, 시일 링(32)의 상면에 기밀 밀봉용 덮개재(1)를 배치한 후, 도시하지 않은 롤러 전극을 사용한 심 용접에 의해 기밀 밀봉용 덮개재(1)의 Ni 도금층(11)을 용융 시킴으로써, 전자 부품 수납 부재(30)에 기밀 밀봉용 덮개재(1)를 용접시킨다. 이에 의해, 전자 부품 수납용 패키지(100)가 제작된다.
제1 실시 형태에서는, 이하와 같은 효과를 얻을 수 있다.
제1 실시 형태에서는, 상기한 바와 같이, 펀칭 가공되기 전의 내식성을 갖는 띠 형상의 금속판(40)의 상면, 하면 및 측면의 전체(표면)에 걸쳐 Ni 도금층(41)을 형성하여 띠 형상의 Ni 도금판(60)을 형성함과 동시에, 띠 형상의 Ni 도금 슬릿판(70)을 펀칭 가공하여, 기밀 밀봉용 덮개재(1)를 제작한다. 이에 의해, Ni 도금층(41)(Ni 도금층(11 및 12))이 형성되지 않아 금속판(40)(기재층(10))이 노출되는 부분(측면(10c)(측면(1c)))이 형성되었다고 해도, 금속판(40)(기재층(10))이 내식성을 갖고 있음으로써, 금속판(40)(기재층(10))이 노출되는 부분으로부터 금속판(40)(기재층(10))의 부식이 진행되는 것을 효과적으로 억제할 수 있다. 이에 의해, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재(1)를 얻을 수 있으므로, 기밀 밀봉용 덮개재(1)가 사용되는 전자 부품 수납용 패키지(100)의 기밀 밀봉성을 유지할 수 있다. 또한, 띠 형상의 금속판(40)에 Ni 도금층(41)을 형성하여 띠 형상의 Ni 도금 금속판(60)(띠 형상의 Ni 도금 슬릿판(70))을 형성하고, 그 후, 띠 형상의 Ni 도금 슬릿판(70)을 펀칭 가공하여 기밀 밀봉용 덮개재(1)를 형성하도록 구성한다. 이에 의해, 연속적으로 띠 형상의 Ni 도금 금속판(60)(띠 형상의 Ni 도금 슬릿판(70))을 형성할 수 있음과 동시에, 연속적으로 펀칭 가공을 행하여 기밀 밀봉용 덮개재(1)를 연속적으로 제작할 수 있다. 이에 의해, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재(1)의 생산 효율을 향상시킬 수 있다.
또한, 제1 실시 형태에서는, 띠 형상의 Ni 도금판(60)을 형성하는 공정 후에, 또한 기밀 밀봉용 덮개재(1)를 형성하는 공정에 앞서, 띠 형상의 Ni 도금판(60)을 슬릿 가공함으로써, 슬릿 가공에 의해, 띠 형상의 Ni 도금판(60)을 기밀 밀봉용 덮개재(1)의 크기에 대응하는 폭(W3)으로 용이하게 절단할 수 있다.
또한, 제1 실시 형태에서는, 슬릿 가공에 있어서, Ni 도금 슬릿판(70)의 폭(W3)을, 기밀 밀봉용 덮개재(1)의 폭(W1)보다도 기밀 밀봉용 덮개재(1) 두께(t1)의 약 2배 이상의 소정의 가공 여유(2×D2)만큼 큰 폭이 되도록 형성한다. 이렇게 구성하면, 띠 형상의 Ni 도금 슬릿판(70)의 가공 여유가 과도하게 작아지는 것을 억제할 수 있으므로, 펀칭 가공시에 띠 형상의 Ni 도금 슬릿판(70)에 비틀림이나 휨이 발생하는 것을 억제할 수 있다. 이에 의해, 펀칭 가공시에 기밀 밀봉용 덮개재(1)의 펀칭 가공 부분에 버가 발생하는 것을 억제할 수 있음과 동시에, 펀칭 가공 후에 기밀 밀봉용 덮개재(1)의 휨이 커지는 것을 억제할 수 있다.
또한, 제1 실시 형태에서는, 전해 Ni 도금 처리에 의해, 띠 형상의 금속판(40)의 상면, 하면 및 측면의 전체(표면)에 Ni 도금층(41)을 형성함으로써, 무전해 Ni 도금 처리와 비교하여, 충분한 두께를 갖는 Ni 도금층(41)을 확실하게 형성할 수 있으므로, Ni 도금층(41)의 형성이 불충분한 영역이 발생하는 것을 효과적으로 억제할 수 있다. 이에 의해서도, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재(1)를 얻을 수 있다. 또한, 띠 형상의 금속판(40)의 표면에 연속적으로 Ni 도금층(41)을 형성하는 경우에도, 확실하게, 충분한 두께를 갖는 Ni 도금층(41)을 형성할 수 있다. 또한, 무전해 Ni 도금 처리와 비교하여, Ni의 순도가 높고, 불순물이 적은 Ni 도금층(41)을 형성할 수 있다.
또한, 제1 실시 형태에서는, 띠 형상의 Ni 도금 슬릿판(70)을 펀칭 가공함으로써, 기재층(10)과, 기재층(10)의 하면(10a)(기밀 밀봉용 덮개재(1)의 하면(1a)측) 및 상면(10b)(기밀 밀봉용 덮개재(1)의 상면(1b)측)에 각각 형성된 Ni 도금층(11 및 12)으로 구성되는 한편, 측면(1c)에는, 전체에 걸쳐 Ni 도금층이 형성되지 않은, 기밀 밀봉용 덮개재(1)를 형성한다. 이러한 측면(1c)에는 Ni 도금층(41)이 형성되지 않고, 그 결과, 기재층(10)(금속판)이 노출되는 부분이 발생한 기밀 밀봉용 덮개재(1)라도, 기재층(10)이 내식성을 갖고 있음으로써, 측면(1c)으로부터 기재층(10)의 부식이 진행되는 것을 효과적으로 억제할 수 있으므로, 부식되는 것이 효과적으로 억제된 기밀 밀봉용 덮개재(1)를 얻을 수 있다.
또한, 제1 실시 형태에서는, Ni 도금층(41)의 두께(t3)를, 띠 형상의 금속판(40)의 두께(t2)의 대략 1％ 이상(보다 바람직하게는 대략 2.5％ 이상)으로 함으로써, Ni 도금층(11 및 12)의 두께(t3)를, 기재층(10)의 두께(t2)의 대략 1％ 이상(보다 바람직하게는 대략 2.5％ 이상)으로 한다. 이렇게 구성하면, Ni 도금층(11 및 12)의 두께(t3)를 충분히 확보할 수 있으므로, 기재층(10)의 표면(10a 및 10b)(띠 형상의 금속판(40)의 표면)에 있어서의 내식성을 더욱 향상시킬 수 있음과 동시에, Ni 도금층(11)을 용융시켜 기밀 밀봉용 덮개재(1)가 전자 부품 수납 부재(30)에 용접될 때에, 충분한 용접 강도로 기밀 밀봉용 덮개재(1)를 전자 부품 수납 부재(30)에 용융시킬 수 있다.
또한, 제1 실시 형태에서는, Ni 도금층(41)의 두께(t3)를, 띠 형상의 금속판(40)의 두께(t2)의 대략 12.5％ 이하(보다 바람직하게는 7.5％ 이하)로 함으로써, Ni 도금층(11 및 12)의 두께(t3)를, 기재층(10) 두께(t2)의 대략 12.5％ 이하(보다 바람직하게는 대략 7.5％ 이하)로 한다. 이렇게 구성하면, Ni 도금층(41)을 형성하는 공정에 소요되는 시간을 단축시킬 수 있으므로, 기밀 밀봉용 덮개재(1)의 생산 효율을 향상시킬 수 있다.
또한, 제1 실시 형태에서는, 슬릿 가공하는 공정은, Ni 도금 금속판(60)을 형성하는 공정 후에, 또한 기밀 밀봉용 덮개재(1)를 형성하는 공정에 앞서 행해진다. 이에 의해, 금속판(40)에 Ni 도금층(41)을 형성한 후에 슬릿 가공함으로써, 복수의 Ni 도금 금속판(60)을 용이하게 형성할 수 있다. 또한, 슬릿 가공 후의 각각 Ni 도금 슬릿판(70)의 측면에 Ni 도금층(41)이 형성되지 않으므로, Ni 도금 금속판을 형성하는 공정에 앞서 슬릿 가공하는 경우와 비교하여, Ni 도금 사용량(Ni 도금욕(51)의 사용량)을 감소시킬 수 있다.
또한, 제1 실시 형태에서는, 기재층(10)을 구성하는 내식성을 갖는 띠 형상의 금속판(40)을, 1질량％ 이상(보다 바람직하게는 4질량％ 이상)의 Cr과 Fe를 적어도 포함하는 Fe 합금에 의해 구성하면, 충분한 내식성을 갖도록 금속판(40)(기재층(10))을 구성할 수 있다.
또한, 제1 실시 형태에서는, 띠 형상의 금속판(40) 및 기재층(10)을, Fe 및 Cr에 더하여 Ni를 더 포함하는 Fe 합금(보다 바람직하게는, 40질량％ 이상의 Ni와 6질량％ 이상의 Cr을 포함하는 Fe 합금)에 의해 구성하면, Ni에 의해 띠 형상의 금속판(40)의 내식성을 보다 향상시킬 수 있다. 또한, Ni의 함유량을 36질량％ 이상 47질량％ 이하로 조정함으로써, 띠 형상의 금속판(40)의 열팽창 계수를 작게 할 수 있다. 이에 의해, 세라믹스로 구성되어 있는 베이스(31)에 기밀 밀봉용 덮개재(1)가 접합되었다고 해도, 기밀 밀봉용 덮개재(1)와 베이스(31)의 열팽창차가 커지는 것을 억제할 수 있다. 이에 의해, 기밀 밀봉용 덮개재(1)와 베이스(31)의 접합이 떨어지거나, 기밀 밀봉용 덮개재(1)나 베이스(31)에 크랙이 발생하거나 하는 것을 억제할 수 있다. 또한, 띠 형상의 금속판(40) 및 기재층(10)을, Co를 더 포함하는 Fe 합금에 의해 구성하면, Co에 의해 띠 형상의 금속판(40)의 열팽창 계수를 효과적으로 작게 할 수 있으므로, 기밀 밀봉용 덮개재(1)와 베이스(31)의 열팽창차가 커지는 것을 효과적으로 억제할 수 있다.
(제2 실시 형태)
이어서, 도 1, 도 2 및 도 9 내지 도 11을 참조하여, 본 발명의 제2 실시 형태에 의한 기밀 밀봉용 덮개재(1)의 제조 프로세스에 대하여 설명한다. 이 제2 실시 형태에 의한 기밀 밀봉용 덮개재(1)의 제조 방법은, 제1 실시 형태의 기밀 밀봉용 덮개재(1)의 제조 방법과는 상이하고, 후프 도금 처리 전에 슬릿 가공 처리를 행하는 예에 대하여 설명한다. 또한, 기밀 밀봉용 덮개재(1) 자체의 구조는, 상기 제1 실시 형태와 동일하므로 설명을 생략한다.
먼저, 도 9에 도시한 바와 같이, 제1 실시 형태와 동일하게, Fe와 Cr을 적어도 포함하는 Fe 합금에 의해 구성된 띠 형상의 금속판(40)을 준비한다. 그리고, 복수의 가이드 롤러(50)를 사용하여, 코일 형상으로 권취된 띠 형상의 금속판(40)을 반송 방향 A1을 향해 연속적으로 송출한다.
여기서, 제2 실시 형태의 제조 방법에서는, 제1 실시 형태의 Ni 도금판(60)에 대한 슬릿 가공과 동일하게, 연속적으로 송출된 띠 형상의 금속판(40)을 슬릿 가공부(53)에 있어서 연속적으로 슬릿 가공한다. 이에 의해, 띠 형상의 금속판(40)이 복수(4조)의 띠 형상의 슬릿판(160)으로 절단된다. 또한, 4조의 띠 형상의 슬릿판(160)의 폭(W3)은, 복수의 절단부(54a)끼리의 간격(D1)과 대략 동일(대략 3.1mm)하게 된다. 그리고, 복수의 띠 형상의 슬릿판(160)은, 각각 코일 형상으로 권취된다.
그 후, 도 10에 도시한 바와 같이, 코일 형상으로 권취된 띠 형상의 슬릿판(160)에 대하여, 반송 방향 A2로 송출하면서 후프 도금 처리에 의한 전해 Ni 도금 처리를 행한다. 이 후프 도금 처리에 의한 전해 Ni 도금 처리는, 제1 실시 형태의 띠 형상 금속판(40)에 대한 후프 도금 처리에 의한 전해 Ni 도금 처리와 동일하다. 이에 의해, 띠 형상의 슬릿판(160)의 전체에 Ni 도금층(41)(도 11 참조)이 연속적으로 형성되고, 띠 형상의 Ni 도금 슬릿판(170)이 연속적으로 형성된다. 즉, 슬릿 가공하는 공정은, Ni 도금 슬릿판(170)을 형성하는 공정에 앞서 행해진다. 또한, 띠 형상의 Ni 도금 슬릿판(170)은, 본 발명의 「Ni 도금 금속판」의 일례이다.
여기서, 상기 제1 실시 형태의 띠 형상 Ni 도금 슬릿판(70)과는 상이하고, 띠 형상의 Ni 도금 슬릿판(170)에서는, 띠 형상의 Ni 도금 슬릿판(170)의 상면, 하면 및 측면의 전체(표면)에 걸쳐 Ni 도금층(41)이 연속적으로 형성된다. 또한, Ni 도금층(41)은, 두께(t3)로 띠 형상의 슬릿판(160)의 전체면에 걸쳐 대략 균일하게 형성된다. 그리고, 띠 형상의 Ni 도금 슬릿판(170)에 펀칭 가공이 행해짐으로써, 도 1 및 도 2에 도시한 기밀 밀봉용 덮개재(1)가 형성된다. 또한, 펀칭 가공에 대해서는, 상기 제1 실시 형태의 제조 방법과 동일하므로, 설명을 생략한다.
또한, 띠 형상의 슬릿판(160)을 코일 형상으로 권취하지 않고, 그대로 띠 형상의 슬릿판(160)에 대하여 후프 도금 처리에 의한 전해 Ni 도금 처리를 행해도 된다.
제2 실시 형태에서는, 이하와 같은 효과를 얻을 수 있다.
제2 실시 형태에서는, 상기한 바와 같이 펀칭 가공되기 전의 내식성을 갖는 띠 형상의 슬릿판(160)의 상면, 하면 및 측면의 전체(표면)에 걸쳐 Ni 도금층(41)을 형성하여 띠 형상의 Ni 도금 슬릿판(170)을 형성함과 동시에, 띠 형상의 Ni 도금 슬릿판(170)을 펀칭 가공하여, 기밀 밀봉용 덮개재(1)를 형성한다. 이에 의해, 상기 제1 실시 형태와 동일하게, 부식하는 것이 효과적으로 억제된 기밀 밀봉용 덮개재(1)를 얻을 수 있다.
또한, 제2 실시 형태에서는, 띠 형상의 Ni 도금 슬릿판(170)을 형성하는 공정에 앞서, 띠 형상의 금속판(40)을 슬릿 가공한다. 이에 의해, 슬릿 가공에 의해, 띠 형상의 금속판(40)을 기밀 밀봉용 덮개재(1)의 크기에 대응하는 폭(W3)으로 용이하게 절단할 수 있다. 또한, 슬릿 가공된 복수의 슬릿판(160) 중, 일부의 슬릿판(160)에 대해서만 Ni 도금 처리를 행할 수 있다. 이에 의해, 예를 들어, 띠 형상의 금속판(40)의 모두를 띠 형상의 Ni 도금 슬릿판(170)으로 형성하지 않고 일부를 다른 용도에 사용하는 경우에 있어서는, Ni 도금 처리가 행해지기 전에 슬릿 가공이 행해지므로, 띠 형상의 Ni 도금 슬릿판(170)으로서 필요한 분만큼만, 슬릿 가공된 띠 형상의 슬릿판(160)에 대하여 Ni 도금 처리를 행할 수 있다. 이 결과, 기밀 밀봉용 덮개재(1)의 생산수가 적은 경우(작은 로트의 경우)에도, 수율이 저하되는 것을 억제할 수 있다.
(실시예)
이어서, 도 2, 도 12 및 도 13을 참조하여, 상기 실시 형태의 효과를 확인하기 위해 행한 기밀 밀봉용 덮개재에 사용되는 기재층의 검토에 대하여 설명한다.
여기서, 기밀 밀봉용 덮개재(1)의 기재층(10)(도 2 참조)을 구성하는 내식성을 갖는 금속으로서, Ni의 함유율 및 Cr의 함유율을 상이하게 한 6종의 Ni-Cr-Fe 합금과, 1종의 Ni-Co-Cr-Fe 합금과, 1종의 Ni-Cr 합금을 사용하였다.
또한, Ni-Cr-Fe 합금으로서, 36질량％의 Ni, 6질량％의 Cr, 불가피 불순물 및 잔부 Fe로 구성된 36Ni-6Cr-Fe 합금과, 38질량％의 Ni를 함유하는 38Ni-6Cr-Fe 합금과, 40질량％의 Ni를 함유하는 40Ni-6Cr-Fe 합금과, 42질량％의 Ni 및 4질량％의 Cr을 함유하는 42Ni-4Cr-Fe 합금과, 42질량％의 Ni를 함유하는 42Ni-6Cr-Fe 합금과, 47질량％의 Ni를 함유하는 47Ni-6Cr-Fe 합금을 사용하였다.
또한, Ni-Co-Cr-Fe 합금으로서, 29Ni-17Co-6Cr-Fe 합금을 사용하였다. 또한, Ni-Cr 합금으로서, 18질량％의 Cr과, 불가피 불순물과 잔부 Fe로 구성된 18Cr-Fe(소위 SUS430)를 사용하였다.
한편, 내식성을 갖지 않는 시험재(비교예)로서, Cr을 함유하지 않는 Ni-Co-Fe 합금을 사용하였다. 구체적으로는, 29질량％의 Ni와, 17질량％의 Co와, 불가피 불순물과 잔부 Fe로 구성된 29Ni-17Co-Fe 합금(소위 코바르(등록 상표))을 사용하였다.
(내식성에 기초하는 기재층의 검토)
먼저, 내식성 시험으로서, 조성이 다른 시험재의 각각에 대하여, JIS C60068-2-11에 따라서, 35±2℃의 온도, 5±1질량％의 염 농도, 및 6.5 이상 7.2 이하의 pH의 조건 하에서, 염수 분무 시험을 48시간 이상 행하였다. 그리고, 각각의 시험재에 있어서의 부식의 정도를 관찰하였다. 여기서, 24시간 경과 후와, 48시간 경과 후에 있어서, 내식성을 평가하였다. 또한, 42Ni-4Cr-Fe 합금의 시험재에 대해서는, 72시간 경과 후에 있어서의 내식성도 평가하였다. 또한, 42Ni-6Cr-Fe 합금의 시험재에 대해서는, 72시간 경과 후와, 144시간 경과 후에 있어서의 내식성도 평가하였다. 그 때, 내식성의 평가로서, 많은 부식이 확인된 시험재에는, X표시(엑스 표시)를 붙였다. 한편, 부식이 약간 확인되기는 했지만, 실용상 문제가 없는 정도인 시험재에는, △표시(삼각 표시)를 붙이고, 부식이 확인되지 않은 시험재에는, ○표시(동그라미 표시)를 붙였다. 그 결과를 참조하여, 실용상 특별히 적합하다고 평가된 기재층의 재질에는, ☆표시(별표), 실용상 바람직하다고 평가한 기재층의 재질에는, ◎표시(이중 동그라미 표시), 실용상 사용하는 것이 가능하다고 평가한 기재층의 재질에는, ○표시(이중 동그라미 표시), 실용상 부적합하다고 평가한 기재층의 재질에는, X표시(엑스 표시)를 각각 붙였다.
염수 분무 시험의 결과로서는, 도 12에 도시한 바와 같이, Cr을 함유하는 Fe 합금의 어떤 경우에도, 24시간 경과 후에 있어서 부식은 거의 확인되지 않았다. 한편, Cr을 함유하지 않는 비교예의 Fe 합금(29Ni-17Co-Fe 합금)에서는, 24시간 경과 후에 있어서 많은 부식이 확인되었다. 이로부터, Cr을 함유하는 Fe 합금은, 내식성을 갖는 것이 확인되었다.
또한, 36Ni-6Cr-Fe 합금 및 38Ni-6Cr-Fe 합금에서는, 48시간 경과 후에 있어서 약간의 부식이 확인되었다. 이에 의해, 기재층을 구성하는 Fe 합금의 Fe와 Ni의 함유율 중, Ni의 함유율을 증가시킴으로써, 보다 확실하게 Fe 합금의 부식을 억제하는 것이 가능하고, 내식성이 향상되는 것이 판명되었다.
또한, 42Ni-4Cr-Fe 합금에서는, 72시간 경과 후에 있어서 약간의 부식이 확인되었다. 한편, 42Ni-6Cr-Fe 합금에서는, 144시간 경과 후에도 부식은 거의 관찰되지 않았다. 이에 의해, 기재층을 구성하는 Fe 합금의 Cr의 함유량을 6질량％ 이상으로 함으로써, 더욱 확실하게 부식을 억제하는 것이 가능하고, 내식성이 향상되는 것이 판명되었다. 따라서, Cr의 함유량이 6질량％ 이상이며, 또한 Ni의 함유량이 40질량％ 이상인 Fe 합금이, 기재층을 구성하는 Fe 합금으로서, 특히 적합하다고 생각된다. 또한 40Ni-6Cr-Fe 합금 및 47Ni-6Cr-Fe 합금에 대해서는 48시간 이상의 염수 분무 시험을 행하지는 않았지만, 48시간을 초과하는 장기간, 부식을 충분히 억제하는 것이 가능한 내식성을 갖고 있는 것으로 생각된다.
(열팽창성에 기초하는 기재층의 검토)
이어서, 상기한 시험재의 평균 열팽창 계수에 기초하여, 본 발명의 기재층에 적합한 금속에 대하여 검토하였다. 또한, 밀봉에 있어서의 용접 대상(베이스(31))을 구성하는 알루미나(Al2O3) 등의 세라믹스의 열팽창 계수에 가까운 열팽창 계수를 갖는 Fe 합금이, 기재층으로서 보다 적합하다고 생각된다.
구체적으로는, 각각의 시험재에 대하여, 30℃ 내지 300℃의 온도 범위에 있어서의 평균 열팽창 계수와, 30℃ 내지 400℃의 온도 범위에 있어서의 평균 열팽창 계수와, 30℃ 내지 500℃의 온도 범위에 있어서의 평균 열팽창 계수를 구하였다. 또한, 참고예의 알루미나에 대해서는, 30℃ 내지 400℃의 온도 범위에 있어서의 평균 열팽창 계수만을 구하였다.
도 13에 나타내는 평균 열팽창 계수로부터, Co를 함유하는 Ni-Co-Cr-Fe 합금(29Ni-17Co-6Cr-Fe 합금)의 열팽창 계수는, Cr을 포함하지 않는 29Ni-17Co-Fe 합금의 열팽창 계수보다도 크기는 하지만, 모든 온도 범위에 있어서 Ni-Cr-Fe 합금이나 Ni-Cr 합금의 열팽창 계수보다도 작아지는 것으로 판명되었다. 또한, Ni-Co-Cr-Fe 합금이, 가장 알루미나의 열팽창 계수에 가까운 열팽창 계수가 되었다. 이로부터, Ni-Co-Cr-Fe 합금은, 열팽창성의 관점에서 기밀 밀봉용 덮개재(1)의 기재층(10)을 구성하는 저열팽창 금속으로서 가장 바람직한 것으로 판명되었다.
또한, Ni-Cr-Fe 합금에 있어서는, 30℃ 내지 500℃의 온도 범위에 있어서 평균 열팽창 계수가 커지기는 했지만, 30℃ 내지 300℃의 온도 범위에 있어서 평균 열팽창 계수가 작아졌다. 이 결과, 약 300℃ 이하의 저온 환경 하에 주로 배치되는 기밀 밀봉용 덮개재(1)의 기재층(10)으로서는 Ni-Cr-Fe 합금도 바람직한 것으로 판명되었다. 또한, Ni-Cr-Fe 합금 중, Ni의 함유율이 40질량％ 이상 47질량％ 이하인 경우에는, 보다 열팽창 계수를 작게 할 수 있기 때문에, 보다 바람직하고, Ni의 함유율이 42질량％ 근방인 경우에는, 열팽창 계수를 더욱 작게 할 수 있어, 더욱 바람직한 것으로 판명되었다. 또한, Ni-Cr-Fe 합금 중, Cr의 함유율이 6질량％보다도 작은 경우에는, 보다 열팽창 계수를 작게 할 수 있기 때문에, 보다 바람직한 것으로 판명되었다.
또한, Cr-Fe 합금(18Cr-Fe 합금)에서는, 모든 온도 영역에 있어서 열팽창 계수가 어느 정도 커지기는 했지만, 온도 변화에 의한 열팽창 계수의 변동은 작았다. 특히, 30℃ 내지 500℃의 온도 범위에 있어서는, (36 내지 40, 47)Ni-6Cr-Fe 합금보다도 열팽창 계수가 작아졌다. 이로부터, 특히 약 400℃ 이상의 고온 환경 하에 배치되는 기밀 밀봉용 덮개재(1)의 기재층(10)으로서는 Cr-Fe 합금도 바람직한 것으로 판명되었다.
또한, 금회 개시된 실시 형태 및 실시예는, 모든 점에서 예시이지 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는, 상기한 실시 형태 및 실시예의 설명이 아니라 특허 청구 범위에 의해 나타내어지고, 또한 특허 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경(변형예)이 포함된다.
예를 들어, 상기 제1 및 제2 실시 형태에서는, 기밀 밀봉용 덮개재(1)가, 기재층(10)과, 기재층(10)의 하면(10a) 및 상면(10b)에 각각 형성된 Ni 도금층(11 및 12)으로 구성된 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 본 발명에서는, 도 14에 도시한 제1 및 제2 본 실시 형태의 제1 변형예와 같이, 기밀 밀봉용 덮개재(201)를, 기재층(10)과, 기재층(10)의 하면(10a)(전자 부품 수납 부재측(Z2측)인 하면(1a)측)에 형성된 Ni 도금층(11)만으로 구성하고, 상면(10b)에 Ni 도금층을 형성하지 않아도 된다. 또한, 이 기밀 밀봉용 덮개재(201)는, 띠 형상의 금속판 또는 띠 형상의 슬릿판의 상면에 도시하지 않은 마스크를 형성한 상태에서, 후프 도금 처리에 의해 전해 Ni 도금 처리를 행하고, 그 후, 마스크를 제거함과 동시에 펀칭 가공을 행함으로써 형성하는 것이 가능하다.
또한, 상기 제1 및 제2 실시 형태에서는, 기밀 밀봉용 덮개재(1)를 평판 형상으로 형성한 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 도 15에 도시한 제1 및 제2 실시 형태의 제2 변형예와 같이, 기밀 밀봉용 덮개재(301)에, 측단부의 전체 둘레로부터 하방(Z2측)으로 돌출되는 벽부(301d)를 설치함으로써, 기밀 밀봉용 덮개재(301)를 상자 형상으로 형성해도 된다. 또한, 도 15에 도시한 바와 같이, 벽부(301d)의 하단은 플랜지 형상으로 형성되는 것이 바람직하다.
또한, 상기 제1 실시 형태에서는, 슬릿 가공부(53)에 의해, 띠 형상의 Ni 도금판(60)을 4조의 띠 형상의 Ni 도금 슬릿판(70)으로 슬릿 가공하는 예를 나타내고, 상기 제2 실시 형태에서는, 슬릿 가공부(53)에 의해, 띠 형상의 금속판(40)을 4조의 띠 형상의 슬릿판(160)으로 슬릿 가공하는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 본 발명에서는, 띠 형상의 판 부재를 4조의 띠 형상의 슬릿판으로 슬릿 가공하는 경우로 한정되지 않는다. 즉, 띠 형상의 판 부재를 2조, 3조, 또는 5조 이상의 띠 형상의 슬릿판으로 슬릿 가공해도 된다. 예를 들어, 대략 50mm의 폭을 갖는 띠 형상의 금속판을 16조의 슬릿판으로 슬릿 가공해도 된다. 이 경우, 슬릿판의 폭은, 대략 3.1mm가 된다.
또한, 상기 제1 실시 형태에서는, 띠 형상의 Ni 도금 슬릿판(70)으로부터 1개의 기밀 밀봉용 덮개재(1)를 연속적으로 펀칭하는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 본 발명에서는, 복수의 기밀 밀봉용 덮개재를 한번에 펀칭하도록 하는 형상을 갖는 금형을 사용함으로써, 한번에 복수의 기밀 밀봉용 덮개재를 펀칭해도 된다. 여기서, 띠 형상의 Ni 도금 슬릿판의 폭 방향으로 복수(예를 들어, 3개)의 기밀 밀봉용 덮개재를 펀칭하는 경우에는, 띠 형상의 Ni 도금 슬릿판의 폭은, 기밀 밀봉용 덮개재의 폭(W1)과 소정의 가공 여유(2×D2)의 합계의 복수배(3배)인 (3×(W1+(2×D2)))의 크기로 할 필요가 있다.
또한, 슬릿 가공되는 슬릿판의 폭을 각각 상이하게 해도 된다. 이에 의해, 제1 실시 형태와 같이 Ni 도금판을 슬릿 가공하는 경우에는, 복수의 기밀 밀봉용 덮개재의 폭에 각각 대응하는 Ni 도금 슬릿판을 한번에 형성하는 것이 가능하다. 또한, 제2 실시 형태와 같이 금속판을 슬릿 가공하는 경우에는, 복수의 기밀 밀봉용 덮개재의 폭에 각각 대응하는 슬릿판을 형성할 수 있음과 동시에, Ni 도금층이 형성되지 않음으로써, 기밀 밀봉용 덮개재 이외의 용도에도 슬릿판을 사용하는 것이 가능해진다.
또한, 상기 제1 및 제2 실시 형태에서는, Ni 도금층(11 및 12)이 99질량％ 이상인 순Ni에 의해 구성되어 있는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 본 발명에서는, Ni 도금층은, 보다 순도가 낮은 Ni로 구성해도 된다. 또한, Ni 도금층을 Ni 합금에 의해 구성해도 된다. 예를 들어, 띠 형상의 금속판에 무전해 도금 처리를 행함으로써, Ni 도금층을 Ni 합금에 의해 구성해도 된다.
또한, 상기 제1 실시 형태에서는, 저항 용접의 일종인 심 용접에 의해, 기밀 밀봉용 덮개재(1)와 전자 부품 수납 부재(30)을 접합하는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 저항 용접의 일종인 저항 스폿 용접에 의해, 기밀 밀봉용 덮개재와 전자 부품 수납 부재를 접합해도 된다. 또한, 저항 용접 이외의 접합 방법을 사용하여, 기밀 밀봉용 덮개재와 전자 부품 수납 부재를 접합해도 된다. 예를 들어, 전자 빔을 사용한 전자 빔 용접에 의해, 기밀 밀봉용 덮개재와 전자 부품 수납 부재를 접합해도 된다.
또한, 상기 제1 실시 형태에서는, 수정 진동자(20)를 전자 부품 수납 부재(30)에 수납한 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, SAW필터(표면 탄성파 필터) 등을 전자 부품 수납 부재에 수납해도 된다.
또한, 상기 제1 실시 형태에서는, 띠 형상의 금속판(40)에 Ni 도금층(41)을 형성하여 띠 형상의 Ni 도금판(60)을 형성하는 예를 나타내고, 상기 제2 실시 형태에서는, 띠 형상의 슬릿판(160)에 Ni 도금층(41)을 형성하여 띠 형상의 Ni 도금 슬릿판(170)을 형성하는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 본 발명에서는, 소정의 크기로 절단된 띠 형상이 아닌 금속판이나 슬릿판에 Ni 도금층을 형성하여, 띠 형상이 아닌 Ni 도금판 또는 Ni 도금 슬릿판을 형성해도 된다.
1, 201, 301 기밀 밀봉용 덮개재
1a (기밀 밀봉용 덮개재의) 하면
1b (기밀 밀봉용 덮개재의) 상면
1c (기밀 밀봉용 덮개재의) 측면
10 기재층
10a (기재층의) 하면
10b (기재층의) 상면
10c (기재층의) 측면
11, 12, 41 Ni 도금층
20 수정 진동자(전자 부품)
40 금속판
60 Ni 도금 금속판
70, 170 Ni 도금 슬릿판(Ni 도금 금속판)
100 전자 부품 수납용 패키지
160 슬릿판(복수의 금속판)

Claims (20)

  1. 전자 부품(20)이 수납되는 전자 부품 수납용 패키지(100)에 사용되는 기밀 밀봉용 덮개재(1, 201, 301)의 제조 방법이며,
    내식성을 갖는 금속판(40)의 표면에 Ni 도금층(11, 12, 41)을 형성하여 Ni 도금 금속판(70, 170)을 형성하는 공정과,
    상기 Ni 도금 금속판을 펀칭 가공하여, 기밀 밀봉용 덮개재를 형성하는 공정을 구비하고,
    상기 내식성을 갖는 금속판은 Fe와 4질량% 이상의 Cr을 적어도 포함하는 Fe 합금에 의해 구성되어 있고,
    상기 Ni 도금 금속판을 형성하는 공정은, 띠 형상의 상기 금속판의 표면에 상기 Ni 도금층을 연속적으로 형성하는 공정을 포함하고,
    상기 Ni 도금 금속판을 복수의 Ni 도금 금속판으로 절단하는 슬릿 가공하는 공정을 더 구비하고,
    상기 금속판 표면에 상기 Ni 도금층을 연속적으로 형성하는 공정 후에 상기 슬릿 가공하는 공정이 연속적으로 이루어지는, 기밀 밀봉용 덮개재의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 슬릿 가공하는 공정은, 슬릿 가공된 상기 금속판 또는 상기 Ni 도금 금속판이, 상기 기밀 밀봉용 덮개재 두께의 2배 이상의 가공 여유만큼 상기 기밀 밀봉용 덮개재의 폭보다도 큰 폭을 갖도록, 상기 금속판 또는 상기 Ni 도금 금속판을 슬릿 가공하는 공정을 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 Ni 도금 금속판을 형성하는 공정은, 전해 Ni 도금 처리에 의해, 상기 금속판의 표면에 상기 Ni 도금층을 형성하는 공정을 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  5. 제1항 또는 제3항에 있어서,
    상기 Ni 도금 금속판을 형성하는 공정은, 상기 내식성을 갖는 금속판의 상면(10b) 및 하면(10a)의 양쪽 또는 한쪽에 상기 Ni 도금층을 형성하는 공정을 포함하고,
    펀칭 가공에 의해 상기 기밀 밀봉용 덮개재를 형성하는 공정은, 상기 Ni 도금 금속판을 펀칭 가공함으로써, 상기 기밀 밀봉용 덮개재의 상면(1b), 하면(1a) 및 측면(1c) 중, 상기 측면에는 상기 Ni 도금층이 형성되지 않고, 상기 상면 및 상기 하면의 양쪽 또는 한쪽에 상기 Ni 도금층이 형성된 상기 기밀 밀봉용 덮개재를 형성하는 공정을 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  6. 삭제
  7. 제1항 또는 제3항에 있어서,
    상기 Ni 도금 금속판을 형성하는 공정은, 상기 Ni 도금층의 두께를 상기 금속판 두께의 1％ 이상 12.5％ 이하로 하는 공정을 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  8. 제7항에 있어서,
    상기 Ni 도금 금속판을 형성하는 공정은, 상기 Ni 도금층의 두께를 상기 금속판 두께의 2.5％ 이상 7.5％ 이하로 하는 공정을 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  9. 삭제
  10. 제1항 또는 제3항에 있어서,
    상기 슬릿 가공하는 공정은, 상기 Ni 도금 금속판을 형성하는 공정에 앞서 행해지는, 기밀 밀봉용 덮개재의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1항에 있어서,
    상기 Fe 합금은, Ni를 더 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  15. 제14항에 있어서,
    상기 Fe 합금은, 40질량％ 이상의 Ni와 6질량％ 이상의 Cr을 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  16. 제14항에 있어서,
    상기 Fe 합금은, 36질량％ 이상 47질량％ 이하의 Ni를 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 Fe 합금은, Co를 더 포함하는, 기밀 밀봉용 덮개재의 제조 방법.
  18. 제1항 및 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 Ni 도금층의 두께는, 기재층 두께의 1％ 이상 12.5％ 이하인, 기밀 밀봉용 덮개재의 제조 방법.
  19. 제18항에 있어서,
    상기 Ni 도금층의 두께는, 기재층 두께의 2.5％ 이상 7.5％ 이하인, 기밀 밀봉용 덮개재의 제조 방법.
  20. 내식성을 갖는 금속판(40)의 표면에 Ni 도금층(11, 12, 41)을 형성하여 Ni 도금 금속판(70, 170)을 형성하는 공정과,
    상기 Ni 도금 금속판을 펀칭 가공하여, 기밀 밀봉용 덮개재를 형성하는 공정을 구비하고,
    상기 내식성을 갖는 금속판은 Fe와 4질량% 이상의 Cr을 적어도 포함하는 Fe 합금에 의해 구성되어 있고,
    상기 Ni 도금 금속판을 형성하는 공정은, 띠 형상의 상기 금속판의 표면에 상기 Ni 도금층을 연속적으로 형성하는 공정을 포함하고,
    상기 Ni 도금 금속판을 복수의 Ni 도금 금속판으로 절단하는 슬릿 가공하는 공정을 더 구비하고,
    상기 금속판 표면에 상기 Ni 도금층을 연속적으로 형성하는 공정 후에 상기 슬릿 가공하는 공정이 연속적으로 이루어지고,
    상기 기밀 밀봉용 덮개재의 상기 Ni 도금층을 용융시켜, 전자 부품(20)이 수납된 전자 부품 수납 부재(30)에 상기 기밀 밀봉용 덮개재를 용접하는 공정을 구비하는, 전자 부품 수납용 패키지(100)의 제조 방법.
KR1020177012480A 2014-12-11 2015-11-17 기밀 밀봉용 덮개재의 제조 방법, 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지의 제조 방법 KR101947296B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-250728 2014-12-11
JP2014250728A JP6387818B2 (ja) 2014-12-11 2014-12-11 気密封止用蓋材の製造方法
PCT/JP2015/082189 WO2016093021A1 (ja) 2014-12-11 2015-11-17 気密封止用蓋材の製造方法、気密封止用蓋材および電子部品収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20170076701A KR20170076701A (ko) 2017-07-04
KR101947296B1 true KR101947296B1 (ko) 2019-02-12

Family

ID=56107215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177012480A KR101947296B1 (ko) 2014-12-11 2015-11-17 기밀 밀봉용 덮개재의 제조 방법, 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지의 제조 방법

Country Status (7)

Country Link
US (1) US10461001B2 (ko)
EP (1) EP3232568A4 (ko)
JP (1) JP6387818B2 (ko)
KR (1) KR101947296B1 (ko)
CN (1) CN107005211B (ko)
TW (1) TWI612770B (ko)
WO (1) WO2016093021A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6787662B2 (ja) * 2015-12-22 2020-11-18 京セラ株式会社 シールリング、電子部品収納用パッケージ、電子デバイスおよびこれらの製造方法
EP3639817A4 (en) 2017-06-16 2021-03-10 Korpharm Co., Ltd. COMPOSITIONS CONTAINING A PTEROSIN AND THEIR DERIVATIVES WHICH ARE ACTIVE INGREDIENTS IN THE PROPHYLACTIC OR THERAPEUTIC TREATMENT OF DEGENERATIVE BRAIN DISEASES

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186995A (ja) * 2002-12-03 2004-07-02 Citizen Watch Co Ltd 電子デバイス用パッケージの製造方法
JP5632563B2 (ja) * 2012-11-12 2014-11-26 株式会社Ｎｅｏｍａｘマテリアル 気密封止用蓋材および電子部品収納用パッケージ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3010076A1 (de) 1980-03-15 1981-09-24 W.C. Heraeus Gmbh, 6450 Hanau Halbzeug fuer die herstellung von metalldeckeln zum verschliessen von gehaeusen aus keramischem werkstoff
JPS61223199A (ja) 1986-02-28 1986-10-03 Electroplating Eng Of Japan Co リードフレームのメツキ処理装置
JPS63104721A (ja) * 1986-10-21 1988-05-10 Watanabe Tekko Kk フ−プ上面無接触緊張装置
JPH0496256A (ja) * 1990-08-03 1992-03-27 Mitsubishi Materials Corp 金属製ハーメチックシール蓋
JPH05275603A (ja) * 1992-03-26 1993-10-22 Nec Corp リードフレーム用金属板
JPH11240653A (ja) 1998-02-25 1999-09-07 Dainippon Printing Co Ltd スリット基材の巻取装置
JP3448865B2 (ja) 1998-12-17 2003-09-22 株式会社大真空 電子部品用パッケージおよび圧電振動デバイス
JP2000236228A (ja) 1999-02-12 2000-08-29 Daishinku Corp 圧電振動子の気密封止構造
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
WO2004070836A1 (ja) * 2003-02-06 2004-08-19 Neomax Co., Ltd. 気密封止用キャップおよびその製造方法
JP3734481B2 (ja) 2003-05-08 2006-01-11 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
JP3991274B2 (ja) * 2003-05-19 2007-10-17 セイコーエプソン株式会社 圧電デバイス
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
JP4026573B2 (ja) 2003-09-24 2007-12-26 株式会社デンソー 電子装置を収納するパッケージの製造方法
KR101133339B1 (ko) * 2004-11-05 2012-04-06 가부시키가이샤 네오맥스 마테리아르 기밀 밀봉용 캡, 기밀 밀봉용 캡의 제조 방법 및 전자 부품수납용 패키지
JP2006165284A (ja) * 2004-12-08 2006-06-22 Ngk Spark Plug Co Ltd 電子部品用パッケージ、および電子部品用パッケージ集合体、ならびに当該集合体の製造方法
WO2007094284A1 (ja) * 2006-02-15 2007-08-23 Neomax Materials Co., Ltd. 気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法
DE102008007346A1 (de) * 2008-02-04 2009-08-06 Robert Bosch Gmbh Metallisches Gehäuseteil und Verfahren zur Herstellung des Gehäuseteiles
WO2009133717A1 (ja) * 2008-05-02 2009-11-05 株式会社Ｎｅｏｍａｘマテリアル 気密封止用キャップ
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186995A (ja) * 2002-12-03 2004-07-02 Citizen Watch Co Ltd 電子デバイス用パッケージの製造方法
JP5632563B2 (ja) * 2012-11-12 2014-11-26 株式会社Ｎｅｏｍａｘマテリアル 気密封止用蓋材および電子部品収納用パッケージ

Also Published As

Publication number Publication date
US20170330811A1 (en) 2017-11-16
JP2016115701A (ja) 2016-06-23
US10461001B2 (en) 2019-10-29
EP3232568A1 (en) 2017-10-18
EP3232568A4 (en) 2018-08-08
JP6387818B2 (ja) 2018-09-12
TW201630341A (zh) 2016-08-16
CN107005211B (zh) 2020-08-21
TWI612770B (zh) 2018-01-21
CN107005211A (zh) 2017-08-01
WO2016093021A1 (ja) 2016-06-16
KR20170076701A (ko) 2017-07-04

Similar Documents

Publication Publication Date Title
US8976508B2 (en) Electrochemical cell
US20160304405A1 (en) Method for producing a metal-ceramic substrate
US20150086867A1 (en) Battery terminal, method for manufacturing battery terminal, and battery
JP5705687B2 (ja) 異種金属接合体およびそれを用いた組電池
US20150098171A1 (en) Hermetic sealing cap, electronic component housing package, and method for manufacturing hermetic sealing cap
KR101947296B1 (ko) 기밀 밀봉용 덮개재의 제조 방법, 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지의 제조 방법
KR101674333B1 (ko) 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지
US20140099543A1 (en) Negative electrode terminal for battery and method for producing negative electrode terminal for battery
US11178786B2 (en) Method for manufacturing hermetic sealing lid member
US20130049555A1 (en) Selective plating of frame lid assembly
KR102001288B1 (ko) 전지용 리드재 및 전지용 리드재의 제조 방법
US10862096B2 (en) Lead material for negative electrode and method for manufacturing lead material for negative electrode
US5639014A (en) Integral solder and plated sealing cover and method of making same
CN217799731U (zh) 焊带用焊片、组合式焊带及组合式焊带串
KR20230109949A (ko) 이차전지
KR101941805B1 (ko) 기밀 밀봉용 덮개재 및 전자 부품 수납 패키지
JP5064146B2 (ja) 電極板用金属基材およびこれを用いた電極板、金属基材および電極板の製造方法並びにこの電極板を用いた電池
EP3761387A1 (en) Secondary battery
JP2003229504A (ja) 電子部品用中空パッケージの蓋材の製造方法
TW201608647A (zh) 氣密密封用蓋材及電子零件收納用包裝
JPS6357936B2 (ko)
CN114614102A (zh) 一种复合集流体电芯的制备方法及应用
JPS62283646A (ja) ケ−ス本体封着用キャップ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant