JP2004186995A - 電子デバイス用パッケージの製造方法 - Google Patents
電子デバイス用パッケージの製造方法 Download PDFInfo
- Publication number
- JP2004186995A JP2004186995A JP2002351559A JP2002351559A JP2004186995A JP 2004186995 A JP2004186995 A JP 2004186995A JP 2002351559 A JP2002351559 A JP 2002351559A JP 2002351559 A JP2002351559 A JP 2002351559A JP 2004186995 A JP2004186995 A JP 2004186995A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lid
- manufacturing
- electronic device
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】個別基板を多数個取りする集合基板単位で搬送し、測定等を含めた電子デバイスの製造を効率よく行う。
【解決手段】水晶振動体１を収納する水晶振動子１０のパッケージはセラミック基板２と、蓋体３とから構成されている。セラミック基板２は、無収縮ガラスセラミック基板からなる集合基板１０２として形成された後、水晶振動体１を受けるキャビティ２ａ、水晶振動体１を搭載するための配線層２１、及び端子電極となる配線層２２、配線層２１及び２２を接続する内部配線２３、蓋体３の接合位置である枠状に形成されたメタライズ層２６が形成される。蓋体３は、コバール、４２合金等の鉄系合金よりなる帯材の連続加工により、ろう材を印刷・リフローしてろう材層３４を予め被着されてから、単個にプレス抜きされて準備される。
【選択図】 図１
【解決手段】水晶振動体１を収納する水晶振動子１０のパッケージはセラミック基板２と、蓋体３とから構成されている。セラミック基板２は、無収縮ガラスセラミック基板からなる集合基板１０２として形成された後、水晶振動体１を受けるキャビティ２ａ、水晶振動体１を搭載するための配線層２１、及び端子電極となる配線層２２、配線層２１及び２２を接続する内部配線２３、蓋体３の接合位置である枠状に形成されたメタライズ層２６が形成される。蓋体３は、コバール、４２合金等の鉄系合金よりなる帯材の連続加工により、ろう材を印刷・リフローしてろう材層３４を予め被着されてから、単個にプレス抜きされて準備される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、各種の電子部品を収納する電子デバイス用パッケージの製造方法に関する。
【０００２】
【従来の技術】
従来、電子デバイス用パッケージは、電子装置の回路基板への高密度実装に適するように、小型チップ化され回路基板の片面だけで半田付けできる表面実装型（ＳＭＤ）のものが多数開発されてきた。
また、電子デバイス用パッケージを取り巻く環境としては、携帯用通信機器等の普及に伴い、電子デバイスの小型化、軽量化、及びコストダウンの要求がますます強くなっている。
【０００３】
次に、上記従来の電子デバイス用パッケージの一種である水晶振動子の製造方法について、図面を参照して説明する。
図７は、従来の製造方法で製造された水晶振動子の概略拡大断面図を示している。
同図において、７０は表面実装型の水晶振動子であり、６２は水晶振動子７０のパッケージを構成するセラミック基板である。６３は水晶振動子７０のパッケージを構成する蓋体であって、セラミック基板６２を覆うコバール（鉄（Ｆｅ）／ニッケル（Ｎｉ）／コバルト（Ｃｏ）合金）製の箱形としてある。
また、６１は水晶振動体であり、セラミック基板６２と蓋体６３により規定されるキャビティ（内部空間）７２に実装されている。
【０００４】
８１は配線層であり、セラミック基板６２の上面に、蓋体６３と導通しないように形成されており、８２はセラミック基板６２の下面に形成された端子電極としての配線層である。また、８３は両配線層８１、８２を接続する電気的導通部としての内部配線である。
８４は導電ペーストであり、水晶振動体６１の一端が導電ペースト８４を介して配線層８１の上に接合されている。８６はメタライズ層（配線層）であり、蓋体６３の接合のために、セラミック基板６２の上面に形成されている。８５はメタライズ層８６上に形成された低温金属ろう材からなる接合層である。
なお、セラミック基板６２と蓋体６３は、接合層８５を介して溶着されている。
【０００５】
次に、水晶振動子７０の製造方法について、図８〜図１２を参照して説明する。
まず、アルミナを主原料とするセラミック粉末や、バインダ等を含むスラリーを用いて、長尺で一定幅のグリーンシートを成形する。
そして、このグリーンシートから図８に示す所定寸法の集合基板シート１６２ａを成形する。この集合基板シート１６２ａは、予め設定された圧縮率にもとづいた寸法となるように外形をプレス抜きされ、さらに、積層処理のための作業基準穴８７が穿設される。
【０００６】
次に、集合基板シート１６２ａの作業基準穴８７を基準にして、電子部品がセラミックパッケージへ接触するのを避けるためのキャビティ７２をプレス抜きして、図９に示す定尺シート１６２ｂを形成する。
【０００７】
次に、所定の枚数の集合基板シート１６２ａ及び定尺シート１６２ｂを、予め定められた枚数（ここでは、説明の便宜上各１枚としてある）の組み合わせで積層圧着させる。この積層工程は、例えば、２００〜２５０℃で一定時間にわたってプレス圧着することによって行うことができる。
このようにして、単個のセラミック基板６２を多数個取りできる、積層グリーンシート状の集合基板１６２を製造する（図１０参照）。
なお、図１０には、後の工程で作り込まれるブレイク線８９も、理解の補助のため便宜的に点線で示してある。
【０００８】
次に、集合基板１６２の加工工程について、図面を参照して説明する。
図１１は、図１０の線分Ａ−Ａに沿った概略拡大図であり、（ａ）はスルーホール形成後の断面図を、（ｂ）は配線及びブレイク線加工後の断面図を、（ｃ）は分割後の断面図を示している。
まず、図１１（ａ）に示すように、集合基板１６２の作業基準穴８７（図示せず）を基準に、表裏面の導通をとるためのスルーホール７３を、積層圧着された集合基板シート１６２ａ及び定尺シート１６２ｂに形成する。
【０００９】
次に、図１１（ｂ）に示すように、先の工程で開孔したスルーホール７３等に、タングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点金属からなる導電ペーストを充填して内部配線８３を形成する。
続いて、表面側の配線層８１及びメタライズ層８６、裏面側の配線層８２を、前記導電ペーストを厚く塗布することにより形成する。この段階では、集合基板１６２の全セラミック基板６２の配線等８１，８６，８２は、相互に接続されているが、後の工程において、電気メッキにより金（Ａｕ）メッキが施され、配線等として機能する。
なお、表面側の配線層８１及びメタライズ層８６は、定尺シート１６２ｂの上面に形成されている。
【００１０】
次に、金型にて、集合基板１６２の厚さ約５０％〜７０％のところまで切り込みを入れ、ブレイク線８９を形成する。このブレイク線８９は製造工程の途中で、集合基板１６２を単個のセラミック基板６２に切り離すためのものである。
次に、以上のようにして形成した集合基板１６２を、水素雰囲気中において約１５５０〜１６５０℃で焼成する。この焼成で約２０％寸法が収縮するとともに、キャビティ７２、配線層８１、８２、メタライズ層８６、内部配線８３、及びブレイク線８９等が形成された集合基板１６２が完成する。
【００１１】
上記の工程で完成した集合基板１６２をブレイク線８９のところでチョコブレイクして切り離すと、図１１の（ｃ）に示すように、それぞれが目的とする水晶振動子の一単位に相当するセラミック基板６２が得られる。
なお、単個のセラミック基板６２は、コーナーに相当する位置にスルーホール（図示せず）が穿設されている。
【００１２】
図１２は、従来の製造方法で製造される水晶振動子の概略拡大図であり、（ａ）はキャリアに装填された後の断面図を、（ｂ）は周波数の調整工程における断面図を、（ｃ）は蓋体を取り付けた後の断面図を示している。
図１２（ａ）において、セラミック基板６２をキャリア（搬送治具）１１０に装填し、セラミック基板６２の配線層８１上に導電ペースト８４を塗布し、水晶振動体６１を順次搭載する。
次に、キャリア１１０ごと導電ペースト８４を加熱硬化させる。たとえば、導電ペースト８４が銀（Ａｇ）含有の熱硬化性樹脂であるときは、その加熱温度は約１８０℃である。このようにして、水晶振動体６１をセラミック基板６２に搭載する。
【００１３】
水晶振動体６１の実装が完了した後、セラミック基板６２はキャリア１１１に装填された状態で図１２（ｂ）に示す周波数の調整工程に移行する。
まず、セラミック基板６２は、マスク１１１ａを備えた専用のキャリア１１１に移し替えられる。続いて、測定した周波数に応じて真空雰囲気内で、水晶振動体６１の一部に順次Ａｕ８８を蒸着することによって、周波数の調整を行う。
【００１４】
次に、周波数調整後のセラミック基板６２は、図１２（ｃ）に示すように、封止工程のためにカーボン治具１１３に移し替えられる。
そして、セラミック基板６２の接合位置であるメタライズ層８６上に、箔状態の枠状低温金属ろう材（ここでは、Ａｕ／すず（Ｓｎ）合金のろう材を使用）を載せて溶融被着させ、接合層８５を形成する。
次に、セラミック基板６２と蓋体６３とを重ね合わせ、カーボン治具１１３に収納したまま、封止炉に入れ真空雰囲気内で加熱すると、セラミック基板６２と蓋体６３は、接合層８５を介してろう付けされ気密封止される。
【００１５】
このように、上記電子デバイス用パッケージの製造方法によれば、まず、複数のセラミック基板を集合基板に配列成形し、次に、電子部品の搭載工程において、セラミック基板を集合基板状態から単個に分割しキャリアに搭載してから、電子部品を実装していた。また、その後の周波数調整工程や封止工程においても、単個のセラミック基板に対して作業を行っていた。
【００１６】
なお、上記従来技術の他にも、電子デバイスの小型化に伴い、小型化された電子デバイスの製造工程においてその取り扱いを容易にするために、複数の電子デバイス用パッケージを多数個取りするいわゆる集合基板を形成し、この集合基板単位で各工程を搬送し作業処理する電子デバイス用パッケージの製造方法の技術が様々提案されている。
【００１７】
たとえば、金属板と金属ろう材とを同時に圧延することによってクラッド化された蓋体を構成し、蓋体の金属ろう材面をセラミックパッケージの封着側メタライズ層に直接載せ、セラミックケースの外周に沿って蓋体の上から電子ビームを照射し、その部分の金属ろう材を溶融させてメタライズ層に蓋体を封着する技術がある（例えば、特許文献１参照。）。
【００１８】
また、セラミックスからなる複数の絶縁基板を広面積の母基板に配列形成し、銀−銅合金等のろう材を金属、セラミック、ガラス等の平板に圧着した蓋体を、母基板と同じ配列で複数個連結一体化して形成し、各絶縁基板に所定の部品を配設する。その後、全ての蓋体を全ての絶縁基板に同時に位置合わせし、電子ビーム等によって蓋体を絶縁基板へ溶着し、さらに電子ビーム等によって蓋体を単個に溶断して、最後に絶縁基板を単個に分割し単個の電子装置を得る技術がある（例えば、特許文献２参照。）。
【００１９】
【特許文献１】
特許第３２４８８４２号公報 （第１項、特許請求の範囲）
【特許文献２】
特開平１１−３４０３５０号公報 （第１項、第２項、特許請求の範囲）
【００２０】
【発明が解決しようとする課題】
しかしながら、上述した従来の電子デバイス用パッケージの製造方法では、複数の基板を集合基板に配列成形しても、電子部品の搭載工程において、基板を集合基板状態から単個に分割してしまうために、キャリアに詰める作業が必要であった。また、その後の周波数調整工程や封止工程においても、単個の基板に対して搬送や組立等の作業を行う必要があった。
すなわち、基板単位で各工程を搬送し作業処理しなければならず、集合基板単位で搬送し作業を行う場合より多大な労力を必要とし、生産性を改善できないといった問題があった。
【００２１】
また、基板を単個に分離する際、切り粉がキャビティの内部に侵入するといった問題や、セラミック基板をキャリアに装填する際に、セラミック基板の堅いエッジが切れ刃となり金属キャリアを削って切り粉を発生させるといった問題があった。
さらに、封止工程ではカーボン治具を用いていたために、カーボン治具から塵埃が剥離してキャビティへ侵入することが避けられなかった。そして、一旦キャビティに入り込んだ切り粉などのゴミは容易に取りきれないという問題があった。
【００２２】
また、治工具費用も増大し、電子デバイスのコストダウンが進まないという問題があった。
さらに、ゴミが電子デバイスの性能に及ぼす影響は、電子デバイスが小型になるほど増大するので、小型電子デバイスを製造する企業にとっては、塵埃の排除のために膨大な資本投入が必要になるといった問題もあった。
【００２３】
なお、特許第３２４８８４２号公報では、金属板と金属ろう材とを同時に圧延することによってクラッド化された蓋体を使用しているが、金属ろう材が蓋体の接合面全体にあるため、金属ろう材の使用量を低減できないといった問題があった。
また、特開平１１−３４０３５０号公報では、集合状態の絶縁基板に対して集合状態の蓋体を接合する技術が記載されているが、現実にはセラミック基板を焼成する時点での収縮が大きいために、蓋体と絶縁基板の位置にずれが生じ気密不良を発生する危険性があった。
【００２４】
本発明は、以上のような従来の問題を解決するためになされたものであり、複数の基板を配列成形した集合基板の状態で、各工程を搬送し作業処理することにより作業ロスを排除し、電子デバイスの製造を効率よく行うことを可能とした電子デバイス用パッケージの製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
前述した目的を達成するための本発明の電子デバイス用パッケージの製造方法は、メタライズ層を有する複数の基板を集合基板に形成する集合基板形成工程と、蓋部材に、前記メタライズ層に対応する形状のろう材層を形成し、その後、前記蓋部材からろう材層付き蓋体を分割する蓋体形成工程と、前記集合基板の前記基板に電子部品を搭載する搭載工程と、前記ろう材層付き蓋体を、前記集合基板の前記基板の前記メタライズ層へ溶着して、前記電子部品を封止する封止工程と、前記蓋体が溶着された前記基板を前記集合基板から分割する分割工程と、を有する方法としてある。
このようにすると、集合基板の状態で封止工程まで製造することができるので、取り置きなどの作業ロスを排除でき、電子デバイスを効率よく製造することができる。
【００２６】
また、本発明の電子デバイス用パッケージの製造方法は、前記封止工程の前に、前記ろう材層付き蓋体を前記集合基板の前記基板に仮付けする仮付け工程を有する方法としてある。
このようにすると、蓋体を集合基板状態の各基板へより精度良く位置合わせすることができる。
【００２７】
また、本発明の電子デバイス用パッケージの製造方法は、メタライズ層を有する複数の基板を集合基板に形成する集合基板形成工程と、蓋部材に、前記メタライズ層に対応する形状のろう材層を形成し、その後、前記蓋部材からろう材層付き蓋体を分割する蓋体形成工程と、前記集合基板の前記基板に電子部品を搭載する搭載工程と、前記ろう材層付き蓋体を、前記集合基板の前記基板の前記メタライズ層へ仮固定する仮固定工程と、前記蓋体が仮固定された前記基板を、前記集合基板から分割する分割工程と、分割された前記基板に仮固定された前記蓋体を、当該基板の前記メタライズ層へ溶着して封止する封止工程と、を有する方法としてある。
このようにすると、封止工程における電子デバイスは、既に分割されているので、たとえば、電子ビームで蓋体を基板のメタライズ層へ溶着しても、電子ビームの熱が周囲の基板に対して悪影響を及ぼすといった不具合を防止することができる。
【００２８】
また、本発明の電子デバイス用パッケージの製造方法は、前記蓋体形成工程が、前記蓋部材の少なくとも片面に、前記メタライズ層に対応する形状の成形用メッキを形成する成形用メッキ工程と、前記成形用メッキ上にろう材を印刷・リフローすることにより、又は、メッキ・リフローすることにより被着させる被着工程と、を含む方法としてある。
このようにすると、蓋体の必要な位置にろう材を被着させることができるので、ろう材を無駄なく有効に使用することができる。
【００２９】
また、本発明の電子デバイス用パッケージの製造方法は、前記蓋体形成工程が、前記ろう材部分が鍔部となるように前記蓋部材に絞り加工を施す工程を含む方法としてある。
このようにすると、基板にキャビティを形成しなくてもすむので、基板の形状を単純化することができる。
【００３０】
また、本発明の電子デバイス用パッケージの製造方法は、前記電子部品を水晶振動体とした方法としてある。
このようにすると、集合基板の状態で周波数を調整することができるので、生産性をより向上させることができる。
【００３１】
【発明の実施の形態】
以下、本発明の各実施形態にかかる電子デバイス用パッケージの製造方法について、図面を参照して説明する。
図１は、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法で製造される電子デバイスの概略拡大断面図を示している。
同図において、電子デバイスは、水晶振動子１０としてあり、基本的な構造は、従来技術で説明したものとほぼ同様としてある。したがって、従来と同じ構成要素には同じ名称を用いて、詳細な説明は省略する。
【００３２】
１は水晶振動体、２は電デバイス用パッケージを構成する無収縮ガラスセラミック基板からなるセラミック基板である。
２ａは水晶振動体１を収納するキャビティであり、２１は水晶振動体１を搭載するための配線層、２２は端子電極となる配線層、２３は配線層２１と配線層２２を接続する内部配線である。また、２６は後述の蓋体３と接合する枠状に形成されたメタライズ層である。
３は電子デバイス用パッケージを構成する平板状の蓋体であり、材料としては、線膨張係数がセラミック基板の線膨張係数とほぼ等しく、かつ、ろう付け温度に耐えられるコバール、４２合金等の鉄（Ｆｅ）系合金が使用される。また、３４はろう材層であり、後述する製造方法によって、蓋体３に予め形成されているＡｕ／Ｓｎ合金（溶融点が約２８０℃）等の低い溶融温度を有する金属からなっている。
【００３３】
水晶振動子１０は、セラミック基板２のキャビティ２ａ内に配線層２１を形成し、この配線層２１に導電ペースト２４を介して水晶振動体１を設けてある。また、セラミック基板２の最上面にメタライズ層２６を形成し、このメタライズ層２６上に、蓋体３に形成したろう材層３４を溶着してある。
このようにすると、配線層２１とメタライズ層２６との距離が離れるので、ショートなどの不良を低減することができる。また、セラミック基板２の断面形状がほぼ左右対称となり、セラミック基板２を焼成する際の熱収縮が均一化され、歪を抑制することができる。
【００３４】
なお、本実施形態では、パッケージを構成するセラミック基板２の材料として、上述したアルミナを主原料とするセラミック粉末の代わりにガラスセラミックを使用し、無収縮低温焼成方法により形成された無収縮ガラスセラミック基板（適宜、ＬＴＣＣ基板と略称する。）を用いてもよい。
このＬＴＣＣ基板は、ガラスセラミックを材料として特許第２５５４４１５号公報に開示された「セラミック体の収縮を減少させる方法」を用いて製造した低温焼成セラミック基板であり、特に、焼成後の寸法精度及び平坦度に優れており、精度の良いセラミック基板を得ることができる。
すなわち、アルミナを主原料とするセラミック粉末を使用した場合より、多くのセラミック基板２を後述する一枚の集合基板１０２に配設することができ、その分生産性を向上させることができる。
【００３５】
次に、本実施形態である電子デバイス用パッケージの製造方法に含まれる蓋体形成工程について、図面を参照して説明する。
図２ａ〜図２ｊは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための概略工程図を示している。
同図において、蓋体３を製造するには、まず、コバール等の帯状の蓋部材３０が準備され（（図２ａ）コバール材準備工程）、続いて、蓋部材３０に搬送位置決め用のガイド穴３０ａを連続プレス加工にて穿設する（（図２ｂ）ガイド穴あけ工程）。
なお、蓋部材３０は、帯状に限定されるものではなく、たとえば、シート状であってもよい。
【００３６】
次に、蓋部材３０の両面にＮｉメッキ３１を施し（（図２ｃ）Ｎｉメッキ工程）、続いて、片面のガイド穴３０ａの配設された領域を除いたニッケル（Ｎｉ）下地の上にＡｕメッキ３２を施す（（図２ｄ）Ａｕメッキ工程）。
なお、Ｎｉメッキ３１とＡｕメッキ３２の部分に、理解しやすいように、ハッチングを入れて図示してある。
【００３７】
次に、枠状のメタライズ層２６に対応する枠状のレジスト３３（理解しやすいように、太線で図示してある。）を、ガイド穴３０ａを基準にしてＡｕメッキ３２上に印刷塗布し（（図２ｅ）レジスト塗布工程）、続いて、レジスト３３を塗布した部分を除いてＡｕメッキ３２だけを剥離する（（図２ｆ）Ａｕメッキ剥離工程）。
続いて、レジスト３３を剥離し（（図２ｇ）レジスト剥離工程）、下のＡｕメッキ３２を露出させる。このように、メタライズ層２６に対応する形状の成形用メッキとして、Ａｕメッキ３２を形成する。このようにすると、蓋体３の必要な場所にろう材を被着させることができるので、ろう材を有効に使用することができる。
【００３８】
次に、バインダを含むろう材ペースト３４ａ（一般的に、低温金属ろう材からなるペースト状のろう材が使用される。）をＡｕメッキ３２上にスクリーン印刷し（（図２ｈ）ろう材ペースト印刷工程）、続いて、これをリフローしてＡｕメッキ３２上にろう材を被着させ（（図２ｉ）ろう材リフロー工程）、ろう材層３４を形成する。
なお、ろう材は、Ａｕ／Ｓｎ合金（溶融点が約２８０℃）に限定されるものではなく、半田等の低い溶融温度を有する金属を使用することができる。
【００３９】
次に、プレス加工により蓋体３の外形を打ち抜き（（図２ｊ）プレス抜き工程）、最後に、蓋体３をアニールしてから、部品の配送に備えて梱包する（アニール／梱包工程：図示せず）。
また、リフローすることにより、表面に付着した溶媒等を気化させたり、ボイドを除去することができる。
【００４０】
次に、本実施形態にかかる電子デバイス用パッケージを製造する方法を、図面を参照して説明する。
図３は、本発明の第一実施形態にかかる電子デバイス用パッケージ（水晶振動子１０）の製造方法を説明するための概略工程図を示している。
同図において、１０２はセラミック基板２の集合基板である。集合基板１０２を完成するまでの集合基板形成工程は、従来技術として説明した図７から図１１（ｂ）までの工程とおおむね同じであるので、詳細な説明は省略する。
【００４１】
なお、集合基板形成工程において、集合基板１０２は、基板材料としてＬＴＣＣ基板を用いており、８５０〜９００℃の温度で焼成してある。また、厚膜導体ペーストには低温焼成可能なものを用いている。
さらに、図示してないが、配線層２１、２２及びメタライズ層２６上には、従来の電解メッキに代えて、Ｎｉを下地としたＡｕの無電界メッキを施してある。このため、電解メッキのように全てのセラミック基板２の配線を共通電極として接続する必要がないので、集合基板１０２に形成した各セラミック基板２の配線は相互に分離されている。
【００４２】
次に、図３（ａ）に示す水晶振動体搭載工程において、集合基板１０２上の搭載位置に、すなわち、水晶振動体１をキャビティ２ａ内に収納するように、導電ペースト２４を介して水晶振動体１を配線層２１上に固定する。
ここで、セラミック基板２は集合基板１０２から分離されていないので、効率よく水晶振動体１を搭載することができる。
【００４３】
次に、図３（ｂ）に示す周波数調整工程において、まず、集合基板１０２を真空雰囲気中に入れ、集合基板１０２上の個々のセラミック基板２に対して、測定回路の端子であるプローブ３５から通電して周波数を測定しながら、水晶振動体１の矢印の位置にマスク３６の穴を通してＡｕを蒸着する。
ところで、集合基板１０２の各セラミック基板２は、配線間が電気的に独立しているので、電子デバイスの測定又は調整工程において、集合基板１０２の状態で各セラミック基板２の測定又は調整を行うことができ、生産性をより向上させることができる。
なお、上記蒸着の代わりに、同じ位置にイオンビームエッチングを施して、周波数調整を行ってもよい。
【００４４】
次に、図３（ｃ）に示す蓋体の仮止め工程において、集合基板１０２は、メタライズ層２６上に、ろう材層３４を被着済みの蓋体３が被せられ、ろう材層３４がメタライズ層２６と接触する。続いて、位置決めした蓋体３の上から外周縁部の複数箇所（通常、二箇所）に、抵抗溶接、超音波溶接又は熱圧着等を行うための端子３７を当てることにより、ろう材層３４の一部を配線層２６上に溶着して仮止めする。
なお、電子ビームによって仮止めしても良い。また、仮止め後の蓋体３とセラミック基板２との間には隙間があるので、仮止め作業は真空雰囲気中で行う必要はなく、大気中であってもよい。
【００４５】
次に、図３（ｄ）に示す封止工程において、真空雰囲気中で電子ビーム３８を蓋体３の上から外周縁部に沿って照射することによって、ろう材層３４を局所的に加熱してメタライズ層２６上に溶着させる。
なお、電子ビーム３８による溶着の代わりに、真空雰囲気の炉内でろう材を溶融させる方法によって溶着させてもよい。
次に、集合基板１０２をブレイク線２９に沿って切り離すと、図１に示す水晶振動子１０を製造することができる。
【００４６】
このように、本実施形態によれば、水晶振動体１の実装から封止までの全工程にわたり集合基板１０２を一単位として搬送できるので、分割されたセラミック基板２をキャリアへ装填するといった作業ロスを削減でき、生産効率を大幅に向上させることができる。
また、従来必要だった各種キャリアが不要となり、治工具費用が削減できるとともに、キャリアからセラミック基板２のキャビティ２ａへのゴミの侵入を防止できる。
【００４７】
また、集合基板１０２が硬化収縮によって寸法精度が多少悪い場合でも、蓋体３を、単体の状態で集合基板１０２の基板２へ精度良く位置合わせできるので、蓋体３とセラミック基板２との位置ずれによって発生していた気密不良をなくすことができる。
また、集合基板１０２の全セラミック基板２に蓋体３を仮付けした後に、電子ビームを連続照射して封止でき、かつ、電子ビーム装置に蓋体３を載せた集合基板１０２を搬入する際、蓋体３の位置ずれを起こす心配もないので、効率よく封止作業を行うことができる。
【００４８】
さらに、プレス抜きしたろう材箔を蓋体に貼り付ける方法も想定されるが、この方法では、ろう材層を２０μｍ以下にすることは困難であるのに、本実施形態のろう材層３４は、ろう材のスクリーン印刷・リフロー、あるいはメッキによって、２０μｍより薄く被着できるので、電子ビームの熱がろう材層３４に伝わりやすく、迅速にして確実な気密封止を行うことができ、水晶振動子１０に与える熱的影響を低減することができる。
また、本実施形態では、電子デバイスを水晶振動子１０としてあるので、集合基板１０２の状態で周波数を調整することができ、生産性をより向上させることができる。
【００４９】
次に、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法について、図面を参照して説明する。
図４は、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法で製造される電子デバイスの概略拡大断面図を示している。
同図において、電子デバイスは、水晶振動子２０としてあり、第一実施形態で説明したものとほぼ同様の構造としてある。したがって、第一実施形態と同じ構成要素には同じ名称を用いて、詳細な説明は省略する。
【００５０】
１は水晶振動体、１２は電子デバイス用パッケージを構成する平板状のセラミック基板である。このように、セラミック基板１２の形状を単純化することにより、セラミック基板１２を焼成する際の熱収縮が均一化され、歪を抑制することができる。
また、水晶振動体１を搭載するための配線層２１及び蓋体１３と接合する枠状に形成されたメタライズ層２６が、セラミック基板１２の上面に形成されている。
１３は蓋体であり、電子デバイス用パッケージを構成する、箱形に絞り加工され矩形環状の鍔部１３ａを有している。この鍔部１３ａの溶着面には、Ａｕメッキ３２とろう材層３４を被着させてある。なお、蓋体１３の内部空間からなるキャビティ１２ａに、水晶振動体１が収納される。
なお、その他の構造は、第一実施形態とほぼ同様としてある。
【００５１】
次に、本実施形態である電子デバイス用パッケージの製造方法に含まれる蓋体形成工程について、図面を参照して説明する。
図５ａ〜図５ｉは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための概略工程図を示している。
同図において、まず、コバール等の帯状の蓋部材３０が準備され（（図５ａ）コバール材準備工程）、続いて、蓋部材３０に搬送位置決め用のガイド穴３０ａを連続プレス加工にて穿設する（（図５ｂ）ガイド穴あけ加工工程）。
【００５２】
次に、蓋部材３０の両面にＮｉメッキ３１を施し（（図５ｃ）Ｎｉメッキ工程）、続いて、片面のガイド穴３０ａの配設された領域を除いたニッケル（Ｎｉ）下地の上にＡｕメッキ３２を施す（（図５ｄ）Ａｕメッキ工程）。
続いて、枠状のメタライズ層２６に対応する矩形環状のレジスト３３を、ガイド穴３０ａを基準にしてＡｕメッキ３２上に印刷塗布し（（図５ｅ）レジスト塗布工程）、続いて、レジスト３３を塗布した部分を除いてＡｕメッキ３２だけを剥離する（（図５ｆ）Ａｕメッキ剥離工程）。
次に、レジスト３３を剥離するとともに箱形に絞り加工し（（図５ｇ）レジスト剥離及び絞り加工工程）、下のＡｕメッキ３２を露出させる。
なお、理解しやすいように、Ｎｉメッキ３１とＡｕメッキ３２の部分にハッチングを入れ、レジスト３３の部分を太線で図示してある。
【００５３】
次に、ろう材をＡｕメッキ３２上にめっきし（（図５ｈ）ろう材めっき工程）、ろう材層３４を形成する。
なお、上記「めっき」は、金属の表面に他の金属の薄い層を付着させることをいう。また、めっきは、一般的に、電解メッキ法や無電解メッキ法により行われるが、これに限定されるものではなく、たとえば、ろう材が半田（Ｓｎ−Ｐｂ合金）である場合には、Ａｕメッキ３２以外の部分をマスキングし、半田槽にどぶ漬けしてＡｕメッキ上３２に半田からなるろう材層３４を形成してもよい。
次に、プレス加工により蓋体１３の外形を打ち抜き（（図５ｉ）プレス抜き工程）、最後に、蓋体１３をアニールしてから、部品の配送に備えて梱包する（アニール／梱包工程：図示せず）。上記プレス加工により、鍔部１３ａの溶着面側にろう材層３４を形成することができる。
なお、その他の製造方法は、第一実施形態とほぼ同様としてある。
【００５４】
次に、本実施形態にかかる電子デバイス用パッケージを製造する方法を、図面を参照して説明する。
図６は、本発明の第二実施形態にかかる電子デバイス用パッケージ（水晶振動子２０）の製造方法を説明するための概略工程図を示している。
同図において、１１２はセラミック基板１２の集合基板である。
なお、周波数調整工程までは、第一実施形態とおおむね同じであるので、詳細な説明は省略する。
【００５５】
周波数調整が行われた集合基板１１２は、図６（ａ）に示す蓋体の仮固定工程において、メタライズ層２６上に、ろう材層３４の被着された蓋体３１が被せられ、ろう材層３４がメタライズ層２６と接触する。続いて、位置決めした蓋体１３の上から外周縁部の複数箇所に、抵抗溶接、超音波溶接又は熱圧着等を行うための端子３７を当てることにより、ろう材層３４の一部をメタライズ層２６上に溶着して仮固定する。
【００５６】
次に、図６（ｂ）に示す分割工程において、集合基板１１２をブレイク線２９に沿って切り離し、単個のセラミック基板１２に分割する。
続いて、図６（ｃ）に示す封止工程において、真空雰囲気中で電子ビーム３８を蓋体１３の上から外周縁部に沿って照射することによって、ろう材層３４を局所的に加熱してメタライズ層２６上に溶着させる。
なお、電子ビーム３８による溶着の代わりに、真空雰囲気の炉内でろう材を溶融させる方法によって溶着させてもよい。
また、その他の方法及び効果は、第一実施形態のものとほぼ同様である。
【００５７】
このように、本実施形態によれば、単体の水晶振動子２０に電子ビームを照射することになるので、電子ビームの熱が周囲のセラミック基板１２に対して悪影響を及ぼすといった不具合を防止することができる。
また、蓋部材３０に絞り加工を施すことにより、セラミック基板１２を平板状とすることができ、すなわち、セラミック基板１２の形状を単純化することにより、集合基板１１２を焼成する際の熱収縮が均一化され、歪を抑制することができる。
【００５８】
以上、水晶振動子を一例として、本発明の実施形態である電子デバイス用パッケージの製造方法を説明してきたが、本発明の技術思想は、水晶振動子に限らずその他の電子デバイス一般に広く適用できるものである。
【００５９】
【発明の効果】
以上説明したように、本発明の製造方法によれば、集合基板単位で各工程を搬送し作業処理することにより作業ロスを低減でき、生産性を向上させることができる。
また、基板を単個に分離（分割）するときには、既に蓋体が取り付けられているので、切り粉がキャビティの内部に侵入するといった不具合を回避することができる。
さらに、キャリアを必要としないので、治工具費用を削減できる。
【図面の簡単な説明】
【図１】図１は、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法で製造される電子デバイスの概略拡大断面図を示している。
【図２ａ】図２ａは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、コバール材準備工程における概略平面図を示している。
【図２ｂ】図２ｂは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ガイド穴あけ工程における概略平面図を示している。
【図２ｃ】図２ｃは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ｎｉメッキ工程における概略平面図を示している。
【図２ｄ】図２ｄは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ａｕメッキ工程における概略平面図を示している。
【図２ｅ】図２ｅは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、レジスト塗布工程における概略平面図を示している。
【図２ｆ】図２ｆは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ａｕメッキ剥離工程における概略平面図を示している。
【図２ｇ】図２ｇは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、レジスト剥離工程における概略平面図を示している。
【図２ｈ】図２ｈは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ろう材ペースト印刷工程における概略平面図を示している。
【図２ｉ】図２ｉは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ろう材リフロー工程における概略平面図を示している。
【図２ｊ】図２ｊは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、プレス抜き工程における概略平面図を示している。
【図３】図３は、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法を説明するための概略工程図を示している。
【図４】図４は、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法で製造される電子デバイスの概略拡大断面図を示している。
【図５ａ】図５ａは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、コバール材準備工程における概略平面図を示している。
【図５ｂ】図５ｂは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ガイド穴あけ及び絞り加工工程ガイド穴あけ工程における概略平面図を示している。
【図５ｃ】図５ｃは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ｎｉメッキ工程における概略平面図を示している。
【図５ｄ】図５ｄは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ａｕメッキ工程における概略平面図を示している。
【図５ｅ】図５ｅは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、レジスト塗布工程における概略平面図を示している。
【図５ｆ】図５ｆは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ａｕメッキ剥離工程における概略平面図を示している。
【図５ｇ】図５ｇは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、レジスト剥離工程における概略平面図を示している。
【図５ｈ】図５ｈは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ろう材めっき工程における概略平面図を示している。
【図５ｉ】図５ｉは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、プレス抜き工程における概略平面図を示している。
【図６】図６は、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法を説明するための概略工程図を示している。
【図７】図７は、従来の製造方法で製造された水晶振動子の概略拡大断面図を示している。
【図８】図８は、従来の水晶振動子の製造方法で使用される集合基板シートの概略平面図を示している。
【図９】図９は、従来の水晶振動子の製造方法で使用される定尺シートの概略平面図を示している。
【図１０】図１０は、従来の水晶振動子の製造方法で使用される集合基板の概略平面図を示している。
【図１１】図１１は、図１０の線分Ａ−Ａに沿った概略拡大図であり、（ａ）はスルーホール形成後の断面図を、（ｂ）は配線及びブレイク線加工後の断面図を、（ｃ）は分割後の断面図を示している。
【図１２】図１２は、従来の製造方法で製造される水晶振動子の概略拡大図であり、（ａ）はキャリアに装填された後の断面図を、（ｂ）は周波数の調整工程における断面図を、（ｃ）は蓋体を取り付けた後の断面図を示している。
【符号の説明】
１ 水晶振動体
２、１２ セラミック基板
２ａ，１２ａ キャビティ
３、１３ 蓋体
１０、２０ 水晶振動子
１３ａ 鍔部
２１、２２ 配線層
２３ 内部配線
２４ 導電ペースト
２６ メタライズ層
２９ ブレイク線
３０ 蓋部材
３０ａ ガイド穴
３１ Ｎｉメッキ
３２ Ａｕメッキ
３３ レジスト
３４ ろう材層
３４ａ ろう材ペースト
３５ プローブ
３６ マスク
３７ 端子
３８ 電子ビーム
６１ 水晶振動体
６２ セラミック基板
６２ａ 集合基板シート
６２ｂ 定尺シート
６３ 蓋
７０ 水晶振動子
７２ キャビティ
８１ 配線層
８２ 配線層
８３ 内部配線
８４ 導電ペースト
８５ 接合層
８６ メタライズ層
８７ 作業基準穴
８８ Ａｕ
８９ ブレイク線
１０２ 集合基板
１１０ キャリア
１１１ キャリア
１１１ａ マスク
１１２ 集合基板
１１３ カーボン治具
１６２ 集合基板
１６２ａ 集合基板シート
１６２ｂ 定尺シート
【発明の属する技術分野】
本発明は、各種の電子部品を収納する電子デバイス用パッケージの製造方法に関する。
【０００２】
【従来の技術】
従来、電子デバイス用パッケージは、電子装置の回路基板への高密度実装に適するように、小型チップ化され回路基板の片面だけで半田付けできる表面実装型（ＳＭＤ）のものが多数開発されてきた。
また、電子デバイス用パッケージを取り巻く環境としては、携帯用通信機器等の普及に伴い、電子デバイスの小型化、軽量化、及びコストダウンの要求がますます強くなっている。
【０００３】
次に、上記従来の電子デバイス用パッケージの一種である水晶振動子の製造方法について、図面を参照して説明する。
図７は、従来の製造方法で製造された水晶振動子の概略拡大断面図を示している。
同図において、７０は表面実装型の水晶振動子であり、６２は水晶振動子７０のパッケージを構成するセラミック基板である。６３は水晶振動子７０のパッケージを構成する蓋体であって、セラミック基板６２を覆うコバール（鉄（Ｆｅ）／ニッケル（Ｎｉ）／コバルト（Ｃｏ）合金）製の箱形としてある。
また、６１は水晶振動体であり、セラミック基板６２と蓋体６３により規定されるキャビティ（内部空間）７２に実装されている。
【０００４】
８１は配線層であり、セラミック基板６２の上面に、蓋体６３と導通しないように形成されており、８２はセラミック基板６２の下面に形成された端子電極としての配線層である。また、８３は両配線層８１、８２を接続する電気的導通部としての内部配線である。
８４は導電ペーストであり、水晶振動体６１の一端が導電ペースト８４を介して配線層８１の上に接合されている。８６はメタライズ層（配線層）であり、蓋体６３の接合のために、セラミック基板６２の上面に形成されている。８５はメタライズ層８６上に形成された低温金属ろう材からなる接合層である。
なお、セラミック基板６２と蓋体６３は、接合層８５を介して溶着されている。
【０００５】
次に、水晶振動子７０の製造方法について、図８〜図１２を参照して説明する。
まず、アルミナを主原料とするセラミック粉末や、バインダ等を含むスラリーを用いて、長尺で一定幅のグリーンシートを成形する。
そして、このグリーンシートから図８に示す所定寸法の集合基板シート１６２ａを成形する。この集合基板シート１６２ａは、予め設定された圧縮率にもとづいた寸法となるように外形をプレス抜きされ、さらに、積層処理のための作業基準穴８７が穿設される。
【０００６】
次に、集合基板シート１６２ａの作業基準穴８７を基準にして、電子部品がセラミックパッケージへ接触するのを避けるためのキャビティ７２をプレス抜きして、図９に示す定尺シート１６２ｂを形成する。
【０００７】
次に、所定の枚数の集合基板シート１６２ａ及び定尺シート１６２ｂを、予め定められた枚数（ここでは、説明の便宜上各１枚としてある）の組み合わせで積層圧着させる。この積層工程は、例えば、２００〜２５０℃で一定時間にわたってプレス圧着することによって行うことができる。
このようにして、単個のセラミック基板６２を多数個取りできる、積層グリーンシート状の集合基板１６２を製造する（図１０参照）。
なお、図１０には、後の工程で作り込まれるブレイク線８９も、理解の補助のため便宜的に点線で示してある。
【０００８】
次に、集合基板１６２の加工工程について、図面を参照して説明する。
図１１は、図１０の線分Ａ−Ａに沿った概略拡大図であり、（ａ）はスルーホール形成後の断面図を、（ｂ）は配線及びブレイク線加工後の断面図を、（ｃ）は分割後の断面図を示している。
まず、図１１（ａ）に示すように、集合基板１６２の作業基準穴８７（図示せず）を基準に、表裏面の導通をとるためのスルーホール７３を、積層圧着された集合基板シート１６２ａ及び定尺シート１６２ｂに形成する。
【０００９】
次に、図１１（ｂ）に示すように、先の工程で開孔したスルーホール７３等に、タングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点金属からなる導電ペーストを充填して内部配線８３を形成する。
続いて、表面側の配線層８１及びメタライズ層８６、裏面側の配線層８２を、前記導電ペーストを厚く塗布することにより形成する。この段階では、集合基板１６２の全セラミック基板６２の配線等８１，８６，８２は、相互に接続されているが、後の工程において、電気メッキにより金（Ａｕ）メッキが施され、配線等として機能する。
なお、表面側の配線層８１及びメタライズ層８６は、定尺シート１６２ｂの上面に形成されている。
【００１０】
次に、金型にて、集合基板１６２の厚さ約５０％〜７０％のところまで切り込みを入れ、ブレイク線８９を形成する。このブレイク線８９は製造工程の途中で、集合基板１６２を単個のセラミック基板６２に切り離すためのものである。
次に、以上のようにして形成した集合基板１６２を、水素雰囲気中において約１５５０〜１６５０℃で焼成する。この焼成で約２０％寸法が収縮するとともに、キャビティ７２、配線層８１、８２、メタライズ層８６、内部配線８３、及びブレイク線８９等が形成された集合基板１６２が完成する。
【００１１】
上記の工程で完成した集合基板１６２をブレイク線８９のところでチョコブレイクして切り離すと、図１１の（ｃ）に示すように、それぞれが目的とする水晶振動子の一単位に相当するセラミック基板６２が得られる。
なお、単個のセラミック基板６２は、コーナーに相当する位置にスルーホール（図示せず）が穿設されている。
【００１２】
図１２は、従来の製造方法で製造される水晶振動子の概略拡大図であり、（ａ）はキャリアに装填された後の断面図を、（ｂ）は周波数の調整工程における断面図を、（ｃ）は蓋体を取り付けた後の断面図を示している。
図１２（ａ）において、セラミック基板６２をキャリア（搬送治具）１１０に装填し、セラミック基板６２の配線層８１上に導電ペースト８４を塗布し、水晶振動体６１を順次搭載する。
次に、キャリア１１０ごと導電ペースト８４を加熱硬化させる。たとえば、導電ペースト８４が銀（Ａｇ）含有の熱硬化性樹脂であるときは、その加熱温度は約１８０℃である。このようにして、水晶振動体６１をセラミック基板６２に搭載する。
【００１３】
水晶振動体６１の実装が完了した後、セラミック基板６２はキャリア１１１に装填された状態で図１２（ｂ）に示す周波数の調整工程に移行する。
まず、セラミック基板６２は、マスク１１１ａを備えた専用のキャリア１１１に移し替えられる。続いて、測定した周波数に応じて真空雰囲気内で、水晶振動体６１の一部に順次Ａｕ８８を蒸着することによって、周波数の調整を行う。
【００１４】
次に、周波数調整後のセラミック基板６２は、図１２（ｃ）に示すように、封止工程のためにカーボン治具１１３に移し替えられる。
そして、セラミック基板６２の接合位置であるメタライズ層８６上に、箔状態の枠状低温金属ろう材（ここでは、Ａｕ／すず（Ｓｎ）合金のろう材を使用）を載せて溶融被着させ、接合層８５を形成する。
次に、セラミック基板６２と蓋体６３とを重ね合わせ、カーボン治具１１３に収納したまま、封止炉に入れ真空雰囲気内で加熱すると、セラミック基板６２と蓋体６３は、接合層８５を介してろう付けされ気密封止される。
【００１５】
このように、上記電子デバイス用パッケージの製造方法によれば、まず、複数のセラミック基板を集合基板に配列成形し、次に、電子部品の搭載工程において、セラミック基板を集合基板状態から単個に分割しキャリアに搭載してから、電子部品を実装していた。また、その後の周波数調整工程や封止工程においても、単個のセラミック基板に対して作業を行っていた。
【００１６】
なお、上記従来技術の他にも、電子デバイスの小型化に伴い、小型化された電子デバイスの製造工程においてその取り扱いを容易にするために、複数の電子デバイス用パッケージを多数個取りするいわゆる集合基板を形成し、この集合基板単位で各工程を搬送し作業処理する電子デバイス用パッケージの製造方法の技術が様々提案されている。
【００１７】
たとえば、金属板と金属ろう材とを同時に圧延することによってクラッド化された蓋体を構成し、蓋体の金属ろう材面をセラミックパッケージの封着側メタライズ層に直接載せ、セラミックケースの外周に沿って蓋体の上から電子ビームを照射し、その部分の金属ろう材を溶融させてメタライズ層に蓋体を封着する技術がある（例えば、特許文献１参照。）。
【００１８】
また、セラミックスからなる複数の絶縁基板を広面積の母基板に配列形成し、銀−銅合金等のろう材を金属、セラミック、ガラス等の平板に圧着した蓋体を、母基板と同じ配列で複数個連結一体化して形成し、各絶縁基板に所定の部品を配設する。その後、全ての蓋体を全ての絶縁基板に同時に位置合わせし、電子ビーム等によって蓋体を絶縁基板へ溶着し、さらに電子ビーム等によって蓋体を単個に溶断して、最後に絶縁基板を単個に分割し単個の電子装置を得る技術がある（例えば、特許文献２参照。）。
【００１９】
【特許文献１】
特許第３２４８８４２号公報 （第１項、特許請求の範囲）
【特許文献２】
特開平１１−３４０３５０号公報 （第１項、第２項、特許請求の範囲）
【００２０】
【発明が解決しようとする課題】
しかしながら、上述した従来の電子デバイス用パッケージの製造方法では、複数の基板を集合基板に配列成形しても、電子部品の搭載工程において、基板を集合基板状態から単個に分割してしまうために、キャリアに詰める作業が必要であった。また、その後の周波数調整工程や封止工程においても、単個の基板に対して搬送や組立等の作業を行う必要があった。
すなわち、基板単位で各工程を搬送し作業処理しなければならず、集合基板単位で搬送し作業を行う場合より多大な労力を必要とし、生産性を改善できないといった問題があった。
【００２１】
また、基板を単個に分離する際、切り粉がキャビティの内部に侵入するといった問題や、セラミック基板をキャリアに装填する際に、セラミック基板の堅いエッジが切れ刃となり金属キャリアを削って切り粉を発生させるといった問題があった。
さらに、封止工程ではカーボン治具を用いていたために、カーボン治具から塵埃が剥離してキャビティへ侵入することが避けられなかった。そして、一旦キャビティに入り込んだ切り粉などのゴミは容易に取りきれないという問題があった。
【００２２】
また、治工具費用も増大し、電子デバイスのコストダウンが進まないという問題があった。
さらに、ゴミが電子デバイスの性能に及ぼす影響は、電子デバイスが小型になるほど増大するので、小型電子デバイスを製造する企業にとっては、塵埃の排除のために膨大な資本投入が必要になるといった問題もあった。
【００２３】
なお、特許第３２４８８４２号公報では、金属板と金属ろう材とを同時に圧延することによってクラッド化された蓋体を使用しているが、金属ろう材が蓋体の接合面全体にあるため、金属ろう材の使用量を低減できないといった問題があった。
また、特開平１１−３４０３５０号公報では、集合状態の絶縁基板に対して集合状態の蓋体を接合する技術が記載されているが、現実にはセラミック基板を焼成する時点での収縮が大きいために、蓋体と絶縁基板の位置にずれが生じ気密不良を発生する危険性があった。
【００２４】
本発明は、以上のような従来の問題を解決するためになされたものであり、複数の基板を配列成形した集合基板の状態で、各工程を搬送し作業処理することにより作業ロスを排除し、電子デバイスの製造を効率よく行うことを可能とした電子デバイス用パッケージの製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
前述した目的を達成するための本発明の電子デバイス用パッケージの製造方法は、メタライズ層を有する複数の基板を集合基板に形成する集合基板形成工程と、蓋部材に、前記メタライズ層に対応する形状のろう材層を形成し、その後、前記蓋部材からろう材層付き蓋体を分割する蓋体形成工程と、前記集合基板の前記基板に電子部品を搭載する搭載工程と、前記ろう材層付き蓋体を、前記集合基板の前記基板の前記メタライズ層へ溶着して、前記電子部品を封止する封止工程と、前記蓋体が溶着された前記基板を前記集合基板から分割する分割工程と、を有する方法としてある。
このようにすると、集合基板の状態で封止工程まで製造することができるので、取り置きなどの作業ロスを排除でき、電子デバイスを効率よく製造することができる。
【００２６】
また、本発明の電子デバイス用パッケージの製造方法は、前記封止工程の前に、前記ろう材層付き蓋体を前記集合基板の前記基板に仮付けする仮付け工程を有する方法としてある。
このようにすると、蓋体を集合基板状態の各基板へより精度良く位置合わせすることができる。
【００２７】
また、本発明の電子デバイス用パッケージの製造方法は、メタライズ層を有する複数の基板を集合基板に形成する集合基板形成工程と、蓋部材に、前記メタライズ層に対応する形状のろう材層を形成し、その後、前記蓋部材からろう材層付き蓋体を分割する蓋体形成工程と、前記集合基板の前記基板に電子部品を搭載する搭載工程と、前記ろう材層付き蓋体を、前記集合基板の前記基板の前記メタライズ層へ仮固定する仮固定工程と、前記蓋体が仮固定された前記基板を、前記集合基板から分割する分割工程と、分割された前記基板に仮固定された前記蓋体を、当該基板の前記メタライズ層へ溶着して封止する封止工程と、を有する方法としてある。
このようにすると、封止工程における電子デバイスは、既に分割されているので、たとえば、電子ビームで蓋体を基板のメタライズ層へ溶着しても、電子ビームの熱が周囲の基板に対して悪影響を及ぼすといった不具合を防止することができる。
【００２８】
また、本発明の電子デバイス用パッケージの製造方法は、前記蓋体形成工程が、前記蓋部材の少なくとも片面に、前記メタライズ層に対応する形状の成形用メッキを形成する成形用メッキ工程と、前記成形用メッキ上にろう材を印刷・リフローすることにより、又は、メッキ・リフローすることにより被着させる被着工程と、を含む方法としてある。
このようにすると、蓋体の必要な位置にろう材を被着させることができるので、ろう材を無駄なく有効に使用することができる。
【００２９】
また、本発明の電子デバイス用パッケージの製造方法は、前記蓋体形成工程が、前記ろう材部分が鍔部となるように前記蓋部材に絞り加工を施す工程を含む方法としてある。
このようにすると、基板にキャビティを形成しなくてもすむので、基板の形状を単純化することができる。
【００３０】
また、本発明の電子デバイス用パッケージの製造方法は、前記電子部品を水晶振動体とした方法としてある。
このようにすると、集合基板の状態で周波数を調整することができるので、生産性をより向上させることができる。
【００３１】
【発明の実施の形態】
以下、本発明の各実施形態にかかる電子デバイス用パッケージの製造方法について、図面を参照して説明する。
図１は、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法で製造される電子デバイスの概略拡大断面図を示している。
同図において、電子デバイスは、水晶振動子１０としてあり、基本的な構造は、従来技術で説明したものとほぼ同様としてある。したがって、従来と同じ構成要素には同じ名称を用いて、詳細な説明は省略する。
【００３２】
１は水晶振動体、２は電デバイス用パッケージを構成する無収縮ガラスセラミック基板からなるセラミック基板である。
２ａは水晶振動体１を収納するキャビティであり、２１は水晶振動体１を搭載するための配線層、２２は端子電極となる配線層、２３は配線層２１と配線層２２を接続する内部配線である。また、２６は後述の蓋体３と接合する枠状に形成されたメタライズ層である。
３は電子デバイス用パッケージを構成する平板状の蓋体であり、材料としては、線膨張係数がセラミック基板の線膨張係数とほぼ等しく、かつ、ろう付け温度に耐えられるコバール、４２合金等の鉄（Ｆｅ）系合金が使用される。また、３４はろう材層であり、後述する製造方法によって、蓋体３に予め形成されているＡｕ／Ｓｎ合金（溶融点が約２８０℃）等の低い溶融温度を有する金属からなっている。
【００３３】
水晶振動子１０は、セラミック基板２のキャビティ２ａ内に配線層２１を形成し、この配線層２１に導電ペースト２４を介して水晶振動体１を設けてある。また、セラミック基板２の最上面にメタライズ層２６を形成し、このメタライズ層２６上に、蓋体３に形成したろう材層３４を溶着してある。
このようにすると、配線層２１とメタライズ層２６との距離が離れるので、ショートなどの不良を低減することができる。また、セラミック基板２の断面形状がほぼ左右対称となり、セラミック基板２を焼成する際の熱収縮が均一化され、歪を抑制することができる。
【００３４】
なお、本実施形態では、パッケージを構成するセラミック基板２の材料として、上述したアルミナを主原料とするセラミック粉末の代わりにガラスセラミックを使用し、無収縮低温焼成方法により形成された無収縮ガラスセラミック基板（適宜、ＬＴＣＣ基板と略称する。）を用いてもよい。
このＬＴＣＣ基板は、ガラスセラミックを材料として特許第２５５４４１５号公報に開示された「セラミック体の収縮を減少させる方法」を用いて製造した低温焼成セラミック基板であり、特に、焼成後の寸法精度及び平坦度に優れており、精度の良いセラミック基板を得ることができる。
すなわち、アルミナを主原料とするセラミック粉末を使用した場合より、多くのセラミック基板２を後述する一枚の集合基板１０２に配設することができ、その分生産性を向上させることができる。
【００３５】
次に、本実施形態である電子デバイス用パッケージの製造方法に含まれる蓋体形成工程について、図面を参照して説明する。
図２ａ〜図２ｊは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための概略工程図を示している。
同図において、蓋体３を製造するには、まず、コバール等の帯状の蓋部材３０が準備され（（図２ａ）コバール材準備工程）、続いて、蓋部材３０に搬送位置決め用のガイド穴３０ａを連続プレス加工にて穿設する（（図２ｂ）ガイド穴あけ工程）。
なお、蓋部材３０は、帯状に限定されるものではなく、たとえば、シート状であってもよい。
【００３６】
次に、蓋部材３０の両面にＮｉメッキ３１を施し（（図２ｃ）Ｎｉメッキ工程）、続いて、片面のガイド穴３０ａの配設された領域を除いたニッケル（Ｎｉ）下地の上にＡｕメッキ３２を施す（（図２ｄ）Ａｕメッキ工程）。
なお、Ｎｉメッキ３１とＡｕメッキ３２の部分に、理解しやすいように、ハッチングを入れて図示してある。
【００３７】
次に、枠状のメタライズ層２６に対応する枠状のレジスト３３（理解しやすいように、太線で図示してある。）を、ガイド穴３０ａを基準にしてＡｕメッキ３２上に印刷塗布し（（図２ｅ）レジスト塗布工程）、続いて、レジスト３３を塗布した部分を除いてＡｕメッキ３２だけを剥離する（（図２ｆ）Ａｕメッキ剥離工程）。
続いて、レジスト３３を剥離し（（図２ｇ）レジスト剥離工程）、下のＡｕメッキ３２を露出させる。このように、メタライズ層２６に対応する形状の成形用メッキとして、Ａｕメッキ３２を形成する。このようにすると、蓋体３の必要な場所にろう材を被着させることができるので、ろう材を有効に使用することができる。
【００３８】
次に、バインダを含むろう材ペースト３４ａ（一般的に、低温金属ろう材からなるペースト状のろう材が使用される。）をＡｕメッキ３２上にスクリーン印刷し（（図２ｈ）ろう材ペースト印刷工程）、続いて、これをリフローしてＡｕメッキ３２上にろう材を被着させ（（図２ｉ）ろう材リフロー工程）、ろう材層３４を形成する。
なお、ろう材は、Ａｕ／Ｓｎ合金（溶融点が約２８０℃）に限定されるものではなく、半田等の低い溶融温度を有する金属を使用することができる。
【００３９】
次に、プレス加工により蓋体３の外形を打ち抜き（（図２ｊ）プレス抜き工程）、最後に、蓋体３をアニールしてから、部品の配送に備えて梱包する（アニール／梱包工程：図示せず）。
また、リフローすることにより、表面に付着した溶媒等を気化させたり、ボイドを除去することができる。
【００４０】
次に、本実施形態にかかる電子デバイス用パッケージを製造する方法を、図面を参照して説明する。
図３は、本発明の第一実施形態にかかる電子デバイス用パッケージ（水晶振動子１０）の製造方法を説明するための概略工程図を示している。
同図において、１０２はセラミック基板２の集合基板である。集合基板１０２を完成するまでの集合基板形成工程は、従来技術として説明した図７から図１１（ｂ）までの工程とおおむね同じであるので、詳細な説明は省略する。
【００４１】
なお、集合基板形成工程において、集合基板１０２は、基板材料としてＬＴＣＣ基板を用いており、８５０〜９００℃の温度で焼成してある。また、厚膜導体ペーストには低温焼成可能なものを用いている。
さらに、図示してないが、配線層２１、２２及びメタライズ層２６上には、従来の電解メッキに代えて、Ｎｉを下地としたＡｕの無電界メッキを施してある。このため、電解メッキのように全てのセラミック基板２の配線を共通電極として接続する必要がないので、集合基板１０２に形成した各セラミック基板２の配線は相互に分離されている。
【００４２】
次に、図３（ａ）に示す水晶振動体搭載工程において、集合基板１０２上の搭載位置に、すなわち、水晶振動体１をキャビティ２ａ内に収納するように、導電ペースト２４を介して水晶振動体１を配線層２１上に固定する。
ここで、セラミック基板２は集合基板１０２から分離されていないので、効率よく水晶振動体１を搭載することができる。
【００４３】
次に、図３（ｂ）に示す周波数調整工程において、まず、集合基板１０２を真空雰囲気中に入れ、集合基板１０２上の個々のセラミック基板２に対して、測定回路の端子であるプローブ３５から通電して周波数を測定しながら、水晶振動体１の矢印の位置にマスク３６の穴を通してＡｕを蒸着する。
ところで、集合基板１０２の各セラミック基板２は、配線間が電気的に独立しているので、電子デバイスの測定又は調整工程において、集合基板１０２の状態で各セラミック基板２の測定又は調整を行うことができ、生産性をより向上させることができる。
なお、上記蒸着の代わりに、同じ位置にイオンビームエッチングを施して、周波数調整を行ってもよい。
【００４４】
次に、図３（ｃ）に示す蓋体の仮止め工程において、集合基板１０２は、メタライズ層２６上に、ろう材層３４を被着済みの蓋体３が被せられ、ろう材層３４がメタライズ層２６と接触する。続いて、位置決めした蓋体３の上から外周縁部の複数箇所（通常、二箇所）に、抵抗溶接、超音波溶接又は熱圧着等を行うための端子３７を当てることにより、ろう材層３４の一部を配線層２６上に溶着して仮止めする。
なお、電子ビームによって仮止めしても良い。また、仮止め後の蓋体３とセラミック基板２との間には隙間があるので、仮止め作業は真空雰囲気中で行う必要はなく、大気中であってもよい。
【００４５】
次に、図３（ｄ）に示す封止工程において、真空雰囲気中で電子ビーム３８を蓋体３の上から外周縁部に沿って照射することによって、ろう材層３４を局所的に加熱してメタライズ層２６上に溶着させる。
なお、電子ビーム３８による溶着の代わりに、真空雰囲気の炉内でろう材を溶融させる方法によって溶着させてもよい。
次に、集合基板１０２をブレイク線２９に沿って切り離すと、図１に示す水晶振動子１０を製造することができる。
【００４６】
このように、本実施形態によれば、水晶振動体１の実装から封止までの全工程にわたり集合基板１０２を一単位として搬送できるので、分割されたセラミック基板２をキャリアへ装填するといった作業ロスを削減でき、生産効率を大幅に向上させることができる。
また、従来必要だった各種キャリアが不要となり、治工具費用が削減できるとともに、キャリアからセラミック基板２のキャビティ２ａへのゴミの侵入を防止できる。
【００４７】
また、集合基板１０２が硬化収縮によって寸法精度が多少悪い場合でも、蓋体３を、単体の状態で集合基板１０２の基板２へ精度良く位置合わせできるので、蓋体３とセラミック基板２との位置ずれによって発生していた気密不良をなくすことができる。
また、集合基板１０２の全セラミック基板２に蓋体３を仮付けした後に、電子ビームを連続照射して封止でき、かつ、電子ビーム装置に蓋体３を載せた集合基板１０２を搬入する際、蓋体３の位置ずれを起こす心配もないので、効率よく封止作業を行うことができる。
【００４８】
さらに、プレス抜きしたろう材箔を蓋体に貼り付ける方法も想定されるが、この方法では、ろう材層を２０μｍ以下にすることは困難であるのに、本実施形態のろう材層３４は、ろう材のスクリーン印刷・リフロー、あるいはメッキによって、２０μｍより薄く被着できるので、電子ビームの熱がろう材層３４に伝わりやすく、迅速にして確実な気密封止を行うことができ、水晶振動子１０に与える熱的影響を低減することができる。
また、本実施形態では、電子デバイスを水晶振動子１０としてあるので、集合基板１０２の状態で周波数を調整することができ、生産性をより向上させることができる。
【００４９】
次に、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法について、図面を参照して説明する。
図４は、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法で製造される電子デバイスの概略拡大断面図を示している。
同図において、電子デバイスは、水晶振動子２０としてあり、第一実施形態で説明したものとほぼ同様の構造としてある。したがって、第一実施形態と同じ構成要素には同じ名称を用いて、詳細な説明は省略する。
【００５０】
１は水晶振動体、１２は電子デバイス用パッケージを構成する平板状のセラミック基板である。このように、セラミック基板１２の形状を単純化することにより、セラミック基板１２を焼成する際の熱収縮が均一化され、歪を抑制することができる。
また、水晶振動体１を搭載するための配線層２１及び蓋体１３と接合する枠状に形成されたメタライズ層２６が、セラミック基板１２の上面に形成されている。
１３は蓋体であり、電子デバイス用パッケージを構成する、箱形に絞り加工され矩形環状の鍔部１３ａを有している。この鍔部１３ａの溶着面には、Ａｕメッキ３２とろう材層３４を被着させてある。なお、蓋体１３の内部空間からなるキャビティ１２ａに、水晶振動体１が収納される。
なお、その他の構造は、第一実施形態とほぼ同様としてある。
【００５１】
次に、本実施形態である電子デバイス用パッケージの製造方法に含まれる蓋体形成工程について、図面を参照して説明する。
図５ａ〜図５ｉは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための概略工程図を示している。
同図において、まず、コバール等の帯状の蓋部材３０が準備され（（図５ａ）コバール材準備工程）、続いて、蓋部材３０に搬送位置決め用のガイド穴３０ａを連続プレス加工にて穿設する（（図５ｂ）ガイド穴あけ加工工程）。
【００５２】
次に、蓋部材３０の両面にＮｉメッキ３１を施し（（図５ｃ）Ｎｉメッキ工程）、続いて、片面のガイド穴３０ａの配設された領域を除いたニッケル（Ｎｉ）下地の上にＡｕメッキ３２を施す（（図５ｄ）Ａｕメッキ工程）。
続いて、枠状のメタライズ層２６に対応する矩形環状のレジスト３３を、ガイド穴３０ａを基準にしてＡｕメッキ３２上に印刷塗布し（（図５ｅ）レジスト塗布工程）、続いて、レジスト３３を塗布した部分を除いてＡｕメッキ３２だけを剥離する（（図５ｆ）Ａｕメッキ剥離工程）。
次に、レジスト３３を剥離するとともに箱形に絞り加工し（（図５ｇ）レジスト剥離及び絞り加工工程）、下のＡｕメッキ３２を露出させる。
なお、理解しやすいように、Ｎｉメッキ３１とＡｕメッキ３２の部分にハッチングを入れ、レジスト３３の部分を太線で図示してある。
【００５３】
次に、ろう材をＡｕメッキ３２上にめっきし（（図５ｈ）ろう材めっき工程）、ろう材層３４を形成する。
なお、上記「めっき」は、金属の表面に他の金属の薄い層を付着させることをいう。また、めっきは、一般的に、電解メッキ法や無電解メッキ法により行われるが、これに限定されるものではなく、たとえば、ろう材が半田（Ｓｎ−Ｐｂ合金）である場合には、Ａｕメッキ３２以外の部分をマスキングし、半田槽にどぶ漬けしてＡｕメッキ上３２に半田からなるろう材層３４を形成してもよい。
次に、プレス加工により蓋体１３の外形を打ち抜き（（図５ｉ）プレス抜き工程）、最後に、蓋体１３をアニールしてから、部品の配送に備えて梱包する（アニール／梱包工程：図示せず）。上記プレス加工により、鍔部１３ａの溶着面側にろう材層３４を形成することができる。
なお、その他の製造方法は、第一実施形態とほぼ同様としてある。
【００５４】
次に、本実施形態にかかる電子デバイス用パッケージを製造する方法を、図面を参照して説明する。
図６は、本発明の第二実施形態にかかる電子デバイス用パッケージ（水晶振動子２０）の製造方法を説明するための概略工程図を示している。
同図において、１１２はセラミック基板１２の集合基板である。
なお、周波数調整工程までは、第一実施形態とおおむね同じであるので、詳細な説明は省略する。
【００５５】
周波数調整が行われた集合基板１１２は、図６（ａ）に示す蓋体の仮固定工程において、メタライズ層２６上に、ろう材層３４の被着された蓋体３１が被せられ、ろう材層３４がメタライズ層２６と接触する。続いて、位置決めした蓋体１３の上から外周縁部の複数箇所に、抵抗溶接、超音波溶接又は熱圧着等を行うための端子３７を当てることにより、ろう材層３４の一部をメタライズ層２６上に溶着して仮固定する。
【００５６】
次に、図６（ｂ）に示す分割工程において、集合基板１１２をブレイク線２９に沿って切り離し、単個のセラミック基板１２に分割する。
続いて、図６（ｃ）に示す封止工程において、真空雰囲気中で電子ビーム３８を蓋体１３の上から外周縁部に沿って照射することによって、ろう材層３４を局所的に加熱してメタライズ層２６上に溶着させる。
なお、電子ビーム３８による溶着の代わりに、真空雰囲気の炉内でろう材を溶融させる方法によって溶着させてもよい。
また、その他の方法及び効果は、第一実施形態のものとほぼ同様である。
【００５７】
このように、本実施形態によれば、単体の水晶振動子２０に電子ビームを照射することになるので、電子ビームの熱が周囲のセラミック基板１２に対して悪影響を及ぼすといった不具合を防止することができる。
また、蓋部材３０に絞り加工を施すことにより、セラミック基板１２を平板状とすることができ、すなわち、セラミック基板１２の形状を単純化することにより、集合基板１１２を焼成する際の熱収縮が均一化され、歪を抑制することができる。
【００５８】
以上、水晶振動子を一例として、本発明の実施形態である電子デバイス用パッケージの製造方法を説明してきたが、本発明の技術思想は、水晶振動子に限らずその他の電子デバイス一般に広く適用できるものである。
【００５９】
【発明の効果】
以上説明したように、本発明の製造方法によれば、集合基板単位で各工程を搬送し作業処理することにより作業ロスを低減でき、生産性を向上させることができる。
また、基板を単個に分離（分割）するときには、既に蓋体が取り付けられているので、切り粉がキャビティの内部に侵入するといった不具合を回避することができる。
さらに、キャリアを必要としないので、治工具費用を削減できる。
【図面の簡単な説明】
【図１】図１は、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法で製造される電子デバイスの概略拡大断面図を示している。
【図２ａ】図２ａは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、コバール材準備工程における概略平面図を示している。
【図２ｂ】図２ｂは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ガイド穴あけ工程における概略平面図を示している。
【図２ｃ】図２ｃは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ｎｉメッキ工程における概略平面図を示している。
【図２ｄ】図２ｄは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ａｕメッキ工程における概略平面図を示している。
【図２ｅ】図２ｅは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、レジスト塗布工程における概略平面図を示している。
【図２ｆ】図２ｆは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ａｕメッキ剥離工程における概略平面図を示している。
【図２ｇ】図２ｇは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、レジスト剥離工程における概略平面図を示している。
【図２ｈ】図２ｈは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ろう材ペースト印刷工程における概略平面図を示している。
【図２ｉ】図２ｉは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ろう材リフロー工程における概略平面図を示している。
【図２ｊ】図２ｊは、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、プレス抜き工程における概略平面図を示している。
【図３】図３は、本発明の第一実施形態にかかる電子デバイス用パッケージの製造方法を説明するための概略工程図を示している。
【図４】図４は、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法で製造される電子デバイスの概略拡大断面図を示している。
【図５ａ】図５ａは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、コバール材準備工程における概略平面図を示している。
【図５ｂ】図５ｂは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ガイド穴あけ及び絞り加工工程ガイド穴あけ工程における概略平面図を示している。
【図５ｃ】図５ｃは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ｎｉメッキ工程における概略平面図を示している。
【図５ｄ】図５ｄは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ａｕメッキ工程における概略平面図を示している。
【図５ｅ】図５ｅは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、レジスト塗布工程における概略平面図を示している。
【図５ｆ】図５ｆは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、Ａｕメッキ剥離工程における概略平面図を示している。
【図５ｇ】図５ｇは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、レジスト剥離工程における概略平面図を示している。
【図５ｈ】図５ｈは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、ろう材めっき工程における概略平面図を示している。
【図５ｉ】図５ｉは、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法に含まれる蓋体の製造方法を説明するための、プレス抜き工程における概略平面図を示している。
【図６】図６は、本発明の第二実施形態にかかる電子デバイス用パッケージの製造方法を説明するための概略工程図を示している。
【図７】図７は、従来の製造方法で製造された水晶振動子の概略拡大断面図を示している。
【図８】図８は、従来の水晶振動子の製造方法で使用される集合基板シートの概略平面図を示している。
【図９】図９は、従来の水晶振動子の製造方法で使用される定尺シートの概略平面図を示している。
【図１０】図１０は、従来の水晶振動子の製造方法で使用される集合基板の概略平面図を示している。
【図１１】図１１は、図１０の線分Ａ−Ａに沿った概略拡大図であり、（ａ）はスルーホール形成後の断面図を、（ｂ）は配線及びブレイク線加工後の断面図を、（ｃ）は分割後の断面図を示している。
【図１２】図１２は、従来の製造方法で製造される水晶振動子の概略拡大図であり、（ａ）はキャリアに装填された後の断面図を、（ｂ）は周波数の調整工程における断面図を、（ｃ）は蓋体を取り付けた後の断面図を示している。
【符号の説明】
１ 水晶振動体
２、１２ セラミック基板
２ａ，１２ａ キャビティ
３、１３ 蓋体
１０、２０ 水晶振動子
１３ａ 鍔部
２１、２２ 配線層
２３ 内部配線
２４ 導電ペースト
２６ メタライズ層
２９ ブレイク線
３０ 蓋部材
３０ａ ガイド穴
３１ Ｎｉメッキ
３２ Ａｕメッキ
３３ レジスト
３４ ろう材層
３４ａ ろう材ペースト
３５ プローブ
３６ マスク
３７ 端子
３８ 電子ビーム
６１ 水晶振動体
６２ セラミック基板
６２ａ 集合基板シート
６２ｂ 定尺シート
６３ 蓋
７０ 水晶振動子
７２ キャビティ
８１ 配線層
８２ 配線層
８３ 内部配線
８４ 導電ペースト
８５ 接合層
８６ メタライズ層
８７ 作業基準穴
８８ Ａｕ
８９ ブレイク線
１０２ 集合基板
１１０ キャリア
１１１ キャリア
１１１ａ マスク
１１２ 集合基板
１１３ カーボン治具
１６２ 集合基板
１６２ａ 集合基板シート
１６２ｂ 定尺シート
Claims (6)
- メタライズ層を有する複数の基板を集合基板に形成する集合基板形成工程と、
蓋部材に、前記メタライズ層に対応する形状のろう材層を形成し、その後、前記蓋部材からろう材層付き蓋体を分割する蓋体形成工程と、
前記集合基板の前記基板に電子部品を搭載する搭載工程と、
前記ろう材層付き蓋体を、前記集合基板の前記基板の前記メタライズ層へ溶着して、前記電子部品を封止する封止工程と、
前記蓋体が溶着された前記基板を前記集合基板から分割する分割工程と、
を有することを特徴とする電子デバイス用パッケージの製造方法。 - 前記封止工程の前に、前記ろう材層付き蓋体を前記集合基板の前記基板に仮付けする仮付け工程を有することを特徴とする請求項１記載の電子デバイス用パッケージの製造方法。
- メタライズ層を有する複数の基板を集合基板に形成する集合基板形成工程と、
蓋部材に、前記メタライズ層に対応する形状のろう材層を形成し、その後、前記蓋部材からろう材層付き蓋体を分割する蓋体形成工程と、
前記集合基板の前記基板に電子部品を搭載する搭載工程と、
前記ろう材層付き蓋体を、前記集合基板の前記基板の前記メタライズ層へ仮固定する仮固定工程と、
前記蓋体が仮固定された前記基板を、前記集合基板から分割する分割工程と、
分割された前記基板に仮固定された前記蓋体を、当該基板の前記メタライズ層へ溶着して封止する封止工程と、
を有することを特徴とする電子デバイス用パッケージの製造方法。 - 前記蓋体形成工程が、
前記蓋部材の少なくとも片面に、前記メタライズ層に対応する形状の成形用メッキを形成する成形用メッキ工程と、
前記成形用メッキ上にろう材を印刷・リフローすることにより、又は、メッキ・リフローすることにより被着させる被着工程と、
を含むことを特徴とする請求項１〜３のいずれかに記載の電子デバイス用パッケージの製造方法。 - 前記蓋体形成工程が、前記ろう材部分が鍔部となるように前記蓋部材に絞り加工を施す工程を含むことを特徴とする請求項４記載の電子デバイス用パッケージの製造方法。
- 前記電子部品を水晶振動体としたことを特徴とする請求項１〜５のいずれかに記載の電子デバイス用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351559A JP2004186995A (ja) | 2002-12-03 | 2002-12-03 | 電子デバイス用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351559A JP2004186995A (ja) | 2002-12-03 | 2002-12-03 | 電子デバイス用パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004186995A true JP2004186995A (ja) | 2004-07-02 |
Family
ID=32753436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351559A Pending JP2004186995A (ja) | 2002-12-03 | 2002-12-03 | 電子デバイス用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004186995A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279872A (ja) * | 2005-03-30 | 2006-10-12 | Kyocera Kinseki Corp | 圧電振動子及びその製造方法並びにその圧電振動子を用いた圧電発振器の製造方法 |
| JP2007202095A (ja) * | 2005-12-28 | 2007-08-09 | Kyocera Kinseki Corp | 圧電デバイス |
| WO2013172440A1 (ja) * | 2012-05-18 | 2013-11-21 | 株式会社村田製作所 | 水晶振動子の製造方法及び水晶振動子 |
| JP2014078818A (ja) * | 2012-10-10 | 2014-05-01 | Ngk Spark Plug Co Ltd | セラミックパッケージおよびその製造方法 |
| WO2016093021A1 (ja) * | 2014-12-11 | 2016-06-16 | 株式会社Ｎｅｏｍａｘマテリアル | 気密封止用蓋材の製造方法、気密封止用蓋材および電子部品収納用パッケージの製造方法 |
| JPWO2020202966A1 (ja) * | 2019-03-29 | 2021-10-21 | 株式会社村田製作所 | 電子装置及びその製造方法 |
| US11722112B2 (en) | 2017-01-19 | 2023-08-08 | Murata Manufacturing Co., Ltd. | Manufacturing method for electronic component |
-
2002
- 2002-12-03 JP JP2002351559A patent/JP2004186995A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279872A (ja) * | 2005-03-30 | 2006-10-12 | Kyocera Kinseki Corp | 圧電振動子及びその製造方法並びにその圧電振動子を用いた圧電発振器の製造方法 |
| JP2007202095A (ja) * | 2005-12-28 | 2007-08-09 | Kyocera Kinseki Corp | 圧電デバイス |
| WO2013172440A1 (ja) * | 2012-05-18 | 2013-11-21 | 株式会社村田製作所 | 水晶振動子の製造方法及び水晶振動子 |
| JP5790878B2 (ja) * | 2012-05-18 | 2015-10-07 | 株式会社村田製作所 | 水晶振動子 |
| US9985599B2 (en) | 2012-05-18 | 2018-05-29 | Murata Manufacturing Co., Ltd. | Quartz vibrator manufacturing method and quartz vibrator |
| JP2014078818A (ja) * | 2012-10-10 | 2014-05-01 | Ngk Spark Plug Co Ltd | セラミックパッケージおよびその製造方法 |
| CN107005211A (zh) * | 2014-12-11 | 2017-08-01 | 日立金属株式会社 | 气密密封用盖材的制造方法、气密密封用盖材和电子部件收纳用封装的制造方法 |
| KR20170076701A (ko) * | 2014-12-11 | 2017-07-04 | 히타치 긴조쿠 가부시키가이샤 | 기밀 밀봉용 덮개재의 제조 방법, 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지의 제조 방법 |
| JP2016115701A (ja) * | 2014-12-11 | 2016-06-23 | 株式会社Ｎｅｏｍａｘマテリアル | 気密封止用蓋材の製造方法および気密封止用蓋材 |
| TWI612770B (zh) * | 2014-12-11 | 2018-01-21 | Hitachi Metals Ltd | 氣密密封用蓋材之製造方法、氣密密封用蓋材及電子零件收納用包裝之製造方法 |
| WO2016093021A1 (ja) * | 2014-12-11 | 2016-06-16 | 株式会社Ｎｅｏｍａｘマテリアル | 気密封止用蓋材の製造方法、気密封止用蓋材および電子部品収納用パッケージの製造方法 |
| EP3232568A4 (en) * | 2014-12-11 | 2018-08-08 | Hitachi Metals, Ltd. | Method for manufacturing hermetic-sealing lid member, hermetic-sealing lid member, and method for manufacturing electronic component storing package |
| KR101947296B1 (ko) * | 2014-12-11 | 2019-02-12 | 히타치 긴조쿠 가부시키가이샤 | 기밀 밀봉용 덮개재의 제조 방법, 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지의 제조 방법 |
| US10461001B2 (en) | 2014-12-11 | 2019-10-29 | Hitachi Metals, Ltd. | Method for manufacturing hermetic sealing lid member, and method for manufacturing electronic component housing package |
| CN107005211B (zh) * | 2014-12-11 | 2020-08-21 | 日立金属株式会社 | 气密密封用盖材的制造方法、气密密封用盖材和电子部件收纳用封装的制造方法 |
| US11722112B2 (en) | 2017-01-19 | 2023-08-08 | Murata Manufacturing Co., Ltd. | Manufacturing method for electronic component |
| JPWO2020202966A1 (ja) * | 2019-03-29 | 2021-10-21 | 株式会社村田製作所 | 電子装置及びその製造方法 |
| JP7161709B2 (ja) | 2019-03-29 | 2022-10-27 | 株式会社村田製作所 | 電子装置及びその製造方法 |
| US11689177B2 (en) | 2019-03-29 | 2023-06-27 | Murata Manufacturing Co., Ltd. | Electronic device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| US20190043770A1 (en) | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module | |
| JP4068367B2 (ja) | 圧電デバイス用集合基板、圧電デバイス及びその製造方法 | |
| KR20040031680A (ko) | 전자 장치 및 그 제조 방법 | |
| CN107112286B (zh) | 电子部件收纳用封装件、批量生产型布线基板以及电子部件收纳用封装件的制造方法 | |
| JP2004186995A (ja) | 電子デバイス用パッケージの製造方法 | |
| JP2005072050A (ja) | 電子デバイス基板、電子デバイス及びその製造方法 | |
| JP2000106408A (ja) | 電子部品収納用パッケージおよびこれに用いられる金属製蓋体 | |
| JP2004186428A (ja) | 電子デバイス用パッケージの蓋体の製造方法 | |
| JP2004253865A (ja) | 電子デバイスの構造及びその製造方法 | |
| US20210066159A1 (en) | Heat dissipation board and electronic apparatus | |
| JP3556567B2 (ja) | 電子部品収納用パッケージ | |
| JP3158110B2 (ja) | 電子装置の製造方法 | |
| JP2008186917A (ja) | 電子部品収納用パッケージ、電子装置、およびその製造方法 | |
| JP4828980B2 (ja) | 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法 | |
| JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JPH11340350A (ja) | 電子装置用容器およびその封止方法 | |
| CN114364133B (zh) | 一种金属化陶瓷基板及其制作方法 | |
| JP3140439B1 (ja) | 電子部品収納用パッケージ | |
| JP4355097B2 (ja) | 配線基板の製造方法 | |
| US20240128170A1 (en) | Hybrid chip carrier package | |
| JP2003068900A (ja) | 電子部品収納用パッケージ | |
| JP2002043701A (ja) | 多数個取りセラミック配線基板およびセラミック配線基板 | |
| JP4562301B2 (ja) | 電子部品収納用パッケージ | |
| JP2005252121A (ja) | 半導体素子収納用パッケージ及びその製造方法 |