KR101941452B1 - 박막 전지 및 그 제조 방법 - Google Patents

박막 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101941452B1
KR101941452B1 KR1020120104256A KR20120104256A KR101941452B1 KR 101941452 B1 KR101941452 B1 KR 101941452B1 KR 1020120104256 A KR1020120104256 A KR 1020120104256A KR 20120104256 A KR20120104256 A KR 20120104256A KR 101941452 B1 KR101941452 B1 KR 101941452B1
Authority
KR
South Korea
Prior art keywords
anode
electrolyte
substrate
sacrificial layer
positive electrode
Prior art date
Application number
KR1020120104256A
Other languages
English (en)
Other versions
KR20140037729A (ko
Inventor
김재현
이정우
박성기
임정식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120104256A priority Critical patent/KR101941452B1/ko
Publication of KR20140037729A publication Critical patent/KR20140037729A/ko
Application granted granted Critical
Publication of KR101941452B1 publication Critical patent/KR101941452B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/058—Construction or manufacture
    • H01M10/0585—Construction or manufacture of accumulators having only flat construction elements, i.e. flat positive electrodes, flat negative electrodes and flat separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/056—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes
    • H01M10/0561—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes the electrolyte being constituted of inorganic materials only
    • H01M10/0562—Solid materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H01M4/0402—Methods of deposition of the material
    • H01M4/0421—Methods of deposition of the material involving vapour deposition
    • H01M4/0423—Physical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/665—Composites
    • H01M4/667—Composites in the form of layers, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2300/00—Electrolytes
    • H01M2300/0017—Non-aqueous electrolytes
    • H01M2300/0065—Solid electrolytes
    • H01M2300/0068—Solid electrolytes inorganic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 고용량 및 고속 충방전이 가능한 박막 전지 및 그의 제조 방법에 관한 것으로, 본 발명에 따른 박막 전지의 제조 방법은 기판 상에 희생층을 증착하고, 적어도 하나의 양극 집전체들, 수직 핑거형으로 형성된 양극과, 수직 핑거형으로 형성된 양극과 마주보며 교차하도록 형ㅅ어된 전해질을 포함하는 제1 패턴을 제1 마스크 공정을 통해 형성하는 단계와, 상기 제1 패턴이 형성된 기판 상에 음극을 포함하는 제2 패턴을 제2 마스크 공정을 통해 형성하는 단계와, 상기 제2 패턴이 형성된 기판 상에 음극 집전체를 포함하는 제3 패턴을 제3 마스크 공정을 통해 형성하는 단계와, 상기 제3 패턴이 형성된 기판 상에 보호막을 포함하는 제4 패턴을 제4 마스크 공정을 통해 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

박막 전지 및 그 제조 방법{THIN FILM BATTERY AND METHOD OF FABRICATING THE SAME}
본 발명은 박막 전지 및 그의 제조 방법에 관한 것으로, 특히 마스크 수를 감소시키면서 고용량의 박막 전지 및 그의 제조 방법에 관한 것이다.
최근 반도체 산업의 고도화 및 미세화에 따라 이를 기본으로 한 초소형 정밀기계 부품 소자와 같은 미세 소자의 제작을 위한 마이크로 공정 기술 개발이 급격하게 진행되어지고 있다. 마이크로 공정을 이용한 초소형 정밀 기계 소자는 공정 기술과 재료 기술의 발전에 의하여 더욱 소형화 및 경량화되어 가고 있으며, 이와 같은 추세에 따라 소자의 크기가 소형화 되어가는 것에 부합하는 초소형의 전지가 필요하게 된 것이다.
따라서, 초소형 정밀 기계 및 마이크로 소자의 구현을 위하여 마이크로 소자와 혼성되어 이용될 수 있는 고성능, 초소형 및 초경량 전지의 개별이 필수적이며, 이러한 조건을 만족하는 전지가 박막 전지이다.
박막 전지란, 기존의 전지 제조 공정으로는 제작이 어려운 박막 형태의 전지로서 초저전력 전자기기의 작동전원으로서 기존의 전원과 전혀 다른 새로운 개념으로 전지의 구성 요소인 양극, 음극, 전해질 등을 박막화하여 그 크기를 초소형으로 만든 고밀도 에너지원으로서의 전지를 의미하며, 최근 전자산업, 이동통신 등 커뮤니케이션 산업의 급속한 발전과 함께 전자 기기의 경박 단소화 경향에 부응한 고 에너지 밀도와 마이크로 스케일의 on-chip화가 가능한 새로운 형태의 에너지원이다.
이러한, 박막 전지는 기판(substrate;10) 위에 양극 집전체(cathode current collector;12), 양극(cathode;16), 전해질(solid-sate electroylte;18), 음극(anode;20), 음극 집전체(Anode current collector;14), 보호막(22)을 포함한다. 박막 전지의 각 구성 요소는 서로 다른 패턴을 가지도록 형성되므로 적어도 6 마스크가 필요하다. 다시 말하여, 박막 전지의 제조 방법은 기판(10) 상에 제1 마스크 공정을 통해 양극 집전체(12)를 형성하며, 제2 마스크 공정을 통해 양극(16)을 형성하며, 제3 마스크 공정을 통해 전해질(18)을 형성하며, 제4 마스크 공정을 통해 음극(20)을 형성하며, 제5 마스크 공정을 음극 집전체(14)를 형성하며, 제6 마스크 공정을 통해 보호막(22)을 형성한다.
하지만, 고용량이 될수록 상술한 박막 전지의 구성 요소들이 계속적으로 쌓여서 접속되어야 한다. 구체적으로, 양극 집전체(12), 양극(16), 전해질(18), 음극 집전체(14), 보호막(22)을 가지는 하나의 박막 전지 위에 다시 양극 집전체, 양극, 전해질, 음극 집전체, 보호막을 가지는 다른 박막 전지를 적층하는 방식으로 박막 전지의 용량을 높일 수 있다. 적어도 두 개의 박막 전지를 적층하게 되면, 적어도 12 마스크가 필요하게 되며, 그에 따른 마스크 비용이 증가하게 되며, 그에 따른 공정 비용 및 공정 시간이 증가하게 되는 문제가 발생된다. 이에 따라, 마스크 수를 감소시키면서 고용량의 박막 전지가 필요하다.
본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 마스크 수를 감소시키면서 고용량의 박막 전지 및 그의 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명에 따른 박막 전지는 기판 상에 형성된 희생층과, 희생층 상에 적어도 하나의 양극 집전체와, 상기 양극 집전체 상에 형성되며, 수직 핑거형으로 형성되는 양극과, 수직 핑거형으로 형성되어 상기 양극과 교차하여 접속된 전해질과, 상기 양극이 외부 회로와 접속될 부분의 패드부를 제외하고 상기 전해질을 덮도록 형성된 음극과, 상기 음극 상에 형성된 음극 집전체와, 상기 음극 집전체 상에 상기 패드부를 제외하고 덮도록 형성된 보호막을 포함하는 것을 특징으로 한다.
여기서, 상기 양극은 수직부와, 상기 수직부의 제1 방향으로 형성되어 상기 수직부의 측면과 접속된 제1 내지 제n+1 양극 핑거부들과, 상기 수직부의 제2 방향으로 형성되어 상기 외부 회로와 접속하는 패드부를 포함하는 것을 특징으로 한다.
그리고, 상기 전해질은 상기 양극을 덮도록 형성된 커버부와, 상기 커버부의 제2 방향으로 형성되어 상기 제1 내지 제n+1 양극 핑거부들과 교차하여 접속하는 제1 내지 제n 전해질 핑거부를 포함하는 것을 특징으로 한다.
또한, 상기 희생층은 아모펄스 실리콘층인 것을 특징으로 한다.
본 발명에 따른 박막 전지의 제조 방법은 기판 상에 희생층을 증착하고, 적어도 하나의 양극 집전체들, 수직 핑거형으로 형성된 양극과, 수직 핑거형으로 형성된 양극과 마주보며 교차하도록 형ㅅ어된 전해질을 포함하는 제1 패턴을 제1 마스크 공정을 통해 형성하는 단계와, 상기 제1 패턴이 형성된 기판 상에 음극을 포함하는 제2 패턴을 제2 마스크 공정을 통해 형성하는 단계와, 상기 제2 패턴이 형성된 기판 상에 음극 집전체를 포함하는 제3 패턴을 제3 마스크 공정을 통해 형성하는 단계와, 상기 제3 패턴이 형성된 기판 상에 보호막을 포함하는 제4 패턴을 제4 마스크 공정을 통해 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 희생층은 아모펄스 실리콘층인 것을 특징으로 한다.
또한, 상기 제1 패턴을 제1 마스크 공정을 통해 형성하는 단계는 상기 기판 상에 희생층을 형성하는 단계와, 상기 희생층이 형성된 기판 상에 양극 집전체, 양극, 전해질을 포함하는 스택을 n개 형성하고, 상기 n개의 스택 상에 n+1 번째 양극 집전체를 한 층 더 형성하는 단계와, 상기 기판의 후면에 레이저를 제1 레이저 조사 영역에 위치한 희생층 내에 조사하여 기판과 희생층을 분리하여 상기 제1 레이저 조사 영역과 대응되는 위치의 스택을 제거하는 단계와, 상기 N+1 번째 양극 집전체 상에 N+1 번째 양극을 기판 전면에 형성하는 단계와, 상기 N+1 번째 양극이 형성된 기판의 후면에 레이저를 제2 레이저 조사 영역에 위치한 희생층 내에 조사하여 기판과 희생층을 분리하여 상기 제2 레이저 조사 영역과 대응되는 위치의 스택을 제거하는 단계와, 상기 제1 마스크를 이용한 N+1 번째 전해질을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 N+1 번째 양극 집전체 상에 N+1 번째 양극을 기판 전면에 형성하는 단계에서 수직부와, 상기 수직부의 제1 방향으로 형성되어 상기 수직부의 측면과 접속된 제1 내지 제n+1 양극 핑거부들과, 상기 수직부의 제2 방향으로 형성되어 외부 회로와 접속하는 패드부를 포함하는 양극을 형성하는 것을 특징으로 한다.
또한, 상기 제1 마스크를 이용한 N+1 번째 전해질을 형성하는 단계에서 상기 양극을 덮도록 형성된 커버부와, 상기 커버부의 제2 방향으로 형성되어 상기 제1 내지 제n+1 양극 핑거부들과 교차하여 접속하는 제1 내지 제n 전해질 핑거부를 포함하는 전해질을 형성하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 박막 전지는 기판 상에 형성된 희생층과, 희생층 상에 적어도 하나의 음극 집전체와, 상기 음극 집전체 상에 형성되며, 수직 핑거형으로 형성되는 음극과, 수직 핑거형으로 형성되어 상기 음극과 교차하여 접속된 전해질과, 상기 음극이 외부 회로와 접속될 부분의 패드부를 제외하고 상기 전해질을 덮도록 형성된 양극과, 상기 양극 상에 형성된 양극 집전체와, 상기 양극 집전체 상에 상기 패드부를 제외하고 덮도록 형성된 보호막을 포함하는 것을 특징으로 한다.
여기서, 상기 음극은 수직부와, 상기 수직부의 제1 방향으로 형성되어 상기 수직부의 측면과 접속된 제1 내지 제n+1 음극 핑거부들과, 상기 수직부의 제2 방향으로 형성되어 상기 외부 회로와 접속하는 상기 패드부를 포함하는 것을 특징으로 한다.
또한, 상기 전해질은 상기 음극을 덮도록 형성된 커버부와, 상기 커버부의 제2 방향으로 형성되어 상기 제1 내지 제n+1 음극 핑거부들과 교차하여 접속하는 제1 내지 제n 전해질 핑거부를 포함하는 것을 특징으로 한다.
그리고, 상기 희생층은 아모펄스 실리콘층인 것을 특징으로 한다.
본 발명에 따른 박막 전지 및 그의 제조 방법은 수직 핑거형으로 형성된 양극과 수직 핑거형으로 형성된 전해질이 서로 마주보며 교차하여 형성함으로써 다수개의 양극과 다수개의 전해질의 접합 면적이 넓어지게 되어 박막 전지의 용량이 커진다.
또는, 본 발명에 따른 박막 전지 및 그의 제조 방법은 수직 핑거형으로 형성된 음극과 수직 핑거형으로 형성된 전해질이 서로 마주보며 교차하여 형성함으로써 다수개의 음극과 다수개의 전해질의 접합 면적이 넓어지게 되어 박막 전지의 용량이 커진다.
그리고, 본 발명에 따른 박막 전지 및 그의 제조 방법은 기판 상에 희생층을 형성하여 레이저를 조사하여 필요한 부분만큼 양극, 양극 집전체, 전해질을 제거할 수 있다. 이에 따라, 본 발명은 제4 마스크 공정만으로도 고용량의 박막 전지를 형성할 수 있어 그에 따른 마스크 수 감소 및 공정 비용 감소를 할 수 있다.
도 1은 종래의 박막 전지를 나타낸 단면도이다.
도 2는 본 발명의 제1 실시 예에 따른 박막 전지를 나타낸 단면도이다.
도 3a 내지 도 3d는 본 발명의 제1 실시 예에 따른 박막 전지의 제조 방법을 나타낸 단면도들이다.
도 4a 내지 도 4h는 도 3a에 도시된 제1 마스크 공정을 설명하기 위한 단면도들이다.
도 5는 본 발명의 제2 실시 예에 따른 박막 전지의 단면도이다.
도 6은 본 발명의 제3 실시 예에 따른 박막 전지의 단면도이다.
도 7은 본 발명의 제4 실시 예에 따른 박막 전지의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
이하, 본 발명의 바람직한 실시 예를 도 2 내지 도 7을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 제1 실시 예에 따른 박막 전지를 도시한 사시도이고, 도 2a 및 도 2b는 도 1에 도시된 박막 전지의 단면도이고, 제1 전극의 결정방향을 나타내고 있다. 또한, 도 3은 도 1에 도시된 제1 전극을 다른 형태로 형성된 경우를 나타낸 단면도이다.
도 2를 참조하면, 본 발명의 제1 실시 예에 따른 박막 전지는 기판(substrate;100), 희생층(102), 양극 집전체(cathode current collector;104-1 내지 104-n+1), 양극(cathode;106-1 내지 l06-n+1,206,306), 전해질(solid-sate electroylte;108-1 내지 108-n, 208), 음극(anode;110), 음극 집전체(Anode current collector;112), 보호막(114)를 포함한다.
기판(100)은 높은 열적 안정성과 화학적 안정성을 가지는 실리콘 웨이퍼(Si-wafer), 전자 부품용 유리(glass), 박막 금속(metal foil) 등을 사용할 수 있다. 또한, 기판은 고온의 열처리공정을 포함하지 않는다면 폴리이미드(polyimide;PI), 폴리에테르설폰(polyether sulfone;PES)등을 사용할 수 있다.
희생층(102)은 기판(100) 상에 아모펄스 실리콘(a-Si)으로 형성되어 레이저를 조사하여 부분적으로 양극 집전체(104-1 내지 104-n+1), 양극(106-1 내지 l06-n+1,206,306), 전해질(108-1 내지 108-n,208)을 제거할 수 있다. 이는, 본 발명의 박막 전지의 제조 방법에서 추후 상세히 설명하기로 한다.
양극 집전체(104-1 내지 104-n+1)는 제1 내지 제n+1 양극 집전체(104-1 내지 104-n+1)로 복수개가 형성되며, 복수개의 양극 집전체들(104-1 내지 104-n+1)은 복수개의 양극 핑거부들(106-1 내지 l06-n+1)의 하부 각각에 형성되어 양극과 접속된다. 이때, 양극 집전체들(104-1 내지 104-n+1)은 전기 전도성을 가지는 금속 전도체로 형성되며, Au, Pt, Cu, Ni 등으로 형성될 수 있다.
양극(106-1 내지 l06-n+1,206,306)은 수직 핑거형(Vertical Finger)으로 형성되어 전해질(108-1 내지 108-n,208)과 교차하여 접속된다. 이를 위해, 양극은 제1 내지 제n+1 양극 핑거부들(106-1 내지 l06-n+1)의 측면과 접속된 수직부(206)와, 수직부(206)의 제1 방향으로 형성되어 복수개의 전해질들(108-1 내지 108-n)과 접속된 제1 내지 제n+1 양극 핑거부(106-1 내지 l06-n+1)와, 수직부(206)의 제2 방향으로 형성되어 외부 회로와 접속하는 패드부(306)를 포함한다. 양극(106-1 내지 l06-n+1,206,306)은 리튬금속산화(Li-M-O;M=Co,Ni,Mn), TiS2, WO3,MnO2 등으로 형성될 수 있다.
한편, 양극 집전체(104-1 내지 104-n+1)와 양극 핑거부(106-1 내지 l06-n+1)는 제1 내지 제n+1 개로 형성되는데, 이는 전해질(108-1 내지 108-n,208)이 제1 내지 제n 개 형성될 때, 양극 집전체와 양극 핑거부는 전해질보다 하나 더 형성되는 것을 의미한다.
구체적으로, 수직부(206)의 제1 방향으로 형성된 제1 내지 제n+1 양극 핑거부들(106-1 내지 l06-n+1)은 커버부(208)의 제2 방향으로 형성된 제1 내지 제n 전해질 핑거부들(108-1 내지 108-n)과 서로 교차하여 형성된다. 이때, 제1 내지 제n+1 양극 핑거부(106-1 내지 l06-n+1) 하부 각각에는 양극 집전체가 형성된다. 이에 따라, 본 발명의 제1 실시 예에 따른 박막 전지의 내부는 양극 집전체, 양극 핑거부, 전해질 핑거부 순으로 적층된 스택이 다수개가 형성된다. 다시 말하여, 박막 전지의 내부는 제1 양극 집전체(104-1), 제1 양극 핑거부(106-1), 제1 전해질 핑거부(108-1)를 포함하는 제1 스택, 제2 양극 집전체(104-2), 제2 양극 핑거부(106-2), 제2 전해질 핑거부(108-2)를 포함하는 제2 스택, 제n 양극 집전체(104-n), 제n 양극 핑거부(106-n), 제n 전해질 핑거부(108-n)를 포함하는 제n 스택과, 제n+1 양극 집전체(104-n+1) 및 제n+1 양극 핑거부(106-n+1)를 포함하는 제n+1 스택이 적층된다.
이와 같이, 수직 핑거형으로 형성된 양극과 수직 핑거형으로 형성된 전해질이 서로 마주보며 교차하여 형성함으로써 다수개의 양극과 다수개의 전해질의 접합 면적이 넓어지게 되어 박막 전지의 용량이 커진다.
이때, 박막 전지는 양극 내의 리튬(Li) 이온이 흡장(intercalation) 및 탈장(de-intercalation)되면서 충방전된다. 박막 전지의 충방전을 설명하자면, 충전시(charge state)에는 외부 도선을 통해 양극(106-1 내지 l06-n+1,206,306)에서 음극(110)으로 전자를 이동시키며, 이로 인해 동시에 리튬(Li)을 포함하고 있는 양극(106-1 내지 l06-n+1,206,306) 내에서 리튬 이온이 전해질(108-1 내지 108-n)을 통해 음극(110)으로 이동하게 된다. 이때, 양극(106-1 내지 l06-n+1,206,306)의 전위는 증가하고, 음극(110)의 전위는 낮아지게 되므로 전압은 증가하게 된다. 방전시(discharge state)에는 양극(106-1 내지 l06-n+1,206,306)과 음극(110)의 전위차이에 의해 충전과 반대로 양극(106-1 내지 l06-n+1,206,306)에서 음극(110)으로 외부 도선을 통해 전자가 이동함과 동시에 리튬 이온이 전해질을 통해 이동한다. 이때, 전기 에너지를 공급하게 된다. 이와 같이, 리튬 이온의 흡장과 탈장이 이루어지면서 충방전이 이루어지는데, 양극(106-1 내지 l06-n+1,206,306)과 전해질(108-1 내지 108-n)이 수직 핑거형으로 형성됨으로써 리튬 이온이 전해질로 오가는 표면적이 넓어져 고용량이 가능하다.
전해질(108-1 내지 108-n, 208)은 수직 핑거형(Vertical Finger)으로 형성되어 양극(106-1 내지 l06-n+1,206,306)과 교차하여 접속된다. 이를 위해, 전해질(108-1 내지 108-n)은 양극(106-1 내지 l06-n+1,206,306)을 덮도록 형성된 커버부(208)와, 커버부(208)의 제2 방향으로 형성되어 제1 내지 제n 양극 핑거부들(106-1 내지 l06-n+1)과 교차하여 접속하는 제1 내지 제n 전해질 핑거부(108-1 내지 108-n)를 포함한다. 또한, 전해질의 커버부(208)는 제1 내지 제n 전해질 핑거부들(108-1 내지 108-n)의 측면과 접속된다.
전해질(108-1 내지 108-n,208)은 전자에 대해서는 부도체 역할을 하며, 이온에 대해서는 전도체 역할을 한다. 이에 따라, 전해질(108-1 내지 108-n,208)은 내부 저항이 작으면서 높은 이온 전도도를 가지며, 전자가 이동되지 않는 재질로 형성될 수 있다. 또한, 전해질(108-1 내지 108-n,208)은 양극과 음극 사이에 위치하여 계면 저항을 낮아야 하며, 예를 들어 LiPON 등으로 형성될 수 있다.
음극(110)은 전해질(108-1 내지 108-n,208) 상에 Li 전극 또는 Li alloy(LiTiO) 등으로 덮도록 형성된다. 이와 같이, 음극(110)은 Li 전극으로 형성될 수 있으나, Li 전극 자체의 화학적 활성이 매우 커서 공기 중의 산소 또는 수분과 강한 반응성, 낮은 융점(181℃) 등으로 인한 안전성 및 제조 공정의 고비용의 문제점 등으로 인해 이를 대체할 수 있는 물질로 대기중에 안정하고 고용량의 Sn, Si, Si alloy, SnO 등으로 형성할 수 있다.
음극 집전체(112)는 음극(110) 상에 형성되어 음(110)을 외부 회로와 연결해주기 위해 높은 전기 전도성을 가지는 금속 전도체로 형성되며, Ni, Al, Cu 등으로 형성될 수 있다. 또는, 음극(110)의 재질 자체의 전도도가 높으면 음극 집전체(112)를 형성하지 않을 수 있다.
보호막(114)은 외부로부터의 습기 또는 산소를 차단하여 박막 전지의 특성을 향상시키기 위해 음극 집전체(112)를 덮도록 형성된다. 보호막(114)은 양극과 음극이 외부 회로와 접속할 수 있도록 양극과 음극 집전체의 일부 노출시키고 전면을 덮도록 형성된다. 보호막(114)은 질화실리콘(SiNx) 등의 무기절연물질로 형성할 수 있으며, 예를 들어 SiO2로 형성할 수 있다.
도 3a 내지 도 3d는 본 발명의 제1 실시 예에 따른 박막 전지의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 기판(100) 상에 희생층(102)을 증착하고, 복수개의 양극 집전체들(104-1 내지 104-n+1), 수직 핑거형으로 형성된 양극(106-1 내지 l06-n+1,206,306)과, 수직 핑거형으로 형성된 양극(106-1 내지 l06-n+1,206,306)과 마주보며 교차하도록 형성된 전해질(108-1 내지 108-n,208)을 포함하는 제1 패턴을 제1 마스크 공정을 통해 형성한다. 제1 마스크 공정에 따른 구체적인 설명은 도 4a 내지 도 4h를 결부하여 설명하기로 한다.
우선, 도 4a에 도시된 바와 같이 기판(100) 상에 희생층(102)으로써 아모펄스 실리콘층을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법 등으로 형성한다. 도 4b에 도시된 바와 같이 희생층(102)이 형성된 기판(100) 상에 제1 양극 집전체(104-1), 제1 양극(106-1), 제1 전해질(108-1)을 포함하는 제1 스택을 스퍼터링 방법으로 형성한다. 이때, 양극 집전체들(104-1 내지 104-n+1)은 높은 전기 전도성을 가지는 금속 재질로 Au, Pt, Cu, Ni 등으로 형성될 수 있으며, 양극은 리튬금속산화(Li-M-O;M=Co,Ni,Mn), TiS2, WO3,MnO2 등으로 형성될 수 있으며, 전해질은 LiPON 등으로 형성될 수 있다.
이후, 도 4c에 도시된 바와 같이 제1 스택 상에 다시 제2 양극 집전체(104-2), 제2 양극(106-2), 제2 전해질(108-2)을 포함하는 제2 스택을 스퍼터링 방법으로 형성한다. 이와 같은 방법으로 희생층(102)이 형성된 기판(100) 상에 양극 집전체, 양극, 전해질 순서대로 증착하여 도 4d에 도시된 바와 같이 제n 양극 집전체(104-n), 제n 양극(106-n), 제n 전해질(108-n)을 포함하는 제n 스택까지 형성한 뒤, 제n+1 번째 양극 집전체 한 층 더 형성한다.
다음, 도 4e에 도시된 바와 같이 희생층(102)이 형성된 기판(100)의 후면에 Green 파장대의 레이저(LASER)를 제1 레이저 조사 영역(LA1)에 위치한 희생층(102) 내로 조사한다. 그 결과, 희생층(102)의 아모펄스 실리콘이 결정화되어 기판(100)과 희생층(102)과 분리된다. 이에 따라, 제1 레이저 조사 영역(LA1)의 희생층(102) 상에 형성되었던 복수의 양극 집전체, 복수의 양극, 복수의 전해질이 제거된다.
이어서, 도 4f에 도시된 바와 같이 N+1번째 양극 집전체(104-n+1) 상에 N+1 번째 양극(106-n+1)을 기판(100) 전면에 형성한다. 이에 따라, 도 4f에 도시된 바와 같이 수직부(206)와, 수직부(206)의 제1 방향으로 접속된 제1 내지 제n+1 양극 핑거부(106-1 내지 l06-n+1)와, 수직부(206)의 제2 방향으로 접속된 패드부(306)를 포함하는 양극을 형성한다.
이후, 도 4g에 도시된 바와 같이 기판(100)의 후면에 Green 파장대의 레이저를 제2 레이저 조사 영역(LA2)에 위치한 희생층(102) 내로 조사한다. 그 결과, 희생층(102)의 아모펄스 실리콘이 결정화되어 기판(100)과 희생층(102)과 분리된다. 이에 따라, 제2 레이저 조사 영역(LA2)의 희생층(102) 상에 형성되었던 복수의 양극 집전체, 복수의 양극, 복수의 전해질이 제거된다.
마지막으로, 도 4h에 도시된 바와 같이 제1 마스크를 이용하여 전해질(208)을 한 층 더 증착한다. 제1 마스크는 제1 및 제2 차단층(130a,130b)과 투과부를 가지며, 제1 및 제2 차단층(130a,130b)과 대응되는 부분에는 전해질(208)이 증착되지 않았다. 즉, 제1 및 제2 차단층(130a,130b)을 제외한 나머지 영역에 전해질(208)이 한 층 더 증착된다. 제1 차단층(130a)의 위치는 양극이 외부 회로와 접속할 수 있도록 일부 노출시키기 위한 위치이며, 제2 차단층(130b)의 위치는 음극이 외부 회로와 접속할 수 있도록 일부 노출시키기 위한 위치이다.
결국, 제1 내지 제n 전해질 핑거부들(108-1 내지 108-n)의 측면과 접속되는 커버부(208)와, 커버부(208)의 제2 방향으로 형성되어 제1 내지 제n 양극 핑거부들(106-1 내지 l06-n+1)과 교차하여 접속하는 제1 내지 제n 전해질 핑거부(108-1 내지 108-n)를 포함하는 전해질을 형성한다.
이에 따라, 도 4h에 도시된 바와 같이 수직 핑거형으로 형성된 양극과 수직 핑거형으로 형성된 전해질이 서로 마주보며 교차하여 형성함으로써 다수개의 양극과 다수개의 전해질의 접합 면적이 넓어지게 되어 박막 전지의 용량이 커진다.
도 3b를 참조하면, 제1 패턴이 형성된 기판 상에 음극을 포함하는 제2 패턴을 제2 마스크 공정을 통해 형성한다.
구체적으로, 제1 패턴이 형성된 기판(100) 상에 음극(110)을 제2 마스크를 이용하여 스퍼터링 방법 또는 에바퍼레이터(evaporter) 등의 방법으로 형성할 수 있다. 이때, 제2 마스크의 차단층(132)과 대응되는 부분에는 음극이 형성되지 않는다. 제2 마스크의 차단층(132)의 위치는 양극이 외부 회로와 접속할 수 있도록 일부 노출시키기 위한 위치이다. 이때, 음극(110)으로는 Li 전극, Li alloy, Sn, Si, Si alloy, SnO 등으로 형성할 수 있다. 이에 따라, 양극이 외부 회로와 접속되는 부분을 제외하고 제1 패턴 상에 음극(110)이 형성된다.
도 3c를 참조하면, 제2 패턴이 형성된 기판(100) 상에 음극 집전체(112)를 포함하는 제3 패턴을 제3 마스크 공정을 통해 형성한다.
구체적으로, 제2 패턴이 형성된 기판(100) 상에 음극 집전체(112)를 제3 마스크를 이용하여 스퍼터링 방법 또는 에바퍼레이터(evaporter) 등의 방법으로 형성할 수 있다. 이때, 제3 마스크의 차단층(134)과 대응되는 부분에는 음극 집전체가 형성되지 않는다. 제3 마스크의 차단층(134)의 위치는 양극의 패드부 영역만큼 노출시키기 위한 위치이다. 이때, 음극 집전체(112)는 Ni, Al, Cu 등으로 형성될 수 있다.
도 3d를 참조하면, 제3 패턴이 형성된 기판(100) 상에 보호막(114)을 포함하는 제4 패턴을 제4 마스크 공정을 통해 형성한다.
구체적으로, 제3 패턴이 형성된 기판(100) 상에 보호막(114)을 제4 마스크를 이용하여 스퍼터링 방법 등의 방법으로 형성할 수 있다. 이때, 제4 마스크의 제1 및 제2 차단층(136a,136b)과 대응되는 부분에는 보호막이 형성되지 않는다. 제4 마스크의 제1 차단층(136a)의 위치는 양극을 일부 노출시키기 위한 위치이며, 제4 마스크의 제2 차단층(136b)의 위치는 음극 집전체를 일부 노출시키기 위한 위치이다. 이때, 보호막(114)은 질화실리콘(SiNx) 등의 무기절연물질로 형성할 수 있으며, 예를 들어 SiO2로 형성할 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 박막 전지를 나타낸 단면도이다.
도 5를 참조하면, 본 발명의 제2 실시 예에 따른 박막 전지는 본 발명의 제1 실시 예에 따른 박막 전지와 비교하여 양극 집전체(cathode current collector;104)와, 박막 전지의 내부 스택을 제외하고 동일하므로 양극 집전체(104)와 박막 전지의 내부 스택을 제외하고 나머지 구성 요소는 생략하기로 한다. 즉, 본 발명의 제2 실시 예에 따른 박막 전지는 양극 집전체(104)를 희생층(102) 상에 한 층만 형성하여 양극의 수직부(206)와 제1 양극 핑거부(106-1)와 접속하고 있다. 양극 집전체(104)는 전기 전도성을 가지는 금속 전도체로 형성되며, Au, Pt, Cu, Ni 등으로 형성될 수 있다.
본 발명의 제2 실시 예에 따른 박막 전지의 내부는 양극 핑거부, 전해질 핑거부 순으로 적층된 스택이 다수개가 형성된다. 다시 말하여, 박막 전지의 내부는 제1 양극 핑거부(106-1), 제1 전해질 핑거부(108-1)를 포함하는 제1 스택, 제2 양극 핑거부(106-2), 제2 전해질 핑거부(108-2)를 포함하는 제2 스택, 제n 양극 핑거부(106-n), 제n 전해질 핑거부(108-n)를 포함하는 제n 스택과, 제n+1 양극 핑거부(106-n+1)를 포함하는 제n+1 스택이 적층된다.
도 6은 본 발명의 제3 실시 예에 따른 박막 전지를 나타낸 단면도이다.
도 6을 참조하면, 본 발명의 제3 실시 예에 따른 박막 전지는 기판(100) 상에 형성된 희생층(102)과, 희생층(102) 상에 복수개의 음극 집전체(112-1 내지 112-n+1)와, 상기 음극 집전체 상에 형성되며, 수직 핑거형으로 형성되는 음극(110-1 내지 110-n+1, 210,310)과, 수직 핑거형으로 형성되어 음극(110-1 내지 110-n+1, 210,310)과 교차하여 접속된 전해질(108-1 내지 108-n,208)과, 음극이 외부 회로와 접속될 부분의 패드부(310)를 제외하고 전해질(108-1 내지 108-n,208)을 덮도록 형성된 양극(106)과, 양극(106) 상에 형성된 양극 집전체(104)와, 양극 집전체(104) 상에 음극의 패드부(310)를 제외하고 덮도록 형성된 보호막(114)을 포함한다. 본 발명의 제3 실시 예에 따른 박막 전지의 각 구성 요소의 재질은 본 발명의 제1 실시 예에 따른 박막 전지의 각 구성 요소의 재질과 동일하므로 생략하기로 한다.
희생층(102)은 기판(100) 상에 아모펄스 실리콘(a-Si)으로 형성되어 레이저를 조사하여 부분적으로 음극 집전체(112-1 내지 112-n+1), 음극(110-1 내지 110-n+1, 210,310), 전해질(108-1 내지 108-n,208)을 제거할 수 있다.
음극 집전체(112-1 내지 112-n+1)는 제1 내지 제n+1 음극 집전체(112-1 내지 112-n+1)로 복수개가 형성되며, 복수개의 음극 집전체들(112-1 내지 112-n+1)은 복수개의 음극 핑거부들(110-1 내지 110-n+1)의 하부 각각에 형성되어 음극과 접속된다. 이때, 음극 집전체들(112-1 내지 112-n+1)은 전기 전도성을 가지는 금속 전도체로 형성되며, Au, Pt, Cu, Ni 등으로 형성될 수 있다.
음극(110-1 내지 110-n+1, 210,310)은 수직 핑거형(Vertical Finger)으로 형성되어 전해질과 교차하여 접속된다. 이를 위해, 음극(110-1 내지 110-n+1, 210,310)은 제1 내지 제n+1 음극 핑거부들(110-1 내지 110-n+1)의 측면과 접속된 수직부(210)와, 수직부(210)의 제1 방향으로 형성되어 복수개의 전해질들(108-1 내지 108-n,208)과 접속된 제1 내지 제n+1 음극 핑거부(110-1 내지 110-n+1)와, 수직부(210)의 제2 방향으로 형성되어 외부 회로와 접속하는 패드부(310)를 포함한다. 음극(110-1 내지 110-n+1, 210,310)은 리튬금속산화(Li-M-O;M=Co,Ni,Mn), TiS2, WO3,MnO2 등으로 형성될 수 있다.
한편, 음극 집전체(112-1 내지 112-n+1)와 음극 핑거부(110-1 내지 110-n+1)는 제1 내지 제n+1 개로 형성되는데, 이는 전해질(108-1 내지 108-n,208)이 제1 내지 제n 개 형성될 때, 음극 집전체(112-1 내지 112-n+1)와 음극 핑거부(110-1 내지 110-n+1)는 전해질(108-1 내지 108-n,208)보다 하나 더 형성되는 것을 의미한다.
구체적으로, 음극의 수직부(210)의 제1 방향으로 형성된 제1 내지 제n+1 음극 핑거부들(110-1 내지 110-n+1)은 커버부(208)의 제2 방향으로 형성된 제1 내지 제n 전해질 핑거부들(108-1 내지 108-n)과 서로 교차하여 형성된다. 이때, 제1 내지 제n+1 음극 핑거부(110-1 내지 110-n+1) 하부 각각에는 음극 집전체(112-1 내지 112-n+1)가 형성된다. 이에 따라, 본 발명의 제3 실시 예에 따른 박막 전지의 내부는 음극 집전체, 음극 핑거부, 전해질 핑거부 순으로 적층된 스택이 다수개가 형성된다. 다시 말하여, 박막 전지의 내부는 제1 음극 집전체(112-1), 제1 음극 핑거부(110-1), 제1 전해질 핑거부(108-1)를 포함하는 제1 스택, 제2 음극 집전체(112-2), 제2 음극 핑거부(110-2), 제2 전해질 핑거부(108-2)를 포함하는 제2 스택, 제n 음극 집전체(112-n), 제n 음극 핑거부(110-n), 제n 전해질 핑거부(108-n)를 포함하는 제n 스택과, 제n+1 음극 집전체(112-n+1) 및 제n+1 음극 핑거부(110-n+1)를 포함하는 제n+1 스택이 적층된다.
이와 같이, 수직 핑거형으로 형성된 음극과 수직 핑거형으로 형성된 전해질이 서로 마주보며 교차하여 형성함으로써 다수개의 음극과 다수개의 전해질의 접합 면적이 넓어지게 되어 박막 전지의 용량이 커진다.
전해질(108-1 내지 108-n,208)은 수직 핑거형(Vertical Finger)으로 형성되어 음극(110-1 내지 110-n+1, 210,310)과 교차하여 접속된다. 이를 위해, 전해질(108-1 내지 108-n,208)은 제1 내지 제n 전해질 핑거부들(108-1 내지 108-n)의 측면과 접속되는 커버부(208)와, 커버부(208)의 제2 방향으로 형성되어 제1 내지 제n 음극 핑거부들(110-1 내지 110-n+1)과 교차하여 접속하는 제1 내지 제n 전해질 핑거부(108-1 내지 108-n)를 포함한다. 전해질의 커버부(208)는 음극 집전체, 음극 핑거부, 전해질 핑거부로 이루어진 제1 내지 제n 스택과 음극 집전체 및 전해질 핑거부로 이루어진 제n+1 스택을 덮도록 형성된다.
도 7은 본 발명의 제4 실시 예에 따른 박막 전지를 나타낸 단면도이다.
도 7을 참조하면, 본 발명의 제4 실시 예에 따른 박막 전지는 본 발명의 제3 실시 예에 따른 박막 전지와 비교하여 양극 집전체와, 박막 전지의 내부 스택을 제외하고 동일하므로 양극 집전체와 박막 전지의 내부 스택을 제외하고 나머지 구성 요소는 생략하기로 한다. 즉, 본 발명의 제4 실시 예에 따른 박막 전지는 음극 집전체(112)를 희생층 상에 한 층만 형성하여 음극의 수직부(210)와 제1 음극 핑거부(110-1)와 접속하고 있다. 음극 집전체(112)는 전기 전도성을 가지는 금속 전도체로 형성되며, Ni, Al, Cu 등으로 형성될 수 있다.
본 발명의 제4 실시 예에 따른 박막 전지의 내부는 양극 핑거부, 전해질 핑거부 순으로 적층된 스택이 다수개가 형성된다. 다시 말하여, 박막 전지의 내부는 제1 음극 핑거부(110-1), 제1 전해질 핑거부(108-1)를 포함하는 제1 스택, 제2 음극 핑거부(110-2), 제2 전해질 핑거부(108-2)를 포함하는 제2 스택, 제n 음극 핑거부(110-n), 제n 전해질 핑거부(108-n)를 포함하는 제n 스택과, 제n+1 음극 핑거부(110-n+1)를 포함하는 제n+1 스택이 적층된다.
이와 같이, 본 발명의 제1 내지 제4 실시 예에 따른 박막 전지는 고용량이 필요한 mobile의 주전력원으로 적용가능하며, 디스플레이 소자와 면대 면 접합이 가능하다. 예를 들어, 터치 패널 일체형의 표시장치일 경우에, 유기 발광 표시 패널과, 터치 패널 사이에 본 발명에 따른 박막 전지를 삽입하여 이용할 수 있다. 이에 따라, mobile과 같은 표시장치는 별도의 밧데리를 사용하지 않아되므로 그에 따른 표시 장치의 박형화가 가능하다. 이 밖에도 박막 전지는 표시 장치 외에도 전력원이 필요한 장치면 어디든 가능하다.
본 발명의 제2 내지 제4 실시 예에 따른 박막 전지는 본 발명의 제1 실시 예에 따른 박막 전지의 구조만 다를 뿐, 동일한 방법으로 제조하므로 본 발명의 제1 실시 예의 박막 전지의 제조 방법과 같이 형성할 수 있다.
또한, 본 발명의 제2 내지 제4 실시 예에 따른 박막 전지에는 음극 집전체를 형성하는 것을 예로 들어 설명하였지만, 음극의 재질 자체에 대해 전도도가 높으면 음극 집전체를 형성하지 않을 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
100 : 기판 102 : 희생층
104-1 내지 104-n+1 : 양극 집전체
106-1 내지 l06-n+1,206,306 : 양극 108-1 내지 108-n,208 : 전해질
110-1 내지 110-n+1, 210,310 : 음극
112-1 내지 112-n+1 : 음극 집전체

Claims (13)

  1. 기판 상에 형성된 희생층과;
    희생층 상에 적어도 하나의 양극 집전체와;
    상기 양극 집전체 상에 형성되며, 수직 핑거형으로 형성되는 양극과;
    수직 핑거형으로 형성되어 상기 양극과 교차하여 접속된 전해질과;
    상기 양극이 외부 회로와 접속될 부분의 패드부를 제외하고 상기 전해질을 덮도록 형성된 음극과;
    상기 음극 상에 형성된 음극 집전체와;
    상기 음극 집전체 상에 상기 패드부를 제외하고 덮도록 형성된 보호막을 포함하는 것을 특징으로 하는 박막 전지.
  2. 제1항에 있어서,
    상기 양극은
    수직부와;
    상기 수직부의 제1 방향으로 형성되어 상기 수직부의 측면과 접속된 제1 내지 제n+1 양극 핑거부들과;
    상기 수직부의 제2 방향으로 형성되어 상기 외부 회로와 접속하는 패드부를 포함하는 것을 특징으로 하는 박막 전지.
  3. 제1항에 있어서,
    상기 전해질은
    상기 양극을 덮도록 형성된 커버부와;
    상기 커버부의 제2 방향으로 형성되어 상기 제1 내지 제n+1 양극 핑거부들과 교차하여 접속하는 제1 내지 제n 전해질 핑거부를 포함하는 것을 특징으로 하는 박막 전지.
  4. 제1항에 있어서,
    상기 희생층은 아모펄스 실리콘층인 것을 특징으로 하는 박막 전지.
  5. 기판 상에 희생층을 증착하고, 적어도 하나의 양극 집전체들, 수직 핑거형으로 형성된 양극과, 수직 핑거형으로 형성된 양극과 마주보며 교차하도록 형ㅅ어된 전해질을 포함하는 제1 패턴을 제1 마스크 공정을 통해 형성하는 단계와;
    상기 제1 패턴이 형성된 기판 상에 음극을 포함하는 제2 패턴을 제2 마스크 공정을 통해 형성하는 단계와;
    상기 제2 패턴이 형성된 기판 상에 음극 집전체를 포함하는 제3 패턴을 제3 마스크 공정을 통해 형성하는 단계와;
    상기 제3 패턴이 형성된 기판 상에 보호막을 포함하는 제4 패턴을 제4 마스크 공정을 통해 형성하는 단계를 포함하는 것을 특징으로 하는 박막 전지의 제조 방법.
  6. 제5항에 있어서,
    상기 희생층은 아모펄스 실리콘층인 것을 특징으로 하는 박막 전지의 제조 방법.
  7. 제5항에 있어서,
    상기 제1 패턴을 제1 마스크 공정을 통해 형성하는 단계는
    상기 기판 상에 희생층을 형성하는 단계와;
    상기 희생층이 형성된 기판 상에 양극 집전체, 양극, 전해질을 포함하는 스택을 n개 형성하고, 상기 n개의 스택 상에 n+1 번째 양극 집전체를 한 층 더 형성하는 단계와;
    상기 기판의 후면에 레이저를 제1 레이저 조사 영역에 위치한 희생층 내에 조사하여 기판과 희생층을 분리하여 상기 제1 레이저 조사 영역과 대응되는 위치의 스택을 제거하는 단계와;
    상기 N+1 번째 양극 집전체 상에 N+1 번째 양극을 기판 전면에 형성하는 단계와;
    상기 N+1 번째 양극이 형성된 기판의 후면에 레이저를 제2 레이저 조사 영역에 위치한 희생층 내에 조사하여 기판과 희생층을 분리하여 상기 제2 레이저 조사 영역과 대응되는 위치의 스택을 제거하는 단계와;
    상기 제1 마스크를 이용해 전해질을 한 층 더 형성하는 단계를 포함하는 것을 특징으로 하는 박막 전지의 제조 방법.
  8. 제7항에 있어서,
    상기 N+1 번째 양극 집전체 상에 N+1 번째 양극을 기판 전면에 형성하는 단계에서
    수직부와,
    상기 수직부의 제1 방향으로 형성되어 상기 수직부의 측면과 접속된 제1 내지 제n+1 양극 핑거부들과,
    상기 수직부의 제2 방향으로 형성되어 외부 회로와 접속하는 패드부를 포함하는 양극을 형성하는 것을 특징으로 하는 박막 전지의 제조 방법.
  9. 제7항에 있어서,
    상기 제1 마스크를 이용한 N+1 번째 전해질을 형성하는 단계에서
    상기 양극을 덮도록 형성된 커버부와,
    상기 커버부의 제2 방향으로 형성되어 상기 제1 내지 제n+1 양극 핑거부들과 교차하여 접속하는 제1 내지 제n 전해질 핑거부를 포함하는 전해질을 형성하는 것을 특징으로 하는 박막 전지의 제조 방법.
  10. 기판 상에 형성된 희생층과;
    희생층 상에 적어도 하나의 음극 집전체와;
    상기 음극 집전체 상에 형성되며, 수직 핑거형으로 형성되는 음극과;
    수직 핑거형으로 형성되어 상기 음극과 교차하여 접속된 전해질과;
    상기 음극이 외부 회로와 접속될 부분의 패드부를 제외하고 상기 전해질을 덮도록 형성된 양극과;
    상기 양극 상에 형성된 양극 집전체와;
    상기 양극 집전체 상에 상기 패드부를 제외하고 덮도록 형성된 보호막을 포함하는 것을 특징으로 하는 박막 전지.
  11. 제10항에 있어서,
    상기 음극은
    수직부와;
    상기 수직부의 제1 방향으로 형성되어 상기 수직부의 측면과 접속된 제1 내지 제n+1 음극 핑거부들과;
    상기 수직부의 제2 방향으로 형성되어 상기 외부 회로와 접속하는 상기 패드부를 포함하는 것을 특징으로 하는 박막 전지.
  12. 제10항에 있어서,
    상기 전해질은
    상기 음극을 덮도록 형성된 커버부와;
    상기 커버부의 제2 방향으로 형성되어 상기 제1 내지 제n+1 음극 핑거부들과 교차하여 접속하는 제1 내지 제n 전해질 핑거부를 포함하는 것을 특징으로 하는 박막 전지.
  13. 제10항에 있어서,
    상기 희생층은 아모펄스 실리콘층인 것을 특징으로 하는 박막 전지.
KR1020120104256A 2012-09-19 2012-09-19 박막 전지 및 그 제조 방법 KR101941452B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120104256A KR101941452B1 (ko) 2012-09-19 2012-09-19 박막 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120104256A KR101941452B1 (ko) 2012-09-19 2012-09-19 박막 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140037729A KR20140037729A (ko) 2014-03-27
KR101941452B1 true KR101941452B1 (ko) 2019-01-23

Family

ID=50646484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120104256A KR101941452B1 (ko) 2012-09-19 2012-09-19 박막 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101941452B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601039B1 (ko) * 2014-04-15 2016-03-08 스템코 주식회사 이차 전지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387121B1 (ko) 2000-08-31 2003-06-12 주식회사 애니셀 수직 방향으로 집적된 다층 박막전지 및 그의 제조방법
JP2003282142A (ja) 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 薄膜積層体、薄膜電池、コンデンサ、及び薄膜積層体の製造方法と製造装置
US6764525B1 (en) 2001-02-08 2004-07-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for manufacturing thin-film lithium microbatteries
JP2010182447A (ja) 2009-02-03 2010-08-19 Sony Corp 薄膜固体リチウムイオン二次電池及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020085942A (ko) * 2001-05-10 2002-11-18 주식회사 애니셀 고율 충·방전용 다층 고체 전해질, 이를 이용한 박막전지및 그의 제조방법
JP5515308B2 (ja) * 2009-02-03 2014-06-11 ソニー株式会社 薄膜固体リチウムイオン二次電池及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387121B1 (ko) 2000-08-31 2003-06-12 주식회사 애니셀 수직 방향으로 집적된 다층 박막전지 및 그의 제조방법
US6764525B1 (en) 2001-02-08 2004-07-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for manufacturing thin-film lithium microbatteries
JP2003282142A (ja) 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 薄膜積層体、薄膜電池、コンデンサ、及び薄膜積層体の製造方法と製造装置
JP2010182447A (ja) 2009-02-03 2010-08-19 Sony Corp 薄膜固体リチウムイオン二次電池及びその製造方法

Also Published As

Publication number Publication date
KR20140037729A (ko) 2014-03-27

Similar Documents

Publication Publication Date Title
JP5515307B2 (ja) 薄膜固体リチウムイオン二次電池
JP6590242B2 (ja) 薄膜全固体電池
JP4043296B2 (ja) 全固体電池
JP5515308B2 (ja) 薄膜固体リチウムイオン二次電池及びその製造方法
JP2007103129A (ja) 薄膜固体二次電池および薄膜固体二次電池の製造方法
JP2008159589A (ja) 膨張キャビティを有する電流電極コレクタ組立体を備えるリチウム蓄電池及びその製造方法
US10903525B2 (en) Self-supporting thin-film battery and method of manufacturing such a battery
JP2013168372A (ja) ナノ構造のマイクロ電池向けの電極
JP2010205718A (ja) 薄膜固体リチウムイオン二次電池及びその製造方法
TWI546997B (zh) Lithium ion secondary battery
JP2014241275A (ja) 固体電池およびその製造方法
EP2975671B1 (en) Thin film battery structure and manufacturing method thereof
US10263275B2 (en) All-solid rechargeable battery, method for manufacturing same, and electronic apparatus
JP2017204437A (ja) リチウムイオン二次電池
JP2004127743A (ja) 薄膜電池
JP2020533744A (ja) 電池セルの製造のためのレーザーアブレーション
JP5772533B2 (ja) 二次電池およびその製造方法
KR102645090B1 (ko) 전지 구조체, 및 이의 제조방법
JP2008218178A (ja) リチウムイオン電池
JP5415099B2 (ja) 薄膜固体二次電池の製造方法
KR101941452B1 (ko) 박막 전지 및 그 제조 방법
JP2012038433A (ja) 薄膜固体二次電池及び薄膜固体二次電池の製造方法
JP2011159467A (ja) 非水電解質電池
JP2013127861A (ja) 二次電池
US10109887B1 (en) 3D-structured solid state battery

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant