KR101939351B1 - 비선형 저항 소자 및 그 제조방법 - Google Patents

비선형 저항 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101939351B1
KR101939351B1 KR1020137004540A KR20137004540A KR101939351B1 KR 101939351 B1 KR101939351 B1 KR 101939351B1 KR 1020137004540 A KR1020137004540 A KR 1020137004540A KR 20137004540 A KR20137004540 A KR 20137004540A KR 101939351 B1 KR101939351 B1 KR 101939351B1
Authority
KR
South Korea
Prior art keywords
varistor
layer
pieces
back surface
insulating resin
Prior art date
Application number
KR1020137004540A
Other languages
English (en)
Other versions
KR20140012014A (ko
Inventor
히데유키 오키나카
나오유키 츠카모토
토시히코 스즈키
히로유키 오츠키
Original Assignee
오토와덴키고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오토와덴키고교 가부시키가이샤 filed Critical 오토와덴키고교 가부시키가이샤
Publication of KR20140012014A publication Critical patent/KR20140012014A/ko
Application granted granted Critical
Publication of KR101939351B1 publication Critical patent/KR101939351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006—Thick film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

세라믹 소결체 면적의 증대를 도모함과 동시에, 세라믹 소결체의 조성 및 미세 구조의 균일성을 확보하고, 비선형성, 에너지 내량(耐量) 및 과전(課電) 수명으로 구성된 기본 성능을 향상시킬 수 있다. 복수 개의 배리스터 조각(11)과 절연성 수지를 혼련하고, 압출 성형함으로써 동일 평면상에 복수 개의 배리스터 조각(11)이 서로 이격되어 정렬되며, 인접한 배리스터 조각(11)끼리는 절연성 수지를 통해 접착되어 시트 모양의 배리스터 층(13)을 형성한다.

Description

비선형 저항 소자 및 그 제조방법{NON-LINEAR RESISTIVE ELEMENT AND MANUFACTURING METHOD THEREOF}
본 발명은 피뢰기, 서지 흡수 소자, 전압 안정화 소자 등의 과전압 보호 장치에 사용되고, 산화아연을 주성분으로 하여 인가 전압에 따라 저항값이 변화하는 비선형 저항 소자 및 그 제조 방법에 관한 것이다.
일반적으로 배리스터(varistor)라고 불리는 비선형 저항 소자는 인가 전압에 따라 저항값이 변화하는 특성, 즉, 정상적인 전압이 인가된 때에는 높은 저항값을 나타내어 절연 특성을 보이며, 비정상적인 높은 전압이 인가된 때에는 낮은 저항값을 나타내는 비선형 전압-전류 특성을 갖는다. 이러한 특성을 갖는 비선형 저항 소자 중에서도 산화아연을 주성분으로 하는 비선형 저항 소자는 우수한 비선형성 전압-전류 특성이 있다.
이러한 비선형 저항 소자는, 예를 들면 다음과 같은 방법으로 제작된다. 즉, 주성분이 되는 대량의 산화아연과 비선형 전압-전류 특성을 발현시키는 미량의 산화비스무트, 산화안티몬, 산화코발트, 산화망간 등의 기본 첨가물을 습식 혼합한 후, 습식 혼합하여 얻어진 슬러리를 분무 건조하여 조립한 후, 조립 분말을 원통형에서 성형한 후, 그 성형체를 소성하여 세라믹 소결체를 제조한다. 그리고, 이러한 세라믹 소결체 측면에 유리 재료를 도포 점화에 의해 섬락(閃絡, flashover) 방지 측면 고 저항층을 형성하고, 필요에 따라 열처리, 또한 그 세라믹 소결체의 하단면에 알루미늄 스프레이 등으로 전극을 형성하도록 하고 있다(예를 들면, 특허 문헌 1 참조).
[선행기술문헌]
[특허문헌]
특허문헌 1 : 일본 특허공개 2003-5075호 공보
기존의 비선형 저항 소자는 세라믹 소결체의 두께를 바꾸는 것으로 배리스터 전압을 제어하고, 세라믹 소결체의 체적을 변경하여 에너지 내량(耐量)을 제어한다. 예를 들어, 높은 에너지 내량을 유지하면서 배리스터 전압이 낮은 비선형 저항 소자는 소결체의 두께를 얇게 하는 동시에, 소결체의 면적을 증대함으로써 얻을 수 있다.
그러나, 기존의 비선형 저항 소자는 일체적으로 소성된 세라믹 소결체로 구성되어 있기 때문에, 세라믹 소결체의 면적이 증대되면 소성시 열 변형 등 따라 소결체가 쉽게 변형되는 문제가 있었다. 또한, 세라믹 소결체는 외력에 취약하기 때문에 면적이 증대된 세라믹 소결체는 운송 또는 실제 부품에 장착하여 구현하는 경우에 발생하는 외력에 의해 파손될 수 있어 내구성과 신뢰성 측면에서 문제가 있었다.
또한, 기존의 비선형 저항 소자는 세라믹 소결체의 기본이 되는 주상 구조의 성형체를 소성하여 제조하지만, 이를 제조하는 경우에 조립 분말 사이의 마찰이나 조립 분말과 금형의 마찰 등에 의해서 성형 밀도의 균일성을 확보하는 것이 곤란했다.
또한, 이러한 금형 성형시 발생하는 성형 밀도의 불균일성 외에도 성형체 소성시 성형체 내부와 표면부 간에 온도차가 발생하기 때문에, 소결체의 조성이나 소결체의 미세 구조에 있어서 균일성을 확보하는 것이 더욱 곤란하다. 특히, 소자 형상이 매우 큰 경우, 예를 들면 직경이 10 cm 이상 원판(円板) 또는 이에 필적하는 크기의 각판(角板) 등의 경우에 기존의 비선형 저항 소자로 제조시 소결체의 조성 및 미세 구조의 불균일성이 크게 증가하고 전기적 특성이 극단적으로 저하되는 문제가 있었다.
따라서, 본 발명은 이러한 문제점을 해결하기 위하여 제안된 것으로서, 본 발명이 목적하는 바는 세라믹 소결체 면적의 증대를 도모하면서도, 배리스터 층의 전체적인 구조적 성질의 균질화를 도모하고, 나아가서는 비선형 저항 특성 등의 전기적 특성의 균질화도 도모하는 비선형 저항 소자 및 그 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 비선형 저항 소자는 시트 모양으로 형성된 배리스터 층과, 상기 배리스터 층의 상호 평행한 표면과 배면 각각에 접합된 전도성 전극층으로 구성된 비선형 저항 소자이며, 상기 배리스터 층의 표면과 배면에 표면 및 배면이 각각 일치하도록 이격되어 정렬되고, 세라믹 소결체로 구성된 복수 개의 배리스터 조각이 인접한 배리스터 조각과 절연성 접합부로 접합되어 있는 것을 특징으로 한다.
본 발명의 비선형 저항 소자에 따르면, 일정한 두께를 갖는 여러 배리스터 조각이 동일 평면에(배리스터 조각의 표면과 뒷면이 각각 상기 배리스터 층의 표면과 뒷면에 각각 일치하도록) 상호 이격되고 정렬된 상태로, 절연성 접합부로 접합되어 있다. 따라서 시트 모양의 배리스터 층의 면적이 쉽게 증가 될 수 있다.
또한, 각 배리스터 조각의 기반이 되는 성형체 조각은 소성시 당해 성형체 조각의 내부 및 외부가 소성 온도를 포함하는 소성 조건이 동등할 정도로 소형화시킬 수 있다. 따라서, 해당 소성의 결과 얻어진 세라믹 소결체의 각 배리스터 조각은 그 내부와 외부에서 결정립의 구조적 성질 면에서 균질화 도모가 가능하다.
따라서, 종래와 같이 배리스터 층이 일체적으로 제조되는 경우와 비교하여 배리스터 층 면적의 증대를 도모함과 동시에 배리스터 층의 전체적인 구조적 성질의 균질화가 가능하고, 나아가서 비선형 저항 특성 등의 전기 특성까지 균질화를 용이하게 도모할 수 있다.
또한, 본 발명에 있어서 상기 배리스터 층과 상기 전극층은 상기 배리스터 층의 표면과 뒷면의 각각의 수직 방향으로 교대로 복수 개가 적층되는 것이 바람직하다. 이에 따르면, 그 적층수의 변경에 의해서 소자 전체의 배리스터 전압을 쉽게 조절할 수 있다.
또한, 본 발명에 있어서 상기 절연성 접합부는 탄성을 가지는 합성수지로 된 것이 바람직하다. 이에 따르면, 접합부가 탄성 변형 때문에 배리스터 층에 외력이 가해져도, 종래의 일체적인 세라믹 소결체로 구성된 배리스터 층과 비교하여 배리스터 층 전체가 쉽게 휘어질 수 있다. 따라서, 배리스터 층은 외력에 대한 내성이 증가한다.
또한, 본 발명에 있어서, 상기 절연성 접합부 부분의 두께는 상기 배리스터 조각과의 접합 계면의 두께보다 두께가 작은 것이 바람직하다. 이에 따르면, 접합부가 탄성 변형 가능한 합성수지로 이루어짐과 동시에 접합부의 접합 부분 두께가 배리스터 조각과의 접합 계면보다 두께가 작다. 따라서, 배리스터 층의 연결 부분이 일정한 두께인 경우보다 배리스터 층의 유연성이 더 증대된다.
또한, 본 발명에 있어서, 상기 전극층은 타측에 전기적 연결을 위한 금속 부재가 설치된 것이 바람직하다. 따라서, 비선형 저항 소자가 회로 기판 등에 쉽게 연결될 수 있다.
또한, 본 발명에 있어서, 상기 배리스터 층 및 상기 전극층의 양쪽면을 피복 수지재로 피복하는 것이 바람직하다. 따라서, 배리스터 층의 외주 단면이 보호된다.
또한, 본 발명에 따른 단층형 비선형 저항 소자의 제조 방법은 복수 개의 세라믹 성형체 조각을 소성하여 각각 동일한 두께를 갖는 복수 개의 배리스터 조각을 형성하는 공정과 상기 복수 개의 배리스터 조각과 절연성 수지를 혼련하고, 압출 성형하여 상기 복수 개의 배리스터 조각을 그 표면과 배면이 각각 상기 배리스터 층의 표면과 배면에 각각 일치하도록 서로 이격하여 정렬시키고, 인접한 상기 복수 개의 배리스터 조각을 절연성 수지를 통해 접합하여 시트 모양의 배리스터 층을 형성하는 공정과, 상기 배리스터 층의 표면과 배면 각각에 전도성 전극층을 형성하는 공정에 의해 제조되는 것을 특징으로 한다.
또한, 본 발명에 따른 적층형 비선형 저항 소자의 제조 방법은 복수 개의 세라믹 성형체 조각을 소성하여 각각 동일한 두께를 갖는 복수 개의 배리스터 조각을 형성하는 공정과 상기 복수 개의 배리스터 조각과 절연성 수지를 혼련하고, 압출 성형하여 상기 복수 개의 배리스터 조각을 그 표면과 배면이 각각 상기 배리스터 층의 표면과 배면에 각각 일치하도록 서로 이격하여 정렬시키고, 인접한 상기 복수 개의 배리스터 조각을 절연성 수지를 통해 접합하여 시트 모양의 배리스터 층을 형성하는 공정과, 상기 배리스터 층과 상기 전극층을 상기 배리스터 층의 표면과 배면에 각각 수직인 방향으로 교대로 복수 개 적층하여 적층체를 형성하는 공정과, 상기 적층체의 표면과 배면 각각에 전극층을 형성하는 공정에 의해 제조되는 것을 특징으로 한다.
도 1은 본 발명의 제1 실시 형태에 따른 단층형 비선형 저항 소자에 대한 전체 구성을 나타내는 단면도이다.
도 2는 본 발명의 제1 실시 형태에 따른 단층형 비선형 저항 소자의 제조 공정을 보여주는 순서도이다.
도 3은 본 발명의 제2 실시 형태에 따른 적층형 비선형 저항 소자의 전체 구성을 나타내는 단면도이다.
도 4는 본 발명의 제2 실시 형태에 따른 적층형 비선형 저항 소자의 제조 공정을 보여주는 순서도이다.
도 5는 본 발명의 제3 실시 형태에 따른 비선형 저항 소자의 전체 구성을 나타내는 단면도이다.
도 6은 본 발명의 제4 실시 형태에 따른 비선형 저항 소자의 접합을 나타내는 단면도이다.
도 7은 본 발명의 제4 실시 형태에 따른 비선형 저항 소자를 나선형으로 말려들게 한 상태를 나타내는 설명도이다.
본 발명에 따른 비선형 저항 소자의 제1 실시 형태에 대해서 하기 도 1 및 하기 도 2를 참조하여 아래에 설명한다.
본 발명의 제1 실시 형태에 있어서 단층형 비선형 저항 소자(10)는 하기 도 1과 같이, 산화아연(ZnO)을 주성분으로 하는 세라믹 소결체로 구성되어 있다. 일정한 두께를 갖는 복수 개의 배리스터 조각(11)을 동일 평면상에 나란히 위치시킨 상태에서 절연성 접합부(12)로 각각 접착하여 시트 형태로 성형한 배리스터 층(13)과 도전성 재료로 형성된 전극층(13)으로 구성된다. 또한, 상기 배리스터 층(13)의 표면 및 배면에는 전극층(14)이 결합되어 있고, 측면 사방에 걸쳐서 피복 수지재(16)로 보호되어 있다.
이러한 산화아연을 주성분으로 하는 비선형 저항 소자(10)는 배리스터 층(13)의 표면과 배면에 각각 수직이 되는 방향으로 배리스터 조각(11)을 정렬하고, 평행한 평면을 가진 일정한 두께의 배리스터 조각(11)이 동일 평면에 가로 세로 방향으로 정렬되며, 인접하는 각 배리스터 조각(11) 사이에만 절연성 접합부(12)가 개입되고, 배리스터 조각(11)의 표면과 배면에는 절연성 접합부(12)가 존재하지 않는다. 또한, 배리스터 조각(11)의 표면과 배면에 전극층(14)이 직접 접합된 구조를 구비한다.
본 발명에 따른 비선형 저항 소자(10)는 하기 도 2에 표시된 바와 같이, 산화아연을 주성분으로 하는 시트 재료를 소정의 크기로 분단(分斷)한 후, 상기 분단된 조각을 소성하여 일정한 두께가 있는 배리스터 조각(11)을 형성하는 공정(STEP 11), 상기 배리스터 조각(11)과 절연성 수지를 혼련(混練)하고 압출 성형하여 복수 개의 배리스터 조각(11)이 동일 평면상에서 나란하게 절연성 수지로 구성된 절연성 접합부(12)를 통해서 접착 시트 모양이 되는 배리스터 층(13)을 형성하는 공정(STEP 12), 상기 배리스터 층(13)의 표면과 배면 각각에 도전성 재료를 이용하여 피착하여 전극층(14)을 형성하는 공정(STEP 13)을 각각 거쳐서 제조된다.
다음으로 본 발명에 따른 비선형 저항 소자의 제2 실시 형태에 대해서 하기 도 3 및 하기 도 4를 참조하여 아래에 설명한다.
본 발명의 제2 실시 형태에 따른 적층형 비선형 저항 소자(20)는 하기 도 3과 같이, 산화아연(ZnO)을 주성분으로 하는 세라믹 소결체로 구성되며, 일정한 두께를 갖는 복수 개의 배리스터 조각(21)을 동일 평면상에 나란히 위치한 상태에서 절연성 접합부(22)로 각각 접착하여 시트 형태로 성형 한 배리스터 층(23)과 도전성 재료로 형성된 전극층(25)을 교대로 적층하고, 상기 적층체(27)의 상부에 위치한 배리스터 층(23)의 표면과, 상기 적층체의 하부에 위치한 배리스터 층(23)의 배면에 각각 전극층(24)이 직접 피착되어 접합된 구조를 구비한다. 또한, 상기 적층체(27)의 측면 사방에 걸쳐서 피복 수지재(26)로 보호되어 있다.
이러한 산화아연을 주성분으로 하는 비선형 저항 소자(20)의 각 배리스터 층(23)은 각 배리스터 층(23)의 복수 개의 배리스터 조각(21)이 직교하는 방향으로 겹쳐지지 않게 정렬하여 쌓았고, 평행 평면을 가진 일정한 두께의 배리스터 조각(21)은 동일 평면상에서는 가로 세로 방향으로 정렬되고, 배리스터 조각(21)사이에만 절연성 접합부(22)가 개입되고, 배리스터 조각(21)의 표면과 배면에는 절연성 접합부(22)가 존재하지 않는다. 또한, 배리스터 조각(21)의 표면과 배면에 전극층(24, 25)이 직접 접합된 구조를 구비한다.
또한, 적층체(27) 내에 형성된 전극층(25)은 각 배리스터 층(23) 사이에서 단순한 전기적 연결 기능을 하며, 소자 내부에서 발생하는 열을 발산시키는 역할을 하여 소자 내부의 국소적인 발열을 억제할 수 있는 점에서, 본 발명의 제2 실시 형태에 따른 적층형 비선형 저항 소자(20)는 기존의 소자에 비하여 에너지 내량(耐量) 및 과전(課電) 수명에 있어서 뛰어난 성능을 발휘한다.
본 발명의 제2 실시 형태에 따른 적층형 비선형 저항 소자(20)는 하기 도 4에 표시된 바와 같이, 산화아연을 주성분으로 하는 시트 재료를 소정의 크기로 분단(分斷)한 후, 상기 분단된 조각을 소성하여 일정한 두께가 있는 배리스터 조각(21)을 형성하는 공정(STEP 21), 상기 배리스터 조각(21)과 절연성 수지를 혼련(混練)하고 압출 성형하여 복수 개의 배리스터 조각(21)이 동일 평면상에서 나란하게 절연성 수지로 구성된 절연성 접합부(22)를 통해서 접착 시트 모양이 되는 배리스터 층(23)을 형성하는 공정(STEP 22), 상기 배리스터 층(23)과 도전성 재료로 형성된 전극층(25)을 교대로 적층하여 적층체(27)를 형성하는 공정(STEP 23), 상기 적층체(27)의 상부에 위치한 배리스터 층(23)의 표면과, 상기 적층체의 하부에 위치한 배리스터 층(23)의 배면 각각에 도전성 재료를 이용하여 피착하여 전극층(24)을 형성하는 공정(STEP 24)을 각각 거쳐서 제조된다.
상기 본 발명의 제1 실시 형태에 있어서 단층형 비선형 저항 소자(10) 및 본 발명의 제2 실시 형태에 따른 적층형 비선형 저항 소자(20)는 구체적으로 이하의 방법으로 제조된다.
먼저 주성분인 ZnO에 Bi2O3 : 0.5 mol %, Sb2O3 : 1.0 mol %, Co2O3 : 0.5 mol %, MnO2 : 0.5 mol %, Cr2O3 : 0.5 mol %, Al(NO3)·9H2O : 0.01 mol %를 첨가한 후, 용매 및 분산제를 가하여 혼합한 후 바인더를 추가하여 혼합 슬러리를 제조한다. 상기 혼합 슬러리를 닥터블레이드법으로 두께 60 ㎛의 시트재를 제조한다. 이 시트재를 0.6 mm로 각각 분리 절단한 후 분리 절단된 각편을 1100 ℃에서 2 시간 소성하여 두께 50 ㎛ 내지 0.5 mm 배리스터 조각(11, 21)을 형성한다. 또한, 필요에 따라서는 상기 배리스터 조각(11, 21)을 열처리한다.
이렇게 수득한 배리스터 조각(11, 21)과 유동성 상태의 절연성 수지를 혼련한 후, 압출 성형하여 두께 50 ㎛의 각 배리스터 조각(11, 21)이 각각의 정렬 방향과 직교하도록 복수 개의 배리스터 조각(11, 21)을 동일 평면상에 서로 이격되도록 나란히 쌓은 상태에서 절연성 수지로 복수 개의 배리스터 조각(11, 21)을 접합하여 접착 시트 모양으로 성형한다. 이와 같이 닥터블레이드법이나 압출 성형법의 테이프 성형법에 의해서 수득된 시트 모양의 성형체 표면에 부착되어 있는 절연성 수지를 연마제로 수지계 비즈를 이용한 샌드블라스트법에 의해 제거하여 배리스터 층(13, 23)을 제조한다.
또한, 상기에서는 닥터블레이드법이나 압출 성형법에 의해서 배리스터 층(13, 23)을 제조하는 것으로 설명하고 있지만, 배리스터 층(13, 23)의 제조방법은 이에 국한되지 않는다. 예를 들어, 금형 내에 여러 배리스터 조각 (11, 21)을 서로 이격하여 동일 평면상에 나란히 정렬한 후, 복수의 배리스터 조각(11, 21)의 사이사이에 절연성 수지를 주입하는 방법(사출 성형 또는 인서트 성형)으로 배리스터 층(13, 23)을 제조할 수 있다.
단층형 비선형 저항 소자(10)의 경우 전술한 바와 같이 수득된 배리스터 층 (13)의 표면 및 배면에는 은(銀) 입자와 열가소성 수지를 포함하는 도전성 페이스트를 도포 및 건조하여 전극층(14)을 형성하고, 이러한 배리스터 층(13)을 예를 들면, 10 mm 각으로 절단한 후 그 절단면을 포함한 측면 사방에 걸쳐서 피복 수지재(16)를 피착시킴으로써, 최종적으로 단층형 비선형 저항 소자(10)가 완성된다. 한편, 적층형 비선형 저항 소자(20)의 경우에는 전술한 바와 같이 수득된 배리스터 층(23) 표면 및 배면에 상기와 같은 도전성 페이스트를 도포 및 건조하여 전극층(25)을 형성하고, 이러한 배리스터 층(23)을 적층, 가열 압착하여 일체화한 적층체(27)의 상하부에 위치한 배리스터 층(23) 표면 및 배면에 각각 전극층(24)을 형성한 후, 10 mm 각으로 절단 한 후 그 절단면에 피복 수지재(26)를 피착시킴으로써, 최종적으로 적층형 비선형 저항 소자(20)가 완성된다.
또한, 비선형 저항 소자(10, 20)를 제조할 때, 배리스터층(13) 또는 적층체(27)의 절단면에 배리스터 조각(11, 21)이 노출되지 않은 상태로 절단할 수 있는 경우에는, 그 절단면에 절연성 수지로 된 절연성 접합부(12, 22)가 존재하기 때문에 전술한 피복 수지재(16, 26)를 피착시킬 필요는 없다.
본 발명에 따른 단층형 비선형 저항 소자(10) 및 적층형 비선형 저항 소자(20) 모두 기존의 비선형 저항 소자와 동등 또는 그 이상의 뛰어난 비선형성을 나타낸다. 또한, 종래 비선형 저항 소자와 동일하게 누설 전류가 시간에 따라 감소하는 경향을 가지므로 실용상의 문제도 없다.
이상과 같이, 본 발명에 따른 배리스터 층(13, 23)은 일정한 두께를 갖는 복수의 배리스터 조각(11, 21)을 동일 평면상에 나란히 한 상태에서 절연성 접합부(12, 22)를 통해 접착하여 시트 형태로 형성한 한 것이며, 특히 산화아연을 주성분으로 하는 재료를 소정의 크기로 분리 절단한 조각을 소성하여 제조한 일정한 두께를 갖는 배리스터 조각(11, 21)과 절연성 수지를 혼련하고, 압출 성형하여 제조된 것이다. 따라서, 조성적인 면에서 균일성을 확보하는 것이 용이하고, 큰 기공이 없는 배리스터 조각(11, 21)을 수득할 수 있어 미세 구조적인 면에서도 균일성을 확보하는 것이 용이하다.
즉, 소자의 구성단위에 해당하는 배리스터 조각(11, 21)이 산화아연을 주성분으로 하는 시트 재료에서 분리 절단된 조각을 소성하여 제조되기 때문에 소성 효율이 높고 밀도의 불균일도 적다. 또한, 소성되는 형상이 작기 때문에 내부와 표면부에서의 온도차가 작아질 수 있고, 이에 의해서 분리 절단된 조각 내의 잔류 응력이 억제되어 형상 정밀도 역시 향상되며, 소성시 균일한 가열이 용이하여 열처리 후 입계층(粒界層)의 결정 구조에 대한 균일성도 확보할 수 있다. 따라서, 배리스터 조각(11, 21)의 조성적 균일성 및 그 미세 구조의 균일성을 확보할 수 있기 때문에, 비선형성, 에너지 내량(耐量) 및 과전(課電) 수명으로 구성된 기본 성능을 향상시키는 것이 용이하다. 그 결과, 소자 설계의 자유도가 확대되고, 에너지 절약, 자원 절약 등에도 크게 기여할 비선형 저항 소자(10, 20)를 제공할 수 있다.
또한, 상기 본 발명의 제1 실시 형태 및 제2 실시 형태에서는 시트 모양의 성형체를 작게 분리 절단한 조각을 소성하여 배리스터 조각(11, 21)을 형성한다고 설명하고 있지만, 배리스터 조각(11, 21)의 기본이 되는 성형체 조각의 형성 방법은 이에 국한되지 않는다. 예를 들어, 적절한 형태의 금형에 성형체 조각의 기반이 되는 조립 가루를 충전 성형하는 방법도 있다.
이러한 비선형 저항 소자(10, 20)에서는 배리스터 층(13, 23)의 배리스터 조각(11, 21)과 절연성 수지와의 배합 비율 및 배리스터 조각(11, 21)의 제조 조건을 조절하면 비선형성 에너지 내량(耐量) 및 과전(課電) 수명으로 구성된 기본 성능 이외에, 정전 용량값 및 그 주파수 특성 등의 전기 특성, 열적 특성이나 기계 강도 등을 제어할 수 있어 소자 설계의 자유도는 더욱 증대된다. 또한, 적층형 비선형 저항 소자(20)에서는 각 배리스터 층(23)마다 배리스터 조각(21)의 조성, 배리스터 조각(21)과 절연성 수지와의 배합 비율, 배리스터 조각(21)의 제조 조건을 조절하고, 이와 같이 상이한 배리스터 층(23)을 함께 적층하면 소자 설계의 자유도가 더더욱 증대된다.
또한, 배리스터 조각(11, 21)과 절연성 수지와의 배합 비율은 소자 특성에 따라 제어하게 되는데, 예를 들면 소형 고 내량(耐量)의 소자를 제작하는 경우에는 배리스터 조각(11, 21)의 배합 비율을 높이고, 소자의 유연성이 보다 필요한 경우에는 배리스터 조각(11, 21)의 배합 비율을 내리면 된다. 또한, 배리스터 조각(11, 21)의 제조 조건으로는 조성이나 미세 구조면에서 균일한 배리스터 조각(11, 21)을 제조하는 것이 기본적으로 중요하며, 성형시 밀도 불균일의 억제와 소성시의 가열과 Bi2O3 비산의 균일화를 용이하기 하기 위하여 소형(각형의 경우, 예를 들어 10 mm × 10 mm, 2 mm 두께 이하 또는 원형의 경우, 예를 들어 10 mm 지름 × 2mm 두께 이하) 박막 형상의 성형체를 배리스터와 유사한 조성 분말에 포함시키거나, 성형체를 회전시키거나 균열화를 도모하면서 소성 공정함이 바람직하다. 또한, 소자의 성능 향상에 있어서는, 배리스터 조각(11, 21)의 조성적 균일성을 높이기 위해서, ZnO에 첨가물을 넣어 혼합한 것을 800-1000 ℃에서 가소한 후, 이를 분쇄하고, 여기에 바인더를 추가하여 슬러리를 만든 후 시트 모양으로 성형하는 것이 더욱 바람직하다.
이러한 소자 설계의 자유도가 확대됨에 따라 기존의 소자에서는 실현될 수 없었던 성능, 즉, 배리스터 전압이 낮아 고 내량(耐量)의 특성을 갖는 소자의 실현이 가능하다. 배리스터 전압은 입자의 수에 따라 결정되므로, 배리스터 전압을 낮추려면 비선형 저항 소자의 두께를 얇게 해야 한다. 한편, 에너지 내량(耐量)을 올리려면 비선형 저항 소자의 부피를 크게 해야 한다. 따라서, 배리스터 전압이 낮아 에너지 내량이 뛰어난 특성을 갖는 비선형 저항 소자를 구현하기 위해서는 대면적으로 얇게 할 필요가 있다. 여기에서, 기존의 비선형 저항 소자는 소성 과정에서 성형체를 소결 수축할 때 변형이 일어나고, 특히 대면적의 얇은 형태로 제조할려고 하면 수축시 변형이 현저하게 발생하고, 소성 후에는 깨지거나 기계적 왜곡이 발생하여 소성 과정에서의 수율이 매우 저하되는 문제가 있다.
이에 반하여 본 발명에 따른 비선형 저항 소자(10)는 배리스터 조각 (11)을 절연성 접합부(12)로 접착하여 배리스터 층(13)을 형성한 구조이기 때문에, 박층화 및 대면적화가 용이하고, 대전류에 대응하여 설계 및 제조가 가능하며, 형상 정밀도도 뛰어난 소자를 실현할 수 있다.
또한, 적층형의 비선형 저항 소자(20)에서는 배리스터 전압이 확정된 배리스터 층(23)을 적층한 것이기 때문에, 그 적층 수를 조정하는 것만으로도 소자 전체의 배리스터 전압을 조정할 수 있다.
배리스터 조각(11, 21) 재료의 조성으로는 주성분인 산화아연에 Bi2O3를 첨가한 Bi2O3계의 비선형 저항 소자(10, 20)뿐만 아니라 Pr6O11계, BaTiO3 계, SrTiO33계, TiO2계, SnO2계와 Fe3O4계의 비선형 저항 소자(10, 20)도 가능하다. 또한, 상기에서는 배리스터 조각(11, 21)이 산화아연을 주성분으로 하는 소결체로 제조된다고 설명하고 있지만, 예를 들면, 티탄산스트론튬, 탄화규소, 산화주석 등의 비선형성 전기 저항 특성을 가지는 세라믹이면 모두 가능하다.
배리스터 조각(11, 21)의 평면 형상은 정사각형에 한정되는 것이 아니라, 사각형, 다각형 등 기타 각형이나 타원형, 원형 등도 모두 가능하다. 그러나, 닥터블레이드법이나 압출 성형법 등의 테이프 성형법에 의해 배리스터 조각(11, 21)을 쌓아서 동일 평면상에 정렬하는 데 적합한 형태이어야 한다. 또한, 원형보다는 각형으로 하는 경우에 정렬 배치 밀도가 높아지기 때문에 각형으로 하는 것이 소형 고 내량(耐量)의 비선형 저항 소자(10, 20)를 제조함에 보다 효과적이다.
또한, 각형의 경우 두께에 대한 각형의 가로와 세로 중 짧은 크기의 비율(종횡비)이, 원형의 경우 두께에 대한 직경의 비율(종횡비)이 큰 것이 좋고, 그 비율은 적어도 2 이상이 되어야 하고, 5 이상이면 더욱 바람직하다. 배리스터 조각(11, 21)를 제조하는 과정에서 얇은 시트재를 원하는 크기로 분리 절단할 수 있기 때문에, 상기와 같은 최적의 비율이 되도록 시트재를 분리 절단하면 된다.
또한, 배리스터 조각(11, 21)이 크기 면에서 너무 작을 경우에는 배리스터 조각(11, 21)의 제조가 곤란해지고, 반대로 너무 크면 배리스터 조각 (11, 21)이 조성면에서 또는 미세 구조적인 면에서 불균일성이 발생함과 동시에 비선형 저항 소자(10, 20) 내 배리스터 조각(11, 21)의 수가 줄어들어 비선형 저항 소자(10, 20) 전체적으로 균일성이 불충분하게 될 뿐만 아니라, 절연성 수지와의 혼련도 어려워서 다음과 같은 범위로 하는 것이 바람직하다.
단층형 비선형 저항 소자(10) 또는 적층형 비선형 저항 소자(20)의 경우에 전술한 테이프 성형법에 의해 배리스터 조각(11, 21)을 동일 평면상에 정렬하는 데 적합한 배리스터 조각(11, 21)의 크기로는 각형의 배리스터 조각(11, 21)인 경우 짧은 변의 길이를 50 ㎛ 이상으로 하고, 긴 변을 1 mm 이하로 하고, 바람직하게는 짧은 변의 길이가 100 ㎛ 이상이고 긴 변의 길이가 500 ㎛ 이하이면 바람직하다. 또한, 원형의 배리스터 조각 (11, 21)인 경우 직경을 50 ㎛ - 1 mm로 하고, 100-500 ㎛이면 바람직하다.
또한, 상기 크기를 고려하여 배리스터 조각(11, 21)의 두께는 25-500 ㎛, 바람직하게는 50-200 ㎛ 정도로 하면 된다. 이와 같이 배리스터 조각(11, 21)의 크기가 작아지면서 기본 성능은 향상되고, 특성의 편차도 작아지면서 생산 안정성이 높아질 것이므로 상기 범위 내에서 배리스터 조각(11, 21)의 두께 최적값을 선정한다.
상기 테이프 성형법 이외의 방법으로도 배리스터 조각(11, 21)을 쌓아 복수 개의 배리스터 조각(11, 21)을 동일 평면상에 정렬하여 시트 형태로 성형할 수 있다. 예를 들어, 배리스터 조각(11, 21)을 소형 전자 부품 실장기(小形電子部品用機) 등을 이용하여 정렬한 후 절연 수지를 흘려 넣어 시트 모양으로 성형하는 경우에는 배리스터 조각(11, 21)의 크기가 상기 실장기로 취급하여 구현 가능한 크기이면 되고, 각형의 배리스터 조각(11, 21)인 경우에는 짧은 변의 길이가 0.2 mm 이상이고, 긴 변의 길이가 0.4 mm 이상인 크기로 하며 바람직하고, 원형의 배리스터 조각 (11, 21)인 경우 직경이 0.4 mm 이상이면 바람직하다.
이 경우, 배리스터 조각(11, 21)이 조성적 및 미세 구조적으로 균일성을 유지하기 위하여 그 최대 크기는 제한되어야 하는데, 각형인 경우에는 긴 변의 길이가 10 mm 이하, 원형인 경우에는 직경이 10 mm 이하인 것이 바람직하다. 또한, 배리스터 조각(11, 21)은 반드시 상기 테이프 성형법에 한정할 필요가 없고, 작은 형태의 소자 경우에는 성형시에 밀도 분포와 소성 온도 분포의 불균형을 억제할 수 있으므로, 금형 성형법을 사용해도 좋다.
또한, 테이프 성형법에 의해 수득된 시트 형태의 성형체에서 그 표면에 부착되어 있는 절연성 수지를 제거하는 방법으로, 샌드블라스트법으로 한정할 필요가 없고, 예를 들면, 적당한 용액을 사용하여 절연성 수지를 용해하여 제거하는 방법도 효과적이다. 또한, 배리스터 조각(11, 21)을 소형 전자 부품 실장기(小形電子部品用機) 등을 이용하여 정렬하는 경우에는 절연성 접착제로 저항으로 이용하여 포토에칭법에 의해서 배리스터 조각(11, 21)의 저항을 제거하는 방법도 가능하다.
상기 배리스터 조각(11, 21)을 접착하는 절연성 수지로는 난연성, 내열성과 열전도성이 뛰어난 수지 재료를 이용하여 열적 성질의 향상 및 전기 성능의 개선을 도모 할 수 있다. 또한, 상기 절연성 수지 재료 자체의 선택에만 국한되지 않고, 난연성, 내열성과 열전도성을 향상시키기 위해 각종 첨가물을 첨가하는 것도 좋은 방법이다. 예를 들면, 알루미나, 질화알루미늄, 질화붕소 등의 산화물, 비산화물의 첨가와 열전도성 입자(금속 또는 비금속 화합물을 불문)의 표면을 절연 가공한 입자, 경우에 따라서는 도전성 입자를 절연성이 저하되지 않는 범위에서 미량 첨가하게 할 수 있다. 또한, 소자 제조 과정에서 시트 형태의 성형체 표면에 부착되어있는 절연성 수지를 샌드 블라스트법에 의해 제거할 때에도 절연성 수지 재료와 각종 첨가제의 선택에 따라서 샌드블라스트법에 의한 처리 효율성을 높일 수 있다.
또한, 전극층(14, 24, 25)에 있어서는, 도전성 입자로 은을 포함하는 상온 경화형 도전성 접착제뿐만 아니라 열 경화형 도전성 접착제를 사용하는 것도 가능하다. 또한, 도전 입자로서는 은 이외에도 구리, 금 또는 카본 등을 이용하는 것이 가능하다. 이러한 전극층(14, 24, 25)을 형성하는 방법으로는, 도금 등의 화학적 전극 형성 방법과 증착, 스패터 등의 물리적 전극 형성 방법, 혹은 나노 크기의 은 입자를 도포하여 소결하는 방법이 있다. 또한, 비선형 저항 소자(10, 20)가 연소되어 소실되는 소손(燒損) 사고를 방지하는 관점에서 전극층(14, 24)을 구성하는 접착제로는 승온과 함께 급격히 저항이 증가하여 퓨즈 기능을 갖는 수지를 이용하는 것이 가능하다. 이러한 전극층(14, 24)이 퓨즈 기능을 갖는 것 이외에도 정특성(正特性) 서미스터(PTC thermistor)의 소결체 조각으로 이루어진 층을 비선형 저항 소자(10, 20)의 한쪽 또는 양쪽 면에 전극층(14, 24)을 통해 접착하게 할 수 있다.
또한, 적층형 비선형 저항 소자(20)는 적층체(27) 중에 전극층(25)이 개입된 구조를 구비하고, 이 전극층(25)은 소자 내부에 발생한 열을 방출하는 작용을 함과 동시에 소자 내부 국부 발열을 억제할 수 있다는 점에서 내열성을 향상시키는 첨가물을 포함한 도전성 수지로 전극층(25)을 형성하는 것도 가능하다. 이 전극층(25)의 두께는 소자 전체의 방열성을 향상하도록 설계할 수도 있고, 전극층(25)의 두께를 각층마다 달리하여 발열을 억제하도록 하여 최적화할 수도 있다.
또한, 비선형 저항 소자(10, 20) 내에 포함된 수지는 예를 들면, 절연 수지로서 가열에 의해 변색하는 성질을 가는 수지로 채용할 수 있고, 이렇게 되면, 서지 전압 인가의 유무나 소자 열화의 정도를 육안으로 확인할 수 있고, 이에 의해서 소자 교체시기를 결정할 수도 있어 그 실용적 가치는 더욱 커진다. 이 경우, 소자 양면의 전극층(14, 24)이 증착, 스퍼터링 등의 물리적 전극 형성 방법에 의하여 형성된 산화 인듐 주석(ITO) 등의 투명 전극인 경우에 그 확인이 더욱 용이해진다.
다음으로 본 발명에 따른 비선형 저항 소자의 제3 및 제4 실시 형태에 대해서 하기 도 5 내지 도 7을 참조하여 아래에 설명한다.
또한, 도 1의 구성과 동일, 유사한 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 제3 및 제4 실시 형태에 따른 비선형 저항 소자(10)의 경우 상기 제1 실시 형태에서 배리스터 조각(11)과 절연성 접합부(12) 구성만 달리한다.
본 발명의 제3 실시 형태에 있어서, 절연성 접합부(12)는 난연성, 내열성과 열전도성뿐만 아니라 탄성으로 휠수 있는 가요성(可撓性, flexibility)이 뛰어난 절연성 수지로 구성되어 있다. 예를 들어, 우레탄계 엘라스토머, 올레핀계 엘라스토머 등의 합성 수지로 이루어진 것이 바람직하다.
이렇게 되면, 하기 도 5에 표시된 화살표와 같이 배리스터 층(13)에 외력이 가해져도 절연성 접합부(12)의 탄성력에 의해서 배리스터 층(13)이 휘어질 수 있기 때문에 배리스터 층(13) 전체가 그 외력을 받아들일 수 있다. 그 결과, 배리스터 층(13) 외력에 대한 내성이 향상된다.
또한, 본 발명에 따른 제4 실시 형태에 있어서, 절연성 접합부(12)는 제3 실시 형태와 마찬가지로 유연성이 우수한 절연성 수지로 구성되고, 또한 하기 도 6과 같이 배리스터 조각(11)과의 접합 계면보다 안쪽(側)에 오목한 요철부(凹, 121)가 형성되어 있다. 상기 오목한 요철부(121)는 샌드 블라스트 법 등에 의해서 절연성 접합부(12)를 깎아 형성한다. 또한, 배리스터 층(13, 23)이 사출 성형과 인서트 성형 방법에 의해 형성되는 경우에는 절연성 접합부(12)가 오목한 요철부(121)로 형성되도록 구성된 금형을 사용해도 좋다.
상기 오목한 요철부(121)는 배리스터 조각(11)과 절연성 접합부(12)의 접합 계면보다 두께가 얇다. 따라서, 절연성 접합부(12)의 탄성력이 제3 실시 형태에서의 절연성 접합부(12)보다 증가하고 배리스터 층(13) 전체를 만곡(灣曲)시킬 수 있다.
따라서, 종래와 같이 일체적으로 소성된 세라믹 소결체에서는 구현이 불가능했던 좁은 공간에도 그 공간에 맞게 배리스터 층(13) 모양을 변화시켜 구현하는 것이 가능하게 된다. 예를 들어, 하기 도 7과 같이, 배리스터 층(13)과 절연 시트(3)를 나선형으로 감아, 콘덴서처럼 형성하는 방법으로 구현할 수 있다. 그 결과, 배리스터 층(13)을 실제 기기 및 부품에 배치시 취급 용이성 및 편리성이 향상된다.
또한, 오목한 요철부(121)의 형상은 절연성 접합부(12)의 탄성력을 증대시키는 형태이면 바람직하다. 예를 들어, 하기 도 6(a)와 같이, 각진 형상도 좋고, 도 6 (b)와 같이, 라운드 형상도 좋다. 또한, 도 6 (c)와 같이 절연성 접합부(12)의 앞뒤 양면에 모두 오목한 요철부(凹, 121)를 형성할 수도 있다.
또한, 상기 제3 및 제4 실시 형태에 대해서는 단층형 비선형 저항 소자를 예를 들어 설명하고 있지만, 본 발명에 따른 적층형 비선형 저항 소자에서도 동일하게 구현하여 동일한 효과를 얻을 수 있다.
본 발명은 상술한 실시예에 의해서 제한되지 않으며, 본 발명의 요지를 일탈하지 않는 범위 내에서 더욱 다양한 형태로 실시 가능함은 물론이고, 본 발명의 권리범위는 특허청구범위에 의해 정해지고, 또한 특허청구범위에 기재된 균등 범위 내에서 가능한 모든 변경을 포함한다.
10, 20 : 비선형 저항 소자
11, 21 : 배리스터 조각
12, 22 : 절연성 접합부
13, 23 : 배리스터 층
14, 24, 25 : 전극층

Claims (8)

  1. 시트 모양으로 형성된 배리스터 층 및 상기 배리스터 층의 상호 평행한 표면과 배면 각각에 접합된 전도성 전극층으로 구성된 비선형 저항 소자로서,
    상기 배리스터 층의 표면과 배면에 표면 및 배면이 각각 일치하도록, 또한, 상기 배리스터 층이 가요성(可撓性)을 가질 수 있을 정도로 상호 이격되어 정렬되어 있는 세라믹 소결체로 구성된 복수 개의 배리스터 조각과,
    상기 배리스터 층에 가요성을 부여할 수 있도록, 인접한 배리스터 조각의 측면끼리 접합시키는, 절연성 및 탄성을 갖는 합성수지로 구성되는 접합부로 형성되고,
    상기 접합부의 접합 부분 두께는 상기 배리스터 조각과의 접합 계면의 두께보다 작은 것을 특징으로 하는 비선형 저항 소자.
  2. 제1항에 있어서,
    상기 배리스터 층과 상기 전극층은 상기 배리스터 층의 표면과 배면에 각각 수직인 방향으로 복수 개가 교대로 적층되어 있는 것을 특징으로 하는 비선형 저항 소자.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 전극층은 타측에 전기적 연결을 위한 금속 부재가 구비된 것을 특징으로 하는 비선형 저항 소자.
  6. 제1항에 있어서,
    상기 배리스터 층 및 상기 전극층의 양쪽면은 피복 수지재로 피복되어 있는 것을 특징으로 하는 비선형 저항 소자.
  7. 제1항에 따른 비선형 저항 소자의 제조방법으로서,
    복수 개의 세라믹 성형체 조각을 소성하여 각각 동일한 두께를 갖는 복수 개의 배리스터 조각을 형성하는 공정,
    상기 복수 개의 배리스터 조각과 절연성 수지를 혼련하고, 압출 성형하여 상기 복수 개의 배리스터 조각을 그 표면과 배면이 상기 배리스터 층의 표면과 배면에 각각 일치하도록 서로 이격하여 정렬시키고, 인접한 상기 복수 개의 배리스터 조각을 절연성 수지를 통해 접합하여 시트 모양의 배리스터 층을 형성하는 공정 및
    상기 배리스터 층의 표면과 배면 각각에 전도성 전극층을 형성하는 공정을 포함하는 것을 특징으로 하는 비선형 저항 소자의 제조방법.
  8. 제2항에 따른 비선형 저항 소자의 제조방법으로서,
    복수 개의 세라믹 성형체 조각을 소성하여 각각 동일한 두께를 갖는 복수 개의 배리스터 조각을 형성하는 공정,
    상기 복수 개의 배리스터 조각과 절연성 수지를 혼련하고, 압출 성형하여 상기 복수 개의 배리스터 조각을 그 표면과 배면이 상기 배리스터 층의 표면과 배면에 각각 일치하도록 서로 이격하여 정렬시키고, 인접한 상기 복수 개의 배리스터 조각을 절연성 수지를 통해 접합하여 시트 모양의 배리스터 층을 형성하는 공정,
    상기 배리스터 층과 상기 전극층을 상기 배리스터 층의 표면과 배면에 각각 수직인 방향으로 교대로 복수 개 적층하여 적층체를 형성하는 공정 및
    상기 적층체의 표면과 배면 각각에 전도성 전극층을 형성하는 공정을 포함하는 것을 특징으로 하는 비선형 저항 소자의 제조방법.
KR1020137004540A 2010-10-05 2011-10-05 비선형 저항 소자 및 그 제조방법 KR101939351B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-225705 2010-10-05
JP2010225705 2010-10-05
PCT/JP2011/072974 WO2012046765A1 (ja) 2010-10-05 2011-10-05 非線形抵抗素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140012014A KR20140012014A (ko) 2014-01-29
KR101939351B1 true KR101939351B1 (ko) 2019-01-16

Family

ID=45927760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137004540A KR101939351B1 (ko) 2010-10-05 2011-10-05 비선형 저항 소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US8896409B2 (ko)
EP (1) EP2618342B1 (ko)
JP (2) JP5560430B2 (ko)
KR (1) KR101939351B1 (ko)
CN (1) CN103155053B (ko)
WO (1) WO2012046765A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201221501A (en) * 2010-11-26 2012-06-01 Sfi Electronics Technology Inc Process for producing ZnO varistor particularly having internal electrode composed of pure silver and sintered at a lower sintering temperature
JP5998329B2 (ja) 2012-04-04 2016-09-28 音羽電機工業株式会社 非線形抵抗素子
JP5998328B2 (ja) * 2012-04-04 2016-09-28 音羽電機工業株式会社 非線形抵抗素子
WO2015046125A1 (ja) * 2013-09-26 2015-04-02 音羽電機工業株式会社 非オーム性を有する樹脂材料及びその製造方法、並びに該樹脂材料を用いた非オーム性抵抗体
TWI600354B (zh) * 2014-09-03 2017-09-21 光頡科技股份有限公司 具高彎折力之微電阻結構及其製造方法
KR102139772B1 (ko) * 2018-11-27 2020-07-31 삼성전기주식회사 바리스터 및 바리스터 제조 방법
TWI687944B (zh) * 2019-08-15 2020-03-11 聚鼎科技股份有限公司 正溫度係數元件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1037822A (en) * 1961-12-15 1966-08-03 Ass Elect Ind Improvements relating to non-linear electrical resistance elements
JPS5542412Y2 (ko) * 1976-05-12 1980-10-04
JPS52150751A (en) 1976-06-11 1977-12-14 Shokosha Kk Secondary electrolytic pigmentation process for aluminum and aluminum alloy
JPH01216504A (ja) * 1988-02-25 1989-08-30 Ngk Insulators Ltd 非直線抵抗体
JPH0555004A (ja) * 1991-08-26 1993-03-05 Nippon Tungsten Co Ltd Ｐｔｃサーミスタ発熱装置
US5262754A (en) * 1992-09-23 1993-11-16 Electromer Corporation Overvoltage protection element
JPH06120009A (ja) * 1992-10-08 1994-04-28 Murata Mfg Co Ltd 容量性バリスタ
JPH0714706A (ja) * 1993-06-28 1995-01-17 Taiyo Yuden Co Ltd リング状磁器バリスタ
US5519564A (en) * 1994-07-08 1996-05-21 Lightning Eliminators Parallel MOV surge arrester
JPH08181003A (ja) * 1994-12-21 1996-07-12 Fuji Electric Co Ltd 限流素子およびその製造方法
JPH08236303A (ja) * 1994-12-27 1996-09-13 Fuji Electric Co Ltd 限流素子およびその製造方法
US6055147A (en) * 1998-06-24 2000-04-25 Current Technology, Inc. Apparatus for providing independent over-current protection to a plurality of electrical devices and transient-voltage suppression system employing the apparatus
US6323751B1 (en) * 1999-11-19 2001-11-27 General Electric Company Current limiter device with an electrically conductive composite material and method of manufacturing
JP2003059705A (ja) 2001-08-20 2003-02-28 Otowa Denki Kogyo Kk 非線形抵抗素子
TW543258B (en) * 2001-10-08 2003-07-21 Polytronics Technology Corp Over current protection apparatus and its manufacturing method
JP4483508B2 (ja) * 2004-07-27 2010-06-16 Ｔｄｋ株式会社 積層型電子部品の製造方法
DE102006033710B4 (de) * 2006-07-20 2013-04-11 Epcos Ag Verfahren zur Herstellung einer Widerstandsanordnung

Also Published As

Publication number Publication date
KR20140012014A (ko) 2014-01-29
EP2618342A4 (en) 2014-10-01
JP2014123764A (ja) 2014-07-03
WO2012046765A1 (ja) 2012-04-12
EP2618342A1 (en) 2013-07-24
EP2618342B1 (en) 2016-01-13
CN103155053A (zh) 2013-06-12
US8896409B2 (en) 2014-11-25
US20130169405A1 (en) 2013-07-04
JPWO2012046765A1 (ja) 2014-02-24
JP5560430B2 (ja) 2014-07-30
JP5640249B2 (ja) 2014-12-17
CN103155053B (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
KR101939351B1 (ko) 비선형 저항 소자 및 그 제조방법
CN103563014B (zh) 非线性电阻元件
JPH04283902A (ja) Ｎｔｃサーミスタ素子
US8508325B2 (en) Chip varistor and chip varistor manufacturing method
JP5272683B2 (ja) 非線形抵抗変化素子
JP2004006519A (ja) 多端子バリスタ
EP2709116B1 (en) Nonlinear resistive element
WO2020149034A1 (ja) バリスタ集合体
JP2020119935A (ja) 積層バリスタおよびその製造方法
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JPH05121207A (ja) 積層型バリスタ
KR100340130B1 (ko) 정 온도 계수 서미스터와 배리스터 복합소자 및 그 제조방법
JPH03239303A (ja) 積層バリスタ
JP2020150012A (ja) 積層バリスタ
JPH0613206A (ja) 積層型バリスタ
JPH02260605A (ja) 積層型バリスタ
JP2021072368A (ja) 積層バリスタ
JP2018093073A (ja) バリスタおよびその製造方法
KR20170063199A (ko) 감전보호소자 및 이를 구비한 휴대용 전자장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant