KR101922865B1 - 내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서 - Google Patents

내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서 Download PDF

Info

Publication number
KR101922865B1
KR101922865B1 KR1020110089143A KR20110089143A KR101922865B1 KR 101922865 B1 KR101922865 B1 KR 101922865B1 KR 1020110089143 A KR1020110089143 A KR 1020110089143A KR 20110089143 A KR20110089143 A KR 20110089143A KR 101922865 B1 KR101922865 B1 KR 101922865B1
Authority
KR
South Korea
Prior art keywords
internal electrode
surface roughness
metal powder
electrode layer
printed
Prior art date
Application number
KR1020110089143A
Other languages
English (en)
Other versions
KR20130025687A (ko
Inventor
정은선
김종한
박재만
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020110089143A priority Critical patent/KR101922865B1/ko
Publication of KR20130025687A publication Critical patent/KR20130025687A/ko
Application granted granted Critical
Publication of KR101922865B1 publication Critical patent/KR101922865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 내부 금속 분말의 입도 분포와 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 다음 1)~4) 중 어느 하나의 조건을 만족하는 내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서에 관한 것이다:
1)입도 분포 120nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.25㎛ 이하인 것, 2)입도 분포　120nm 초과 200nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.50㎛ 이하인 것, 3)입도 분포　200nm 초과 300nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.75㎛ 이하인 것, 및 4) 입도 분포　300nm 초과 400nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 1.0㎛ 이하인 것.

Description

내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서 {Inner electrode and multilayered ceramic condensor comprising the same}
본 발명은 내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서에 관한 것이다.
적층형 세라믹 콘덴서는 세라믹 그린시트 위에 내부전극용 페이스트를 인쇄, 건조한 인쇄 시트를 수백 층 겹쳐 적층하고, 이를 소성시켜 제조한다.
상기 내부 전극용 페이스트는 내부 전극의 재료가 되는 금속 분말과 세라믹 분말, 분산제, 첨가제, 바인더 및 용제 등을 포함한다. 상기 내부 전극용 페이스트를 세라믹 그린시트 위에 인쇄하게 되면, 다음 도 1과 같이 금속 분말(10), 세라믹 분말(20), 및 용제 및 기타 유기물(30) 등이 도포된 상태로 존재한다.
그러나, 상기 페이스트를 건조시, 페이스트에 포함된 용제와 같은 성분들이 휘발되면서 다음 도 2와 같이 부분적으로 건조 표면에 빈 공간(A)이 생기게 되고(porous), 치밀도가 감소하며, 인쇄 두께 단면의 곡선이 불규칙적인 형태(B)를 띄게 된다.
따라서, 내부 전극층의 인쇄 두께를 균일하게 하기 위해서 내부 전극 페이스트 제조에 사용되는 금속 분말과 세라믹 분말, 분산제, 첨가제, 바인더, 및 용제의 혼합 과정에서 분산성을 높임으로써 미분산 응집체나 뭉침을 최소화하는 것이 중요하다.
한편, 인쇄 단면 곡선의 건조 표면 형상을 나타내는 척도인 표면 거칠기(조도)는 주로 단면곡선의 중심선 평균 거칠기 Ra와 중심선으로부터 높이가 가장 낮은 부분과 가장 높은 부분을 취한 최고값 거칠기 Rmax로 많이 표현된다.
여기서 조도 Ra가 높을수록 건조 표면이 불균일하여 높이 차가 많이 나고, Rmax가 높을수록 측정 부위별 두께 편차가 심하고 건조 표면이 불균일하다고 할 수 있다. 미세 표면을 확대 관찰하여 등고선의 형태로 높낮이를 구분하여 조도를 확인할 수도 있다.
MLCC의 제조 공정상 세라믹 그린시트 위에 페이스트를 인쇄, 건조한 인쇄시트를 수백 층 겹쳐 적층하게 되는데, 이 경우 국부적으로 페이스트의 건조 표면 조도가 높을 경우 쇼트(short) 불량이 발생할 수 있다.
따라서, 이를 해결하기 위하여 종래기술에서는 안정한 유전체 시트 두께를 확보하거나, 내부전극 페이스트의 분산 조건을 강화하여 조대 응집체를 제거하거나, 또는 페이스트에 첨가되는 소결 지연제의 양을 조절하여 소성 온도 및 분위기 제어를 통해 크랙 발생을 없애고 전극 연결성을 증가시키는 방법으로 쇼트 불량을 감소시키고 신뢰성을 개선시켰다.
　 그러나 소형 크기의 초고용량 MLCC의 경우 용량 구현을 위해 적층 수를 높이고자 유전체층과 내부전극층의 박막화가 이뤄지고 있고, 그 두께 차이가 크지 않아 내부전극에 포함된 작은 뭉침에도 내부전극층이 유전체층까지 침투하여 쇼트를 발생시키기도 한다.
즉, MLCC의 두께가 박층화될수록 이에 따른 쇼트 불량 발생율이 증가하고, 전기적 특성(용량, DF 등), 내전압 특성(BDV, IR, 신뢰성 등)의 열화가 심하게 발생되는 문제들이 있어, 이를 해결할 필요가 있다.
본 발명은 적층형 세라믹 콘덴서가 박층화됨에 따라 내부 전극과 유전체층 간의 쇼트 불량 등의 종래 기술의 여러 가지 문제를 해결하기 위한 것으로서, 본 발명의 목적은 내부 전극 페이스트가 인쇄되는 두께(Lay down)와 레벨링, 표면조도를 제어하여 내부 전극의 인쇄 두께를 균일하게 하고 신뢰성을 확보할 수 있는 적층형 세라믹 콘덴서의 내부 전극을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 상기 내부 전극을 포함하여 내부 전극층의 신뢰성이 향상되어 유전층으로 침투로 인한 쇼트 불량 문제를 해결할 수 있는 적층형 세라믹 콘덴서를 제공하는 데도 있다.
본 발명의 과제를 해결하기 위한 일 실시예에 따른 적층형 세라믹 콘덴서의 내부전극은 내부 금속 분말의 입도 분포와 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 다음 1)~4) 중 어느 하나의 조건을 만족하는 것을 특징으로 한다:
1)입도 분포 120nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.25㎛ 이하인 것,
2)입도 분포　120nm 초과 200nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.50㎛ 이하인 것,
3)입도 분포　200nm 초과 300nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.75㎛ 이하인 것, 및
4)입도 분포　300nm 초과 400nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 1.0㎛ 이하인 것.
상기 금속 분말은 Ni, Cu, Co, Fe, Pt, Au, Al, Cr, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr로 이루어진 그룹으로부터 선택되는 1종 이상일 수 있다.
본 발명의 일 실시예에 따르면, 상기 1)입도 분포 120nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기(Ra)는 0.03㎛ 이하인 것이 바람직하다.
본 발명의 일 실시예에 따르면, 상기 2)입도 분포　120nm 초과 200nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기(Ra)는 0.06㎛ 이하인 것이 바람직하다.
본 발명의 일 실시예에 따르면, 상기 3)입도 분포　200nm 초과 300nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기(Ra)는 0.09㎛ 이하인 것이 바람직하다.
본 발명의 일 실시예에 따르면, 상기 4) 입도 분포　300nm 초과 400nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기(Ra)는 0.15㎛ 이하인 것이 바람직하다.
본 발명의 또한, 상기 내부 전극을 포함하는 적층형 세라믹 캐패시터를 제공할 수 있다.
본 발명에 따르면, 내부전극 페이스트 인쇄/건조시 인쇄 두께와 인쇄 표면 거칠기를 이용하여 인쇄된 전극층의 레벨링성과 전극 연결성 향상으로 페이스트의 뭉침에 의한 쇼트 발생을 효과적으로 제어할 수 있다.
이를 통해 신뢰성 결과가 확보되기 전에 인쇄 표면의 조도를 확인하여 균일한 내부전극층을 형성하고 페이스트의 건조막 치밀도를 높임으로써 인쇄 특성만으로도 전극 연결성을 증가시키고 쇼트 발생율을 낮춰 신뢰성 및 품질이 우수한 적층형 세라믹 콘덴서를 제공할 수 있다.
도 1은 내부전극층을 인쇄한 직후의 단면 구조이고,
도 2는 내부전극층을 건조한 후의 단면 구조이다.
이하에서 본 발명을 더욱 상세하게 설명하면 다음과 같다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명은 적층형 세라믹 콘덴서의 내부전극과 이를 포함하는 적층형 세라믹 콘덴서에 관한 것이다.
본 발명에 따른 내부전극은 사용되는 내부전극의 금속 분말 입경 크기에 따라 인쇄된 내부 전극층의 표면 조도 및 최대거칠기 값을 제어함으로써 균일하게 내부전극층이 형성됨으로써 내부전극의 침투로 인한 쇼트 불량을 억제시킬 수 있다.
이러한 본 발명에 따른 내부전극은 내부 금속 분말의 입도 분포와 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 다음 1)~4) 중 어느 하나의 조건을 만족하는 것을 특징으로 한다:
1)입도 분포 120nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.25㎛ 이하인 것,
2)입도 분포　120nm 초과 200nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.50㎛ 이하인 것,
3)입도 분포　200nm 초과 300nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.75㎛ 이하인 것, 및
4) 입도 분포　300nm 초과 400nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 1.0㎛ 이하인 것.
즉, 금속 분말의 입도 분포에 따라 인쇄된 내부전극층의 표면거칠기 최대값이 상기 범위 내로 포함되도록 하였다.
첫째, 입도 분포 120nm 이하의 금속 분말을 이용하는 경우, 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.25㎛ 이하인 것이 바람직하다. 상기 인쇄된 내부전극층의 표면거칠기 최대값(Rmax)이 0.25㎛를 초과하는 경우 인쇄면의 표면조도가 너무 높아 인쇄면이 균일하지 않기 때문에 쇼트 불량이 발생될 수 있어 바람직하지 못하다.
또한, 상기 입도 분포 120nm 이하의 금속 분말을 이용하는 경우, 인쇄된 내부 전극층의 표면거칠기(Ra)는 0.03㎛ 이하인 것이 바람직하다. 역시, 상기 표면거칠기(Ra) 범위를 초과하는 경우 인쇄면이 균일하지 않기 때문에 쇼트 불량이 발생될 수 있어 바람직하지 못하다.
둘째 조건은, 입도 분포　120nm 초과 200nm 이하의 금속 분말을 이용하는 경우, 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.50㎛ 이하인 것이 바람직하다. 상기 인쇄된 내부전극층의 표면거칠기 최대값(Rmax)이 0.50㎛를 초과하는 경우 인쇄면의 표면조도가 너무 높아 인쇄면이 균일하지 않기 때문에 쇼트 불량이 발생될 수 있어 바람직하지 못하다.
또한, 입도 분포　120nm 초과 200nm 이하의 금속 분말을 이용하는 경우, 인쇄된 내부 전극층의 표면거칠기(Ra)는 0.06㎛ 이하인 것이 바람직하다. 상기 표면거칠기(Ra) 범위를 초과하는 경우 인쇄면이 균일하지 않기 때문에 쇼트 불량이 발생될 수 있어 바람직하지 못하다.
세 번째 조건은, 3)입도 분포　200nm 초과 300nm 이하의 금속 분말을 이용하는 경우, 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 0.75㎛ 이하인 것이 바람직하다. 상기 인쇄된 내부전극층의 표면거칠기 최대값(Rmax)이 0.75㎛를 초과하는 경우 인쇄면의 표면조도가 너무 높아 인쇄면이 균일하지 않기 때문에 쇼트 불량이 발생될 수 있어 바람직하지 못하다.
또한, 입도 분포　200nm 초과 300nm 이하의 금속 분말을 이용하는 경우, 인쇄된 내부 전극층의 표면거칠기(Ra)는 0.09㎛인 것이 바람직하다. 상기 표면거칠기(Ra) 범위를 초과하는 경우 인쇄면이 균일하지 않기 때문에 쇼트 불량이 발생될 수 있어 바람직하지 못하다.
네 번째 조건은, 입도 분포　300nm 초과 400nm 이하의 금속 분말을 이용하는 경우, 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 1.0㎛ 이하인 것이 바람직하다. 상기 인쇄된 내부전극층의 표면거칠기 최대값(Rmax)이 1.0㎛를 초과하는 경우 인쇄면의 표면조도가 너무 높아 인쇄면이 균일하지 않기 때문에 쇼트 불량이 발생될 수 있어 바람직하지 못하다.
또한, 입도 분포　300nm 초과 400nm 이하의 금속 분말을 이용하는 경우, 인쇄된 내부 전극층의 표면거칠기(Ra)는 0.15㎛인 것이 바람직하다. 상기 표면거칠기(Ra) 범위를 초과하는 경우 인쇄면이 균일하지 않기 때문에 쇼트 불량이 발생될 수 있어 바람직하지 못하다.
본 발명의 내부 전극에 사용되는 금속 분말은 Ni, Cu, Co, Fe, Pt, Au, Al, Cr, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr로 이루어진 그룹으로부터 선택되는 1종 이상일 수 있으나, 이에 한정되지 않으며, 이 중에서 니켈이 가장 바람직하게 사용될 수 있다.
본 발명의 내부 전극은 상기 금속 분말에 유전층을 구성하는 세라믹 분말을 공재로 첨가하고, 여기에 바인더, 용매, 기타 첨가제 등을 혼합하여 페이스트 형태로 제조하여 유전층 내부에 형성될 수 있다. 상기 유전체 세라믹 분말, 바인더, 용매, 기타 첨가제는 특별히 한정되지 않으며, 통상의 적층형 세라믹 콘덴서의 내부 전극에 사용되는 것들이면 어느 것이나 무방하다.
본 발명의 또한, 상기 내부 전극을 포함하는 적층형 세라믹 캐패시터를 제공할 수 있다.
이하에 본 발명을 실시예에 따라 더욱 상세하게 설명하면 다음과 같다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
실시예 1~8 및 비교예 1~8
다음 표 1과 같은 입도 분포를 가지는 니켈 금속 분말을 이용하여 내부 전극 페이스트를 제조하였다. 또한, 상기 페이스트를 유전층 내부에 도포시켜, 각 입도 분포에 따라 인쇄된 내부전극층의 거칠기 Ra와 Rmax 값에 따른 쇼트 발생 유무를 확인하였다.
Figure 112011068882378-pat00001
상기 표 1의 결과에서와 같이, 금속 분말의 입도 분포가 120nm이하급 범위에 해당되는 페이스트로부터 제조된 내부 전극층은 Ra 0.03이하, Rmax 0.25이하에서 short가 발생하지 않으며, 메탈 입경 120nm초과~200nm이하급 범위의 페이스트로부터 제조된 내부 전극층은 Ra, Rmax가 각각 0.06, 0.50 이하, 메탈 입경 200nm초과~300nm이하급 범위의 페이스트로부터 제조된 내부 전극층은 Ra, Rmax가 각각 0.09, 0.75 이하, 메탈 입경 300nm초과~400nm이하급 페이스트로부터 제조된 내부 전극층은 Ra, Rmax가 각각 0.15, 1.00 이하여야 쇼트 불량이 발생하지 않았다. 또한, Ra와 Rmax 두 조건을 만족하여야 쇼트 불량 발생률이 적은 것을 확인할 수 있었다.
이러한 결과로부터, 내부 금속으로 사용되는 분말의 입도 분포에 따라 인쇄된 내부금속층의 표면거칠기 최대값(Rmax)의 조절을 통해 내부 금속층의 쇼트 불량을 효과적으로 제어할 수 있음을 알 수 있다.
10 : 금속 분말
20 : 세라믹 분말
30 : 용제 및 기타 유기물

Claims (7)

  1. 내부 금속 분말의 입도 분포와 인쇄된 내부 전극층의 표면거칠기 최대값(Rmax)이 다음 1)~4) 중 어느 하나의 조건을 만족하는 내부 전극:
    1)입도 분포 120nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 두께가 0.2~0.5㎛이며, 표면거칠기(Ra)가 0.01~0.03㎛이고, 표면거칠기 최대값(Rmax)이 0.05~0.25㎛인 것,
    2)입도 분포　120nm 초과 200nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 두께가 0.3~0.6㎛이며, 표면거칠기(Ra)가 0.02~0.06㎛이고, 표면거칠기 최대값(Rmax)이 0.10~0.50㎛인 것,
    3)입도 분포　200nm 초과 300nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 두께가 0.5~1.0㎛이며, 표면거칠기(Ra)가 0.03~0.09㎛이고, 표면거칠기 최대값(Rmax)이 0.15~0.75㎛인 것, 및
    4)입도 분포　300nm 초과 400nm 이하의 금속 분말을 이용하여 인쇄된 내부 전극층의 두께가 0.6~1.0㎛이며, 표면거칠기(Ra)가 0.05~0.15㎛이고, 표면거칠기 최대값(Rmax)이 0.25~1.00㎛인 것.
  2. 제1항에 있어서,
    상기 금속 분말은 Ni, Cu, Co, Fe, Pt, Au, Al, Cr, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr로 이루어진 그룹으로부터 선택되는 1종 이상인 내부 전극.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 따른 내부 전극을 포함하는 적층형 세라믹 캐패시터.
KR1020110089143A 2011-09-02 2011-09-02 내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서 KR101922865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110089143A KR101922865B1 (ko) 2011-09-02 2011-09-02 내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110089143A KR101922865B1 (ko) 2011-09-02 2011-09-02 내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서

Publications (2)

Publication Number Publication Date
KR20130025687A KR20130025687A (ko) 2013-03-12
KR101922865B1 true KR101922865B1 (ko) 2018-11-28

Family

ID=48177272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110089143A KR101922865B1 (ko) 2011-09-02 2011-09-02 내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서

Country Status (1)

Country Link
KR (1) KR101922865B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691366B1 (ko) * 2005-10-06 2007-03-09 삼성전기주식회사 적층 세라믹 콘덴서 내부전극 페이스트용 바인더 수지 및내부전극 페이스트제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691366B1 (ko) * 2005-10-06 2007-03-09 삼성전기주식회사 적층 세라믹 콘덴서 내부전극 페이스트용 바인더 수지 및내부전극 페이스트제조방법

Also Published As

Publication number Publication date
KR20130025687A (ko) 2013-03-12

Similar Documents

Publication Publication Date Title
JP6766996B2 (ja) 積層セラミック電子部品及びその製造方法
KR101198004B1 (ko) 적층 세라믹 커패시터용 세라믹 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 이들의 제조방법
KR101843190B1 (ko) 세라믹 전자부품 및 이의 제조방법
JP6257060B2 (ja) 積層セラミック電子部品
JP5763705B2 (ja) 積層セラミック部品
KR20140107963A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2013098528A (ja) 積層セラミックキャパシタ
JP6138442B2 (ja) 積層セラミック電子部品及びその製造方法
KR102057911B1 (ko) 적층 세라믹 전자부품
KR101922867B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5655036B2 (ja) 誘電体セラミックス、誘電体セラミックスの製造方法及び積層セラミックコンデンサ
JP2013021285A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
KR20120072868A (ko) 내부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 이의 제조방법
JP2013016454A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP5855605B2 (ja) 積層セラミック部品
KR101548785B1 (ko) 적층 세라믹 부품
KR20170077542A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US8936737B2 (en) Conductive paste for internal electrodes, multilayer ceramic electronic component using the same, and method of manufacturing the same
KR101141441B1 (ko) 적층 세라믹 전자부품용 세라믹 페이스트의 제조방법 및 이를 포함하는 적층 세라믹 전자부품의 제조방법
KR101922865B1 (ko) 내부 전극 및 이를 포함하는 적층형 세라믹 콘덴서
JP6809280B2 (ja) 導電性ペーストの製造方法
WO2015040916A1 (ja) 導電性ペーストおよびセラミック電子部品
KR102064124B1 (ko) 적층 세라믹 전자부품
KR20160042119A (ko) 세라믹 그린시트, 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
JP5459951B2 (ja) セラミックスラリーの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant